JP2007174628A - I2cバスのトランザクション認証システム、コンピュータ・プログラムおよび方法 - Google Patents

I2cバスのトランザクション認証システム、コンピュータ・プログラムおよび方法 Download PDF

Info

Publication number
JP2007174628A
JP2007174628A JP2006302018A JP2006302018A JP2007174628A JP 2007174628 A JP2007174628 A JP 2007174628A JP 2006302018 A JP2006302018 A JP 2006302018A JP 2006302018 A JP2006302018 A JP 2006302018A JP 2007174628 A JP2007174628 A JP 2007174628A
Authority
JP
Japan
Prior art keywords
bus
transaction
bmc
hash
authentication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006302018A
Other languages
English (en)
Inventor
Justin Potok Bandholz
ジャスティン・ポトック・バンドホルツ
Ralph M Begun
ラルフ・エム・ビガン
Andrew S Heinzmann
アンドリュー・エス・ハインツマン
Fernando A Lopez
フェルナンド・エイ・ロペス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007174628A publication Critical patent/JP2007174628A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82Protecting input, output or interconnection devices
    • G06F21/85Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】 ICバスで生じる通信を認証し、通信が正当であることを保証する機能を提供する。
【解決手段】 本発明により、認証された通信(トランザクション)を標準的なICバス上で、既存のICデバイスを修正する必要なく、行なうことが可能になる。前記バスで行われる読み・書きのトランザクションは、認証エージェントと共有秘密鍵とにより認証される。前記トランザクションの合法性の検証を可能にすることに加えて、前記ICトランザクションの認証は、ベースボード管理コントローラ(BMC)がエラーを敏速に見つけ出して特定できるようにすることによって、バスおよびバス上のデバイスの信頼性および保守サービス性を高める。
【選択図】 図1

Description

本発明は一般的に、ICバスで生じる通信分野に関するものである。
通常IICまたはICバスと呼ばれるinter‐ICバスは、システム内の集積回路間に通信リンクを提供するコントロール・バスである。現在、IC通信チャネルを保護する標準的な方法は存在しないので、IC通信を使用しているシステムは、保護されていないあらゆるシステムと同様に、攻撃や改ざんを受けやすい。一例として、多少技術に習熟したアタッカならば、例えばサーバのようなICバスを使用している機械をこっそりと開き、一般に入手可能なIC書込みツールを前記ICバスにインストールすることができるであろう。前記IC書込みツールにより、バス上のトラフィックは監視または(コンピュータのセキュリティ分野では、監視はしばしばこのように呼ばれるのだが)「スヌープする」ことが可能になる。これにより、前記アタッカは、バス上のリソースがどのようにすれば有効になるのか、或いは無効になるのかを究明することが可能になる。この情報が用意されると、前記アタッカは前記ICバスで行われる正当なトランザクションを複製することができる(かくしてこれが正当なトランザクションそのものとして現れる)。
Cバスがそのように容易に攻撃され得る1つの理由は、これがきちんと定義された開放型バスであり、バス上で複数のマスタが合法的に存在して平穏理に共存できることにある。先行技術の複数マスタの環境下では、各マスタは、他のマスタにより開始されたトランザクションがバス上で起こっていることは認識しているが、これらの他のトランザクションが合法的なトランザクションであるのか、あるいは侵入者が始めた「異常な」トランザクションであるのかが判断できない。単一マスタの環境下では、前記マスタは発生している他の任意のトランザクション(すなわち前記単一マスタにより開始されたのではないトランザクション)を検出し、そのようなトランザクションが異常であるという想定の下に動作するように前記マスタをプログラムすることができるが、技術に習熟したアタッカならば前記マスタにより開始されたトランザクションを修正することができ、しかもそのような修正は察知できないであろう。このように、アタッカは基本的にはユーザが気づかないように前記ICバス上で通信することができる。これにより、異常なマスタが前記バスに侵入して前記バス上のデバイスと通信し、それらのデバイス上にあるデータの変更または読取りあるいはその両方を、これらの事件が起ったことを知らせる全体システムがないままに行うことが可能になる。
従って、ICバスで生じる通信を認証して、前記通信が合法的であることを保証する機能を有することが望まれる。
本発明によって、認証された通信(トランザクション)を、既存のICデバイスの修正を必要とすることなく、標準的なICバス上で行うことが可能になる。前記バス上で行われる読み・書きのトランザクションは、認証エージェントと共有秘密鍵とにより認証される。前記トランザクションの合法性の検証を可能にすることに加えて、前記ICトランザクションの前記認証は、ベースボード管理コントローラ(BMC)がエラーを敏速に見つけ出して特定できることによって、バスおよびバス上のデバイスの信頼性および保守サービス性を高めている。
好適な実施形態において、秘密鍵は前記BMCと前記認証エージェント間で共有される。前記BMCおよび前記認証エージェントは、前記バス上で送信されるデータに対して暗号ハッシュを別々に実行し、前記BMCにより作成された前記ハッシュ値は、同じトランザクション・データについて前記認証エージェントにより作成された前記ハッシュ値と比較される。一致すればエラーのない真のトランザクションであることを表し、一致しなければトランザクションが不当またはエラーであることを表す。前記秘密鍵の使用により、アタッカが前記バス上のトランザクションを偽って認証することが防止される。
図1は本発明の基本的アーキテクチャを示すブロック図である。図1を参照すると、ICマスタ、例えばBMC102が、ICバス106を経由してICデバイス104に結合されている。これらの要素は、ICシステムの代表的なアーキテクチャを有している。単一のICデバイスのみが示されているが、通常は同じICバス上に複数のICデバイスが存在する。
本発明によれば、認証エージェント110は、前記ICバス106で通信しているすべてのデバイスと通信し合えるように前記ICバス106に結合されている。認証エージェント110は、その最も基本的な形式では、キー・レジスタ112と、復号化エンジン113と、ハッシュ・レジスタ114と、ハッシュ・エンジン116とを有する。認証エージェント110は前記ICバス上のすべてのデバイスと通信することができるとともに、前記ICバス上の他のデバイスがこの認証エージェントと通信し合えるようにそれ自体がアドレス指定可能になっている。
図1に示す実施形態において、前記BMC102は、ICコントローラと不揮発性記憶装置108双方を同じBMC内に含む、例えば複数の入出力チャネルを備えたマイクロコンピュータなどの汎用CPU(図示せず)を含んでいる。好適な実施形態において、前記CPUは共有鍵暗号ハッシュ・アルゴリズム(例えば共有システムについて、前記保存された秘密鍵を用いている対称鍵暗号で前記ハッシュの暗号化が後に続いて起こる暗号ハッシュである。公開鍵システムについては、前記保存された秘密鍵を用いている公開鍵暗号で前記ハッシュの暗号化が後に続いて起こる暗号ハッシュなど)を実施できなければならず、あるいは、前記BMCは、これらの業務を実行するために、特殊目的のハードウェア(例えば前記ハッシュを実行する専用のロジックおよび前記暗号化を実行する専用のロジック)を保有していなければならない。暗号ハッシング技術は当業界では周知であり、本発明では任意の周知のハッシング技術またはアーキテクチャ、あるいはその両方を使用することができる。エラー・シグナル・バス118は、認証エージェント110によるエラー検出を送信するために、BMC102と認証エージェント110とを接続する。
前記認証エージェント110はICバス106上に存在しており、前記バスで行われるすべてのICのトランザクションを検出し監視する。本発明に関しては、「反復スタート条件」といわれるICプロトコルの機能が利用される。前記反復スタート条件により、バス・マスタ、例えばBMC102は、前記バス制御の再調停なしに継続的に新規トランザクションを開始することができる。したがって、前記バス・マスタはバス制御の持続中、新規のトランザクションを同じデータで望みどおり何度でも発出することができる。
標準的なスタート条件により、前記ICマスタはICバス上のICデバイスでトランザクションを開始し、この特定のICデバイスに対するトランザクションの終了時に、前記トランザクションを終了させる停止条件を設定することなく反復スタート条件を発出するとともに、前記目標デバイスを反復送信でアドレスするのではなく、前記トランザクションが行われているICバス上にある前記認証エージェントへの書込みトランザクションを開始する。前記反復スタート条件を用いることにより、2つの別々のバス・トランザクションではなく、単一の連続的な反復トランザクションが起きる。反復スタート・トランザクションが使用されて、複数マスタの環境下でデータおよびハッシュ値の適切なグループ化が保証される。反復スタート・トランザクションが使用されない場合、競合マスタが、ハッシュ書込み段階中にIC調停を得ること、したがって検証プロセスを破壊することがあり得る。
反復スタート・トランザクションの使用は、ICデバイス(例えばIC・NVRAM)にアクセスする反復スタート・トランザクションの使用を妨げるものではない。前記認証エージェントが、反復スタート・トランザクションに続くトランザクションの対象でない場合、前記認証エージェントは継続して前記バスをスヌープし、追加のアドレスとデータとを使用して前記ハッシュの計算を継続する。前記認証エージェントは、読み・書きを混在させる前記反復スタート・トランザクションを、単に読出しまたは書込みを行うトランザクションと同じように処理する必要がある。本発明のBMCは、これらの反復スタート読み・書きトランザクションを正しくハッシングするように構成されている。
前記認証エージェントは前記バスで生じるトランザクション全体をスヌープする(例えば、マスタからICデバイスに送信された同一データを受信する)ので、同じ情報に基づくハッシュ値をハッシュ・エンジン116により作成することができる。送信が合法的であったと仮定すれば、前記BMCはそのすべての情報を作成したデバイスであるので、その情報に基づいてハッシュを作成することもできる。次に、前記BMCはその秘密鍵により前記ハッシュを暗号化し、前記暗号化されたハッシュを前記認証エージェントに送信する。その後、前記認証エージェントは前記ハッシュを復号化エンジン113により復号化し、前記ハッシュ・レジスタは前記2つのハッシュ値を、例えば2つの入力が同じ場合には第1のデジタル値を発出し、2つの入力が同じでない場合には第2のデジタル値を発出する二投入論理ゲートなどの周知の比較法を用いて比較する(すなわち、前記認証エージェントにより作成されたハッシュ値が、BMCから受信されたハッシュ値と比較される)ように構成されている。前記認証エージェントにより計算されたハッシュ値がBMCにより計算されたハッシュ値と異なる場合には、異常なデバイスが送信を開始したか、送信中にエラーが出たかのいずれかであることが知られている。いずれの場合にも、これは知るに値する貴重な情報である。次に、前記認証エージェントは前記エラーを、エラー・チャネル118を経由して送信する。次に前記BMCは適切な処置、すなわち送信を再送するとか、機密保護違反が生じた場所を探し出すなどの処置をとることができる。仮に、読出しまたは書込みトランザクションがバスで起こり(したがって、前記バスを監視する前記認証エージェントによりスヌープされていて)、前記認証エージェントが前記トランザクションに関して前記BMCが計算したハッシュ値を受信しない場合には、前記認証エージェントはエラーの生じたことを、エラー・チャネル118を経由して前記BMCへ送信する。
前記認証エージェントおよびBMCは、各バイトの転送に含まれる情報のみを使用してハッシュを計算する必要がある。START、STOP、およびACK/NACKのビットは、前記ハッシュの計算に使用してはならない。さらに、前記認証エージェントは、そのハッシュの計算にハッシュ送信トランザクションを含めてはならない。
同じハッシュ・アルゴリズムが前記BMCと前記認証エージェントの両方に使用される。前記BMCおよび認証エージェントは、公開鍵暗号方式、あるいはその他任意の周知の暗号技術を選択的に利用して、前記ハッシュを暗号化および復号化することができる。前記BMCは、公開鍵方法を使用するために、公開鍵と秘密鍵の組を作成することができる。前記公開鍵は前記認証エージェントのキー・レジスタへ送信することができ、前記BMCは前記秘密鍵を保持する。前記BMCは、トランザクションの前記ハッシュを計算した後、その秘密鍵を使用して前記ハッシュを暗号化する。次に、前記認証エージェントは前記BMCの公開鍵を使用して前記ハッシュを復号化する。
上述の実施形態は、ICバスで生じるトランザクションを認証できるようにするためのシステムを提供するが、これは先行技術のシステムを越える重要な改良である。ところが、技術に習熟したアタッカなら、認証エージェント110が提供する不正検出を回避しようとしてそれを前記ICバス106から切断することができる。本発明の好適な実施形態によれば、図1のシステムは、前記ICバス106と前記認証エージェント110間で結合された「ウォッチドッグ」・タイマ120を追加して構成することができる(タイマ120は、オプションであることを示す点線を用いて表示されている)。前記タイマ120は、前記認証エージェント110が所定の時間枠内にICトランザクションを受信しない場合には、前記認証エージェント110がエラー・チャネル118上の前記BMC102にエラーを表示するように構成されている。例えば、単一の有効トランザクションの長さよりも長い一時停止が前記タイマにより検出されると、前記システムは問題を表示するように構成することができる。
技術に習熟したアタッカならば、前記BMC102と前記認証エージェント110間のエラー・チャネル118を切断または送信偽装することもできる。この種の攻撃に応戦するために、好適な実施形態では、前記BMC102は定期的に無作為なデータを前記認証エージェント110にアドレス指定して送信するように構成されている。前記認証エージェント110は、この無作為なデータを受理してもそれに対する処置を実行しないように構成されている。次に、前記BMC102はハッシュを計算して暗号化し、それを通常の方式で前記認証エージェントに送信するが、前記BMC102は定期的に、送信前に前記ハッシュ値を意図的に破壊する。前記認証エージェント110は、破壊された可能性のあるハッシュを復号化し、これを通常のものと比較して、エラーを適宜前記エラー・チャネル118に送信する。前記BMC102は、認証エージェントが作成したハッシュが正確であるか、あるいは不正確であるかを「知っている」ので、前記エラー・チャネル118についての適切なエラー応答を予測するであろう。この攻撃の筋書きでは、前記認証エージェント110と前記BMC102間の前記エラー・チャネル118が既に切断または送信偽装されているので、そのようなエラー信号は前記BMCに受信されず、あるいは不正確なエラー信号が前記BMCに受信され、前記BMCは問題の発生を想定して修正処置を取るであろう。
図2は、単一のICバスを複数のICバスに分割できるようにするために、ICマルチプレクサ203を使用することを示す。この構成では、複数の認証エージェント210A、210B、…210nが前記ICバスに、前記ICマルチプレクサ203から分割されたICバス206A、206B、…206nの各々につき1つずつ接続されている。各認証エージェントは、各認証エージェントと前記BMC間で通信パス(218A、218B、…218n)を確立させて、エラー・メッセージを送信できるようにする必要がある。さらに、各認証エージェントは、それに関連するICバスのタップをオフにして、ICバス上でスヌープしハッシング用データを受信できるようにする必要がある。ICマルチプレクサ203から発している前記ICバス206A、206B、…206nの各パスの作用は、図1に関して上述したものと基本的に同じである。図2には示していないが、図1に示すタイマを、必要に応じて各認証エージェント用に含めることができる。
図3は、本発明による書込みトランザクションで実行されるステップを全体として示すフローチャートである。前記プロセスが始まり、ステップ302で前記ICマスタは、その秘密鍵(HMAC認証用)と、目標のICデバイスのアドレスと、前記目標のICデバイスに送信されるデータとを用いてハッシュ値を計算する。次に、前記ICマスタはその秘密鍵で前記ハッシュを暗号化する。前記ICマスタはステップ304において、目標のICデバイスで前記書込みトランザクションを開始する。
前記認証エージェントはステップ306で、前記トランザクションをスヌープし、その秘密鍵と前記トランザクション情報(アドレスおよびデータ)とを用いてハッシュ値を計算する。ICマスタはステップ308で、前記認証エージェントをアドレス指定して反復スタート・トランザクションをICバス上で実行し、ステップ302で作成された前記ICマスタによる計算済みハッシュを書き込む。前記ICマスタが、前記認証エージェントをアドレス指定してこれと通信する際に否定確認コード(NAK)を受信した場合(ステップ309)には、エラー判別のためにステップ314に進まなければならない。NAKが受信されない場合には、前記認証エージェントはステップ310において、その鍵でICマスタのハッシュ値を復号化し、そのハッシュ値をこの認証エージェントが算出したハッシュ値と比較する。
ステップ312で、前記ハッシュ値が一致しないか、または、ハッシュが、前記トランザクションがSTOPコマンドで終了するまでに前記認証エージェントに受信されなかったと判断される場合、前記プロセスはステップ314に進み、前記トランザクションは問題があると見なされ、調査が開始される。前記調査が単純なエラーの存在を示すと、前記トランザクションは再送される。前記調査が機密保護違反の危険性を示すと、前記違反を是正する措置を取ることができる。単純なエラーは、全トランザクションを完了し、エラー・チャネルを経由してエラーを受信する前記BMCにより表示される。機密保護違反は、前記BMCが関連トランザクションを発出することなしに、エラー・チャネルを経由してエラーを受信することによって表示される。プロセスはその後、下記のステップ318に直接進む。
ステップ312でハッシュ値が一致すると判断されれば、前記トランザクションはステップ316で認証され、救済的な処置は必要にならない。次に、プロセスはステップ318に進み、前記バス上で発出されている付加的なトランザクションが存在するか否かについて判断が行われる。前記トランザクションが存在する場合には、プロセスはステップ302に戻り、存在しない場合には、前記プロセスは終了する。
図4は、本発明による読出しトランザクションにおいて実行されるステップを、全体として示すフローチャートである。前記プロセスが始まり、ステップ402で前記ICマスタは、前記目標のICデバイスをアドレス指定し、前記目標のICデバイスからのデータの読出しを実行する。ステップ404で、前記認証エージェントは前記読出しトランザクションをスヌープし、その秘密鍵(あるいは、「ハッシュ+暗号化」認証が使用中であれば、認証エージェントはハッシュ演算を実行できる)と前記スヌープされた情報とを用いてハッシュ値を計算する。ステップ406で、前記ICマスタは、そのハッシュを、その秘密鍵と、そこからデータが読み出された前記ICデバイスのアドレスと、そこから読み出されたデータとによって計算する。次に、前記ICマスタはその鍵を用いて前記ハッシュを暗号化する。ステップ408で、前記ICマスタは、前記認証エージェントをアドレス指定して、反復スタート・トランザクションをICバス上で実行し、前記ICマスタによる計算済みハッシュを書き込む。前記ICマスタが、前記認証エージェントをアドレス指定してこれと通信する際にNAKを受信した場合(ステップ409)には、エラー判定のためにステップ414に進まなければならない。
ステップ409でNAKが前記ICマスタに受信されない場合、ステップ410では、前記認証エージェントが前記ICマスタのハッシュを復号化し、その結果をその計算済みハッシュ値と比較する。ステップ412では、一致が存在しないか、または、前記トランザクションがSTOPコマンドで終了するまでにハッシュが前記認証エージェントに受信されなかったと判断されると、前記トランザクションには問題があると判断され、前記問題の調査が開始される(ステップ414)。ステップ412で一致があると判断されれば、前記トランザクションは認証される(ステップ416)。
ステップ418では、送信されるべき任意の付加的トランザクションが存在するか否かが判断される。付加的トランザクションが存在する場合、前記プロセスはステップ402に戻る。付加的トランザクションが存在しなければ、前記プロセスは終了する。
好適な実施形態において、本発明の認証エージェントは、共有鍵復号化エンジン、暗号ハッシュ・エンジン、ハッシュ・レジスタ、および追記型の不揮発性キー・レジスタを含むマイクロコントローラを有することができる。必要に応じて、マイクロコントローラの代わりにCPLD、ASIC、またはFPGAを使用することができる。前記追記型のレジスタは復号化エンジン用の鍵として使用され、読取りはできない。前記デバイスは任意で、前記キー・レジスタのコンテンツを消去するクリア・ピンまたはレジスタ・ビットを実装することができる。前記ハッシュ・エンジンは、共有鍵(HMAC認証用)と前記ICバスからのデータとを使用してハッシュ値を算出する。前記ハッシュ値は前記ハッシュ・レジスタ内に保存される。図2に示すように、ICマルチプレクサが前記BMCと前記ICスレーブの間に位置する場合、前記認証エージェントは、保護されるデバイスと同一のICバス上に存在しなければならない。これにより、前記スレーブ・デバイスに対する無許可トランザクションが回避される。
前記暗号ハッシュ・アルゴリズムは、秘密鍵を使用して、前記ハッシュ出力が前記ICデータ単独の検査、すなわちHMAC認証によっては、容易に再現できないようにすることが好ましい。
動作に先立ち、初期化プロセスを実行して、前記システムは操作用に設定しなければならない。前記システムは、前記BMCが前記ICバス上のプレーン・テキストの鍵を送信するので、物理的に安全な環境で初期化するべきである。例示の初期化プロセスにおいて、前記BMCはまず前記認証エージェントを初期化するコマンドを受信する。このコマンドには、すべての通信に使用される共有秘密鍵が含まれている。前記BMCは、この鍵をその不揮発性記憶装置内に保存する。次に前記BMCは、前記全ての付属認証エージェントの追記型レジスタにこの鍵を書込むプロセスに進む。次に、前記BMCは、(図3および図4に関して上述したように)ICデバイスに対する少なくとも1つの認証済みトランザクションを各バス上で実行することにより、認証エージェントのすべての鍵が適切に書き込まれたことを検証する。認証中にエラーが検出されると、前記認証エージェントの鍵は消去されプログラムが再作成される。前記全ての認証エージェントが検証された後、前記システムは正常操作可能な状態になっている。
別法として、前記BMCコードおよび認証エージェントはその設計に秘密鍵を組み込ませることができる。これにより前記初期化手続がなくなる。ただし、前記鍵がコード更新できていないことを、周知の方法を使って確認するよう留意しなければならないであろう。
上述のステップは、ハードウェアにおいて、または周知の標準的なプログラミング技術を用いて、あるいはその両方で実施することができる。上述の実施形態の新規性は特定のプログラミング技術にあるのではなく、記述の結果を達成するために記述したステップを使用することにある。本発明を具現化するソフトウェア・プログラミング・コードは代表的には、例えば前記BMCの永続記憶装置のようなある種の永続記憶装置に保存されている。クライアント/サーバ環境においては、そのようなソフトウェア・プログラミング・コードはサーバ関連の記憶装置に保存することができる。前記ソフトウェア・プログラミング・コードは、例えばFD、またはハード・ドライブ、またはCD‐ROMなどのデータ処理システムで使用する様々な周知のメディアのいずれにも具現化することができる。前記コードはそのようなメディアで配布することができるか、もしくは、或るコンピュータ・システムのメモリまたは記憶装置から、他のコンピュータ・システムに接続されたある種のネットワークを介して、そのような他のシステムのユーザの使用のために、ユーザに配布することもできる。ソフトウェア・プログラム・コードを物理的メディア上で具現化する技術および方法、またはネットワークを経由してソフトウェア・コードを配布する技術および方法、あるいはその両方は周知であって、本明細書ではそれ以上論じない。
説明図中の各要素、および説明図中の要素の組み合わせは、前記特定の機能またはステップを実行する汎用目的または特殊目的あるいはその両方の、ハードウェア基盤のシステムにより、あるいは、汎用目的または特殊目的あるいはその両方の、ハードウェアとコンピュータ命令の組み合わせにより、実施できることは理解されるであろう。
これらのプログラム命令は、前記プロセッサ上で実行される前記プログラム命令によって前記説明図で記述された機能を実行する手段が付与されるように、機械を製造するプロセッサに提供される。前記コンピュータ・プログラム命令は、一連の操作ステップがコンピュータで実行されるプロセスを産み出すプロセッサによって実行されるように前記プロセッサによって実施され、それによって前記プロセッサ上で実行される前記命令が、前記説明図で特定された機能を実施するステップを提供するようになっている。したがって前記図面は、前記特定の機能を実行する手段の組み合わせと、前記特定の機能を実行するステップの組み合わせと、前記特定の機能を実行するプログラム命令手段とに対応している。
本発明を、その具体的な好ましい実施形態に関して説明したが、当業者には様々な変更および修正を提案することができるとともに、本発明が、添付の請求項の特許請求範囲に含まれるような変更や修正を網羅することが意図されている。
本発明の基本的アーキテクチャを示すブロック図である。 単一のICバスを複数のICバスに分割できるようにするICマルチプレクサの使用を示す。 本発明による書込みトランザクションにおいて実行されるステップを全体として示すフローチャートである。 本発明による読出しトランザクションにおいて実行されるステップを全体として示すフローチャートである。
符号の説明
102 BMC
104 ICデバイス
108 不揮発性ストレージ
110 認証エージェント
112 キー・レジスタ
113 復号化エンジン
114 ハッシュ・レジスタ
116 ハッシュ・エンジン
118 エラー・チャネル
120 タイマ

Claims (13)

  1. Cマスタと少なくとも1つのICバス上の1つ又は複数のICデバイス間のトランザクションを認証するためのシステムであって、
    第1のICバスに結合されるとともに、前記第1のICバスで起こるすべてのトランザクションを監視し、不適切なトランザクションを識別し、前記不適切なトランザクションの識別を前記ICマスタに伝えるように構成されている認証エージェント、
    を有するシステム。
  2. 前記認証エージェントが、
    前記第1のICバスに結合されたハッシュ・エンジンであって、前記第1のICバスで起こる各トランザクションで暗号ハッシュを実行して、トランザクション毎に認証ハッシュ値を作成するハッシュ・エンジンと、
    前記第1のICバスおよび前記ハッシュ・エンジンに結合されたハッシュ・レジスタであって、前記各認証ハッシュ値を、ICマスタが開始した前記第1のICバス上のトランザクション毎に前記ICマスタが作成した検証ハッシュ値と比較して、それによって前記比較の結果が、前記認証エージェントにより監視される前記トランザクションのうちの特定の1つが適切なトランザクションであるか不適切なトランザクションであるかを判断するために前記認証エージェントにより使用される、ハッシュ・レジスタと、
    を有する、請求項1に記載のシステム。
  3. 前記認証エージェントが、
    前記第1のICバスに結合されていて、前記BMCから受信した暗号鍵を保存するキー・レジスタと、
    前記キー・レジスタおよび前記ハッシュ・レジスタに結合された復号化エンジンであって、前記キー・レジスタ内に保存された前記暗号鍵を使用して、前記第1のICバスから受信した各トランザクションのハッシュを復号化する復号化エンジンと、
    をさらに有する、請求項2に記載のシステム。
  4. 前記認証エージェントと前記第1のICバスとに結合されたタイマであって、前記第1のICバスでトランザクションが起こることなく所定の時間が経過するとタイムアウト信号を前記認証エージェントに送信するように構成されて、それによって前記認証エージェントが、前記タイマから前記タイムアウト信号を受信すると、前記BMCにタイムアウト・イベント信号を送信するように構成されているタイマ
    をさらに有する、請求項3に記載のシステム。
  5. 前記BMCと前記ICバスの各々との間に結合されていて、前記ICバスの各々がそこに専用の認証エージェントを結合させているICマルチプレクサをさらに含む、請求項4に記載のシステム。
  6. ベースボード管理コントローラ(BMC)と少なくとも1つのICバス上の1つまたは複数のICデバイスのためのコンピュータ・プログラムであって、前記コンピュータ・プログラムは、前記第1のICバスで起こるすべてのトランザクションを監視し、不適切なトランザクションを識別し、前記不適切なトランザクションの識別を前記BMCに送信するように構成されたコンピュータ可読プログラム・コードを有するコンピュータ可読プログラム・コードを
    有する、コンピュータ・プログラム。
  7. 前記第1のICバスで起こる各トランザクションで暗号ハッシュを実行して、各トランザクション毎に認証ハッシュ値を作成するコンピュータ可読プログラム・コードと、
    始められた前記第1のICバス上のトランザクション毎に、前記各認証ハッシュ値を、前記BMCが作成した検証ハッシュ値と比較して、それによって前記比較の結果が、前記監視されるトランザクションのうち特定の1つが適切なトランザクションであるか不適切なトランザクションであるかを判断するために、使用される、コンピュータ可読プログラム・コードと、
    をさらに有する、請求項6に記載のコンピュータ・プログラム。
  8. 前記BMCから受信された暗号鍵を保存するコンピュータ可読プログラム・コードと、
    前記キー・レジスタに保存された前記暗号鍵を使用して、前記第1のICバスから受信された各トランザクションのハッシュを復号化するコンピュータ可読プログラム・コードと、
    をさらに含む、請求項7に記載のコンピュータ・プログラム。
  9. 前記第1のICバスでトランザクションが起こることなく所定の時間が経過するとタイムアウト信号を作成するように構成されているコンピュータ可読プログラム・コードと、
    前記タイムアウト信号を受信すると、タイムアウト・イベント信号を前記BMCに送信するように構成されているコンピュータ可読プログラム・コードと、
    をさらに含む、請求項8に記載のコンピュータ・プログラム。
  10. ベースボード管理コントローラ(BMC)と少なくとも1つのICバス上の1つまたは複数のICデバイス間のトランザクションを認証する方法であって、
    前記第1のICバスで起こるすべてのトランザクションを監視する手段と、
    不適切なトランザクションを識別する手段と、
    前記不適切なトランザクションの識別を前記BMCに送信する手段と、
    を有する、方法。
  11. 前記第1のICバスで起こる各トランザクションで暗号ハッシュを実行して、トランザクション毎に認証ハッシュ値を作成する手段と、
    前記各認証ハッシュ値を、前記BMCが開始した前記第1のICバス上のトランザクション毎に、前記BMCが作成した検証ハッシュ値と比較し、それによって前記比較の結果が、前記監視されるトランザクションのうちの特定の1つが適切なトランザクションであるか不適切なトランザクションであるかを判断するのに使用される、手段と、
    をさらに有する、請求項10に記載の方法。
  12. 前記BMCから受信された暗号鍵をキー・レジスタ内に保存する手段と、
    前記キー・レジスタ内に保存された前記暗号鍵を使用して、前記第1のICバスから受信された各トランザクションのハッシュを復号化する手段と、
    をさらに有する、請求項11に記載の方法。
  13. 前記第1のICバスでトランザクションが起こることなく所定の時間が経過するとタイムアウト信号を発出する手段と、
    前記タイムアウト信号が発出されるとタイムアウト・イベント信号を前記BMCに送信する手段と、
    をさらに有する、請求項12記載の方法。
JP2006302018A 2005-12-20 2006-11-07 I2cバスのトランザクション認証システム、コンピュータ・プログラムおよび方法 Pending JP2007174628A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/312,019 US8032745B2 (en) 2005-12-20 2005-12-20 Authentication of I2C bus transactions

Publications (1)

Publication Number Publication Date
JP2007174628A true JP2007174628A (ja) 2007-07-05

Family

ID=38175174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006302018A Pending JP2007174628A (ja) 2005-12-20 2006-11-07 I2cバスのトランザクション認証システム、コンピュータ・プログラムおよび方法

Country Status (4)

Country Link
US (1) US8032745B2 (ja)
JP (1) JP2007174628A (ja)
CN (1) CN1988438A (ja)
TW (1) TW200809519A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537156A (ja) * 2007-08-21 2010-12-02 クゥアルコム・インコーポレイテッド 外部インタフェースの機能性を検証するためのセルフテスト機構を備えた集積回路
JP2018005325A (ja) * 2016-06-28 2018-01-11 株式会社沖データ メモリ制御装置、メモリ装置、及び画像形成装置
WO2019130824A1 (ja) * 2017-12-27 2019-07-04 株式会社ソシオネクスト 処理装置、半導体集積回路及び状態監視方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166539B2 (en) * 2006-02-24 2012-04-24 Dell Products L.P. Authentication of baseboard management controller users in a blade server system
WO2008070803A1 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for managing data from a requesting device with an empty data token directive
US8528046B2 (en) * 2010-04-19 2013-09-03 Dell Products, Lp Selective management controller authenticated access control to host mapped resources
US8589702B2 (en) * 2010-05-28 2013-11-19 Dell Products, Lp System and method for pre-boot authentication of a secure client hosted virtualization in an information handling system
CN102479302A (zh) * 2010-11-24 2012-05-30 鸿富锦精密工业(深圳)有限公司 密码保护系统及方法
US8971072B2 (en) 2011-12-30 2015-03-03 Bedrock Automation Platforms Inc. Electromagnetic connector for an industrial control system
US8862802B2 (en) 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US9600434B1 (en) 2011-12-30 2017-03-21 Bedrock Automation Platforms, Inc. Switch fabric having a serial communications interface and a parallel communications interface
US9727511B2 (en) 2011-12-30 2017-08-08 Bedrock Automation Platforms Inc. Input/output module with multi-channel switching capability
US10834820B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Industrial control system cable
US9467297B2 (en) 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Industrial control system redundant communications/control modules authentication
US8868813B2 (en) 2011-12-30 2014-10-21 Bedrock Automation Platforms Inc. Communications control system with a serial communications interface and a parallel communications interface
US10834094B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Operator action authentication in an industrial control system
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9437967B2 (en) 2011-12-30 2016-09-06 Bedrock Automation Platforms, Inc. Electromagnetic connector for an industrial control system
US11967839B2 (en) 2011-12-30 2024-04-23 Analog Devices, Inc. Electromagnetic connector for an industrial control system
US11314854B2 (en) 2011-12-30 2022-04-26 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9191203B2 (en) 2013-08-06 2015-11-17 Bedrock Automation Platforms Inc. Secure industrial control system
US10613567B2 (en) 2013-08-06 2020-04-07 Bedrock Automation Platforms Inc. Secure power supply for an industrial control system
TWI631462B (zh) * 2013-09-10 2018-08-01 系微股份有限公司 確保機板上匯流排交易安全的計算系統和計算設備實現的方法以及非暫時性的電腦可讀取媒體
CN104063300A (zh) * 2014-01-18 2014-09-24 浪潮电子信息产业股份有限公司 一种基于fpga的高端多路服务器监控信息采集装置
US9866548B2 (en) * 2014-12-17 2018-01-09 Quanta Computer Inc. Authentication-free configuration for service controllers
KR102266733B1 (ko) 2015-06-05 2021-06-22 삼성전자주식회사 데이터 스토리지 및 그것의 동작 방법
CN105323755B (zh) * 2015-10-30 2019-06-18 交控科技股份有限公司 无线接入密钥管理方法及系统
US10229086B2 (en) * 2015-12-26 2019-03-12 Intel Corporation Technologies for automatic timing calibration in an inter-integrated circuit data bus
US10572675B2 (en) 2016-11-02 2020-02-25 Cisco Technology, Inc. Protecting and monitoring internal bus transactions
US10430314B2 (en) * 2016-12-23 2019-10-01 Intel Corporation Firmware fingerprinting based on data monitored during firmware loading
US10282549B2 (en) 2017-03-07 2019-05-07 Hewlett Packard Enterprise Development Lp Modifying service operating system of baseboard management controller
CN107220545A (zh) * 2017-05-31 2017-09-29 郑州云海信息技术有限公司 一种硬件加密系统、方法及服务器
US10430225B1 (en) 2017-09-29 2019-10-01 Amazon Technologies, Inc. Traffic management on an interconnect
CN107832193B (zh) * 2017-11-13 2021-05-25 湖北三江航天红峰控制有限公司 一种基于i2c总线的多板卡状态监控方法
US20190286590A1 (en) * 2018-03-14 2019-09-19 Quanta Computer Inc. Cpld cache application in a multi-master topology system
US11095445B2 (en) 2019-01-30 2021-08-17 Dell Products L.P. Key management and recovery
US11443036B2 (en) * 2019-07-30 2022-09-13 Hewlett Packard Enterprise Development Lp Facial recognition based security by a management controller
TWI760905B (zh) * 2020-10-28 2022-04-11 英業達股份有限公司 具有串列通信介面處理功能之處理裝置及其方法
TWI733614B (zh) * 2020-10-28 2021-07-11 英業達股份有限公司 通信介面控制系統及其方法
CN112416513B (zh) * 2020-11-18 2022-08-02 烽火通信科技股份有限公司 一种云化网络下动态调节虚拟机主频的方法及系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4991085A (en) 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US5210862A (en) * 1989-12-22 1993-05-11 Bull Hn Information Systems Inc. Bus monitor with selective capture of independently occuring events from multiple sources
US5206948A (en) * 1989-12-22 1993-04-27 Bull Hn Information Systems Inc. Bus monitor with means for selectively capturing trigger conditions
US5435001A (en) 1993-07-06 1995-07-18 Tandem Computers Incorporated Method of state determination in lock-stepped processors
US5644636A (en) 1994-12-30 1997-07-01 Xtec, Incorporated Method and apparatus for securing data stored in semiconductor memory cells
KR100244836B1 (ko) 1995-11-02 2000-02-15 포만 제프리 엘 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
KR100244781B1 (ko) 1997-07-10 2000-02-15 윤종용 고장예측과 자기진단 가능한 스카시 디바이스 및 이 디바이스에 의한 고장예측과 자기진단 방법
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US6055660A (en) 1997-10-02 2000-04-25 International Business Machines Corporation Method for identifying SMP bus transfer errors
US5996034A (en) * 1997-10-14 1999-11-30 Advanced Micro Devices, Inc. Bus bridge verification system including device independent bus monitors
US6574758B1 (en) 2000-03-10 2003-06-03 Cisco Technology, Inc. Testing a bus coupled between two electronic devices
US6684266B2 (en) 2001-03-16 2004-01-27 International Business Machines Corporation Storage area network (SAN) fibre channel arbitrated loop (FCAL) multi-system multi-resource storage enclosure and method for performing enclosure maintenance concurrent with device operations
US7047405B2 (en) * 2001-04-05 2006-05-16 Qualcomm, Inc. Method and apparatus for providing secure processing and data storage for a wireless communication device
US7107464B2 (en) * 2001-07-10 2006-09-12 Telecom Italia S.P.A. Virtual private network mechanism incorporating security association processor
FR2834841B1 (fr) 2002-01-17 2004-05-28 France Telecom Procede cryptographique de revocation a l'aide d'une carte a puce
CN1474273A (zh) 2002-08-08 2004-02-11 尹启凤 基于计算机pci总线的i/o端口的监控方法及装置
US6957312B1 (en) * 2003-05-07 2005-10-18 Agilent Technologies, Inc. NVRAM control protocol
JP4483271B2 (ja) * 2003-11-19 2010-06-16 ソニー株式会社 無線通信装置,無線通信装置の応答データ処理方法
US20050204155A1 (en) * 2004-03-09 2005-09-15 Nec Laboratories America, Inc Tamper resistant secure architecture
US7487353B2 (en) 2004-05-20 2009-02-03 International Business Machines Corporation System, method and program for protecting communication
US8015595B2 (en) * 2004-09-23 2011-09-06 Igt Methods and apparatus for negotiating communications within a gaming network
US20060107054A1 (en) * 2004-11-16 2006-05-18 Young David W Method, apparatus and system to authenticate chipset patches with cryptographic signatures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537156A (ja) * 2007-08-21 2010-12-02 クゥアルコム・インコーポレイテッド 外部インタフェースの機能性を検証するためのセルフテスト機構を備えた集積回路
JP2018005325A (ja) * 2016-06-28 2018-01-11 株式会社沖データ メモリ制御装置、メモリ装置、及び画像形成装置
WO2019130824A1 (ja) * 2017-12-27 2019-07-04 株式会社ソシオネクスト 処理装置、半導体集積回路及び状態監視方法
JP2019118047A (ja) * 2017-12-27 2019-07-18 株式会社ソシオネクスト 処理装置、半導体集積回路及び状態監視方法
JP7007570B2 (ja) 2017-12-27 2022-01-24 株式会社ソシオネクスト 処理装置、半導体集積回路及び状態監視方法
US11537730B2 (en) 2017-12-27 2022-12-27 Socionext Inc. Processing apparatus, semiconductor integrated circuit, and status monitoring method

Also Published As

Publication number Publication date
US20070143606A1 (en) 2007-06-21
CN1988438A (zh) 2007-06-27
US8032745B2 (en) 2011-10-04
TW200809519A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
JP2007174628A (ja) I2cバスのトランザクション認証システム、コンピュータ・プログラムおよび方法
US8127135B2 (en) Changing of shared encryption key
US6993648B2 (en) Proving BIOS trust in a TCPA compliant system
US7577852B2 (en) Microprocessor, a node terminal, a computer system and a program execution proving method
US8839001B2 (en) Infinite key memory transaction unit
US7215771B1 (en) Secure disk drive comprising a secure drive key and a drive ID for implementing secure communication over a public network
US9652755B2 (en) Method and system for securely updating field upgradeable units
JP4219965B2 (ja) ワンタイムidによる認証
US8909932B2 (en) Method and apparatus for security over multiple interfaces
US6598165B1 (en) Secure memory
EP1802025B1 (en) Regular content check method, content transmission/reception system, transmitter, and receiver
US20160269367A1 (en) Controlling encrypted data stored on a remote storage device
JP3239842B2 (ja) ソフトウェアの不正利用防止システム
JP4791250B2 (ja) マイクロコンピュータおよびそのソフトウェア改竄防止方法
JP2020126586A (ja) ログデータの完全性保護
US20210026784A1 (en) Method of secure communication among protected containers and system thereof
US20080104368A1 (en) Storage element having data protection functionality
JP2008004065A (ja) 半導体装置、電子機器及び機器認証プログラム
Bandholz et al. Authentication of I 2 C bus transactions
CN115001749B (zh) 设备授权方法、装置、设备及介质
CN117857198A (zh) Api接口安全访问方法、系统、装置和设备
CN113094060A (zh) 电子装置与软体更新方法