JP6976205B2 - Chip position measuring device - Google Patents

Chip position measuring device Download PDF

Info

Publication number
JP6976205B2
JP6976205B2 JP2018050853A JP2018050853A JP6976205B2 JP 6976205 B2 JP6976205 B2 JP 6976205B2 JP 2018050853 A JP2018050853 A JP 2018050853A JP 2018050853 A JP2018050853 A JP 2018050853A JP 6976205 B2 JP6976205 B2 JP 6976205B2
Authority
JP
Japan
Prior art keywords
chip
imaging
unit
chip component
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018050853A
Other languages
Japanese (ja)
Other versions
JP2019163956A (en
Inventor
比佐史 山本
浩平 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2018050853A priority Critical patent/JP6976205B2/en
Priority to PCT/JP2019/004973 priority patent/WO2019181279A1/en
Priority to CN201980007898.6A priority patent/CN111587358B/en
Priority to TW108107584A priority patent/TWI794438B/en
Publication of JP2019163956A publication Critical patent/JP2019163956A/en
Application granted granted Critical
Publication of JP6976205B2 publication Critical patent/JP6976205B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)

Description

本発明は、ウエーハなどの基板上に離間配置された複数のチップ部品それぞれの位置を測定するチップ位置測定装置に関するものである。 The present invention relates to a chip position measuring device that measures the positions of a plurality of chip components spaced apart from each other on a substrate such as a wafer.

半導体デバイスや電子デバイス等の製造工程では、半導体ウエーハやガラス、樹脂などの基板上にチップ部品を配置(例えば、パターニングや実装など)したり、エキスパンドされたウエーハからダイシング済のチップ部品をピックアップしたりする工程がある。そして、これらチップ部品が所定の精度で配置されているか良否検査したり、どの位置に保持されているか位置測定して、これらチップ部品と他の部品や配線等を実装・積層等させたりする工程がある(例えば、特許文献1〜3)。 In the manufacturing process of semiconductor devices and electronic devices, chip parts are placed on substrates such as semiconductor wafers, glass, and resin (for example, patterning and mounting), and diced chip parts are picked up from expanded wafers. There is a process to do it. Then, a process of inspecting whether or not these chip parts are arranged with a predetermined accuracy, measuring the position of the chip parts held at a predetermined position, and mounting / laminating these chip parts with other parts, wiring, etc. (For example, Patent Documents 1 to 3).

特開平10−189672号公報Japanese Unexamined Patent Publication No. 10-189672 特開2006−135237号公報Japanese Unexamined Patent Publication No. 2006-135237 特許第4768731号号公報Japanese Patent No. 4767831

分割撮像した視野内に位置決め基準の参照用マークがあれば、参照マークとの相対位置(XY座標など)を測定することで、チップ部品それぞれの位置を測定することができる。そのため、ステージ機構に求められる位置決め精度は、過度に要求されない。 If there is a reference mark for the positioning reference in the divided image field, the position of each chip component can be measured by measuring the relative position (XY coordinates, etc.) with the reference mark. Therefore, the positioning accuracy required for the stage mechanism is not excessively required.

しかし、分割撮像した視野内に位置決め基準の参照用マークが無い場合、分割視野内を撮像する場所の静止位置情報と、当該分割視野内のチップ部品の位置情報に基づいて、それぞれのチップ部品の位置を測定する必要がある。そのため、チップ測定の位置精度よりも高精度な撮像位置精度が求められ、レーザ測長器等を用いた高精度なステージを用いる必要があった。 However, if there is no reference mark for the positioning reference in the divided field of view, the chip component of each chip component is based on the stationary position information of the place where the image is taken in the divided field of view and the position information of the chip component in the divided field of view. It is necessary to measure the position. Therefore, a high-precision imaging position accuracy is required rather than a chip measurement position accuracy, and it is necessary to use a high-precision stage using a laser length measuring device or the like.

そこで本発明は、上記問題点に鑑みてなされたものであり、分割撮像した視野内に位置決め基準の参照用マークが無い場合でも、さほど高精度な位置決め機構を用いるまでも無く、高精度でチップ部品の位置を測定できる装置を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and even if there is no reference mark for the positioning reference in the field of view of the divided image, it is not necessary to use a highly accurate positioning mechanism, and the chip is highly accurate. It is an object of the present invention to provide a device capable of measuring the position of a component.

以上の課題を解決するために、本発明に係る一態様は、
基板上に離間配置された複数のチップ部品それぞれの位置を測定するチップ位置測定装置であって、
基板を保持する基板保持部と、
基板上に設定された所定領域を複数の分割撮像エリアに分割して撮像する撮像部と、
撮像部で撮像された画像に基づいて、分割撮像エリア内に含まれるチップ部品それぞれの位置を算出するチップ位置算出部と、
基板保持部と撮像部とを相対移動させる相対移動部と、
相対移動部を駆動制御すると共に、基板上に設定された分割撮像エリアの場所を変更しながら撮像部に対して撮像トリガを出力する制御部とを備え、
分割撮像エリアには少なくとも2つ以上のチップ部品が含まれ、かつ、当該チップ部品のうち少なくとも1つのチップ部品が、隣接する分割撮像エリアの双方に含まれた重複撮像チップ部品として設定されており、
チップ位置算出部は、
重複撮像チップ部品それぞれの位置を、先に撮像された分割撮像エリアに含まれた他のチップ部品との位置関係から算出し、
後に撮像した分割撮像エリアに含まれる重複撮像チップ部品を除く他のチップ部品それぞれの位置を、当該重複撮像チップ部品との位置関係から算出し、
複数の基準マークの相互位置が既知であるマスター基板を基板保持部に保持させ、
マスター基板に配置された基準マークの相互位置に基づいて、チップ位置算出部で算出したチップ部品それぞれの位置に対する補正を行う、スケーリング補正部を備えた
ことを特徴としている。
In order to solve the above problems, one aspect of the present invention is
A chip position measuring device that measures the position of each of a plurality of chip components that are spaced apart from each other on a substrate.
The board holding part that holds the board and
An imaging unit that divides a predetermined area set on the substrate into a plurality of divided imaging areas and images the image.
A chip position calculation unit that calculates the position of each chip component included in the divided imaging area based on the image captured by the image pickup unit.
A relative moving part that moves the substrate holding part and the imaging part relative to each other,
It is equipped with a control unit that drives and controls the relative moving unit and outputs an imaging trigger to the imaging unit while changing the location of the divided imaging area set on the board.
The divided imaging area includes at least two or more chip components, and at least one of the chip components is set as a duplicate imaging chip component included in both of the adjacent divided imaging areas. ,
The chip position calculation unit is
The position of each of the overlapping imaging chip components is calculated from the positional relationship with the other chip components included in the previously imaged divided imaging area.
The position of each of the other chip components excluding the duplicated imaging chip component included in the divided imaging chip component imaged later is calculated from the positional relationship with the duplicated imaging chip component .
A master board whose mutual positions of multiple reference marks are known is held by the board holder, and the board is held.
It is characterized by having a scaling correction unit that corrects the position of each chip component calculated by the chip position calculation unit based on the mutual position of the reference marks arranged on the master board.

上記の発明によれば、位置決め機構の位置決め精度よりも高精度で、チップ部品の位置を測定できる。 According to the above invention, the position of the chip component can be measured with higher accuracy than the positioning accuracy of the positioning mechanism.

本発明を具現化する形態の一例の全体構成を示す概略図である。It is a schematic diagram which shows the whole structure of the example of the form which embodies the present invention. 本発明を具現化する形態の一例における撮像の様子を示す概念図である。It is a conceptual diagram which shows the state of the image pickup in the example of the form which embodies the present invention. 本発明を具現化する形態の一例におけるチップ部品それぞれの位置関係を示す平面図である。It is a top view which shows the positional relationship of each chip component in an example of the form which embodies the present invention. 本発明を具現化する別の形態の一例におけるチップ部品それぞれの位置関係を示す平面図である。It is a top view which shows the positional relationship of each chip component in an example of another form which embodies the present invention. 本発明を具現化する別の形態の一例におけるマスター基板と分割撮像エリアとの位置関係を示す平面図である。It is a top view which shows the positional relationship between a master substrate and a divided image pickup area in an example of another embodiment which embodies the present invention. 本発明を具現化する別の形態の一例における分割撮像エリアとチップ部品それぞれの位置関係を示す平面図である。It is a top view which shows the positional relationship of each of a divided image pickup area and a chip component in an example of another embodiment which embodies the present invention.

以下に、本発明を実施するための形態について、図を用いながら説明する。なお、以下の説明では、直交座標系の3軸をX、Y、Zとし、水平方向をX方向、Y方向と表現し、XY平面に垂直な方向(つまり、重力方向)をZ方向と表現する。また、Z方向は、重力に逆らう方向を上、重力がはたらく方向を下と表現する。また、Z方向を中心軸として回転する方向をθ方向とする。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In the following description, the three axes of the Cartesian coordinate system are expressed as X, Y, and Z, the horizontal direction is expressed as the X direction and the Y direction, and the direction perpendicular to the XY plane (that is, the gravity direction) is expressed as the Z direction. do. Further, in the Z direction, the direction against gravity is expressed as the upper direction, and the direction in which gravity acts is expressed as the lower direction. Further, the direction of rotation with the Z direction as the central axis is defined as the θ direction.

図1は、本発明を具現化する形態の一例の全体構成を示す概略図である。図1には、本発明に係るチップ位置測定装置1を構成する各部が概略的に示されている。 FIG. 1 is a schematic view showing an overall configuration of an example of a form embodying the present invention. FIG. 1 schematically shows each part constituting the chip position measuring device 1 according to the present invention.

チップ位置測定装置1は、基板W上に離間配置された複数のチップ部品Cそれぞれの位置を測定するものである。具体的には、チップ位置測定装置1は、基板保持部2、撮像部3、相対移動部4、チップ位置算出部5、制御部CN等を備えている。 The chip position measuring device 1 measures the positions of each of a plurality of chip components C spaced apart from each other on the substrate W. Specifically, the chip position measuring device 1 includes a substrate holding unit 2, an imaging unit 3, a relative moving unit 4, a chip position calculating unit 5, a control unit CN, and the like.

基板保持部2は、基板Wを保持するものである。
具体的には、基板保持部2は、基板Wを下面側から水平状態を保ちつつ支えるものである。より具体的には、基板保持部2は、上面が水平な基板載置台20を備えている。
基板載置台20は、基板Wと接触する部分に溝部や孔部が設けられており、これら溝部や孔部は、切替バルブなどを介して真空ポンプなどの負圧発生手段と接続されている。そして、基板保持部2は、これら溝部や孔部を負圧状態若しくは大気解放状態に切り替えることで、基板Wを保持したり保持解除したりすることができる。
The substrate holding portion 2 holds the substrate W.
Specifically, the substrate holding portion 2 supports the substrate W from the lower surface side while maintaining a horizontal state. More specifically, the substrate holding portion 2 includes a substrate mounting table 20 having a horizontal upper surface.
The board mounting table 20 is provided with a groove or a hole in a portion in contact with the board W, and the groove or the hole is connected to a negative pressure generating means such as a vacuum pump via a switching valve or the like. Then, the substrate holding portion 2 can hold and release the substrate W by switching these grooves and holes to a negative pressure state or an atmospheric release state.

撮像部3は、基板W上に設定された所定領域を複数の分割撮像エリアに分割して撮像するものである。ここで言う、基板W上に設定された所定領域とは、基板W上に配置された位置測定対象となるチップ部品すべてが含まれる領域(換言すれば、大きな領域)である。そして、撮像部3は、この所定領域を複数の分割撮像エリア(換言すれば、小さな領域。局所領域とも言う)に分割して撮像するものである。
具体的には、分割撮像エリアのサイズや位置は、チップ部品の配列(個数やピッチなど)や要求測定精度が品種毎で異なり、それぞれの品種毎に紐付けて制御部CN等に登録されている。
より具体的には、撮像部3は、鏡筒30、照明部31、ハーフミラー32、対物レンズ33a,33b、レボルバー機構34、撮像カメラ35等を備えている。
The image pickup unit 3 divides a predetermined area set on the substrate W into a plurality of divided image pickup areas and takes an image. The predetermined region set on the substrate W referred to here is an region (in other words, a large region) including all the chip components arranged on the substrate W to be the position measurement target. Then, the image pickup unit 3 divides this predetermined area into a plurality of divided image pickup areas (in other words, a small area, also referred to as a local area) and takes an image.
Specifically, the size and position of the divided imaging area differ depending on the type of chip component arrangement (number, pitch, etc.) and required measurement accuracy, and are linked to each type and registered in the control unit CN, etc. There is.
More specifically, the image pickup unit 3 includes a lens barrel 30, an illumination unit 31, a half mirror 32, objective lenses 33a and 33b, a revolver mechanism 34, an image pickup camera 35, and the like.

鏡筒30は、照明部31、ハーフミラー32、対物レンズ33a,33b、レボルバー機構34、撮像カメラ35等を所定の姿勢で固定し、照明光や観察光を導光するものである。鏡筒30は、連結金具など(不図示)を介して装置フレーム1fに取り付けられている。
照明部31は、撮像に必要な照明光L1を放出するものである。具体的には、照明部31は、レーザダイオードやメタルハライドランプ、キセノンランプ、LED照明などが例示できる。
ハーフミラー32は、照明部31から放出された照明光L1を反射させて基板W側に照射し、基板W側から入射した光(反射光、散乱光)L2を撮像カメラ35側に通過させるものである。
対物レンズ33a,33bは、ワークW上の撮像エリアの像を、それぞれ異なる所定の観察倍率で撮像カメラ35に結像させるものである。
レボルバー機構34は、対物レンズ33a,33bのいずれを使用するか切り替えるものである。具体的には、レボルバー機構34は、手動または外部からの信号制御に基づいて、所定の角度ずつ回転および静止するものである。
撮像カメラ35は、ワークW上の撮像エリアFを撮像し、画像を取得するものである。取得した画像は、映像信号や映像データとして外部(本発明では、詳細を後述するチップ位置算出部)に出力される。
The lens barrel 30 fixes the illumination unit 31, the half mirror 32, the objective lenses 33a and 33b, the revolver mechanism 34, the image pickup camera 35, and the like in a predetermined posture, and guides the illumination light and the observation light. The lens barrel 30 is attached to the device frame 1f via a connecting metal fitting or the like (not shown).
The illumination unit 31 emits the illumination light L1 necessary for imaging. Specifically, the lighting unit 31 may be exemplified by a laser diode, a metal halide lamp, a xenon lamp, LED lighting, or the like.
The half mirror 32 reflects the illumination light L1 emitted from the illumination unit 31 and irradiates the substrate W side, and allows the light (reflected light, scattered light) L2 incident from the substrate W side to pass through the image pickup camera 35 side. Is.
The objective lenses 33a and 33b form an image of the image pickup area on the work W on the image pickup camera 35 at different predetermined observation magnifications.
The revolver mechanism 34 switches which of the objective lenses 33a and 33b is used. Specifically, the revolver mechanism 34 rotates and stands still by a predetermined angle based on manual or external signal control.
The image pickup camera 35 captures an image pickup area F on the work W and acquires an image. The acquired image is output as a video signal or video data to the outside (in the present invention, a chip position calculation unit whose details will be described later).

相対移動部4は、基板保持部2と撮像部3とを相対移動させるものである。
具体的には、相対移動部4は、X軸スライダー41と、Y軸スライダー42と、回転機構43とを備えて構成されている。
The relative moving unit 4 relatively moves the substrate holding unit 2 and the imaging unit 3.
Specifically, the relative moving portion 4 includes an X-axis slider 41, a Y-axis slider 42, and a rotation mechanism 43.

X軸スライダー41は、装置フレーム1f上に取り付けられており、Y軸スライダー42をX方向に任意の速度で移動させ、任意の位置で静止させるものである。具体的には、X軸スライダーは、X方向に延びる1対のレールと、そのレール上を移動するスライダー部と、スライダー部を移動および静止させるスライダー駆動部とで構成されている。スライダー駆動部は、制御部CNからの信号制御により回転し静止するサーボモータやパルスモータとボールネジ機構を組み合わせたものや、リニアモータ機構などで構成することができる。また、X軸スライダー41には、スライダー部の現在位置や移動量を検出するためのエンコーダが備えられている。なお、このエンコーダは、リニアスケールと呼ばれる直線状の部材に細かな凹凸が所定ピッチで刻まれたものや、ボールネジを回転させるモータの回転角度を検出するロータリエンコーダ等が例示できる。 The X-axis slider 41 is mounted on the device frame 1f, and the Y-axis slider 42 is moved in the X direction at an arbitrary speed and stopped at an arbitrary position. Specifically, the X-axis slider is composed of a pair of rails extending in the X direction, a slider unit that moves on the rails, and a slider drive unit that moves and stops the slider unit. The slider drive unit can be configured by a servomotor that rotates and stands still by signal control from the control unit CN, a combination of a pulse motor and a ball screw mechanism, a linear motor mechanism, and the like. Further, the X-axis slider 41 is provided with an encoder for detecting the current position and the amount of movement of the slider portion. Examples of this encoder include a linear scale called a linear scale in which fine irregularities are carved at a predetermined pitch, a rotary encoder that detects the rotation angle of a motor that rotates a ball screw, and the like.

Y軸スライダー42は、制御部CNから出力される制御信号に基づいて、回転機構43をY方向に任意の速度で移動させ、任意の位置で静止させるものである。具体的には、Y軸スライダーは、Y方向に延びる1対のレールと、そのレール上を移動するスライダー部と、スライダー部を移動および静止させるスライダー駆動部とで構成されている。スライダー駆動部は、制御部CNからの信号制御により回転し静止するサーボモータやパルスモータとボールネジ機構を組み合わせたものや、リニアモータ機構などで構成することができる。また、Y軸スライダー42には、スライダー部の現在位置や移動量を検出するためのエンコーダが備えられている。なお、このエンコーダは、リニアスケールと呼ばれる直線状の部材に細かな凹凸が所定ピッチで刻まれたものや、ボールネジを回転させるモータの回転角度を検出するロータリエンコーダ等が例示できる。 The Y-axis slider 42 moves the rotation mechanism 43 in the Y direction at an arbitrary speed based on the control signal output from the control unit CN, and makes it stand still at an arbitrary position. Specifically, the Y-axis slider is composed of a pair of rails extending in the Y direction, a slider unit that moves on the rails, and a slider drive unit that moves and stops the slider unit. The slider drive unit can be configured by a servomotor that rotates and stands still by signal control from the control unit CN, a combination of a pulse motor and a ball screw mechanism, a linear motor mechanism, and the like. Further, the Y-axis slider 42 is provided with an encoder for detecting the current position and the amount of movement of the slider portion. Examples of this encoder include a linear scale called a linear scale in which fine irregularities are carved at a predetermined pitch, a rotary encoder that detects the rotation angle of a motor that rotates a ball screw, and the like.

回転機構43は、基板載置台20をθ方向に任意の速度で回転させ、任意の角度で静止させるものである。具体的には、回転機構43は、ダイレクトドライブモータなどの、外部機器からの信号制御により任意の角度に回転/静止させるものが例示できる。回転機構43の回転する側の部材の上には、基板保持部2の基板載置台20が取り付けられている。 The rotation mechanism 43 rotates the substrate mounting table 20 in the θ direction at an arbitrary speed and makes it stand still at an arbitrary angle. Specifically, the rotation mechanism 43 can be exemplified as a rotation / stationary mechanism such as a direct drive motor that is rotated / stationary at an arbitrary angle by signal control from an external device. The board mounting table 20 of the board holding portion 2 is mounted on the member on the rotating side of the rotating mechanism 43.

相対移動部4は、この様な構成をしているため、検査対象となる基板Wを保持したまま、基板Wを撮像部3に対してXYθ方向にそれぞれ独立させて又は複合的に、所定の速度や角度で相対移動させたり、任意の位置・角度で静止させたりすることができる。 Since the relative moving unit 4 has such a configuration, the substrate W is made independent of the imaging unit 3 in the XYθ direction while holding the substrate W to be inspected, or in combination with each other, a predetermined value is provided. It can be moved relative to each other at a speed or angle, or can be stationary at any position or angle.

制御部CNは、例えば、以下の様な機能や役割を担っている。
・基板保持部2に対して基板Wの保持/解除制御
・レボルバー機構34を制御して、対物レンズを切り替える
・撮像カメラ35に対して、撮像トリガを出力する
・相対移動部4の駆動制御:X軸スライダー41、Y軸スライダー22、回転機構23の現在位置をモニタリングしつつ、駆動用信号を出力する機能
・撮像位置の登録
・基板品種の切替
The control unit CN has, for example, the following functions and roles.
・ Holding / releasing control of the substrate W with respect to the substrate holding unit 2 ・ Switching the objective lens by controlling the revolver mechanism 34 ・ Outputting an image pickup trigger to the image pickup camera 35 ・ Drive control of the relative moving unit 4: Function to output drive signals while monitoring the current positions of the X-axis slider 41, Y-axis slider 22, and rotation mechanism 23 ・ Registration of imaging position ・ Switching of board type

つまり、制御部CNは、相対移動部4を駆動制御すると共に、基板W上に設定された分割撮像エリアの場所を変更しながら撮像部3に対して撮像トリガを出力することができる。さらに、検査品種に応じて、撮像倍率や視野サイズを切り替え、撮像する間隔を変えながら撮像トリガを出力することができ、所望の分割撮像画像を取得することができる。 That is, the control unit CN can drive and control the relative moving unit 4 and output an imaging trigger to the imaging unit 3 while changing the location of the divided imaging area set on the substrate W. Further, it is possible to output an imaging trigger while switching the imaging magnification and the field of view size according to the inspection type and changing the imaging interval, and it is possible to acquire a desired divided image.

なお、撮像トリガの出力は、下記の様な方式が例示できる。
・X方向にスキャン移動させながら、所定距離移動する毎に照明光L1を極短時間発光(いわゆる、ストロボ発光)させる方式。
・或いは、所定位置に移動および静止させて照明光L1を照射して撮像する(いわゆる、ステップ&リピート)方式。
The output of the image pickup trigger can be exemplified by the following method.
-A method in which the illumination light L1 is emitted for a very short time (so-called strobe emission) every time the illumination light is moved by a predetermined distance while scanning and moving in the X direction.
-Alternatively, a method of moving to a predetermined position and making it stationary and irradiating the illumination light L1 to take an image (so-called step & repeat).

また、撮像トリガとは、撮像カメラ35や画像処理装置(不図示)に対する画像取り込み指示、照明光L1の発光指示などを意味する。具体的には、撮像トリガとして、(ケース1)撮像カメラ35で撮像可能な時間(いわゆる、露光時間)の間に、照明光L1をストロボ発光させたり、(ケース2)照明光L1が照射されている時間内に、撮像させたり、する。或いは、撮像トリガは、撮像カメラ35に対する指示に限らず、(ケース3)画像を取得する画像処理装置に対する画像取込指示でも良い。そうすることで、撮像カメラ35から映像信号や映像データが逐次出力される形態にも対応できる。 Further, the image pickup trigger means an image capture instruction to the image pickup camera 35 and an image processing device (not shown), a light emission instruction of the illumination light L1 and the like. Specifically, as an image pickup trigger, the illumination light L1 is made to emit strobe light or (case 2) the illumination light L1 is irradiated during the time during which the image pickup camera 35 can take an image (so-called exposure time). During the time you are in the picture, you can take an image. Alternatively, the image pickup trigger is not limited to the instruction to the image pickup camera 35, but may be an image capture instruction to the image processing device that acquires the image (Case 3). By doing so, it is possible to cope with a form in which a video signal or video data is sequentially output from the image pickup camera 35.

より具体的には、制御部CNは、コンピュータやプログラマブルロジックコントローラ等(つまり、ハードウェア)と、その実行プログラム等(つまり、ソフトウェア)で構成されている。さらに、制御部CNは、ハードウェアおよびソフトウェアで構成された機能ブロックの一部として、本発明に係るチップ位置算出部5、スケーリング補正部6等を備えている。 More specifically, the control unit CN is composed of a computer, a programmable logic controller, etc. (that is, hardware) and an execution program thereof (that is, software). Further, the control unit CN includes a chip position calculation unit 5, a scaling correction unit 6, and the like according to the present invention as a part of a functional block composed of hardware and software.

図2は、本発明を具現化する形態の一例における撮像の様子を示す概念図である。
図2には、撮像部3の撮像カメラ45が、基板Wに対して矢印Vsで示す方向に相対移動しながら、基板W上に離間配置されている複数のチップ部品C(1,1)〜C(9,2)を撮像する様子が示されている。
FIG. 2 is a conceptual diagram showing a state of imaging in an example of a form embodying the present invention.
In FIG. 2, a plurality of chip components C (1,1) to which the image pickup camera 45 of the image pickup unit 3 is spaced apart from the substrate W while moving relative to the substrate W in the direction indicated by the arrow Vs. A state of imaging C (9, 2) is shown.

具体的には、分割撮像エリアF(1)、F(2)、F(3)、F(4)の順で撮像が行われ、分割撮像エリアF(1)ではチップ部品C(1,1)〜C(3,2)が撮像され、分割撮像エリアF(2)ではチップ部品C(3,1)〜C(5,2)が撮像され、分割撮像エリアF(3)ではチップ部品C(5,1)〜C(7,2)が撮像され、分割撮像エリアF(4)ではチップ部品C(7,1)〜C(9,2)が撮像される。 Specifically, imaging is performed in the order of the divided imaging areas F (1), F (2), F (3), and F (4), and the chip component C (1,1) in the divided imaging area F (1). ) To C (3,2) are imaged, the chip components C (3,1) to C (5,2) are imaged in the divided image pickup area F (2), and the chip component C is imaged in the divided image pickup area F (3). (5,1) to C (7,2) are imaged, and the chip components C (7,1) to C (9,2) are imaged in the divided image pickup area F (4).

そして、分割撮像エリアF(1)と分割撮像エリアF(2)は、互いが隣接するのみならず、一部の領域が双方に重複して撮像されるように設定されている。この隣接しつつ重複撮像される領域を重複撮像領域M(1)と呼ぶ。同様に、分割撮像エリアF(2)と分割撮像エリアF(3)の重複撮像領域をM(2)、分割撮像エリアF(3)と分割撮像エリアF(4)の重複撮像領域をM(3)と呼ぶ。
そして、分割撮像エリアには少なくとも2つ以上のチップ部品が含まれ、かつ、当該チップ部品のうち少なくとも1つのチップ部品が、隣接する分割撮像エリアの双方に含まれた重複撮像チップ部品として設定されている。
The divided image pickup area F (1) and the divided image pickup area F (2) are set so that not only they are adjacent to each other but also a part of the regions are overlapped with each other. The adjacent and overlapping imaging regions are referred to as overlapping imaging regions M (1). Similarly, the overlapping imaging region of the divided imaging area F (2) and the divided imaging area F (3) is M (2), and the overlapping imaging region of the divided imaging area F (3) and the divided imaging area F (4) is M (). Called 3).
The divided imaging area includes at least two or more chip components, and at least one of the chip components is set as a duplicate imaging chip component included in both of the adjacent divided imaging areas. ing.

具体的には、重複撮像領域M(1)には、チップ部品C(3,1),C(3,2)が含まれ、重複撮像領域M(2)には、チップ部品C(5,1),C(5,2)が含まれ、重複撮像領域M(3)には、チップ部品C(7,1),C(7,2)が含まれるよう、分割撮像エリアF(1)〜F(4)の撮像位置が設定されている。 Specifically, the overlapping imaging region M (1) includes chip components C (3, 1) and C (3, 2), and the overlapping imaging region M (2) includes chip components C (5, 2). The divided imaging area F (1) includes 1) and C (5, 2), and the overlapping imaging region M (3) includes the chip components C (7, 1) and C (7, 2). The imaging position of ~ F (4) is set.

チップ位置算出部5は、撮像部3で撮像された画像に基づいて、分割撮像エリア内に含まれるチップ部品それぞれの位置を算出するものである。さらに、チップ位置算出部5は、重複撮像チップ部品それぞれの位置を、先に撮像された前記分割撮像エリアに含まれた他のチップ部品との位置関係から算出し、後に撮像した前記分割撮像エリアに含まれる前記重複撮像チップ部品を除く他のチップ部品それぞれの位置を、当該重複撮像チップ部品との位置関係から算出するものである。 The chip position calculation unit 5 calculates the position of each chip component included in the divided image pickup area based on the image captured by the image pickup unit 3. Further, the chip position calculation unit 5 calculates the position of each of the overlapping imaging chip components from the positional relationship with the other chip components included in the previously imaged divided imaging area, and the divided imaging area imaged later. The position of each of the other chip components excluding the duplicate image pickup chip component included in the above is calculated from the positional relationship with the duplicate image pickup chip component.

図3は、本発明を具現化する形態の一例におけるチップ部品それぞれの位置関係を示す平面図である。図3には、分割撮像エリアF(1),F(2)と、各チップ部品C(1,1)〜C(5,2)の位置関係が例示されている。 FIG. 3 is a plan view showing the positional relationship of each chip component in an example of the embodiment of the present invention. FIG. 3 illustrates the positional relationship between the divided imaging areas F (1) and F (2) and the chip components C (1,1) to C (5,2).

具体的には、チップ位置算出部5は、撮像された分割撮像エリアF(1)に含まれるチップ部品C(1,1)〜C(3,2)の相互位置を算出するものである。例えば、チップ部品それぞれの左下隅の位置を基準にして、以下を算出する。
・チップ部品C(1,1)に対するチップ部品C(2,1)のX方向のずれ量dx1およびY方向のずれ量dy1
・チップ部品C(2,1)に対するチップ部品C(3,1)のX方向のずれ量dx2およびY方向のずれ量dy2
・チップ部品C(1,1)に対するチップ部品C(1,2)のX方向のずれ量dx20およびY方向のずれ量dy20
・チップ部品C(1,2)に対するチップ部品C(2,2)のX方向のずれ量dx21およびY方向のずれ量dy21
・チップ部品C(2,2)に対するチップ部品C(3,2)のX方向のずれ量dx22およびY方向のずれ量dy22
Specifically, the chip position calculation unit 5 calculates the mutual positions of the chip components C (1,1) to C (3,2) included in the imaged divided imaging area F (1). For example, the following is calculated based on the position of the lower left corner of each chip component.
The amount of deviation of the chip component C (2,1) with respect to the chip component C (1,1) in the X direction dx1 and the amount of deviation in the Y direction dy1.
The amount of deviation of the chip component C (3,1) with respect to the chip component C (2,1) in the X direction dx2 and the amount of deviation in the Y direction dy2.
The amount of deviation of the chip component C (1,2) with respect to the chip component C (1,1) in the X direction dx20 and the amount of deviation in the Y direction dy20.
The amount of deviation of the chip component C (2, 2) with respect to the chip component C (1, 2) in the X direction dx21 and the amount of deviation in the Y direction dy21.
The amount of deviation of the chip component C (3,2) with respect to the chip component C (2,2) in the X direction dx22 and the amount of deviation in the Y direction dy22.

より具体的には、チップ部品C(1,1)の位置が(X11,Y11)とすると、チップ位置算出部5は、以下のような計算式に基づいてチップ部品それぞれの位置を算出する。
・チップ部品C(2,1)の位置(X21,Y21)=(X11+dx1,Y11+dy1)
・チップ部品C(3,1)の位置(X31,Y31)=(X11+dx1+dx2,Y11+dy1+dy2)
・チップ部品C(1,2)の位置(X12,Y12)=(X11+dx20,Y11+dy20)
・チップ部品C(2,2)の位置(X22,Y22)=(X11+dx20+dx21,Y11+dy20+dy21)
・チップ部品C(3,2)の位置(X32,Y32)=(X11+dx20+dx21+dx22,Y11+dy20+dy21+dy22)
More specifically, assuming that the position of the chip component C (1,1) is (X11, Y11), the chip position calculation unit 5 calculates the position of each chip component based on the following formula.
-Position (X21, Y21) of chip component C (2,1) = (X11 + dx1, Y11 + dy1)
-Position (X31, Y31) of chip component C (3,1) = (X11 + dx1 + dx2, Y11 + dy1 + dy2)
-Position (X12, Y12) of chip component C (1,2) = (X11 + dx20, Y11 + dy20)
-Position (X22, Y22) of chip component C (2,2) = (X11 + dx20 + dx21, Y11 + dy20 + dy21)
-Position (X32, Y32) of chip component C (3,2) = (X11 + dx20 + dx21 + dx22, Y11 + dy20 + dy21 + dy22)

続いて、撮像された分割撮像エリアF(2)に含まれるチップ部品C(3,1)〜C(5,2)の相互位置を算出する。上述と同様に、チップ部品それぞれの左下隅の位置を基準にして、以下を算出する。
・チップ部品C(3,1)に対するチップ部品C(4,1)のX方向のずれ量dx3およびY方向のずれ量dy3
・チップ部品C(4,1)に対するチップ部品C(5,1)のX方向のずれ量dx4およびY方向のずれ量dy4
・チップ部品C(3,2)に対するチップ部品C(4,2)のX方向のずれ量dx23およびY方向のずれ量dy23
・チップ部品C(4,2)に対するチップ部品C(5,2)のX方向のずれ量dx24およびY方向のずれ量dy24
Subsequently, the mutual positions of the chip components C (3, 1) to C (5, 2) included in the imaged divided imaging area F (2) are calculated. Similar to the above, the following is calculated with reference to the position of the lower left corner of each chip component.
The amount of deviation of the chip component C (4,1) with respect to the chip component C (3,1) in the X direction dx3 and the amount of deviation in the Y direction dy3.
The amount of deviation of the chip component C (5, 1) with respect to the chip component C (4, 1) in the X direction dx4 and the amount of deviation in the Y direction dy4.
The amount of deviation of the chip component C (4, 2) with respect to the chip component C (3, 2) in the X direction dx23 and the amount of deviation in the Y direction dy23.
The amount of deviation of the chip component C (5, 2) with respect to the chip component C (4, 2) in the X direction dx24 and the amount of deviation in the Y direction dy24.

より具体的には、チップ位置算出部5は、以下のような計算式に基づいてそれぞれの位置を算出する。
・チップ部品C(3,1)やチップ部品C(3,2)の位置が上述の通りなので、チップ部品C(4,1)の位置は(X11+dx1+dx2+dx3,Y11+dy1+dy2+dy3)
・チップ部品C(5,1)の位置は(X11+dx1+dx2+dx3+dx4,Y11+dy1+dy2+dy3+dy4)
・チップ部品C(4,2)の位置は(X11+dx20+dx21+dx22+dx23,Y11+dy20+dy21+dy22+dy23)
・チップ部品C(5,2)の位置は(X11+dx20+dx21+dx22+dx23+dx24,Y11+dy20+dy21+dy22+dy23+dy24)
この他のチップ部品C(6,1)等の位置については、上述と同様に算出する。
More specifically, the chip position calculation unit 5 calculates each position based on the following calculation formula.
-Since the positions of the chip component C (3,1) and the chip component C (3,2) are as described above, the position of the chip component C (4,1) is (X11 + dx1 + dx2 + dx3, Y11 + dy1 + dy2 + dy3).
The position of the chip component C (5, 1) is (X11 + dx1 + dx2 + dx3 + dx4, Y11 + dy1 + dy2 + dy3 + dy4).
The position of the chip component C (4, 2) is (X11 + dx20 + dx21 + dx22 + dx23, Y11 + dy20 + dy21 + dy22 + dy23).
The position of the chip component C (5, 2) is (X11 + dx20 + dx21 + dx22 + dx23 + dx24, Y11 + dy20 + dy21 + dy22 + dy23 + dy24).
The positions of the other chip components C (6, 1) and the like are calculated in the same manner as described above.

この様な構成をしているため、発明に係るチップ位置測定装置1は、最初の撮像エリアに含まれた1つのチップ部品の位置を基準として、他のチップ部品それぞれの位置を算出することができる。 Due to such a configuration, the chip position measuring device 1 according to the invention can calculate the position of each of the other chip parts with reference to the position of one chip component included in the first imaging area. can.

[別の形態]
なお上述では、チップ部品それぞれの位置を算出するために、隣り合うチップ部品どうしのX方向の間隔やY方向のずれ量を測定し、累積的に算出する手順を示した。
この場合、最も後に撮像された分割撮像エリアにあるチップ部品それぞれの位置は、
先のチップ部品どうしの間隔やずれ量の足し算である。そのため、それぞれの間隔やずれ量に測定分解能以下の誤差が蓄積され、最初の基準となるチップ部品から遠く離れた場所にあるチップ部品の算出位置には誤差が累積される。そうすると、すべてのチップ部品に対して、所望の精度で測定できない懸念が生じる。その様な懸念を無くす(つまり、累積誤差の発生を防止する)ために、下記(1),(2)のいずれか又は双方に示す様な手順で位置を算出することが好ましい。
[Another form]
In the above description, in order to calculate the position of each chip component, the procedure of measuring the distance between adjacent chip components in the X direction and the amount of deviation in the Y direction and calculating them cumulatively is shown.
In this case, the position of each chip component in the split imaging area that was imaged last is
It is the addition of the distance between the above chip parts and the amount of deviation. Therefore, an error equal to or less than the measurement resolution is accumulated in each interval and deviation amount, and an error is accumulated in the calculated position of the chip component located far away from the first reference chip component. This raises concerns that all chip components cannot be measured with the desired accuracy. In order to eliminate such a concern (that is, to prevent the occurrence of cumulative error), it is preferable to calculate the position by the procedure shown in either or both of the following (1) and (2).

(1)1つの分割撮像エリア内でのチップ部品それぞれの位置を、1つの基準となるチップ部品に対する間隔やずれ量から算出する。 (1) The position of each chip component in one divided imaging area is calculated from the interval and the amount of deviation with respect to one reference chip component.

図4は、本発明を具現化する別の形態の一例におけるチップ部品それぞれの位置関係を示す平面図である。図4には、分割撮像エリアF(1),F(2)と、各チップ部品C(1,1)〜C(5,2)の位置関係が例示されている。 FIG. 4 is a plan view showing the positional relationship of each chip component in another example of the embodiment embodying the present invention. FIG. 4 illustrates the positional relationship between the divided imaging areas F (1) and F (2) and the chip components C (1,1) to C (5,2).

具体的には、チップ位置算出部5は、以下の様にして、撮像された分割撮像エリアF(1)に含まれるチップ部品C(1,1),C(2,1),C(5,1),C(6,1)等の相互位置を算出することができる。
・チップ部品C(2,1)の位置(X21,Y21)は、チップ部品C(1,1)に対するチップ部品C(2,1)のX方向のずれ量dx1およびY方向のずれ量dy1より、(X21,Y21)=(X11+dx1,Y11+dy1)
・チップ部品C(5,1)の位置(X51,Y51)は、チップ部品C(1,1)に対するチップ部品C(5,1)のX方向のずれ量dx4およびY方向のずれ量dy4より、(X51,Y51)=(X11+dx4,Y11+dy4)
・チップ部品C(6,1)の位置(X61,Y61)は、チップ部品C(1,1)に対するチップ部品C(6,1)のX方向のずれ量dx5およびY方向のずれ量dy5より、(X51,Y51)=(X11+dx5,Y11+dy5)
Specifically, the chip position calculation unit 5 has the chip components C (1,1), C (2,1), C (5) included in the imaged divided imaging area F (1) as follows. , 1), C (6, 1), etc. can be calculated.
The positions (X21, Y21) of the chip component C (2,1) are from the deviation amount dx1 in the X direction and the deviation amount dy1 in the Y direction of the chip component C (2,1) with respect to the chip component C (1,1). , (X21, Y21) = (X11 + dx1, Y11 + dy1)
The positions (X51, Y51) of the chip component C (5, 1) are from the deviation amount dx4 in the X direction and the deviation amount dy4 in the Y direction of the chip component C (5, 1) with respect to the chip component C (1, 1). , (X51, Y51) = (X11 + dx4, Y11 + dy4)
The positions (X61, Y61) of the chip component C (6, 1) are from the deviation amount dx5 in the X direction and the deviation amount dy5 in the Y direction of the chip component C (6, 1) with respect to the chip component C (1, 1). , (X51, Y51) = (X11 + dx5, Y11 + dy5)

さらに、チップ位置算出部5は、以下の様にして、撮像された分割撮像エリアF(2)に含まれるチップ部品C(6,1),C(7,1),C(11,1)等の相互位置を算出することができる。
・チップ部品C(7,1)の位置(X71,Y71)は、チップ部品C(6,1)に対するチップ部品C(7,1)のX方向のずれ量dx6およびY方向のずれ量dy6より、(X71,Y71)=(X61+dx6,Y61+dy6)
・チップ部品C(11,1)の位置(X111,Y111)は、チップ部品C(6,1)に対するチップ部品C(11,1)のX方向のずれ量dx10およびY方向のずれ量dy10より、(X111,Y111)=(X61+dx10,Y61+dy10)
Further, the chip position calculation unit 5 performs the chip components C (6, 1), C (7, 1), C (11, 1) included in the imaged divided imaging area F (2) as follows. Etc. can be calculated.
The position (X71, Y71) of the chip component C (7, 1) is based on the deviation amount dx6 in the X direction and the deviation amount dy6 in the Y direction of the chip component C (7, 1) with respect to the chip component C (6, 1). , (X71, Y71) = (X61 + dx6, Y61 + dy6)
The position (X111, Y111) of the chip component C (11, 1) is based on the deviation amount dx10 in the X direction and the deviation amount dy10 in the Y direction of the chip component C (11, 1) with respect to the chip component C (6, 1). , (X111, Y111) = (X61 + dx10, Y61 + dy10)

なお、ここではチップ部品C(1,1)〜C(6,1)に着目して位置を算出する手順を説明したが、他のチップC(2,1)〜C(11,3)についても、同様にして(つまり、チップ部品C(1,1),C(6,1)を基準として)それぞれの位置を算出することができる。 Although the procedure for calculating the position by focusing on the chip parts C (1,1) to C (6,1) has been described here, the other chips C (2,1) to C (11,3) have been described. Also, the respective positions can be calculated in the same manner (that is, with reference to the chip parts C (1,1) and C (6,1)).

(2)マスター基板を用いて分割撮像エリアの測定位置を算出し、チップ部品それぞれの位置に対してスケーリング補正を行う。 (2) The measurement position of the divided imaging area is calculated using the master substrate, and scaling correction is performed for each position of the chip component.

具体的には、上述のチップ位置測定装置1の構成に加え、スケーリング補正部を備えた
構成とする。そして、複数の基準マークの相互位置が既知であるマスター基板を前記基板保持部に保持させ、マスター基板に配置された前記基準マークの相互位置に基づいて、前記チップ位置算出部で算出した前記チップ部品それぞれの位置に対する補正を行う。
Specifically, in addition to the configuration of the chip position measuring device 1 described above, the configuration is provided with a scaling correction unit. Then, the master substrate whose mutual positions of the plurality of reference marks are known is held by the substrate holding unit, and the chip calculated by the chip position calculation unit based on the mutual positions of the reference marks arranged on the master substrate. Make corrections for the position of each part.

図5は、本発明を具現化する別の形態の一例におけるマスター基板と分割撮像エリアとの位置関係を示す平面図である。図5には、複数の基準マークFMa,FMk,FMq,FMzの相互位置が既知であるマスター基板MWの平面図が例示されている。 FIG. 5 is a plan view showing the positional relationship between the master substrate and the divided imaging area in another example of the embodiment embodying the present invention. FIG. 5 illustrates a plan view of a master substrate MW in which the mutual positions of a plurality of reference marks FMa, FMk, FMq, and FMz are known.

マスター基板MWは、チップ位置測定装置1の基板保持部2に保持させて相対移動させると、分割撮像エリアF(a),F(k)の視野に、基準マークFMa,FMkが観察されるような配置となっている。そして、基準マークFMa,FMkは、それぞれが円形で、これら円の中心は、X方向に間隔Rxmで配置されている。なお、この間隔dxmは、高精度な測長装置(例えば、レーザ干渉計を用いた移動機構と、マーク位置検出装置などを組み合わせたもの)により、正確な位置(相対距離、相対座標とも言う)が既知である。具体的には、この間隔Rxmが100.00mmとして、以下説明する。 When the master substrate MW is held by the substrate holding portion 2 of the chip position measuring device 1 and relatively moved, the reference marks FMa and FMk are observed in the visual fields of the divided imaging areas F (a) and F (k). It is arranged properly. The reference marks FMa and FMk are each circular, and the centers of these circles are arranged in the X direction at intervals of Rxm. The interval dxm is set to an accurate position (also referred to as relative distance or relative coordinates) by a highly accurate length measuring device (for example, a combination of a moving mechanism using a laser interferometer and a mark position detecting device). Is known. Specifically, it will be described below assuming that the interval Rxm is 100.00 mm.

まず、分割撮像エリアF(a)で観察されたチップ部品C(a,1)と分割撮像エリアF(k)で観察されたC(k,1)との相互位置が、チップ位置算出部5において上述の手順で算出され、例えば、互いのX方向の間隔dxkが100.10mmだったとする。 First, the mutual position between the chip component C (a, 1) observed in the divided imaging area F (a) and the C (k, 1) observed in the divided imaging area F (k) is the chip position calculation unit 5. In the above procedure, for example, it is assumed that the distance dxk in the X direction from each other is 100.10 mm.

そして、基準マークFMaに対するチップ部品C(a,1)のX方向のずれ量をδxa、基準マークFMkに対するチップ部品C(k,1)のX方向のずれ量をδxkとし、それぞれのずれ量をチップ位置算出部5にて算出したところ、例えばδxaが0.01mm、δxkが0.01mmだったとする。そうすると、チップ位置算出部5では、基準マークFMa,FMkの間隔dxmが100.12mmとして算出されてしまう。しかし、本来は100.00mmとして算出すべきであるので、これらの値の比率Rxm/dxm(=100.00/100.12=0.9988)をスケーリング補正係数として登録しておき、この係数を加味してチップ部品それぞれのX方向の位置を算出する。つまり、上述の例の場合、補正前のdxkが100.10mmで算出されれば、スケーリング補正係数を加味して、100.10×0.9988=99.98mmとして補正後のdxkの値を出力する。 Then, the amount of deviation of the chip component C (a, 1) with respect to the reference mark FMa in the X direction is δxa, and the amount of deviation of the chip component C (k, 1) with respect to the reference mark FMk in the X direction is δxx. As a result of calculation by the chip position calculation unit 5, for example, it is assumed that δxa is 0.01 mm and δxx is 0.01 mm. Then, in the chip position calculation unit 5, the interval dxm of the reference marks FMa and FMk is calculated as 100.12 mm. However, since it should be calculated as 100.00 mm originally, the ratio Rxm / dxm (= 100.00 / 100.12 = 0.9988) of these values is registered as a scaling correction coefficient, and this coefficient is registered. The position of each chip component in the X direction is calculated in consideration of this. That is, in the case of the above example, if the dxk before correction is calculated at 100.10 mm, the value of the corrected dxk is output as 100.10 × 0.9988 = 99.98 mm by adding the scaling correction coefficient. do.

なお、上述ではチップ部品C(k,1)に対するスケーリング補正を例示したが、このように算出したスケーリング補正係数は、他のチップ部品の位置を算出する場合にも適応できる。また、上述ではX方向についてスケーリング補正を行う手順を説明したが、Y方向についても同様に(Y方向の場合は、基準マークFMa,FMqの間隔Ryq等を基準にして)スケーリング補正係数を算出し、このスケーリング補正係数を考慮してチップ部品それぞれのY方向の位置を算出することができる。 Although the scaling correction for the chip component C (k, 1) has been illustrated above, the scaling correction coefficient calculated in this way can also be applied to the case of calculating the position of another chip component. Further, although the procedure for performing scaling correction in the X direction has been described above, the scaling correction coefficient is similarly calculated in the Y direction (in the case of the Y direction, based on the interval Ryq of the reference marks FMa and FMq). , The position of each chip component in the Y direction can be calculated in consideration of this scaling correction coefficient.

この様な構成とすることで、離れた場所にあるチップ部品の測定位置の累積誤差を軽減ないし無くすことができる。 With such a configuration, it is possible to reduce or eliminate the cumulative error of the measurement position of the chip component at a distant place.

[別の形態]
なお上述では、相対移動部4のX軸スライダー41とY軸スライダー42との直交度が所望の精度で組み付けられている前提で詳細な説明をした。しかし、機器組立の都合上、X軸スライダー41とY軸スライダー42の直交度が少しずれたり、ずれの改善が期待できない場合や、より高精度な測定が求められる場合、下記の様な手順や構成で、チップ部品それぞれの位置を補正して算出することが好ましい。
[Another form]
In the above description, the detailed description has been made on the premise that the degree of orthogonality between the X-axis slider 41 and the Y-axis slider 42 of the relative moving portion 4 is assembled with a desired accuracy. However, for the convenience of equipment assembly, if the degree of orthogonality between the X-axis slider 41 and the Y-axis slider 42 is slightly different, or if improvement of the deviation cannot be expected, or if more accurate measurement is required, the following procedure may be used. It is preferable to correct the position of each chip component in the configuration and calculate.

具体的には、マスター基板MWを用いて、直交度を補正する。マスター基板MWには、図5に示す様に、基準マークFMa、FMk、FMq、FMzそれぞれの中心位置は、縦Ryq×横Rxmの長方形ないし正方形の矩形の頂点に配置されている。そのため、相対移動部4のX軸スライダー41やY軸スライダー42を移動させて、撮像部3でこれら基準マークFMa、FMk、FMq、FMzを撮像し、それぞれの中心位置を取得する。そして、相対移動部4のX軸スライダー41を移動させて基準マークFMa,FMkを撮像したときの、X方向の間隔およびY方向のずれ量と、Y軸スライダー42を移動させて基準マークFMa,FMqを撮像したときの、Y方向の間隔およびX方向のずれ量とから、X軸スライダー41とY軸スライダー42との直交度がどの程度ずれているかを算出する。そして、チップ位置算出部5では、この直交度に起因するずれ量がキャンセルされるよう、チップ部品それぞれの位置を補正して算出する。 Specifically, the master substrate MW is used to correct the degree of orthogonality. On the master substrate MW, as shown in FIG. 5, the center positions of the reference marks FMa, FMk, FMq, and FMz are arranged at the vertices of a rectangular or square rectangle of vertical Ryq × horizontal Rxm. Therefore, the X-axis slider 41 and the Y-axis slider 42 of the relative moving unit 4 are moved, and these reference marks FMa, FMk, FMq, and FMz are imaged by the image pickup unit 3 to acquire the center positions of the respective reference marks FMa, FMk, FMq, and FMz. Then, when the X-axis slider 41 of the relative moving unit 4 is moved to image the reference marks FMa and FMk, the distance in the X direction and the amount of deviation in the Y direction and the deviation amount in the Y direction and the Y-axis slider 42 are moved to move the reference mark FMa and FMk. From the interval in the Y direction and the amount of deviation in the X direction when the FMq is imaged, it is calculated how much the degree of orthogonality between the X-axis slider 41 and the Y-axis slider 42 is deviated. Then, the chip position calculation unit 5 corrects and calculates the position of each chip component so that the deviation amount due to the degree of orthogonality is cancelled.

この様な構成であれば、チップ位置算出部5で算出されるチップ部品それぞれの位置は、相対移動部4のX軸スライダー41とY軸スライダー42との直交度のずれに起因した位置測定の誤差を低減ないし防止できる。 With such a configuration, the position of each chip component calculated by the chip position calculation unit 5 is the position measurement due to the deviation of the orthogonality between the X-axis slider 41 and the Y-axis slider 42 of the relative moving unit 4. Errors can be reduced or prevented.

[別の形態]
なお上述では、相対移動部4のX軸スライダー41とY軸スライダー42の真直度(直真度、直進度とも言う)が、チップ部品それぞれの位置測定に影響が無い前提で詳細な説明をした。しかし、機器構成上、移動方向と直交する方向に僅かに蛇行し、分割撮像エリアがθ方向に傾斜することがある。そうすると、分割撮像エリアにおけるX方向とY方向には、θ方向にずれたことにより生じる誤差が含まれてしまうため、チップ部品それぞれの位置測定に影響を与えるという懸念が生じる。
[Another form]
In the above description, the straightness (also referred to as straightness or straightness) of the X-axis slider 41 and the Y-axis slider 42 of the relative moving portion 4 has been described in detail on the assumption that the position measurement of each chip component is not affected. .. However, due to the equipment configuration, it may meander slightly in the direction orthogonal to the moving direction, and the divided imaging area may be tilted in the θ direction. Then, since the X direction and the Y direction in the divided imaging area include an error caused by the deviation in the θ direction, there is a concern that the position measurement of each chip component may be affected.

この様な懸念(つまり、取得画像のθ方向のずれの影響)を軽減ないし無くすために、本発明を適用する上では、分割撮像エリアには少なくとも2列以上の前記チップ部品が含まれ、かつ、当該チップ部品のうち少なくとも1列のチップ部品が、隣接する前記分割撮像エリアの双方に含まれた重複撮像チップ部品として設定しておくことが好ましい。そして、チップ位置算出部5において、後に撮像した前記分割撮像エリアに含まれる重複撮像チップ部品を除く他のチップ部品それぞれの位置を算出する際、複数の重複撮像チップ部品の位置関係(つまり、X方向およびY方向の位置)から、θ方向のずれ成分を算出し、このずれ成分を補正して、チップ部品それぞれの位置を算出する。 In order to reduce or eliminate such concerns (that is, the influence of the deviation of the acquired image in the θ direction), in applying the present invention, the divided imaging area includes at least two rows or more of the chip components, and the chip components are included. It is preferable that at least one row of chip components among the chip components is set as duplicate imaging chip components included in both of the adjacent divided imaging areas. Then, when the chip position calculation unit 5 calculates the positions of the other chip components excluding the duplicated imaging chip components included in the divided imaging chip area imaged later, the positional relationship between the plurality of duplicated imaging chip components (that is, X). The deviation component in the θ direction is calculated from the position in the direction and the Y direction), and this deviation component is corrected to calculate the position of each chip component.

この様な形態であれば、相対移動しながら取得した分割撮像エリアの画像が、θ方向に少し傾斜したとしても、その傾斜の影響を無くして所望の精度でそれぞれのチップ部品の位置を算出することができる。 In such a form, even if the image of the divided imaging area acquired while moving relative to each other is slightly tilted in the θ direction, the position of each chip component is calculated with desired accuracy without the influence of the tilt. be able to.

[別の形態]
なお上述では、1つの分割撮像エリアに縦2×横3、計6個のチップ部品が配列されている例(図2,3)や、1つの分割撮像エリアに縦3×横6、計18個のチップ部品が配列されている例(図4)を示し、そのうち縦1列のチップ部品が重複撮像チップとして、隣接する分割撮像エリアの双方で撮像される形態を例示しつつ詳細な説明をした。
[Another form]
In the above description, an example (FIGS. 2 and 3) in which a total of 6 chip components are arranged in one divided imaging area (vertical 2 × horizontal 3) and a total of 18 in a single divided imaging area (vertical 3 × horizontal 6). An example (FIG. 4) in which individual chip components are arranged is shown, and a detailed explanation will be given while exemplifying a mode in which one vertical row of chip components is imaged in both adjacent divided imaging areas as overlapping imaging chips. did.

しかし、この縦横のチップ部品の数は、適宜増減させて本発明を適用できる。例えば、縦横のチップ部品の数を増やす(例えば、縦30×横40に設定する)と、単位時間当たりに処理できる基板の枚数(いわゆる、WPH)を増やすことができる。一方、縦横のチップ数を減らすと、撮像視野サイズを狭くして(撮像の倍率を上げるとも言う)、画素分解能を上げて測定精度の向上を図ることができる。 However, the present invention can be applied by appropriately increasing or decreasing the number of the vertical and horizontal chip parts. For example, by increasing the number of vertical and horizontal chip parts (for example, setting the length to 30 × 40), the number of substrates that can be processed per unit time (so-called WPH) can be increased. On the other hand, if the number of vertical and horizontal chips is reduced, the size of the imaging field of view can be narrowed (also referred to as increasing the magnification of imaging), the pixel resolution can be increased, and the measurement accuracy can be improved.

つまり、本発明を適用する上では、1つの分割撮像エリアに少なくとも2つのチップが含まれており、その内1つが、重複撮像チップとして設定されていれば良い。 That is, in applying the present invention, at least two chips may be included in one divided imaging area, and one of them may be set as a duplicate imaging chip.

[変形例]
なお上述では、基板上に離間配置されたチップ部品C(1,1)〜C(9,2)に対して、分割撮像エリアF(1)、F(2)、F(3)、F(4)の順で、X方向に分割撮像エリアを変更しながら、当該分割撮像エリアに含まれるチップ部品それぞれの位置を測定する具体的な手順等を示した。しかし、本発明を適用する上では、X方向に重複撮像領域を設定してX方向に相対移動させるのみならず、Y方向に重複撮像領域を設定してY方向に相対移動させて、先に撮像した画像に含まれた重複撮像チップの位置関係に基づいて、他のチップ部品それぞれの位置を算出しても良い。或いは、図6に例示するように、XY方向双方に重複撮像領域M(1)〜M(4)を設定し、チップ位置算出部5において、下記の様にチップ部品それぞれの位置を算出することもできる。
・C(1,1)の位置を基準にして分割撮像エリアF(1)におけるチップ部品C(1,1)〜C6,2)それぞれの位置を算出。
・C(6,1)等の位置を基準にして分割撮像エリアF(2)におけるチップ部品C(7,1)〜C11,2)それぞれの位置を算出。
・C(6,3)等の位置を基準にして分割撮像エリアF(m)におけるチップ部品C(6,4)〜C(11,5)それぞれの位置を算出。
・C(6,3)等の位置を基準にして分割撮像エリアF(m+1)におけるチップ部品C(1,4)〜C(5,5)それぞれの位置を算出。
[Modification example]
In the above description, the divided imaging areas F (1), F (2), F (3), and F ( In the order of 4), a specific procedure for measuring the position of each chip component included in the divided imaging area while changing the divided imaging area in the X direction is shown. However, in applying the present invention, not only the overlapping imaging region is set in the X direction and moved relative to the X direction, but also the overlapping imaging region is set in the Y direction and moved relative to the Y direction first. The position of each of the other chip components may be calculated based on the positional relationship of the overlapping imaging chips included in the captured image. Alternatively, as illustrated in FIG. 6, overlapping imaging regions M (1) to M (4) are set in both XY directions, and the chip position calculation unit 5 calculates the position of each chip component as shown below. You can also.
-Calculate the positions of the chip components C (1,1) to C6,2) in the divided imaging area F (1) with reference to the position of C (1,1).
-Calculate the positions of the chip components C (7, 1) to C11, 2) in the divided imaging area F (2) based on the positions of C (6, 1) and the like.
-Calculate the positions of the chip components C (6, 4) to C (11, 5) in the divided imaging area F (m) based on the positions of C (6, 3) and the like.
-Calculate the positions of the chip components C (1,4) to C (5,5) in the divided imaging area F (m + 1) with reference to the positions of C (6,3) and the like.

[その他、変形例]
なお上述では、チップ位置算出部5における各チップ部品の位置を算出する具体例として、各チップ部品の左下隅の位置を基準とする例を示した。しかし、本発明を適用する上では、各チップ部品の中央や重心位置、他の隅の位置を基準に算出しても良い。
[Other variants]
In the above description, as a specific example of calculating the position of each chip component in the chip position calculation unit 5, an example based on the position of the lower left corner of each chip component is shown. However, in applying the present invention, the calculation may be performed based on the center of each chip component, the position of the center of gravity, and the position of other corners.

また上述では、照明部31として、同軸落斜方式を例示したが、透過照明や斜光照明、リング照明、ドーム照明等であっても良い。 Further, in the above description, the coaxial tilting method is exemplified as the lighting unit 31, but transmission lighting, oblique light lighting, ring lighting, dome lighting, or the like may be used.

[応用例]
なお上述では、チップ位置測定に着目して詳細な説明をした。しかし、チップ部品の割れや欠け、キズや汚れを検査する機能を備えた検査装置や、レーザ照射やディスペンサ、インクジェットなどによる加工機能を備えた装置などに、本発明が組み込まれた(利用される)構成であっても良い。
[Application example]
In the above description, a detailed explanation has been given focusing on the chip position measurement. However, the present invention has been incorporated (used) into an inspection device having a function of inspecting cracks, chips, scratches and stains on chip parts, a device having a processing function of laser irradiation, a dispenser, an inkjet, and the like. ) It may be configured.

1 チップ位置測定装置
2 基板保持部
3 撮像部
4 相対移動部
5 チップ位置算出部
6 スケーリング補正部
CN 制御部
1f 装置フレーム
20 基板載置台
30 鏡筒
31 照明部
32 ハーフミラー
33a,33b 対物レンズ
34 レボルバー機構
35 撮像カメラ
41 X軸スライダー
42 Y軸スライダー
43 回転機構
W 基板
C チップ部品(かっこ内の数字は配列位置)
F 分割撮像エリア(かっこ内の数字は撮像の順序)
M 重複撮像領域
L1 照明光
L2 基板側から入射した光(反射光、散乱光)
1 Chip position measuring device 2 Board holding unit 3 Imaging unit 4 Relative moving unit 5 Chip position calculation unit 6 Scaling correction unit CN control unit 1f Device frame 20 Board mounting base 30 Lens barrel 31 Lighting unit 32 Half mirror 33a, 33b Objective lens 34 Revolver mechanism 35 Imaging camera 41 X-axis slider 42 Y-axis slider 43 Rotation mechanism W board C Chip parts (numbers in parentheses are arrangement positions)
F split imaging area (numbers in parentheses are the order of imaging)
M Overlapping imaging area L1 Illumination light L2 Light incident from the substrate side (reflected light, scattered light)

Claims (2)

基板上に離間配置された複数のチップ部品それぞれの位置を測定するチップ位置測定装置であって、
前記基板を保持する基板保持部と、
前記基板上に設定された所定領域を複数の分割撮像エリアに分割して撮像する撮像部と、
前記撮像部で撮像された画像に基づいて、前記分割撮像エリア内に含まれる前記チップ部品それぞれの位置を算出するチップ位置算出部と、
前記基板保持部と前記撮像部とを相対移動させる相対移動部と、
前記相対移動部を駆動制御すると共に、前記基板上に設定された前記分割撮像エリアの場所を変更しながら前記撮像部に対して撮像トリガを出力する制御部とを備え、
前記分割撮像エリアには少なくとも2つ以上の前記チップ部品が含まれ、かつ、当該チップ部品のうち少なくとも1つのチップ部品が、隣接する前記分割撮像エリアの双方に含まれた重複撮像チップ部品として設定されており、
前記チップ位置算出部は、
前記重複撮像チップ部品それぞれの位置を、先に撮像された前記分割撮像エリアに含まれた他のチップ部品との位置関係から算出し、
後に撮像した前記分割撮像エリアに含まれる前記重複撮像チップ部品を除く他のチップ部品それぞれの位置を、当該重複撮像チップ部品との位置関係から算出し、
複数の基準マークの相互位置が既知であるマスター基板を前記基板保持部に保持させ、
前記マスター基板に配置された前記基準マークの相互位置に基づいて、前記チップ位置算出部で算出した前記チップ部品それぞれの位置に対する補正を行う、スケーリング補正部を備えた
ことを特徴とする、チップ位置測定装置。
A chip position measuring device that measures the position of each of a plurality of chip components that are spaced apart from each other on a substrate.
A substrate holding portion that holds the substrate and
An imaging unit that divides a predetermined area set on the substrate into a plurality of divided imaging areas and performs imaging.
A chip position calculation unit that calculates the position of each of the chip components included in the divided imaging area based on the image captured by the image pickup unit.
A relative moving unit that relatively moves the substrate holding unit and the imaging unit,
It is provided with a control unit that drives and controls the relative moving unit and outputs an imaging trigger to the imaging unit while changing the location of the divided imaging area set on the substrate.
The divided imaging area includes at least two or more of the chip components, and at least one of the chip components is set as a duplicate imaging chip component included in both of the adjacent divided imaging areas. Has been
The chip position calculation unit is
The position of each of the overlapping imaging chip components is calculated from the positional relationship with other chip components included in the divided imaging area previously imaged.
The positions of each of the other chip components excluding the duplicated imaging chip component included in the divided imaging chip component imaged later are calculated from the positional relationship with the duplicated imaging chip component .
A master board whose mutual positions of a plurality of reference marks are known is held by the board holding portion.
It is characterized by having a scaling correction unit that corrects the position of each of the chip components calculated by the chip position calculation unit based on the mutual position of the reference marks arranged on the master board. Chip position measuring device.
前記分割撮像エリアには少なくとも2列以上の前記チップ部品が含まれ、かつ、当該チップ部品のうち少なくとも1列のチップ部品が、隣接する前記分割撮像エリアの双方に含まれた重複撮像チップ部品として設定されている
ことを特徴とする、請求項1に記載のチップ位置測定装置。
The divided imaging area includes at least two rows or more of the chip components, and at least one row of the chip components is included in both of the adjacent divided imaging areas as duplicate imaging chip components. The chip position measuring device according to claim 1, wherein the chip position measuring device is set.
JP2018050853A 2018-03-19 2018-03-19 Chip position measuring device Active JP6976205B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018050853A JP6976205B2 (en) 2018-03-19 2018-03-19 Chip position measuring device
PCT/JP2019/004973 WO2019181279A1 (en) 2018-03-19 2019-02-13 Chip position measurement device
CN201980007898.6A CN111587358B (en) 2018-03-19 2019-02-13 Chip position measuring device
TW108107584A TWI794438B (en) 2018-03-19 2019-03-07 Wafer Position Measuring Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050853A JP6976205B2 (en) 2018-03-19 2018-03-19 Chip position measuring device

Publications (2)

Publication Number Publication Date
JP2019163956A JP2019163956A (en) 2019-09-26
JP6976205B2 true JP6976205B2 (en) 2021-12-08

Family

ID=67987630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050853A Active JP6976205B2 (en) 2018-03-19 2018-03-19 Chip position measuring device

Country Status (4)

Country Link
JP (1) JP6976205B2 (en)
CN (1) CN111587358B (en)
TW (1) TWI794438B (en)
WO (1) WO2019181279A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7373436B2 (en) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
CN113298076B (en) * 2021-06-18 2022-08-26 蓝思智能机器人(长沙)有限公司 Method, device, equipment and medium for collecting correction data of plane processing equipment

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923467B2 (en) * 1979-04-16 1984-06-02 株式会社日立製作所 Position detection method
JPH09275126A (en) * 1996-04-02 1997-10-21 Komatsu Ltd Appearance inspecting equipment and height measuring equipment of wafer bump
US6208419B1 (en) * 1998-11-18 2001-03-27 Fuji Photo Film Co., Ltd. Method of and apparatus for bonding light-emitting element
JP2001202520A (en) * 2000-01-24 2001-07-27 Nippon Avionics Co Ltd Method for composing pattern
JP2002181729A (en) * 2000-12-12 2002-06-26 Saki Corp:Kk Apparatus and method for visual inspection
KR100519789B1 (en) * 2003-03-20 2005-10-10 삼성전자주식회사 An align method of a semiconductor substrate
JP4954738B2 (en) * 2007-02-02 2012-06-20 東京エレクトロン株式会社 Electrode pad position detection method and electrode pad position detection apparatus
JP5311143B2 (en) * 2008-01-09 2013-10-09 株式会社ニコン Measuring apparatus and method, and program
IL188825A0 (en) * 2008-01-16 2008-11-03 Orbotech Ltd Inspection of a substrate using multiple cameras
US8299446B2 (en) * 2009-08-12 2012-10-30 Ultratech, Inc. Sub-field enhanced global alignment
JP5116176B2 (en) * 2010-06-25 2013-01-09 オリンパス株式会社 Inspection device
JP2012186249A (en) * 2011-03-04 2012-09-27 Nec Corp Semiconductor chip mounting apparatus and semiconductor chip mounting method

Also Published As

Publication number Publication date
JP2019163956A (en) 2019-09-26
CN111587358A (en) 2020-08-25
WO2019181279A1 (en) 2019-09-26
TWI794438B (en) 2023-03-01
CN111587358B (en) 2022-02-25
TW201939657A (en) 2019-10-01

Similar Documents

Publication Publication Date Title
US9441957B2 (en) Three-dimensional shape measuring apparatus
US6624433B2 (en) Method and apparatus for positioning substrate and the like
JP5381029B2 (en) Exposure equipment
KR100420272B1 (en) Method for measuring offset, method for detecting tool location, and a bonding apparatus
US20130194569A1 (en) Substrate inspection method
TWI544283B (en) Exposure device
CN113496523A (en) System and method for three-dimensional calibration of visual system
JP6976205B2 (en) Chip position measuring device
US20090024344A1 (en) Method for correcting an error of the imaging system of a coordinate measuring machine
WO2022075041A1 (en) Appearance inspection device and method
JP2012049326A (en) Positioning device of mask and method of calculating center of rotation of mask
TWI638239B (en) Displacement detection method, displacement detection apparatus, drawing apparatus and substrate inspection apparatus
JP5096852B2 (en) Line width measuring apparatus and inspection method of line width measuring apparatus
JP2007305696A (en) Accuracy measuring method of positioning apparatus
JP2012133122A (en) Proximity exposing device and gap measuring method therefor
JP6706164B2 (en) Alignment apparatus, exposure apparatus, and alignment method
JP3254704B2 (en) Exposure apparatus and exposure method
WO2022091927A1 (en) Position displacement detection method, position displacement detection device, positioning device, and inspection device
JP2001217599A (en) Surface mounting component attaching device and electronic component detecting method thereof
US20230144586A1 (en) Methods and apparatus for correcting lithography systems
TW202414123A (en) Drawing apparatus and drawing method
JP2024043357A (en) Drawing apparatus and drawing method
TW202414122A (en) Method of acquiring drawing position information and drawing method
KR20240041210A (en) Method of acquiring drawing position information and Drawing method
JP2024086351A (en) Origin calibration method and origin calibration system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211109

R150 Certificate of patent or registration of utility model

Ref document number: 6976205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150