ROPプログラミングのプリチャージ段階の終了時に、ソース側選択ゲート(複数可)を遮断し、チャネルに印加された正ポテンシャルを除去することができる。プリチャージ段階は、消去状態に留まることが意図されるセルを阻止するために必要とされるチャネルのブースト電圧を改善するために、チャネルのポテンシャルを上昇させる。ソース側選択ゲート(複数可)がオフになるため、チャネルが絶縁される(例えば、チャネルが浮遊する)。これは、チャネルがソース線から遮断されているときに特定のソース側選択ゲートが依然としてディスチャージしている場合、チャネル内のプリチャージポテンシャルに対する負の結合効果を引き起こすことがある。負の結合効果は、特に、負の結合効果を引き起こす制御線に最も近いメモリセルに関して、プリチャージ段階によって蓄積されたポテンシャルを除去することができる。したがって、プログラミングを阻止するためのブーストなどの動作は、消去された状態のセルが、プログラミングが完了した後により高い閾値電圧を呈することを不十分な程度に防止し得る。結果として、これらのメモリセルは、閾値電圧の変化(例えば、プログラム妨害)を意図せずに相殺することがあり、それらを、消去された状態に留める代わりに、プログラムされた状態に置く。
「プリチャージ段階」とは、プログラムストレージ動作中のある段階を指す。プリチャージ段階は、メモリアレイのNANDストリングのチャネルポテンシャル(例えば、電圧)を上昇させるように構成された特定の段階である。プリチャージ段階は、電圧(例えば、バイアス、本明細書では、チャネルプリチャージ電圧と称される)を供給して、NANDストリングのいずれかの側からチャネルポテンシャルを上昇させることができる。
一実施形態では、ダイコントローラは、NANDストリング(メモリアレイ)のソース側からプリチャージ段階を実装する。このタイプのプリチャージ段階は、本明細書では、ソース側プリチャージ段階と称される。ソース側プリチャージ段階では、ダイコントローラは、ソース側にある各選択ゲート、及びソース側にある各ダミーワード線を活性化し得る。これは、選択ゲートの閾値電圧を超える電圧をソース側選択ゲートの各々の制御線に送信することによって行われてもよい。ダイコントローラはまた、各NANDストリングに接続するソース線にチャネルプリチャージ電圧を送信する。チャネルプリチャージ電圧が十分な期間にわたって供給されると、ソース側選択ゲートの電圧は、チャネルがソース線から遮断され、チャネルが浮遊するように、ディスチャージされる。
「選択ゲート」とは、トランジスタのソース端子に接続された第1の電気構造をドレイン端子に接続された第2の電気構造に電気的に接続するスイッチとして機能するように構造的及び/又は電気的に構成される、トランジスタを指す。スイッチとして機能するとき、トランジスタは、本明細書では「選択ゲート」と称され、第1の電気構造と第2の電気構造との間で、いつ及びどのくらい電流が流れるか若しくは電圧が通過するかを(選択的に)ゲート開閉又は制御するように機能する。文脈に応じて、本明細書における選択ゲートに対する参照は、トランジスタ全体又はトランジスタのゲート端子を指す場合がある。
「トランジスタ」とは、信号増幅器又は電子スイッチとして機能するように構成される、電子部品を指す。トランジスタは、ゲート端子、ソース端子、ドレイン端子、及び本体端子、又は本体のみを含む。トランジスタは、個別の電子部品若しくは半導体部品を含み得るか、あるいは集積回路又は半導体部品若しくは半導体デバイスに埋め込まれた、構造若しくは構造の部分又はデバイスを含み得る。
スイッチとして動作するトランジスタは、ソース端子が第1の電気構造に電気的に接続し、ドレイン端子が第2の電気構造に電気的に接続するように構成されている。スイッチ構成では、トランジスタのゲート端子は制御線に接続する。トランジスタは、制御線の電圧を閾値電圧以上に増加させることによって活性化され、制御線の電圧を閾値電圧未満に低下させることによって非活性化される。制御線を介したトランジスタの活性化は、本明細書では、トランジスタをオンの状態に置くことと称される。
トランジスタの活性化は、電気的導通経路を形成し、かつ/又はトランジスタに電流を導通させ、及び/又は電圧若しくはバイアスをソース端子とドレイン端子との間で転送させる。
「ポテンシャル勾配」とは、導電体内の電圧などの電場若しくは磁場又は電気ポテンシャル若しくは磁気ポテンシャルの変化を指す。具体的には、ポテンシャル勾配は、導電体の第1の部分と導電体の第2の部分との間のポテンシャルの変化である。
当業者であれば、ポテンシャル勾配がグラフの線の傾き(x軸上の電気/磁気ポテンシャル、y軸上の導電体内の位置)に類似している場合に、視覚的に描写したときに、より大きな傾きを有する線は、より大きなポテンシャル勾配を表し、緩やかな線又は傾きがない線は、より小さなポテンシャル勾配、若しくはポテンシャル勾配がないことを表すことを認識する。より高いポテンシャル勾配とは、ポテンシャル勾配によって表される電場若しくは磁場又は電気ポテンシャル若しくは磁気ポテンシャル内の電子又は穴が、導電体を通って加速して、平衡状態に到達し得ることを意味する。同様に、より低いポテンシャル勾配又はポテンシャル勾配がないとは、ポテンシャル勾配によって表される電場若しくは磁場又は電気ポテンシャル若しくは磁気ポテンシャル内の電子又は穴が、より低いポテンシャル勾配を有する導電体を通って減速し得ることを意味する。
本明細書に開示される装置及び方法は、いかにソース側選択ゲートをプリチャージ段階の終了時にオフにするか、及び具体的には、いかにチャネルをバイアスソースから電気的に結合解除するかという調節に関する。以下に記載されるように、ソース側選択ゲートのこれらの変化の管理は、被るポテンシャル勾配を低減し得るか、又はプログラミング段階中に経験される、このポテンシャル勾配の効果を相殺し得る。
図1は、特許請求される解決策(複数可)による、ソリッドステートストレージデバイスの性能を改善するためのシステム100の一実施形態を例示する概略ブロック図である。システム100は、以下に記載される、メモリデバイス102、ホスト108、1つ以上のホスト114、及びコンピュータネットワーク116を含む。
システム100は、ストレージコントローラ104及び1つ以上のメモリダイ106を備える、少なくとも1つのメモリデバイス102を含む。「ストレージコントローラ」は、不揮発性メモリ媒体に対するデータ動作を管理するように構成される、ハードウェア、デバイス、構成要素、素子、又は回路を指し、1つ以上の、プロセッサ、プログラマブルプロセッサ(例えば、FPGA)、ASIC、マイクロコントローラなどを備え得る。いくつかの実施形態では、ストレージコントローラは、不揮発性メモリ媒体にデータを記憶し、かつ/又はそこからデータを読み取って、不揮発性メモリデバイス(複数可)などに/からデータを転送するように構成されている。
「メモリダイ」とは、上部に所与の機能回路が製作される半導体材料の小さなブロックを指す。典型的には、集積回路は、フォトリソグラフィなどの処理を通じて、電子グレードシリコン(electronic-grade silicon、EGS)又は他の半導体(GaAsなど)の単一ウエハ上に大きなバッチで製造される。ウエハは、各々が回路の1つのコピーを収容する、多くの破片に切断(ダイシング)される。これらの破片の各々は、ダイと呼ばれる。(2019年10月9日のWikipedia.comでの「ダイ」の検索。2019年11月18日にアクセスした。)
いくつかの実施形態では、システム100は、2つ以上のメモリデバイスを含み得る。各メモリデバイス102は、フラッシュメモリ、ナノランダムアクセスメモリ(nano random-access memory、「nano RAM又はNRAM」)、磁気抵抗RAM(magneto-resistive RAM、「MRAM」)、ダイナミックRAM(dynamic RAM、「DRAM」)、相変化RAM(phase change RAM、「PRAM」)などの1つ以上のメモリダイ106を含み得る。更なる実施形態では、データメモリデバイス102は、ダイナミックRAM(「DRAM」)、スタティックRAM(static RAM、「SRAM」)、磁気データストレージ、光学データストレージ、及び/又は他のデータストレージ技術などの、他のタイプの不揮発性及び/又は揮発性データストレージを含み得る。メモリデバイス102は、図2に関してより詳細に記載されている。
本明細書でストレージデバイスとも称されるメモリデバイス102は、本明細書に描写されるホスト108内の構成要素であり得、周辺構成要素相互接続エクスプレス(peripheral component interconnect express、「PCI−e」)バス、シリアルアドバンスドテクノロジアタッチメント(Serial Advanced Technology Attachment、「serial ATA」)バスなどのシステムバスを使用して接続され得る。「ホスト」とは、ストレージコマンドを送受信するように構成される、コンピューティングデバイス又はコンピュータデバイス若しくはコンピュータシステムを指す。ホストの例としては、コンピュータ、ラップトップ、モバイルデバイス、アプライアンス、仮想マシン、企業サーバ、デスクトップ、タブレット、メインフレームなどが挙げられるが、これらに限定されない。別の実施形態では、メモリデバイス102は、ホスト108の外部にあり、ユニバーサルシリアルバス(universal serial bus、「USB」)接続、米国電気電子学会(Institute of Electrical and Electronics Engineers、「IEEE」)1394バス(「FireWire」)などで接続される。他の実施形態では、メモリデバイス102は、外部の電気若しくは光学バスの拡張を使用する周辺構成要素相互接続(「PCI」)エクスプレスバス、又はInfiniband若しくはPCIエクスプレスアドバンスドスイッチング(PCI Express Advanced Switching、「PCIe AS」)などのバスネットワーク化の解決策を使用して、ホスト108に接続される。
様々な実施形態では、メモリデバイス102は、デュアルインラインメモリモジュール(dual-inline memory module、「DIMM」)、ドーターカード、又はマイクロモジュールの形態であってもよい。別の実施形態では、メモリデバイス102は、ラック搭載ブレード内の構成要素である。別の実施形態では、メモリデバイス102は、より高いレベルのアセンブリ(例えば、マザーボード、ラップトップ、グラフィックプロセッサ)に直接統合されたパッケージ内に収容される。別の実施形態では、メモリデバイス102を含む個々の構成要素は、中間パッケージを伴わずに、より高いレベルのアセンブリに直接統合される。
更なる実施形態では、DASとしてホスト108に直接接続される代わりに、データメモリデバイス102は、データネットワークを介してホスト108に接続されてもよい。例えば、データメモリデバイス102は、ストレージエリアネットワーク(storage area network、「SAN」)ストレージデバイス、ネットワークアタッチトストレージ(network attached storage、「NAS」)デバイス、ネットワーク共有などを含み得る。一実施形態では、システム100は、インターネット、ワイドエリアネットワーク(wide area network、「WAN」)、メトロポリタンエリアネットワーク(metropolitan area network、「MAN」)、ローカルエリアネットワーク(local area network、「LAN」)、トークンリング、無線ネットワーク、ファイバチャネルネットワーク、SAN、NAS、ESCONなど、又はネットワークの任意の組み合わせなどのデータネットワークを含み得る。データネットワークはまた、Ethernet、トークンリング、Wi−Fi、Wi−Maxなどのような、IEEE802系のネットワーク技術によるネットワークを含み得る。データネットワークは、サーバ、スイッチ、ルータ、ケーブル、無線機、及びホスト108とデータメモリデバイス102との間のネットワーク化を容易にするために使用される他の機器を含み得る。
システム100は、メモリデバイス102に接続された少なくとも1つのホスト108を含む。複数のホストを使用することができ、複数のホストは、ホスト、サーバ、ストレージエリアネットワーク(「SAN」)のストレージコントローラ、ワークステーション、パーソナルコンピュータ、ラップトップコンピュータ、ハンドヘルドコンピュータ、スーパーコンピュータ、コンピュータクラスタ、ネットワークスイッチ、ルータ、又はアプライアンス、データベース若しくはストレージアプライアンス、データ取得若しくはデータ捕捉システム、診断システム、試験システム、ロボット、ポータブル電子デバイス、無線デバイスなどを含み得る。別の実施形態では、ホスト108は、クライアントであってもよく、メモリデバイス102は、ホスト108から送信されたサービスデータ要求に対して自律的に動作する。この実施形態では、ホスト108及びメモリデバイス102は、コンピュータネットワーク、システムバス、ダイレクトアタッチトストレージ(Direct Attached Storage、DAS)、又はコンピュータと自律型メモリデバイス102との間の接続に好適な他の通信手段、を使用して接続され得る。
描写される実施形態は、ホスト108の一部としてストレージクライアント112と通信するユーザアプリケーション110を示す。一実施形態では、ユーザアプリケーション110は、ストレージクライアント112上で又はそれと連携して動作するソフトウェアアプリケーションである。ストレージクライアント112は、ファイル及びデータを管理し、ストレージコントローラ104及び関連付けられたメモリダイ106の機能及び特徴を利用する。ストレージクライアントの代表的な例としては、サーバ、ファイルシステム、オペレーティングシステム、データベース管理システム(database management system、「DBMS」)、ボリュームマネージャなどが挙げられるが、これらに限定されない。ストレージクライアント112は、メモリデバイス102内のストレージコントローラ104と通信する。
一実施形態では、システム100は、1つ以上のコンピュータネットワークを介して1つ以上のホスト108に接続された1つ以上のクライアントを含む。ホスト114は、ホスト、サーバ、SANのストレージコントローラ、ワークステーション、パーソナルコンピュータ、ラップトップコンピュータ、ハンドヘルドコンピュータ、スーパーコンピュータ、コンピュータクラスタ、ネットワークスイッチ、ルータ、又はアプライアンス、データベース若しくはストレージアプライアンス、データ取得若しくはデータ捕捉システム、診断システム、試験システム、ロボット、ポータブル電子デバイス、無線デバイスなどであり得る。コンピュータネットワーク116は、インターネット、ワイドエリアネットワーク(「WAN」)、メトロポリタンエリアネットワーク(「MAN」)、ローカルエリアネットワーク(「LAN」)、トークンリング、無線ネットワーク、ファイバチャネルネットワーク、SAN、ネットワークアタッチトストレージ(「NAS」)、ESCONなど、又はネットワークの任意の組み合わせを含み得る。コンピュータネットワーク116はまた、Ethernet、トークンリング、WiFi、WiMaxなどのような、IEEE802系のネットワーク技術によるネットワークを含み得る。
コンピュータネットワーク116は、サーバ、スイッチ、ルータ、ケーブル、無線機、及びホスト108又はホストデバイスとホスト114又はクライアントとのネットワーク化を容易にするために使用される他の機器を含み得る。一実施形態では、システム100は、コンピュータネットワーク116を介してピアとして通信する、複数のホストを含む。別の実施形態では、システム100は、コンピュータネットワーク116を介してピアとして通信する、複数のメモリデバイス102を含む。当業者であれば、1つ以上のクライアント又は他のコンピュータと、1つ以上のメモリデバイス102又は1つ以上のホストに接続された1つ以上のメモリデバイス102との間の単一若しくは冗長接続を有する、1つ以上のコンピュータネットワーク及び関連機器を備える、他のコンピュータネットワークを認識されよう。一実施形態では、システム100は、ホスト108を伴わずに、コンピュータネットワーク116を介してホスト114に接続された2つ以上のメモリデバイス102を含む。
一実施形態では、ストレージクライアント112は、入出力(Input/Output、I/O)インターフェースを含むホストデバイスインターフェースを介してストレージコントローラ104と通信する。例えば、メモリデバイス102は、ATAインターフェース規格、ATAパケットインターフェース(ATA Packet Interface、「ATAPI」)規格、スモールコンピュータシステムインターフェース(small computer system interface、「SCSI」)規格、及び/又は、情報技術規格国際委員会(InterNational Committee for Information Technology Standards、「INCITS」)によって維持されるファイバチャネル規格をサポートし得る。
特定の実施形態では、メモリデバイスのストレージ媒体は、ボリューム又はパーティションに分割される。各ボリューム又はパーティションは、複数のセクタを含み得る。従来、セクタは、512バイトのデータである。1つ以上のセクタが、ブロック(本明細書では、ブロック及びデータブロックの両方で互換的に称される)に組織化される。
1つの例示的な実施形態では、データブロックは、4KBである8つのセクタを含む。Windows(登録商標)オペレーティングシステムとインターフェースするものなどの特定のストレージシステムでは、データブロックは、クラスタと称される。UNIX(登録商標)、Linux(登録商標)、又は同様のオペレーティングシステムとインターフェースするものなどの他のストレージシステムでは、データブロックは単に、ブロックと称される。ブロック又はデータブロック若しくはクラスタは、ストレージコントローラ、ストレージシステム、ストレージユニット、ストレージデバイスなどのような、ストレージマネージャによって管理されるストレージ媒体のストレージ空間の最も小さな物理量を表す。
いくつかの実施形態では、ストレージコントローラ104は、メモリダイ106内のソリッドステートストレージメモリセルなどの、1つ以上の非対称の追記型ストレージ媒体にデータを記憶するように構成され得る。本明細書で使用される場合、「追記型」ストレージ媒体とは、ストレージ媒体であって、そこに新しいデータが書き込まれるか又はプログラムされるたびに再初期化される(例えば、消去される)、ストレージ媒体を指す。本明細書で使用される場合、「非対称」ストレージ媒体とは、異なるストレージ動作に対する異なるレイテンシを有するストレージ媒体を指す。多くのタイプのソリッドステートストレージ媒体(例えば、メモリダイ)は、非対称であり、例えば、読み取り動作は、書き込み/プログラム動作よりもはるかに速くてもよく、書き込み/プログラム動作は、消去動作よりもはるかに速くてもよい(例えば、ストレージ媒体を読み取ることは、消去よりも数百倍速く、ストレージ媒体をプログラミングするよりも数十倍速くてもよい)。「プログラム」とは、メモリセルの特性を第1の状態(多くの場合、消去された状態)から第2の状態に変化させる、ストレージ動作を指す。プログラムストレージ動作は、本明細書において書き込み動作と称されることもある。
特定の実施形態では、プログラムストレージ動作は、少なくとも目標レベルの変化が達成されるまで特性を漸増式に変化させる、一連の繰り返しを含み得る。他の実施形態では、プログラムストレージ動作は、属性を単一の繰り返しで目標レベルに変化させ得る。
「プログラムストレージ動作」とは、メモリセルの特性を第1の状態(多くの場合、消去された状態)から第2の状態に変化させる、ストレージ動作を指す。プログラムストレージ動作は、本明細書において書き込み動作と称されることもある。「ストレージ動作」とは、メモリセルの状態特性によって表されるデータの値を変化させるためにメモリセル上で実施される動作を指す。特定の実施形態では、ストレージ動作は、ストレージ動作を完了するために逐次的な順序で実施される、一連のステップを含み得る。ストレージ動作の例としては、メモリセルからデータを読み取ること、メモリセルにデータを書き込む(若しくはプログラミングする)こと、及び/又はメモリセルに記憶されたデータを消去すること、が挙げられるが、これらに限定されない。
メモリダイ106は、とりわけ、メモリダイ106などの非対称性質を考慮するために、逐次的な順序でグループ(例えば、消去ブロック)として消去することができるメモリ分割にパーティション化され得る。そのため、単一のデータセグメントを定位置に変更することは、データを含む消去ブロック全体を消去すること、及び修正されたデータを、元の変更されていないデータと共に消去ブロックに再度書き込むことを必要とし得る。これは、メモリダイ106を過度に摩耗させ得る非効率的な「書き込み増幅」をもたらし得る。したがって、いくつかの実施形態では、ストレージコントローラ104は、定位置から外してデータを書き込むように構成され得る。
本明細書で使用される場合、データを「定位置から外して」書き込むことは、データを「定位置で」上書きする(例えば、データの元の物理的な場所を上書きする)のではなく、異なる媒体記憶場所(複数可)にデータを書き込むことを指す。データを定位置から外して修正することは、修正されるべきデータを有する消去ブロック上の既存の有効なデータが、消去及び再コピーされる必要がないため、書き込み増幅を回避し得る。その上、定位置から外してデータを書き込むことは、多くの記憶動作のレイテンシ経路から消去することを除去し得る(例えば、消去レイテンシは、もはや書き込み動作のクリティカルパスの一部ではない)。
ストレージマネージャによるデータブロックの管理は、読み取り動作、書き込み動作、又はメンテナンス動作のための特定のデータブロックを具体的にアドレス指定することを含む。ブロックストレージデバイスは、ストレージ媒体を横切ってユーザデータストレージに利用可能なn個のブロックを、0〜nに番号付けされた論理アドレスに関連付けることができる。特定のブロックストレージデバイスでは、論理アドレスは、ボリューム又はパーティションごとに0〜nの範囲であり得る。従来のブロックストレージデバイスでは、論理ブロックアドレス(logical block address、LBA)とも称される論理アドレスは、物理ストレージ媒体上の特定のデータブロックに直接マップされる。従来のブロックストレージデバイスでは、各データブロックは、物理ストレージ媒体上の物理セクタの特定のセットにマップされる。
しかしながら、特定のストレージデバイスは、論理アドレスを特定の物理データブロックに直接又は必ずしも関連付けるわけではない。これらのストレージデバイスは、ブロックストレージクライアント112との互換性を維持するために、従来のブロックストレージインターフェースをエミュレートすることができる。
一実施形態では、ストレージコントローラ104は、ブロックI/Oエミュレーション層を提供し、ブロックI/Oエミュレーション層は、ブロックデバイスインターフェース又はAPIとして機能する。この実施形態では、ストレージクライアント112は、このブロックデバイスインターフェースを介してストレージデバイスと通信する。一実施形態では、ブロックI/Oエミュレーション層は、このブロックデバイスインターフェースに従って、ストレージクライアント112からコマンド及び論理アドレスを受信する。その結果、ブロックI/Oエミュレーション層は、ストレージデバイスにブロックストレージクライアント112との互換性を提供する。
一実施形態では、ストレージクライアント112は、直接インターフェースを含むホストデバイスインターフェースを介してストレージコントローラ104と通信する。この実施形態では、ストレージデバイスは、不揮発性ストレージデバイスに特有の情報を直接交換する。直接インターフェースを使用するストレージデバイスは、ブロック、セクタ、ページ、論理ブロック、論理ページ、消去ブロック、論理消去ブロック、ECCコードワード、論理ECCコードワード、又はメモリダイ106の技術的特性に有利な任意の他のフォーマット若しくは構造を含むが、これらに限定されない、様々な組織的構築物を使用して、メモリダイ106にデータを記憶することができる。
ストレージコントローラ104は、ストレージクライアント112から論理アドレス及びコマンドを受信し、対応する動作をメモリダイ106に対して実施する。ストレージコントローラ104は、ブロックI/Oエミュレーション、直接インターフェース、又はそれらの両方をサポートし得る。
図2は、例示的なメモリデバイス202のブロック図である。メモリデバイス202は、ストレージコントローラ208と、メモリアレイ204と、を含み得る。各メモリダイ210は、ダイコントローラ206と、三次元メモリアレイの形態の少なくとも1つの不揮発性メモリアレイ212と、読み取り/書き込み回路214と、を含み得る。
「不揮発性メモリ媒体」とは、一次電源が除去された後の0又は1のバイナリ値を表すために使用される変更可能な物理特性を維持するように構成される、任意のハードウェア、デバイス、構成要素、素子、又は回路を指す。「不揮発性メモリ」とは、不揮発性メモリ媒体の短縮名を指す。特定の実施形態において、不揮発性メモリ媒体とは、不揮発性メモリ媒体、並びに論理、コントローラ、プロセッサ(複数可)、ステートマシン(複数可)、及び/又は不揮発性メモリ媒体を管理し、不揮発性メモリ媒体へのアクセスを提供する他の周辺回路、を指す。
「論理」とは、マシンメモリ回路、非一時的マシン可読媒体、並びに/又は材料及び/若しくは材料エネルギー構成によって、制御及び/若しくは手続き信号、並びに/又はデバイスの動作に影響を与えるように適用され得る設定及び値(抵抗、インピーダンス、静電容量、インダクタンス、電流/電圧定格など)を含む回路構成、を指す。磁気媒体、電子回路、電気メモリ及び光学メモリ(揮発性及び不揮発性の両方)、並びにファームウェアは、論理の例である。論理は、具体的には、純粋な信号又はソフトウェア自体を除く(しかしながら、ソフトウェアを含み、それによって問題の構成を形成しない、マシンメモリは除かない)。
「メモリアレイ」とは、行及び列を有するアレイ構造に組織化されたメモリセル(ストレージセルとも称される)のセットを指す。したがって、不揮発性メモリアレイは、記憶されたデータを表すために使用されるメモリセルの特性(例えば、閾値電圧レベル、抵抗レベル、導電性など)が、その特性を維持するために、電源を必要とすることなく、メモリセルの性質を留めるように構成されたメモリセルを有するメモリアレイである。
メモリアレイは、行識別子及び列識別子を使用してアドレス指定可能である。当業者であれば、メモリアレイが、平面内のメモリセルのセット、メモリダイ内のメモリセルのセット、平面のセット内のメモリセルのセット、メモリダイのセット内のメモリセルのセット、メモリパッケージ内のメモリセルセット、メモリパッケージのセット内のメモリセルのセット、を含み得るか、又は他の既知のメモリセルセットのアーキテクチャ及び構成を有することを認識する。
メモリアレイは、ストレージ又はメモリシステム内の多数の組織レベルでメモリセルのセットを含み得る。一実施形態では、平面内のメモリセルを、メモリアレイに組織化することができる。一実施形態では、メモリダイの複数の平面内のメモリセルを、メモリアレイに組織化することができる。一実施形態では、メモリデバイスの複数のメモリダイ内のメモリセルを、メモリアレイに組織化することができる。一実施形態では、ストレージシステムの複数のメモリデバイス内のメモリセルを、メモリアレイに組織化することができる。
「不揮発性メモリアレイ」とは、行及び列を有するアレイ構造に組織化された不揮発性ストレージセル(メモリセル又は不揮発性メモリセルとも称される)のセットを指す。メモリアレイは、行識別子及び列識別子を使用してアドレス指定可能である。
「メモリセル」とは、ストレージ媒体を検知するか、読み取るか、又は検出して、メモリセルの決定可能な特性によって記憶又は表されるバイナリ値(複数可)を決定するときに、ストレージ媒体の決定可能な特性によって1つ以上のバイナリ値を表すように構成される、ストレージ媒体のタイプを指す。ストレージセル及びメモリセルは、本明細書において互換的に使用される。
メモリセルにデータを記憶するために使用される決定可能な特性のタイプは、使用されるメモリ又はストレージ技術のタイプに応じて変化し得る。例えば、各メモリセルが、ソースリード、ドレインリード、及びゲートを有する、トランジスタを含むフラッシュメモリセルでは、決定可能な特性は、ゲートに印加されると、メモリセルにドレインリードとソースリードとの間で電流を導通させる、電圧レベルである。この実施例では、電圧レベルは、本明細書では閾値電圧と称される。閾値電圧は、制御ゲート基準電圧(CGRV)、読み取り電圧、又は基準電圧と称されることもある。
決定可能な物理特性の例としては、トランジスタの閾値電圧、メモリセルの電気抵抗レベル、メモリセルを通る電流レベル、磁極の向き、スピン転送トルクなどが挙げられるが、これらに限定されない。
「三次元メモリアレイ」とは、二次元(two-dimensional、2D)メモリアレイと対照的な、メモリアレイの構成要素の物理配置を指す。2Dメモリアレイは、半導体ウエハ又は他の基板の平坦な表面に沿って形成される。三次元(three-dimensional、3D)メモリアレイは、ウエハ表面/基板から上方に延在し、概して、z方向に、上に向かって延在するメモリセルの積重体又は列を含む。3Dメモリアレイでは、ワード線は、メモリアレイが上に向かって延在するため、交互に積層された層を含む。様々な3D配置が可能である。1つの配置では、NANDストリングが垂直に形成され、一方の端部(例えば、ソース)はウエハ表面にあり、反対側の端部(例えばドレイン)は頂部にある。
不揮発性メモリアレイ212は、行デコーダ216を介してワード線によってアドレス指定可能であり、列デコーダ218を介してビット線によってアドレス指定可能である。「ビット線」とは、メモリアレイの列に電圧を送達し、かつ/又は電流を導通させるように構成される、回路構造を指す。一実施形態では、列は、NANDストリングを含み、チャネルとも称される。一実施形態では、ビット線は、NANDストリングのドレイン端でNANDストリングに接続する。メモリアレイは、メモリアレイのワード線に沿ってメモリセルごとに1つのビット線を有し得る。
読み取り/書き込み回路214は、複数の検知ブロックSB1、SB2、...、SBp(検知回路構成)を含み、メモリセルのページが並列で読み取られるか又はプログラムされることを可能にする。特定の実施形態では、検知ブロックは、検知回路を含む。「検知回路」とは、検知回路に結合されたメモリセルのメモリ状態を決定するように構成、プログラム、設計、配置、又はエンジニアリングされている、回路、サブ回路、電子部品、ハードウェア、ソフトウェア、ファームウェア、モジュール、論理、デバイス、又は装置を指す。検知回路は、本明細書では検知増幅器又は検知アンプと称されることがあり、1つ以上の検知増幅器を含んでも、含まなくてもよい。
一実施形態では、検知回路は、検知回路に結合されたメモリセルが、選択されたワード線、選択されていないワード線、1つ以上のビット線、及び検知回路に結合されたビット線に印加された特定のバイアス電圧に応答して、電流を導通させるかどうかを決定する。特定の基準電圧が選択されたワード線に印加されることを考慮に入れると、検知回路は、選択されたワード線に結合されたメモリセルが基準電圧で導通しているかどうかを決定する。この決定は、本明細書では検知動作と称される。メモリセルが導通している場合、これは、メモリセルのメモリ状態を決定するのに役立つ。特定の実施形態では、複数の基準電圧及び複数の検知/読み取り動作を実施して、メモリセルのメモリ状態を決定する。検知動作を、読み取りストレージ動作中、及びプログラムストレージ動作中に実施して、メモリセルのメモリ状態が目標のメモリ状態に到達したことを確認/検証することができる。特定の実施形態では、メモリアレイの行を横切る各メモリセルは、一緒になって物理ページを形成する。
「導電性メモリセル」とは、メモリセルに適用される検知動作又は読み取り動作の間に電流を導通させる、メモリセルを指す。フラッシュメモリなどの特定の実施形態では、検知動作又は読み取り動作は、基準電圧と称される特定の電圧レベルを、メモリセルの選択されたワード線に印加することができる。電流を導通させる、選択されたワード線に沿ったメモリセルは、選択されたワード線のメモリセルに接続されるビット線に接続された1つ以上の検知回路(別名、検知アンプ)によって検出され得る。
特定の実施形態では、導電性メモリセルのセットが識別されると、非導電性メモリセルのセットは、選択されたワード線に基準電圧が印加されたときに導通しなかった、選択されたワード線上の全てのメモリセルとして容易に決定可能である。例えば、一実施形態では、選択されたワード線の全てのメモリセルのセットを考慮に入れると、非導電性メモリセルのセットは、導電性メモリセルのセットに適用されるセット補完機能を含み得る。
当業者であれば、検知回路、検知アンプは、検知回路がどのように構成されているかに応じて、どのメモリセルが電流を導通させるか、又はどのメモリセルが電流を導通させないかを検出することができることを認識されよう。更に、当業者であれば、導電性メモリセルを決定する検知回路を、非導電性メモリセルを決定する検知回路にどのように修正するかを理解されよう。
特定の実施形態では、検知回路は、選択されたワード線に印加された基準電圧に基づいて、導電性メモリセルのセットを決定する。一実施形態では、基準電圧は、メモリセルによって記憶されたデータ値を決定するために1つ以上のステップにわたって印加される読み取り電圧である。別の実施形態では、基準電圧は、メモリセルによって記憶されたデータ値ではなく、どのメモリセルが検知電圧で導通するかを決定するために、一度印加される検知電圧である。
「検知電圧」とは、検知電圧以下の閾値電圧を有するメモリセルを活性化する(導通させる)ように構成された、電圧レベルを指す。特定の実施形態では、検知電圧を使用して、検知電圧以下の閾値電圧を有するメモリセルのメモリ状態を読み取るか、又は検知することができる。他の実施形態では、検知電圧は、検知電圧以下の閾値電圧を有するメモリセルのメモリ状態を読み取るために使用されないが、ワード線に沿ったどのメモリセルが、検知電圧以下の閾値電圧を有するかを決定するために使用される。
「非導電性メモリセル」とは、メモリセルに適用される検知動作又は読み取り動作の間に電流を導通させない、メモリセルを指す。フラッシュメモリなどの特定の実施形態では、検知動作又は読み取り動作は、基準電圧と称される特定の電圧レベルを、メモリセルの選択されたワード線に印加することができる。電流を導通させない、選択されたワード線に沿ったメモリセルは、選択されたワード線のメモリセルに接続されるビット線に接続された1つ以上の検知回路(別名、検知アンプ)によって検出され得る。特定の実施形態では、導電性メモリセルを決定するとき、又は非導電性メモリセルを決定するとき、選択されたワード線は、メモリアレイの任意のワード線を含み得る。
特定の実施形態では、非導電性メモリセルのセットが識別されると、導電性メモリセルのセットは、選択されたワード線に基準電圧が印加されたときに導通した、選択されたワード線上の全てのメモリセルを含むように、容易に決定可能である。例えば、一実施形態では、選択されたワード線の全てのメモリセルのセットを考慮に入れると、導電性メモリセルのセットは、非導電性メモリセルのセットに適用されるセット補完機能を含み得る。
当業者であれば、検知回路、検知アンプは、検知回路がどのように構成されているかに応じて、どのメモリセルが電流を導通させるか、又はどのメモリセルが電流を導通させないかを検出することができることを認識されよう。更に、当業者であれば、非導電性メモリセルを決定する検知回路を、導電性メモリセルを決定する検知回路にどのように修正するかを理解されよう。
特定の実施形態では、検知回路は、選択されたワード線に印加された基準電圧に基づいて、非導電性メモリセルのセットを決定する。一実施形態では、基準電圧は、メモリセルによって記憶されたデータ値を決定するために1つ以上のステップにわたって印加される読み取り電圧である。別の実施形態では、基準電圧は、メモリセルによって記憶されたデータ値ではなく、どのメモリセルが検知電圧で導通しないかを決定するために、一度印加される検知電圧である。
物理ページは、単一の平面、又は単一のメモリダイのメモリアレイの行に沿ってメモリセルを含み得る。一実施形態では、メモリダイは、2つの等しいサイズの平面からなるメモリアレイを含む。「平面」とは、特定の物理行アドレス及び特定の物理列アドレスを使用して、両方の場所で特定のストレージ動作を実施することを可能にする、メモリアレイの分割を指す。一実施形態では、メモリダイの1つの平面の物理ページは、4つのデータブロック(例えば、16KB)を含む。一実施形態では、メモリダイの物理ページ(「ダイページ」とも呼ばれる)は、各々が4つのデータブロック(例えば、32KB)を有する、2つの平面を含む。
コマンド及びデータは、データバス228を介してホスト108とストレージコントローラ208との間、並びにバス226を介してストレージコントローラ208と1つ以上のメモリダイ210との間で転送される。
不揮発性メモリアレイ212は、二次元(単一の製作平面での2Dレイアウト)であっても、三次元(複数の製作平面での3Dレイアウト)であってもよい。不揮発性メモリアレイ212は、3Dアレイを含むメモリセルの1つ以上のアレイを含み得る。一実施形態では、不揮発性メモリアレイ212は、複数のメモリレベルが、介在する基板なしでウエハなどの単一の基板の上方に形成された(かつ、基板内には形成されない)モノリシック三次元メモリ構造(3Dアレイ)を含み得る。不揮発性メモリアレイ212は、シリコン基板の上方に配設された活性面積を有するメモリセルのアレイの1つ以上の物理レベルでモノリシックに形成された、任意のタイプの不揮発性メモリを含み得る。不揮発性メモリアレイ212は、関連付けられた回路構成が基板の上方又は内部にあるかどうかにかかわらず、メモリセルの動作に関連付けられた回路構成を有する、不揮発性ソリッドステートドライブにあり得る。ワード線は、基板の上方の層に配設された、メモリセルを収容する層のセクションを含み得る。複数のワード線が、トレンチ又は他の非導電性絶縁特徴によって単一層上に形成され得る。
「回路構成」とは、少なくとも1つの個別の電気回路を有する電気回路構成、少なくとも1つの集積回路を有する電気回路構成、少なくとも1つの特定用途向け集積回路を有する電気回路構成、コンピュータプログラムによって構成された汎用コンピューティングデバイス(例えば、本明細書に記載される処理若しくはデバイスを少なくとも部分的に実行するコンピュータプログラムによって構成された汎用コンピュータ、又は、本明細書に記載される処理若しくはデバイスを少なくとも部分的に実行するコンピュータプログラムによって構成されたマイクロプロセッサ)を形成する回路構成、メモリデバイス(例えば、ランダムアクセスメモリの形態)を形成する回路構成、通信デバイス(例えば、モデム、通信スイッチ、若しくは光電気機器)を形成する回路構成などを指す。
ダイコントローラ206は、読み取り/書き込み回路214と協働して、不揮発性メモリアレイ212のメモリセル上でメモリ動作(例えば、ストレージ動作)を実施し、ステートマシン220、アドレスデコーダ222、及び電力制御224を含む。ステートマシン220は、メモリ動作のチップレベル制御を提供する。
「ダイコントローラ」とは、ダイの動作を管理するように構成された、回路、回路構成、論理、又は構成要素のセットを指す。一実施形態では、ダイコントローラは、集積回路である。別の実施形態では、ダイコントローラは、個別の構成要素の組み合わせである。別の実施形態では、ダイコントローラは、1つ以上の集積回路と1つ以上の個別の構成要素との組み合わせである。
アドレスデコーダ222は、ホスト又はストレージコントローラ208によって使用されるアドレスと、行デコーダ216及び列デコーダ218によって使用されるハードウェアアドレスとの間のアドレスインターフェースを提供する。電力制御224は、メモリ動作中に様々な制御線に供給される、電力及び電圧を制御する。電力制御224及び/又は読み取り/書き込み回路214は、ワード線、ソースゲート選択(source gate select、SGS)トランジスタ、ドレインゲート選択(drain gate select、DGS)トランジスタ、ビット線、基板(2Dメモリ構造)、チャージポンプ、及びソース線を含み得る。特定の実施形態では、電力制御224は、電力の急激な損失を検出し、予防措置を講じ得る。電力制御224は、本明細書に記載される電圧を生成するために、様々な第1の電圧発生器(例えば、ドライバ)を含み得る。検知ブロックは、1つの手法において、ビット線ドライバ及び検知増幅器を含み得る。
いくつかの実装では、構成要素の一部を組み合わせることができる。様々な設計において、不揮発性メモリアレイ212以外の構成要素のうちの1つ以上(単独で又は組み合わせて)は、本明細書に記載される技術を実施するように構成された、少なくとも1つの制御回路又はストレージコントローラと考えることができる。例えば、制御回路は、ダイコントローラ206、ステートマシン220、アドレスデコーダ222、列デコーダ218、電力制御224、検知ブロックSB1、SB2、...、SBp、読み取り/書き込み回路214、ストレージコントローラ208などのうちのいずれか1つ又はそれらの組み合わせを含み得る。
一実施形態では、ホストは、本明細書に記載される方法を実施するために、1つ以上のプロセッサと、ストレージコントローラ208をプログラミングするためのプロセッサ可読コード(例えば、ソフトウェア)を記憶する1つ以上のプロセッサ可読ストレージデバイス(RAM、ROM、フラッシュメモリ、ハードディスクドライブ、ソリッドステートメモリ)と、を含む、コンピューティングデバイス(例えば、ラップトップ、デスクトップ、スマートフォン、タブレット、デジタルカメラ)である。ホストはまた、1つ以上のプロセッサと通信する、追加のシステムメモリ、1つ以上の入力/出力インターフェース、及び/又は1つ以上の入力/出力デバイス、並びに当該技術分野において周知の他の構成要素を含み得る。
関連付けられた回路構成は、典型的には、メモリセルの動作のため、及びメモリセルとの通信のために必要とされる。非限定的な例として、メモリデバイスは、プログラミング及び読み取りなどの機能を達成するようにメモリセルを制御及び駆動するために使用される、回路構成を有し得る。この関連付けられた回路構成は、メモリセルと同じ基板上及び/又は別の基板上にあってもよい。例えば、メモリ読み取り書き込み動作のためのストレージコントローラは、別のストレージコントローラチップ上及び/又はメモリセルと同じ基板上に位置し得る。
当業者であれば、開示される技術及びデバイスは、記載される二次元及び三次元の例示的な構造に限定されないが、本明細書に記載され、当業者によって理解される技術の趣旨及び範囲内で、全ての関連するメモリ構造を網羅することを認識されよう。
図3は、複数のメモリセルを含むNANDストリング300の一実施形態を描写している。NANDストリング300は、それらのソース及びドレインによってデイジーチェーンされている、メモリセル302のシリーズ又はセット(例えば、n=4、8、16又はそれ以上)を含む。「NANDストリング」又は「メモリストリング」とは、複数のメモリセルを含む、回路構成を指す。NANDストリングは、各メモリセルのソース端子及びドレイン端子によってデイジーチェーンされたトランジスタとして構成された、メモリセルのシリーズ(例えば、n=4、8、16又はそれ以上)を含む。少なくとも1つのペアの選択トランジスタ(例えば、選択ゲート)は、メモリトランジスタチェーン、NANDストリングを、NANDストリングのドレイン端子を介してバイアスソースに、NANDストリングのソース端子を介して接地ソースに接続する。
NANDストリングのメモリセルのデイジーチェーンされたセットは、NANDストリングの一方の端部にあるチェーン内のメモリセルの1つのソース端子(本明細書では、NANDストリングのソース端子と称される)と、NANDストリングの反対側の端部にあるチェーン内のメモリセルの1つのドレイン端子(本明細書では、NANDストリングのドレイン端子と称される)と、を構成する。NANDストリングのソース端子上又はその周囲に位置決めされた回路、回路部品、選択ゲート、制御線は、ソース側に位置決めされているものとして称される。NANDストリングのドレイン端子上又はその周囲に位置決めされた回路、回路部品、選択ゲート、制御線は、ドレイン側に位置決めされているものとして称される。
メモリアレイ構成では、NANDストリング内の第1のメモリセルのソース端子に結合された選択トランジスタがオンにされると、ソース端子はソース線に結合される。同様に、NANDストリング内のメモリセルのドレイン端子に結合された選択トランジスタがオンにされると、ドレイン端子はメモリアレイのビット線に結合される。NANDストリングは、メモリストリングと称されることもある。
選択トランジスタ(例えば、選択ゲート)のペアは、メモリトランジスタチェーンを、NANDストリングのドレイン端子を介してバイアスに、ソース端子を介して接地ソースに接続する。メモリアレイでは、選択トランジスタ304がオンにされると、ソース端子はソース線306に結合される。同様に、選択トランジスタ308がオンにされると、NANDストリングのドレイン端子は、メモリアレイのビット線310に結合される。
チェーン内の各メモリセルは、トランジスタを含み得る。メモリセルは、意図されたメモリ状態を表すように、所与の量の電荷を記憶するための電荷ストレージ素子を有する。「メモリ状態」とは、1つ以上のデータビット値の符号化を表すように設計及び/又は構成された、メモリセルの状況を指す。特定の実施形態では、ストレージ動作を使用することによって、メモリ状態を変化させることができる。不揮発性メモリセルでは、メモリセルは、そのメモリ状態を電源なしで維持する。
各メモリトランジスタの制御ゲートは、読み取り及び書き込み動作の制御を可能にする。メモリアレイの行(各NANDストリングからの1つ)の対応するメモリトランジスタの制御ゲートは全て、同じワード線に接続される。同様に、選択トランジスタの各々の制御ゲートは、そのソース端子及びドレイン端子をそれぞれ介して、NANDストリングへの制御されたアクセスを提供する。
NANDストリング内のアドレス指定されたメモリセル(例えば、トランジスタ312)が、プログラミング中に、読み取られるか、又は検証されると、その制御ゲート(例えば、制御ゲート314)には、基準電圧又は読み取り電圧とも称される、適切な電圧が供給される。同時に、NANDストリング300内の残りのアドレス指定されていないメモリセルは、それらの制御ゲート(例えば、図3の制御ゲート316、制御ゲート318、及び制御ゲート320)への十分な電圧(パス電圧とも称される)の印加によって完全にオンにされる。このようにして、導通経路は、個々のメモリセルのソースから、NANDストリング300のソース端子(例えば、ソース線306)まで、及び同様に、個々のメモリセルのドレインから、メモリセルのドレイン端子(例えば、ビット線310)まで、効果的に作り出される。この導通経路は、NANDストリングの1つ以上の構造を通って進行することができ、本明細書ではチャネルと称される。
「読み取り電圧」とは、電圧レベルであって、その電圧レベルでどのメモリセルが導通するかを試験又はチェックするように構成された、電圧レベルを指す。特定の実施形態では、メモリセルにデータを記憶するために使用される符号化のタイプ、及び各メモリセルの符号化されたビット数に応じて、単一の読み取り電圧を使用する単一の読み取り/検知動作を、メモリセルのメモリ状態を決定することができる。他の実施形態では、異なる読み取り電圧で各々実施される読み取り/検知動作の数を使用して、メモリセルのメモリ状態を決定することができる。次いで、決定されたメモリ状態を、メモリセルによって記憶されたデータビットの表現に復号化することができる。
別の言い方をすれば、1つ以上の読み取り電圧を使用して、メモリセルのメモリ状態を決定し、メモリ状態は、メモリセルに記憶/符号化されたデータビットの1つ以上のデータ値を表す。
特定の実施形態では、読み取り電圧は、基準電圧と称されることがある。したがって、特定の実施例及び/又は実施形態では、異なる読み取り電圧が、略称及び数字によって表されることがある。例えば、2つの読み取り電圧が、制御ゲート電圧1(Control Gate Voltage、VCG1)又はVCG2などと称されることがある。
他の実施形態では、各メモリ状態は、消去されたメモリ状態についてはER、次に最も高い電圧範囲のメモリ状態についてはA、次に最も高い電圧範囲のメモリ状態についてはB、次に最も高い電圧範囲のメモリ状態についてはC、次に最も高い電圧範囲のメモリ状態についてはD、次に最も高い電圧範囲のメモリ状態についてはE、次に最も高い電圧範囲のメモリ状態についてはF、及び次に最も高い電圧範囲のメモリ状態についてはG、などの略称に関連付けられ得る。かかる実施形態では、読み取り電圧は、メモリ状態を定義するより低い電圧をマークする電圧レベルを含んでもよく、文字の略称を含む、略称を使用するものとして称されてもよい。例えば、VrA、VrB、VrC、VrD、VrE、VrF、及びVrGを使用することができる。
「パス電圧」とは、メモリセルに記憶/保持されたメモリ状態にかかわらず、メモリセルを活性化(導通させる)するように構成された、電圧レベルを指す。パス電圧は、トランジスタとして実装されたメモリセルのゲートに供給されると、高い閾値電圧(例えば、6ボルト超)を有するメモリセルが活性化/導通されるのに十分高い電圧に設定される。
特定の実施形態では、パス電圧の目的は、メモリセルを含むNANDストリング(チャネルとも称される)の一方の端部でビット線に接続された検知増幅器と、NANDストリングの反対側の端部で接続されたソース線との間に、導通経路を作り出すことである。導通経路は、選択されたワード線に結合されたNANDストリングに沿ってメモリセルを読み取るか、検知するか、又はプログラムすることができるように所望される場合がある。一実施形態では、パス電圧が選択されていないワード線に提供され、その結果、ストレージ動作を、選択されたワード線のメモリセル上で実施することができる。特定の実施形態では、パス電圧は、メモリセルのメモリ状態を読み取るために使用されない。
図3に描写される例示的なNANDストリング300は、いくつかの実施形態では、直列に接続され、第1の選択トランジスタ308と第2の選択トランジスタ304との間に位置する、4つのトランジスタ(トランジスタ312、トランジスタ322、トランジスタ324、及びトランジスタ326)を含む。いくつかの実施形態では、トランジスタ312、トランジスタ322、トランジスタ324、及びトランジスタ326は各々が、電荷トラップ層328を有する制御ゲートを含む。一実施形態では、制御ゲート314、制御ゲート316、制御ゲート318、及び制御ゲート320は、ワード線に接続されるか、又はワード線の一部分を含む。更なる実施形態では、トランジスタ312、トランジスタ322、トランジスタ324、及びトランジスタ326は、本明細書ではメモリセルとも称される、メモリセル、ストレージ素子などである。いくつかの実施形態では、単一のメモリセルは、複数のトランジスタを含み得る。
いくつかの実施形態では、第1の選択トランジスタ308は、ドレイン選択ゲート/選択ゲートドレイン(select gate drain、SGD)を介して、NANDストリング300をビット線310に対してゲート開閉/接続する。特定の実施形態では、第2の選択トランジスタ304は、ソース選択ゲート/選択ゲートソース(select gate source、SGS)を介して、NANDストリング300をソース線306に対してゲート開閉/接続する。更なる実施形態では、第1の選択トランジスタ308は、対応する選択ゲート330に電圧を印加することによって制御される。いくつかの実施形態では、第2の選択トランジスタ304は、対応する選択ゲート332に電圧を印加することによって制御される。
図3に示されるように、一実施形態では、ソース線306は、NANDストリング300内の各トランジスタ/メモリセルのソースリードに接続される。いくつかの実施形態では、NANDストリング300は、プログラムされたいくつかのメモリセルと、プログラムされていないいくつかのメモリセルと、を含み得る。
物理メモリダイ上では、チャネル334が、NANDストリングのソース側からドレイン側に延在する。「チャネル」とは、ソース側からドレイン側に延在する、メモリアレイ内の構造を指す。一実施形態では、チャネルは、NANDストリングの一方の端部に結合されたソース線と、NANDストリングの別の端部に結合されたビット線との間に導通経路を形成する、メモリアレイ内の垂直列である。チャネルは、例えば、ポリシリコンを含む、様々な材料から形成され得る。
一実施形態では、NANDストリング内のチャネルは、NANDストリングに沿って1つ以上のメモリセル(例えば、1つ以上の選択されたメモリセル及び選択されていないメモリセル)、並びにNANDストリングの一方の端部(例えば、ソース側)に接続されたソース線と、NANDストリングの反対側の端部(例えば、ドレイン側)に接続された検知増幅器又はビット線との間の1つ以上の制御構造(例えば、選択ゲート(ソース及び/又はドレイン))を活性化することによって導通経路を作り出す。
図4は、複数のNANDストリング402を含む、三次元メモリアレイ400を描写する回路図である。NAND構造を使用するメモリアレイのアーキテクチャは、相当数のNANDストリングを含み得る。描写される実施形態では、各NANDストリング402は、ドレイン側選択ゲート404と、ソース側選択ゲート406と、メモリセル408と、を含む。メモリセル408は、電荷トラップ層を組み込むトランジスタであってもよい。簡略化のために、NANDストリングごとに5つのメモリセルが例示されているが、いくつかのNANDストリングは、任意の数のメモリセル(例えば、32個、64個、又はそれ以上)を含み得る。メモリセル408は、ドレイン側410からソース側412までチェーン状であってもよい。ドレイン側410では、各NANDストリング402がビット線414に接続し得る。ソース側412では、NANDストリング402がソース線416に接続し得る。
「ドレイン側選択ゲート」とは、ビット線をNANDストリング及び/又はNANDストリングのチャネルに電気的に接続するスイッチとして機能する、選択ゲートを指す。NANDストリングのドレイン側にある、ビット線とNANDストリングとの間に位置決めされた選択ゲートは、ドレイン側選択ゲートと称される。
「ソース側選択ゲート」とは、ソース線をNANDストリング及び/又はNANDストリングのチャネルに電気的に接続するスイッチとして機能する、選択ゲートを指す。ソース線の例としては、ソース側選択ゲート、ダミーワード線選択ゲートなどが挙げられる。特定の実施形態では、ソース側選択ゲートは、ソース側選択ゲート(例えば、SGS0、SGS1など)のみを含み得る。他の実施形態では、ソース側選択ゲートは、ダミーワード線選択ゲート(例えば、DWLS0、DWLS1など)のみを含み得る。更に他の実施形態では、ソース側選択ゲートは、ソース側選択ゲート(例えば、SGS0、SGS1など)、及びダミーワード線選択ゲート(例えば、DWLS0、DWLS1など)の両方を含み得る。NANDストリングのソース側にある、ソース線とNANDストリングとの間に位置決めされた選択ゲートは、ソース側選択ゲートと称される。
「ソース線」とは、電源から、関連付けられたNANDストリングの1つ以上のチャネルに電流及び/又は電圧を伝達するように構成された、構造、回路、回路構成、及び/又は関連付けられた論理を指す。特定の実施形態では、ソース線は同時に、複数のNANDストリングに電圧を伝達し、かつ/又はそこから電圧をディスチャージするように構成されている。他の実施形態では、ソース線は直列に、複数のNANDストリングに電圧を伝達し、かつ/又はそこから電圧をディスチャージするように構成されている。
特定の実施形態では、ソース制御線は、ソース線と1つ以上のNANDストリングとの間にある1つ以上のソース側選択ゲートに結合し、ソース制御線は、ソース線とNANDストリングとの間を電圧又は電流が通過するかどうかを管理する。かかる実施形態では、ソース線は、共通のソース線と称されることもある。
一実施形態では、NANDストリング402は、ソース側選択ゲート406によってソース線416に接続される。ソース制御線420(SGS及びSGSB)を使用して、ソース側選択ゲート406(トランジスタ)を制御することができる。一実施形態では、様々なNANDストリング402は、示されるように、ドレイン側選択ゲート404によってビット線414に接続される。ドレイン側選択ゲート404は、ドレイン制御線422(SGD)によって制御され得る。いくつかの実施形態では、ソース制御線及びドレイン制御線(集合的に制御線と称される)は、必ずしもNANDストリング間で共通に構成されていなくてもよい。つまり、異なる制御線を異なるNANDストリングに提供することができる。
「制御線」とは、ソースから宛先に電流及び/又は電圧を伝達するように構成された、構造、回路、回路構成、及び/又は関連付けられた論理を指す。特定の実施形態では、制御線上に供給又はディスチャージされる、アナログ電圧、電流、バイアス、及び/又はデジタル信号を使用して、スイッチ、選択ゲート、及び/又は他の電気部品を制御する。特定の制御線は、制御線が回路のどの部分を制御するか、又は制御線がどこで他の回路に結合又は接続するか、に基づいて、特定の名前を有し得る。名前付きの制御線の例としては、ワード線、ビット線、ソース制御線、ドレイン制御線などが挙げられる。「ソース制御線」とは、NANDストリングのソース側をソース線及び/又は別の回路に結合するために選択ゲートを動作させる(例えば、選択ゲートをオンにして活性化させる、オフにして非活性化させる)ように構成された、制御線を指す。「ドレイン制御線」とは、NANDストリングのドレイン側をビット線及び/又は検知回路に結合するために選択ゲートを動作させる(例えば、選択ゲートをオンにして活性化させる、オフにして非活性化させる)ように構成された、制御線を指す。
上に記載されるように、各ワード線WL0〜WLnは、WLnがドレイン側選択ゲート404に最も近いワード線である場合、1つ以上のメモリセル408を含む。描写される実施形態では、各ビット線414及びそれぞれのNANDストリング402は、三次元メモリアレイ400、ストレージブロック、消去ブロックなどの列を含む。これらの列は、チャネルと称されることもある。いくつかの実施形態では、ワード線424 WL0〜WLnは、三次元メモリアレイ400、ストレージブロック、消去ブロックなどの行を含む。いくつかの実施形態では、各ワード線WL0〜WLnは、行内の各メモリセル408の制御ゲートを接続する。代替的に、制御ゲートは、ワード線424 WL0〜WLn自体によって提供され得る。いくつかの実施形態では、ワード線は、数十、数百、数千、数百万個などのメモリセル408を含み得る。
「逐次的な順序」とは、特定のシーケンスで行われるように配置されたステップ、動作、サブステップ、又はイベントのセットを指す。「シーケンス」とは、特定の活動、イベント、又は動作が実施又は実行される順序を指す。
メモリアレイでは、逐次的な順序での使用を容易にするようにワード線を組織化又はアーキテクチャ化することができ、その結果、メモリアレイが効率的に使用される。同じ又は異なるシーケンスを、ストレージ動作のいずれかに使用することができる。
例えば、一実施形態では、メモリアレイのワード線は、ソース線に最も近いワード線から始まり、選択ゲートドレイン及び/又はビット線に最も近いワード線に向かって、各隣接するプログラムされていないワード線に逐次進む、逐次的な順序でプログラミングされ得る。別の実施例において、一実施形態では、メモリアレイのワード線は、選択ゲートドレイン及び/又はビット線に最も近いワード線から始まり、ソース線及び/又はソース選択ゲートに最も近いワード線に向かって、各隣接するプログラムされていないワード線に逐次進む、逐次的な順序でプログラミングされ得る。更に他の実施例では、最後にプログラムされたワード線の後にどのワード線をプログラムするかを選択するためのシーケンスは、逐次以外のパターンに従い得る。
ワード線424は、本開示では、ワード線の逐次的な順序(プログラミングシーケンス)418でアクセスする(例えば、プログラムする又は読み取る)ことができる。一実施形態によれば、ワード線の1つのシーケンスは、矢印のワード線の逐次的な順序(プログラミングシーケンス)418によって示唆される。ワード線がワード線の逐次的な順序(プログラミングシーケンス)418でプログラムされるとき、ワード線は、NANDストリングの一方の端部から始まるシーケンスで交互にプログラミングされる。ストレージ動作が単一のワード線で指示される場合、そのワード線は、本明細書では、選択されたワード線と称される。開示される解決策では、ワード線を、逆の順序のプログラミング(ROP)を使用してプログラムすることができる。ROPでは、ワード線の逐次的な順序(プログラミングシーケンス)418は、ドレイン側410の最も高い番号のワード線(WLn)から、ソース側412の最も低い数(WL0)までである。
「選択されたワード線」とは、特定のストレージ動作又はメモリ動作で使用するために指定されたワード線を指す。プログラミング、読み取り、又は検知などの特定のストレージ動作は、一連の1つ以上のステップを通じて、選択されたワード線のメモリセル上で実施され得る。メモリセルを消去することなどの他のストレージ動作は、一実施形態では、一連の1つ以上のステップを通じて複数のワード線のメモリセル上で同時に実施され得る。かかる実施形態では、消去動作は、複数の選択されたワード線上で実施され得る。
ストレージ動作の焦点ではない他のワード線は、選択されていないワード線と称される。「選択されていないワード線」とは、特定のストレージ動作又はメモリ動作で使用するために指定されていないワード線のセットを指す。これは、ストレージ動作を実施することが、選択されていないワード線のメモリセルのメモリ状態を変化させることを意図していないことを意味する。選択されていないワード線のメモリセルのメモリ状態の変化は、偶然であり、妨害、又は意図されていない結果とみなされ得る。
選択されていないワード線のメモリセルは、ストレージ動作ゆえにメモリ状態を変化させることを意図するものではないが、ストレージ動作の実施は、依然として、特定のバイアス又は電圧を選択されていないワード線に印加することを必要とし得、かつ/又は選択されていないワード線を含むチャネルのNANDストリングに接続する、ビット線に印加される特定のバイアス又は電圧を含み得る。特定の実施形態では、選択されていないワード線に印加されるバイアスは、全ての選択されていないワード線に同時に印加され、更に他の選択されていないワード線は、ストレージ動作を十分に行うために、選択されていないワード線の第1のセットに印加されるバイアスとは異なるバイアスを受信し得る。
「ビット線電圧」とは、ビット線に供給されるか、又はビット線内に蓄積される、電圧レベルを指す。特定の実施形態では、ビット線は、ビット線上のバイアス/電荷がメモリアレイのチャネル又はNANDストリングに提供されるかどうかを制御するスイッチ(例えば、トランジスタ)によって検知増幅器に接続する。特定の実施形態では、ビット線電圧は、略称VBLCと称されることがある。
「プログラム妨害」とは、プログラミングストレージ動作及び/又はプログラミングストレージ動作の段階の間に、それらの後に、又はそれらの結果として作り出される、電子干渉及び/又は磁気干渉のタイプを指す。
プログラム動作のために選択されたワード線(選択されたワード線)及び選択されていないワード線(全ての他のワード線)は、このワード線の逐次的な順序(プログラミングシーケンス)418においてWLn〜WL0で組織化されてもよく、ダイコントローラは、この逐次的な順序で三次元メモリアレイの各ワード線をプログラムするように構成されてもよく、それにより、隣接するワード線が、選択されたワード線の後にプログラムされる。例えば、WL43が選択されたワード線である場合、隣接するワード線WL42を、WL43の後にプログラムすることができる。
「隣接するワード線」とは、ワード線が選択されたワード線に隣接するように、メモリアレイの構造内に物理的に位置決めされたワード線を指す。
隣接するワード線のプログラミング中、結合効果又は妨害は、隣接するワード線内のメモリセルにプログラムされた状態に応じて、選択されたワード線のメモリセルに記憶された電荷のシフトを引き起こし得る。この結合効果により、選択されたワード線のメモリセルが不正確に読み取られるか、又は検知される場合がある。したがって、結合効果を考慮するために、選択されたワード線のメモリセルを読み取る際に、補償が適用され得る。
「結合効果」とは、2つの回路、回路の部分、回路構成、又は半導体を含む他の電子部品間のバイアス、電気ポテンシャル、電圧、及び/又は電磁場の変化を指す。メモリアレイでは、結合効果は、メモリセル、NANDストリングチャネル、選択ゲートなどを含む、メモリアレイの様々な構造及び/又は回路部品に対する望ましくない効果を引き起こし得る。したがって、結合効果は、これらの望ましくない効果ゆえに、本明細書において、少なくとも部分的に妨害のタイプと称されることがある。結合効果は、その効果がいつ及び/又はどのように生じるかに応じて、プログラミング妨害、プログラム妨害、又は読み取り妨害と称されることもある。
結合効果は、NANDストリングのチャネル内のバイアスレベルを管理するために使用されるゲートを選択し得る。例えば、選択ゲートに結合された1つ以上の制御線上のバイアスは、制御線内の信号によって作り出された電磁場の影響により、チャネルの電圧が上位(又はバイアスのサインに応じて下位)に結合する、チャネル内の電圧レベルに十分に強いポテンシャルを導入し得る。
この様式では、本明細書で特許請求される装置は、複数のドレイン側ダミーワード線(図示せず)からソース側ダミーワード線426に向かって進むシーケンスで各ワード線をプログラミングすることによって、三次元メモリアレイのワード線をプログラムするように構成された、ダイコントローラを備え得る。「ダミーワード線」とは、データをメモリセルに記憶するワード線のように構成された、メモリアレイ内の構造を指すが、ダミーワード線は、データを記憶するために定期的に使用されず、代わりに、電気干渉又はダミーワード線の周囲に位置決めされた電気回路構成からの妨害を補償、緩和、若しくは緩衝するように、メモリアレイにおいて位置決めされ、制御され、かつ管理される。一実施形態では、ダミーワード線は、ダミーワード線とNANDストリングとの交点に位置決めされたメモリセルのセットを含み、各メモリセルは、ダミーワード線選択ゲートによってダミーワード線に結合される。ダミーワード線上で送信される制御信号は、ダミーワード線選択ゲートの閾値電圧以上の電圧を有することができ、それにより、ダミーワード線選択ゲートは、活性化されると、バイアス又は電流が、NANDストリングのチャネル内、及びメモリセルのソース端子とドレイン端子間を通過することを可能にし得る。この様式では、ダミーワード線は、制御線として機能し得る。
一実施形態では、ダイコントローラは、ドレイン側選択ゲートに最も近いワード線(つまり、WLn)から始まり、ドレイン側選択ゲートからソース側選択ゲートに向かって逐次的に進む、三次元メモリアレイのワード線をプログラムするように構成され得る。ダイコントローラはまた、ソース側プリチャージ段階を使用してNANDストリングをプリチャージするように構成され得る。プリチャージ段階は、例示されるものなどのメモリアレイのROP中に、改善された性能を提供し得る。
一実施形態では、各メモリセルは、データを記憶するように構成される。例えば、1ビットのデジタルデータを記憶するとき、各メモリセルの可能な閾値電圧(「Vt」)の範囲は、論理データ「1」及び「0」が割り当てられた2つの範囲に分割され得る。本明細書で使用される場合、閾値電圧とは、メモリセルを活性化させるのに十分な、メモリセルのゲートに印加される電圧の大きさを指す。メモリセルがNANDトランジスタである実施形態では、閾値電圧は、トランジスタがそのソース端子とドレイン端子との間で電流を導通させる、トランジスタのゲート端子に印加される十分な電圧である。NANDタイプのフラッシュメモリの一実施例では、メモリセルが消去された後、Vtは、負であり、論理「1」と定義され得る。一実施形態では、プログラム動作後のVtは、正であり、論理「0」と定義される。
Vtが負であり、読み取りが試みられると、いくつかの実施形態では、メモリセルはオンになり、論理「1」が記憶されていることを示唆する。Vtが正であり、読み取り動作が試みられると、更なる実施形態では、メモリセルはオンにならず、論理「0」が記憶されていることを示唆する。各メモリセルは、複数のレベルの情報、例えば、複数ビットのデジタルデータを記憶することもできる。かかる実施形態では、Vt値の範囲は、データのレベルの数に分割される。例えば、各メモリセルに4つのレベルの情報が記憶され得る場合、データ値「11」、「10」、「01」、及び「00」に割り当てられた4つのVt範囲が存在する。
NANDタイプのメモリの一実施例では、消去動作後のVtは、負であり、「11」と定義され得る。正のVt値は、「10」、「01」、及び「00」の状態のために使用され得る。一実施形態では、メモリセルにプログラムされたデータとメモリセルの閾値電圧範囲との間の特定の関係は、メモリセルに採用されたデータ符号化方式に依存する。
図5及び図6は、例示的な三次元メモリアレイの異なる図を描写している。図5は、三次元メモリアレイの一部分の上面図を描写するブロック図である。図5から見ることができるように、メモリアレイは、示される矢印520の方向に延在する。一実施形態では、メモリアレイは、60〜128個の層を有し得る。他の実施形態は、60〜128個より少ない又はより多い層を有し得る。しかしながら、図5は、頂部層を示している。
図5は、メモリアレイ500の一部分の上面図を描写している。複数の円は、垂直列(例えば、チャネルとも称される、垂直列514及び垂直列516)を表す。垂直列の各々は、複数の選択トランジスタと、複数のストレージセルと、を含む。一実施形態では、垂直列の各々は、NANDストリングを実装する。垂直列の詳細を以下に提供する。メモリアレイは、示される2つの矢印520の方向に延在するため、消去ブロックは、図に描写されるよりも多くの垂直列522を含む。
「消去ブロック」とは、論理消去ブロック又は物理消去ブロックを指す。一実施形態では、物理消去ブロックは、所与の時間で(例えば、メモリダイ上のストレージセルの配線に起因して)消去され得る、所与のメモリダイ内の最も小さいストレージユニットを表す。一実施形態では、論理消去ブロックは、消去コマンドを受信したことに応答して、ストレージコントローラによって消去可能な最も小さい、ストレージユニット又はストレージブロックを表す。かかる実施形態では、ストレージコントローラが、特定の論理消去ブロックを指定する消去コマンドを受信すると、ストレージコントローラは、論理消去ブロック内の各物理消去ブロックを同時に消去し得る。所与の論理消去ブロック内の物理消去ブロックは、それらが別のダイ内に常駐する場合であっても、物理アドレス空間内で連続的であるとみなされ得ることに留意されたい。したがって、連続的という用語は、同じ物理媒体内に記憶されたデータだけでなく、別の媒体内に記憶されたデータにも適用可能であり得る。5.
図5はまた、ビット線のセット502を描写している。図5は、消去ブロックの一部分のみが描写されているため、24個のビット線を示している。24個よりも多いビット線が、消去ブロックの垂直列に接続されることが企図される。垂直列を表す円の各々は、1つのビット線504への接続を示唆する「x」を有する。
図5は、垂直列の4つの行、垂直列の4つの部分及び16の行、を有する領域を示しているが、これらの正確な数字は、例示的な実装例である。他の実施形態は、より多い又は少ない領域、領域ごとの垂直列のより多い又は少ない行、及びブロックごとの垂直列のより多い又は少ない行、を含み得る。図5はまた、垂直列がねじれていることを示している。他の実施形態では、異なるパターンのねじれを使用することができる。いくつかの実施形態では、垂直列はねじれていない。
図6は、メモリアレイ600の一部分の断面図を描写している。図5に示唆されるように、この断面図は、垂直列514及び垂直列516並びに消去ブロック部分508(図5を参照)を通って切断されている。図6の構造は、4つのドレイン側選択層SGD0、SGD1、SGD2、及びSGD3と、4つのソース側選択層SGS0、SGS1、SGS2、及びSGS3と、4つのダミーワード線層DWLL1a、DWLL1b、DWLL2a、及びDWLL2bと、データメモリセルに接続するための48個のデータワード線層WLL0〜WLL47と、を含む。他の実施形態は、4つより多い又は少ないドレイン側選択層と、4つより多い又は少ないソース側選択層と、4つより多い又は少ないダミーワード線層と、48個より多い又は少ないワード線層と、を実装し得る。複数のダミーワード線並びに複数のソース選択ゲート及びドレイン選択ゲートを含む能力は、本明細書に開示される装置及び方法(複数可)の実装を容易にし得る。
垂直列514及び垂直列516は、ドレイン側選択層、ソース側選択層、ダミーワード線層、及びワード線層を通って突出して描写されている。一実施形態では、各垂直列は、NANDストリングを含む。特定の実施形態では、垂直列の下にあり、以下に列挙される層は、基板602、基板602上の絶縁膜604、及びソース線(source line、SL)である。垂直列514のNANDストリングは、積重体の底部にあるソース端(例えば、ソース側)と、積重体の頂部にあるドレイン端(例えば、ドレイン側)と、を有する。図6は、コネクタ606を介してビット線504に接続された垂直列514を示している。トレンチ510及びトレンチ512も描写されている。消去ブロック部分506及び消去ブロック部分518は、示される消去ブロック部分508のいずれかの側に延在する。
参照を容易にするために、ドレイン側選択層SGD0、SGD1、SGD2、及びSGD3、ソース側選択層SGS0、SGS1、SGS2、及びSGS3、ダミーワード線層DWLL1a、DWLL1b、DWLL2a、及びDWLL2b、並びにワード線層WLL0〜WLL47は、集合的に導電層と称される。一実施形態では、導電層は、TiN及びタングステンの組み合わせから作製される。他の実施形態では、他の材料を使用して、ドープされたポリシリコン、タングステンなどの金属、又は金属シリサイドなどの導電層を形成することができる。いくつかの実施形態では、異なる導電層を異なる材料から形成することができる。導電層の間には、誘電体層DL0〜DL59がある。例えば、誘電体層DL49は、ワード線層WLL43の上にあり、ワード線層WLL44の下にある。一実施形態では、誘電体層は、SiO2から作製される。他の実施形態では、他の誘電体材料を使用して、誘電体層を形成することができる。
不揮発性メモリセルは、積重体内の導電層と誘電体層とを交互に通って延在する、垂直列(チャネルとも称される)に沿って形成される。一実施形態では、メモリセルは、NANDストリング内に配置される。ワード線層WLL0〜WLL47は、ストレージセル(ストレージセル、メモリセル、又はデータメモリセルとも呼ばれる)に接続する。ダミーワード線層DWLL1a、DWLL1b、DWLL2a、及びDWLL2bは、ダミーストレージセルに接続する。ダミーストレージセルはユーザデータを記憶しないが、データストレージセルは、ユーザデータを記憶するのに適格である。ドレイン側選択層SGD0、SGD1、SGD2、及びSGD3は、選択ゲートを含み、ビット線からNANDストリングを電気的に接続及び接続解除するために使用される。ソース側選択層SGS0、SGS1、SGS2、及びSGS3は、選択ゲートを含み、SLからNANDストリングを電気的に接続及び接続解除するために使用される。層(例えば、WLL、DWLL、SGD、SGSなど)は、メモリアレイ上でストレージ動作を実装する際に使用するための制御線として機能する。
図7は、閾値電圧分布曲線700を例示している。例示される電圧分布曲線は、3ビットのデータを記憶するようにプログラムされたメモリセルに関する。所与の時点で、各メモリセルは、複数のメモリ状態(データ状態とも称される)にあってもよい。メモリ状態は、消去された状態と、複数のプログラムされた状態と、を含み得る。プログラムされた状態の数は、メモリセルが記憶するようにプログラムされるビット数に対応する。
この図7を参照すると、3ビットを記憶するようにプログラムされたメモリセルは、消去された状態Er702であっても、7つのプログラムされた状態A704、B706、C708、D710、E712、F714、又はG716のうちの1つであってもよい。各電圧分布曲線は、消去された状態、又はプログラムされた状態のうちの1つに関連付けられる。更に、各閾値電圧分布曲線は、別個の閾値電圧範囲を定義し、かつ/又はそれに関連付けられ、別個の閾値電圧範囲は、複数の規定のnビットのバイナリ値のうちの別個の1つを定義するか、それに割り当てられるか、又はそれに関連付けられる。したがって、メモリセルがどの閾値電圧Vtを有するかを決定することにより、メモリセルが記憶するデータ(すなわち、ビットの論理値)を決定することが可能になる。
メモリセルにプログラムされるデータとメモリセルの閾値電圧レベルとの間の特定の関係は、メモリセルのプログラミングのために使用されるデータ符号化方式に依存する。一実施例では、グレイコード方式を使用して、データ値を閾値電圧分布曲線に割り当てることができる。「グレイコード符号化」とは、特定のビット値を、メモリセルが有することができる閾値電圧の範囲に割り当てる、番号付けシステムに基づく符号化方式のタイプを指す。ビット値は、ビットパターンが、隣接する閾値電圧範囲の間で1ビットだけ異なるように、割り当てられる。かかるビットパターンの割り当ては、閾値電圧が1つの範囲から近隣の範囲まで変化、ドリフトし得るが、意図しない変化又はドリフトが、符号化の際に2ビットの変化を引き起こすのに十分ではない可能性が高いため、有利である。この様式では、望ましくないドリフトを検出し、適合させることができる。
一実施例では、閾値電圧の範囲は、複数ビットのデータをメモリセルに符号化するために使用され得る、複数の閾値電圧範囲のうちの1つであってもよい。例えば、メモリセルが、2ビットの情報を記憶するように構成されていると仮定すると、閾値電圧の連続的な範囲は、負の下限閾値電圧と正の上限閾値、例えば、約5ボルトとの間にある。4つの範囲が定義される場合、最も低い範囲は「00」のビット割り当てを有し、次に最も高い範囲は「01」のビット割り当てを有し、次に最も高い範囲は「10」のビット割り当てを有し、最後の範囲は「10」のビット割り当てを有し得る。
当然ながら、複数ビットのデータを記憶するメモリセルは、全ての目的において、参照により本明細書に含まれる、米国特許第6222762号及び/又は同第7237074号に記載されているものなどの、グレイコード符号化又は別の符号化処理を使用することができる。
グレイコード符号化方式の下で、2ビットのデータでプログラムされたメモリセルの場合、データ値「11」は、消去された状態Er702に関連付けられた閾値電圧の範囲に割り当てられ、データ値「01」は、プログラムされた状態A704に関連付けられた閾値電圧の範囲に割り当てられ、データ値「00」は、プログラムされた状態B706に関連付けられた閾値電圧の範囲に割り当てられ、データ値「10」は、プログラムされた状態C708に関連付けられた閾値電圧の範囲に割り当てられる。データ値とメモリ状態との間の同様の関係は、3ビット、4ビット、又は他のビットのデータを記憶するようにプログラムされたメモリセルに対して行うことができる。グレイコード符号化値718は、3ビットのデータを記憶するメモリ状態720のセットに関して例示されるとおりであってもよい。
「メモリ状態のセット」とは、メモリセルがプログラムされ、かつ/又は消去されたときにメモリセルが有することができる、2つ以上のメモリ状態を指す。特定の実施形態では、メモリ状態のセット内のメモリ状態の数は、各メモリセルによって表すことができる、データビットの数に依存する。例えば、1ビットを記憶するメモリセル(SLC)は、2つのメモリ状態を有し得る。2ビットを記憶するメモリセル(MLC)は、4つのメモリ状態を有し得る。3ビットを記憶するメモリセル(TLC)は、8つのメモリ状態を有し得る。4ビットを記憶するメモリセル(QLC)は、16個のメモリ状態を有し得る。5ビットを記憶するメモリセルは、32個のメモリ状態を有し得る。
メモリセルをプログラミングする前に、プログラミング動作中のメモリセルが消去された状態Er702にあってもよい。各プログラムされた状態は、それぞれの検証電圧レベルVv(例えば、例示されるように、VvA、VvBなど)と関連付けられる。所与の目標のメモリセルは、その閾値電圧Vtが、その目標のメモリセルに割り当てられたメモリ状態に関連付けられた検証電圧レベルVvを上回る場合に、その割り当てられたメモリ状態にプログラムされる。
ページの目標のターゲットメモリセルに記憶されたデータを読み取るための読み取り動作中に、検知回路(例えば、図2に例示される読み取り/書き込み回路214の検知ブロック)は、電流がページの目標のメモリセルに接続されたビット線を通って流れるかどうかを検知する、検知動作を実施するように構成され得る。電圧供給回路構成(例えば、バイアスソース)は、目標のメモリセルの閾値電圧Vtに基づいて、電流を流すか、又は流さない、適切なレベルで、選択されたワード線及び選択されていないワード線上に電圧を供給し得る。いくつかの構成では、選択されたワード線に供給される電圧のレベルは、メモリセルの状態に応じて変化し得る。
ドライバ回路は、十分な電圧がビット線のドレイン側に印加され、セルソース電圧Vcelsrcがビット線のソース側に印加されるように、ビット線をバイアスして、電流の流れを可能にすることができるが、但し、選択されたメモリセルの閾値電圧Vtがそれを可能にすることを条件とする。「ドライバ回路」とは、アナログ又はデジタル波形のいずれかで電圧を別の回路、サブ回路、電子部品、論理、デバイス、又は装置に供給するように構成、プログラム、設計、配置、又はエンジニアリングされている、回路、サブ回路、電子部品、ハードウェア、ソフトウェア、ファームウェア、モジュール、論理、デバイス、又は装置を指す。
特定の実施形態では、ドライバ回路は、単一の電圧を、既定の大きさ及び既定の持続時間で、又は既定の大きさにランプアップ(又はチャージ)する初期の大きさで、別の回路に供給又は駆動する。特定の実施形態では、ドライバ回路は、単一の電圧を規定の大きさで別の回路に供給又は駆動し、次いで、既定の大きさから目標の大きさまでランプダウン(又はディスチャージ)する。
別の実施形態では、ドライバ回路は、複数の異なる電圧を複数の回路に供給する。複数の異なる電圧のうちの特定の電圧をアナログ電圧とすることができ、複数の異なる電圧のうちの特定の電圧を1つ以上の目標電圧までランプアップすることができ、複数の異なる電圧のうちの特定の電圧を1つ以上の目標の電圧までランプダウンすることができる。
「選択されたメモリセル」とは、プログラムパルス及び/又はプログラムストレージ動作によってプログラミング状態を変化させるように選択されている、1つ以上のメモリセルを指す。
NANDメモリアレイでは、選択されたメモリセルのセットは、選択されたワード線のメモリセルを1つ以上の目標のデータ状態にプログラムするために、プログラム検証動作の一部としてプログラムパルスを受信するように識別される、選択されたワード線に沿って位置決めされたメモリセルであってもよい。選択されたメモリセルは、一実施形態では、その目標のデータ状態にまだ到達していない、選択ワード線に沿ったメモリセルである。
ドライバ回路は、選択されたワード線及び選択されていないワード線、並びに特定のビット線に、様々な組み合わせのレベルで、及び/又は様々なシーケンスで、及び/又は様々な検知動作にわたって、電圧を供給することができる。
「ランプ」とは、初期の電圧レベルから目標の電圧レベルまで、構造をバイアスする作用を指す。典型的には、初期の電圧レベルは、接地又はほぼゼロボルトのように低く、目標の電圧レベルは、初期の電圧レベルよりも高い。かかる事例では、この関係を示唆するために、「ランプ」という用語が「アップ」という用語と一緒に使用される場合がある。しかしながら、ランプは、本明細書では、目標の電圧レベルが初期の電圧レベル未満である場合に、初期の電圧レベルから目標の電圧レベルまで、構造をバイアスするか、又はドライブするか、又はディスチャージする作用を記載するために使用され得る。かかる事例では、「ランプ」という用語が単独で使用され得るか、又はその作用が「ランプダウン」と称される場合がある。
図7は、メモリ状態Er、A、B、及びCにプログラムされたメモリセルが、メモリ状態D、E、F、及びGにプログラムされたメモリセルよりも低い閾値電圧を有することを例示している。より高い閾値電圧のメモリ状態(例えば、D、E、F、及びG)にプログラムされたワード線のメモリセルは、現在プログラムされている選択されたワード線の直前にプログラムされたワード線のメモリセルに対して、より多くのプログラム妨害を引き起こす傾向がある。正規順序のプログラミング(NOP)を使用したワード線のプログラミング順序では、図4のWLnのプログラミングは、WLn−1に対するプログラム妨害を引き起こし得る。逆の順序のプログラミング(ROP)を使用したワード線のプログラミング順序では、図4のWLn−1のプログラミングは、WLnに対するプログラム妨害を引き起こし得る。このプログラム妨害は、低い閾値電圧(例えば、Er、A、B、及びC)を有するワード線のメモリセルにとって特に問題となる。
このプログラム妨害のように、チャネル内の結合効果は、低い閾値電圧(例えば、ソース側に最も近い消去された状態のもの)を有するメモリセルが閾値電圧を変化させる(A状態などのより高い閾値電圧に「プログラムされた」状態になる)ことを引き起こし得る。これは、ソース側選択ゲートが異なるレベルの閾値電圧で構成され得る(図9を参照)が、ドレイン側の選択ゲートが閾値電圧のレベルと同様の又は同じレベルを有し得るため、ソース側プリチャージ段階中に生じることがあり、ドレイン側プリチャージ段階中では生じない。図17に関連して記載されるソース側プリチャージの方法1700は、チャネル内の結合効果を相殺し得る。
図8は、メモリセルプログラミング処理800の一実施形態を例示するフローチャートである。メモリセルプログラミング処理800は、ダイコントローラなどのコントローラによって実施され得る。ブロック802において、プログラム電圧(PROGRAM voltage、Vpgm)及びプログラムカウンタ(program counter、PC)を初期値に設定することができる。V(pgm)は、メモリセルプログラミング処理800の第1の繰り返しのための、選択されたワード線に印加されるプログラム電圧である。このプログラム電圧を、処理中に繰り返しステップアップすることができる。プログラムカウンタは、メモリセルがプログラムパルスの許可された数内でプログラムされない場合に、プログラミングをキャンセルすることができるように、どれだけ多くのプログラムパルスが印加されたかを追跡する。
一実施形態では、電圧をブーストするための初期値をブロック802で確立することもできる。ブースト電圧の値は、プログラム電圧の大きさに依存し得る。例えば、処理中にプログラム電圧の大きさを増加させると、ブースト電圧の大きさもステップアップすることができる。
ブースト電圧の値は、プログラミングのために選択されたワード線に対するワード線の位置に依存し得る。実装例に応じて、ドレイン側ワード線のための(所与のプログラムループ内の)ブースト電圧の大きさは、ソース側ワード線のブースト電圧より小さくても、大きくても、又は同じであってもよい。また、いくつかの実装例では、選択されたワード線付近のワード線でわずかにより大きい大きさのブースト電圧を使用することは、選択されたワード線付近のNANDストリングチャネル内のポテンシャル勾配を低減するのに役立つ場合があり、ひいては、チャネル内のホット電子の発生を低減し得る。
ブロック804において、メモリアレイのNANDストリングチャネルをプリチャージすることができる。これは、本明細書ではプリチャージ段階と称される。プリチャージ段階は、NANDストリングのチャネル内に1つ以上のプリチャージ電圧を確立することを伴う場合があり、それにより、プログラミングパルスが、選択されたワード線に印加されると、特定のNANDストリングがプログラミングされるのを阻止することができる。特定の実施形態では、メモリアレイのアーキテクチャは、全てのチャネルが一緒にプリチャージされるように、NANDストリングチャネルのソース側にある共通のソース線に接続されている、各NANDストリングチャネルを含み得る。その結果、かかる実施形態では、プログラミングシーケンスがドレイン側からソース側に向かっているとき、各チャネルがプリチャージされ得る。
別の実施形態では、メモリアレイのアーキテクチャは、チャネルが選択的にプリチャージされ得るように、NANDストリングチャネルのソース側にある別のソース線制御線(複数可)に接続されている、各NANDストリングチャネルを含み得る。その結果、かかる実施形態では、プログラミングシーケンスがドレイン側からソース側に向かっているとき、特定のチャネルがプリチャージされ得る一方で、他のチャネルはプリチャージされない。かかる実施形態では、例えば、プログラムされていないチャネルは、選択的にプリチャージされないことがある。
ブロック806では、プログラムが阻止されたNANDストリングのチャネル内の電圧をブーストすることができる(これは単に、「チャネルブースト」又は「ブースト段階」と称されることがある)。プログラムが阻止されたNANDストリングは、選択されたワード線に沿ってプログラムされているメモリセルを有していないものである。つまり、意図される実装例では、選択されたワード線に印加されるプログラムパルスは、選択されていないNANDストリング上のメモリセルの閾値電圧を変更し得ない。かかるメモリセルは、本明細書では選択されていないメモリセルとも称される。プログラムが阻止されたNANDストリングのチャネルをブーストすることは、プログラム妨害を防止するのに役立つ場合がある。
ブロック808において、プログラムパルス(例えば、プログラミング電圧)を選択されたワード線に印加することができる一方、プログラムが阻止されたNANDストリングのチャネルをブーストすることができる。また、プログラミング(例えば、選択されたメモリセル)を受信するメモリセルを有するNANDストリングに関連付けられたビット線に「プログラム可能な」電圧を印加することができる。プログラミングパルスを受信することにより、メモリセルは、その閾値電圧が変更されてもよい。いくつかのアーキテクチャでは、プログラム阻止電圧は、約2.2Vであり得るが、これは設計に基づいて変化し得る。プログラムされているメモリセルに関連付けられたビット線は、プログラム可能な電圧で保たれ得る。いくつかの実装例では、プログラム可能な電圧は、約0Vであり得るが、これは設計に基づいて変化し得る。
ブロック810において、検証処理を実施して、メモリセルが目標の閾値電圧にプログラムされているかどうかを決定することができる。決定ブロック812において、検証が合格した場合、ブロック814においてプログラミング処理を正常に完了することができる(状態=合格)。決定ブロック812において、プログラムされたように十分な数のメモリセルが検証されなかった場合、ダイコントローラは、決定ブロック816において、プログラムループカウンタ(PC)が最大値PC(MAX)未満であるかどうかを決定し得る。値PC(MAX)は、例えば、いくつかの実装では、3〜6の範囲であってもよい。
決定ブロック816においてプログラムカウンタ(PC)が最大カウントPC(MAX)よりも大きい場合、プログラム処理は失敗したとみなすことができる(ブロック818)。プログラムカウンタ(PC)が最大値(例えば、6)未満である場合、プログラムカウンタ(PC)を1ずつ漸増させることができ、ブロック820において、プログラミング電圧Vpgmを次の値までステップアップすることができる。いくつかの実施形態では、ブロック820において、ブースト電圧をステップアップすることもできる。ブロック820に続いて、処理は、ブロック804にループバックして、選択されたワード線に次のプログラムパルスを準備して印加することができる。
プログラミングパスが完了した後、メモリセルのプログラムされた閾値電圧分布内にある読み取り基準電圧を使用して、メモリセルからデータを読み取ることができる。所与のメモリセルの閾値電圧が読み取り基準電圧のうちの1つ以上を上回るか又は下回るかどうかを試験することにより、ダイコントローラは、メモリセルの閾値電圧によって表される記憶された値を決定することができる。
メモリセルが正しくプログラムできない場合、Vpgmが最も高い値に到達している場合があり、メモリセル上の閾値電圧が、通常プログラムされるメモリセルのものよりも高い場合がある。これは、いくつかの数のメモリセルが、正常にプログラムされたメモリセル上に見出され得る閾値電圧よりも高い閾値電圧を有し得る、特定のメモリ領域(例えば、フラッシュメモリブロック)内のメモリセルへの閾値電圧の分布をもたらし得る。かかるセルは、当業者によって、オーバープログラムされたメモリセルと称されることがある。
図9は、一実施形態による、プリチャージ段階900の間及びその後のNANDストリングを例示している。複数のソース側選択ゲート912及びダミーワード線選択ゲート914を有するNANDストリングは、ソース側プリチャージ段階902中及びソース側プリチャージ段階904後の状態で示されている。
ソース側プリチャージ段階902中、ソース側選択ゲート912 SGSB及びSGSは、それぞれ2.5V及び2Vの閾値電圧を有し、制御線を介してSGSB及びSGSに供給される、SGSプリチャージ信号(例えば、電圧)Vsgspchによってオンにされ得る。SGSプリチャージ信号Vsgspchは、例えば、約6.4Vの電圧であってもよい。それぞれ0V及び1Vの閾値電圧を有するダミーワード線選択ゲート914(ソース側)DWLS0及びDWLS1は、パス電圧Vpassによってオンにされ得る。このパス電圧Vpassは、例えば、約7.0Vであり得る。これにより、例えば、ソース線に印加された2.20eVのソース線電圧Vddをチャネルに通過させて、ワード線(WL0及びWLn)の下及び/又はその周囲のチャネルのポテンシャルを上昇させることが可能になる。「ダミーワード線選択ゲート」とは、ダミーワード線に結合された選択ゲートを指す。
ROPプログラミングによる消去されたメモリセルを有する、選択されていないワード線WL0及び選択されたWLnは、例えば、1.3Vのチャネルプリチャージ電圧信号Vchpchなどの比較的低い電圧によってオンにされ得る。WL0及びWLnのメモリセルを活性化することにより、プリチャージポテンシャルVddを、選択されたワード線WLnの下及び/又はその周囲で上昇させることができる。WLnは、プログラムされるワード線である、選択されたワード線906である。ドレイン側の選択ゲートは、チャネルポテンシャルが増加するように、プリチャージ段階中にオフにされる。したがって、SGD選択ゲートは、ドレイン側のチャネルを遮断、接続解除/結合解除する、約0ボルトのVssにバイアスされる。これにより、NANDストリングのチャネルのポテンシャルをVdd又は約2.20eVに上昇させることができる。上昇したチャネルポテンシャルは、マルチプログラミングフェーズのプログラミングストレージ動作の特定のプログラミングフェーズ中に、選択されていないメモリセルである、選択されたワード線906のメモリセルのプログラミングを効果的に阻止するために、ブースト段階中にチャネルポテンシャルを十分に高く上昇させるために必要とされるプリチャージを提供する。
ワード線及び/又は選択ゲート上のプリチャージポテンシャル及び/又は電圧は、バイアスソース920によって提供され得る。「バイアスソース」とは、メモリアレイの1つ以上の構成要素に電圧を供給するように構成された、回路、回路構成、論理、又は構成要素のセットを指す。バイアスソースは、1つ以上の制御線を使用して電圧を伝達することができる。特定の制御線は、メモリアレイのどの部分が制御線を制御するか、例えば、ワード線及びビット線が制御線のタイプであるかに基づいて、特定の名前を有することができる。
バイアスソースによって供給される電圧の大きさ、及び供給される電圧レベルが増加するか又は減少するかどうかは、コントローラが実行される動作に依存する。動作中の一時点において、バイアスソースによって提供される電圧レベルは、接地若しくはゼロ電圧、又はゼロに実質的に近いレベルから、所望の動作を実装するようにバイアスソースに結合された構成要素によって必要とされる所望の電圧レベルまで増加する、アナログ信号を含み得る。バイアスソースに結合された構成要素に印加される電圧が増加する場合、電圧レベルが変化する間の期間は、本明細書では、チャージ、プリチャージ、又はランプアップと称される。
動作中の別の時点において、バイアスソースによって提供される電圧レベルは、所望の動作を実装する特定の段階のためにバイアスソースに結合された構成要素によって必要とされる電圧レベルを維持するように構成された、アナログ信号を含み得る。バイアスソースに結合された構成要素に印加される電圧は実質的に所望の電圧レベルに留まる場合、期間は、本明細書では、定常状態又は安定と称される。
動作中の別の時点において、バイアスソースによって提供される電圧レベルは、所望の動作のために、所望の電圧レベルから、より低い電圧レベル、接地レベル、若しくはゼロ電圧、又は実質的にゼロに近いレベルまで減少する、アナログ信号を含み得る。バイアスソースに結合された構成要素に印加される電圧が減少する場合、電圧レベルが変化する間の期間は、本明細書では、ディスチャージ、ポストチャージ、又はランプダウンと称される。ブースト静電容量908は、チャネルに固有であってもよく、それにより、追加されたプリチャージポテンシャルは、いくらかの期間にわたって記憶され、プログラミング中のブーストを阻止するのを支援するために利用可能である。
ソース側プリチャージ段階904の後、ソース制御線SGSB及びSGSなどのソース側選択ゲート、並びに/又はダミーワード線選択ゲート(例えば、SGSB、SGS、DWLS0、及びDWLS1)上のアナログ信号/電圧は、Vss、約0Vまでランプダウンされる。ソース側選択ゲート上の電圧が減少すると、特定の選択ゲートが、関連付けられたトランジスタを他の前にオフにする。
具体的には、ランプダウン速度が全てのソース側選択ゲートと同じである場合、最も高い閾値電圧を有する、ソース側選択ゲート及び関連付けられたトランジスタが最初にオフになり、チャネルが遮断され/オフになり、チャネルを絶縁する(例えば、チャネルを浮遊させる)ことができる。図9の実施例では、SGSBソース側選択ゲートは、例示されるように、2.5VのVtを有する最も高い閾値電圧ゲート918であり、ひいては、閉止される最も速い(例えば、最も早い)ゲートである。
チャネルが浮遊する(ドレイン側及びソース側の両方がオフにされる)状態では、プリチャージ段階中に蓄積されたチャネル内のポテンシャル(例えば、電圧)は、まだオフにされていないソース側選択ゲートの電圧が依然としてランプダウンしている影響により、負のポテンシャルに向かって結合し始める。この実施例では、ソース側選択ゲートSGS、DWLS0、DWLS1は、ランプダウンされているが、依然として約7.0V〜0Vの電圧(Vss)を有する。この影響は、ダミーワード線の下のチャネルを約−2.5eVのポテンシャルに負に結合させ、これにより、DWL1とWL0との間のチャネルにポテンシャル勾配916を作り出す。これは、ソース側に示される2.20eVのVdd間の約4.7eVの差で例示されている。一実施形態では、この結合効果は、プリチャージ段階中に作り出された、チャネル内のポテンシャルを打ち消すことができる。
その結果、より低いワード線(例えば、WL0、WL1、...WLnなど)では、ブースト静電容量908は、中央及び上部のワード線に固有のものよりも小さい。結果として、ブースト漏れ910は、ポテンシャル勾配916により、より低いワード線の下に誘導され得る。このブースト漏れ910は、プログラムストレージ動作中のプログラムパルスの印加中のプログラム妨害により、より低いワード線上の消去されたセルの閾値電圧を、より高い閾値電圧状態に変化させることができる。
特許請求される解決策の一実施形態では、ダイコントローラ206は、プログラムストレージ動作のプリチャージ段階中にメモリアレイのNANDストリングのチャネルにおけるポテンシャル勾配916の形成を緩和するように構成され得る。特許請求される解決策の別の実施形態では、ダイコントローラ206は、選択されたワード線に沿って、選択されていないメモリセルのNANDストリング内の電圧をプリチャージ及びブーストするように構成されてもよく、それにより、選択されていないメモリセルが、プログラミングされるのを阻止する。1つ以上の実施形態では、ポテンシャル勾配916の緩和は、プリチャージ段階が完了するときに、ソース側選択ゲートが互いに対してどのように及び/又はいつディスチャージするかを管理することによって達成され得る。
1つ以上の他の実施形態では、選択されたワード線にプログラミングパルスが印加されると、選択されたワード線の選択されていないメモリセルのプログラミングが阻止されるように、NANDストリング内の電圧のプリチャージ及び/又はブーストを実施することができる。ダイコントローラがソース側プリチャージ段階を実装する実施形態では、ダイコントローラは、プログラミングストレージ動作中の選択されていないメモリセルのチャネルの結合効果を緩和することによって、選択されたワード線の選択されていないメモリセルのプログラミングを阻止することができる。ダイコントローラは、いつ及びどのようにチャネルがソース線から遮断されるかを管理することによって、結合効果を緩和することができる。
図10は、T0〜T6の時間軸上の波形を示す一実施形態による、遅延ディスチャージシーケンス1000を例示している。「ディスチャージシーケンス」とは、ディスチャージ動作を実施するためのシーケンス又は順序を指す。ディスチャージシーケンスは、制御線、選択ゲート、及び/又はトランジスタなどの電気部品若しくは回路に存在するか、又はそれらに印加された電圧をディスチャージすることに関連して使用され得る。ディスチャージされる電気部品(複数可)又は回路(複数可)が特定の逐次的な順序で別々にディスチャージされてもよく、又はこれらのうちの2つ以上が特定の逐次的な順序で一緒にディスチャージされてもよい。
この遅延ディスチャージシーケンス1000は、ROPプログラムストレージ動作の一部として、三次元メモリアレイをプリチャージした後、又はプリチャージ段階が完了した後に、実装され得る。かかる三次元メモリアレイは、図4に例示されるものと同様であり得、各NANDストリングのソース側選択ゲートとワード線との間に位置決めされた少なくとも1つのダミーワード線を備え得る。少なくとも1つのダミーワード線は、ダミーワード線選択ゲートを介して、各NANDストリングのチャネルに結合され得る。ソース側選択ゲートSGSは第1の閾値電圧を有し得、ダミーワード線D710は第2の閾値電圧を有し得る。
遅延ディスチャージシーケンス1000では、SGDは、(1つを超えるSGDが存在し、各々が例示されるものと同じSGD信号を受信し得る場合)ドレイン側選択ゲートに印加された信号を示唆し、SGSは、時間軸T0〜T6の間のソース側選択ゲートに印加された信号を示唆する。DWLSは、ソース側の少なくとも1つのダミーワード線に印加された信号を表し、WLnは、時間軸T0〜T6の前及び間のプログラミングのために選択されたワード線に印加された信号を表す。
一実施形態では、ROP動作のプリチャージ段階は、時間T0で終了し得る。別の実施形態では、ROP動作のプリチャージ段階は、時間T1で終了し得、プリチャージ段階が完了すると、本明細書に記載の特許請求される解決策を適用することができる。
T0において、ダイコントローラ内に構成されたディスチャージ回路は、SGS及びDWLSを一緒にディスチャージすることができ(黒い実線で示す)、これにより、先に考察されたような消去上裾の問題をもたらす場合がある。一緒にディスチャージされると、SGSは、より高いVt(「x」及び実線SGSによって例示される)のため、DWLSの前に遮断し得る。
しかしながら、特許請求される解決策の実施形態では、ディスチャージ回路は、少なくとも1つのダミーワード線選択ゲートをディスチャージした後にソース側選択ゲートSGSをディスチャージするように構成され得る(時間T0の後に始まる破線によって図10に示される)。SGSは、(ソース側選択ゲートSGSの)第1の閾値電圧が(ダミーワード線選択ゲートDWLSの)第2の閾値電圧よりも大きいため、少なくとも1つのダミーワード線選択ゲートの後にディスチャージされ得る。
複数のソース側選択ゲート及び複数のソース側ダミーワード線選択ゲートを有する実施形態では、ディスチャージ回路は、複数のソース側選択ゲートの閾値電圧が複数のソース側ダミーワード線選択ゲートの閾値電圧よりも大きい場合、複数のソース側ダミーワード線選択ゲートをディスチャージした後に、複数のソース側選択ゲートをディスチャージするように構成され得る。
DWLS上のVpassが実質的にディスチャージされるときに、時間T0の後、例えば、T1などまで、SGSからのVsgspchのディスチャージを遅延させると、ソース側選択ゲートがディスチャージされるときに、ポテンシャル勾配916が作り出されることを低減又は排除することによって、図9に関して記載されるブースト漏れ910を防止又は緩和することができる。ソース側選択ゲートSGSのディスチャージのタイミングのねじれにより、チャネルがソース線に結合されたままとなり、DWLSへの電圧の影響が緩和され、チャネルが負の結合を経験することが緩和又は防止される。
その結果、T2及びT3でのブースト段階の準備中、並びにブースト段階自体の間、十分なプリチャージがチャネル内に維持される。「ブースト段階」とは、メモリアレイの1つ以上の構成要素内の電圧が特定の期間にわたって目標のレベルまで上昇される、プログラミング動作内のある段階を指す。
一実施形態では、ブースト段階は、選択されたワード線の選択されたメモリセルをプログラミングする前に使用される。かかる実施形態では、チャネル内の電圧は、選択されたワード線に結合されたメモリセルが、それらのプログラミング状態を変化させる(例えば、NANDメモリセル、閾値電圧)ことを阻止するのに十分高く上昇される。チャネルの電圧を上昇させ、次いで、チャネルが浮遊することを可能にすることによって、チャネルと、選択されたワード線に印加されるプログラミングパルスとの間の電圧差が最小限に抑えられ、それにより、選択されていないメモリセルのプログラミングが緩和される。
一実施形態では、ブースト段階は、時間T4で開始し得る。T4でブースト電圧Vddが印加される場合、選択されていないメモリセルのチャネルは、選択されたワード線906(WLn)にVpgmプログラミング電圧が印加されると、T5とT6との間でプログラミングを阻止するのに十分にブーストされ得る。
図11は、T0〜T6の時間軸上の波形を示す一実施形態による、遅延ディスチャージシーケンス1100を例示している。「ディスチャージシーケンス」とは、ディスチャージ動作を実施するためのシーケンス又は順序を指す。ディスチャージシーケンスは、制御線、選択ゲート、及び/又はトランジスタなどの電気部品若しくは回路に存在するか、又はそれらに印加された電圧をディスチャージすることに関連して使用され得る。ディスチャージされる電気部品(複数可)又は回路(複数可)が特定の逐次的な順序で別々にディスチャージされてもよく、又はこれらのうちの2つ以上が特定の逐次的な順序で一緒にディスチャージされてもよい。
この遅延ディスチャージシーケンス1100は、ROPプログラムストレージ動作の一部として、三次元メモリアレイをプリチャージした後、又はプリチャージ段階が完了した後に、実装され得る。かかる三次元メモリアレイは、図4に例示されるものと同様であり得、各NANDストリングのソース側選択ゲートとワード線との間に位置決めされた少なくとも1つのダミーワード線を備え得る。少なくとも1つのダミーワード線は、ダミーワード線選択ゲートを介して、各NANDストリングのチャネルに結合され得る。ソース側選択ゲートSGSは第1の閾値電圧を有し得、ダミーワード線D710は第2の閾値電圧を有し得る。
遅延ディスチャージシーケンス1100では、SGDは、(1つを超えるSGDが存在し、各々が例示されるものと同じSGD信号を受信し得る場合)ドレイン側選択ゲートに印加された信号を示唆し、SGSは、時間軸T0〜T6の間のソース側選択ゲートに印加された信号を示唆する。DWLSは、ソース側の少なくとも1つのダミーワード線に印加された信号を表し、WLnは、時間軸T0〜T6の前及び間のプログラミングのために選択されたワード線に印加された信号を表す。
一実施形態では、ROP動作のプリチャージ段階は、時間T0で終了し得る。別の実施形態では、ROP動作のプリチャージ段階は、時間T1で終了し得、プリチャージ段階が完了すると、本明細書に記載の特許請求される解決策を適用することができる。
T0において、ダイコントローラ内に構成されたディスチャージ回路は、SGS及びDWLSを一緒にディスチャージすることができ(黒い実線で示す)、これにより、先に考察されたような消去上裾の問題をもたらす場合がある。一緒にディスチャージされると、SGSは、より高いVt(「x」及び実線SGSによって例示される)のため、DWLSの前に遮断し得る。加えて、DWLSは、より高いVt(信号DWLS上の「x」及び実線によって例示される)のため、選択されたワード線の前に遮断し得る。
しかしながら、例示される実施形態では、ディスチャージ回路は、最初に、選択されたワード線WLn(時間T0の後に始まる破線によって図11に示される)を、次いで、少なくとも1つのダミーワード線選択ゲート(時間T1aの後に始まる破線によって図11に占めされる)を、次いで、ソース側選択ゲートSGS(時間T1bの後に始まる破線によって図11に示される)を、ディスチャージするように構成され得る。ディスチャージシーケンスは、SGSが、少なくとも1つのダミーワード線選択ゲート及び選択されたワード線の後に、最後にディスチャージするように、ねじれていてもよい。特定の実施形態では、このディスチャージシーケンスを使用することができ、これは、ダミーワード線選択ゲートDWLSの閾値電圧が、選択されたワード線よりも大きくてもよく、ソース側選択ゲートSGSの閾値電圧が、ダミーワード線選択ゲートDWLSの閾値電圧よりも大きくてもよいためである。
DWLS上のVpassが実質的にディスチャージされるときに、時間T0の後、例えば、T1a及びT1bなどまで、SGSからのVsgspchのディスチャージを遅延させると、ソース側選択ゲートがディスチャージされるときに、ポテンシャル勾配916が作り出されることを低減又は排除することによって、図9に関して記載されるブースト漏れ910を防止又は緩和することができる。ソース側選択ゲートSGSのディスチャージのタイミングのねじれにより、チャネルがソース線に結合されたままとなり、DWLSへの電圧の影響が緩和され、チャネルが負の結合を経験することが緩和又は防止される。
その結果、T2及びT3でのブースト段階の準備中、並びにブースト段階自体の間、十分なプリチャージがチャネル内に維持される。「ブースト段階」とは、メモリアレイの1つ以上の構成要素内の電圧が特定の期間にわたって目標のレベルまで上昇される、プログラミング動作内のある段階を指す。
一実施形態では、ブースト段階は、選択されたワード線の選択されたメモリセルをプログラミングする前に使用される。かかる実施形態では、チャネル内の電圧は、選択されたワード線に結合されたメモリセルが、それらのプログラミング状態を変化させる(例えば、NANDメモリセル、閾値電圧)ことを阻止するのに十分高く上昇される。チャネルの電圧を上昇させ、次いで、チャネルが浮遊することを可能にすることによって、チャネルと、選択されたワード線に印加されるプログラミングパルスとの間の電圧差が最小限に抑えられ、それにより、選択されていないメモリセルのプログラミングが緩和される。
一実施形態では、ブースト段階は、時間T4で開始し得る。T4でブースト電圧Vddが印加される場合、選択されていないメモリセルのチャネルは、選択されたワード線906(WLn)にVpgmプログラミング電圧が印加されると、T5とT6との間でプログラミングを阻止するのに十分にブーストされ得る。
図12は、T0〜T6の時間軸上の波形を示す一実施形態による、遅延ディスチャージシーケンス1200を例示している。この遅延ディスチャージシーケンス1200は、ソース側選択ゲートが、各NANDストリングに結合された複数のソース側選択ゲート(例えば、SGS0、SGS1、SGS2)を含む、三次元メモリアレイによって実装され得る。例示される実施形態では、メモリアレイは、ダミーワード線を含まなくてもよく、ソース側選択ゲートは、複数のソース側選択ゲート(例えば、SGS0、SGS1、SGS2)を使用して実装され得る。
一実施形態では、複数のソース側選択ゲート(例えば、SGS0、SGS1、SGS2)のうちの1つのソース側選択ゲートは、他の選択ゲートよりも高い閾値電圧を有し得る。例えば、SGS0が2.5VのVtを有し、SGS1が2.0VのVtを有し、SGS2が2.0VのVtを有する、と仮定する。かかる構成では、ダイコントローラがSGS0、SGS1、及びSGS2を一緒にディスチャージする場合、SGS0は、より高いVt(「x」及び実線SGS0によって例示される)のため、SGS1及びSGS2の前に、関連付けられたトランジスタをオフにする。しかしながら、チャネルの早期の遮断を回避するために、一実施形態では、ダイコントローラは、他のソース側選択ゲートが実質的にディスチャージされた後に、最も高い閾値電圧でソース選択ゲートをディスチャージするように構成されている。この波形は、破線で例示されている。例示される実施例では、最も高いVtを有するソース側選択ゲートは、SGS0である。
図10に例示されるものと同様の波形を有する別の実施形態では、メモリアレイは、ワード線に隣接する少なくとも1つのダミーワード線(図12には図示せず)を含み得る。更に、複数のソース側選択ゲートを、ソース線と少なくとも1つのダミーワード線との間のNANDストリングに沿って位置決めすることができ、複数のソース側選択ゲートの各々は、異なる閾値電圧を有し得る。SGS0、SGS1、及びSGS2は、複数のソース側選択ゲート(この場合は3つ)を駆動する信号を表す。例えば、SGS0が3.0VのVtを有し、SGS1が2.5VのVtを有し、SGS2が2.0VのVtを有する、と仮定する。
時間T0に先行するプリチャージ段階中、Vsgspchは、これらのソース側選択ゲート(例えば、SGS0、SGS1、及びSGS2)を駆動して、プリチャージポテンシャルをNANDストリングに沿ってチャネル内に蓄積させることができる。T0において、ダイコントローラのディスチャージ回路は、SGS1及びSGS2を一緒にディスチャージし、3.0VのVtを有するSGS0が、SGS1及びSGS2のVtsよりも高いVtを有するため、T1までSGS0のディスチャージを遅延させ得る(破線セグメントを参照)。
最も高い閾値電圧を有する複数のソース側選択ゲートのうちのあるソース側選択ゲートを、複数のソース側選択ゲートのうちの他のソース側選択ゲートのディスチャージ後に、ディスチャージすることによって、ダイコントローラは、SGS1、SGS2、又はDWLS(図12では図示せず)上の電圧のため、チャネル内のポテンシャルが負に結合しない十分な期間にわたって、チャネルをソース線に電気的に結合されたままにすることができる。その結果、プログラミングストレージ動作中、十分なプリチャージが維持される。
図13は、T0〜T6の時間軸上の波形を示す一実施形態による、遅延ディスチャージシーケンス1300を例示している。図10及び図12の実施例と同様に、この遅延ディスチャージシーケンス1200のメモリアレイは、複数のソース側選択ゲートSGS0〜SGS2と、1つ以上のSGDと、選択されたワード線906WLnを含むワード線に結合されたメモリセルのセットと、複数のダミーワード線と、を含み得る。この実施例では、SGS1は、ダミーワード線DWLS1、DWLS0(例えば、図10のDWL)よりも大きい閾値電圧を有し、ダイコントローラは、チャネルがプリチャージ段階の間に他のSGS及びDWLに近いポテンシャル勾配を形成しない、又は形成を最小限に抑えるように、SGS1のディスチャージを管理する。ダイコントローラは、プログラムストレージ動作のプリチャージ段階中に、NANDストリングのチャネルでのポテンシャル勾配の形成を緩和するように構成され得る。別の実施形態では、ダイコントローラは、選択されたワード線に沿って、選択されていないメモリセルの各NANDストリングのチャネル内の電圧をプリチャージ及びブーストするように構成されてもよく、それにより、選択されていないメモリセルが、プログラミングされるのを阻止する。
図13は、他のソース側選択ゲートSGS0、SGS2を実質的にディスチャージした後、並びにダミーワード線DLWS0及びDWLS1を実質的にディスチャージした後に、SGS1をディスチャージするダイコントローラを例示している。破線は、SGS0、SGS2、DWLS1、及びDWLS0がT0でディスチャージを開始した後に、時間T1でディスチャージを開始するSGS1で駆動する信号を示している。当業者であれば、SGS1は、トランジスタを活性化又は非活性化し、ひいては、チャネルをソース線に電気的に接続するかどうかを制御するために、制御線を介してトランジスタに送達される信号を表すことを認識する。
図14は、T0〜T6の時間軸上の波形を示す一実施形態による、負のキック1400を含むディスチャージシーケンスを例示している。ダイコントローラは、負のキック1400を含むディスチャージシーケンスを実装する。三次元メモリアレイは、各NANDストリングのソース側選択ゲートとワード線との間に位置決めされた少なくとも1つのダミーワード線を備え得る。少なくとも1つのダミーワード線は、ダミーワード線選択ゲートを介して、各NANDストリングのチャネルに結合され得る。ソース側選択ゲートは第1の閾値電圧を有し得、ダミーワード線選択ゲートは第2の閾値電圧を有し得る。複数のソース制御線は、ソース側ダミーワード線の第2の閾値電圧よりも高い、第1の閾値電圧を有し得る。
一実施形態では、ディスチャージ回路は、プリチャージ段階の終了時に、ソース側選択ゲートSGS及びダミーワード線DWLSを同時にディスチャージする。ディスチャージ回路は、ダミーワード線選択ゲート及びソース側選択ゲートを同時にディスチャージしながら、ダミーワード線選択ゲートDWLSに負のキックを印加することができる。負のキックは、DWLS上の破線によって例示されている。
「キック」とは、電圧ドライバによって送達される電圧パルスを指し、電圧パルスは、かかる電圧パルスよりも高く、速い電圧パルスが通常、同じ電気回路又は構成要素に送達される、速度及び大きさで送達される。「パルス」とは、迅速に上昇し、その後比較的短い持続時間内で下降する、アナログ信号を指す。特定の実施形態では、パルスは、ピークレベルまで迅速に上昇し、その後迅速に下降する、短い電圧レベルの増加を含み得る。
「負のキック」とは、負のバイアス又は負のポテンシャルを有する、キックを指す。負のキックはまた、特定の電気部品又は制御線に通常印加されるバイアスのサインとは反対のサインであるキックを含み得る。負のキックは、第1の閾値電圧が第2の閾値電圧よりも大きいことに応答して印加され得る。
ダミーワード線DWLSに負のキックを印加することにより、DWLSを、SGSなどの他のソース側選択ゲートよりも速くディスチャージさせることができる。この様式では、チャネルは、DWLSからの潜在的な結合効果にさらされない。その代わりに、ワード線に最も近いDWLSは、チャネルがDWLSからの結合効果にさらされないように、SGSと同じ時間で又はSGSの前に遮断する。
別の実施形態では、メモリアレイは、複数のソース側選択ゲート及び複数のソース側ダミーワード線選択ゲートを含み得る。この実施形態では、複数のソース側選択ゲートは、複数のソース側ダミーワード線選択ゲートのVtsよりも高いVtを有する。
かかる実施形態では、ディスチャージ回路は、ダミーワード線選択ゲート及びソース側選択ゲートを同時にディスチャージしながら、複数のソース側ダミーワード線選択ゲートに負のキックを印加することができる。この様式では、複数のソース側ダミーワード線選択ゲートをディスチャージする前又はそれまでに、複数のソース側ダミーワード線選択ゲートをディスチャージする必要がある。この実施形態では、負のキックの大きさ及び持続時間は、複数のソース側ダミーワード線選択ゲートをディスチャージする前又はそれまでに、複数のソース側ダミーワード線選択ゲートをディスチャージさせるように構成される。
負のキックを印加することにより、チャネルプリチャージ電圧が維持される。ブースト電圧VddがT6で印加される場合、選択されていないワード線は、選択されたワード線906(WLn)にVpgmプログラミング電圧が印加されると、T5とT6との間のプログラミングを阻止するのに十分にブーストされ得る。
図15は、T0〜T6の時間軸上の波形を示す一実施形態による、正のキック1500を含むディスチャージシーケンスを例示している。ダイコントローラは、正のキック1500を含むディスチャージシーケンスを実装する。三次元メモリアレイは、各々がソース側選択ゲートSGSと、少なくとも1つのダミーワード線DWLSと、複数のワード線と、を有する、複数のNANDストリングを備え得る。例示される波形の実施形態では、SGSは、少なくとも1つのDWLSよりも高い閾値電圧を有し得る。
一実施形態では、ディスチャージ回路は、プリチャージ段階の終了時に、ソース側選択ゲートSGS及び少なくとも1つのダミーワード線DWLSを同時にディスチャージする。ディスチャージ回路は、ダミーワード線選択ゲート及びソース側選択ゲートを同時にディスチャージしながら、ソース側選択ゲートSGSに正のキックを印加することができる。正のキックは、SGS上の破線によって例示されている。
「正のキック」とは、正のバイアスを有するキックを指す。正のキックはまた、特定の電気部品又は制御線に通常印加されるバイアスのサインと同じサインであるサインのものである、キックを含み得る。かかる実施形態では、正のキックは、消散させる電荷がより多く存在するため、ソース側選択ゲートSGSが少なくとも1つのダミーワード線DWLSよりも長いままであるような、大きさ及び持続時間のものである。正のキックをソース側選択ゲートSGSに印加することにより、SGSを、少なくとも1つのダミーワード線DWLSの後にディスチャージさせることができる。この様式では、チャネルは、DWLSからの潜在的な結合効果にさらされない。その代わりに、ワード線に最も近いDWLSは、チャネルがDWLSからの結合効果にさらされないように、SGSと同じ時間で又はSGSの前に遮断する。
複数のソース側選択ゲート及び複数のソース側ダミーワード線選択ゲートを有する別の実施形態では、ディスチャージ回路は、最も高い閾値電圧ゲートである、これらの選択ゲートのうちの1つ以上の選択ゲートを正のキックに印加することができる。最も高い閾値電圧ゲートである選択ゲートに関連付けられたトランジスタは、支配的なソース側トランジスタと称されることがある。
「最も高い閾値電圧ゲート」とは、チャネルとの間を通過する電流又は電圧の制御に各々が関与する複数の選択ゲートの中で最も高い閾値電圧を有する、選択ゲートを指す。「支配的なソース側トランジスタ」とは、NANDストリングのソース側に位置決めされたトランジスタを指し、支配的なソース側トランジスタは、複数のソース側選択ゲートの他の選択ゲートのゲート閾値電圧よりも大きいゲート閾値電圧を有する。
最も高い閾値電圧ゲート上の正のキックは、他のソース側選択ゲート及びソース側ダミーワード線選択ゲートが支配的なソース側トランジスタと一緒にディスチャージされるときに、支配的なソース側トランジスタをオン状態に保つ。正のキックにより、支配的なソース側トランジスタは、自然にディスチャージされ、他の選択ゲートよりも後の遮断閾値電圧に到達する。
正のキックを印加することにより、チャネルプリチャージ電圧が維持される。ブースト電圧VddがT6で印加される場合、選択されていないワード線は、選択されたワード線906(WLn)にVpgmプログラミング電圧が印加されると、T5とT6との間のプログラミングを阻止するのに十分にブーストされ得る。
図16は、一実施形態による、ダイコントローラ1600を例示している。ダイコントローラ1600は、プログラム回路1602と、ブースト回路1604と、プリチャージ回路1606と、を備える。プリチャージ回路1606は、ランプ回路1608及びディスチャージ回路1610を含み得る。ディスチャージ回路1610は、タイミング回路1612で構成され得る。
プログラム回路1602は、選択されたワード線のメモリセルをプログラムするように機能する。ブースト回路1604は、NANDストリング内の電圧を、これらのNANDストリングがプログラミングされるのを阻止するためにブーストし、これらのNANDストリングは、選択されたワード線の選択されていないメモリセルを含む。
「選択されていないメモリセル」とは、プログラミング状態を変化させるように選択されないメモリセルを指す。NANDメモリアレイでは、選択されていないメモリセルは、選択されたワード線のメモリセルを目標のデータ状態にプログラムするために、一連の又はプログラム検証動作に含まれる、選択されたワード線に沿って位置決めされたメモリセルであり得る。一実施形態では、選択されていないメモリセルは、その目標のデータ状態に到達している、又はプログラムされていないデータ状態のままである、選択されたワード線に沿ったメモリセルである。本明細書で使用される場合、選択されていないメモリセルは、プログラミングが阻止されるメモリセルを指すことがある。
特定の実施形態では、ダイコントローラ1600は、プリチャージ段階を含む。プリチャージ回路1606は、NANDストリングの電圧を上昇させて、選択されたワード線の選択されていないメモリセルのブーストを容易にするために、ソース側プリチャージ段階を実装し得る。プリチャージ回路1606のランプ回路1608は、複数のソース制御線(例えば、T0の前の、図13のSGS0、SGS1、SGS2に結合された制御線)、及び複数のソース側ダミーワード線(例えば、T0の前の、図13のDWLS0、DWLS1に結合された制御線)の電圧を上昇させ得る。ディスチャージ回路1610は、複数のソース制御線及び複数のソース側ダミーワード線の電圧をディスチャージすることができ、それにより、NANDストリング内の電圧は、ソース側プリチャージ段階を通じてバイアスソースに結合されたままである。当業者であれば、これが様々な技術を使用して達成され得ることを認識されよう。
特定の実施形態では、ディスチャージ回路1610は、少なくとも1つのダミーワード線及びソース側選択ゲートのディスチャージシーケンスを順序付けるように構成された、タイミング回路1612を備え得る。ソース側選択ゲートの第1の閾値電圧が、少なくとも1つのダミーワード線の第2の閾値電圧よりも大きい場合、ディスチャージ回路1610は、少なくとも1つのダミーワード線選択ゲートがソース側選択ゲートの前にディスチャージするように、ディスチャージシーケンスを組織化する。この様式では、NANDストリング内の電圧は、ソース側プリチャージ段階を通じてバイアスソースに結合されたままである。
他の実施形態では、ディスチャージ回路1610のタイミング回路1612は、複数のソース制御線及び複数のソース側ダミーワード線を含む、1つ以上の制御線(例えば、図13の選択ゲートSGS0、SGS1、SGS2、DWLS0、DWLs1に結合された制御線)の信号の大きさ及び信号のタイミングを制御することができる。タイミング回路1612は、制御線が選択ゲート閾値電圧の降順で選択ゲートをディスチャージするように、制御線のディスチャージシーケンスを順序付けるように構成され得る。例えば、SGS2が3.0VのVtを有し、他の制御線SGS0、SGS1、DWLS0、DWLs1が3.0V未満のVtsを有すると仮定する。かかる状況では、タイミング回路1612は、SGS2が他の制御線SGS0、SGS1、DWLS0、DWLs1の後にディスチャージするように、ディスチャージシーケンスを順序付け得る。この様式では、NANDストリング内の電圧は、ソース側プリチャージ段階を通じてバイアスソースに結合されたままである。
図17は、一実施形態による、ソース側プリチャージの方法1700を例示している。ブロック1702では、ソース側プリチャージの方法1700は、ソース線と複数のソース側ダミーワード線選択ゲートとの間のNANDストリングに結合された複数のソース側選択ゲートの各々を活性化することで開始する。この活性化は、複数のソース側選択ゲートをバイアスすることによって達成され得る。複数のソース側ダミーワード線選択ゲートは、NANDストリングのメモリセルに隣接してもよく、メモリセルは、ワード線に結合される。
複数のソース側ダミーワード線選択ゲートの各々は、ブロック1704において活性化され得る。この活性化は、複数のソース側ダミーワード線選択ゲートをバイアスすることによって達成され得る。一実施形態では、ソース側選択ゲート及びソース側ダミーワード線選択ゲートの両方が、実質的に同時に活性化され得る。
次いで、ブロック1706において、ダイコントローラ1600は、活性化された複数のソース側選択ゲートによって、NANDストリングに結合されたソース線をバイアスすることによって、NANDストリングのチャネルをバイアスすることができる。ブロック1708では、ダイコントローラ1600は、チャネルとソース線との間の電気経路を維持する特定の順序(例えば、ディスチャージシーケンス)又は様式(例えば、正のキック、負のキック)で、複数のソース側選択ゲート及び複数のソース側ダミーワード線選択ゲートをディスチャージし得る。
本開示では、異なるエンティティ(「ユニット」、「回路」、他の構成要素などと様々に称され得る)は、1つ以上のタスク又は動作を実施するように「構成された」ものとして記載又は特許請求され得る。この設定([1つ以上のタスクを実施する]ように構成された[エンティティ])は、本明細書では、構造(すなわち、電子回路など、何か物理的なもの)を指すために使用される。より具体的には、この設定は、この構造が動作中に1つ以上のタスクを実施するように配置されていることを示唆するために使用される。構造は、構造が現在動作していない場合であっても、いくつかのタスクを実施するように構成されていると言うことができる。「クレジットを複数のプロセッサコアに分配するように構成されたクレジット分配回路」は、例えば、集積回路が現在使用されていない(例えば、電源に接続されていない)場合であっても、動作中にこの機能を実施する回路構成を有する、集積回路を網羅することを意図するものである。したがって、いくつかのタスクを実施「するように構成された」と記載又は引用されるエンティティは、デバイス、回路、タスクを実装するために実行可能なプログラム命令を記憶するメモリなど、何か物理的なものを指す。この表現は、本明細書では、何か無形のものを指すためには使用されない。
「するように構成された」という用語は、「するように構成可能」を意味することを意図するものではない。例えば、プログラムされていないFPGAは、いくつかの特定の機能を実施「するように構成された」とはみなされないことになるが、プログラミング後にその機能を実施「するように構成可能」であり得る。
1つ以上のタスクを実施「するように構成された」構造が、その特許請求の範囲の要素に対して、米国特許法第112条(f)を行使しないことを明示的に意図するものではないことは、添付の特許請求の範囲の中で引用している。したがって、本出願の特許請求の範囲は、別様に「機能を実施する]「ための手段」の構築物を含まないと、米国特許法第112条(f)の下で解釈されるべきではない。
本明細書で使用される場合、「に基づいて」という用語は、決定に影響を及ぼす1つ以上の要因を説明するために使用される。この用語は、追加の要因が決定に影響を及ぼし得る可能性を除外しない。つまり、決定は、指定された要因にのみ基づいても、指定された要因並びに他の指定されていない要因に基づいてもよい。「Bに基づいてAを決定する」という表現を考慮されたい。この表現は、Bが、Aを決定するために使用される要因であるか、又はAの決定に影響を及ぼす要因であることを指定する。この表現は、Aの決定が、Cなどのいくつかの他の要因にも基づき得ることを除外しない。この表現はまた、AがBのみに基づいて決定される一実施形態を網羅することを意図している。本明細書で使用される場合、「に基づいて」という表現は、「に少なくとも部分的に基づいて」という表現と同義である。
本明細書で使用される場合、「に応答して」という表現は、効果をトリガする1つ以上の要因を説明する。この表現は、追加の要因が効果に影響を及ぼし得るか、又は別様に効果をトリガし得る可能性を除外しない。つまり、効果は、それらの要因にのみ応答しても、指定された要因並びに他の指定されていない要因に応答してもよい。「Bに応答してAを実施する」という表現を考慮されたい。この表現は、Bが、Aの実施をトリガする要因であることを指定する。この表現は、Aを実施することが、Cなどのいくつかの他の要因にも応答し得ることを除外しない。この表現はまた、AがBにのみ応答して実施される一実施形態を網羅することを意図するものである。
本明細書で使用される場合、「第1の」、「第2の」などの用語は、それらが先行する名詞のラベルとして使用され、別途記載のない限り、任意のタイプの順序付け(例えば、空間的、時間的、論理的など)を含意しない。例えば、8つのレジスタを有するレジスタファイルにおいて、「第1のレジスタ」及び「第2のレジスタ」という用語は、8つのレジスタのうちのいずれか2つ、及び例えば、論理レジスタ0及び1だけではないもの、を指すために使用され得る。
特許請求の範囲で使用される場合、「又は」という用語は、包括的論理和として使用され、排他的論理和としては使用されない。例えば、「x、y、又はzのうちの少なくとも1つ」という表現は、x、y、及びzのうちのいずれか1つ、並びにそれらの任意の組み合わせを意味する。
したがって、例示的な実施形態を詳細に記載することにより、特許請求される本発明の範囲から逸脱することなく、修正及び変形が可能であることは明らかであろう。