<LED発光装置>
図1は、LED発光装置の全体構成を示す図である。本構成例のLED発光装置1は、LED駆動装置10と、LED駆動装置10によって駆動される少なくとも一つのLED(本図では、複数のLEDを直列に接続して成るLEDストリング20)と、を有する。
<LED駆動装置>
引き続き、図1を参照しながら、LED駆動装置10についての説明を行う。本構成例のLED駆動装置10は、LED駆動制御装置100と、これに外付けされる種々のディスクリート部品(Nチャネル型MOS[metal oxide semiconductor]電界効果トランジスタN1及びN2、抵抗R1〜R4、キャパシタC1〜C5、並びに、インダクタL1及びL2)と、を有し、LEDストリング20に一定の出力電流IOUTを供給する。
LED駆動制御装置100は、LED駆動装置10の制御主体となるシリコンモノリシック集積回路(いわゆるLEDドライバコントローラIC)であり、外部との電気的な接続を確立するために、16本の外部端子(CPピン、VINピン、RTピン、COMPピン、GNDピン、DCDIMピン、EN/PWMピン、SGピン、SNSNピン、SNSPピン、PGNDピン、GLピン、VDRV5ピン、BOOTピン、SWピン、及び、GHピン)を備えている。
CPピン(1ピン)は、チャージポンプ用外付けキャパシタ接続端子である。VINピン(2ピン)は、電源入力端子である。RTピン(3ピン)は、スイッチング周波数設定用外付け抵抗接続端子である。COMPピン(4ピン)は、周波数安定化用位相補償キャパシタ接続端子である。GNDピン(5ピン)は、グラウンド端子である。DCDIMピン(6ピン)は、DC調光入力端子である。EN/PWMピン(7ピン)は、イネーブル入力/PWM[pulse width modulation]調光入力端子である。SGピン(8ピン)は、正常状態フラグ出力オープンドレイン端子である。SNSNピン(9ピン)は、インダクタ電流検出入力端子(−)である。SNSPピン(10ピン)は、インダクタ電流検出入力端子(+)である。PGNDピン(11ピン)は、パワー系のグラウンド端子である。GLピン(12ピン)は、下側NMOSFETゲート駆動出力端子である。VDRV5ピン(13ピン)は、内部基準電圧出力端子である。BOOTピン(14ピン)は、上側ドライバ電源用外付けブートストラップキャパシタ接続端子である。SWピン(15ピン)は、上側ドライバ基準電圧入力端子である。GHピン(16ピン)は、上側NMOSFETゲート駆動出力端子である。
なお、LED駆動制御装置100のパッケージとしては、例えば、裏面放熱パッドを備えたHTSSOP[heat-sink thin shrink small outline package]を用いるとよい。
次に、LED駆動制御装置100の外部接続について説明する。CPピンは、キャパシタC1の第1端に接続されている。VINピンは、電源端子+B(例えばバッテリの正極端子)と、キャパシタC1の第2端と、トランジスタN1のドレインにそれぞれ接続されている。RTピンは、抵抗R1の第1端に接続されている。抵抗R1の第2端は、接地端に接続されている。COMPピンは、抵抗R2の第1端に接続されている。抵抗R2の第2端は、キャパシタC2の第1端に接続されている。キャパシタC2の第2端は、接地端に接続されている。GNDピンは、接地端に接続されている。DCDIMピンには、DC調光に際してアナログ電圧が入力される。EN/PWMピンには、イネーブル信号ENが入力される。なお、イネーブル信号ENは、PWM調光に際してパルス駆動される。SGピンは、抵抗R3を介して電源端にプルアップされるとともに、正常状態フラグの監視装置(不図示のマイコンなど)にも接続されている。
GHピンは、トランジスタN1のゲートに接続されている。SWピンは、トランジスタN1のソース及びバックゲートと、トランジスタN2のドレインと、インダクタL1の第1端と、キャパシタC3の第1端にそれぞれ接続されている。BOOTピンは、キャパシタC3の第2端に接続されている。VDRV5ピンは、キャパシタC4の第1端に接続されている。キャパシタC4の第2端は、接地端に接続されている。GLピンは、トランジスタN2のゲートに接続されている。PGNDピンは、トランジスタN2のソース及びバックゲートと接地端にそれぞれ接続されている。SNSPピンは、インダクタL1の第2端と抵抗R4の第1端に接続されている。SNSNピンは、抵抗R4の第2端と、インダクタL2の第1端と、キャパシタC5の第1端にそれぞれ接続されている。インダクタL2の第2端は、出力電圧VOUTの出力端として、LEDストリング20のアノード端子LED+に接続されている。キャパシタC5の第2端は、接地端に接続されている。
上記のように接続されたディスクリート部品のうち、トランジスタN1及びN2、インダクタL1及びL2、並びに、キャパシタC5は、入力電圧VINから出力電圧VOUTを生成してLEDストリング20に供給する降圧型のスイッチ出力段として機能する。また、抵抗R4は、インダクタL1に流れるインダクタ電流ILに応じた電流検出信号Vsns(=IL×R4)を生成するシャント抵抗(=センス抵抗)として機能する。
特に、本構成例のLED駆動装置10では、同期整流方式のスイッチ出力段が採用されているので、出力スイッチに相当するトランジスタN1と、同期整流スイッチに相当するトランジスタN2が相補的にオン/オフされる。ただし、本明細書中における「相補的」という文言は、トランジスタN1及びN2のオン/オフ状態が完全に逆転している場合だけでなく、貫通電流防止のためにトランジスタN1及びN2の同時オフ時間(いわゆるデッドタイム)が設けられている場合も含むものとして、広義に解釈されるべきである。
また、スイッチ出力段の整流方式は、必ずしも同期整流方式に限らず、ダイオード整流方式(=非同期整流方式)を採用しても構わない。その場合には、トランジスタN2をダイオードD1(例えばショットキーバリアダイオード)などに置き換えればよい。
<LED駆動制御装置(全体構成)>
図2は、LED駆動制御装置100の全体構成を示す図である。本構成例のLED駆動制御装置100は、基準電圧生成部101と、定電圧生成部102と、オシレータ103と、TSD[thermal shut down]部104と、VINUVLO[under voltage locked-out]部105と、VDRV5UVLO部106と、OCP[over current protection]部107と、LEDショート検出部108と、LEDオープン検出部109と、BOOTUVLO部110と、EN/PWMコントローラ111と、制御ロジック部112と、駆動ロジック部(兼レベルシフタ)113と、電流検出コンパレータ114と、上側ドライバ115と、下側ドライバ116と、SG[status good]出力部117と、DC調光部118と、F/V[frequency-to-voltage]変換部119と、SSM[spread spectrum modulation]部120と、エラーアンプ121と、検出値設定部122と、Nチャネル型MOS電界効果トランジスタN11及びN12と、ダイオードD11及びD12と、を集積化して成る。
基準電圧生成部101は、VINピンに入力される入力電圧VINから所定の基準電圧VREFを生成して、LED駆動制御装置100の各部(定電圧生成部102、オシレータ103、TSD部104、VINUVLO部105、VDRV5UVLO部106、OCP部107、及び、LEDショート検出部108)に出力する。
定電圧生成部102は、入力電圧VINから所定の定電圧VDRV5(例えば5V)を生成してVDRV5ピンに出力する。定電圧VDRV5は、LED駆動制御装置100の内部電源電圧として用いられる。VDRV5ピンには、定電圧VDRV5の発振を防止するために、位相補償用のキャパシタC4を外付けすることが望ましい。
オシレータ103は、駆動クロック信号を生成して制御ロジック部112に出力する。
TSD部104は、LED駆動制御装置100のジャンクション温度Tjを監視して、異常発熱によるIC破壊を防止するための温度保護回路である。TSD部104は、例えば、Tj=175℃でスイッチ出力段の駆動を停止し、Tj=150℃でスイッチ出力段の駆動を再開するように、制御ロジック部112に検出結果を出力する。
VINUVLO部105は、入力電圧VINを監視して電源投入時や電源瞬断時のIC誤動作を防止するための低電圧誤動作防止回路である。VINUVLO部105は、入力電圧VINの低電圧異常検出時にスイッチ出力段の駆動を停止するように、制御ロジック部112に検出結果を出力する。
VDRV5UVLO部106は、定電圧VDRV5を監視して電源投入時や電源瞬断時のIC誤動作を防止するための低電圧誤動作防止回路である。VDRV5UVLO部106は、定電圧VDRV5の低電圧異常検出時にスイッチ出力段の駆動を停止するように、制御ロジック部112に検出結果を出力する。
OCP部107は、VIN−SW電圧(=IL×RonH、ただしRonHはトランジスタN1のオン抵抗値)を監視して、ピーク電流検出によるインダクタ電流ILの制限が掛からない場合(例えばSNSPピンとSNSNピンがショートしている場合)でも、トランジスタN1に流れるインダクタ電流ILを所定の上限値以下に制限するように、制御ロジック部112に検出結果を出力する。なお、過電流保護動作としては、例えば、まず最初にパルスバイパルス方式の過電流保護動作を行い、それでも過電流状態が続くようならタイマラッチ方式の過電流保護動作に移行するとよい。
LEDショート検出部108は、LEDアノード電圧(=SNSN=VOUT)を内部基準電圧と比較してLEDショートを検出し、その検出結果を制御ロジック部112に出力する。なお、SNSN端子電圧にリップルが重畳している場合には、SNSN端子電圧の平均値を検出対象とすればよい。
LEDオープン検出部109は、LEDストリング20がオープン故障したり、LED基板へのコネクタオープンなどが起こったときにLEDオープンを検出し、その検出結果を制御ロジック部112に出力する。LEDオープン時には、抵抗R4に電流が流れないので、電流検出信号Vsns(=SNSP−SNSN)が生成されず、トランジスタN1がオンした状態を保持する。そこで、LEDオープン検出部109は、電流検出信号Vsnsが所定のLEDオープン検出値を下回ったときにLEDオープンを検出する。
BOOTUVLO部110は、BOOT−SW電圧(=キャパシタC3の両端間電圧)を監視して電源投入時や電源瞬断時のIC誤動作を防止するための低電圧誤動作防止回路である。BOOTUVLO部110は、BOOT−SW電圧の低電圧異常検出時にスイッチ出力段の駆動を停止するように、制御ロジック部112に異常検出信号を出力する。
EN/PWMコントローラ111は、LED駆動制御装置100のスタンバイ機能とPWM調光機能を司る。上記のスタンバイ機能は、EN/PWMピンを所定期間に亘ってローレベルとすることにより、低消費電力モードに移行する機能である。一方、PWM調光機能は、EN/PWMピンに調光用の矩形波信号を入力することにより、LEDストリング20に出力電流IOUTを供給する時間を制限して輝度を調節する機能である。このようなPWM調光機能によれば、PWM調光用の外付けFETを要することなく、スイッチ出力段の動作可否を切り替えることでLEDストリング20の調光を行うことが可能となる。なお、EN/PWMピンに矩形波信号を入力する場合には、低消費電力モードに移行しない範囲で矩形波信号のローレベル期間を適切に設定すればよい。
制御ロジック部112は、オシレータ103から駆動クロック信号の供給を受けて動作し、LED駆動制御装置100の全体動作(例えば、駆動ロジック部113の動作可否制御やSG出力部117を用いた正常状態フラグ出力制御)を統括的に制御する。
駆動ロジック部113は、電流検出コンパレータ114から入力されるセット信号SETとリセット信号RSTに応じて、スイッチ出力段(特にトランジスタN1及びN2)の駆動制御を行う。また、駆動ロジック部113は、周波数帰還信号FFOUTを生成してF/V変換部119に出力する。なお、周波数帰還信号FFOUTは、スイッチ出力段のスイッチング周波数Fswに関する情報を含んだ矩形波信号であり、例えば、上側ドライバ115に出力する上側制御信号を流用することができる。
電流検出コンパレータ114は、SNSPピンとSNSNピンとの端子間電圧(=インダクタ電流ILに応じた電流検出信号Vsns)を監視し、これを所定のピーク検出値Vsns_pk及びボトム検出値Vsns_btと直接比較することにより、駆動ロジック部114のセット信号SETとリセット信号RSTを生成する。なお、電流検出コンパレータ114は、昇圧電圧の供給とフローティング構成の採用により、フルダイナミックレンジ(0V〜VIN)でのレールトゥレール動作が可能である。この点については、後ほど詳細に説明する。
上側ドライバ115は、駆動ロジック部113からの上側制御信号に応じて上側ゲート信号GHを生成し、これをGHピンに出力する。なお、GHピンに外付けされるトランジスタN1は、上側ゲート信号GHがハイレベルであるときにオンし、上側ゲート信号GHがローレベルであるときにオフする。なお、上側ドライバ115には、上側電源電圧としてBOOT端子電圧が供給されており、下側電源電圧としてSW端子電圧が供給されている。従って、上側ゲート信号GHのハイレベルはBOOT(≒VIN+VDRV5)となり、上側ゲート信号GHのローレベルはSW(≒PGND)となる。
下側ドライバ116は、駆動ロジック部113からの下側制御信号に応じて下側ゲート信号GLを生成し、これをGLピンに出力する。なお、GLピンに外付けされるトランジスタN2は、下側ゲート信号GLがハイレベルであるときにオンし、下側ゲート信号GLがローレベルであるときにオフする。なお、下側ドライバ116には、上側電源電圧としてVDRV5端子電圧が供給されており、下側電源電圧としてPGND端子電圧が供給されている。従って、下側ゲート信号GLのハイレベルはVDRV5となり、下側ゲート信号GLのローレベルはPGNDとなる。
SG出力部117は、制御ロジック部112からの指示に応じて正常状態フラグ(=ステータスグッド信号SG)を出力するように、トランジスタN12の駆動制御を行う。具体的に述べると、SG出力部117は、TSD部104、VINUVLO部105、VDRV5UVLO部106、OCP部107、LEDショート検出部108、LEDオープン検出部109のいずれかで異常が検出されたときに、トランジスタN12をオンして、ステータスグッド信号SGをローレベルとすることにより外部に異常を報知する。また、上記いずれの異常も検出されないときには、トランジスタN12をオフして、ステータスグッド信号SGをハイレベルとすることにより、外部に異常が検出されていないこと(または異常が解消されたこと)を報知する。
DC調光部118は、DCDIMピンに入力されたアナログ電圧に応じて、検出値設定部122で設定されるピーク検出値Vsns_pk及びボトム検出値Vsns_btそれぞれのDCバイアス値を変化させることにより、インダクタ電流ILの平均電流値IL_ave(≒出力電流IOUT)を増減して、LEDストリング20の輝度を調節する。このようなDC調光機能は、サーミスタ抵抗などを用いてLEDストリング20の温度に応じた出力電流IOUTのディレーティングを行う場合に有用である。このように、LED駆動制御装置100には、出力電流IOUTを調整する手段として、PWM調光機能とDC調光機能の2種類が内蔵されている。なお、DC調光機能を使用しない場合には、DCDIMピンをオープンとするか、若しくは、VDRV5ピンにプルアップするとよい。
F/V変換部119は、駆動ロジック部113から入力される周波数帰還信号FFOUTをアナログ電圧VAに変換してエラーアンプ121に出力する。なお、F/V変換ゲイン(延いてはスイッチング周波数Fswの目標設定値)は、RTピンに外付けされた抵抗R1を用いて任意に調整することが可能である。
SSM部120は、所定の基準電圧VREFにスプレッドスペクトラム変調を施すことにより、変調基準電圧VBを生成する。
エラーアンプ121は、反転入力端(−)に入力されるアナログ電圧VAと、非反転入力端(+)に入力される変調基準電圧VBとの差分値(=VB−VA)に応じた誤差信号ERRを生成してCOMPピンに出力する。COMPピンには、誤差信号ERRの発振を防止するために、位相補償用の抵抗R2とキャパシタC2を外付けすることが望ましい。
検出値設定部122は、電流検出信号Vsnsとそれぞれ比較されるピーク検出値Vsns_pk及びボトム検出値Vsns_btを設定して電流検出コンパレータ114に出力する。また、検出値設定部122は、DC調光部118からの指示に応じてピーク検出値Vsns_pk及びボトム検出値Vsns_btそれぞれのDCバイアス値を変化させる機能(=DC調光機能)や、エラーアンプ121から入力される誤差信号ERRに応じてピーク検出値Vsns_pk及びボトム検出値Vsns_btを可変制御する機能(=周波数安定化機能)を備えている。この点については後ほど詳述する。
なお、上記したF/V変換部119、エラーアンプ121、及び、検出値設定部122は、スイッチング周波数Fswを安定化するための周波数帰還制御部として機能する(詳細は後述)。
トランジスタN11は、ダイオード整流方式に対応するためのプルダウンスイッチとして機能する。トランジスタN11のドレインは、SWピンに接続されている。トランジスタN11のソースとバックゲートは、PGNDピンに接続されている。トランジスタN11のゲートは、駆動ロジック部113に接続されている。なお、スイッチ出力段の整流方式としてダイオード整流方式を採用する場合(=トランジスタN2に代えてダイオードD1を用いる場合)には、通常動作において、トランジスタN1がオフのときにSWピンに負電圧が発生する。このとき、トランジスタN11の寄生ダイオードに電流が流れると、寄生トランジスタがオンしてしまうので、トランジスタN11のドレインとSWピンとの間に接続されるスイッチ(不図示)をオフして、電流経路が遮断される。これにより、SWピンの負側定格電圧(−2V)を保障することができる(順方向降下電圧Vfの低いダイオードは、部品が限定されてしまうため)。なお、トランジスタN11は、UVLO_VDRV5とUVLO_BOOT−SWの検出中にオンし、SWピンをプルダウンすることにより、キャパシタC3に電荷をチャージする。また、LEDオープン検出時には、スイッチングを継続するために、GLピンのオンタイミングと同期してトランジスタN11がオンし、キャパシタC3に電荷をチャージする。
トランジスタN12は、ステータスグッド信号SGを出力するオープンドレイン出力段として機能する。トランジスタN12のドレインは、SGピンに接続されている。トランジスタN12のソースとバックゲートは、接地端に接続されている。トランジスタN12のゲートは、SG出力部117に接続されている。トランジスタN12は、自身のゲート信号がハイレベルであるときにオンし、ゲート信号がローレベルであるときにオフする。
ダイオードD11は、ブートストラップ電源部(詳細は後述)を形成する回路要素の一つである。ダイオードD11のアノードは、VDRV5ピンに接続されている。ダイオードD11のカソードは、BOOTピンに接続されている。
ダイオードD12は、チャージポンプ電源部(詳細は後述)を形成する回路要素の一つである。ダイオードD12のアノードは、BOOTピンに接続されている。ダイオードD12のカソードは、CPピンに接続されている。
<LED駆動制御装置(第1実施形態)>
図3は、LED駆動制御装置100の第1実施形態(特に電流検出コンパレータ114周辺)を示す図である。本実施形態のLED駆動制御装置100において、電流検出コンパレータ114は、コンパレータ114a及び114bを含む。また、検出値生成部122は、電流源122a及び122b(出力電流値:Ia及びIb)と、抵抗122c及び122d(抵抗値:Rc及びRd)と、を含む。
なお、本図では、スイッチ出力段の整流方式として、ダイオード整流方式の採用例を描写したが、先の図1と同じく、同期整流方式を採用しても構わない。
また、以下の説明において、電流検出信号Vsns、ピーク検出値Vsns_pk、及び、ボトム検出値Vsns_btは、いずれも、SNSNピンに印加される出力電圧VOUTを基準とした電圧信号として説明されている。
コンパレータ114a及び114bそれぞれの上側電源端と、電流源122a及び122bそれぞれの第1端は、いずれもチャージポンプ電源部α(詳細は後述)の出力端に接続されており、入力電圧VINよりも高い昇圧電圧CP(≒VIN+VDRV5)が印加されている。コンパレータ114aの非反転入力端(+)とコンパレータ114bの反転入力端(−)は、いずれもSNSPピンに接続されており、電流検出信号Vsnsが入力されている。コンパレータ114aの反転入力端(−)は、電流源122aの第2端と抵抗122cの第1端に接続されており、ピーク検出値Vsns_pk(=Ia×Rc)が入力されている。コンパレータ114bの非反転入力端(+)は、電流源122bの第2端と抵抗122dの第1端に接続されており、ボトム検出値Vsns_bt(=Ib×Rd)が入力されている。コンパレータ114a及び114bそれぞれの下側電源端と、抵抗122c及び122dそれぞれの第2端は、いずれもSNSNピンに接続されており、出力電圧VOUTが印加されている。
コンパレータ114aは、非反転入力端(+)に入力される電流検出信号Vsnsと、反転入力端(−)に入力されるピーク電流値Vsns_pkとを比較して、リセット信号RSTを生成する。リセット信号RSTは、Vsns>Vsns_pkであるときにハイレベルとなり、Vsns<Vsns_pkであるときにローレベルとなる。
コンパレータ114bは、反転入力端(−)に入力される電流検出信号Vsnsと、非反転入力端(+)に入力されるボトム電流値Vsns_btとを比較して、セット信号SETを生成する。セット信号SETは、Vsns<Vsns_btであるときにハイレベルとなり、Vsns>Vsns_btであるときにローレベルとなる。
駆動ロジック部113は、セット信号SETがハイレベルに立ち上がったときにトランジスタN1をオンし、リセット信号RSTがハイレベルに立ち上がったときにトランジスタN1をオフするように、上側ドライバ115を制御する。
このような出力帰還ループを形成することにより、インダクタ電流ILのヒステリシス制御(詳細は後述)を行うことができるので、LEDストリング20に供給される出力電流IOUTを所定の目標値に維持することが可能となる。
なお、インダクタ電流のヒステリシス制御を行うための一般的な出力帰還ループでは、電流検出信号をレールトゥレールで増幅することのできるGND基準の電流検出アンプに一旦入力し、その増幅出力信号をGND基準の電流検出コンパレータでピーク検出値及びボトム検出値とそれぞれ比較していた(例えば特許文献1を参照)。
しかしながら、電流検出アンプは、一般に1MHz程度の周波数帯域で安定となる周波数特性を持つ。そのため、電流検出アンプを用いた出力帰還ループでは、電流検出コンパレータの応答速度を高めても、出力帰還ループ全体の制御遅延を抑えることが難しく、出力電流精度の悪化に繋がっていた。
一方、本実施形態のLED駆動制御装置100では、出力帰還ループ内の制御遅延を招いていた電流検出アンプが取り除かれており、電流検出コンパレータ114に対して電流検出信号Vsnsが直接入力されている。
なお、電流検出コンパレータ114は、インダクタ電流IL(=連続電流)を検出するためにインダクタL1に直列接続された抵抗R4(=シャント抵抗)の両端間電圧(=電流検出信号Vsns)をモニタする必要があり、かつ、SNSNピンに印加される出力電圧VOUTが0Vであるとき(=起動時)でも正しく電流検出を実施する必要がある。
また、インダクタ電流ILのオーバーシュート時には、常にリセット信号RSTを出力しなければならないので、単一の閾値電圧(=ピーク/ボトム検出値)を可変するヒステリシス制御方式を採用することはできない。
そこで、電流検出コンパレータ114と検出値生成部122は、いずれも、SNSNピンを基準電位端として、接地端から電位的に浮いた状態で動作するフローティング構成とされている。
また、上記フローティング構成の電流検出コンパレータ114を動作させるためには、SNSNピンに印加される出力電圧VOUTよりも高い電源電圧が必要となる。なお、出力電圧VOUTは、入力電圧VINと同電圧となる可能性がある。そこで、本構成例のLED駆動制御装置100には、入力電圧VINよりも高い昇圧電圧CPを生成するチャージポンプ電源部α(詳細は後述)が設けられており、電流検出コンパレータ114には、その電源電圧として上記の昇圧電圧CPが供給されている。
このように、電流検出コンパレータ114は、昇圧電圧CPの供給とフローティング構成の採用により、出力帰還ループ内の制御遅延を招いていた電流検出アンプを介さずに、電流検出信号Vsnsとピーク検出値Vsns_pk及びボトム検出値Vsns_btとを直接比較して、フルダイナミックレンジ(0V〜VIN)でのレールトゥレール動作が可能とされている。従って、出力帰還ループ全体の応答速度を高めて、出力電流精度を向上することが可能となる。
<ヒステリシス制御>
図4は、LED駆動制御装置100におけるヒステリシス制御の一例を示す図であり、上から順に、インダクタ電流IL、電流検出信号Vsns(=SNSP−SNSN)、セット信号SET、リセット信号RST、及び、上側ゲート信号GHが描写されている。
インダクタ電流ILが増大して電流検出信号Vsnsがピーク検出値Vsns_pkを上回ると、リセット信号RSTがハイレベルに立ち上がる。従って、上側ゲート信号GHがローレベルにリセットされて、トランジスタN1がオフする。その結果、インダクタ電流ILは、ピーク電流値IL_pkを極大値として、増大から減少に転じる。
一方、インダクタ電流ILが減少して電流検出信号Vsnsがボトム検出値Vsns_btを下回ると、セット信号SETがハイレベルに立ち上がる。従って、上側ゲート信号GHがハイレベルにセットされて、トランジスタN1がオンする。その結果、インダクタ電流ILは、ボトム電流値IL_btを極小値として、減少から増大に転じる。
上記のピーク/ボトム検出が繰り返されることにより、インダクタ電流ILは、所定のピークトゥピーク値ΔIL_pp(=IL_pk−IL_bt)を持つリップル波形となり、その平均電流値IL_aveが一定となるようにヒステリシス制御される。
なお、インダクタ電流ILの平均電流値IL_aveは、ピーク電流値IL_pkとボトム電流値IL_btを平均した電流値となる。従って、コンパレータ114a及び114bは、それぞれのオフセット及び検出遅延時間ができるだけ小さく、かつ、ばらつきの少ないように設計することが望ましい。
また、インダクタ電流ILのオーバーシュートとアンダーシュートは、インダクタ電流ILの増大速度ΔIL(=(VIN−VOUT)/L)と減少速度−ΔIL(=−VOUT/L)に応じて変動する(ただしLはインダクタL1のインダクタンス値)。従って、インダクタ電流ILの平均電流値IL_aveは、基本的に電圧変動依存を持つ(その対策については後述)。
図5は、ヒステリシス制御の高速応答性を示す図であり、上から順に、出力電圧VOU及び出力電流IOUTの挙動が示されている。なお、実線はヒステリシス制御時の挙動を示しており、破線は電圧モード帰還制御時(=エラーアンプを用いた線形帰還制御時)の挙動を比較のために示している。
本図から分かるように、インダクタ電流ILのヒステリシス制御によれば、出力電圧VOUTが変動しても、出力電流IOUTのオーバーシュートやアンダーシュートを生じることなく、出力電流IOUTを常に一定値に維持することが可能となる。
特に、フローティング構成の電流検出コンパレータ114を用いれば、出力帰還ループ全体の応答速度を高めて出力電流精度を向上することができるので、LED発光装置1の信頼性を高めることが可能となる。
<LED駆動制御装置(第2実施形態)>
図6は、LED駆動制御装置100の第2実施形態(チャージポンプ電源部α周辺)を示す図であり、先出の図1と図2をそれぞれ部分的に抽出して組み合わせたものである。
本実施形態のLED駆動制御装置100において、ダイオードD11とキャパシタC3は、ブートストラップ電源部βを形成している。ブートストラップ電源部βは、トランジスタN1のソースに現れる矩形波状のスイッチ電圧(=SW端子電圧)を所定値(≒VDRV5)だけ引き上げて上側ドライバ115の上側電源電圧(=BOOT端子電圧)を生成する。従って、SW端子電圧がハイレベル(≒VIN)であるときにはBOOT端子電圧もハイレベル(≒VIN+VDRV5)となり、SW端子電圧がローレベル(≒PGND)であるときには、BOOT端子電圧もローレベル(≒VDRV5)となる。
一方、ダイオードD12とキャパシタC1は、チャージポンプ電源部αの構成要素として機能する。チャージポンプ電源部αは、先述の通り、入力電圧VINよりも高い昇圧電圧CP(≒VIN+VDRV5)を生成する。特に、チャージポンプ電源部αは、フライングキャパシタを用いる一般的な構成ではなく、ブートストラップ電源部βから電荷の供給を受けて昇圧電圧CPを生成する構成とされている。
図7は、チャージポンプ電源部αにおけるチャージポンプ動作の一例を示す図である。なお、上段にはCP端子電圧(小破線)、BOOT端子電圧(大破線)、及び、SW端子電圧(実線)が描写されており、下段にはインダクタ電流ILが描写されている。
BOOT端子電圧のハイレベル期間(=トランジスタN1のオン期間Ton)には、BOOTピンに外付けされたキャパシタC3からCPピンに外付けされたキャパシタC1に電荷の供給(充電)が行われる。従って、CP端子電圧(=昇圧電圧CP)は、BOOT端子電圧とほぼ同電圧(≒VIN+VDRV5)まで上昇する。
一方、BOOT端子電圧のローレベル期間(=トランジスタN1のオフ期間Toff)には、BOOT端子電圧がSW端子電圧とともに低下し、ダイオードD12が逆バイアスとなる。従って、キャパシタC1の放電経路が遮断されるので、CP端子電圧(=昇圧電圧CP)は、それまでの電圧値(≒VIN+VDRV5)に維持される。
このように、チャージポンプ電源部αは、トランジスタN1のオン期間Ton毎に、ブートストラップ電源部βのキャパシタC3を利用してBOOTピンからCPピンに電荷の供給(充電)を行うことにより、入力電圧VINよりも高い昇圧電圧CP(≒VIN+VDRV5)を生成する。なお、BOOT端子電圧は、トランジスタN1のオン期間Tonにおいて、入力電圧VINよりも高い電圧(≒VIN+VDRV5)まで上昇するので、チャージポンプ電源部αへの電荷供給源として最適である。
また、チャージポンプ電源部αでは、スイッチ出力段と同期して昇圧電圧CPの充電動作が行われるので、フライングキャパシタを用いる一般的なチャージポンプと異なり、トランジスタN1のスイッチング動作と同期していないタイミングでノイズ(=非同期ノイズ)を生じることがない。従って、ノイズに弱い電流検出コンパレータ114の誤動作を抑制することができるので、ピーク/ボトム検出精度を向上することが可能となり、延いては出力電流精度を向上することが可能となる。
ただし、先にも述べたように、BOOTピンからCPピンへの電荷供給は、トランジスタN1のオン期間Tonのみ実施される。従って、LED駆動制御装置100の起動時には、トランジスタN1を強制的にオンさせて、昇圧電圧CPを電流検出コンパレータ114の動作可能電圧以上に引き上げる必要がある。特に、初回のオン期間Tonで昇圧電圧CPを電流検出コンパレータ114の動作可能電圧以上に引き上げるためには、例えば、C3:C1=4:1程度に設定しておくことが望ましい。
また、チャージポンプ電源部αをスイッチ出力段と同期化したことに伴い、スイッチング周波数Fswが低下したときには、チャージポンプ電源部αへの電荷供給量が不足し、昇圧電圧CPの生成に支障を来すおそれがある。そこで、スイッチング周波数Fswの低下時には、昇圧電圧CPが電流検出コンパレータ114の動作可能電圧を下回らないように、電流検出コンパレータ114の消費電流を低減することが望ましい。以下では、LEDオープン時におけるチャージポンプ動作を例に挙げて具体的な説明を行う。
図8は、LEDオープン時におけるチャージポンプ動作の一例を示す図であり、上から順に、CP端子電圧(=昇圧電圧CP)、SW端子電圧、インダクタ電流IL、及び、チャージポンプ電源部αから負荷(主に電流検出コンパレータ114)に供給される負荷電流Iloadが描写されている。なお、本図では、時刻t1でLEDオープンが発生し、時刻t2でLEDオープンが解消したものとする。
LEDオープン時(またはVIN≒VOUT時)には、インダクタ電流ILがピーク検出値(=リセット検出値)に達しないので、スイッチ出力段は、基本的に最大オン時間Ton_maxで動作する。より具体的に述べると、LEDオープンが発生し、トランジスタN1のオン期間Tonが最大オン時間Ton_maxに達すると、上側ゲート信号GHが強制的にリセットされて、トランジスタN1が最小オフ時間Toff_minだけオフされた後、再びトランジスタN1がオンされる。以降も、LEDオープンが解消されるまで、上記のスイッチング動作が繰り返される。
このように、LEDオープン時には、BOOT端子に外付けされたキャパシタC3のリフレッシュ(再充電)を行うためだけにスイッチ出力段が駆動されるので、スイッチング周波数Fswが低下する。その結果、トランジスタN1のオン期間Tonが長くなるので(=Ton_max)、CP端子電圧(=昇圧電圧CP)の低下を防ぐ必要がある。
そこで、LEDオープン時には、チャージポンプ電源部αの負荷である電流検出コンパレータ114の消費電流をゼロにして、CP端子電圧(=昇圧電圧CP)を保持することが望ましい。なお、LEDオープン時は、インダクタ電流ILのピーク/ボトム検出が行われないので、電流検出コンパレータ114への電力供給を停止しても支障はない。
<LED駆動制御装置(第3実施形態)>
図9は、LED駆動制御装置100の第3実施形態(周波数帰還制御部周辺)を示す図であり、先出の図1と図2をそれぞれ部分的に抽出して組み合わせたものである。
先にも述べたように、F/V変換部119は、駆動ロジック部113から入力される周波数帰還信号FFOUT(=周波数情報)をアナログ電圧VAに変換してエラーアンプ121に出力する。なお、アナログ電圧VAは、スイッチング周波数Fswが高いほど(オン期間Tonが短いほど)低下し、スイッチング周波数Fswが低いほど(オン期間Tonが長いほど)上昇する。なお、F/V変換式は、VA=(1/C)×Ibias×(1/FFOUT)(ただし、Cは内部容量、Ibiasは内部定電流、及び、FFOUTは周波数情報)となる。周波数が高いと、内部定電流Ibiasにより内部容量Cにチャージされるアナログ電圧VAが低くなる。アナログ電圧VAは、周波数情報FFOUTを電圧変換した場合のピークホールド値になる。
エラーアンプ121は、反転入力端(−)に入力されるアナログ電圧VAと、非反転入力端(+)に入力される変調基準電圧VBとの差分値(=VB−VA)に応じた誤差信号ERRを生成してCOMPピンに出力する。なお、VA>VBであるときには、上記の差分値に応じて誤差信号ERRが上昇し、VA<VBであるときには、上記の差分値に応じて誤差信号ERRが低下する。
検出値設定部122は、エラーアンプ121から入力される誤差信号ERRに応じてピーク検出値Vsns_pk及びボトム検出値Vsns_btを可変制御する。具体的に述べると、検出値設定部122は、誤差信号ERRが高いほどピーク検出値Vsns_pkを引き下げてボトム検出値Vsns_btを引き上げ、逆に、誤差信号ERRが低いほどピーク検出値Vsns_pkを引き上げてボトム検出値Vsns_btを引き下げる。なお、上記の検出値設定手段としては、例えば、電流源122a及び122b(図3)の出力電流値を調整すればよい。
このように、本実施形態のLED駆動制御装置100には、ヒステリシス制御を行うための出力帰還ループから独立して、出力電圧VOUTが変動してもスイッチ出力段のスイッチング周波数Fswが常に一定値となるようにピーク検出値Vsns_pk及びボトム検出値Vsns_btを調整する周波数帰還制御部が設けられている。
以下では、上記した周波数帰還制御部の導入効果を述べる前に、これが未導入である場合の課題について再確認しておく。
図10は、ヒステリシス制御の第1例(周波数帰還制御なし)を示す図であり、上から順に、出力電圧VOUTとインダクタ電流ILが描写されている。先にも述べたように、インダクタ電流ILの傾きは、入出力依存性を持っている(図4を参照)。従って、ヒステリシス制御中に出力電圧VOUTが変動して、インダクタ電流ILの傾きが変わると、スイッチング周波数Fswが変化してしまう。その結果、ノイズ対策を行うべき帯域が広がるので、耐ノイズ設計が困難となる。そのため、出力電圧VOUTが頻繁に切り替わるアプリケーション(例えば配光可変型のLED発光装置)において、インダクタ電流ILのヒステリシス制御を行う際には、スイッチング周波数Fswの安定化が必要となる。
次に、上記した周波数帰還制御部の導入効果について具体的に説明する。
図11は、ヒステリシス制御の第2例(周波数帰還制御あり)を示す図であり、傾きの異なる3種類のインダクタ電流IL(実線、大破線、小破線)が示されている。
例えば、出力電圧VOUTが上昇してインダクタ電流ILの傾きが急峻になると、スイッチング周波数Fswが目標値から外れて高くなろうとする。しかし、スイッチング周波数Fswが上がると、アナログ電圧VAが低下して誤差信号ERRが上昇するので、ピーク検出値Vsns_pk(延いてはピーク電流IL_pk)が引き上げられて、ボトム検出値Vsns_bt(延いてはボトム電流IL_bt)が引き下げられる。その結果、インダクタ電流ILのピーク/ボトム検出タイミングが遅れるので、スイッチング周波数Fswは、目標値から外れることなく一定値に維持される。
また、上記とは逆に、出力電圧VOUTが低下してインダクタ電流ILの傾きが緩慢になると、スイッチング周波数Fswが目標値から外れて低くなろうとする。しかし、スイッチング周波数Fswが下がると、アナログ電圧VAが上昇して誤差信号ERRが低下するので、ピーク検出値Vsns_pk(延いてはピーク電流IL_pk)が引き下げられて、ボトム検出値Vsns_bt(延いてはボトム電流IL_bt)が引き上げられる。その結果、インダクタ電流ILのピーク/ボトム検出タイミングが早まるので、スイッチング周波数Fswは、目標値から外れることなく一定値に維持される。
このように、インダクタ電流ILの傾きが変化しても、ピーク検出値Vsns_pkとボトム検出値Vsns_btをそれぞれ調整することにより、スイッチング周波数Fswを一定値に維持することが可能となる。
また、上記の周波数帰還制御に際して、ピーク検出値Vsns_pk及びボトム検出値Vsns_btそれぞれの調整量を適宜等しく設定しておくことにより、インダクタ電流ILの平均電流値IL_ave(≒IOUT)を変化させずに、スイッチング周波数Fswの安定化を図ることが可能となる。
以上、本実施形態のLED駆動制御装置100であれば、ヒステリシス制御による高速応答性の実現と、周波数帰還制御による耐ノイズ設計の容易化を両立することができる。
図12は、出力電圧VOUTとスイッチング周波数Fswとの関係を示す図である。なお、実線は周波数帰還制御部が導入されている場合の挙動を示しており、破線は周波数帰還制御部が導入されていない場合の挙動を示している。本図から明らかなように、上記の周波数帰還制御部を導入することにより、出力電圧VOUTが変動してもスイッチ出力段のスイッチング周波数Fswが常に一定値となることが分かる。
図13は、周波数帰還制御とDC調光制御との関係を示す図である。なお、横軸はDCDIM端子電圧を示しており、縦軸は電流検出信号Vsns(=SNSP−SNSN)を示している。
本図で示すように、DCDIM端子電圧として、V0(=調光デューティ0%に相当)〜V100(=調光デューティ100%に相当)のアナログ電圧を印加すると、平均電流検出信号Vsns_ave(=ピーク検出値Vsns_pkとボトム検出値Vsns_btとの平均値)がリニアに増大していく。すなわち、DCDIM端子電圧は、LEDストリング20に供給される出力電流IOUTの目標設定値に相当する。
なお、DCDIM端子電圧として、V20(=調光デューティ20%に相当)〜V100のアナログ電圧が印加されているときには、LEDオープン検出が有効となる。
また、電流検出信号Vsnsの制御範囲ΔVsns_hys(=ピーク検出値Vsns_pkの上限とボトム検出値Vsns_btの下限との差)は、DCDIM端子電圧に応じて可変制御される。
特に、V0<DCDIM<V20となる低入力範囲(≒周波数制御ループ無効範囲)では、DCDIM端子電圧に比例して上記の制御範囲ΔVsns_hysが制限されることにより、スイッチング周波数Fswが目標値よりも高くなる。また、DCDIM≦Voff(<V0)となる電圧範囲では、スイッチング周波数Fswが上限値に達し、強制オフ動作により、インダクタ電流IL(延いては出力電流IOUT)の出力が停止される。
このような制御範囲ΔVsns_hysの可変制御によれば、インダクタ電流ILを常に連続モードで駆動することができるので、DCDIM端子電圧の可変範囲全域(V0≦DCDIM≦V100)において、支障なく出力電流制御を行うことが可能となる。
なお、DCDIM端子電圧の低入力範囲(V0<DCDIM<V20)では、出力電流精度の維持が最優先とされるので、スイッチング周波数Fswが目標値を外れたとしても特段の支障は生じない。
<LED駆動制御装置(第4実施形態)>
図14は、LED駆動制御装置100の第4実施形態(ピーク電流調整部周辺)を示す図である。本実施形態のLED駆動制御装置100は、電流検出コンパレータ114と駆動ロジック部113との間にピーク電流調整部123をさらに有する。このピーク電流調整部123は、リセット信号RSTを所定の調整時間Tadjだけ遅らせて駆動ロジック部113に出力する。
以下では、上記したピーク電流調整部123の導入効果を述べる前に、これが未導入である場合の課題について再確認しておく。
図15は、トランジスタN1及びN2の同時オフ時間Tdtに起因して出力電流精度が悪化する様子を示す図であり、上から順に、インダクタ電流IL、上側ゲート信号GH、及び、下側ゲート信号GLが描写されている。
インダクタ電流ILの大電流駆動に対応するために、スイッチ出力段の整流方式として同期整流方式を採用する場合には、トランジスタN1及びN2に過大な貫通電流が流れないように、トランジスタN1及びN2の同時オフ時間Tdtを設ける必要がある。
しかし、同時オフ時間Tdtが設けられている場合には、電流検出信号Vsnsがボトム検出値Vsns_btを下回り、下側ゲート信号GLがローレベルにリセットされてトランジスタN2がオフされても、同時オフ時間Tdtが経過するまでの間、上側ゲート信号GHがハイレベルにセットされずに、トランジスタN1がオフされたままとなる。従って、インダクタ電流ILが本来のボトム電流値IL_btからアンダーシュートする。その結果、インダクタ電流ILの平均電流値IL_ave(≒IOUT)は、その目標値IL_ave_targetよりも小さくなるので、出力電流精度の悪化に繋がっていた。
次に、上記したピーク電流調整部123の導入効果について具体的に説明する。
図16は、ピーク電流調整部123の導入により出力電流精度が改善する様子を示す図であり、先の図15と同じく、上から順に、インダクタ電流IL、上側ゲート信号GH、及び、下側ゲート信号GLが描写されている。
先にも述べたように、トランジスタN1及びN2の同時オフ時間Tdtには、インダクタ電流ILが本来のボトム電流値IL_btからアンダーシュートする。ただし、本実施形態のLED駆動制御装置100では、ピーク電流調整部123の導入により、上記のアンダーシュートを相殺するように、トランジスタN1のオン期間Tonが延長されて、インダクタ電流ILのピーク電流値IL_pkが意図的にオーバーシュートされる。
より具体的に述べると、ピーク電流調整部123は、電流検出コンパレータ114から出力されるリセット信号RSTを、同時オフ時間Tdtに応じた調整時間Tadjだけ遅らせて駆動ロジック部113に出力する。
なお、上記の同時オフ時間Tdtは、電流検出信号Vsnsがボトム検出値Vsns_btに達してトランジスタN2をオフしてからトランジスタN1をオンするまで(=インダクタ電流ILが増大に転じて実際に極小値を取るまで)の第1時間T11に相当する。一方、上記の調整時間Tadjは、電流検出信号Vsnsがピーク検出値Vsns_pkに達してから、トランジスタN1をオフするまで(=インダクタ電流ILが減少に転じて実際に極大値を取るまで)の第2時間T12に相当する。
なお、上記ボトム電流値IL_btのずれ量(=アンダーシュート量)は、(VOUT/L)×T11で表すことができる。一方、ピーク電流IL_pkの調整量(=意図的なオーバーシュート量)は、{(VIN−VOUT)/L}×T12で表すことができる。
従って、T12={VOUT/(VIN−VOUT)}×T11が成り立つように、調整時間Tadj(=T12)を設定すれば、ボトム電流値IL_btのアンダーシュートをピーク電流値IL_pkのオーバーシュートで相殺することができる。その結果、インダクタ電流ILの平均電流値IL_aveを(≒IOUT)をその目標値IL_ave_targetに維持することができるので、同期整流方式による大電流駆動と出力電流精度の向上を両立することが可能となる。
図17は、出力電圧VOUTと出力電流精度との関係を示す図である。なお、実線はピーク電流調整部123が導入されている場合の挙動を示しており、破線はピーク電流調整部123が導入されていない場合の挙動を示している。本図から明らかなように、ピーク電流調整部123を導入することにより、出力電圧VOUTの変動幅が大きくなっても、出力電流精度をより高く維持することができるようになる。
従って、例えば、後述する配光可変型のLED発光装置1(図18)において、出力電流IOUTの要求精度を満たしつつ、LEDストリング20を形成するLEDを増やしてその点灯数を幅広く切り替えることが可能となり、延いては、ADB[adaptive driving beam]ヘッドランプの分解能向上に貢献することが可能となる。
なお、本実施形態では、ボトム電流IL_btのずれ(=アンダーシュート)をピーク電流IL_pkの調整により相殺するピーク電流調整部123を例示したが、その応用として、上記とは逆に、ピーク電流IL_pkのずれ(=オーバーシュート)をボトム電流IL_btの調整により相殺するボトム電流調整部を導入することも可能である。
すなわち、これらを包括する上位概念としては、電流検出信号Vsnsがピーク検出値Vsns_pk及びボトム検出値Vsns_btの一方に達してからインダクタ電流ILが実際に一方の極値を取るまでの第1時間T11に応じてインダクタ電流ILの他方の極値を調整する電流調整部の導入を提案することができる。
<配光可変型>
図18は、配光可変型のLED発光装置1を示す図である。本構成例のLED発光装置1は、先の図1で例示した構成要素に加えて、スイッチマトリクス30とスイッチコントローラ40をさらに有する。
スイッチマトリクス30は、LEDストリング20として直列に接続されたLED21〜25を個別に点消灯するための手段であり、スイッチ31〜35を含む。なお、スイッチ31〜35は、それぞれ、LED21〜25に並列接続されている。
スイッチコントローラ40は、スイッチマトリクス30の制御主体である。例えば、LED21、LED23、及び、LED25を点灯し、LED22及びLED24を消灯する場合には、本図で示したように、スイッチ31、スイッチ33、及び、スイッチ35をオフして、スイッチ32及び34をオンすればよい。
このような配光可変型のLED発光装置1は、近年、車両の次世代型ヘッドランプ(いわゆるADBヘッドランプ)として、その普及が進められている。なお、配光可変型のヘッドランプを用いれば、例えば、ハイビームでの走行中、配光パターンを制御してヘッドランプの発光を部分的にオフすることができるので、対向車や先行車の運転者に眩惑を与えることなく、遠方の視界を確保することが可能となる。
図19は、配光可変型のLED発光装置1における出力電圧VOUTと出力電流IOUTとの関係を示す図である。本図では、時刻t11と時刻t12において、それぞれ、LEDストリング20の点灯数が切り替えられており、それに伴って出力電圧VOUTの変動が生じている。このように、出力電圧VOUTが頻繁に切り替わるアプリケーションにおいて、出力電流IOUTを一定値に維持するためには、出力電圧VOUTの変動に対して出力電流IOUTの高速応答が必要となる。
これを鑑みると、配光可変型のLED発光装置1には、その駆動制御手段として、これまでに説明してきたLED駆動制御装置100が非常に好適であると言える。
<車両への適用>
LED発光装置1は、例えば、図20及び図21で示す通り、車両X10のヘッドランプ(ハイビーム/ロービーム/スモールランプ/フォグランプなどを適宜含む)X11、昼間走行用ランプ(DRL[daylight running lamps])X12、テールランプ(スモールランプやバックランプなどを適宜含む)X13、ストップランプX14、及び、ターンランプX15などとして好適に用いることができる。
なお、LED駆動制御装置100は、駆動対象となるLED20と共にモジュール(図22のLEDヘッドランプモジュールY10、図23のLEDターンランプモジュールY20、及び、図24のLEDリアランプモジュールY30など)として提供されるものであってもよいし、LED20とは独立にIC単体として提供されるものであってもよい。
<発光素子駆動回路装置>
図25は、本発明に係る発光素子駆動回路装置の概要を示す回路図である。発光素子駆動回路装置200は、例えば半導体集積回路で構成される集積回路210を有する。
集積回路210は、外部端子GH,SW,BOOT,VDRV,GL,GND2,SNSP,SNSN,SG,EN/PWM,DC/DIM,GND1,VIN,及び,CPを有する。
上記の各外部端子は、スイッチングレギュレータ及び発光素子駆動回路装置200を構成するために、外部の上側トランジスタM1、下側トランジスタM2、抵抗R5、電流検出用抵抗RA、キャパシタC6〜C9、インダクタL3、及び、LEDなどに直接または他の回路素子を介して有機的に結合される。LEDは、複数の発光素子が直列に接続される。電流検出用抵抗RAは、LEDに流れるLED電流ILEDを検出する役割及びLED電流ILEDを設定する役割をもつ。
外部端子GHは、上側トランジスタM1を駆動するためのハイサイド駆動端子であり、上側トランジスタM1のゲートが接続される。上側トランジスタM1は、例えばNMOSトランジスタまたはバイポーラNPNトランジスタで構成される。本発明の一実施形態では、NMOSトランジスタを採用する。上側トランジスタM1は、電源端子VIN側に接続される上側スイッチングトランジスタとして作用する。外部端子SWはブートストラップ回路を採用するに伴ない、上側ドライバDRVHを高電位側にレベルシフトさせるために用意される。外部端子SWに発生するスイッチング信号VSWによって上側ドライバDRVHの回路動作点を高電位側にレベルシフトするが、こうした回路の描写は割愛する。なお、上側トランジスタM1はPMOSトランジスタまたはバイポーラPNPトランジスタに置き換えてもよい。
外部端子SWと接地電位GNDとの間にはインダクタL3、電流検出用抵抗RA、及びキャパシタC9が直列に接続されている。キャパシタC9の第1端子は、一つのLEDのアノードに接続される。LEDのカソードは、別のLEDのアノードに接続され、順次こうした回路接続の繰り返しによって複数のLEDが直列に接続される。最終段のLEDのカソードは、接地電位GNDに接続される。キャパシタC9の第2端子は、接地電位GNDに接続される。
外部端子BOOTは、ブートストラップ端子である。外部端子BOOTと外部端子SWとの間には、よく知られるブートストラップ回路を構成するためのキャパシタC7が接続される。なお、キャパシタC7は集積回路210の外部ではなく、その内部に設けるようにしてもよい。こうした場合は外部端子BOOTは不要となる。
外部端子VDRVは、電源端子VINに供給される電源電圧+Bから生成されて集積回路210を駆動するために用いられる内部回路用電源電圧VREGを安定化させるためのキャパシタC8を接続するために用意される。
外部端子GLは、下側トランジスタM2を駆動するためのローサイド駆動端子であり、下側トランジスタM2のゲートが接続される。下側トランジスタM2は、例えばNMOSトランジスタまたはバイポーラNPNトランジスタで構成される。本発明の一実施形態では、上側トランジスタM1と同じNMOSトランジスタを採用する。下側トランジスタM2は、接地端子GND2に接続される同期整流用トランジスタとして、さらにブートストラップ用のキャパシタC7を充電するときの電流経路として作用する。なお、接地端子GND2は、後述する接地端子GND1と共に接地電位GNDに接続される。
ここで、下側トランジスタM2と上側トランジスタM1の回路接続及びこれらに関わる回路接続について説明する。上側トランジスタM1のドレインは、電源端子VINに接続される。上側トランジスタM1のソースは、下側トランジスタM2のドレインに接続される。下側トランジスタM2のソースは、接地電位GND2(GND)に接続される。したがって、上側トランジスタM1の主導電路と下側トランジスタM2の主導電路は、電源端子VINと接地端子GND2(接地電位GND)との間に直列に接続される。さらに、上側トランジスタM1と下側トランジスタM2の共通接続ノード(すなわち外部端子SW)と接地電位GNDとの間には、インダクタL3、電流検出用抵抗RAおよびキャパシタC9が直列に接続される。
キャパシタC9の第1端子にはLEDを駆動するLED駆動電圧VLEDが発生する。LEDにLED駆動電圧VLEDが供給されることによりLEDにLED電流ILEDが供給される。
図25は、よく知られたブートストラップ方式の同期整流式降圧型スイッチングレギュレータを示すが、本発明に係る発光素子駆動回路装置は、昇降圧型や昇圧型のスイッチングレギュレータにも適用することができる。また、ブートストラップ方式に関わらず、全般的なスイッチングレギュレータにも適用することが可能である。
接地端子GND2は、上側トランジスタM1及び下側トランジスタM2、インダクタL3、キャパシタC9、並びに、LED等に流れる比較的大きな電流を取り扱う回路部の接地端子として用意される。
外部端子SNSP及びSNSNは、インダクタL3及び電流検出用抵抗RAに流れる電流を検出する。こうした電流の検出は電流検出用抵抗RAの両端に生じる電圧降下を検出することで行われる。
外部端子SGは、集積回路210の回路動作が正常であるか否かを判定した信号を音声またはランプ等によって外部に報知するために用意される。外部端子SGが接続される集積回路210の内部には、図示しないオープンドレイントランジスタが接続される。外部端子SGと電源電圧+Bとの間には、プルアップ抵抗R5が接続される。
外部端子EN/PWMは、イネーブル入力/PWM調光入力端子である。外部端子EN/PWMからイネーブル信号VENを印加して集積回路210及び発光素子駆動回路装置200全体をイネーブル状態に設定する。また、この外部端子EN/PWMから図示しない調光用矩形波信号を入力することで、LEDに流す電流の時間を調整して調光を行うことができるが、こうした回路構成の描写は割愛する。
外部端子DC/DIMは、DC調光入力端子である、外部端子DC/DIMに入力した電圧値によってLEDに流す平均電流を調整する。
外部端子GND1は、集積回路210に内蔵される種々の回路部のうち、比較的小さな電流を取り扱う回路部(すなわち小信号回路部)の接地端子として用意される。外部端子GND1及び外部端子GND2は、最終的に接地電位GNDに共通に接続される。
外部端子VINは、集積回路210を駆動する電源電圧+Bが供給される端子である。外部端子CPは、チャージポンプ用のキャパシタC6を接続する端子である。キャパシタC6は、外部端子CPと外部端子VINとの間に接続される。なお、外部端子CPは、集積回路210において、外部端子VINとは別の電圧源を生成するために用意される。外部端子CPから供給されるチャージポンプ電圧VCPは、比較的回路電流の少ない回路、例えば後述するLED電流検出回路CSCの電圧源として利用される。なお、チャージポンプ電圧VCPは、外部端子CPに生じるが、外部端子CPと外部端子BOOTとは集積回路210内に設けられる図示しないダイオードで接続される。
次に集積回路210の内部回路構成及びその近傍の外部端子について説明する。
参照電圧源REFは、外部端子VINに接続される電源電圧+Bの供給を受けて参照電圧VREFを生成する。参照電圧源REFは、例えばバンドギャップ型定電圧回路で構成され、例えば1.2V前後の参照電圧VREFを生成する。
電源レギュレータREGは、例えばリニアレギュレータで構成され、参照電圧VREFを基準電圧源として所定の内部回路用電源電圧VREGを生成する。電源レギュレータREGで生成される内部回路用電源電圧VREGは、例えばブートストラップ用の電圧源としてダイオードD2のアノードに印加される。ダイオードD2のカソードは、外部端子BOOTに接続される。
クロック信号発振器OSCは、例えば、よく知られたCR発振器やリングオシレータ等で構成することができる。クロック信号発振器OSCには、図示しない、定電流源回路、コンパレータ、キャパシタ等が内蔵される。この図示しない定電流源回路等は、参照電圧源REFで生成される参照電圧VREFに基づき駆動される。クロック信号発振器OSCで生成されるクロック信号SOSCの周波数は、例えば200kHz〜10MHz(周期5μs〜0.1μs)である。
制御ロジック部CLは、クロック信号発振器OSCで生成されたクロック信号Soscを入力信号として所定の分周信号を生成する分周回路、分周回路で生成された複数の分周信号を組み合わせて所定の信号を生成する組み合わせ回路、組み合わせ回路からの出力信号を基にして所定の時間を計測するカウンタ等を含む。制御ロジック部CLの具体的な回路構成については後述する。制御ロジック部CLは、イネーブル信号VENが例えばハイレベルに設定されると有効状態になる。
LEDオープン検出回路LODは、LEDが正常状態であるかそれとも異常状態であるかを検出する。LEDオープン検出回路LODは、後述で明らかにされるが少なくとも1つのコンパレータを備える。検出回路LODの第1端子(高電位側端子)には、外部端子SNSPに生じる電圧VSNSP、すなわち電流検出用抵抗RAの第1端子に生じる電圧が印加される。LEDオープン検出回路LODの第2端子(低電位側端子)には、外部端子SNSNに生じる電圧VSNSN(=VLED)が印加される。したがって、LEDオープン検出回路LODには、電流検出用抵抗RAの両端に生じた電圧が印加される。LEDが正常に動作しているときには、電流検出用抵抗RAの第1端子(外部端子SNSP)の電圧は、電流検出用抵抗RAの第2端子(外部端子SNSN)の電圧より高くなる(VSNSP>VSNSN)。LEDの電気的な接続が正常なときには、LEDオープン検出回路LODのコンパレータ出力信号VCOMP1は、例えばローレベルに設定される。LEDがオープン状態に陥ったときは、この電圧の大小関係が逆転する。すなわち、電流検出用抵抗RAの第2端子(外部端子SNSN)の電圧は、電流検出用抵抗RAの第1端子(外部端子SNSP)の電圧より高くなり(VSNSN>VSNSP)、LEDオープン検出回路LODのコンパレータ出力信号VCOMP1は、ハイレベルに遷移する。
LED電流検出回路CSCは、後述で明らかにされるが電流検出用抵抗RAに流れる電流のピーク値とボトム値をそれぞれ検出する少なくとも2つコンパレータを備える。ボトム値を検出したときには、例えばハイレベルのコンパレータ出力信号VCOMP2を出力し、ピーク値を検出したときには、例えばハイレベルのコンパレータ出力信号VCOMP3を出力する。コンパレータ出力信号VCOMP2は、論理和回路ORの一方の入力端子に印加される。論理和回路ORの他方の入力端子には、LEDオープン検出回路LODのコンパレータ出力信号VCOMP1が印加される。したがって、論理和回路ORの出力からは、コンパレータ出力信号VCOMP1及びコンパレータ出力信号VCOMP2の少なくとも一方がハイレベルのときに論理和出力信号VORがハイレベルとなって出力され、両者ともローレベルのときにのみ論理和出力信号VORがローレベルとなる。論理和出力信号VORは、駆動ロジック部DLのセット信号SETとして駆動論理回路DLに直接印加される。なお、駆動ロジック部DLのセット信号SETを、コンパレータ出力信号VCOMP1及びコンパレータ出力信号VCOMP2の論理和演算により生成する理由は、LEDがオープン状態時であっても、また、LED電流ILEDがボトム値に達したときであっても、スイッチング信号VSWをハイレベルに維持してLEDオープン状態を検出するためである。
LED電流検出回路CSCから出力されるコンパレータ出力信号VCOMP3は、LED電流ILEDのピーク値を検出してLED電流ILEDを減少させ所定の平均値に維持するためのリセット信号RSTとして作用する。リセット信号RST(=VCOMP3)は、LEDが正常動作しているときに、LED電流ILEDのピーク値を検出して、ボトム値まで下降させる作用を有する。このため、リセット信号RSTは、LED電流検出回路CSCから出力されるコンパレータ出力信号VCOMP3を演算処理せずに駆動論理回路部DLに直接印加される。
図26は、図25の発光素子駆動回路装置200の特徴を詳細に示す回路図である。図26の発光素子駆動回路装置200Aは、図25のLEDオープン検出回路LOD、制御ロジック部CL、LED電流検出回路CSC、及び、駆動ロジック部DLの回路構成をより具体的に示す。
LEDオープン検出回路LODは、第1コンパレータCOMP1及び第1閾値Vopenで構成されている。第1閾値Vopenは、第1コンパレータCOMP1の反転入力端子(−)に接続される。第1閾値Vopenは、少なくとも2つの大きさに可変される。第1閾値Vopenの一つは、LEDが正常状態である場合に用いる比較的小レベルの電圧(電流)であり、その大きさは例えば10mV前後であるが、電流検出用抵抗RAの大きさやLED電流ILEDの大きさによって随時設定される。第1閾値Vopenのもう一つは、LEDがオープン状態である場合に用いる電圧(電流)であり、その大きさは10mVよりも1桁以上高い例えば150mV前後に設定される。こうして第1閾値Vopenを例えば10mVから150mVに切り換える理由は、第1コンパレータCOMP1がLEDの正常時とオープン時に極性の反転した信号を出力するためである。
第1コンパレータCOMP1の非反転入力端子(+)には、外部端子SNSNに生じた電圧VSNSNが印加される。第1コンパレータCOMP1の反転入力端子(−)には、外部端子SNSPに生じた電圧VSNSPよりも第1閾値Vopenだけ低い電圧(VSNSP−Vopen)が印加される。LEDの正常動作時には、VSNSP>VSNSNの関係が維持される。ここで、例えばVSNSP−VSNSN≒170mV、Vopen≒10mVにそれぞれ設定すると、第1コンパレータCOMP1の反転入力端子(−)の電位は、電圧VSNSPより10mV低くなる。しかし、反転入力端子(−)の電位は、非反転入力端子(+)よりも依然として160mV程度高いことになり、第1コンパレータCOMP1のコンパレータ出力信号VCOMP1はローレベルとなる。ここで、仮にVopenの大きさを10mVよりも大きな例えば50mV程度に設定すると、LEDオープン検出精度が低下するという不具合が生じる。そこで、本発明の一実施形態では、第1閾値Vopenは5mV〜15mVに設定する。なお、第1コンパレータCOMP1の電圧源は、外部端子SNSPに生じる電圧VSNSPを利用する。第1コンパレータCOMP1の電圧源としては、LED電流検出回路CSCの電圧源であるチャージポンプ電圧VCPを利用することも可能である。しかし、チャージポンプ電圧VCPを第1コンパレータCOMP1の電圧源として利用すると、チャージポンプ電圧VCPが低下し、キャパシタC1への電荷の蓄積が不十分となり、回路動作に影響を与えてしまう。したがって、本発明の一実施形態では、スイッチングレギュレータの出力側の電圧を利用する。
制御ロジック部CLは、分周回路FD、組み合わせ回路CONC、第1カウンタCOUNT1、第2カウンタCOUNT2、第3カウンタCOUNT3、及び、ラッチ回路LATCHを備える。
分周回路FDは、クロック信号発振器OSCで生成されたクロック信号SOSCを入力信号として例えば第1分周信号SD1、第2分周信号SD2、第3分周信号SD3、及び第4分周信号SD4からなる例えば4つの分周信号を出力する。第1分周信号SD1は、例えばクロック信号SOSCと同じ周波数(周期)に設定されている。第2分周信号SD2は、クロック信号SOSCを例えば4分の1(周期は4倍)に分周した信号である。第3分周信号SD3は、クロック信号SOSCを例えば16分の1(周期は16倍)に分周した信号である。第4分周信号SD4は、クロック信号SOSCを例えば64分の1(周期は64倍)に分周した信号である。こうした分周比Nは、後段の組み合わせ回路CONCや各カウンタでのカウント時間に基づき適宜設定される。
組み合わせ回路CONCは、分周回路FDから出力された第1分周信号SD1、第2分周信号SD2、第3分周信号SD3、及び、第4分周信号SD4を組み合わせて、後段の第1カウンタCOUNT1、第2カウンタCOUNT2、及び、第3カウンタCOUNT3にそれぞれ入力する第1組み合わせ信号SC1、第2組み合わせ信号SC2、及び、第3組み合わせ信号SC3を生成する。組み合わせ回路CONCは、例えば否定論理積回路NANDやインバータ等の各種論路回路の組み合わせで構成される。
第1カウンタCOUNT1、第2カウンタCOUNT2、及び、第3カウンタCOUNT3は、前段の組み合わせ回路CONCで生成された組み合わせ信号SC1、SC2、SC3を用い、LEDがオープン状態に陥ったときに、その持続時間を計測するための計測手段として利用される。また、LEDが正常状態またはオープン状態に陥ったときに、集積回路210の外部に外部端子SGを介して何らかの報知信号(音声、点灯等)を出力するために利用される。
第1カウンタCOUNT1は、組み合わせ回路CONCから出力される組み合わせ信号SC1を入力として例えば時間1.28msを計測する。ここで、時間1.28msは、LEDのオープン状態の持続時間を計測するために設けた設計的事項の1つに過ぎない。LEDのオープン状態を検出して、時間1.28msに達すると、報知手段SGC及び外部端子SGを介して、集積回路210の外部に音声またはランプの点灯、消灯、点滅等で接続状態の有無を報知する。
第2カウンタCOUNT2は、組み合わせ回路CONCから出力された組み合わせ信号SC2を入力として例えば時間10μsを計測する。ここで、時間10μsは、時間1.28msと同様に設計的事項の1つである。この10μsなる時間は、LEDの回路接続が正常状態であるかそれともオープン状態であるかを判定する基準となる時間である。この時間10μsは、スイッチング端子SWに表われるスイッチング信号Vswのハイレベル持続時間が10μs以内であるか否かを判定するための、いわばLEDオープン状態を判定するための目安として設定される。
第3カウンタCOUNT3は、組み合わせ回路CONCからの組み合わせ信号SC3を入力として例えば時間80μsをカウントする。ここで、時間80μsは、時間1.28ms及び時間10μsと同様に設計的事項の1つである。第3カウンタCOUNT3は、外部端子SWに生じるスイッチング信号VSWのハイレベル持続時間を例えば80μsに設定する。スイッチング信号VSWのローレベル持続時間は、例えば250nsに設定され、全体の周期は80.25μsとなる。なお、80.25μsなる周期は時間1.28msの区間において繰り返して発生する。ここで、ハイレベル持続時間をDH、ローレベル持続時間をDLとすると、ハイレベル持続時間DHが全体に占める割合、すなわち、デューティ比αDHは、αDH=80/(80+0.25)≒0.997となるが、本発明において、αDHは0.950から0.999の範囲に設定することが好ましい。これによって、下側トランジスタM2の許容電流の範囲内でキャパシタC7に十分な電荷を供給することができる。
本発明の一実施形態では、ハイレベルまたはローレベルの持続時間を計測する持続時間検定手段として、カウンタ(タイマー)を用いて計測するものを示した。しかし、これに限定されない。例えば、持続時間検定手段は、スイッチング信号VSWを積分する積分器及び積分器から出力される積分電圧を所定の参照電圧と比較するコンパレータを備え、コンパレータの出力に基づき発光素子の接続状態の良否を報知するようにしてもよい。本発明の一実施形態では、LEDがオープン状態に陥ると、スイッチング信号Vswのピーク値が電源電圧+Bとほぼ同じになり、デューティ比が95%以上に設定されるので、大きな積分電圧を生成することができる。これによって、正常動作時との区別を容易に行うことができる。
また、持続時間検定手段は、スイッチング信号VSWを電流に変換する電圧−電流(V−I)変換手段を備え、このV−I変換手段で変換した電流を例えば電流ミラー回路で増幅し、さらに増幅した電流を電圧に変換して、その出力電圧の大きさに基づき発光素子の接続状態の良否を報知するようにしてもよい。
ラッチ回路LATCHには、第1コンパレータCOMP1の出力信号VCOMP1及びオープン検出可否信号Sopenが入力される。ラッチ回路LATCHは、コンパレータ出力信号VCOMP1を入力とし、オープン検出可否信号Sopenをトリガとしてラッチ信号SLATCHを生成する。
LED電流検出回路CSCは、チャージポンプ電圧VCPを電圧源として動作する第2コンパレータCOMP2及び第3コンパレータCOMP3を含む。第2コンパレータCOMP2は、LEDに流れるLED電流ILEDのボトム値を検出し、第3コンパレータCOMP3は、LEDに流れるLED電流ILEDのピーク値を検出して、LED電流ILEDを所定の平均値になるように制御する。LED電流ILEDは、電流検出用抵抗RAで検出される。LED電流ILEDの平均値は例えば1.4A前後であり、電流検出用抵抗RAは、例えば0.1Ω〜0.15Ωに選ばれる。したがって、電流検出用抵抗RAの両端では、140mV〜210mV程度の電圧差が生じる。
第2コンパレータCOMP2の非反転入力端子(+)は、第2閾値Vsetを設定する電圧源の高電位端に接続される。第2閾値Vsetを設定する電圧源の低電位端は、外部端子SNSNに接続され、電圧VSNSNが与えられる。外部端子SNSNは、電流検出用抵抗RAの低電位端の電位が印加される端子である。第2コンパレータCOMP2の反転入力端子(−)は、外部端子SNSPに接続され、電圧VSNSPが与えられる。外部端子SNSPは、電流検出用抵抗RAの高電位端の電位が印加される端子である。第2コンパレータCOMP2の非反転入力端子(+)には、外部端子SNSNに生じた電圧VSNSNに第2閾値Vsetを加えた電圧(VSNSN+Vset)が与えられる。
第3コンパレータCOMP3の非反転入力端子(+)は外部端子SNSPに接続され、電圧VSNSPが与えられる。外部端子SNSPは、電流検出用抵抗RAの高電位端の電位が印加される端子である。第3コンパレータCOMP3の反転入力端子(−)は、第3閾値Vrstを設定する電圧源の高電位端に接続される。第3閾値Vrstを設定する電圧源の低電位端は、外部端子SNSNに接続され、電圧VSNSNが与えられる。外部端子SNSNは、電流検出用抵抗RAの低電位端の電位が印加される端子である。第3コンパレータCOMP3の反転入力端子(−)には、外部端子SNSNに生じた電圧VSNSNに第3閾値Vrstを加えた電圧(VSNSN+Vrst)が与えられる。
駆動ロジック部DLは、マスキング回路MASK、フリップフロップFF、論理回路LOGICを有する。マスキング回路MASKは、LEDがオープン状態に陥った場合やオープン状態から正常状態に復帰した場合にLEDの接続状態の検出誤動作を抑止するために、所定の時間だけLEDの接続状態の検出動作を停止させる。具体的には、スイッチング信号VSWがハイレベルからローレベルに遷移する時刻及びスイッチング信号VSWがローレベルからハイレベルに遷移する時刻で発生するリンギングやスイッチングノイズによる誤動作を防止するために、スイッチング信号VSWがハイレベルからローレベルに遷移する時刻から所定の時間T4及びスイッチング信号VSWがローレベルからハイレベルに遷移する時刻から所定の時間T4だけLEDの接続状態の検出動作を停止させる。言い換えると、マスキング回路MASKは、所定の時間T4だけ経過すると、LEDの接続状態の検出動作を開始する。マスキング回路MASKは、フリップフロップ信号VFFの立ち上がり及び立ち下がりに同期した図示しないマスキング信号を生成する。このマスキング信号は、マスキング回路MASKに印加されるセット信号SETの作用を無効にする。
フリップフロップFFは、マスキング回路MASKから出力されるオープン検出可否信号Sopenに同期して後段の上側ドライバDRVH及び下側ドライバDRVLを駆動する図示しない駆動入力信号を生成する。フリップフロップFFからのフリップフロップ信号VFFは、論理回路LOGIC、第2カウンタCOUNT2、及び、第3カウンタCOUNT3の制御及び同期信号として利用される。
論理回路LOGICは、後段の上側ドライバDRVH及び下側ドライバDRVLを駆動する上側ゲート信号VGHと下側ゲート信号VGLとの間にデッドタイムを設けるためのデッドタイム生成回路やレベルシフト回路などの回路部を含む。
上側ドライバDRVHは、論理回路LOGICからの信号を受け、上側トランジスタM1を駆動する上側ゲート信号VGHを生成する。上側ドライバDRVHには、スイッチング端子SWに生じるスイッチング信号Vswに基づき回路動作点を高電位側にシフトさせるレベルシフト回路が内蔵される。
下側ドライバDRVLは、論理回路LOGICからの信号を受け、下側トランジスタM2を駆動する下側ゲート信号VGHを生成する。
図26において、LEDオープン検出回路LOD、LED電流検出回路CSC、制御ロジック部CL、及び、駆動ロジック部DLとの間で、信号及び電圧の授受が行われるが、これらの作用について説明する。まず、LEDオープン検出回路LODを構成する第1コンパレータCOMP1のコンパレータ出力信号VCOMP1をラッチ回路LATCHに入力する目的は、前述したようにLEDがオープン状態に陥ったときのコンパレータ出力信号VCOMP1を所定の時間T3だけ例えばハイレベルに保持するためである。これによって、LEDオープン状態が継続した時間を計測することができる。さらに、ラッチ回路LATCHから出力されるラッチ信号SLATCHでLED電流検出回路CSCを制御する目的は、LEDオープン時にLED電流検出回路CSCの回路動作を停止させるためである。LED電流検出回路CSCは、LEDに流れるLED電流ILEDのピーク値とボトム値を計測するために用意されるものであるが、LEDオープン時はLEDにLED電流ILEDが流れなくなるためLED電流検出回路CSCを動作させる必要がなくなる。したがって、ラッチ信号SLATCHによりLED電流検出回路CSCの回路動作を停止させて省電力化を図り、LED電流検出回路CSCの電圧源であるチャージポンプ電圧VCPの低下を抑止して回路動作の安定化を図る。
図26においては、第1コンパレータCOMP1の出力信号VCOMP1と第2コンパレータCOMP2の出力信号VCOMP2とを論理和回路ORで演算処理し、論理和回路ORの論理和信号VORをマスキング回路MASKに入力する。本来、第2コンパレータCOMP2のコンパレータ出力信号VCOMP2は、LEDに流れるLED電流ILEDのボトム値を検出したときにLED電流ILEDが上昇するようにフリップフロップFFをセットさせる、いわゆるセット信号SETとして作用する。したがって、第2コンパレータCOMP2のコンパレータ出力信号VCOMP2をそのままセット信号SETとして利用することも可能である。しかし、本発明の一実施形態では、LEDオープン状態において、第2コンパレータCOMP2及び第3コンパレータCOMP3の回路動作を停止させるため、セット信号SET及びリセット信号RSTが生成されなくなるという不具合が発生する。そこで、LEDオープン時にハイレベルに維持される第1コンパレータCOMP1のコンパレータ出力信号VCOMP1を論理和回路ORの一方の入力信号として利用するものである。こうした回路構成によって、LEDの正常状態時はコンパレータ出力信号VCOMP2によって論理和信号VORはハイレベルに維持され、LEDのオープン状態時はコンパレータ出力信号VCOMP1によって論理和信号VORが必ずハイレベルに維持され、駆動ロジック部DLの回路動作を所定の動作状態に設定する。
なお、図26において、第3コンパレータCOMP3のコンパレータ出力信号VCOMP3は、駆動論理回路DLの一部であるマスキング回路MASKに直接入力される。
図27は、図26の発光素子駆動回路装置200Aの正常時の動作を示すタイミングチャートである。具体的には、発光素子駆動回路装置200AのLEDの電気的接続に異常が認められない場合のLED電圧VLED(=VSNSN)、第2閾値Vset、第3閾値Vrst、及び、外部端子SWに出力されるスイッチング信号VSWを示す。
(a)LED電圧VLEDは、三角波電圧である。三角波電圧のピーク値Vpは、外部端子SNSNに発生する電圧VSNSNに第3閾値Vrstを加えた大きさとなる。三角波電圧のボトム値Vbは、電圧VSNSNに第2閾値Vsetを加えた大きさとなる。ピーク値Vpとボトム値Vbの平均が平均値Vaveとなる。(b)スイッチング信号VSWは、LED電圧VLEDのボトム値VbでローレベルLからハイレベルHに遷移し、ピーク値VpでハイレベルHからローレベルLに遷移する。ボトム値Vb及びピーク値Vpの検出は、それぞれ図26のコンパレータCOMP2、COMP3によって行われる。
図28は、図26の発光素子駆動回路装置200Aのオープン時における動作の一例を示す図である。具体的には、集積回路210の外部端子GH、GL、SW、SNSP、SNSN、これらの各外部端子に接続される各回路素子、電流、電圧、及び駆動信号の状態を模式的に示す。
LEDが正常状態、すなわちLEDが電流検出用抵抗RAに接続される状態では、LED電流ILEDは、符号Ifで示す方向に流れる。一方、オープン状態、すなわち印×が示すように電流検出用抵抗RAとLEDとの電気的接続が切断されたときには、LED電流ILEDが流れなくなり、LED電圧VLEDは0Vまで低下する。このとき、キャパシタC9には、ある程度の電荷が溜まっているので、下側トランジスタM2がオン状態であれば、キャパシタC9が電圧源として機能し、キャパシタC9→電流検出用抵抗RA→インダクタL3→下側トランジスタM2の経路で逆電流Irが流れる。すなわち、電流検出用抵抗RAには、符号Irで示す方向に電流を流すことができる。
本発明の一実施形態において、LEDがオープン状態に陥ると、回路構成上、上側トランジスタM1のゲートに印加される上側ゲート信号VGHがハイレベルに維持されて、下側トランジスタM2のゲートに印加される下側ゲート信号VGLがローレベルに維持される。したがって、本来ならば、上側トラジスタM1はオン状態、下側トランジスタM2はオフ状態となり、逆電流Irは流れないはずである。しかし、本実施形態では、LEDがオープン状態に陥っても、上側トランジスタM1がオフ状態、下側トランジスタM2がオン状態となる区間T10を設ける。一方、区間T20においては、上側トランジスタM1がオン状態となり、下側トランジスタM2がオフ状態となる。下側トランジスタM2をオンさせる区間T10と上側トランジスタM1をオンさせる区間T20の比率(T10:T20)は、例えば1:999〜5:995であり、下側トランジスタM2をオンさせる時間は、上側トランジスタM1をオンさせる時間に比べて極めて短い。
LEDがオープン状態に陥ると、下側トランジスタM2が所定の区間T10だけオンとなり、逆電流Irが流れることは、以上の説明の通りである。LEDオープン状態において、外部端子SNSPに生じる電圧VSNSPと、外部端子SNSNに生じる電圧VSNSNとの大小関係は、VSNSN>VSNSPとなる。さらに、第1コンパレータCOMP1の反転入力端子(−)には、電圧VSNSPよりも第1閾値Vopenだけ下がった電圧が印加される。このとき、第1閾値Vopenは、先に述べたように、10mVではなく例えば150mV程度に切り換えられる。そのため、第1コンパレータCOMP1の非反転入力端子(+)の電位は、反転入力端子(−)よりも十分に高電位となり、第1コンパレータCOMP1の出力信号VCOMP1はハイレベルHに維持され、LEDが正常状態のときのローレベルLとは極性が反転した出力信号VCOMP1が出力される。LEDが正常状態からオープン状態に陥った場合における、第1閾値Vopenの10mV程度から150mV程度への切り換えは、前述したように、図26のフリップフロップ信号VFFやスイッチング信号Vsw等の切換え信号を利用する。また、LEDオープン時に下側トランジスタM2をオン状態とするための下側ゲート信号VGLは、前述したように制御ロジック部CL及び駆動ロジック部DLで生成する。
図29は、図26の制御ロジック部CLのおもなノードを示すタイミングチャートである。図29について、図25〜28を参照して説明する。
(a)クロック信号SOSCは、クロック信号発振器OSCで生成される。クロック信号SOSCの周期は、例えば周期TOSCとする。
(b)分周信号SD1は、分周回路FDで生成される。分周信号SD1は、発振信号SOSCを例えば1/1倍に分周した信号である。したがって、分周信号SD1の周期TD1は、TD1=1・TOSCである。
(c)分周信号SD2は、分周信号SD1と同様に、分周回路FDで生成される。分周信号SD2は、分周信号SD1を例えば1/4倍に分周した信号である。したがって、分周信号SD2の周期TD2は、TD2=4・TD1である。
(d)分周信号SD3は、分周信号SD1、SD2と同様に、分周回路FDで生成される。分周信号SD3は、分周信号SD2を例えば1/4倍に分周した信号である。したがって、分周信号SD3の周期TD3は、TD3=4・TD2=16・TD1である。
(e)分周信号SD4は、分周信号SD1、SD2、SD3と同様、分周回路FDで生成される。分周信号SD4は、分周信号SD3を例えば1/4倍に分周した信号である。従って、分周信号SD4の周期TD4は、TD4=4・TD3=16・TD2=64・TD1である。
分周回路FDで生成される分周信号の数や分周比は、上記に限らず、後段の組み合わせ回路やカウンタの回路構成等に応じて適宜設定される。
(f)組み合わせ信号SC1は、組み合わせ回路CONCで生成される。組み合わせ信号SC1は、例えば分周信号SD1及び分周信号SD4を組み合わせた信号である。組み合わせ回路CONCは、組み合わせ信号SC1として、分周信号SD4がローレベルからハイレベルに立ち上がるタイミングで分周信号SD1を出力する。
(g)組み合わせ信号SC2は、組み合わせ回路CONCで生成される。組み合わせ信号SC2は、例えば分周信号SD1及び分周信号SD2を組み合わせた信号である。組み合わせ回路CONCは、組み合わせ信号SC2として、分周信号SD2がローレベルからハイレベルに立ち上がるタイミングで分周信号SD1を出力する。
(h)組み合わせ信号SC3は、組み合わせ回路CONCで生成される。組み合わせ信号SC1は、例えば分周信号SD1及び分周信号SD3を組み合わせた信号である。組み合わせ回路CONCは、組み合わせ信号SC3として、分周信号SD3がローレベルからハイレベルに立ち上がるタイミングで分周信号SD1を出力する。
組み合わせ回路CONCで生成される組み合わせ信号の数や周期は、上記に限らず、後段のカウンタの回路構成等に応じて適宜設定される。
(i)カウント信号SCOUNT1は、第1カウンタCOUNT1で生成される。第1カウンタCOUNT1は、例えば組み合わせ信号SC1に基づいて時間T1(例えば1.28ms)をカウントする。
(j)カウント信号SCOUNT2は、第2カウンタCOUNT2で生成される。第2カウンタCOUNT2は、例えば組み合わせ信号SC2に基づいて時間T2(例えば10μs)をカウントする。
(k)カウント信号SCOUNT3は、第3カウンタCOUNT3で生成される。第3カウンタCOUNT3は、例えば組み合わせ信号SC3に基づいて時間T3(例えば80μs)をカウントする。
制御ロジック部CLは、最終的には、(i)〜(k)に示すカウント信号SCOUNT1、SCOUNT2、SCOUNT3を生成する。制御ロジック部CLで生成された信号は、以上の説明で明らかなように、発光素子駆動回路200、200Aのオープン状態の検出信号、制御信号、さらに正常状態や異常状態を知らせる報知信号として用いられる。
図30は、図26の発光素子駆動回路装置200Aの主なノードを示すタイミングチャートである。なお、区間Tnrl(時刻t1〜t7,t22〜t27)は、LEDの動作が通常である区間(通常区間)を示す。区間Topen(時刻t7〜t22)は、LEDがオープン状態に陥り、LEDの動作が異常である区間(LEDオープン区間)を示す。
図30に示す(a)〜(o)の各信号、各電圧等について、図25〜図29を参照して説明する。
(a)イネーブル信号VENは、外部端子EN/PWMを介して制御ロジック部CLに印加される。イネーブル信号VENは、時刻t1において、ローレベルからハイレベルに遷移する。イネーブル信号VENがハイレベルになると、発光素子駆動回路装置200、200Aの全体の動作が許可される。
(b)上側ゲート信号VGHは、LED電流検出回路CSC、駆動ロジック部DL、及びm上側ドライバDRVHで生成される。通常区間Tnrlにおいて、上側ゲート信号VGHは、パルス幅が時間的に変化するPWM(パルス幅変調)信号となる。LEDオープン区間Topenにおいて、上側ゲート信号VGHは、本来のPWM信号ではなくなり、ハイレベルの区間HHがローレベルの区間HLよりも長い信号となる。LEDオープン区間Topenにおいて、ハイレベルの区間HHは例えば80μsであり、ローレベルの区間HLは例えば250nsである。言い換えれば、ハイレベルの区間HHは、1周期の99.7%を占め、ローレベルの区間HLは、1周期の0.3%を占める。すなわち、ハイレベルの区間HHは、圧倒的にローレベルの区間HLよりも長い。こうした信号は、制御ロジック部CL及び駆動ロジック部DLで設定される。
(c)下側ゲート信号VGLは、LED電流検出回路CSC、駆動ロジック部DL、及び、下側ドライバDRVLで生成される。通常区間Tnrlにおいて、下側ゲート信号VGLは、パルス幅が時間的に変化するPWM(パルス幅変調)信号となる。LEDオープン区間Topenにおいて、下側ゲート信号VGLは、本来のPWM信号ではなくなり、ローレベルの区間LLがハイレベルの区間LHよりも長い信号となる。下側ゲート信号VGLは、通常区間Tnrl及びLEDオープン区間Topenに関わらず、上側ゲート信号VGHと相補的な関係に選ばれる。すなわち、下側ゲート信号VGLは、上側ゲート信号VGHと極性が反転した関係を保つ。LEDオープン区間Topenにおいて、ローレベルの区間LLは例えば80μsであり、ハイレベルの区間LHは例えば250nsである。すなわち、ローレベルの区間LLは、圧倒的にハイレベルの区間LHよりも長い。なお、下側ゲート信号VGLのハイレベルの区間LHが比較的短く選ばれるのは、LEDのオープン状態を検出するのに足りる下側トランジスタM2のオン時間を確保できれば十分であるからである。
(d)スイッチング信号VSWは、上側ゲート信号VGHによってオン/オフ制御されるトランジスタM1と、下側ゲート信号VGLによってオン/オフ制御されるトランジスタM2双方の動作に依存する。スイッチング信号VSWは、本質的には上側ゲート信号VGHとほぼ同じ波形となる。
(e)LED電圧VLEDは、LEDに供給される電圧であり、また電流検出用抵抗RAの低電位側、すなわち外部端子SNSNに発生する電圧VSNSNである。通常区間Tnrlにおいて、LED電圧VLEDは、正規のピーク電圧Vp(Ip)、ボトム電圧Vb(Ib)、及び、平均電圧Vaveをもつ三角波の電圧となる。LEDオープン区間Topenにおいて、LED電圧VLEDは、0Vとなる。LEDオープン区間Topenから通常区間Tnrlに復帰すると、LED電圧VLEDは、本来の正常状態に戻る。
(f)第1閾値Vopenは、第1コンパレータCOMP1の反転入力端子(−)側に与えられる電圧である。第1閾値Vopenは、第1閾値電圧Vopen1及び第2閾値電圧Vopen2の2つの電圧を有し、通常区間Tnrlで第1閾値電圧Vopen1となり、LEDオープン区間Topenで第1閾値電圧Vopen1と第2閾値電圧Vopen2とに切り換えられる。具体的には、第1閾値Vopenは、第1コンパレータCOMP1がLEDオープンと検出する区間、すなわち第1コンパレータCOMP1のコンパレータ出力信号VCOMP1がハイレベルとなる区間において、フリップフロップ信号VFFやスイッチング信号VSW等の切換え信号に同期して切り換えられる。なお、第1閾値電圧Vopen1は例えば10mV前後に設定され、第2閾値電圧Vopen2は例えば150mV前後に設定される。
(g)コンパレータ出力信号VCOMP1は、第1コンパレータCOMP1から出力される。コンパレータ出力信号VCOMP1は、第1コンパレータCOMP1の非反転入力端子(+)に印加される電圧VSNSN及び反転入力端子(−)に印加される電圧(VSNSP−Vopen)に依存する。したがって、コンパレータ出力信号VCOMP1は、電圧VSNSNが電圧(VSNSP−Vopen)よりも高い場合はハイレベルとなり、低い場合はローレベルとなる。コンパレータ出力信号VCOMP1は、LEDの動作が正常である場合はローレベルになるように設定され、LEDがオープン状態である場合はハイレベルになるように設定される。
(h)コンパレータ出力信号VCOMP2は、第2コンパレータCOMP2から出力される。第2コンパレータCOMP2は、(e)LED電圧VLEDのボトム値電圧Vbを検出した場合にハイレベルを出力する。コンパレータ出力信号VCOMP2は、第2コンパレータCOMP2の非反転入力端子(+)に印加される電圧(VSNSN+Vset)及び反転入力端子(−)に印加される電圧VSNSPに依存する。したがって、コンパレータ出力信号VCOMP2は、電圧(VSNSN+Vset)が電圧VSNSPよりも高い場合はハイレベルとなり、低い場合はローレベルとなる。コンパレータ出力信号VCOMP2は、LEDオープン区間Topenにおいて、時刻t9でハイレベルからローレベルに遷移する。コンパレータ出力信号VCOMP2は、LEDオープン区間Topenから通常区間Tnrlに復帰すると、LED電圧VLEDがボトム電圧Vbに達する時刻t25でローレベルからハイレベルに遷移する。
(i)論理和信号VORは、論理和回路ORから出力される。論理和信号VORは、第1コンパレータCOMP1の出力信号VCOMP1と第2コンパレータCOMP2の出力信号VCOMP2との論理和演算によって生成される。論理和信号VORは、少なくともコンパレータ出力信号VCOMP1及びコンパレータ出力信号VCOMP2のいずれか一方がハイレベルの場合にハイレベルとなる。したがって、論理和信号VORは、LEDオープン区間Topenにおいて、ハイレベルを維持する。さらに、LEDオープン区間Topenから通常区間Tnrlに復帰しても、(e)LED電圧VLEDが正常値として検出される、すなわちLED電圧VLEDが第1閾値Vopenを超える時刻t24まではハイレベルを維持する。時刻t24以降の通常状態において、論理和信号VORは、コンパレータ出力信号VCOMP2と等価になる。なお、論理和信号VORは、LED電圧VLEDが上昇するようにフリップフロップFFをセットさせる、いわゆるセット信号SETとして作用する。
(j)コンパレータ出力信号VCOMP3は、第3コンパレータCOMP3から出力される。第3コンパレータCOMP3は、(e)LED電圧VLEDのピーク値Vpを検出した場合にハイレベルを出力する。具体的には、コンパレータ出力信号VCOMP3は、第3コンパレータCOMP3の反転入力端子(−)に印加される電圧(VSNSN+Vrst)及び非反転入力端子(+)に印加される電圧VSNSPに依存する。したがって、コンパレータ出力信号VCOMP2は、電圧(VSNSN+Vrst)が電圧VSNSPよりも高い場合はローレベルとなり、低い場合はハイレベルとなる。したがって、コンパレータ出力信号VCOMP3は、通常区間Tnrlにおいて、時刻t3,t5,t24,t26でハイレベルとなる。コンパレータ出力信号VCOMP3は、その他の時刻でローレベルとなる。なお、コンパレータ出力信号VCOMP3は、LED電圧VLEDが下降するようにフリップフロップFFをリセットさせる、いわゆるリセット信号RETとして作用する。
(k)フリップフロップ信号VFFは、フリップフロップFFで生成される。フリップフロップ信号VFFは、上側ゲート信号VGH、下側ゲート信号VGL、スイッチングゲート信号VSW、及び、ラッチ信号SLATCH等を生成する基準信号となる。
(l)強制リセット信号FRSTは、制御ロジック部CLの一部であるカウンタCOUNT3からマスキング回路MASKに印加される。強制リセット信号FRSTは、フリップフロップ信号VFFが所定の時間T3だけハイレベルを継続すると、ハイレベルを出力する。したがって、強制リセット信号FRSTは、時刻t9,t13,t18でハイレベルとなる。
(m)オープン検出可否信号Sopenは、LEDのオープン状態の検出可否を示す。DIS(“0”)なる表示は、オープン状態の検出を実行しないことを示す。言い換えれば、マスキング回路MASKから出力される図示しないマスキング信号を有効とするということである。EN(“1”)なる表示は、オープン状態の検出を実行することを示す。言い換えれば、マスキング回路MASKから出力される図示しないマスキング信号を無効にするということである。オープン検出可否信号Sopenは、LEDオープン区間Topenにおいて、フリップフロップ信号VFFの立ち上がり及び立ち下がりから所定の時間T4だけDIS(“0”)となる。ここで、マスキングの対象、すなわち回路動作を無効とする回路部は、少なくともLED電流検出回路CSCであり、とりわけLED電流ILEDのボトム値Ibを検出する第2コンパレータCOMP2である。
(n)ラッチ信号SLATCHは、制御ロジック部CLのラッチ回路LATCHで生成される。ラッチ信号SLATCHは、第1カウンタCOUNT1のカウントスタート信号として用いられる。
(o)LED接続状態報知フラッグ信号VSGは、報知手段SGCで生成され、外部端子SGを介して出力される。LED接続状態報知フラッグ信号VSGは、音声やランプの点灯、消灯、点滅等として集積回路210の外部に報知される。
以上、図30について、各信号や電圧ごとに説明した。次に、図30について、おもな時刻ごとに説明する。まずは、時刻t1〜t7の通常区間Tnrlについて説明する。
時刻t1は、イネーブル信号VENがローレベルからハイレベルに遷移するタイミングである。イネーブル信号VENがローレベルからハイレベルに遷移すると、発光素子駆動回路装置200、200Aは、その回路動作がオン状態となる。時刻t1において、上側ゲート信号VGHはローレベルからハイレベルに遷移するが、下側ゲート信号VGLはローレベルを維持する。時刻t1において、スイッチング信号VSWがローレベルからハイレベルに遷移すると、インダクタL3に電流が流れ始め、LED電圧VLEDは次第に上昇する。時刻t1において、コンパレータ出力信号VCOMP1及びVCOMP2、論理和信号VOR、並びに、フリップフロップ信号VFFは、ローレベルからハイレベルに遷移する。時刻t1において、コンパレータ出力信号VCOMP3、強制リセット信号FRST、及び、ラッチ信号SLATCHはローレベルである。時刻t1において、LED状態報知フラグ信号VSGは、正常状態を表すハイレベルである。
時刻t2は、(e)LED電圧VLEDがボトム値Vb(Ib)に達するときのタイミングである。ボトム値Vb(Ib)の検出は第2コンパレータCOMP2で行われる。したがって、時刻t2でレベルが遷移するのは、コンパレータ出力信号VCOMP2及び論理和信号VORであり、この時刻で両者の信号はハイレベルからローレベルに遷移する。
時刻t3及びt5は、LED電圧VLEDがピーク値Vp(Ip)に達するときのタイミングである。ピーク値Vp(Ip)の検出は第3コンパレータCOMP3で行われる。ピーク値Vp(Ip)が検出されると、コンパレータ出力信号VCOMP3はローレベルからハイレベルに遷移する。LED電圧VLEDがピーク値Vp(Ip)に達すると、LED電圧VLEDは直ちにボトム値Vb(Ib)に向かって下降するように制御されるので、コンパレータ出力信号VCOMP3がハイレベルに維持される時間は瞬間的となる。時刻t3及びt5では、(b)上側ゲート信号VGH、(d)スイッチング信号VSW、及び、(k)フリップフロップ信号VFFはハイレベルからローレベルに遷移し、(c)下側ゲート信号VGLはローレベルからハイレベルに遷移する。
時刻t4及びt6は、LED電圧VLEDがボトム値Vb(Ib)に達するときのタイミングである。ボトム値Vb(Ib)の検出は第2コンパレータCOMP2で行われる。ボトム値Vb(Ib)が検出されると、コンパレータ出力信号VCOMP2はローレベルからハイレベルに遷移する。LED電圧VLEDがボトム値Vb(Ib)に達すると、LED電圧VLEDは直ちにピーク値Vp(Ip)に向かって上昇するように制御されるので、コンパレータ出力信号VCOMP2がハイレベルに維持される時間は瞬間的となる。時刻t4及びt6では、(b)上側ゲート信号VGH、(d)スイッチング信号VSW、及び、(k)フリップフロップ信号VFFはローレベルからハイレベルに遷移し、(c)下側ゲート信号VGLはハイレベルからローレベルに遷移する。
時刻t7は、通常状態TnrlとLEDオープン区間Topenの境界のタイミングを示す。すなわち、時刻t1〜t7までが正常状態であり、時刻t7〜t22までが異常状態である。
時刻t8は、フリップフロップ信号VFFがローレベルからハイレベルに遷移する時刻t6から、所定の時間T2だけ経過した時刻を示す。時間T2の大きさは設計的事項であり、例えば時間T2=10μsに設定される。時間T2の大きさは、LEDのオープン状態であるか否かを判定するための1つの基準時間であり、時間T2を超えたときにフリップフロップ信号VFFのハイレベル持続時間が所定の時間T3に設定される。時間T2の大きさは、通常区間Tnrlでのフリップフロップ信号VFFの一周期(例えば0.5μs)の時間よりも1桁以上大きくなるように設定される。これによって、LEDの正常動作と異常動作の判別精度を高めることができる。時間T2は、第2カウンタCOUNT2で設定される。
時刻t9〜t21は、LED異常(オープン)状態において、フリップフロップ信号VFF、上側ゲート信号VGH、下側ゲート信号VGL、及びスイッチング信号VSWのハイレベル及びローレベルの各時間を設定するタイミングである。上側ゲート信号VGH、下側ゲート信号VGL、及びスイッチング信号VSWのハイレベル及びローレベルの各時間は、フリップフロップ信号VFFで一義的に設定される。時間T3(時刻t6〜t9、t11〜t13、及び、t15〜t18の区間)は、フリップフロップ信号VFFがハイレベルの時間であり、上側ゲート信号VGHはハイレベル区間HHとなり、上側トランジスタM1はオン状態となる。時間T5(時刻t9〜t11、t13〜t15、及びt18〜t20の区間)は、フリップフロップ信号VFFがローレベルの時間であり、下側ゲート信号VGLはハイレベル区間LHとなり、下側トランジスタM2はオン状態となる。
時刻t1〜t9並びに時刻t24〜t27は、LED接続状態の検出を実行しない区間(DIS(“0”))を示す。LED接続状態の検出を実行しない区間は、時刻t9〜t10、時刻t11〜t12、時刻t13〜t14、時刻t15〜t16、時刻t18〜19、及び、時刻t20〜21である。これらの区間は、フリップフロップ信号VFFがローレベルからハイレベルに遷移する、または、ハイレベルからローレベルに遷移するスイッチング区間に対応し、スイッチングノイズが発生する可能性がある区間である。スイッチングノイズによる接続状態の検出精度の低下を排除するために、こうした区間でのLEDオープン検出を回避する。
時刻t22以降は、通常状態Tnrlに復帰した区間である。時刻t1〜t7と同様の回路動作に戻るので説明は省略する。
以上、図25〜図29のおもなノードの信号、電圧等について、図30を用いて説明した。以上説明したように、本発明に係る発光素子駆動回路装置は、LEDの接続状態を検出するにあたり、スイッチングレギュレータの出力側から取り出されるスイッチング信号のハイレベルの時間の測定と、LEDに流れるLED電流の検出の両者に基づきLEDの正常状態及び異常状態を判定するようにしたので、判定精度を高めることができる。
<第1パッケージング例>
図31は、LED駆動制御装置100(もしくは発光素子駆動回路装置200及び200Aとして理解することも可能)の第1パッケージング例を示す図(x−y平面図)である。以下では、紙面の左右方向をx方向(=LED駆動制御装置100の左右方向)と定義し、紙面の上下方向をy方向(=LED駆動制御装置100の上下方向)と定義して、説明を行う。
第1パッケージング例では、LED駆動制御装置100のパッケージとして、16ピンのHTSSOPが採用されている。パッケージの左辺には、上から順に、CPピン(1ピン)、VINピン(2ピン)、RTピン(3ピン)、COMPピン(4ピン)、GNDピン(5ピン)、DCDIMピン(6ピン)、EN/PWMピン(7ピン)、及び、SGピン(8ピン)が設けられている。一方、パッケージの右辺には、下から順番に、SNSNピン(9ピン)、SNSPピン(10ピン)、PGNDピン(11ピン)、GLピン(12ピン)、VDRV5ピン(13ピン)、BOOTピン(14ピン)、SWピン(15ピン)、及び、GHピン(16ピン)が設けられている。
パッケージに封止された半導体チップ100aは、アイランド100b上に実装されている。半導体チップ100aには、チップ外部との電気的な接続を確立するための手段として、パッドP1〜P16が設けられている。
パッドP1は、x方向に2つ並べて配置されており、それぞれワイヤW1を介してCPピン(1ピン)に接続されている。パッドP2は、x方向に2つ並べて配置されており、それぞれ、ワイヤW2を介してVINピン(2ピン)に接続されている。パッドP3は、ワイヤW3を介してRTピン(3ピン)に接続されている。パッドP4は、ワイヤW4を介してCOMPピン(4ピン)に接続されている。パッドP5は、y方向に2つ並べて配置されており、それぞれ、ワイヤW5を介してGNDピン(5ピン)に接続されている。パッドP6は、y方向に2つ並べて配置されており、それぞれ、ワイヤW6を介してDCDIMピン(6ピン)に接続されている。パッドP7は、ワイヤW7を介してEN/PWMピン(7ピン)に接続されている。パッドP8は、ワイヤW8を介してSGピン(8ピン)に接続されている。
パッドP9は、ワイヤW9を介してSNSNピン(9ピン)に接続されている。パッドP10は、ワイヤW10を介してSNSPピン(10ピン)に接続されている。パッドP11は、y方向に2つ並べて配置されており、それぞれワイヤW11を介してPGNDピン(11ピン)に接続されている。パッドP12は、ワイヤW12を介してGLピン(12ピン)に接続されている。パッドP13は、y方向に2つ並べて配置されており、それぞれ、ワイヤW13を介してVDRV5ピン(13ピン)に接続されている。パッドP14は、ワイヤW14を介してBOOTピン(14ピン)に接続されている。パッドP15は、y方向に2つ並べて配置されており、それぞれワイヤW15を介してSWピン(15ピン)に接続されている。パッドP16は、ワイヤW16を介してGHピン(16ピン)に接続されている。
なお、パッドP1〜P16は、それぞれ、対応するワイヤW1〜W16ができるだけ短くなるように、半導体チップ100aの外縁領域に配置されている。ただし、パッドP13及びP14については、他のパッドよりもやや半導体チップ100aの中央寄りに配置されている。
また、パッケージ内部のフレーム面積に着目すると、アイランド100bの左上角及び左下角とそれぞれ対向するVINピン(2ピン)及びEN/PWMピン(7ピン)は、いずれも、アイランド100bの左辺と対向するRTピン(3ピン)、COMPピン(4ピン)、GNDピン(5ピン)、及び、DCDIMピン(6ピン)よりも大きい。より具体的に述べると、2ピンと7ピンは、3〜6ピンよりもx方向に伸びる突出部分を有する。
同様に、アイランド100bの右下角及び右上角とそれぞれ対向するSNSPピン(10ピン)及びSWピン(15ピン)は、いずれもアイランド100bの右辺と対向するPGNDピン(11ピン)、GLピン(12ピン)、VDRV5ピン(13ピン)、及び、BOOTピン(14ピン)よりも大きい。より具体的に述べると、10ピン及び15ピンは、11〜14ピンよりもx方向に伸びる突出部分を有する。
次に、x方向視における1ピン〜16ピンとアイランド100bとの相対位置について説明する。2〜7ピン及び10〜15ピンは、x方向視において、それぞれの少なくとも一部分がアイランド100bと重なる。一方、1ピン、8ピン、9ピン、及び、16ピンは、x方向視において、いずれもアイランド100bと重ならない。
次に、y方向視における1ピン〜16ピンとアイランド100bとの相対位置について説明する。1ピン、2ピン、7〜10ピン、15ピン、及び、16ピンは、y方向視において、それぞれの少なくとも一部分がアイランド100bと重なる。一方、3〜6ピン及び11〜14ピンは、y方向視において、いずれもアイランド100bと重ならない。
また、パッケージ内部において、CPピン(1ピン)とGHピン(16ピン)との間、並びに、SGピン(8ピン)とSNSNピン(9ピン)との間には、それぞれ、y方向でアイランド100bを支える支持フレーム100c及び100dが形成されている。
図32は、半導体チップ100aの回路レイアウト例を示す図(xy平面図)である。なお、本図におけるパッド配置は、図31のそれと対応している。また、本図中の破線枠に付された符号は、図2における種々の回路要素に付された符号と対応している。以下では、紙面の左右方向をx方向(=半導体チップ100aの左右方向)と定義し、紙面の上下方向をy方向(=半導体チップ100aの上下方向)と定義して説明する。
本図で示すように、半導体チップ100aにおいて、ノイズ源となり得る高耐圧ノイズ系回路a1(オシレータ103、OCP部107、BOOTUVLO部110、制御ロジック部112、駆動ロジック部(兼レベルシフタ)113、上側ドライバ115、下側ドライバ116、並びに、トランジスタN11、ダイオードD11及びD12)は、半導体チップ100aの一画(右上領域)に集められている。
なお、上側ドライバ115及び下側ドライバ116は、その出力配線が極力短くなるように、それぞれ、パッドP16(GH)及びパッドP12(GL)の直下領域に形成するとよい。また、ダイオードD12は、他の素子よりもパッドP1(CP)の近傍に配置するとよい。ダイオードD12に代えてトランジスタを用いてもよい。制御ロジック部112は、半導体チップ100aの中央領域に形成するとよい。オシレータ103は、クロック信号線が最短となるように、制御ロジック部112に隣接して形成するとよい。
一方、小信号系回路a2(基準電圧生成部101、定電圧生成部102、TSD部104、VINUVLO部105、VDRV5UVLO部106、LEDショート検出部108、LEDオープン検出部109、EN/PWMコントローラ111、電流検出コンパレータ114、SG出力部117、DC調光部118、F/V変換部119、SSM部120、エラーアンプ121、並びに、検出値設定部122)は、半導体チップ100aの左側領域及び下側領域に形成されている。
なお、各回路ブロックは、それぞれに接続されるパッドへの配線距離ができるだけ短くなるように、適切な位置に形成するとよい。例えば、定電圧生成部102は、他の回路ブロックよりもパッドP2(VIN)の近傍に形成するとよい。また、TSD部104は、半導体チップ100aのジャンクション温度Tjを正しく測定するために、半導体チップ100aの中央寄りに形成するとよい。
また、高耐圧ノイズ系回路a1と小信号系回路a2は、緩衝帯a3を隔てて分離されている。従って、高耐圧ノイズ系回路a1から小信号系回路a2へのノイズ伝搬を抑制することが可能となる。
図33は、緩衝帯a3の縦構造を示す図である。本図で示すように、緩衝帯a3は、それぞれ接地端GNDに接続されたn型ウェルとp型コレクタウォールで形成すればよい。このような緩衝帯a3を設けることにより、高耐圧ノイズ系回路a1のn型半導体領域がノイズの影響で負電位となり、これをエミッタとする寄生トランジスタQ1(npn型バイポーラトランジスタ)がオンしたとしても、そのコレクタ電流は、小信号系回路a2のn型半導体領域ではなく、緩衝帯a3のn型ウェルから引き込まれる。従って、高耐圧ノイズ系回路a1から小信号系回路a2へのノイズ伝搬を抑制することが可能となる。
<第2パッケージング例>
図34は、LED駆動制御装置100(もしくは発光素子駆動回路装置200及び200Aとして理解することも可能)の第2パッケージング例を示す図(x−y平面図)である。以下では、紙面の左右方向をx方向(=LED駆動制御装置100の左右方向)と定義し、紙面の上下方向をy方向(=LED駆動制御装置100の上下方向)と定義して、説明を行う。
第2パッケージング例では、LED駆動制御装置100のパッケージとして、24ピンのVQFN[very thin quad flat non-leaded package]が採用されている。パッケージの左辺には、上から順番に、不使用ピン(1ピン)、RTピン(2ピン)、COMPピン(3ピン)、GNDピン(4ピン)、不使用ピン(5ピン)、及び、DCDIMピン(6ピン)が設けられている。パッケージの下辺には、左から順に、EN/PWMピン(7ピン)、SGピン(8ピン)、不使用ピン(9ピン)、SNSNピン(10ピン)、SNSPピン(11ピン)、及び、不使用ピン(12ピン)が設けられている。パッケージの右辺には、下から順に、PGNDピン(13ピン)、PGNDピン(14ピン)、GLピン(15ピン)、VDRV5ピン(16ピン)、BOOTピン(17ピン)、及び、不使用ピン(18ピン)が設けられている。また、パッケージの上辺には、右から順番に、SWピン(19ピン)、GHピン(20ピン)、不使用ピン(21ピン)、CPピン(22ピン)、VINピン(23ピン)、及び、VINピン(24ピン)が設けられている。
パッケージに封止された半導体チップ100aは、アイランド100e上に実装されている。半導体チップ100aは、図31〜図33で説明したものと同一であり、チップ外部との電気的な接続を確立するための手段としてパッドP1〜P16を備えている。
パッドP1は、x方向に2つ並べて配置されており、それぞれ、ワイヤW1を介してCPピン(22ピン)に接続されている。パッドP2は、x方向に2つ並べて配置されており、それぞれワイヤW2a及びW2bを介して2つのVINピン(23ピン、24ピン)に接続されている。パッドP3は、ワイヤW3を介してRTピン(2ピン)に接続されている。パッドP4は、ワイヤW4を介してCOMPピン(3ピン)に接続されている。パッドP5は、y方向に2つ並べて配置されており、それぞれ、ワイヤW5を介してGNDピン(4ピン)に接続されている。パッドP6は、y方向に2つ並べて配置されており、それぞれ、ワイヤW6を介してDCDIMピン(6ピン)に接続されている。パッドP7は、ワイヤW7を介してEN/PWMピン(7ピン)に接続されている。パッドP8は、ワイヤW8を介してSGピン(8ピン)に接続されている。
パッドP9は、ワイヤW9を介してSNSNピン(10ピン)に接続されている。パッドP10は、ワイヤW10を介してSNSPピン(11ピン)に接続されている。パッドP11は、y方向に2つ並べて配置されており、それぞれ、ワイヤW11a及びW11bを介して2つのPGNDピン(13ピン及び14ピン)に接続されている。パッドP12は、ワイヤW12を介してGLピン(15ピン)に接続されている。パッドP13は、y方向に2つ並べて配置されており、それぞれ、ワイヤW13を介してVDRV5ピン(16ピン)に接続されている。パッドP14は、ワイヤW14を介してBOOTピン(17ピン)に接続されている。パッドP15は、y方向に2つ並べて配置されており、それぞれ、ワイヤW15を介してSWピン(19ピン)に接続されている。パッドP16は、ワイヤW16を介してGHピン(20ピン)に接続されている。
なお、パッドP1〜P16は、それぞれ、対応するワイヤW1〜W16ができるだけ短くなるように、半導体チップ100aの外縁領域に配置されている。ただし、パッドP13及びP14については、他のパッドよりもやや半導体チップ100aの中央寄りに配置されている。この点については先述した通りである。
また、第2パッケージ例(図34)では、第1パッケージ例(図31)と比べて、ピン数が16から24に増えているので、同一機能ピン(例えばVINピンやPGNDピン)を複数本に増やすことができる。なお、当然のことながら、パッドP1〜P16は、1ピン〜16ピンに一対一で対応させるのではなく、ワイヤW1〜W16の敷設長が最短となるように、パッドP1〜P16にそれぞれ対向するピンに接続することが望ましい。
次に、x方向視における1ピン〜24ピンとアイランド100eとの相対位置について説明する。1〜6ピン及び13〜18ピンは、x方向視において、それぞれの少なくとも一部分がアイランド100eと重なる。一方、7〜12ピン及び19〜24ピンは、x方向視において、いずれもアイランド100eと重ならない。
次に、y方向視における1ピン〜24ピンとアイランド100eとの相対位置について説明する。7〜12ピン及び19〜24ピンは、y方向視において、それぞれの少なくとも一部分がアイランド100eと重なる。一方、1〜6ピン及び13〜18ピンは、y方向視において、いずれもアイランド100eと重ならない。
また、パッケージ内部において、不使用ピン(1ピン)とVINピン(24ピン)との間、DCDIMピン(6ピン)とEN/PWMピン(7ピン)との間、不使用ピン(12ピン)とPGNDピン(13ピン)との間、並びに、不使用ピン(18ピン)とSWピン(19ピン)との間には、それぞれ、四隅でアイランド100eを支える支持フレーム100f、100g、100h及び100iが形成されている。
<アプリケーション例>
図35は、LED駆動制御装置100のアプリケーション例を示す図である。なお、既出の回路要素については、先出の図1と同一の符号を付すことにより重複した説明を割愛し、以下では、新出の回路要素(抵抗R11〜R18、キャパシタC11及びC12、キャパシタCIN1〜CIN3、インダクタLFIL1、並びに、pnp型バイポーラトランジスタQ0)について重点的に説明する。
インダクタLFIL1及びキャパシタCIN3それぞれの第1端は、入力電圧VINの印加端に接続されている。インダクタLFIL1の第2端、キャパシタCIN1及びCIN2それぞれの第1端、並びに、トランジスタQ0のエミッタは、トランジスタN1のドレインに接続されている。キャパシタCIN1〜CIN3それぞれの第2端とトランジスタQ0のベースは、接地電圧GNDの印加端に接続されている。これらの回路要素(LFIL1、CIN1〜CIN3、Q0)は、入力電圧VINに重畳するノイズ成分を除去するための入力フィルタを形成する。
抵抗R11は、トランジスタQ0のコレクタとLED駆動制御装置100のVINピンとの間に接続されている。抵抗R12とキャパシタC1は、LED駆動制御装置100のCPピンとVINピンとの間に直列接続されている。抵抗R13は、LED駆動制御装置100のDCDIMピンとVDRV5ピンとの間に接続されている。抵抗R14は、LED駆動制御装置100のDCDIMピンと接地電圧GNDの印加端との間に接続されている。抵抗R15は、LED駆動制御装置100のEN/PWMピンとVDRV5ピンとの間に接続されている。抵抗R16は、LED駆動制御装置100のGHピンとトランジスタN1のゲートとの間に接続されている。抵抗R17は、LED駆動制御装置100のGLピンとトランジスタN2のゲートとの間に接続されている。抵抗R18は、抵抗R4に並列接続されている。キャパシタC11は、LED駆動制御装置100のVINピンと接地電圧GNDの印加端との間に接続されている。キャパシタC12は、LED駆動制御装置100のDCDIMピンと接地電圧GNDの印加端との間に接続されている。
<基板配線パターン>
図36は、LED駆動制御装置100が実装される基板(プリント配線基板またはモジュール基板など)の第1主面(=表面)における配線パターン例を示す図である。なお、グレースケールで示した領域は、基板上に敷設された配線のうち、絶縁膜(ソルダーレジスト)で被覆された領域を示しており、ハッチングが付された領域は、部品搭載領域として露出された領域を示している。また、破線の矩形枠は、先出の図35で示した回路要素の実装位置を示している。
例えば、本図で示したように、小信号系回路に接続される回路要素(抵抗R1〜R3及びR13〜R15、並びに、キャパシタC2及びC12)は、LED駆動制御装置100のパワー系GND配線から分離された小信号系GND配線に接続することが望ましい。パワー系GND配線は、第1主面の大部分を占めるベタ配線なので、極めて低インピーダンスではあるが、これに小信号系回路を繋ぐと、パワー系GND配線に重畳する僅かなノイズが小信号系回路の動作に支障を来すおそれがある。そのため、小信号系GND配線は、上記のように独立配線とすることが望ましい。
また、例えば、入力フィルタを形成するキャパシタCIN1は、70〜80MHz帯のリンギングノイズを低下させるために、他の素子よりもトランジスタN1の近傍に配置することが望ましい。
<総括>
以下では、本明細書中に開示されている種々の実施形態について総括的に述べる。
本明細書中に開示されている発光素子駆動制御装置は、入力電圧を出力電圧に降圧して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、前記入力電圧よりも高い昇圧電圧を生成するチャージポンプ電源部と、電源電圧として前記昇圧電圧と前記出力電圧の供給を受けており前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを直接比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、を有する構成(第1の構成)とされている。
なお、上記第1の構成から成る発光素子駆動制御装置は、前記スイッチ出力段の出力スイッチをオン/オフさせるドライバと、前記出力スイッチの一端に現れる矩形波状のスイッチ電圧を引き上げて前記ドライバの電源電圧を生成するブートストラップ電源部と、をさらに有し、前記チャージポンプ電源部は、前記ブートストラップ電源部から電荷の供給を受けて前記昇圧電圧を生成する構成(第2の構成)にするとよい。
また、上記第1または第2の構成から成る発光素子駆動制御装置は、前記出力電圧が変動しても前記スイッチ出力段のスイッチング周波数が常に一定値となるように前記ピーク検出値及び前記ボトム検出値を調整する周波数帰還制御部をさらに有する構成(第3の構成)にするとよい。
また、上記第3の構成から成る発光素子駆動制御装置において、前記周波数帰還制御部は、前記発光素子に供給される出力電流の目標設定値に応じて前記ピーク検出値の上限と前記ボトム検出値の下限を可変制御する構成(第4の構成)にするとよい。
また、本明細書中に開示されている発光素子駆動装置は、上記第1〜第4いずれかの構成から成る発光素子駆動制御装置と、前記発光素子駆動制御装置により駆動制御されるスイッチ出力段と、を有し、発光素子に一定の出力電流を供給する構成(第5の構成)とされている。
また、本明細書中に開示されている発光装置は、上記第5の構成から成る発光素子駆動装置と、前記発光素子駆動装置により駆動される少なくとも一つの発光素子と、を有する構成(第6の構成)とされている。
なお、上記第6の構成から成る発光装置は、複数の発光素子を直列接続して成る発光素子ストリングと、前記複数の発光素子を個別に点消灯するためのスイッチマトリクスと、前記スイッチマトリクスを制御するスイッチコントローラと、をさらに有する構成(第7の構成)にするとよい。
また、上記第7の構成から成る発光装置において、前記発光素子は、発光ダイオードまたは有機EL素子である構成(第8の構成)にするとよい。
また、本明細書中に開示されている車両は、上記第6〜第8いずれかの構成から成る発光装置を有する構成(第9の構成)とされている。
なお、上記第9の構成から成る車両において、前記発光装置は、ヘッドランプ、昼間走行用ランプ、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つである構成(第10の構成)にするとよい。
また、本明細書中に開示されている発光素子駆動制御装置は、入力電圧から出力電圧を生成して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、前記電流検出信号が前記ピーク検出値及び前記ボトム検出値の一方に達してから前記インダクタ電流が実際に一方の極値を取るまでの第1時間に応じて前記インダクタ電流の他方の極値を調整する電流調整部と、を有する構成(第11の構成)とされている。
なお、上記第11の構成から成る発光素子駆動制御装置において、前記スイッチ出力段は、出力スイッチと同期整流スイッチを含み、前記第1時間は、前記電流検出信号が前記ボトム検出値に達して前記同期整流スイッチをオフしてから前記出力スイッチをオンするまでの同時オフ時間である構成(第12の構成)にするとよい。
また、上記第12の構成から成る発光素子駆動制御装置において、前記電流調整部は、前記第1時間に応じて、前記電流検出信号が前記ピーク検出値に達してから前記出力スイッチをオフするまでの第2時間を調整する構成(第13の構成)にするとよい。
また、上記第13の構成から成る発光素子駆動制御装置において、前記入力電圧をVIN、前記出力電圧をVOUT、前記第1時間をT11、前記第2時間をT12とすると、T12={VOUT/(VIN−VOUT)}×T11が成り立つ構成(第14の構成)にするとよい。
また、本明細書中に開示されている発光素子駆動装置は、上記第11〜第14いずれかの構成から成る発光素子駆動制御装置と、前記発光素子駆動制御装置により駆動制御されるスイッチ出力段とを有し、発光素子に一定の出力電流を供給する構成(第15の構成)とされている。
また、本明細書中に開示されている発光装置は、上記第15の構成から成る発光素子駆動装置と、前記発光素子駆動装置により駆動される少なくとも一つの発光素子と、を有する構成(第16の構成)とされている。
なお、上記第16の構成から成る発光装置は、複数の発光素子を直列に接続して成る発光素子ストリングと、前記複数の発光素子を個別に点消灯するためのスイッチマトリクスと、前記スイッチマトリクスを制御するスイッチコントローラとをさらに有する構成(第17の構成)にするとよい。
また、上記第17の構成から成る発光装置において、前記発光素子は、発光ダイオードまたは有機EL素子である構成(第18の構成)にするとよい。
また、本明細書中に開示されている車両は、上記第16〜第18いずれかの構成から成る発光装置を有する構成(第19の構成)とされている。
なお、上記第19の構成から成る車両において、前記発光装置は、ヘッドランプ、昼間走行用ランプ、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つである構成(第20の構成)にするとよい。
また、本明細書中に開示されている発光素子駆動回路装置は、それらの主導電路が電源端子と接地電位との間にこの順で直列に接続される上側トランジスタ及び下側トランジスタと、前記上側トランジスタ及び下側トランジスタを相補的にオン/オフ駆動するクロック信号を生成するクロック信号発振器と、前記上側トランジスタ及び前記下側トランジスタの共通接続ノードと前記接地電位との間に直列に接続され、前記共通接続ノードに生じるスイッチング信号によって電流が供給されるインダクタ、電流検出用抵抗、及び、キャパシタと、前記キャパシタの一端に生じる電圧源に接続される発光素子と、前記電流検出用抵抗の両端子間に生じる電圧を検出する第1コンパレータと、前記電流検出用抵抗に流れる発光素子電流を検出する発光素子電流検出回路と、前記スイッチング信号のハイレベルまたはローレベルの持続時間を測定する持続時間検定回路と、を有し、前記第1コンパレータのコンパレータ出力信号と前記持続時間検定回路の出力に基づき前記発光素子の接続状態の良否を報知する構成(第21の構成)とされている。
なお、上記した第21の構成から成る発光素子駆動回路装置において、前記電流検出回路は、前記発光素子電流のボトム値を検出する第2コンパレータと、前記発光素子電流のピーク値を検出する第3コンパレータと、を有する構成(第22の構成)にするとよい。
また、上記第21または第22の構成から成る発光素子駆動回路装置において、前記持続時間検定回路は、フリップフロップを有するカウンタである構成(第23の構成)にするとよい。
また、上記第21〜第23いずれかの構成から成る発光素子駆動回路装置において、前記持続時間検定回路は、前記スイッチング信号を積分する積分器と、前記積分器から出力される積分電圧を所定の参照電圧と比較するコンパレータを有し、前記コンパレータの出力を基に前記発光素子の接続状態の良否を報知する構成(第24の構成)にするとよい。
また、上記第21〜第23いずれかの構成から成る発光素子駆動回路装置において、前記持続時間検定回路は、前記スイッチング信号を電流に変換する電圧−電流変換手段を備え、前記電圧−電流変換手段の出力に基づき前記発光素子の接続状態の良否を報知する構成(第25の構成)にするとよい。
また、上記第21〜第25いずれかの構成から成る発光素子駆動回路装置において、前記第1コンパレータは、第1入力端子及び第2入力端子を有し、前記第1コンパレータの第1入力端子に前記電流検出用抵抗の低電位側の電圧が印加され、前記第1コンパレータの第2入力端子に前記電流検出用抵抗の高電位側の電圧から第1閾値を減算した電圧が印加される構成(第26の構成)にするとよい。
また、上記第26の構成から成る発光素子駆動回路装置において、前記第1閾値は、前記スイッチング信号に同期して第1閾値電圧と第2閾値電圧が切り換えられるように設定され、前記第2閾値電圧は前記第1閾値電圧よりも1桁以上大きい構成(第27の構成)にするとよい。
また、上記第27の構成から成る発光素子駆動回路装置において、前記第1閾値は、前記第1コンパレータが前記発光素子の接続状態を否と検出する区間において、前記第1閾値電圧と前記第2閾値電圧とに切り換えられる構成(第28の構成)にするとよい。
また、上記第22の構成から成る発光素子駆動回路装置において、前記第2コンパレータは、第1入力端子及び第2入力端子を有し、前記第2コンパレータの第1入力端子に前記電流検出用抵抗の低電位側の電圧に第2閾値を加算した電圧が印加され、前記第2コンパレータの第2入力端子に前記電流検出用抵抗の高電位側の電圧が印加される構成(第29の構成)にするとよい。
また、上記第22の構成から成る発光素子駆動回路装置において、前記第3コンパレータは、第1入力端子及び第2入力端子を有し、前記第3コンパレータの第1入力端子に前記電流検出用抵抗の高電位側の電圧が印加され、前記第3コンパレータの第2入力端子に前記電流検出用抵抗の低電位側の電圧に第3閾値を加算した電圧が印加される構成(第30の構成)にするとよい。
また、上記第23の構成から成る発光素子駆動回路装置において、前記スイッチング信号のハイレベル区間DHとローレベル区間DLのデューティ比αDH=DH/(DH+DL)は、前記カウンタが所定の時間をカウントした場合にαDH=0.950〜0.999に設定され、前記ローレベル区間DLにおいて前記下側トランジスタをオン状態とし、前記電流検出用抵抗の両端に生じる電圧を検出する構成(第31の構成)にするとよい。
また、上記第31の構成から成る発光素子駆動回路装置において、前記カウンタは、前記クロック信号を入力信号として分周される分周信号を組み合わせることにより生成される組み合わせ信号に基づき動作する第1カウンタ、第2カウンタ、及び、第3カウンタを有し、前記第2カウンタは前記スイッチング信号のハイレベル持続時間をカウントし、前記第3カウンタは前記第2カウンタが所定の時間をカウントしたときに前記スイッチング信号のハイレベルとローレベルを繰り返す周期を設定し、前記第1カウンタは前記第3カウンタで設定された周期が所定回数を超えたときに前記接続状態の報知信号を出力する構成(第32の構成)にするとよい。
また、上記第32の構成から成る発光素子駆動回路装置において、前記第1カウンタ、前記第2カウンタ、及び、前記第3カウンタでそれぞれカウンタされる時間T1、T2、及び、T3は、T2<T3<T1となる構成(第33の構成)にするとよい。
また、上記した第33の構成から成る発光素子駆動回路装置において、前記時間T1、T2、及び、T3は、それぞれ1.28ms、10μs、及び、80μsであり、前記クロック信号の周期は0.1μs〜5μsである構成(第34の構成)にするとよい。
また、上記第32〜第34いずれかの構成から成る発光素子駆動回路装置は、前記第1コンパレータが前記発光素子の接続状態を否と検出する区間において、前記上側トランジスタ及び前記下側トランジスタがハイレベルからローレベルに遷移する区間及びローレベルからハイレベルに遷移する区間は、前記発光素子のオープン検出を停止させる構成(第35の構成)にするとよい。
また、上記第21〜第35いずれかの構成から成る発光素子駆動回路装置において、前記発光素子電流は、スイッチングレギュレータから供給される構成(第36の構成)にするとよい。
また、上記第36の構成から成る発光素子駆動回路装置において、前記スイッチングレギュレータは、同期整流式である降圧型、昇圧型、及び、昇降圧型のいずれか1つである構成(第37の構成)にするとよい。
また、上記第1〜第4または第11〜第14いずれかの構成から成る発光素子駆動制御装置は、HTSSOP[heat-sink thin shrink small outline package]、または、VQFN[very thin quad flat non-leaded package]に封止されている構成(第38の構成)にするとよい。
また、上記第1〜第4または第11〜第14いずれかの構成から成る発光素子駆動制御装置は、前記駆動ロジック部を含む高耐圧ノイズ系回路と、前記電流検出コンパレータを含む小信号系回路との間に設けられて、前記高耐圧ノイズ系回路から前記小信号系回路へのノイズ伝搬を抑制する緩衝帯をさらに有する構成(第39の構成)にするとよい。
また、上記第39の構成から成る発光素子駆動制御装置において、前記緩衝帯は、それぞれ接地端に接続されたn型ウェルとp型コレクタウォールで形成されている構成(第40の構成)にするとよい。
また、上記第33または第34の構成から成る発光素子駆動制御装置において、前記小信号回路系に接続される回路要素は、パワー系GND配線から分離された小信号系GND配線に接続されている構成(第41の構成)にするとよい。
<その他の変形例>
なお、上記の実施形態では、発光素子として発光ダイオード(LED)を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、発光素子として有機EL[electro-luminescence]素子を用いることも可能である。
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。