JP6968398B2 - 磁気抵抗素子 - Google Patents

磁気抵抗素子 Download PDF

Info

Publication number
JP6968398B2
JP6968398B2 JP2017025451A JP2017025451A JP6968398B2 JP 6968398 B2 JP6968398 B2 JP 6968398B2 JP 2017025451 A JP2017025451 A JP 2017025451A JP 2017025451 A JP2017025451 A JP 2017025451A JP 6968398 B2 JP6968398 B2 JP 6968398B2
Authority
JP
Japan
Prior art keywords
free layer
eff
layer
magnetization
magnetization direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017025451A
Other languages
English (en)
Other versions
JP2018133422A (ja
Inventor
利映 松本
礼子 荒井
新治 湯浅
裕志 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2017025451A priority Critical patent/JP6968398B2/ja
Priority to US15/897,121 priority patent/US10319902B2/en
Publication of JP2018133422A publication Critical patent/JP2018133422A/ja
Application granted granted Critical
Publication of JP6968398B2 publication Critical patent/JP6968398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/093Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、磁気抵抗素子に関し、より具体的には、スイッチング効率(κ)の高い磁気抵抗素子に関する。
磁気抵抗素子(以下、単にMR素子とも言う)は、基本的には3層構造を有し、その構造は、自由層、固定層及びそれらの層の間に挟まれた非磁性層を含む。原理的には、MR素子には、巨大磁気抵抗効果(GMR:Giant Magneto Resistive effect)を利用するものと、トンネル磁気抵抗効果(TMR:Tunnel Magneto Resistance Effect)を利用するものと2種ある。いずれにせよ、自由層と固定層の各磁化の向きが平行の場合と反平行の場合があり、これをデジタル信号の“0”、“1”に対応づける。MR素子は現在多用されているDRAMとSRAMを代替するMRAM(磁気抵抗ランダムアクセスメモリ)の記憶単位素子として期待されている。特に微小化できるので、MR素子はGbit級の不揮発性メモリの記憶単位素子として期待されている。
情報の書込みは、MR素子に垂直方向に電流(電流パルス)を流すことで行われる。電流を流すと、自由層の磁化にSTT(スピントランスファートルク)が働く。電流を流す方向により、自由層と固定層の磁化の相対的な向きは、平行から反平行に又はその逆の反平行から平行に移行する。情報の読出しは、平行状態と反平行状態で、磁気抵抗(MR)に差があること(磁気抵抗効果)を利用して行われる。磁気抵抗効果はMR比によって評価され、MR比=[(RAP−RP)/RP]×100(%)と定義されている。ここでRAPとRPは、反平行状態と平行状態でのMR素子の抵抗をそれぞれ表す。平行状態と反平行状態でMR素子に垂直方向に電流を流すと、自由層と固定層との間の電圧が平行状態と反平行状態で異なる。当然に読出し電流値は書込み電流値より小さい。
当初のMR素子は、容易磁化方向が面内(面内タイプ)であったが、その後、改良されたMR素子は、容易磁化方向が垂直(垂直タイプ)である。面内タイプでも垂直タイプでも、同一素子内の自由層と固定層は容易磁化方向が同じ方向である。一般に自由層の容易磁化方向が垂直ならば固定層の容易磁化方向も垂直である。自由層と固定層の容易磁化方向が同じであるMR素子は、コリニア(collinear)MR素子と呼ばれる。この場合、コリニアとは、素子に流すバイアス電流がゼロの状態(書込み電流や読出し電流など、どんな電流も流さない状態)のときに言う。ただ、一般にはコリニアタイプであるので、以下、特にはコリニアとは言わない。
自由層の閾電流Iswは、エネルギー障壁高さをゼロにする電流と定義される。このIswは、絶対零度において書込みに必要な電流強度の最低値(閾値)と言うことができ、Iswは消費電力に関係するので小さいほど好ましい。垂直タイプのIswは、1次の有効異方性定数Ku1,effに比例し、次式:
sw=4(e・V/h-)(α/P) Ku1,eff (A)
と解析的に書き表される。ここでeは電子素量、Vは自由層の体積、h-はディラック定数、αは自由層のギルバートの減衰定数、P(=0〜1)は電流のスピン分極率である。
他方、熱耐性Δは自由層の磁気異方性エネルギーと熱エネルギーの比であり、Δ0が大きいほど磁化は安定、つまり、“0”、“1”の情報が消え難い。MR素子を10年以上の記憶保持時間を持つGbit級不揮発性メモリの記憶単位素子として使用する場合、熱耐性Δが60以上という要求も満たさなければならない。垂直タイプのΔ0は、1次の有効異方性定数Ku1,effに比例し、次式:
Δ=Ku1,eff V/(kBT) (B)
と解析的に書き表される。ここでkBはボルツマン定数、Tは温度(単位:ケルビン)である。Δを大きくするためにはKu1,effを大きくする必要があるが、大きいKu1,effは式Aから明らかなようにIswも大きくしてしまう。従って、垂直タイプでは異方性定数の調節による小さいIswと大きいΔ0の両立は不可能であるという問題があった。
一般に小さいIswと大きいΔ0の両立性を示す指標としてスピントルク・スイッチング効率(κ)が用いられている。κ=Δ0/Iswと定義され、大きいほど好ましい。従来の垂直タイプでは、後述するが、一軸性の異方性定数(Ku1,eff ,Ku2)のうち、2次の項(Ku2)は比較的小さいので無視されて来たので、Ku2をゼロとし、特別にスピントルク・スイッチング効率(κ)をκ(p0)と表す。そして、κ(p0)は次式:
κ =κ(p0)= [h-/(4 e kBT)] ×(P/α) (C)
に従う。ここで、h-はディラック定数、eは電子素量で定数、kBはボルツマン定数、Tは実用上は室温付近にほぼ固定される。従って、κ(p0)を大きくするためには、P(電流のスピン分極率)を大きくするかα(自由層のギルバートの減衰定数)を小さくするしかなく、そのために例えば非特許文献1に開示されるように、様々な材料及び手法が提案されて来たが、スピントルク・スイッチング効率κ(p0)の向上は限界に達した感がある。このことは、面内タイプでも同様である。
E. Kitagawa et al., IEDM Tech. Dig. (2012) pp. 29.4.1 - 29.4.4.
本発明の目的は、スピントルク・スイッチング効率(κ)を高めたMR素子を提供することにある。
これまで、MR素子では、一軸性の異方性定数(Ku1,eff ,Ku2)のうち、2次の項(Ku2)は比較的小さいので無視されて来た。本発明者らは、この無視されてきた2次の項(Ku2)に着目し、2次の項(Ku2)が大きい、即ち、式:Ku2 >0を満足し、かつ実効的な1次の項(Ku1,eff)がゼロ以上、即ち、式:Ku1,eff ≧0を満足する自由層材料に着目した。少なくともKu1,effとKu2の足し合わせによるΔの増大が見込まれ、異方性定数の調整によるκの改善への道筋が開かれる。そして、鋭意研究の結果、本発明を成すに至った。
本発明の一実施態様によれば、垂直又は面内方向に容易磁化方向を持つ自由層、前記自由層が垂直方向の場合は垂直方向、前記自由層が面内方向の場合には面内方向に容易磁化方向を持つ固定層、及びそれらの層の間に挟まれた非磁性層を備えた磁気抵抗素子において、
前記自由層が、バイアス電流がゼロ付近のとき、下記の式1かつ式2、又は下記の式3かつ式4:
u1,eff >0 ・・・・・・・(1)
K ≧0.1 ・・・・・・・(2)
u1,eff =0 ・・・・・・・(3)
u2 >0 ・・・・・・・(4)
を満たすことを特徴とする磁気抵抗素子が提供される。但し、Ku1,effは、実効的な1次の異方性定数で、Ku2は2次の異方性定数であり、rKは、Ku2 /Ku1,effである。なお上記ゼロ付近とは、ゼロ又はゼロから読出し電流値までをいう。
本発明の一実施態様の磁気抵抗素子において、rKは0.25より大きいことが好ましい。規格化されたスピントルク・スイッチング効率(κ/κ(p0))は1.1以上であることが好ましい。また、rKは0.25より大きいことが好ましい。特にrKは0.3以上であることが好ましい。更にrKは0.7以上であることが好ましい。更にまた、rKは0.7〜1.5(両端を含む)、特に0.9〜1.1(両端を含む)であることが好ましい。最も好ましい磁気抵抗素子は、rKが1の場合である。
本発明によれば、スピントルク・スイッチング効率(κ)の高いMR素子が提供される。
垂直タイプのMR素子(一例)の縦断面を示す概念図である。 面内タイプのMR素子(一例)の縦断面を示す概念図である。 バイアス電流がゼロのとき、自由層の磁化状態を区分する座標図である。 規格化スピントルク・スイッチング効率κ/κ(p0)のrK依存性を説明するグラフである。 バイアス電流が有限値のとき、自由層の磁化状態を区分する座標図である。 コーン磁化状態を説明する概念図である。容易磁化方向がc軸(垂直方向)からθ1傾いている。
図面を参照しながら本発明の一実施形態について説明する。図1に本発明の一実施形態の垂直タイプのMR素子(一例)の縦断面を示す。図2に本発明の一実施形態の面内タイプのMR素子(一例)の縦断面を示す。両図において、MR素子は、自由層1、固定層3及びそれらの層の間に挟まれた非磁性層2を含む。なお、図1、図2の矢印eは、正の電流の場合に、電子が流れる方向を示す。自由層の磁化方向をm、固定層の磁化方向をpと定義している。以下、図1の垂直タイプに正の電流(バイアス電流)を流した場合を例にとって説明を進めるが、図2の面内タイプの場合や負の電流を流した場合でも同様に成り立つ。
次に図3を引用しながら自由層の磁化状態について説明する。図3は、素子つまりは自由層に流すバイアス電流がゼロのとき、自由層の磁化状態のKu1,eff 、Ku2依存性をまとめた相図である。Ku1,effは、Ku1,eff<0(このとき自由層は面内磁化かコーン磁化になる)にもなりえるが、今、図1の垂直タイプで説明しているので、自由層が垂直磁化状態になりえるKu1,eff≧0の範囲について以下の解析を進める。なお、面内タイプの場合は、図2に示すようにz軸を垂直から面内方向に傾けるだけで、全く同じ解析で進めることができ、本発明の既出の条件式1〜4に変更はない。他方、Ku2については、本発明の前に戻って説明する。つまり、Ku2の範囲を限定しないで解析を進める。
バイアス電流がゼロのときの自由層の容易磁化方向をm0と記す。m0は自由層のエネルギーE(θ)によって定まり、バイアス電流がゼロにおいてE(θ)は、次式:
E(θ)=(Ku1,eff sin2θ+Ku2 sin4θ)V (5)
によって与えられる。この場合、垂直タイプにおけるKu1,effは、Ku1,eff=Ku1−(1/2)μ0s 2であり、Ku1は1次の異方性定数であり、μ0は真空の透磁率であり、Msは飽和磁化であり、Vは自由層の体積である。
自由層の容易磁化方向m0の傾き角(極角)θ0 は、式5で表されるE(θ)を極小にする値として求まる。
・Ku2 ≧−(1/2)Ku1,eff のときθ0 =0°、180°であり、自由層は垂直磁化状態である。
・Ku2 <−(1/2)Ku1,effのときθ0 =0°、90°、180°であり、自由層は垂直磁化状態と面内磁化状態の双安定状態となる。このうちKu2>−Ku1,effのとき垂直磁化状態は最安定状態で、Ku2<−Ku1,effのとき垂直磁化状態は準安定状態である。
バイアス電流がゼロのとき、自由層の熱耐性Δは、エネルギー障壁高さを熱エネルギー(kBT)で規格化したものに相当する。垂直磁化状態に対するエネルギー障壁高さは、E(θ)の極大値からE(0°)又はE(180°)を差し引いたものである。以下、rK=Ku2/Ku1,effと定義し、Ku1,eff ≧0を考慮し、解析式をまとめると、
・rK ≧−1/2のとき
Δ0=(Ku1,eff+Ku2)V/(kBT) (6)
・rK <−1/2のとき
Δ0= −Ku1,eff 2V/(4Ku2BT) (7)
となる。
自由層の閾電流Isw(絶対温度ゼロにおける書込み電流の下限値に相当)は、エネルギー障壁高さをゼロにする電流と定義される。有限値のバイアス電流における自由層の有効エネルギーEeff(θ)は、
eff(θ)=(Ku1,eff sin2θ+Ku2 sin4θ+μ0 s I/α)V (8)
で与えられる。ここで、aI/αはスピントルクによる有効磁場を表し、
I=h-IP/(2eμ0sV)
と定義される。
・0°<θ≦90°においてEeff(θ)が極大値をとるθをθmと定義し、
・0°≦θ≦θにおいてEeff(θ)が極小値をとるθをθ1と定義する。
垂直磁化状態に対するエネルギー障壁高さは、E(θm)−E(θ1)である。エネルギー障壁高さをゼロにするという条件から閾電流Iswは次のように求まる。
・rK > 1/4(=0.25)のときは、次式9:
Figure 0006968398
である。
・rK ≦ 1/4(=0.25)のときは、次式:
sw=Isw (p0)=4(e・V/h-)(α/P) Ku1,eff (10)
である。
スピントルク・スイッチング効率(κ)は既述のとおりκ=Δ0/Iswと定義される。従来のKu2 =0の垂直磁化自由層でのκ(=κ(p0))と比べた場合の優位性を示すために、κ(p0)で規格化した「κ/κ(p0)(規格化されたスピントルク・スイッチング効率)」を導入し、比較する。そこで、式6(Δ0の式)を、rK>1/4(=0.25)とrK≦1/4(=0.25)に場合分けして、Iswの解析式(数1)か式10で割ることにする。その結果、
・rK>1/4(=0.25)のとき、次式11:
Figure 0006968398
が得られる。更に、
・−1/2≦rK ≦ 1/4(=0.25)のとき
κ/κ(p0)=1+rK (12)
が得られる。
更に、rK < −1/2のときは式7(Δ0の式)をIswの解析式である式10で割ることで、
κ/κ(p0)= −1/(4rK)(13)
が得られる。
図4に上記した式11〜13をグラフ化して、κ/κ(p0)のrK依存性を示す。グラフでは数値が読みとり難いので、いくつか切の良い数値を次表(表1)に示す。
Figure 0006968398
K>0では「κ/κ(p0)」が基準値1より大きく、従来の垂直磁化自由層(Ku2=0)の場合よりスピントルク・スイッチング効率(κ)が高くなることを示している。rK=1のとき最大値√2(ルート2)をとる。逆にrK<0では基準値1より小さく、Ku2=0の垂直磁化自由層の場合より効率(κ)は低くなる。
そこで、本発明は、従来の垂直磁化自由層(Ku2=0)より顕著な効果が認められる、即ち(1)「κ/κ(p0)」が1.10以上と従来より10%以上高い、即ちrKが0.1以上(式2)、及び(2)「κ/κ(p0)」が1.30となるrKが∞(無限大)を選択した。Ku1,eff ≧0を前提に解析を進めた経緯から、前者(1)の場合、Ku1,eff > 0(式1)、Ku2 >0(式4)での範囲を意味し、後者(2)の場合、Ku1,eff =0(式3)、Ku2 >0(式4)を意味する。この選択の結果、本発明が成されるに至った。本発明で、好ましい選択範囲をいくつか言えば、以下の通りである。下に行くほど、より好ましい。
・rK>0.25(κ/κ(p0)>1.25)
・rK≧0.3 (κ/κ(p0)≧1.29)
・rK≧0.7 (κ/κ(p0)≧1.41)
・rK=0.7〜1.5(両端を含む)(κ/κ(p0)≧1.41)
・rK=0.9〜1.1(両端を含む)(κ/κ(p0)≧1.41)
本発明者らは、更に厳密な解析を進めた結果、まったく新しいMR素子を発明した。素子に有限値のバイアス電流を流した(印加した)場合の自由層の磁化状態を考える。このような磁化状態は、上述したEeff(θ)が極小値をとるθ1を計算することによって得られる。図5を引用しながら自由層の磁化状態について説明する。図5は、自由層の磁化状態のrK、バイアス電流I(≧0)依存性をまとめた相図である。rK ≦ 1/4(=0.25)かつI < Isw (p0)の場合(図5のC、D、Eの領域の場合)、θ1=0°である。
一方、rK ≦ 1/4(=0.25)と区別するため、rK=1/4(=0.25)を除いて、rK > 1/4(=0.25)の場合、0 ≦ I ≦ Isw (p0)(図5のBの領域)においてθ1=0°であるものの、Isw (p0)< I <Isw (c)(図5のAの領域においてθ1 ≠ 0°(コーン磁化状態、図6参照)である。バイアス電流Iを印加した場合、その電流値がゼロから立ち上がる過程において、電流値Iが「Isw (p0)< I <Isw (c)」に達したとき、自由層の磁化方向が一旦垂直方向から傾いてコーン磁化状態(図6参照)となる。そして、更に電流が立ち上がり、電流値Iが閾電流Isw (c)を超えると磁化方向は反転する。このことは、驚くべき新規な発見である。なお、実際の製品レベルでは、バイアス電流I印加中の過渡状態で自由層がコーン磁化状態であるかどうかを実測することは技術的に容易ではないため、下記の式14かつ式15、又は下記の式16かつ式17:
u1,eff > 0 ・・・・・・・(14)
K > 0.25 ・・・・・・・(15)
u1,eff = 0 ・・・・・・・(16)
u2 > 0 ・・・・・・・(17)
を満たすか否かを以て、本発明を実施しているか否かを判断すべきである。
即ち、rK > 1/4(=0.25)の自由層の場合、バイアス電流Iが所定値(Isw (p0)< I <Isw (c))に達したとき、自由層の磁化は一旦コーン磁化状態になるので、スイッチング時間は短くなり、書込み速度が速くなる。それでいて、読出し電流は閾電流Iswより小さい(具体的に言えばそれの0.7倍以下好ましくは0.5倍以下と小さい)ので、読出し電流において自由層の磁化はコーン磁化状態にならない。従って、MR比が損なわれることがない、つまりはS/N比が損なわれないことになる。
本発明の一実施形態のMR素子は、rKが0.25より大きい(好ましくは0.3以上の)ものであり、そのため規格化されたスピントルク・スイッチング効率「κ/κ(p0)」が1.25より大きい(好ましくは1.29以上)のものである。本発明の一実施形態のMR素子は、スピントルク・スイッチング効率(κ)が高いことに加えて、書込み速度が速い、MR比が損なわれることがなく、バイアス電流がゼロでコーン磁化の自由層の場合と比するとMR比は高いという特徴を有する。
以下、本発明の一実施形態のMR素子に用いられる自由層、非磁性層及び固定層の各層について詳細に説明する。
1.自由層
u1,eff及びKu2が既知の強磁性材料があれば、そこから選択して自由層を作製すれば良い。未知の場合には、素子ではなく、自由層単独であれば、そのKu1,eff、Ku2を測定することは、比較的容易である。そこで、事前に自由層単独の磁気特性を測定し、そのKu1,eff、Ku2を確かめておいてから、その自由層を使用して素子を作製しても良い。なお、自由層全体が正のKu2を有する垂直磁化状態であることに本発明は限定されない。自由層の一部だけが正のKu2を有し、他の部分ではKu2≒0で、自由層全体として正のKu2を有してもよい。例えば、非磁性層やキャップ層などとの界面付近の自由層に界面磁気異方性を生じさせ、界面磁気異方性と自由層の磁気異方性を競合させることにより部分的に正のKu2を有する自由層を得ることもできる。
自由層を構成する材料は、強磁性材料である。強磁性材料としては、Fe、Co、Niまたはそれらの合金(例えばFe-Co)が代表的である。これらにB、Si、Ti、Cr、Vなどを添加した合金Fe-B、Fe-Co-B、Fe-Co-B-Si、Fe-Co-B-Ti、Fe-Co-B-Cr、Fe-Co-B-Vなどを用いることもできる。また、Co-Pt、Co-Pd、Fe-Pt、Fe-Pdなどの合金又はそれらの合金を積層した合金、これらにB、Crなど添加した合金を用いることができる。積層した合金としては、例えば、Co/Pt(111)、Co/Pd(111)、Co/Ni(111)、Ni/Cu(001)なども使用可能である。
そのほか、以下の材料も使用可能である。
(a)Coを含む薄膜とPt又はPd又はNiを含む薄膜との交互多層膜又は超格子膜:
この場合、Coを含む薄膜は例えばhcp結晶又はfcc(111)結晶構造であることが好ましい。Pt又はPdを含む薄膜は、例えばfcc(111)結晶であることが好ましいが、他の面方位でもよい。他の例として、Coを含む薄膜はfcc(001)で、Pt又はPdを含む薄膜はfcc(001)であってもよい。Ptを含む薄膜の上に積層するCoを含む薄膜1層の膜厚は、Co原子の大きさで7〜10個に相当することが好ましい。Pdを含む薄膜の上に積層するCoを含む薄膜1層の膜厚は、Co原子の大きさで3〜4.5個に相当することが好ましい。
(b)Ptを含む薄膜(膜厚2nm)の上に積層されたCoを含む薄膜(膜厚0.7nm〜0.9nm)からなる多層膜又は超格子膜
(c)Coを含む薄膜(膜厚 0.5nm〜0.7nm)/Ptを含む薄膜(膜厚2nm)の2層を8回繰り返した多層膜
(d)Coを含む薄膜(膜厚0.7nm)/Ptを含む薄膜(膜厚2nm〜3nm)の2層を8回繰り返した多層膜
(e)厚さ約1〜2原子層のCoを含む薄膜と厚さ約1〜2原子層のPtを含む薄膜を交互に数周期から数十周期積層した超格子膜
(f)厚さ約1〜2原子層のCoを含む薄膜と厚さ約1〜2原子層のPdを含む薄膜を交互に数周期から数十周期積層した超格子膜
(g)Niを含む薄膜(膜厚0.4nm)の上に積層されたCoを含む薄膜(膜厚0.2nm)からなる多層膜又は超格子膜
(h)六方最密充填(hcp)構造を有するCoを含む合金薄膜
(i)コバルト基合金薄膜;
コバルト基合金薄膜も好ましい自由層の材料例である。このコバルト基合金薄膜は、Pt、Ir、B、Rh、Pd及びNiの少なくとも一つを含むことができる。特にPtを含むコバルト基合金薄膜の場合、シード層としてRuを用いることもできるが、シード層としてRe、Pt、Au、Pd、Ir、Cuを選びコバルト基合金の格子定数比、つまりc/aを大きくすることがより好ましい。
(j)部分的に正のKu2を有するCo、Fe、Niを含む合金薄膜;
自由層の磁気異方性と界面磁気異方性を競合させることにより正のKu2を発生させることのできる、自由層とそれに接する非磁性層やキャップ層の材料の具体例として、例えばCo/Pt、Co/Pd、Co/Ni、Co/Au、Co/Ir、Co/Ru、Co/Cr、Co/Rh、Co/Cu、Fe/Pt、Fe/Pd、Fe/Ag、Fe/Ta、Fe/Hf、Fe/Cu、Fe/Au、Fe/Mg-O、Ni/Cu、Ni/Ga-As、Ni/Auの組み合わせが使用できる。以上、材料として結晶の例を説明したが、正のKu2があり、本発明の条件(式1〜式4)を満足すれば、自由層は単結晶、多結晶、部分的結晶、テクスチャー(texture)、微結晶(nano-crystal)、非晶質、それらの混合系でもよい。
自由層の膜厚は体積Vに関連するが、それ以外の因子にも関連がある。すなわち、自由層が薄くなると、閾電流が小さくなるので好ましいが、逆に熱安定性が下がるという問題が発生する。また、自由層が薄くなると、連続膜を作るのが難しくなるという問題も発生する。逆に自由層が厚くなると、それに比例して大きい電流を流さないと磁化反転が起きないという問題が発生する。従って、自由層の膜厚は、一般的には例えば1〜10nm程度であり、好ましくは1〜3nm程度である。
<自由層の実施例1(rK=0.1)>
Tiを含む薄膜の上に積層する[Co(0.2nm)/Ni(0.4nm)]×15(膜厚9nm)の多層膜からなる自由層である。この自由層の寸法は、厚さd=9nm、直径D=19nm、体積V=2.55×103nm3である。この自由層は、Ku1,eff = 220kJ/m3、Ku2=22kJ/m3で、rK=0.1である。熱耐性はΔ0=149である。自由層のギルバートダンピング定数がα=0.01、スピン分極率がP=0.7、閾電流はIsw=48.7μAである。スピン分極率Pは一般に0.3〜1が好ましいが、ここでは0.7の例を示した。素子のスピントルク・スイッチング効率はκ=3.06μA-1であり、MR比は、192%である。
比較例1(従来の垂直磁化自由層、Ku2=0)は、実施例1と同じ寸法とΔ0を持ち、Ku1,eff = 242kJ/m3(熱耐性を実施例1と合わせるためKu1,effを大きくしてある)である。αもPも実施例1と同じであり、閾電流はIsw=53.6μAである。κ=2.78μA-1である。MR比は192%である。従って、実施例1の規格化されたスピントルク・スイッチング効率は、比較例1より1.10倍(=3.06/2.78)高い。その上、閾電流Iswは、90.9%(=48.7/53.6)と小さく優れている。更に、実施例1のMR比は192%であり、全く損なわれていない。
<自由層の実施例2(rK=0.3)>
Ptを含む薄膜の上に積層するCo(膜厚1.4nm)からなる自由層である。この自由層は、Ku1,eff =400kJ/m3、Ku2 =120kJ/m3で、rK=0.3である。自由層の寸法は、厚さd=1.4nm、直径D=21nm、体積V=4.85×102nm3である。このとき熱耐性はΔ0=60.9である。自由層のギルバートダンピング定数はα=0.02、スピン分極率はP=0.65である。閾電流はIsw=36.5μAである。素子のスピントルク・スイッチング効率はκ=1.67μA-1であり、MR比は146%である。
比較例2(従来の垂直磁化自由層、Ku2 = 0)は、実施例2と同じ寸法とΔ0を持ち、Ku1,eff = 520kJ/m3(熱耐性を実施例2と合わせるためKu1,effを大きくしてある)である。αもPも実施例2と同じであり、閾電流はIsw=47.1μAである。素子のスピントルク・スイッチング効率はκ=1.29μA-1であり、MR比は146%である。従って、実施例2の規格化されたスピントルク・スイッチング効率は、比較例2に比べ1.29倍(=1.67/1.29)高い。その上、閾電流Iswは、77.5%(=36.5/47.1)と小さく優れている。実施例2のMR比は146%であり、全く損なわれていない。
<自由層の実施例3(rK=1)>
Ptを含む薄膜の上に積層するCo(膜厚1.8nm)からなる自由層である。この自由層は、Ku1,eff=125kJ/m3、Ku2 =125kJ/m3で、rK=1である。自由層の寸法は、厚さd=1.8nm、直径D=28nm、体積V=1.11×103nm3である。熱耐性はΔ0=66.9である。自由層のギルバートダンピング定数はα=0.02、スピン分極率がP=0.65である。閾電流はIsw=36.6μAである。素子のスピントルク・スイッチング効率はκ=(1.826)=約1.83μA-1である。スイッチング時間Tswは、電流を印加し始めてからmがθ=90°まで移動するのにかかる時間である。60μAまで立ち上がるのに1nsを要するパルス電流を印加した場合、1nsの立ち上がり時間を含めたスイッチング時間はTsw=2.0nsである。素子のMR比は146%である。
比較例3(従来の垂直磁化自由層、Ku2=0)は、実施例3と同じ寸法とΔ0を持ち、Ku1,eff=250kJ/m3(熱耐性を実施例3と合わせるためKu1,effを大きくしてある)である。αもPも実施例3と同じであり、閾電流はIsw=51.8μAである。素子のスピントルク・スイッチング効率は、κ=(1.291)=約1.29μA-1である。60μAまで立ち上がるのに1nsを要するパルス電流をバイアス電流として印加した場合、1nsの立ち上がり時間を含めたスイッチング時間はTsw=7.4nsである。素子のMR比は146%である。従って、実施例3の規格化されたスピントルク・スイッチング効率は、1.826/1.291=1.414倍(理論的にはルート2倍)高い。その上、閾電流Iswは、70.6%(=36.6/51.8)と小さく優れている。スイッチング時間Tswは、約1/3(27%)程度にまで短くなっている。実施例3のMR比は146%であり、全く損なわれていない。
2.非磁性層
自由層と固定層との間に位置する非磁性層の材料は、既に知られているが、(1)非磁性金属(GMR素子)と(2)絶縁体(TMR素子)に分けることができる。TMR素子の場合、非磁性層はトンネル障壁層とも呼ばれる。本発明の一実施形態のMR素子では、非磁性層にこれらの従来の材料を用いることができる。以下にその具体例を示す。
(1)非磁性金属の場合
例えばCu、Ag、Crなどを含む金属・合金が使用できる。非磁性層の厚さは、例えば0.3nm〜10nm程度である。特に、大きなMR比を実現するCu、Agを含む金属・合金を用いた場合、その厚さは例えば2nm〜10nmである。
(2)絶縁体の場合
例えばMg、Al、Si、Ca、Li等の酸化物、窒化物、ハロゲン化物等の様々な誘電体を使用することができる。特に、大きなMR比と小さな面抵抗を両立するMg-O(酸化マグネシウム)を使うことが好ましい。酸化物、窒化物を非磁性層に用いる場合は、その酸化物、窒化物の中に酸素、窒素欠損が多少存在していてもかまわない。非磁性層の厚さは、例えば0.3nm〜2nm程度である。
3.固定層
固定層は垂直方向(面内タイプの場合は面内方向)に容易磁化軸を持つ強磁性体層である。そのような強磁性体材料は既に知られている。本発明の一実施形態のMR素子では、固定層としてそれらの従来の材料を用いることができる。以下にその具体例を示す。例えば、Fe、Co、Niなどの鉄系又は鉄系合金(例えばFe-Co)が代表的な材料である。製法の都合で中間状態としてアモルファス状態を望む場合には、これらにB(ボロン)、Si、Ti、Cr、Vなどを添加した合金Fe-B、Fe-Co-B、Fe-Co-B-Si、Fe-Co-B-Ti、Fe-Co-B-Cr、Fe-Co-B-Vなどを用いることもできる。特に垂直磁化の場合には、Co-Pt、Co-Pd、Fe-Pt、Fe-Pdなどの合金、又はそれらの合金薄膜の多層膜、或いはそれら合金にB、Crなどを添加した合金を用いることができる。アモルファス状態の膜を結晶化するには、良く知られているように例えば熱処理(アニーリング)すれば良い。
固定層の膜厚について述べる。固定層が薄くなると、電流や熱に対する磁化方向の安定性が低下するという問題が発生する。また、連続膜を作るのが難しくなるという問題も発生する。逆に固定層が厚くなると、固定層から自由層への漏洩磁界が大きくなる問題と微細加工が難しくなる問題が発生する。従って、固定層の膜厚は、一般的には例えば2〜100nmであり、好ましくは自由層より厚い、厚さ2〜10nm程度である。
4.製法
上述した各層は、非常に薄いので基板の上に真空薄膜形成技術によって作製できる。そのような技術としては、例えば、スパッタリング法、蒸着法、MBE法、ALE法、CVD法等の従来からある技術を適宜選択的に用いることができる。
以上、基本的な自由層、非磁性層及び固定層の3層だけを説明した。しかし、これらに加えて、本発明の目的に反しない限り、場合により、取出し電極層、固定層の磁化方向を保持すべく支援する支援層、自由層の容易磁化方向を調整すべく支援する支援層、自由層の磁化の向きを読出す場合に読出し信号を高めるべく支援する支援層(読出し専用層)、キャッピング層などの層を付加しても良い。さらに、上記の電極層等を付加した本発明のコリニアMR素子をアレイ状に配置し、情報の書込み又は読出しのために必要な配線や付加回路を設けて、磁気メモリとして構成することもできる。
以上、本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明は、その趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
本発明のMR素子は、MRAM(磁気抵抗ランダムアクセスメモリ)の記憶単位素子のほか、乱数発生器、磁気センサーなどに利用することができる。
1:自由層
2:非磁性層
3:固定層

Claims (6)

  1. 垂直又は面内方向に容易磁化方向を持つ自由層、前記自由層が垂直方向に容易磁化方向を持つ場合は垂直方向、前記自由層が面内方向に容易磁化方向を持つ場合には面内方向に容易磁化方向を持つ固定層、及びそれらの層の間に挟まれた非磁性層を備えた磁気抵抗素子において、
    前記自由層が、バイアス電流がゼロ付近のとき、該自由層の磁化方向が前記固定層の磁化方向と平行または反平行であり、下記の式1かつ式2を満たすか、又は下記の式3かつ式4を満たし、規格化されたスピントルク・スイッチング効率(κ/κ(p0))が1.1以上である、磁気抵抗素子、
    u1,eff >0 ・・・・・・・(1)
    K ≧0.1 ・・・・・・・(2)
    u1,eff =0 ・・・・・・・(3)
    u2 >0 ・・・・・・・(4)
    但し、Ku1,effは、実効的な1次の異方性定数で、Ku2は2次の異方性定数であり、rKは、Ku2 /Ku1,effであり、κ/κ (p0) は、下記式で表される。
    Figure 0006968398
  2. 前記rKが0.7〜1.5(両端を含む)である、請求項1に記載の磁気抵抗素子。
  3. 前記rKが0.9〜1.1(両端を含む)である、請求項1に記載の磁気抵抗素子。
  4. 垂直又は面内方向に容易磁化方向を持つ自由層、前記自由層が垂直方向に容易磁化方向を持つ場合は垂直方向、前記自由層が面内方向に容易磁化方向を持つ場合には面内方向に容易磁化方向を持つ固定層、及びそれらの層の間に挟まれた非磁性層を備えた磁気抵抗素子において、
    前記自由層が、バイアス電流がゼロ付近のとき、該自由層の磁化方向が前記固定層の磁化方向と平行または反平行であり、下記の式5および式6を満たし、
    前記自由層の磁化を反転させる向きのバイアス電流を当該磁気抵抗素子に印加したときに、前記自由層の磁化が一旦前記バイアス電流がゼロ付近のときの磁化方向から傾いたコーン磁化状態となる、磁気抵抗素子、
    u1,eff >0 ・・・・・・・(5)
    K >0.25 ・・・・・・・(6)
    但し、Ku1,effは実効的な1次の異方性定数であり、rKはKu2 /Ku1,effであり、Ku2は2次の異方性定数である。
  5. 前記式6の場合で、rKが∞(無限大)のとき、下記の式7および式8を満たす、
    u1,eff =0 ・・・・・・・(7)
    u2 >0 ・・・・・・・(8)
    請求項4記載の磁気抵抗素子。
  6. 前記rKが0.3以上である、請求項4に記載の磁気抵抗素子。
JP2017025451A 2017-02-14 2017-02-14 磁気抵抗素子 Active JP6968398B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017025451A JP6968398B2 (ja) 2017-02-14 2017-02-14 磁気抵抗素子
US15/897,121 US10319902B2 (en) 2017-02-14 2018-02-14 Magnetoresistive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017025451A JP6968398B2 (ja) 2017-02-14 2017-02-14 磁気抵抗素子

Publications (2)

Publication Number Publication Date
JP2018133422A JP2018133422A (ja) 2018-08-23
JP6968398B2 true JP6968398B2 (ja) 2021-11-17

Family

ID=63105372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017025451A Active JP6968398B2 (ja) 2017-02-14 2017-02-14 磁気抵抗素子

Country Status (2)

Country Link
US (1) US10319902B2 (ja)
JP (1) JP6968398B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155459A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置及びその製造方法
JP2022049499A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
US8374048B2 (en) * 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP5982795B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
US9036407B2 (en) * 2012-12-07 2015-05-19 The Regents Of The University Of California Voltage-controlled magnetic memory element with canted magnetization
US10388347B2 (en) * 2015-05-21 2019-08-20 National Institute Of Advanced Industrial Science And Technology Non-collinear magnetoresistive device

Also Published As

Publication number Publication date
US10319902B2 (en) 2019-06-11
JP2018133422A (ja) 2018-08-23
US20180233659A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP5867030B2 (ja) 記憶素子、記憶装置
CN103151455B (zh) 存储元件和存储装置
JP6948706B2 (ja) 磁気抵抗効果素子および磁気メモリ
TWI556233B (zh) 以改良的切換來提供混合磁性穿隧接面元件的方法及其系統
JP5592909B2 (ja) 磁気メモリ
US20130059168A1 (en) Magnetoresistance Device
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
TWI467703B (zh) Memory elements and memory devices
TWI509603B (zh) Memory elements and memory devices
JP7169683B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2004179667A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
JPWO2011111473A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP6528090B2 (ja) ノンコリニア磁気抵抗素子
JP5786341B2 (ja) 記憶素子、メモリ装置
JP7018652B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2019165244A (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2007305882A (ja) 記憶素子及びメモリ
JP2012151213A (ja) 記憶素子、メモリ装置
JP7055303B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JPWO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP2004179187A (ja) 磁気抵抗効果素子および磁気メモリ
JP2012151213A5 (ja)
JP6567272B2 (ja) 磁性多層スタック

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20170316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211020

R150 Certificate of patent or registration of utility model

Ref document number: 6968398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250