JP6967005B2 - キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品 - Google Patents

キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品 Download PDF

Info

Publication number
JP6967005B2
JP6967005B2 JP2018535691A JP2018535691A JP6967005B2 JP 6967005 B2 JP6967005 B2 JP 6967005B2 JP 2018535691 A JP2018535691 A JP 2018535691A JP 2018535691 A JP2018535691 A JP 2018535691A JP 6967005 B2 JP6967005 B2 JP 6967005B2
Authority
JP
Japan
Prior art keywords
layer
capacitor
resin
conductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018535691A
Other languages
English (en)
Other versions
JPWO2018038094A1 (ja
Inventor
重信 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IP SYSTEMS CO., LTD.
Original Assignee
IP SYSTEMS CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IP SYSTEMS CO., LTD. filed Critical IP SYSTEMS CO., LTD.
Publication of JPWO2018038094A1 publication Critical patent/JPWO2018038094A1/ja
Application granted granted Critical
Publication of JP6967005B2 publication Critical patent/JP6967005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品に関する。
ＬＳＩやＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）などに代表される半導体装置の高速化に伴い、電圧降下が生じるが、装置の安定性を確保するために、電圧降下を補填するキャパシタを設ける技術がある。このような電圧降下を防止するキャパシタとしては、比較的大容量のキャパシタを設けて対応する技術が一般的であるが、高速化された装置の信頼性を確保するためには、電圧降下の際の電圧が補填されるまでの時間が重要となり、キャパシタを内蔵したパッケージ基板を用いてＬＳＩなどの部品の近くに配置して時間を短縮する工夫がされてきた（特許文献１、２参照）。
しかしながら、キャパシタ内蔵基板は、ＬＳＩの実装部の周囲にキャパシタを内蔵するものであり、製造工程が複雑となるという課題がある。
また、今後のさらなる高速化に対応するためには、キャパシタの容量は小さくても、できるだけ近接してキャパシタを内蔵する必要がある。そこで、ＬＳＩの実装部にビア配線とキャパシタを内蔵したキャパシタ内蔵ビア配線とを隣接して設け、この上にＬＳＩを実装する技術が提案されている（特許文献３など参照）。
このようなキャパシタ内蔵ビアを具備するキャパシタ内蔵基板を製造するためには、導電体層で高誘電体層をサンドイッチにしたシートが用いられるが、誘電体層を基板一面に設けてあるため、非常に高価であるという課題がある。また、高誘電体層に発生するピンホールの問題から、製造歩留まりが非常に低くなるという課題もある。
このようなキャパシタ内蔵基板を安価に製造する技術が望まれているが、このようなキャパシタ内蔵基板を安価に製造できる技術が存在しないのが現状である。
また、ＬＳＩの電源端子及び信号端子に接続されるビア配線の全てに、必ずキャパシタ内蔵ビア配線を設ける必要がない場合もあり、この場合には、基板全体に高誘電体層を設けたシートを設けると、さらに無駄が多くなるという問題がある。
そこで、キャパシタ内蔵基板の製造プロセスにおいて、必要な箇所だけ、スパッタリング法やメッキ法などにより、無機高誘電体膜や有機薄膜を設けることが考えられるが、非常に微細な領域に薄膜を形成することから、ピンホールによる絶縁破壊の可能性がさらに上昇するという問題がある。
また、薄膜キャパシタに好適な材料として、トリアジンジスルフィドポリマーが提案されている（特許文献４参照）が、無機薄膜と同様にピンホールの問題があり、さらに膜の耐薬品性が低く、メッキ法による上部電極の形成が困難であるという問題点もある。
特開２００５−１０１０７５号公報 特開２０１４−１２７７１６号公報 特表２００８−５２９３０９号公報 特開２００５−２５１９３２号公報
本発明は、上述した事情に鑑み、上述したような高速化に対応できるキャパシタ内蔵基板を比較的安価に製造できるキャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品を提供することを目的とする。
前記目的を達成する第１の態様は、第１電極を形成する工程（１）と、前記第１電極上に高誘電体薄膜を形成する工程（２）と、前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡して前記高誘電体薄膜のピンホールに前記樹脂を充填する工程（３）と、前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（４）と、前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（５）と、前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（６）と、前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２電極を形成する工程（７）と、を具備することを特徴とするキャパシタの製造方法にある。
本発明の第２の態様は、第１電極を形成する工程（１）と、前記第１電極上に高誘電体薄膜を形成する工程（２）と、前記高誘電体薄膜上に第１樹脂成分を含む樹脂組成物層を設けて脱泡して前記高誘電体薄膜のピンホールに前記第１樹脂成分を充填する工程（３−１）と、第２樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を前記樹脂組成物層上に設ける工程（３−２）と、前記溶融温度遷移型はんだを前記樹脂組成物層中まで沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（４）と、前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（５）と、前記導電体層の溶融温度ＭＰより低い温度で前記第１樹脂成分及び前記第２樹脂成分を硬化して樹脂硬化層とする工程（７）と、前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２電極を形成する工程（８）と、を具備することを特徴とするキャパシタの製造方法にある。
本発明の第３の態様は、第１又は第２の態様において、前記脱泡を室温以上１６０℃以下の温度で行うことを特徴とするキャパシタの製造方法にある。
本発明の第４の態様は、絶縁体からなる第１層に貫通して設けられた複数のビア導電体を形成する工程（１１）と、前記複数のビア導電体のうちのキャパシタを設けるビア導電体を第１電極として他のビア導電体を絶縁体からなる第２層で覆い、前記第１電極上に高誘電体薄膜を形成する工程（１２）と、前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡する工程（１３）と、前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（１４）と、前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（１５）と、前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（１６）と、前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２ビア導電体からなる第２電極を形成する工程（１７）と、前記第２層に貫通孔を形成して前記ビア導電体を露出するとともに当該ビア導電体に接続する第３ビア導電体を設ける工程（１８）とを具備することを特徴とするキャパシタ内蔵基板の製造方法にある。
本発明の第５の態様は、絶縁体からなる第１層に貫通して設けられた複数のビア導電体を形成する工程（１１）と、前記複数のビア導電体のうちのキャパシタを設けるビア導電体を第１電極として他のビア導電体を絶縁体からなる第２層で覆い、前記第１電極上に高誘電体薄膜を形成する工程（１２）と、前記高誘電体薄膜上に第１樹脂成分を含む樹脂組成物層を設けて脱泡する工程（１３−１）と、第２樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を前記樹脂組成物層上に設ける工程（１３−２）と、前記溶融温度遷移型はんだを前記樹脂組成物層中まで沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（１４）と、前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（１５）と、前記導電体層の溶融温度ＭＰより低い温度で前記第１樹脂成分及び前記第２樹脂成分を硬化して樹脂硬化層とする工程（１６）と、前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２ビア導電体からなる第２電極を形成する工程（１７）と、前記第２層に貫通孔を形成して前記ビア導電体を露出するとともに当該ビア導電体に接続する第３ビア導電体を設ける工程（１８）とを具備することを特徴とするキャパシタ内蔵基板の製造方法にある。
本発明の第６の態様は、第４又は第５の態様において、前記脱泡を室温以上１６０℃以下の温度で行うことを特徴とするキャパシタ内蔵基板の製造方法にある。
本発明の第７の態様は、金属層を複数層積層した積層金属シートの第１金属層をエッチングして複数の配線端子を形成する工程（２１）と、前記配線端子を埋め込む絶縁層を形成する工程（２２）と、前記複数の配線端子のうちのキャパシタを設けるキャパシタ端子を形成する箇所の配線端子を除去して当該配線端子の下層の第２金属層を第１電極として露出する凹部を形成する工程（２３）と、少なくとも前記凹部内の前記第１電極を覆う高誘電体薄膜を形成する工程（２４）と、前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡する工程（２５）と、前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（２６）と、前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（２７）と、前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（２８）と、前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２導電体からなる第２電極を形成する工程（２９）とを具備することを特徴とするキャパシタ内蔵基板の製造方法にある。
本発明の第８の態様は、金属層を複数層積層した積層金属シートのキャパシタを設けるキャパシタ端子を形成する箇所の第１金属層をエッチングして前記第１金属層の下層の第２金属層を第１電極として露出する凹部を形成する工程（３１）と、少なくとも前記凹部内の前記第１電極を覆う高誘電体薄膜を形成する工程（３２）と、前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡する工程（３３）と、前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（３４）と、前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（３５）と、前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（３６）と、前記凹部内の前記導電体層及び前記樹脂硬化層と、前記キャパシタ端子以外の配線端子を残して前記第１金属層をエッチングする工程（３７）と、前記導電体層及び前記樹脂硬化層と、前記配線端子を埋め込む絶縁層を形成する工程（３８）と、前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２導電体からなる第２電極を形成する工程（３８）とを具備することを特徴とするキャパシタ内蔵基板の製造方法にある。
本発明の第９の態様は、第７又は８の態様において、前記脱泡を室温以上１６０℃以下の温度で行うことを特徴とするキャパシタ内蔵基板の製造方法にある。
本発明の第１０の態様は、半導体パッケージと半導体パッケージが実装される基板との間に設けられるキャパシタ内蔵基板であって、前記半導体パッケージと前記基板とを接続する複数のビア端子と、前記ビア端子に隣接して設けられ且つキャパシタが内蔵されたキャパシタ内蔵端子とを具備し、前記キャパシタ内蔵端子は、第１電極と、前記第１電極上に設けられた高誘電体薄膜と、前記高誘電体薄膜上に設けられた溶融遷移型はんだからなる導電体層と、前記導電体層の上に設けられた樹脂硬化層と、前記樹脂硬化層に設けられ前記導電体層を露出するまで貫通した貫通孔内に設けられた第２ビア導電体からなる第２電極とを具備し、前記導電体層は、樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を沈降して形成した溶融遷移型はんだからなり、前記樹脂硬化層は、前記はんだ含有樹脂組成物の樹脂成分の硬化物であり、前記高誘電体薄膜のピンホール内には前記はんだ含有樹脂組成物の樹脂成分が充填されていることを特徴とするキャパシタ内蔵基板にある。
本発明の第１１の態様は、第１０の態様において、前記ビア端子は、絶縁体からなる第１層を貫通するビア導電体と、前記第１層上に設けられた前記樹脂硬化層からなる第２層を貫通して前記ビア導電体と接続された第２ビア導電体とからなることを特徴とするキャパシタ内蔵基板にある。
本発明の第１２の態様は、第１０又は１１の態様において、前記第１電極は、絶縁体からなる第１層を貫通して設けられた前記ビア導電体を具備することを特徴とするキャパシタ内蔵基板にある。
本発明の第１３の態様は、第１０又は１１の態様において、前記第２電極は、絶縁体からなる前記第１層上に設けられた前記樹脂硬化層を貫通して設けられた前記ビア導電体を具備することを特徴とするキャパシタ内蔵基板にある。
本発明の第１４の態様は、信号用配線端子と、この信号用配線端子に隣接して設けられキャパシタ内蔵端子とを有するキャパシタ内蔵基板であって、前記キャパシタ内蔵端子は、第１電極と、前記第１電極上に設けられた高誘電体薄膜と、前記高誘電体薄膜上に設けられ且つ樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を沈降して形成した溶融遷移型はんだからなる導電体層と、前記導電体層の上に設けられ且つ前記はんだ含有樹脂組成物の樹脂成分が硬化した樹脂硬化層と、前記樹脂硬化層に設けられ前記導電体層を露出するまで貫通した貫通孔内に設けられた第２ビア導電体からなる第２電極とを具備し、前記高誘電体薄膜のピンホール内には前記はんだ含有樹脂組成物の樹脂成分が充填されていることを特徴とするキャパシタ内蔵基板にある。
本発明の第１５の態様は、第１０〜１４の何れか一つの態様に記載のキャパシタ内蔵基板と、このキャパシタ内蔵基板に実装された前記半導体パッケージとを具備することを特徴とする半導体装置実装部品にある。
本発明の第１６の態様は、第１５の態様に記載の半導体装置実装部品において、前記キャパシタ内蔵基板が前記基板に実装されていることを特徴とする半導体装置実装部品にある。
実施形態１に係る製造方法を示す模式的に示す断面図である。 実施形態２に係る製造方法を示す模式的に示す断面図である。 実施形態のキャパシタの変形例を模式的に示す断面図である。 本発明の作用効果を模式的に示す断面図である。 本発明の半導体実装部品の一例を模式的に示す断面図である。 実施形態のキャパシタを比較例と比較する断面図である。 本発明のキャパシタ内蔵基板の基本構成の他の例を示す平面図及び断面図である。 他の例に係る製造方法を示す模式的に示す断面図である。 他の例に係る製造方法を示す模式的に示す断面図である。
以下、本発明をさらに詳細に説明する。
（実施形態１）
本実施形態では、本発明のキャパシタ内蔵基板に適用できるキャパシタの製造方法の一例を説明する。
図１（ａ）に示すように、導電体層１と、絶縁体層２とからなるプリント基板の絶縁体層２に貫通孔であるビア２ａを、レーザー加工などにより形成し、ビア２ａをめっき法により銅などのビア導電体で埋め込み、ビア導電体３を形成する。
ここで、プリント基板としては、ガラスエポキシ基板、ガラスコンポジット基板、セラミックス基板、テフロン（登録商標）基板などのリジット基板や、フレキシブル基板を用いることができる。また、ビア導電体３を形成した基板を用いてもよい。
次に、図１（ｂ）に示すように、絶縁体層４を形成し、キャパシタを形成する部位にビア４ａを形成し、ビア導電体３を露出させて第１電極３Ａとする。
ここで、絶縁体層４は、樹脂成分と、シリカなどの無機フィラーやアクリルゴム粒子などのフィラーとを含有する樹脂組成物（プレプリグ）を用いて形成すればよく、できるだけ低熱膨張率（ＣＴＥ；ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）のものが好ましい。
絶縁体層４を形成する樹脂組成物としては、市販のプリプレグなどを用いればよいが、樹脂成分とフィラーとを適宜配合してもよい。樹脂成分には、熱硬化性樹脂と硬化剤と、必要に応じて溶剤とが含有されるが、熱硬化性樹脂としては、代表的には各種エポキシ樹脂を用いることができ、エポキシ樹脂に、多官能シアン酸エステル樹脂、多官能マレイミド−シアン酸エステル樹脂、多官能性マレイミド樹脂、不飽和ポリフェニレンエーテル樹脂、ビニルエステル樹脂、尿素樹脂、ジアリルフタレート樹脂、メラニン樹脂、グアナミン樹脂、不飽和ポリエステル樹脂、メラミン−尿素共縮合樹脂等を配合してもよい。
また、絶縁体層４にビア４ａを形成する方法は特に限定されないが、レーザー加工などにより行えばよい。
次に、図１（ｃ）に示すように、ビア４ａ内の第１電極３Ａを覆うように、高誘電体薄膜５を設ける。
高誘電体薄膜５は、チタン酸バリウム（ＢＴＯ）、チタン酸ストロンチウム（ＢＳＴ）などの無機高誘電体薄膜、ヒドラジン、ヒドラジン誘導体、トリアジンチオール誘導体などの有機高誘電体薄膜からなる。
このような高誘電体薄膜５は、スパッタリング、ＣＶＤ、イオンプレーティングなどの気相法、溶液塗布法などの液相法、印刷法、めっき法などにより形成することができる。高誘電体薄膜５の膜厚は材料の比誘電率や用途によって適宜選定されるが、例えば、０．５μｍ〜１．０μｍの範囲の厚さとすればよい。
このようなキャパシタとしては、例えば、３０ｐＦ〜８０ｐＦ、好ましくは、５０ｐＦ〜８０ｐＦの容量のキャパシタを挙げることができる。
例えば、有効な高誘電体薄膜５の直径を１００μｍ〜２００μｍとした場合、チタン酸バリウム（ＢＴＯ）、チタン酸ストロンチウム（ＢＳＴ）、五酸化タンタル（Ｔａ２Ｏ５）などの無機高誘電体薄膜では、０．５μｍ〜１．０μｍ、ヒドラジン、ヒドラジン誘導体、トリアジンチオール誘導体などの有機高誘電体薄膜の場合、１２０ｎｍ〜１５０ｎｍの厚さとすればよい。ＢＴＯなどの無機高誘電体薄膜は、スパッタリング等の気相法の他、溶液塗布法などの液相法や印刷法など成膜することができる。また、五酸化タンタル膜などは陽極酸化成膜法により成膜することも可能である。また、有機高誘電体薄膜は、溶液塗布法などの液相法や印刷法で成膜することができる。気相法や液相法では、場合によっては高温環境が供給される場合があるが、印刷用や陽極酸化成膜法は、低温環境での成膜が可能であるという利点がある。
本実施形態では、スパッタリング法により、０．６μｍの厚さのチタン酸バリウム薄膜を形成し、高誘電体薄膜５とした。
なお、高誘電体薄膜５は、レジストなどマスクを介してビア４ａ内のみに設けてもよい。
次に、図１（ｄ）に示すように、樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物６をビア４ａ内の高誘電体薄膜５上に充填した後、脱泡し、高誘電体薄膜５に存在するピンホール内に樹脂を充填する。
ここで、はんだ含有樹脂組成物６に含有される溶融温度遷移型はんだとは、合金又は金属微粒子からなり、例えば、１６０〜２６０℃、好ましくは、１６０〜２００℃、さらに好ましくは１６０〜１８０℃の温度で焼結又はメタライズ化により導電体となるものであり、その後の再溶融温度（ＭＰ）は、２６０℃以上、好ましくは４００℃以上となるものである。
溶融温度遷移型はんだは、例えば、低融点金属粉と、高融点金属粉とを含有する。低金属金属粉は、インジウム、スズ、鉛、インジウム、ビスマスなどの一種以上の合金などからなり、例えば、融点が１８０℃以下のものである。高融点金属粉は、銀、銅、銀コート銅などで、融点が８００℃以上のものである。金属粉の形状は特に限定されず、平均粒径で１μｍ〜２５μｍ程度のものであればよいが、ピンホールに入り込む大きさの金属粉を含まないようにするのが好ましい。
このような低融点金属粉と高融点金属粉とからなる溶融温度遷移型はんだは、溶融し、焼結又はメタライズ化により合金化して、再溶融温度が高温に遷移した導電体となるが、このような合金化（以下、単にメタライズ化ともいう）はフラックスの存在化で促進される。よって、フラックスを含有させるのが好ましい。
フラックスとしては、塩化亜鉛、乳酸、クエン酸、オレイン酸、ステアリン酸、グルタミン酸、安息香酸、シュウ酸、グルタミン酸塩酸塩、アニリン塩酸塩、臭化セチルピリジン、尿素、ヒドロキシエチルラウリルアミン、ポリエチレングリコールラウリルアミン、オレイルプロピレンジアミン、トリエタノールアミン、グリセリン、ヒドラジン、ロジン等が挙げられる。
はんだ含有樹脂組成物６に含有される樹脂成分としては、熱硬化性樹脂と硬化剤とが含有される。
熱硬化性樹脂としては、各種エポキシ樹脂と、その他の樹脂とを挙げることができる。
エポキシ樹脂としては、ナフタレン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、アラルキル型エポキシ樹脂、ビフェノール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ化合物、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、ビスフェノールのジグリシジルエーテル化物、ナフタレンジオールのジグリシジルエーテル化物、フェノール類のグリシジルエーテル化物、アルコール類のジグリシジルエーテル化物、トリグリシジルイソシアヌレート等が挙げられる。
また、その他の樹脂としては、多官能シアン酸エステル樹脂、多官能マレイミド−シアン酸エステル樹脂、多官能性マレイミド樹脂、不飽和ポリフェニレンエーテル樹脂、ビニルエステル樹脂、尿素樹脂、ジアリルフタレート樹脂、メラニン樹脂、グアナミン樹脂、不飽和ポリエステル樹脂、メラミン−尿素共縮合樹脂等が挙げられる。
特に、好ましい熱硬化性樹脂としては、例えば、エポキシ当量が２００〜６００の範囲内であり、かつ加水分解性塩素濃度が２００ｐｐｍ未満であるエポキシ樹脂２０重量部以上とこのエポキシ樹脂以外の樹脂８０重量部以下とからなり、エチレングリコール変性エポキシ樹脂を含まず、かつ全体の加水分解性塩素濃度が１０００ｐｐｍ未満である樹脂を挙げることができる。
エポキシ当量が２００〜６００の範囲内であり、かつ加水分解性塩素濃度が２００ｐｐｍ未満であるエポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、臭素化エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、複素環式エポキシ樹脂などを挙げることができる。
上記エポキシ当量と加水分解性塩素濃度の要件を満たすエポキシ樹脂以外の樹脂成分の好ましい例としては、上記要件を満たさないエポキシ樹脂、アルキド樹脂、メラミン樹脂、キシレン樹脂等が挙げられる。
いずれの場合も、硬化剤は、所望の特性が得られるように適宜選択され、使用可能な例としてはイミダゾール系硬化剤、フェノールノボラック系硬化剤、ナフトール系硬化剤が挙げられるが、これらに限定されるものではない。
イミダゾール系硬化剤とはイミダゾール及びその誘導体のうち硬化剤として使用可能なものであり、誘導体の例としては、２−ウンデシルイミダゾール、２−ヘプタデシルイミダゾール、２−エチルイミダゾール、２−フェニルイミダゾール、２−エチル−４−メチルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾリウムトリメリテイト等が挙げられる。
フェノールノボラック系硬化剤とは、フェノールノボラック及びその誘導体のうち硬化剤として使用可能なものであり、ナフトール系硬化剤とは、ナフトール及びその誘導体のうち硬化剤として使用可能なものである。
本発明では、はんだ含有樹脂組成物６を充填した後、脱泡する。
ここで、脱泡とは、減圧環境とし、高誘電体薄膜５に存在するピンホール内の気泡が脱離し、代わりに樹脂が充填されることをいう。かかる脱泡工程は、−３０ｋＰａ〜−１００ｋＰａの真空下で、室温〜１６０℃の温度下で行う。これにより、高誘電体薄膜５に存在するピンホール内の気泡が脱離し、代わりに樹脂成分が充填される。
次に、図１（ｅ）に示すように、温度を、例えば、５０℃〜１６０℃に上昇し、必要に応じて超音波振動などを付与してはんだ含有樹脂組成物６中の金属粉を沈降させ、高誘電体薄膜５上に溶融温度遷移型はんだ層７を形成する。
そして、この状態で、図１（ｆ）に示すように、溶融温度遷移型はんだ層７をメタライズ化し、導電体層８を形成する。
ここで、溶融温度遷移型はんだ層７のメタライズ化は、溶融温度遷移型はんだ層７の成分に応じた温度で行えばよいが、例えば、１６０℃〜２６０℃の温度で行う。これにより形成された導電体層８の再溶融温度ＭＰは、例えば、２６０℃以上、好ましくは４００℃以上となる。
このように本実施形態では、はんだ含有樹脂組成物６を設けて脱泡工程を実行した後、沈降工程を実施して溶融遷移型はんだ層７を形成してこれをメタライズ化して導電体層８とするので、はんだ含有樹脂組成物６の組成は、含有される溶融温度遷移型はんだが沈降させることができるように選定する必要がある。また、溶融温度遷移型はんだの含有量も、沈降して溶融温度遷移型はんだ層７となり、導電体層８を形成するに十分な量が含有されればよい。
はんだ含有樹脂組成物６中の溶融温度遷移型はんだの含有量は、例えば、４０ｖｏｌ％以下が好ましく、２０〜４０ｖｏｌ％がさらに好ましい。
また、沈降後に形成される溶融遷移型はんだ層７には、樹脂成分が混在することになるが、溶融遷移型はんだ層７は、溶融温度遷移型はんだの含有量が６０ｖｏｌ％以上、例えば、６０〜８０ｖｏｌ％となればよい。
これにより、導電体層８の体積抵抗率を１×１０−５以上、好ましくは、１×１０−６〜１×１０−７とすることができる。
また、はんだ含有樹脂組成物６の樹脂成分は、溶融温度遷移型はんだを沈降させることができるように調製する必要があり、沈降工程の温度、例えば、５０℃〜１６０℃の温度では実質的に硬化しないことが前提であるが、低粘度化する性質を有するものが好ましい。また、樹脂成分は、溶剤を含有しないものが望ましい。
また、はんだ含有樹脂組成物６の樹脂成分は、溶融温度遷移型はんだ層７をメタライズ化する際に硬化しないのが好ましい。ここで、硬化しないとは、実質的に硬化しないことであり、例えば、１６０〜２６０℃でメタライズ化する場合、樹脂成分の硬化温度（プロセス温度）が１３０〜２３０℃のものを用いても問題ない。
このように樹脂成分の硬化は、沈降工程ではできるだけ開始しないのが好ましいが、メタライズ化工程では、同時に硬化反応が開始しても問題ない。
なお、本実施形態では、このようなはんだ含有樹脂組成物６を充填した後、脱泡するが、脱泡工程までで沈降する可能性があるので、はんだ含有樹脂組成物６を充填した後、時間をおかないで脱泡するのが好ましい。
このように焼結又はメタライズ化して形成された導電体層８は、溶融温度ＭＰが、例えば、２６０℃以上の高温となる。
よって、その後、導電体層８の溶融温度ＭＰより低い温度で樹脂成分を硬化させ、樹脂硬化層９を形成するとともに、絶縁体層４の表面の高誘電体薄膜５を除去するとともに樹脂硬化層９を平坦化する（図１（ｇ））。
次に、図１（ｈ）に示すように、表面に絶縁体層１０を設け、図１（ｉ）に示すように、絶縁体層１０及び樹脂硬化層９にビア９ａをレーザー加工などにより形成して導電体層８を露出する。また、同時に、絶縁体層１０及び絶縁体層４にビア４ｂを形成し、ビア導電体３を露出させる。
そして、図１（ｊ）に示すように、めっき法などによりビア９ａ及びビア４ｂにビア導電体１１を埋め込む。これにより、第２電極１１Ａ及びビア端子１１Ｂが形成される。
次に、図１（ｋ）に示すように、裏面側の導電体層１をエッチングなどによりパターニングして外部端子を形成し、第１電極３Ａとビア端子３Ｂとを分離する。
これにより、高誘電体薄膜５を第１電極３Ａ及び第２電極１１Ａとで挟持したキャパシタを内蔵するキャパシタ端子と、ビア端子３Ｂ及びビア端子１１Ｂからなるキャパシタを有さないビア端子とが形成される。
ここで、例えば、ビア端子３Ｂ及びビア端子１１Ｂからなるビア端子は、信号線に使用され、高誘電体薄膜５を第１電極３Ａ及び第２電極１１Ａとで挟持したキャパシタを内蔵するキャパシタ端子は、電源に接続されるグランドとして使用される。
（実施形態２）
本実施形態は、はんだ含有樹脂組成物６を充填する前に、はんだを含有しない樹脂組成物を充填し、その状態で脱泡工程を行う以外は、実施形態１と同様であるので、重複する説明は省略する。
本実施形態では、図２（ａ）〜図２（ｃ）までは、実施形態１と同様であり、図２（ｄ）に示す工程では、ビア４ａ内の高誘電体薄膜５を覆うように樹脂組成物１２を設け、脱泡工程を実施し、高誘電体薄膜５に存在するピンホール内の気泡を脱離し、ピンホール内に樹脂組成物１２を形成する樹脂成分を充填する。
その後、実施形態１と同様にビア４ａ内にはんだ含有樹脂組成物６を充填し、沈降工程を行う（図２（ｅ））。この沈降工程では、はんだ含有樹脂組成物６内の溶融温度遷移型はんだは、樹脂組成物１２内にまで沈降し、高誘電体薄膜５の直上に溶融温度遷移型はんだ層７を形成するようにする（図２（ｆ））。そして、溶融温度遷移型はんだ層７をメタライズ化し、導電体層８とする（図２（ｇ））。
ここで、樹脂組成物１２は、熱硬化性樹脂と硬化剤とを含有するものである。熱硬化性樹脂は、実施形態１で説明したはんだ含有樹脂組成物６の樹脂成分と同様なものを用いることができる。
樹脂組成物１２の樹脂成分と、はんだ含有樹脂組成物６の樹脂成分とは、同じでも、異なるものでもよいが、はんだ含有樹脂組成物６の樹脂成分と同様に溶融温度遷移型はんだを沈降させることができるように調製する必要があり、沈降工程の温度、例えば、５０℃〜１６０℃の温度では実質的に硬化しないことが前提であるが、低粘度化する性質を有するものが好ましい。また、樹脂組成物１２は、溶剤を含有しないものが望ましい。
また、樹脂組成物１２も、はんだ含有樹脂組成物６の樹脂成分と同様に溶融温度遷移型はんだ層７をメタライズ化する際に硬化しないのが好ましい。ここで、硬化しないとは、実質的に硬化しないことであり、例えば、１６０〜２６０℃でメタライズ化する場合、樹脂成分の硬化温度（プロセス温度）が１３０〜２３０℃のものを用いても問題ない。
このように樹脂成分の硬化は、沈降工程ではできるだけ開始しないのが好ましいが、メタライズ化工程では、同時に硬化反応が開始しても問題ない。
このようにメタライズ化して形成された導電体層８は、溶融温度ＭＰが、例えば、２６０℃以上の高温となる。
よって、その後、樹脂組成物１２およびはんだ含有樹脂組成物６の樹脂成分を導電体層８の溶融温度ＭＰより低い温度で樹脂成分を硬化させ、樹脂硬化層９を形成し、さらに、絶縁体層４の表面の高誘電体薄膜５を除去するとともに樹脂硬化層９を平坦化する（図２（ｈ））。
以下同様に、図２（ｉ）及び図２（ｊ）に示すように、表面に絶縁体層１０を設け、絶縁体層１０及び樹脂硬化層９にビア９ａをレーザー加工などにより形成して導電体層８を露出する。また、同時に、絶縁体層１０及び絶縁体層４にビア４ｂを形成し、ビア導電体３を露出させる。
そして、図２（ｋ）に示すように、めっき法などによりビア９ａ及びビア４ｂにビア導電体１１を埋め込む。これにより、第２電極１１Ａ及びビア端子１１Ｂが形成される。
次に、裏面側の導電体層１をエッチングなどによりパターニングして外部端子を形成し、第１電極３Ａとビア端子３Ｂとを分離する（図２（ｌ））。
これにより、高誘電体薄膜５を第１電極３Ａ及び第２電極１１Ｂとで挟持したキャパシタを内蔵するキャパシタ端子と、ビア端子３Ｂ及びビア端子１１Ｂからなるキャパシタを有さないビア端子とが形成される。
ここで、例えば、ビア端子３Ｂ及びビア端子１１Ｂからなるビア端子は、信号線に使用され、高誘電体薄膜５を第１電極３Ａ及び第２電極１１Ａとで挟持したキャパシタを内蔵するキャパシタ端子は、電源に接続されるグランドとして使用される。
（変形例）
図３には、いくつかの変形例の要部拡大図を示す。
実施形態１、２では、高誘電体薄膜をスパッタリング法により形成したので、図３（ａ）に示すように、高誘電体薄膜５は、ビア４ａ内の側壁まで覆うように形成されたが、例えば、溶液塗布法や印刷法などによりビア４ａの底部のみに設けることも可能である。この場合、図３（ｂ）に示すように、高誘電体薄膜５Ａは、第１電極３Ａを覆う部分だけ設ければよい。
また、実施形態１、２では、基板を貫通するビア導電体に隣接して本発明のキャパシタを設け、キャパシタの第１電極と第２電極とは、基板の表面と裏面とに設けたが、図３（ｃ）に示すように、キャパシタの第１電極３Ａを、第２電極１１Ａに隣接して表面側に設ける構造としてもよく、種々の変形例が考えられる。
（発明の作用効果）
発明の作用効果を、図４を参照しながら説明する。
本発明の本質は、低容量であるが小型のキャパシタの歩留まりを飛躍的に向上させ、高歩留まりで、低容量であるが小型のキャパシタを配線に隣接して自由に設けられるようにした点にある。
これを実現するために、高誘電体薄膜のピンホールに起因する絶縁破壊を防止する点にある。すなわち、図４（ａ）に示すように、高誘電体薄膜５にピンホール５１が存在しても、図４（ｂ）に示すように、高誘電体薄膜５上に樹脂組成物１２を設けた後、脱泡処理を行うことにより、ピンホール５１内に樹脂成分を充填し、後に硬化させることで、ピンホール５１に起因する絶縁破壊を防止することができる。
なお、高誘電体薄膜５としては、チタン酸バリウム（ＢＴＯ）、チタン酸ストロンチウム（ＢＳＴ）などの無機高誘電体薄膜、ヒドラジン、ヒドラジン誘導体、トリアジンチオール誘導体などの有機高誘電体薄膜を挙げることができる。
また、このように樹脂組成物１２により絶縁破壊を防止しても、高誘電体薄膜５の直上に第２電極を設けなければならないが、本発明では、これをメタライズ化した導電体層を第２電極の一部とすることにより解決している。
すなわち、図４（ｃ）に示すように、樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物６を用い、これを樹脂組成物１２上に設けた後、溶融温度遷移型はんだを樹脂組成物１２内まで沈降させて溶融温度遷移型はんだ層７を高誘電体薄膜５の直上に設け（図４（ｄ））、これをメタライズ化して合金化し、再溶融温度が高温化した導電体層８とする（図４（ｅ））。これにより、高誘電体薄膜５に密着して第２電極となる導電体層８を設けることができる。また、この導電体層８は、再溶融温度ＭＰが高温化しているので、樹脂組成物１２やはんだ含有樹脂組成物６の樹脂成分をその後硬化させる工程で、再溶融することなく、導電体層８が保持できる点が重要となる。
また、この技術は、従来、ヒドラジン、ヒドラジン誘導体、トリアジンチオール誘導体などの有機高誘電体薄膜上に有効に電極を設けられなかったという課題をも解決するものである。すなわち、有機高誘電体薄膜は、めっき耐性が低く、上部電極を有効に設けられないという課題を抱えていたが、沈降させた融点遷移型薄膜をメタライズ化して上部電極とすることにより、かかる課題を解決している。
以上の説明は、上述した実施形態２に基づいて説明したが、実施形態１に示したように、樹脂組成物１２を設けずに、はんだ含有樹脂組成物６を高誘電体薄膜５上に設けて脱泡しても、同様にピンホールによる絶縁破壊を防止できる。
（半導体実装部品の実施形態）
上述した実施形態で製造されたキャパシタ内蔵基板は、例えば、半導体パッケージと半導体パッケージが実装される基板との間に設けられる。
このような半導体実装部品の一例を図５に示す。図５に示すように、キャパシタ内蔵基板５０は、マザーボード１００上に設けられたパッケージ基板２００と、実装される半導体パッケージであるＬＳＩ３００との間に配置される。図５（ａ）は、半導体実装部品の模式図であり、図５（ｂ）は、キャパシタ内蔵基板とＬＳＩとを示す拡大図である。
このようなキャパシタ内蔵基板５０を用いることにより、ＬＳＩ３００の高速信号端子の直下にキャパシタを配置することが可能となる。このように直下に設けるキャパシタの機能としては、高容量であることは求められず、電圧降下の補填をするまでの時間が重要となり、すなわち、出来るだけ直下に設けられることが重要となる。
このようなキャパシタとしては、例えば、３０ｐＦ〜８０ｐＦ、好ましくは、５０ｐＦ〜８０ｐＦの容量で十分である。
このようなキャパシタの拡大図を図６に示す。図６（ａ）に示すように、絶縁体層４に設けたビア４ａの径φ１は、例えば、１５０μｍ〜２５０μｍ、一例としては、２００μｍ、第２電極１１Ａの直径φ２は、例えば、１００μｍ〜１５０μｍ、一例としては、１２５μｍ、第１電極３Ａの直径φ３は、１００μｍ〜２００μｍ、一例として１５０μｍとした。
また、絶縁体層４の厚さｄ１は、例えば、０．０４ｍｍ〜０．１０ｍｍ、一例として、０．０５ｍｍ、絶縁体層２の厚さｄ２は、例えば、０．０６ｍｍ〜０．３０ｍｍ、一例としては、０．０６ｍｍとした。
このようなキャパシタで、高誘電体薄膜５として、厚さ０．０６μｍ〜１．０μｍのＢＴＯ薄膜を用いた場合、５０〜８０ｐＦのキャパシタが、歩留まり７０％程度で実現できる。ここでも歩留まりは、５Ｖ以下により絶縁破壊しなかったものの歩留まりである。この例では、ピンホールに起因する絶縁破壊は排除されているが、それ以外のプロセス上の要因で７０％の歩留まりとなる。
一方、比較例として、従来構造のキャパシタを図６（ｂ）に示す。このキャパシタは、同じく、直径１５０μｍの第１電極０１上に、スパッタリングにより同様な高誘電体薄膜０２を設け、その上にスパッタリングにより銅のシード層を設けた後、銅メッキを施し、パターニングして、直径２００μｍの第２電極０３を設けたものである。
この場合、５Ｖ印加での歩留まりは、３０％となる。絶縁破壊されたもののうち、約４０％分はピンホールによる絶縁破壊である。
（変形例２）
以上説明した実施形態１、２のキャパシタ内蔵基板では、装置の安定性を確保するために、電圧降下を補填するためのキャパシタを内蔵するキャパシタ端子を、実装部品の配線に使用する通常のビア端子に隣接して設けた基本構成を示したものであり、図５の半導体実装部品は、上述したキャパシタ内蔵基板を用いた半導体実装部品の一例を模式的に示したものであり、図示の構造は、実際の端子構造を正確に示しているものとはいえない。
キャパシタ内蔵基板の基本構成は、例えば、図７に示す構造となる場合が考えられる。
図７に示す構造は、実施形態１，２と同様な構造のキャパシタ端子２１を具備する。キャパシタ端子２１は、第１電極２１Ａと、高誘電体薄膜５と、溶融温度遷移型はんだ層７と、第２電極２１Ｂとを具備し、これに隣接してグランド用配線となるビア端子２２と、電源用配線となるビア端子２３とを具備する。そして、グランド用配線となるビア端子２２は第１ビア端子２２Ａと第２ビア端子２２Ｂとで構成され、第１ビア端子２２Ａがキャパシタ端子２１の第１電極２１Ａと接続されている。また、電源用配線となるビア端子２３は、第１ビア端子２３Ａと第２ビア端子２３Ｂとで構成されるが、第２ビア端子２３Ｂは、キャパシタ端子２１の第２電極２１Ｂに接続されている。
また、信号用配線となるビア端子２５は、グランド用配線に隣接して設けられ、第１ビア端子２５Ａと第２ビア端子２５Ｂとで構成されている。
このような構成とすることにより、電圧降下が生じた場合でも、キャパシタ端子２１の存在により瞬時に電圧降下を補填することができ、ＬＳＩやＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）などに代表される半導体装置の高速化にも対応できるものである。
これは、実施形態１，２で説明した本発明のキャパシタ端子を内蔵したキャパシタ内蔵基板を用いることにより、高誘電体薄膜の小型化、薄膜化が可能であり、且つこの場合にも高誘電体薄膜のピンホールに起因する絶縁破壊を防止することができ、信号用配線にできるだけ隣接する箇所にキャパシタを内蔵させることができるためである。よって、本発明のキャパシタ内蔵基板は、このような本発明のキャパシタを内蔵するキャパシタ内蔵基板であれば、キャパシタの配置やキャパシタ端子の接続構造などは特に限定されるものではない。
また、端子構造についても特に限定されるものではなく、積層セラミックスキャパシタを内蔵した端子を用いたものとすることもできる。例えば、図７に示すキャパシタ内蔵基板では、信号用配線となるビア端子２５と、電源用配線となるビア端子２３を積層セラミックスキャパシタを内蔵した端子とした構造にすればよい。
なお、以上説明した実施形態では、ビアの断面をテーパー状に表示したが、テーパー状ではなく、垂直に近い形状に形成することもでき、これには限定されない。また、上述したキャパシタ内蔵基板は、プロセスを変更して上面側から下面側へ製造することも可能であり、このように製造したキャパシタ内蔵基板も本発明のキャパシタ内蔵基板である。なお、この場合、例えば、図７のビア端子の断面は逆方向のテーパーに見えることになる。
（変形例３）
また、以上説明した実施形態では、ビア端子を導電体を少なくとも二層積層して形成した例を説明したが、金属層を複数層積層した積層金属シートを用いてビア端子構造を形成することが可能である。
以下、積層金属シートを用いた製造例を示す。出発材料が異なることにより構造上の相違点はあるが、基本構成は上述した実施形態と同様であるので、同一部分には同一符号を付して重複する説明は省略する。
図８は、積層金属シートを用いた製造例の一例を示す。
図８（ａ）に示すように、銅からなる第１金属層６１、ニッケルからなる第２金属層６２、及び銅からなる第３金属層６３からなる積層金属層６０を用意する。この場合、第１金属層６１は、第３金属層６３と比較して厚い層となっているが、これに限定されない。また、ニッケルからなる第２金属層６２は、銅とエッチング特性が異なる導電体であれば、ニッケルに限定されない。
まず、図８（ｂ）に示すように、第１金属層６１をエッチングして、複数の配線用端子を形成するが、この場合、キャパシタ形成用の端子６１Ａと、グランド用配線となる端子６１Ｂと、電源用配線となる端子６１Ｃと、信号用配線となる配線端子６１Ｄとを図示する。
次に、端子３１及び配線端子３２Ａ〜３４Ａを絶縁体層４１で埋め込む（図８（ｃ））。ここで、絶縁体層４１は、特に限定されないが、例えば、樹脂成分と、シリカなどの無機フィラーやアクリルゴム粒子などのフィラーとを含有する樹脂組成物（プレプリグ）を用いて形成すればよく、できるだけ低熱膨張率（ＣＴＥ；ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）のものが好ましい。
次いで、端子３１をエッチングにより除去して第２金属層６２を露出する凹部４２を形成する（図８（ｄ））。
この後、凹部４２内の第２金属層６２を覆うように、高誘電体薄膜５を設け（図８（ｅ））、凹部４２内の高誘電体薄膜５を覆うように樹脂組成物１２を設け、脱泡工程を実施し、高誘電体薄膜５に存在するピンホール内の気泡を脱離し、ピンホール内に樹脂組成物１２を形成する樹脂成分を充填し（図８（ｆ））、その後、凹部４２内にはんだ含有樹脂組成物６を充填し、沈降工程を行って溶融温度遷移型はんだ層７を形成し（図８（ｇ））、溶融温度遷移型はんだ層７をメタライズ化して導電体層８とし、その後、樹脂組成物１２およびはんだ含有樹脂組成物６の樹脂成分を導電体層８の溶融温度ＭＰより低い温度で樹脂成分を硬化させ、樹脂硬化層９を形成し（図８（ｈ））、さらに、絶縁体層４の表面の高誘電体薄膜５を除去するとともに樹脂硬化層９を平坦化する（図８（i））点は実施形態２と同様である。
次に、図８（ｊ）に示すように、凹部４２内の樹脂硬化層９にビア９ａをレーザー加工などにより形成して導電体層８を露出する。そして、図８（ｋ）に示すように、めっき法などによりビア９ａにビア導電体１１を埋め込み、同時に配線を形成する。これにより、上部配線となる、第１電極３１Ａと、配線端子３２Ａ〜３４Ａが形成される。
次に、図８（ｌ）に示すように、裏面側の第２金属層６２及び第３金属層６３をパターニングし、導電体層１をエッチングなどによりパターニングして外部端子を形成し、第２電極３１Ｂと、配線端子３２Ｂ〜３４Ｂが形成される。
これにより、高誘電体薄膜５を第１電極３１Ａ及び第２電極３１Ｂとで挟持したキャパシタを内蔵するキャパシタ端子３１と、配線端子３２Ａ及び配線端子３２Ｂからなる配線端子３２〜３４とが形成される。ここで、配線端子３２は、グランド配線となり、配線端子３３は、電源用配線となり、配線端子３４は、信号用配線となる。
図９は、積層金属シートを用いた製造例の他の例を示す。
図９（ａ）に示すように、銅からなる第１金属層６１、ニッケルからなる第２金属層６２、及び銅からなる第３金属層６３からなる積層金属層６０を用意し、まず、図９（ｂ）に示すように、第１金属層６１をエッチングして、キャパシタを形成するための凹部４２を形成する。
この後、凹部４２内の第２金属層６２を覆うように、高誘電体薄膜５を設け（図９（ｃ））、凹部４２内の高誘電体薄膜５を覆うように樹脂組成物１２を設け、脱泡工程を実施し、高誘電体薄膜５に存在するピンホール内の気泡を脱離し、ピンホール内に樹脂組成物１２を形成する樹脂成分を充填し（図９（ｄ））、その後、凹部４２内にはんだ含有樹脂組成物６を充填し、沈降工程を行って溶融温度遷移型はんだ層７を形成し（図９（ｅ））、溶融温度遷移型はんだ層７をメタライズ化して導電体層８とし、その後、樹脂組成物１２およびはんだ含有樹脂組成物６の樹脂成分を導電体層８の溶融温度ＭＰより低い温度で樹脂成分を硬化させ、樹脂硬化層９を形成し（図９（ｆ））、さらに、絶縁体層４の表面の高誘電体薄膜５を除去するとともに樹脂硬化層９を平坦化する（図９（ｇ））点は実施形態２及び図８の方法と同様である。
なお、この方法では、高誘電体薄膜５を設けるプロセスでは、積層金属シート６０のみ存在するので、例えば、４００℃程度の高温プロセスのスパッタリングなどを容易に利用できるという利点がある。
次に、図９（ｈ）に示すように、第１金属層６１をエッチングして、凹部４２内の構造を残し、キャパシタ形成用の端子以外の端子を形成する。この場合、グランド用配線となる端子６１Ｂと、電源用配線となる端子６１Ｃと、信号用配線となる配線端子６１Ｄとを図示する。
次に、エッチングで除去した部分を絶縁体層４１で埋め込み（図９（ｉ））、次に、図９（ｊ）に示すように、凹部４２内の樹脂硬化層９にビア９ａをレーザー加工などにより形成して導電体層８を露出する。そして、図９（ｋ）に示すように、めっき法などによりビア９ａにビア導電体３１を埋め込み、同時に配線を形成する。これにより、上部配線となる、第１電極３１Ａと、配線端子３２Ａ〜３４Ａが形成される。
次に、図９（ｌ）に示すように、裏面側の第２金属層６２及び第３金属層６３をパターニングし、導電体層１をエッチングなどによりパターニングして外部端子を形成し、第２電極３１Ｂと、配線端子３２Ｂ〜３４Ｂが形成される。
これにより、高誘電体薄膜５を第１電極３１Ａ及び第２電極３１Ｂとで挟持したキャパシタを内蔵するキャパシタ端子３１と、配線端子３２Ａ及び配線端子３２Ｂからなる配線端子３２〜３４とが形成される。ここで、配線端子３２は、グランド配線となり、配線端子３３は、電源用配線となり、配線端子３４は、信号用配線となる。
なお、図８及び図９で説明した実施形態において、プロセスを変更して上面側から下面側へ製造することも可能であり、このように製造したキャパシタ内蔵基板も本発明のキャパシタ内蔵基板である。
１ 導電体層
２ 絶縁体層
３ ビア導電体
３Ａ 第１電極
３Ｂ ビア端子
４ 絶縁体層
５、５Ａ、５Ｂ 高誘電体薄膜
６ はんだ含有樹脂組成物
７ 溶融温度遷移型はんだ層
８ 導電体層
９ 樹脂硬化層
１０ 絶縁体層
１１ ビア導電体
１１Ａ 第２電極
１１Ｂ ビア端子
１２ 樹脂組成物
５０ キャパシタ内蔵基板
５１ ピンホール
１００ マザーボード
２００ パッケージ基板
３００ ＬＳＩ（半導体実装部品）

Claims (16)

  1. 第１電極を形成する工程（１）と、
    前記第１電極上に高誘電体薄膜を形成する工程（２）と、
    前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡して前記高誘電体薄膜のピンホールに前記樹脂を充填する工程（３）と、
    前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（４）と、
    前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（５）と、
    前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（６）と、
    前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２電極を形成する工程（７）と、を具備することを特徴とするキャパシタの製造方法。
  2. 第１電極を形成する工程（１）と、
    前記第１電極上に高誘電体薄膜を形成する工程（２）と、
    前記高誘電体薄膜上に第１樹脂成分を含む樹脂組成物層を設けて脱泡して前記高誘電体薄膜のピンホールに前記第１樹脂成分を充填する工程（３−１）と、
    第２樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を前記樹脂組成物層上に設ける工程（３−２）と、
    前記溶融温度遷移型はんだを前記樹脂組成物層中まで沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（４）と、
    前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（５）と、
    前記導電体層の溶融温度ＭＰより低い温度で前記第１樹脂成分及び前記第２樹脂成分を硬化して樹脂硬化層とする工程（７）と、
    前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２電極を形成する工程（８）と、を具備することを特徴とするキャパシタの製造方法。
  3. 請求項１又は２において、
    前記脱泡を室温以上１６０℃以下の温度で行うことを特徴とするキャパシタの製造方法。
  4. 絶縁体からなる第１層に貫通して設けられた複数のビア導電体を形成する工程（１１）と、
    前記複数のビア導電体のうちのキャパシタを設けるビア導電体を第１電極として他のビア導電体を絶縁体からなる第２層で覆い、前記第１電極上に高誘電体薄膜を形成する工程（１２）と、
    前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡する工程（１３）と、
    前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（１４）と、
    前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（１５）と、
    前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（１６）と、
    前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２ビア導電体からなる第２電極を形成する工程（１７）と、
    前記第２層に貫通孔を形成して前記ビア導電体を露出するとともに当該ビア導電体に接続する第３ビア導電体を設ける工程（１８）とを具備することを特徴とするキャパシタ内蔵基板の製造方法。
  5. 絶縁体からなる第１層に貫通して設けられた複数のビア導電体を形成する工程（１１）と、
    前記複数のビア導電体のうちのキャパシタを設けるビア導電体を第１電極として他のビア導電体を絶縁体からなる第２層で覆い、前記第１電極上に高誘電体薄膜を形成する工程（１２）と、
    前記高誘電体薄膜上に第１樹脂成分を含む樹脂組成物層を設けて脱泡する工程（１３−１）と、
    第２樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を前記樹脂組成物層上に設ける工程（１３−２）と、
    前記溶融温度遷移型はんだを前記樹脂組成物層中まで沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（１４）と、
    前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（１５）と、
    前記導電体層の溶融温度ＭＰより低い温度で前記第１樹脂成分及び前記第２樹脂成分を硬化して樹脂硬化層とする工程（１６）と、
    前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２ビア導電体からなる第２電極を形成する工程（１７）と、
    前記第２層に貫通孔を形成して前記ビア導電体を露出するとともに当該ビア導電体に接続する第３ビア導電体を設ける工程（１８）とを具備することを特徴とするキャパシタ内蔵基板の製造方法。
  6. 請求項４又は５において、
    前記脱泡を室温以上１６０℃以下の温度で行うことを特徴とするキャパシタ内蔵基板の製造方法。
  7. 金属層を複数層積層した積層金属シートの第１金属層をエッチングして複数の配線端子を形成する工程（２１）と、
    前記配線端子を埋め込む絶縁層を形成する工程（２２）と、
    前記複数の配線端子のうちのキャパシタを設けるキャパシタ端子を形成する箇所の配線端子を除去して当該配線端子の下層の第２金属層を第１電極として露出する凹部を形成する工程（２３）と、
    少なくとも前記凹部内の前記第１電極を覆う高誘電体薄膜を形成する工程（２４）と、
    前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡する工程（２５）と、
    前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（２６）と、
    前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（２７）と、
    前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（２８）と、
    前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２導電体からなる第２電極を形成する工程（２９）とを具備することを特徴とするキャパシタ内蔵基板の製造方法。
  8. 金属層を複数層積層した積層金属シートのキャパシタを設けるキャパシタ端子を形成する箇所の第１金属層をエッチングして前記第１金属層の下層の第２金属層を第１電極として露出する凹部を形成する工程（３１）と、
    少なくとも前記凹部内の前記第１電極を覆う高誘電体薄膜を形成する工程（３２）と、
    前記高誘電体薄膜上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を設けて脱泡する工程（３３）と、
    前記溶融温度遷移型はんだを沈降させて前記高誘電体薄膜上に溶融温度遷移型はんだ層を形成する工程（３４）と、
    前記溶融温度遷移型はんだ層を溶融、合金化して再溶融温度がＭＰの導電体層とする工程（３５）と、
    前記導電体層の溶融温度ＭＰより低い温度で前記樹脂成分を硬化して樹脂硬化層とする工程（３６）と、
    前記凹部内の前記導電体層及び前記樹脂硬化層と、前記キャパシタ端子以外の配線端子を残して前記第１金属層をエッチングする工程（３７）と、
    前記導電体層及び前記樹脂硬化層と、前記配線端子を埋め込む絶縁層を形成する工程（３８）と、
    前記樹脂硬化層に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第２導電体からなる第２電極を形成する工程（３８）とを具備することを特徴とするキャパシタ内蔵基板の製造方法。
  9. 請求項７又は８において、
    前記脱泡を室温以上１６０℃以下の温度で行うことを特徴とするキャパシタ内蔵基板の製造方法。
  10. 半導体パッケージと半導体パッケージが実装される基板との間に設けられるキャパシタ内蔵基板であって、前記半導体パッケージと前記基板とを接続する複数のビア端子と、前記ビア端子に隣接して設けられ且つキャパシタが内蔵されたキャパシタ内蔵端子とを具備し、
    前記キャパシタ内蔵端子は、第１電極と、前記第１電極上に設けられた高誘電体薄膜と、前記高誘電体薄膜上に設けられた溶融遷移型はんだからなる導電体層と、前記導電体層の上に設けられた樹脂硬化層と、前記樹脂硬化層に設けられ前記導電体層を露出するまで貫通した貫通孔内に設けられた第２ビア導電体からなる第２電極とを具備し、
    前記導電体層は、樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を沈降して形成した溶融遷移型はんだからなり、前記樹脂硬化層は、前記はんだ含有樹脂組成物の樹脂成分の硬化物であり、前記高誘電体薄膜のピンホール内には前記はんだ含有樹脂組成物の樹脂成分が充填されていることを特徴とするキャパシタ内蔵基板。
  11. 請求項１０において、
    前記ビア端子は、絶縁体からなる第１層を貫通するビア導電体と、前記第１層上に設けられた前記樹脂硬化層からなる第２層を貫通して前記ビア導電体と接続された第２ビア導電体とからなることを特徴とするキャパシタ内蔵基板。
  12. 請求項１０又は１１において、
    前記第１電極は、絶縁体からなる第１層を貫通して設けられた前記ビア導電体を具備することを特徴とするキャパシタ内蔵基板。
  13. 請求項１０又は１１において、
    前記第２電極は、絶縁体からなる前記第１層上に設けられた前記樹脂硬化層を貫通して設けられた前記ビア導電体を具備することを特徴とするキャパシタ内蔵基板。
  14. 信号用配線端子と、この信号用配線端子に隣接して設けられキャパシタ内蔵端子とを有するキャパシタ内蔵基板であって、
    前記キャパシタ内蔵端子は、第１電極と、前記第１電極上に設けられた高誘電体薄膜と、前記高誘電体薄膜上に設けられ且つ樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物を沈降して形成した溶融遷移型はんだからなる導電体層と、前記導電体層の上に設けられ且つ前記はんだ含有樹脂組成物の樹脂成分が硬化した樹脂硬化層と、前記樹脂硬化層に設けられ前記導電体層を露出するまで貫通した貫通孔内に設けられた第２ビア導電体からなる第２電極とを具備し、前記高誘電体薄膜のピンホール内には前記はんだ含有樹脂組成物の樹脂成分が充填されていることを特徴とするキャパシタ内蔵基板。
  15. 請求項１０〜１４の何れか一項に記載のキャパシタ内蔵基板と、このキャパシタ内蔵基板に実装された前記半導体パッケージとを具備することを特徴とする半導体装置実装部品。
  16. 請求項１５に記載の半導体装置実装部品において、前記キャパシタ内蔵基板が前記基板に実装されていることを特徴とする半導体装置実装部品。
JP2018535691A 2016-08-22 2017-08-22 キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品 Active JP6967005B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016162218 2016-08-22
JP2016162218 2016-08-22
PCT/JP2017/029906 WO2018038094A1 (ja) 2016-08-22 2017-08-22 キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品

Publications (2)

Publication Number Publication Date
JPWO2018038094A1 JPWO2018038094A1 (ja) 2019-07-25
JP6967005B2 true JP6967005B2 (ja) 2021-11-17

Family

ID=61245062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535691A Active JP6967005B2 (ja) 2016-08-22 2017-08-22 キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品

Country Status (2)

Country Link
JP (1) JP6967005B2 (ja)
WO (1) WO2018038094A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240084127A (ko) * 2022-12-06 2024-06-13 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
WO2004040604A1 (ja) * 2002-10-30 2004-05-13 Mitsui Mining & Smelting Co.,Ltd. キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法
JP4772586B2 (ja) * 2006-05-12 2011-09-14 日本メクトロン株式会社 回路基板の製造方法
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
KR100878414B1 (ko) * 2006-10-27 2009-01-13 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 제조방법
JP4868234B2 (ja) * 2006-12-26 2012-02-01 Ｔｄｋ株式会社 キャパシタの製造方法

Also Published As

Publication number Publication date
WO2018038094A1 (ja) 2018-03-01
JPWO2018038094A1 (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
US7701052B2 (en) Power core devices
US9439289B2 (en) Wiring board and method for manufacturing the same
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
JP2002043468A (ja) 表裏導通基板及びその製造方法
JP2008160160A (ja) 配線基板および半導体装置
US10020277B2 (en) Circuit substrate and method for manufacturing circuit substrate
TW200305260A (en) Multi-layered semiconductor device and method of manufacturing same
TWI518865B (zh) 微電子裝置及其製造方法
US12382582B2 (en) Printed circuit board
US9578749B2 (en) Element embedded printed circuit board and method of manufacturing the same
US11019725B2 (en) Wiring substrate
JP4551191B2 (ja) 基準のｘ線識別を用いて内層パネルおよび印刷回路板を製造する方法
US20250203761A1 (en) Circuit board and semiconductor package comprising same
JP6967005B2 (ja) キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品
US9699921B2 (en) Multi-layer wiring board
KR100816623B1 (ko) 전력 코어 장치 및 그 제조 방법
US10334728B2 (en) Reduced-dimension via-land structure and method of making the same
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
CN103476197B (zh) 一种印制电路板的制作方法以及印制电路板
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
KR20200121208A (ko) 언클래드를이용한임베디드인쇄회로기판의제조방법
JP4772586B2 (ja) 回路基板の製造方法
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190228

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20190424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200603

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211022

R150 Certificate of patent or registration of utility model

Ref document number: 6967005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250