JP6947386B2 - Semiconductor light emitting element and manufacturing method of semiconductor light emitting element - Google Patents

Semiconductor light emitting element and manufacturing method of semiconductor light emitting element Download PDF

Info

Publication number
JP6947386B2
JP6947386B2 JP2017127720A JP2017127720A JP6947386B2 JP 6947386 B2 JP6947386 B2 JP 6947386B2 JP 2017127720 A JP2017127720 A JP 2017127720A JP 2017127720 A JP2017127720 A JP 2017127720A JP 6947386 B2 JP6947386 B2 JP 6947386B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
semiconductor layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017127720A
Other languages
Japanese (ja)
Other versions
JP2019012744A (en
Inventor
上山 智
智 上山
竹内 哲也
哲也 竹内
素顕 岩谷
素顕 岩谷
赤▲崎▼ 勇
勇 赤▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meijo University
Original Assignee
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meijo University filed Critical Meijo University
Priority to JP2017127720A priority Critical patent/JP6947386B2/en
Publication of JP2019012744A publication Critical patent/JP2019012744A/en
Application granted granted Critical
Publication of JP6947386B2 publication Critical patent/JP6947386B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。 The present invention relates to a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device.

近年、窒化物系半導体の結晶成長方法が急速に進展し、この材料を用いた高輝度の青色、緑色発光素子が実用化された。従来から存在した赤色発光素子とこれらの青色発光素子、緑色発光素子を組み合わせることで光の3原色全てが揃い、フルカラーのディスプレイ装置も実現可能となった。即ち、光の3原色全てを混合させると白色の光を得ることもできるようになり、照明用デバイスへの応用も可能である。図10は従来から提案されている半導体発光素子を用いた光源の構造を示す模式図であり、図10(a)は発光ダイオードを光源として用いた照明装置を示し、図10(b)は半導体レーザを光源として用いた照明装置を示し、図10(c)は垂直共振器型半導体レーザの構造を示している。 In recent years, a method for growing a crystal of a nitride semiconductor has been rapidly developed, and a high-brightness blue and green light emitting device using this material has been put into practical use. By combining a conventional red light emitting element with these blue light emitting elements and a green light emitting element, all three primary colors of light are available, and a full-color display device can be realized. That is, when all three primary colors of light are mixed, white light can be obtained, and it can be applied to a lighting device. 10A and 10B are schematic views showing a structure of a light source using a conventionally proposed semiconductor light emitting element, FIG. 10A shows a lighting device using a light emitting diode as a light source, and FIG. 10B shows a semiconductor. A lighting device using a laser as a light source is shown, and FIG. 10 (c) shows the structure of a vertical resonator type semiconductor laser.

図10(a)に示した照明装置では、リードフレーム1上に発光ダイオード2(LED:Light Emitting Diode)を搭載し、ワイヤ3でリードフレーム1と発光ダイオード2とを接続し、樹脂に蛍光体を含有させた波長変換層4で発光ダイオード2を封止し、全体を透明樹脂5で封止している。このような照明装置では、発光ダイオード2として青色光を発光する窒化物系LEDチップを用い、波長変換層4に青色光により励起されて黄色光を発光するYAG系等の蛍光体材料を用いることで、青色光と黄色光の混色により白色を得ることができる。 In the lighting device shown in FIG. 10A, a light emitting diode 2 (LED: Light Emitting Diode) is mounted on the lead frame 1, the lead frame 1 and the light emitting diode 2 are connected by a wire 3, and a phosphor is used as a resin. The light emitting diode 2 is sealed with the wavelength conversion layer 4 containing the above, and the whole is sealed with the transparent resin 5. In such a lighting device, a nitride LED chip that emits blue light is used as the light emitting diode 2, and a phosphor material such as YAG that is excited by blue light and emits yellow light is used for the wavelength conversion layer 4. Therefore, white can be obtained by mixing blue light and yellow light.

図10(a)に示したようなLEDを光源として用いた照明装置では、単一の発光ダイオードチップを用いるため、比較的低コストで作製可能であるうえに高い発光効率を実現できる。既に提案されている商品レベルでも、既存の蛍光灯の約2倍に相当する160lm/W程度の発光効率を実現している。 In a lighting device using an LED as a light source as shown in FIG. 10A, since a single light emitting diode chip is used, it can be manufactured at a relatively low cost and high luminous efficiency can be realized. Even at the product level that has already been proposed, it has achieved a luminous efficiency of about 160 lm / W, which is about twice that of existing fluorescent lamps.

図10(b)に示した照明装置では、半導体レーザ6からの光をレンズ7で波長変換部材8に集光し、波長変換部材8からの光を反射鏡9で前方に反射する。このような照明装置では、半導体レーザ6として青色光を出射する青色レーザを用い、波長変換部材8に青色光により励起されて黄色光を発光するYAG系等の蛍光体材料を用いることで、青色光と黄色光の混色により白色を得ている。 In the lighting device shown in FIG. 10B, the light from the semiconductor laser 6 is focused on the wavelength conversion member 8 by the lens 7, and the light from the wavelength conversion member 8 is reflected forward by the reflector 9. In such an illumination device, a blue laser that emits blue light is used as the semiconductor laser 6, and a phosphor material such as a YAG system that is excited by the blue light and emits yellow light is used for the wavelength conversion member 8, so that the wavelength conversion member 8 is blue. White is obtained by mixing light and yellow light.

図10(b)に示したような半導体レーザを光源として用いた照明装置では、波長変換部材8によって生成される黄色光は自然放出光なので平行ビームとはならない。すなわち疑似的な平行ビームとして前方に照射されるが、一般的なLED光源と比較すれば集光性は良好であり、遠方に高い密度の光を照射することが可能となっている。 In a lighting device using a semiconductor laser as a light source as shown in FIG. 10B, the yellow light generated by the wavelength conversion member 8 is naturally emitted light and therefore does not form a parallel beam. That is, although it is radiated forward as a pseudo parallel beam, it has better light-collecting property than a general LED light source, and it is possible to irradiate a high-density light in the distance.

図10(c)に示した垂直共振器型半導体レーザでは、半導体基板10の裏面にカソード電極11が形成され、半導体基板10上に半導体DBRミラー12(DBR:Distributed Bragg Reflector)、発光層13、電流注入層14、誘電体DBRミラー15を備えている。半導体基板10としてGaN基板を用いた場合には、半導体DBRミラー12としては例えばn−Al0.82In0.18N/GaNの積層構造を用い、発光層13にはn−GaN層、多重量子井戸活性層、p−Al0.2Ga0.8N電子ブロック層を用いることができる。また、電流注入層14には、p−Al0.07Ga0.93N層、p−GaNコンタクト層、ITO(Indium Tin Oxide)電流拡散層、カソード電極を備え、誘電体DBRミラー15としてはNb/SiOの積層構造を用いることができる。 In the vertical resonator type semiconductor laser shown in FIG. 10 (c), a cathode electrode 11 is formed on the back surface of the semiconductor substrate 10, and a semiconductor DBR mirror 12 (DBR: Distributed Bragg Reflector), a light emitting layer 13, and a light emitting layer 13 are formed on the semiconductor substrate 10. It includes a current injection layer 14 and a dielectric DBR mirror 15. When a GaN substrate is used as the semiconductor substrate 10, for example, a laminated structure of n-Al 0.82 In 0.18 N / GaN is used as the semiconductor DBR mirror 12, and an n-GaN layer and multiplex are used as the light emitting layer 13. A quantum well active layer, p-Al 0.2 Ga 0.8 N electron block layer can be used. Further, the current injection layer 14 is provided with a p-Al 0.07 Ga 0.93 N layer, a p-GaN contact layer, an ITO (Indium Tin Oxide) current diffusion layer, and a cathode electrode. A laminated structure of Nb 2 O 5 / SiO 2 can be used.

図10(c)に示した垂直共振器型半導体レーザでは、半導体DBRミラー12と誘電体DBRミラー15によって発光層13が挟まれた垂直方向の共振器が構成され、半導体基板10に垂直な方向にレーザ光が放出される。 In the vertical resonator type semiconductor laser shown in FIG. 10 (c), a vertical resonator in which the light emitting layer 13 is sandwiched between the semiconductor DBR mirror 12 and the dielectric DBR mirror 15 is formed, and the direction is perpendicular to the semiconductor substrate 10. Laser light is emitted to.

しかしながら、図10(a)に示した白色LEDを用いた照明装置では、高効率と言えるのは低電流密度領域に限定され、図10(b)に示した、半導体レーザを用いた照明装置では、高電流密度ほど高効率となるもののLEDと比較するとエネルギー変換効率は低い。 However, in the lighting device using the white LED shown in FIG. 10 (a), high efficiency can be said to be limited to the low current density region, and in the lighting device using the semiconductor laser shown in FIG. 10 (b). The higher the current density, the higher the efficiency, but the energy conversion efficiency is lower than that of the LED.

図11は、青色LEDの動作電流に対する外部量子効率を示すグラフである。電流の増加とともに外部量子効率は急激に減少するドループ現象が生じる。ドループ現象のメカニズムについては諸説あるが、注入キャリア密度が高いときに効率が低下することは共通する要因となっており、注入キャリア密度を低減することが効率低下を防止するには有効であると考えられている。 FIG. 11 is a graph showing the external quantum efficiency with respect to the operating current of the blue LED. A droop phenomenon occurs in which the external quantum efficiency decreases sharply as the current increases. There are various theories about the mechanism of the droop phenomenon, but it is a common factor that the efficiency decreases when the injection carrier density is high, and it is said that reducing the injection carrier density is effective in preventing the efficiency decrease. It is considered.

一方、半導体レーザにおいては、発振が始まる電流である閾値電流を境に外部量子効率が上昇するが、閾値電流までは外部量子効率はゼロに近く、閾値電流を超えてもその損失を含むためにLEDよりも低い効率となっている。ただしレーザ発振が得られる電流密度領域では、LEDが著しく低効率のためレーザの方が効率に優れている。ただし、端面発光型半導体レーザにおいてはCOD(Catastrophic Optical Damage)と呼ばれる端面ミラーの光学損傷によって、最大の光出力が制限されるため、大出力化に限界がある。CODを避けるにはストライプ幅の拡大が有効であるが、それと引き換えに横モードの不安定さや高次モードの発振によるレーザビームが複数に分かれるなどの問題を生じることがあり、ストライプ幅の拡大にも限界がある。 On the other hand, in a semiconductor laser, the external quantum efficiency rises at the threshold current, which is the current at which oscillation starts, but the external quantum efficiency is close to zero up to the threshold current, and even if the threshold current is exceeded, the loss is included. It is less efficient than LEDs. However, in the current density region where laser oscillation can be obtained, the laser is superior in efficiency because the LED has extremely low efficiency. However, in the end face emitting semiconductor laser, the maximum light output is limited by the optical damage of the end face mirror called COD (Catatropic Optical Damage), so that there is a limit to the increase in output. Enlarging the stripe width is effective in avoiding COD, but in exchange for this, problems such as instability in the transverse mode and the splitting of the laser beam due to oscillation in the higher-order mode may occur, and the stripe width can be expanded. There is also a limit.

また、図10(c)に示した垂直共振器型面発光レーザにおいてはCODの課題はないものの光出力が小さく、発光面積を拡大すると光出力を向上させることができるが横モードが不安定となり、望ましい配光特性が得られなくなるなどの課題がある。 Further, in the vertical resonator type surface emitting laser shown in FIG. 10 (c), although there is no problem of COD, the light output is small, and the light output can be improved by expanding the light emitting area, but the transverse mode becomes unstable. , There is a problem that the desired light distribution characteristics cannot be obtained.

照明用途の光源に用いる半導体発光素子では、高電流密度領域において高いエネルギー変換効率と高い光出力を実現できることが望ましく、放出される光の配光特性が安定していることが望ましい。これらの課題を解決するために特許文献1では、半導体基板上にn型ナノワイヤコアと中間活性層とp型シェルを成長し、シェル上にITO等の透明導電膜を形成した半導体発光素子が提案されている。 It is desirable that the semiconductor light emitting element used as a light source for lighting applications can realize high energy conversion efficiency and high light output in a high current density region, and it is desirable that the light distribution characteristics of the emitted light are stable. In order to solve these problems, Patent Document 1 proposes a semiconductor light emitting device in which an n-type nanowire core, an intermediate active layer, and a p-type shell are grown on a semiconductor substrate, and a transparent conductive film such as ITO is formed on the shell. Has been done.

特表2016−518703号公報Special Table 2016-518703

しかし特許文献1では、電流注入のためにシェル上にITO膜を形成する必要があり、中間活性層での発光の一部がITO膜によって吸収されて外部量子効率が低下するという問題が生じる。特に、端面発光型レーザや垂直共振器型半導体レーザでは、共振器内を光が往復する構造であるため、ITOでの光吸収はレーザ発振に悪影響を及ぼしてしまうという問題があった。 However, in Patent Document 1, it is necessary to form an ITO film on the shell for current injection, and there arises a problem that a part of the light emission in the intermediate active layer is absorbed by the ITO film and the external quantum efficiency is lowered. In particular, since the end face emitting laser and the vertical resonator type semiconductor laser have a structure in which light reciprocates in the resonator, there is a problem that light absorption in ITO adversely affects laser oscillation.

ITO膜の代わりにp型半導体層によるコンタクト層を形成すると、柱状のナノワイヤを埋め込むように形成されたp型半導体層の底部まで電流が拡散せず、中間活性層に側面から電流を注入することが困難になり電流密度が低下するという問題が生じる。 When a contact layer made of a p-type semiconductor layer is formed instead of the ITO film, the current does not diffuse to the bottom of the p-type semiconductor layer formed so as to embed columnar nanowires, and the current is injected from the side surface into the intermediate active layer. This becomes difficult and the current density decreases.

そこで本発明は、上記従来の問題点に鑑みなされたものであり、ナノワイヤ外周に形成された活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above-mentioned conventional problems, and a high current density is realized by satisfactorily injecting a current into the active layer formed on the outer periphery of the nanowire, and the external quantum efficiency is improved. It is an object of the present invention to provide a semiconductor light emitting device capable of manufacturing a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device.

上記課題を解決するために、本発明の半導体発光素子は、成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、前記柱状半導体層は、中心にn型ナノワイヤ層が形成され、前記n型ナノワイヤ層の外周に活性層が形成され、前記活性層の外周にp型半導体層が形成されており、前記p型半導体層の外周側面と前記埋込半導体層との間にトンネル接合層が形成され、前記トンネル接合層は、p型不純物が高濃度ドープされて前記p型半導体層に接触して形成されたp+層と、n型不純物が高濃度ドープされて前記p+層に接触して形成されたn+層を有し、前記埋込半導体層はn型の半導体材料からなり、前記n+層の側面に接触するとともに、前記柱状半導体層の上部において前記p型半導体層と接触していることを特徴とする。
In order to solve the above problems, the semiconductor light emitting element of the present invention is a semiconductor light emitting element including a growth substrate, a columnar semiconductor layer formed on the growth substrate, and an embedded semiconductor layer covering the columnar semiconductor layer. The columnar semiconductor layer has an n-type nanowire layer formed in the center, an active layer formed on the outer periphery of the n-type nanowire layer, and a p-type semiconductor layer formed on the outer periphery of the active layer. A tunnel bonding layer is formed between the outer peripheral side surface of the p-type semiconductor layer and the embedded semiconductor layer, and the tunnel bonding layer is formed in contact with the p-type semiconductor layer by high-concentration doping of p-type impurities. It has a p + layer and an n + layer formed by contacting the p + layer with a high concentration of n-type impurities, and the embedded semiconductor layer is made of an n-type semiconductor material and is formed on a side surface of the n + layer. contacts with, characterized in that the upper portion of the pillar-shaped semiconductor layer in contact with the p-type semiconductor layer.

このような本発明の半導体発光素子では、埋込半導体層とp型半導体層の間にトンネル接合層が形成されているため、柱状半導体の側面全体から活性層に電流注入することができ、活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。 In such a semiconductor light emitting device of the present invention, since the tunnel junction layer is formed between the embedded semiconductor layer and the p-type semiconductor layer, current can be injected into the active layer from the entire side surface of the columnar semiconductor, and the current is activated. It is possible to achieve a high current density by injecting current into the layer satisfactorily and to improve the external quantum efficiency.

また本発明の一態様では、前記柱状半導体層は、窒化物系半導体で構成されているとしてもよい。
Further, in one aspect of the present invention, the columnar semiconductor layer may be made of a nitride semiconductor .

また本発明の一態様では、前記柱状半導体層は、側面がm面ファセットで形成された六角柱形状であるとしてもよい。
Further, in one aspect of the present invention, the columnar semiconductor layer may have a hexagonal columnar shape in which the side surface is formed by m-plane facets .

また本発明の一態様では、複数の前記柱状半導体層が、前記成長基板上において三角格子状または正方格子状に周期的に配置されているとしてもよい。 Further, in one aspect of the present invention, the plurality of columnar semiconductor layers may be periodically arranged in a triangular lattice pattern or a square lattice pattern on the growth substrate.

また本発明の一態様では、前記柱状半導体層は、直径800nm以下の円に内接する六角形を底面とし、高さが500nm以上の六角柱状であるとしてもよい。 Further, in one aspect of the present invention, the columnar semiconductor layer may have a hexagonal bottom surface inscribed in a circle having a diameter of 800 nm or less and a hexagonal columnar shape having a height of 500 nm or more.

また本発明の一態様では、前記成長基板の成長面に対して平行方向に共振器構造を有するとしてもよい。 Further, in one aspect of the present invention, the resonator structure may be provided in a direction parallel to the growth surface of the growth substrate.

また本発明の一態様では、前記n型ナノワイヤ層は、高屈折率層と低屈折率層が交互に積層されており、前記高屈折率層および前記低屈折率層の膜厚はともに発振波長以下であるとしてもよい。 Further, in one aspect of the present invention, in the n-type nanowire layer, high refractive index layers and low refractive index layers are alternately laminated, and the thickness of both the high refractive index layer and the low refractive index layer is the oscillation wavelength. It may be as follows.

また本発明の一態様では、前記成長基板の成長面に対して垂直方向に共振器構造を有するとしてもよい。 Further, in one aspect of the present invention, the resonator structure may be provided in the direction perpendicular to the growth surface of the growth substrate.

上記課題を解決するために、本発明の半導体発光素子の製造方法は、成長基板上に開口部を有するマスク層を形成するマスク工程と、選択成長を用いて前記開口部にn型ナノワイヤ層、活性層、p型半導体層、トンネル接合層を順に成長させて柱状半導体層を形成する成長工程と、前記成長工程の後に、前記トンネル接合層の上面をエッチングにより除去する除去工程と、前記除去工程の後に、原子状水素の存在しない雰囲気において熱処理を実施し、前記p型半導体層および前記トンネル接合層を活性化する活性化工程と、前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有し、前記トンネル接合層は、p型不純物が高濃度ドープされて前記p型半導体層に接触して形成されたp+層と、n型不純物が高濃度ドープされて前記p+層に接触して形成されたn+層を有し、前記埋込半導体層はn型の半導体材料からなり、前記n+層の側面に接触するとともに、前記柱状半導体層の上部において前記p型半導体層と接触していることを特徴とする。
In order to solve the above problems, the method for manufacturing a semiconductor light emitting element of the present invention includes a masking step of forming a mask layer having an opening on a growth substrate, and an n-type nanowire layer in the opening using selective growth. A growth step of growing an active layer, a p-type semiconductor layer, and a tunnel junction layer in this order to form a columnar semiconductor layer, a removal step of removing the upper surface of the tunnel junction layer by etching after the growth step, and the removal step. After that, heat treatment is performed in an atmosphere in which atomic hydrogen does not exist to activate the p-type semiconductor layer and the tunnel junction layer, and the columnar semiconductor layer is embedded on the growth substrate so as to cover the columnar semiconductor layer. The tunnel junction layer has an embedding step of growing a semiconductor layer, and the tunnel bonding layer has a p + layer formed by contacting the p-type semiconductor layer with a high concentration of p-type impurities and a high concentration of n-type impurities. It has an n + layer that is doped and formed in contact with the p + layer, and the embedded semiconductor layer is made of an n-type semiconductor material, which is in contact with the side surface of the n + layer and at the upper part of the columnar semiconductor layer. It is characterized in that it is in contact with the p-type semiconductor layer.

このような本発明の半導体発光素子の製造方法では、埋込半導体層とp型半導体層の間にトンネル接合層を形成できるので、柱状半導体の側面全体から活性層に電流注入することができ、活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。 In such a method for manufacturing a semiconductor light emitting device of the present invention, a tunnel junction layer can be formed between the embedded semiconductor layer and the p-type semiconductor layer, so that current can be injected into the active layer from the entire side surface of the columnar semiconductor. It is possible to achieve a high current density by satisfactorily injecting a current into the active layer and to improve the external quantum efficiency.

また本発明の一態様では、前記柱状半導体層は、窒化物系半導体で構成されているとしてもよい。
Further, in one aspect of the present invention, the columnar semiconductor layer may be made of a nitride semiconductor .

また本発明の一態様では、前記柱状半導体層は、側面がm面ファセットで形成された六角柱形状であるとしてもよい。 Further, in one aspect of the present invention, the columnar semiconductor layer may have a hexagonal columnar shape in which the side surface is formed by m-plane facets .

本発明では、ナノワイヤ外周に形成された活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。 In the present invention, a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device capable of achieving a high current density by satisfactorily injecting a current into an active layer formed on the outer periphery of nanowires and improving external quantum efficiency. Can be provided.

第1実施形態に係る半導体発光素子100を示す模式斜視図である。It is a schematic perspective view which shows the semiconductor light emitting element 100 which concerns on 1st Embodiment. 柱状半導体層103部分の構造を示す部分拡大断面図である。It is a partially enlarged sectional view which shows the structure of the columnar semiconductor layer 103 part. 半導体発光素子100の製造方法を示す模式図であり、図3(a)は基板成長工程、図3(b)はマスク工程、図3(c)は成長工程、図3(d)は除去工程、図3(e)は埋込工程を示している。It is a schematic diagram which shows the manufacturing method of the semiconductor light emitting element 100, FIG. 3A is a substrate growth process, FIG. 3B is a mask process, FIG. 3C is a growth process, and FIG. 3D is a removal process. , FIG. 3 (e) shows the embedding process. 第2実施形態に係る半導体発光素子200の構造を示す模式斜視図である。It is a schematic perspective view which shows the structure of the semiconductor light emitting element 200 which concerns on 2nd Embodiment. 柱状半導体層203部分の構造と共振器内の縦モードの関係を示す模式断面図である。It is a schematic cross-sectional view which shows the relationship between the structure of the columnar semiconductor layer 203 part and the longitudinal mode in a resonator. 半導体発光素子200から照射されるレーザ光の近視野像を示すグラフである。It is a graph which shows the near-field image of the laser beam which irradiates from the semiconductor light emitting element 200. 第2実施形態の変形例における柱状半導体層203部分の構造を示す部分拡大断面図である。It is a partially enlarged sectional view which shows the structure of the columnar semiconductor layer 203 part in the modification of 2nd Embodiment. 第3実施形態に係る半導体発光素子300を示す模式断面図である。It is a schematic cross-sectional view which shows the semiconductor light emitting element 300 which concerns on 3rd Embodiment. 半導体発光素子300における柱状半導体層303の二次元的配置を示す模式図であり、図9(a)は三角格子配列を示し、図9(b)は正方格子配列を示している。It is a schematic diagram which shows the two-dimensional arrangement of the columnar semiconductor layer 303 in the semiconductor light emitting element 300, FIG. 9A shows a triangular lattice arrangement, and FIG. 9B shows a square lattice arrangement. 従来から提案されている半導体発光素子を用いた光源の構造を示す模式図であり、図10(a)は発光ダイオードを光源として用いた照明装置を示し、図10(b)は半導体レーザを光源として用いた照明装置を示し、図10(c)は垂直共振器型半導体レーザの構造を示している。It is a schematic diagram which shows the structure of the light source which used the semiconductor light emitting element which has been proposed conventionally, FIG. 10A shows the lighting apparatus which used the light emitting diode as a light source, and FIG. FIG. 10 (c) shows the structure of a vertical resonator type semiconductor laser. 青色LEDの動作電流に対する外部量子効率を示すグラフである。It is a graph which shows the external quantum efficiency with respect to the operating current of a blue LED.

(第1実施形態)
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図1は本発明の第1実施形態に係る半導体発光素子100を示す模式斜視図である。半導体発光素子100は、成長基板101と、マスク102と、柱状半導体層103と、埋込半導体層104と、カソード電極105と、アノード電極106を備えている。
(First Embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings shall be designated by the same reference numerals, and redundant description will be omitted as appropriate. FIG. 1 is a schematic perspective view showing a semiconductor light emitting device 100 according to the first embodiment of the present invention. The semiconductor light emitting device 100 includes a growth substrate 101, a mask 102, a columnar semiconductor layer 103, an embedded semiconductor layer 104, a cathode electrode 105, and an anode electrode 106.

成長基板101は、半導体材料を結晶成長可能な材料で構成された略平板状の部材であり、主面側にマスク102が形成されている。成長基板101は単一の材料で構成されていてもよく、単結晶基板上に複数の半導体層を成長させたものを用いてもよい。 The growth substrate 101 is a substantially flat plate-shaped member made of a material capable of crystal growth of a semiconductor material, and a mask 102 is formed on the main surface side. The growth substrate 101 may be made of a single material, or a single crystal substrate on which a plurality of semiconductor layers are grown may be used.

マスク102は、成長基板101の主面側に形成された誘電体材料からなる層である。マスク102を構成する材料としては、マスク102からは半導体の結晶成長が困難なものを選択し、例えばSiOやSiNなどが好適である。マスク102には後述する開口部が複数形成されており、開口部から部分的に露出した成長基板101の主面から半導体層が成長可能とされている。 The mask 102 is a layer made of a dielectric material formed on the main surface side of the growth substrate 101. As the material constituting the mask 102, a material having difficulty in crystal growth of a semiconductor is selected from the mask 102, and for example, SiO 2 or SiN x is suitable. A plurality of openings, which will be described later, are formed in the mask 102, and the semiconductor layer can grow from the main surface of the growth substrate 101 partially exposed from the openings.

柱状半導体層103は、マスク102に設けられた開口部に結晶成長された半導体層であり、成長基板101の主面に対して鉛直に略柱状の半導体層が立設して形成されている。このような柱状半導体層103は、構成する半導体材料に応じて適切な成長条件を設定し、特定の結晶面方位が成長する選択成長を実施することで得られる。図1に示した例では、マスク102に複数の開口部を二次元的に周期的に形成しているため、柱状半導体層103も成長基板101上に二次元的に周期的に形成されている。ここでは柱状半導体層103を二次元的に周期的に配置した例を示したが、柱状半導体層103が1つであってよく、非周期的に複数の柱状半導体層103を形成するとしてよい。 The columnar semiconductor layer 103 is a semiconductor layer crystal-grown in the opening provided in the mask 102, and is formed by erecting a substantially columnar semiconductor layer vertically with respect to the main surface of the growth substrate 101. Such a columnar semiconductor layer 103 can be obtained by setting appropriate growth conditions according to the constituent semiconductor materials and performing selective growth in which a specific crystal plane orientation grows. In the example shown in FIG. 1, since a plurality of openings are two-dimensionally and periodically formed in the mask 102, the columnar semiconductor layer 103 is also two-dimensionally and periodically formed on the growth substrate 101. .. Here, an example in which the columnar semiconductor layer 103 is arranged two-dimensionally periodically is shown, but the columnar semiconductor layer 103 may be one, and a plurality of columnar semiconductor layers 103 may be formed aperiodically.

埋込半導体層104は、柱状半導体層103の上面および側面を覆って、マスク102に至るまで覆うように形成された半導体層である。カソード電極105は、成長基板101が露出された領域に形成された電極である。アノード電極106は、埋込半導体層104上の一部に形成された電極である。また、図1では図示を省略したが、必要に応じて半導体発光素子100の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。 The embedded semiconductor layer 104 is a semiconductor layer formed so as to cover the upper surface and the side surface of the columnar semiconductor layer 103 and cover the mask 102. The cathode electrode 105 is an electrode formed in the region where the growth substrate 101 is exposed. The anode electrode 106 is an electrode formed on a part of the embedded semiconductor layer 104. Although not shown in FIG. 1, a known structure may be applied, such as covering the surface of the semiconductor light emitting device 100 with a passivation film, if necessary.

図2は、柱状半導体層103部分の構造を示す部分拡大断面図である。成長基板101は、単結晶基板1011と、バッファ層1012と、下地層1013と、n型半導体層1014からなっている。また、マスク102に設けられた開口部102aからn型ナノワイヤ層1031と、活性層1032と、p型半導体層1033と、p+層1034と、n+層1035とが順に成長されている。柱状半導体層103の上面ではp+層1034とn+層1035が除去されてp型半導体層1033の上部が露出し、p型半導体層1033上面とn+層1035の側面には図1に示したように埋込半導体層104が接触している。 FIG. 2 is a partially enlarged cross-sectional view showing the structure of the columnar semiconductor layer 103 portion. The growth substrate 101 is composed of a single crystal substrate 1011, a buffer layer 1012, a base layer 1013, and an n-type semiconductor layer 1014. Further, the n-type nanowire layer 1031, the active layer 1032, the p-type semiconductor layer 1033, the p + layer 1034, and the n + layer 1035 are grown in order from the opening 102a provided in the mask 102. The p + layer 1034 and the n + layer 1035 are removed from the upper surface of the columnar semiconductor layer 103 to expose the upper portion of the p-type semiconductor layer 1033, and the upper surface of the p-type semiconductor layer 1033 and the side surfaces of the n + layer 1035 are as shown in FIG. The embedded semiconductor layer 104 is in contact.

単結晶基板1011は、バッファ層1012を介して半導体単結晶層を成長させるための材料から構成される単結晶の基板である。半導体発光素子100を窒化物系半導体で構成する場合にはc面サファイア基板が好ましいが、Si等の他の異種基板であってもよい。バッファ層1012は、単結晶基板1011と下地層1013の間に形成されて両者の格子不整合を緩和するための層である。単結晶基板1011としてc面サファイア基板を用いる場合には材料としてAlNを用いることが好ましいが、GaNやAlGaNなどを用いるとしてもよい。 The single crystal substrate 1011 is a single crystal substrate composed of a material for growing a semiconductor single crystal layer via the buffer layer 1012. When the semiconductor light emitting device 100 is composed of a nitride-based semiconductor, a c-plane sapphire substrate is preferable, but other dissimilar substrates such as Si may be used. The buffer layer 1012 is a layer formed between the single crystal substrate 1011 and the base layer 1013 to alleviate the lattice mismatch between the two. When a c-plane sapphire substrate is used as the single crystal substrate 1011, it is preferable to use AlN as the material, but GaN, AlGaN, or the like may be used.

下地層1013は、バッファ層1012上に形成された単結晶の半導体層であり、ノンドープのGaNを数μmの厚さで形成することが好ましい。n型半導体層1014は、下地層1013上に形成されたn型不純物をドープされた半導体層であり、例えばSiドープしたn型Al0.05Ga0.95Nが挙げられる。n型半導体層1014は成長基板101の最上層を構成しており、図1に示したように一部が露出してカソード電極105が形成されている。 The base layer 1013 is a single crystal semiconductor layer formed on the buffer layer 1012, and it is preferable to form non-doped GaN with a thickness of several μm. The n-type semiconductor layer 1014 is a semiconductor layer doped with n-type impurities formed on the base layer 1013, and examples thereof include Si-doped n-type Al 0.05 Ga 0.95 N. The n-type semiconductor layer 1014 constitutes the uppermost layer of the growth substrate 101, and as shown in FIG. 1, a part of the n-type semiconductor layer 1014 is exposed to form the cathode electrode 105.

n型ナノワイヤ層1031は、マスク102の開口部102aから露出したn型半導体層1014上に選択成長された柱状の半導体層であり、例えばn型不純物がドープされたGaNから構成されている。n型ナノワイヤ層1031としてGaNを用いると、n型半導体層1014のc面上に選択されたn型ナノワイヤ層1031は、6つのm面がファセットとして形成された略六角柱の形状となる。図2では開口部102aが形成された領域にのみn型ナノワイヤ層1031が成長しているように見えるが、実際には横方向成長によりマスク102上にも結晶成長が進むため、開口部102aの周囲に拡大した六角柱が形成される。例えば、開口部102aを直径150nm程度の円として形成した場合には、直径240nm程度の円に内接する六角形を底面とする高さ1〜2mm程度の六角柱状のn型ナノワイヤ層1031を形成することができる。 The n-type nanowire layer 1031 is a columnar semiconductor layer selectively grown on the n-type semiconductor layer 1014 exposed from the opening 102a of the mask 102, and is composed of, for example, GaN doped with n-type impurities. When GaN is used as the n-type nanowire layer 1031, the n-type nanowire layer 1031 selected on the c-plane of the n-type semiconductor layer 1014 has a substantially hexagonal column shape in which six m-planes are formed as facets. In FIG. 2, it seems that the n-type nanowire layer 1031 grows only in the region where the opening 102a is formed, but in reality, crystal growth also proceeds on the mask 102 due to the lateral growth, so that the opening 102a An enlarged hexagonal column is formed around it. For example, when the opening 102a is formed as a circle having a diameter of about 150 nm, a hexagonal columnar n-type nanowire layer 1031 having a height of about 1 to 2 mm having a hexagon inscribed in the circle having a diameter of about 240 nm is formed. be able to.

活性層1032は、n型ナノワイヤ層1031の外周に成長された半導体層であり、例えば厚さ5nmのGa0.85In0.15N量子井戸層と厚さ10nmのGaN障壁層を5周期重ねた多重量子井戸活性層が挙げられる。ここでは多重量子井戸活性層を上げたが、単一量子井戸構造であってもよく、バルク活性層であってもよい。活性層1032がn型ナノワイヤ層1031の側面及び上面に形成されているため、活性層1032の面積を確保することができる。 The active layer 1032 is a semiconductor layer grown on the outer periphery of the n-type nanowire layer 1031. For example, a Ga 0.85 In 0.15 N quantum well layer having a thickness of 5 nm and a GaN barrier layer having a thickness of 10 nm are laminated for 5 cycles. Multiple quantum well active layers can be mentioned. Although the multiple quantum well active layer is raised here, it may have a single quantum well structure or a bulk active layer. Since the active layer 1032 is formed on the side surface and the upper surface of the n-type nanowire layer 1031, the area of the active layer 1032 can be secured.

p型半導体層1033は、活性層1032の外周に成長された半導体層であり、例えばp型不純物がドープされたAl0.05Ga0.95Nから構成されている。p型半導体層1033が活性層1032の側面および上面に形成されているため、n型ナノワイヤ層1031と活性層1032とp型半導体層1033でダブルヘテロ構造が構成され、良好にキャリアを活性層1032に閉じ込めて発光再結合の確率を向上させることができる。 The p-type semiconductor layer 1033 is a semiconductor layer grown on the outer periphery of the active layer 1032, and is composed of, for example, Al 0.05 Ga 0.95 N doped with p-type impurities. Since the p-type semiconductor layer 1033 is formed on the side surface and the upper surface of the active layer 1032, a double heterostructure is formed by the n-type nanowire layer 1031, the active layer 1032, and the p-type semiconductor layer 1033, and the carrier is satisfactorily used as the active layer 1032. It is possible to improve the probability of luminescence recombination by confining it in.

p+層1034は、p型半導体層1033の側面外周に形成されたp型不純物が高濃度にドープされた半導体層であり、例えば厚さ5nmでMg濃度が2×1020cm−3のGa0.8In0.2Nを用いることができる。n+層1035は、p+層1034の側面外周に形成されたn型不純物が高濃度にドープされた半導体層であり、例えば厚さ10nmでSi濃度が2×1020cm−3のGaNを用いることができる。p+層1034とn+層1035によりトンネル接合が形成されるため、p+層1034とn+層1035の二層は本発明におけるトンネル接合層を構成している。 The p + layer 1034 is a semiconductor layer in which p-type impurities formed on the outer periphery of the side surface of the p-type semiconductor layer 1033 are heavily doped. For example, Ga 0 having a thickness of 5 nm and a Mg concentration of 2 × 10 20 cm -3. 0.8 In 0.2 N can be used. The n + layer 1035 is a semiconductor layer in which n-type impurities formed on the outer periphery of the side surface of the p + layer 1034 are heavily doped. For example, GaN having a thickness of 10 nm and a Si concentration of 2 × 10 20 cm -3 is used. Can be done. Since the tunnel junction is formed by the p + layer 1034 and the n + layer 1035, the two layers of the p + layer 1034 and the n + layer 1035 constitute the tunnel junction layer in the present invention.

p型半導体層1033の上面およびn+層1035の外周には、図1に示したように埋込半導体層104が形成されている。これにより、柱状半導体層103の上部において、p型半導体層1033と埋込半導体層104が接触している。また、n+層1035の外周に埋込半導体層104が形成されているため、トンネル接合層と埋込半導体層104とは柱状半導体層103の側面全周において接触している。 As shown in FIG. 1, an embedded semiconductor layer 104 is formed on the upper surface of the p-type semiconductor layer 1033 and the outer periphery of the n + layer 1035. As a result, the p-type semiconductor layer 1033 and the embedded semiconductor layer 104 are in contact with each other on the upper portion of the columnar semiconductor layer 103. Further, since the embedded semiconductor layer 104 is formed on the outer periphery of the n + layer 1035, the tunnel junction layer and the embedded semiconductor layer 104 are in contact with each other on the entire side surface of the columnar semiconductor layer 103.

半導体発光素子100の発光波長を長波長化する場合には、活性層1032のInNモル分率を高める必要がある。例えばn型ナノワイヤ層1031の外接円直径が300nmのとき、赤色の活性層組成Ga0.6In0.4Nを用いる必要があるが、InNモル分率上昇とともに圧縮応力が高まり、ミスフィット転位が発生する場合がある。これを避けるために、Ga0.6In0.4N井戸層の膜厚を小さくするか、n型ナノワイヤ層1031を構成する材料をGaInN変更することも可能である。 When the emission wavelength of the semiconductor light emitting device 100 is lengthened, it is necessary to increase the InN mole fraction of the active layer 1032. For example, when the circumscribed circle diameter of the n-type nanowire layer 1031 is 300 nm, it is necessary to use the red active layer composition Ga 0.6 In 0.4 N, but the compressive stress increases as the InN mole fraction increases, resulting in misfit dislocations. May occur. In order to avoid this, it is possible to reduce the film thickness of the Ga 0.6 In 0.4 N well layer or change the material constituting the n-type nanowire layer 1031 to GaInN.

同様に、半導体発光素子100の波長を短波長化する場合には、n型ナノワイヤ層1031を構成する材料をAlGaNに変更することや、活性層1032の井戸層およびバリア層を各々組成の異なるAlGaNに変更することも可能である。 Similarly, when shortening the wavelength of the semiconductor light emitting device 100, the material constituting the n-type nanowire layer 1031 is changed to AlGaN, and the well layer and the barrier layer of the active layer 1032 are made of AlGaN having different compositions. It is also possible to change to.

図3は、半導体発光素子100の製造方法を示す模式図である。まず図3(a)に示す基板成長工程では、単結晶基板1011上に有機金属化合物気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を用いて、AlNからなるバッファ層1012、GaNからなる下地層1013およびAl0.05Ga0.95Nからなるn型半導体層1014を成長させ、成長基板101を得る。バッファ層1012の成長条件としては、例えば成長温度が1100℃、V/III比が100、水素をキャリアガスとして圧力10hPaである。下地層1013およびn型半導体層1014の成長条件としては、例えば成長温度が1050℃、V/III比が1000、水素をキャリアガスとして圧力500hPaである。 FIG. 3 is a schematic view showing a method of manufacturing the semiconductor light emitting device 100. First, in the substrate growth step shown in FIG. 3A, a buffer layer 1012 made of AlN and a buffer layer made of GaN are formed on a single crystal substrate 1011 by using a metalorganic chemical vapor deposition (MOCVD) method. An n-type semiconductor layer 1014 composed of the formation layer 1013 and Al 0.05 Ga 0.95 N is grown to obtain a growth substrate 101. The growth conditions of the buffer layer 1012 are, for example, a growth temperature of 1100 ° C., a V / III ratio of 100, and a pressure of 10 hPa using hydrogen as a carrier gas. The growth conditions of the base layer 1013 and the n-type semiconductor layer 1014 are, for example, a growth temperature of 1050 ° C., a V / III ratio of 1000, and a pressure of 500 hPa using hydrogen as a carrier gas.

次に図3(b)に示すマスク工程では、n型半導体層1014上にスパッタ法でSiOからなるマスク102を膜厚30nm程度堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、直径150nm程度の開口部102aを形成する。 Next, in the masking step shown in FIG. 3B, a mask 102 made of SiO 2 is deposited on the n-type semiconductor layer 1014 by a sputtering method with a film thickness of about 30 nm, and a fine pattern forming method such as nanoimprinting lithography is used. To form an opening 102a having a diameter of about 150 nm.

次に図3(c)に示す成長工程では、MOCVD法による選択成長により、開口部102aから露出したn型半導体層1014上にGaNからなるn型ナノワイヤ層1031、厚さ5nmのGa0.85In0.15N量子井戸層と厚さ10nmのGaN障壁層を5周期重ねた活性層1032、p型不純物をドープしたGaNからなるp型半導体層1033、厚さ5nmでMg濃度が2×1020cm−3のGa0.8In0.2Nからなるp+層1034、厚さ10nmでSi濃度が2×1020cm−3からなるn+層1035を順次成長させる。 Next, in the growth step shown in FIG. 3C, an n-type nanowire layer 1031 made of GaN and a Ga 0.85 having a thickness of 5 nm are formed on the n-type semiconductor layer 1014 exposed from the opening 102a by selective growth by the MOCVD method. An active layer 1032 in which an In 0.15 N quantum well layer and a GaN barrier layer having a thickness of 10 nm are stacked for 5 cycles, a p-type semiconductor layer 1033 made of GaN doped with p-type impurities, and a Mg concentration of 2 × 10 at a thickness of 5 nm. A p + layer 1034 consisting of 20 cm -3 Ga 0.8 In 0.2 N and an n + layer 1035 having a thickness of 10 nm and a Si concentration of 2 × 10 20 cm -3 are sequentially grown.

n型ナノワイヤ層1031の成長条件としては、例えば成長温度が1050℃、V/III比が10、水素をキャリアガスとして圧力100hPaである。活性層1032の成長条件としては、例えば成長温度が800℃、V/III比が3000、窒素をキャリアガスとして圧力1000hPaである。p型半導体層1033の成長条件としては、例えば成長温度が950℃、V/III比が1000、水素をキャリアガスとして圧力300hPaである。p+層1034およびn+層1035の成長条件としては、例えば成長温度が800℃、V/III比が3000、窒素をキャリアガスとして圧力500hPaである。 The growth conditions of the n-type nanowire layer 1031 are, for example, a growth temperature of 1050 ° C., a V / III ratio of 10, and a pressure of 100 hPa using hydrogen as a carrier gas. The growth conditions of the active layer 1032 are, for example, a growth temperature of 800 ° C., a V / III ratio of 3000, and a pressure of 1000 hPa using nitrogen as a carrier gas. The growth conditions of the p-type semiconductor layer 1033 are, for example, a growth temperature of 950 ° C., a V / III ratio of 1000, and a pressure of 300 hPa using hydrogen as a carrier gas. The growth conditions of the p + layer 1034 and the n + layer 1035 are, for example, a growth temperature of 800 ° C., a V / III ratio of 3000, and a pressure of 500 hPa using nitrogen as a carrier gas.

次に図3(d)に示す除去工程では、ドライエッチングによりp+層1034およびn+層1035の上面を除去し、p型半導体層1033の上面を露出させる。さらにp型半導体層1033が露出した状態で大気雰囲気中において600℃でアニールし、p型半導体層1033とp+層1034に取り込まれた水素を離脱させてp型半導体層1033とp+層1034を活性化させる活性化工程を実施する。ここでは大気雰囲気中でのアニールを示したが、p型半導体層1033とp+層1034を活性化できる原子状水素の存在しない雰囲気であればよい。 Next, in the removing step shown in FIG. 3D, the upper surfaces of the p + layer 1034 and the n + layer 1035 are removed by dry etching to expose the upper surface of the p-type semiconductor layer 1033. Further, the p-type semiconductor layer 1033 is annealed at 600 ° C. in an air atmosphere with the p-type semiconductor layer 1033 exposed, and the hydrogen incorporated in the p-type semiconductor layer 1033 and the p + layer 1034 is released to activate the p-type semiconductor layer 1033 and the p + layer 1034. Carry out an activation step to activate. Here, annealing is shown in an atmospheric atmosphere, but any atmosphere may be used as long as there is no atomic hydrogen capable of activating the p-type semiconductor layer 1033 and the p + layer 1034.

次に図3(e)に示す埋込工程では、MOCVD法を用いてn型GaNからなる埋込半導体層104を成長させ、n+層1035の外周およびp型半導体層1033の上面を埋込半導体層104で埋める。埋込半導体層104の成長条件としては、例えば成長温度が900℃、V/III比が1500、水素がキャリアガスとして圧力500hPaである。なお、埋込工程では再び水素の混入によるp型半導体層1033の不活性化が生じる可能性があるが、p型半導体層1033の上面に埋込半導体層104が数十nm成長することで水素の混入が停止するので実質的に問題は生じない。図1の半導体発光素子100では埋込半導体層104の表面を平坦にした例を示しているが、図3(e)の埋込工程で生じた柱状半導体層103上部の凹凸を残すことで、表面を粗面化して高い光取り出し効率を得ることも可能である。 Next, in the embedding step shown in FIG. 3 (e), the embedded semiconductor layer 104 made of n-type GaN is grown using the MOCVD method, and the outer periphery of the n + layer 1035 and the upper surface of the p-type semiconductor layer 1033 are embedded semiconductors. Fill with layer 104. The growth conditions of the embedded semiconductor layer 104 are, for example, a growth temperature of 900 ° C., a V / III ratio of 1500, and a pressure of 500 hPa as hydrogen as a carrier gas. In the embedding step, the p-type semiconductor layer 1033 may be inactivated again due to the mixing of hydrogen, but hydrogen is generated by the growth of the embedded semiconductor layer 104 on the upper surface of the p-type semiconductor layer 1033 by several tens of nm. Since the mixing of hydrogen is stopped, there is virtually no problem. In the semiconductor light emitting device 100 of FIG. 1, an example in which the surface of the embedded semiconductor layer 104 is flattened is shown, but by leaving the unevenness on the upper portion of the columnar semiconductor layer 103 generated in the embedding step of FIG. 3 (e), It is also possible to roughen the surface to obtain high light extraction efficiency.

最後に、カソード電極105を形成する領域をドライエッチングで除去してn型半導体層1014を部分的に露出させ、n型半導体層1014の表面にカソード電極105を形成し、埋込半導体層104上にアノード電極106を形成する。また、必要に応じて電極形成後のアニールやパッシベーション膜の形成、素子分割を実施して半導体発光素子100を得る。 Finally, the region forming the cathode electrode 105 is removed by dry etching to partially expose the n-type semiconductor layer 1014, the cathode electrode 105 is formed on the surface of the n-type semiconductor layer 1014, and the cathode electrode 105 is formed on the embedded semiconductor layer 104. The anode electrode 106 is formed on the surface. Further, if necessary, annealing after electrode formation, formation of a passivation film, and element division are carried out to obtain a semiconductor light emitting device 100.

半導体発光素子100のカソード電極105とアノード電極106の間に電圧を印加すると、埋込半導体層104、n+層1035、p+層1034、p型半導体層1033、活性層1032、n型ナノワイヤ層1031、n型半導体層1014の順に電流が流れ、活性層1032で発光再結合により光が生じる。活性層1032からの発光は、半導体発光素子100の外部に取り出される。 When a voltage is applied between the cathode electrode 105 and the anode electrode 106 of the semiconductor light emitting device 100, the embedded semiconductor layer 104, n + layer 1035, p + layer 1034, p-type semiconductor layer 1033, active layer 1032, n-type nanowire layer 1031, Current flows in the order of the n-type semiconductor layer 1014, and light is generated by luminescence recombination in the active layer 1032. The light emitted from the active layer 1032 is taken out of the semiconductor light emitting device 100.

本実施形態の半導体発光素子100では、n型ナノワイヤ層1031における六角形の底面が接する外接円の直径が400nm以下では、バッファ層1012と下地層1013の界面からn型半導体層1014を貫通して転位がn型ナノワイヤ層1031まで伝搬することがなくなり、基本的に無転位となる。したがって柱状半導体層103は、直径800nm以下の円に内接する六角形を底面とすることが好ましい。また、柱状半導体層103の高さを500nm以上とすることで、活性層1032の面積を確保して発光面積と電流密度を向上させることができる。 In the semiconductor light emitting device 100 of the present embodiment, when the diameter of the circumscribing circle in contact with the hexagonal bottom surface of the n-type nanowire layer 1031 is 400 nm or less, the n-type semiconductor layer 1014 penetrates from the interface between the buffer layer 1012 and the base layer 1013. Dislocations do not propagate to the n-type nanowire layer 1031 and are basically dislocation-free. Therefore, the columnar semiconductor layer 103 preferably has a hexagon inscribed in a circle having a diameter of 800 nm or less as the bottom surface. Further, by setting the height of the columnar semiconductor layer 103 to 500 nm or more, the area of the active layer 1032 can be secured and the light emitting area and the current density can be improved.

半導体発光素子100では、活性層1032がn型ナノワイヤ層1031の側面に形成され、さらにその外周にトンネル接合層であるp+層1034とn+層1035が形成され、埋込半導体層104で埋め込まれている。したがって、アノード電極106から注入された電流は、埋込半導体層104からトンネル接合層であるn+層1035、p+層1034を経由してトンネル電流としてp型半導体層1033の側壁から活性層1032に注入される。また、柱状半導体層103の上部においては、n型の埋込半導体層104と接触しているp型半導体層1033の上面に対しては逆バイアスとなり電流注入が生じない。トンネル接合層を介したトンネル電流による電流注入は抵抗が小さく、良好に電流注入を行うことができる。また、n型の半導体層である埋込半導体層104はp型の半導体層よりも電流が拡散しやすいため、良好に柱状半導体層103の側面で底面近傍まで電流を拡散させて、トンネル接合層全体から電流注入を行うことができる。 In the semiconductor light emitting device 100, the active layer 1032 is formed on the side surface of the n-type nanowire layer 1031, and further, the p + layer 1034 and the n + layer 1035, which are tunnel junction layers, are formed on the outer periphery thereof and embedded in the embedded semiconductor layer 104. There is. Therefore, the current injected from the anode electrode 106 is injected into the active layer 1032 from the side wall of the p-type semiconductor layer 1033 as a tunnel current from the embedded semiconductor layer 104 via the tunnel junction layers n + layer 1035 and p + layer 1034. Will be done. Further, in the upper part of the columnar semiconductor layer 103, the upper surface of the p-type semiconductor layer 1033 in contact with the n-type embedded semiconductor layer 104 is reverse-biased and no current injection occurs. The resistance of the current injection by the tunnel current through the tunnel junction layer is small, and the current injection can be performed satisfactorily. Further, since the embedded semiconductor layer 104, which is an n-type semiconductor layer, is more likely to diffuse the current than the p-type semiconductor layer, the current is satisfactorily diffused to the vicinity of the bottom surface on the side surface of the columnar semiconductor layer 103 to form a tunnel junction layer. Current injection can be performed from the whole.

これにより、アノード電極106から注入された電流は、柱状半導体層103の上面ではなく側面全体から良好にp型半導体層1033に注入され、n型ナノワイヤ層1031の外周に形成された活性層1032に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。 As a result, the current injected from the anode electrode 106 is satisfactorily injected into the p-type semiconductor layer 1033 from the entire side surface of the columnar semiconductor layer 103, not from the upper surface, and into the active layer 1032 formed on the outer periphery of the n-type nanowire layer 1031. On the other hand, it is possible to achieve a high current density by injecting a good current and to improve the external quantum efficiency.

また、n型ナノワイヤ層1031の側面は選択成長により形成されたm面となっているため、その外周に形成された活性層1032とp型半導体層1033も互いにm面で接触している。m面は無極性面であり分極が生じないため活性層1032での発光効率も高く、しかも六角柱の側面全てがm面であることから半導体発光素子100の発光効率を向上させることができる。さらに、柱状半導体層103の高さを500nm以上にまで大きくすると、活性層1032の体積を従来の半導体発光素子よりも3〜10倍程度まで増加させることができ、注入キャリア密度を低減して効率ドループを大幅に低減できる。 Further, since the side surface of the n-type nanowire layer 1031 is an m-plane formed by selective growth, the active layer 1032 and the p-type semiconductor layer 1033 formed on the outer periphery thereof are also in contact with each other on the m-plane. Since the m-plane is a non-polar plane and no polarization occurs, the luminous efficiency of the active layer 1032 is high, and since all the side surfaces of the hexagonal column are m-planes, the luminous efficiency of the semiconductor light emitting device 100 can be improved. Further, when the height of the columnar semiconductor layer 103 is increased to 500 nm or more, the volume of the active layer 1032 can be increased to about 3 to 10 times that of the conventional semiconductor light emitting device, and the injection carrier density is reduced to improve efficiency. Droop can be significantly reduced.

さらに、埋込半導体層104は活性層1032よりもバンドギャップの大きい材料で構成されているため、ITO等で柱状半導体層103に対して電流注入を行う場合と比較して、埋込半導体層104での光吸収を著しく低下させることができる。これにより、活性層1032で生じた光の半導体発光素子100内部での吸収を抑制し、半導体発光素子100外部に光を取り出す外部量子効率を向上させることが可能となる。 Further, since the embedded semiconductor layer 104 is made of a material having a bandgap larger than that of the active layer 1032, the embedded semiconductor layer 104 is compared with the case where the current is injected into the columnar semiconductor layer 103 by ITO or the like. It is possible to significantly reduce the light absorption in. This makes it possible to suppress the absorption of light generated in the active layer 1032 inside the semiconductor light emitting device 100 and improve the external quantum efficiency of extracting light to the outside of the semiconductor light emitting device 100.

上述したように本実施形態では、n型ナノワイヤ層1031の外周に形成された活性層1032に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。 As described above, in the present embodiment, it is possible to achieve a high current density and improve the external quantum efficiency by satisfactorily injecting a current into the active layer 1032 formed on the outer periphery of the n-type nanowire layer 1031. It is possible to provide a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device.

(第2実施形態)
次に、本発明の第2実施形態について図4を用いて説明する。第1実施形態と重複する内容は説明を省略する。図4は本発明の第2実施形態に係る半導体発光素子200の構造を示す模式斜視図である。半導体発光素子200は、成長基板201と、マスク202と、柱状半導体層203と、埋込半導体層204と、n型コンタクト層205と、カソード電極206と、アノード電極207を備えている。成長基板201は、単結晶基板2011と、下地層2013と、n型半導体層2014からなっている。半導体発光素子200の製造方法は、第1実施形態で図3に示したものと同様であるため説明を省略する。本実施形態の半導体発光素子200は、端面発光型の半導体レーザ素子である。
(Second Embodiment)
Next, the second embodiment of the present invention will be described with reference to FIG. The description of the contents overlapping with the first embodiment will be omitted. FIG. 4 is a schematic perspective view showing the structure of the semiconductor light emitting device 200 according to the second embodiment of the present invention. The semiconductor light emitting device 200 includes a growth substrate 201, a mask 202, a columnar semiconductor layer 203, an embedded semiconductor layer 204, an n-type contact layer 205, a cathode electrode 206, and an anode electrode 207. The growth substrate 201 is composed of a single crystal substrate 2011, a base layer 2013, and an n-type semiconductor layer 2014. Since the method of manufacturing the semiconductor light emitting device 200 is the same as that shown in FIG. 3 in the first embodiment, the description thereof will be omitted. The semiconductor light emitting device 200 of the present embodiment is an end face light emitting type semiconductor laser device.

単結晶基板2011は、半導体単結晶層を成長させるための材料から構成され、n型導電性を有する単結晶の基板である。半導体発光素子200を窒化物系半導体で構成する場合にはn型のGaN基板やAlGaN基板を用いる。下地層2013は、単結晶基板2011上に形成された単結晶の半導体層であり、n型GaNを数μmの厚さで形成することが好ましい。n型半導体層2014は、下地層2013上に形成されたn型不純物をドープされた半導体層であり、例えばSiドープしたn型Al0.05Ga0.95Nが挙げられる。単結晶基板2011の裏面側には略全面にカソード電極206が形成されている。 The single crystal substrate 2011 is a single crystal substrate which is composed of a material for growing a semiconductor single crystal layer and has n-type conductivity. When the semiconductor light emitting device 200 is composed of a nitride semiconductor, an n-type GaN substrate or an AlGaN substrate is used. The base layer 2013 is a single crystal semiconductor layer formed on the single crystal substrate 2011, and it is preferable to form n-type GaN with a thickness of several μm. The n-type semiconductor layer 2014 is a semiconductor layer doped with n-type impurities formed on the base layer 2013, and examples thereof include Si-doped n-type Al 0.05 Ga 0.95 N. A cathode electrode 206 is formed on substantially the entire surface of the single crystal substrate 2011 on the back surface side.

マスク202は、成長基板201の主面側に形成された誘電体材料からなる層であり、例えばSiOやSiNなどが好適である。マスク202には開口部が複数形成されており、開口部から部分的に露出した成長基板201の主面から半導体層が成長可能とされている。柱状半導体層203は、マスク202に設けられた開口部に結晶成長された半導体層であり、成長基板201の主面に対して鉛直に略柱状の半導体層が立設して形成されている。 The mask 202 is a layer made of a dielectric material formed on the main surface side of the growth substrate 201, and for example, SiO 2 or SiN x is suitable. A plurality of openings are formed in the mask 202, and the semiconductor layer can grow from the main surface of the growth substrate 201 partially exposed from the openings. The columnar semiconductor layer 203 is a semiconductor layer crystal-grown in the opening provided in the mask 202, and is formed by erecting a substantially columnar semiconductor layer vertically with respect to the main surface of the growth substrate 201.

埋込半導体層204は、柱状半導体層203の上面および側面を覆って、マスク202に至るまで覆うように形成された半導体層である。n型コンタクト層205は、埋込半導体層204上に形成されたn型半導体層であり、例えばSiドープしたn型Al0.05Ga0.95Nが挙げられる。カソード電極206は、成長基板201の裏面に形成された電極である。アノード電極207は、n型コンタクト層205上に形成された電極である。また、図4では図示を省略したが、必要に応じて半導体発光素子200の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。 The embedded semiconductor layer 204 is a semiconductor layer formed so as to cover the upper surface and the side surface of the columnar semiconductor layer 203 and cover the mask 202. The n-type contact layer 205 is an n-type semiconductor layer formed on the embedded semiconductor layer 204, and examples thereof include Si-doped n-type Al 0.05 Ga 0.95 N. The cathode electrode 206 is an electrode formed on the back surface of the growth substrate 201. The anode electrode 207 is an electrode formed on the n-type contact layer 205. Although not shown in FIG. 4, a known structure may be applied, such as covering the surface of the semiconductor light emitting device 200 with a passivation film, if necessary.

図4に示したように、本実施形態の半導体発光素子200は、成長基板201上の一方に長手方向のストライプ状に柱状半導体層203および埋込半導体層204が形成されている。このようなストライプ構造は、マスク202の開口部を形成する領域をストライプ状に限定して、選択成長により柱状半導体層203、埋込半導体層204、n型コンタクト層205を成長させることで得られる。 As shown in FIG. 4, in the semiconductor light emitting device 200 of the present embodiment, a columnar semiconductor layer 203 and an embedded semiconductor layer 204 are formed in a stripe shape in the longitudinal direction on one side of the growth substrate 201. Such a striped structure can be obtained by limiting the region forming the opening of the mask 202 to a striped shape and growing the columnar semiconductor layer 203, the embedded semiconductor layer 204, and the n-type contact layer 205 by selective growth. ..

また半導体発光素子200は、埋込半導体層204のストライプ構造において、長手方向の両端面には対向する一対のミラーが形成されて共振器構造が構成され、端面発光型半導体レーザとなっている。ここで共振器端面を構成するミラーとしては、埋込半導体層204の劈開面で構成されたファブリペローや、誘電体多層膜で構成されたDBR(Distirbuted Bragg Reflector)等が挙げられる。また、外部共振器やDFB(Distirbuted FeedBack)等の各種共振器構造を用いるとしてもよい。半導体発光素子200の発光出力に応じて、埋込半導体層204で構成されるストライプ領域の幅は2μmから50μmの範囲で選択し、共振器長は100μmから2mmの範囲で選択する。なお、ここではレーザ発振する半導体レーザについて説明するが、端面発光型のスーパールミネッセントダイオード(SLD:Super Luminescent Diode)であってもよい。 Further, the semiconductor light emitting element 200 is an end face emitting semiconductor laser in which a pair of mirrors facing each other are formed on both end faces in the longitudinal direction to form a resonator structure in a striped structure of the embedded semiconductor layer 204. Examples of the mirror forming the end face of the resonator include a Fabry-Perot made of a cleaved surface of the embedded semiconductor layer 204, a DBR (Disturbed Bragg Reflector) made of a dielectric multilayer film, and the like. Further, various resonator structures such as an external resonator and a DFB (Disturbed Feedback) may be used. The width of the stripe region composed of the embedded semiconductor layer 204 is selected in the range of 2 μm to 50 μm, and the resonator length is selected in the range of 100 μm to 2 mm according to the light emitting output of the semiconductor light emitting device 200. Although a semiconductor laser that oscillates with a laser will be described here, it may be an end face emitting type super luminescent diode (SLD).

半導体発光素子200のカソード電極206とアノード電極207の間に電圧を印加すると、埋込半導体層204、n+層2035、p+層2034、p型半導体層2033、活性層2032、n型ナノワイヤ層2031、n型半導体層2014の順に電流が流れ、活性層2032で発光再結合により光が生じる。活性層2032からの発光は、埋込半導体層204の内部を伝搬して共振器端面の間で往復し、レーザ発振して一部が半導体発光素子200の外部に取り出される。このとき、外部の空気よりも埋込半導体層204を構成する材料の屈折率が高いため、埋込半導体層204のストライプ構造が光導波路として機能し、横方向の光閉じ込めを良好にすることができる。ここでは、埋込半導体層204のストライプ構造の両側を空気層とした例を示したが、必要に応じて低屈折率で絶縁体の材料で埋め込む構造等を採用してもよい。 When a voltage is applied between the cathode electrode 206 and the anode electrode 207 of the semiconductor light emitting device 200, the embedded semiconductor layer 204, n + layer 2035, p + layer 2034, p-type semiconductor layer 2033, active layer 2032, n-type nanowire layer 2031, Current flows in the order of the n-type semiconductor layer 2014, and light is generated by luminescence recombination in the active layer 2032. The light emitted from the active layer 2032 propagates inside the embedded semiconductor layer 204, reciprocates between the end faces of the resonator, oscillates with a laser, and a part of the light is taken out of the semiconductor light emitting device 200. At this time, since the refractive index of the material constituting the embedded semiconductor layer 204 is higher than that of the external air, the striped structure of the embedded semiconductor layer 204 functions as an optical waveguide, and the light confinement in the lateral direction can be improved. can. Here, an example is shown in which both sides of the striped structure of the embedded semiconductor layer 204 are air layers, but if necessary, a structure in which the embedded semiconductor layer 204 is embedded with an insulator material with a low refractive index may be adopted.

図5は、柱状半導体層203部分の構造と共振器内の縦モードの関係を示す模式断面図である。第1実施形態と同様に、マスク202に設けられた開口部からn型ナノワイヤ層2031と、活性層2032と、p型半導体層2033と、p+層2034と、n+層2035とが順に成長されている。柱状半導体層203の上面ではp+層2034とn+層2035が除去されてp型半導体層2033の上部が露出し、p型半導体層2033上面とn+層2035の側面に埋込半導体層204が接触している。埋込半導体層204およびn型コンタクト層205は図示を省略する。 FIG. 5 is a schematic cross-sectional view showing the relationship between the structure of the columnar semiconductor layer 203 portion and the longitudinal mode in the resonator. Similar to the first embodiment, the n-type nanowire layer 2031, the active layer 2032, the p-type semiconductor layer 2033, the p + layer 2034, and the n + layer 2035 are sequentially grown from the opening provided in the mask 202. There is. The p + layer 2034 and the n + layer 2035 are removed from the upper surface of the columnar semiconductor layer 203 to expose the upper portion of the p-type semiconductor layer 2033, and the embedded semiconductor layer 204 comes into contact with the upper surface of the p-type semiconductor layer 2033 and the side surface of the n + layer 2035. ing. The embedded semiconductor layer 204 and the n-type contact layer 205 are not shown.

半導体発光素子200でも、アノード電極207から注入された電流は、埋込半導体層204からトンネル接合層であるn+層2035、p+層2034を経由してトンネル電流としてp型半導体層2033の側壁から活性層2032に注入される。また、柱状半導体層203の上部においては、n型の埋込半導体層204と接触しているp型半導体層2033の上面に対しては逆バイアスとなり電流注入が生じない。これにより、アノード電極207から注入された電流は、柱状半導体層203の上面ではなく側面全体から良好にp型半導体層2033に注入され、n型ナノワイヤ層2031の外周に形成された活性層2032に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。 Even in the semiconductor light emitting device 200, the current injected from the anode electrode 207 is activated from the side wall of the p-type semiconductor layer 2033 as a tunnel current from the embedded semiconductor layer 204 via the tunnel junction layers n + layer 2035 and p + layer 2034. It is injected into layer 2032. Further, in the upper part of the columnar semiconductor layer 203, the upper surface of the p-type semiconductor layer 2033 in contact with the n-type embedded semiconductor layer 204 is reverse-biased and no current injection occurs. As a result, the current injected from the anode electrode 207 is satisfactorily injected into the p-type semiconductor layer 2033 from the entire side surface of the columnar semiconductor layer 203, not from the upper surface, and into the active layer 2032 formed on the outer periphery of the n-type nanowire layer 2031. On the other hand, it is possible to achieve a high current density by injecting a good current and to improve the external quantum efficiency.

埋込半導体層204は活性層2032よりもバンドギャップの大きい材料で構成されているため、ITO等で柱状半導体層203に対して電流注入を行う場合と比較して、埋込半導体層204での光吸収を著しく低下させることができる。本実施形態の半導体発光素子200は、埋込半導体層204を光導波路としたストライプ構造と共振器構造を有しているため、埋込半導体層204での光吸収低減の効果はLEDの場合よりもさらに重要となる。これにより、活性層2032で生じた光の半導体発光素子200内部での吸収を抑制し、半導体発光素子200外部に光を取り出す外部量子効率を向上させることが可能となる。 Since the embedded semiconductor layer 204 is made of a material having a bandgap larger than that of the active layer 2032, the embedded semiconductor layer 204 is used as compared with the case where the current is injected into the columnar semiconductor layer 203 by ITO or the like. Light absorption can be significantly reduced. Since the semiconductor light emitting device 200 of the present embodiment has a stripe structure and a resonator structure in which the embedded semiconductor layer 204 is an optical waveguide, the effect of reducing light absorption in the embedded semiconductor layer 204 is higher than that of the LED. Is even more important. This makes it possible to suppress the absorption of light generated in the active layer 2032 inside the semiconductor light emitting device 200 and improve the external quantum efficiency of extracting light to the outside of the semiconductor light emitting device 200.

本実施形態の半導体発光素子200では、隣接する柱状半導体層203の間隔と柱状半導体層203の各層の幅を調整し、活性層2032が縦モードの腹部に一致するように配置することが好ましい。このような活性層2032の配置をすることで、縦モードの光閉じ込め係数を大きくすることができ、レーザ発振のための閾値電流を低下させることが可能となる。 In the semiconductor light emitting device 200 of the present embodiment, it is preferable to adjust the distance between the adjacent columnar semiconductor layers 203 and the width of each layer of the columnar semiconductor layer 203 so that the active layer 2032 coincides with the abdomen in the longitudinal mode. By arranging the active layer 2032 in this way, the light confinement coefficient in the longitudinal mode can be increased, and the threshold current for laser oscillation can be lowered.

例えば、図5に示すように柱状半導体層203の間隔を波長の2.5倍に相当するように設定すると、縦モードの光閉じ込め係数は32%程度になる。また、水平横モードと垂直横モードの光閉じ込め係数は、各々50%と85%であり、総合した光閉じ込め係数は13.6%となる。この値は一般的な平面の活性層を有する単一横モード半導体レーザの2〜3%と比較して非常に大きく、極めて低い閾値電流で発振可能であることを示している。半導体発光素子200の共振器長を500μm、共振ミラーの反射率を前端面で50%、後端面で80%とし、内部損失を5cm−1と仮定すると、一般的な半導体レーザの3分の1程度の閾値電流にて動作可能となる。 For example, when the spacing between the columnar semiconductor layers 203 is set to correspond to 2.5 times the wavelength as shown in FIG. 5, the optical confinement coefficient in the longitudinal mode is about 32%. The light confinement coefficients of the horizontal horizontal mode and the vertical horizontal mode are 50% and 85%, respectively, and the total light confinement coefficient is 13.6%. This value is very large compared to 2-3% of a single transverse mode semiconductor laser having a general planar active layer, indicating that it can oscillate with an extremely low threshold current. Assuming that the cavity length of the semiconductor light emitting device 200 is 500 μm, the reflectance of the resonance mirror is 50% at the front end face and 80% at the rear end face, and the internal loss is 5 cm -1 , it is one-third that of a general semiconductor laser. It can be operated with a threshold current of about.

図6は、本実施形態の半導体発光素子200から照射されるレーザ光の近視野像を示すグラフである。グラフ中の横軸は、埋込半導体層204からなるストライプ構造の幅方向の位置を示し、縦軸は規格化した光強度を示している。半導体発光素子200では、図6に示したようにマルチピークの近視野像を示す。しかし本実施形態の半導体発光素子200では、共振器方向に複数の柱状半導体層203が等間隔で配置されるとともに、共振器の横方向にも複数の柱状半導体層203が等間隔で配置されている。これにより、横方向に近接した柱状半導体層203に含まれる活性層2032間において水平横モードで位相結合が生じ、遠視野像は単一ビームとなる。 FIG. 6 is a graph showing a short-field image of the laser beam emitted from the semiconductor light emitting device 200 of the present embodiment. The horizontal axis in the graph indicates the position in the width direction of the stripe structure composed of the embedded semiconductor layer 204, and the vertical axis indicates the standardized light intensity. The semiconductor light emitting device 200 shows a multi-peak near-field image as shown in FIG. However, in the semiconductor light emitting device 200 of the present embodiment, a plurality of columnar semiconductor layers 203 are arranged at equal intervals in the resonator direction, and a plurality of columnar semiconductor layers 203 are also arranged at equal intervals in the lateral direction of the resonator. There is. As a result, phase coupling occurs between the active layers 2032 included in the columnar semiconductor layer 203 that are close to each other in the horizontal direction in the horizontal transverse mode, and the far-field image becomes a single beam.

通常の単一ストライプの半導体レーザでは、マルチピークの近視野像を有する横モードのレーザ光は、マルチピークの遠視野像となりレーザビームが複数に分離することが知られているが、本実施形態の半導体発光素子200では単一ビームの遠視野像を簡便に得ることが可能である。 In a normal single-striped semiconductor laser, it is known that a horizontal mode laser beam having a multi-peak near-field image becomes a multi-peak far-field image and the laser beam is separated into a plurality of laser beams. In the semiconductor light emitting element 200 of the above, it is possible to easily obtain a far-field image of a single beam.

このような半導体発光素子200では、近視野像がマルチピークであることにより端面でのCODを抑制しつつ、遠視野像を単一ビームとすることができる。また、柱状半導体層203および埋込半導体層204を形成する領域の幅や高さを拡大し、柱状半導体層203を増加させて活性層2032の全体積を確保することで横モードの安定を維持した状態で大出力を得ることが可能となる。 In such a semiconductor light emitting device 200, since the near-field image has multiple peaks, the far-field image can be made into a single beam while suppressing COD at the end face. Further, the width and height of the region forming the columnar semiconductor layer 203 and the embedded semiconductor layer 204 are expanded, and the columnar semiconductor layer 203 is increased to secure the total product of the active layer 2032 to maintain the stability of the transverse mode. It is possible to obtain a large output in this state.

上述したように本実施形態でも、n型ナノワイヤ層2031の外周に形成された活性層2032に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。また、低閾値電流、高出力、高効率の端面発光型半導体レーザが実現できる。 As described above, also in the present embodiment, it is possible to achieve a high current density and improve the external quantum efficiency by satisfactorily injecting a current into the active layer 2032 formed on the outer periphery of the n-type nanowire layer 2031. It is possible to provide a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device. In addition, a low threshold current, high output, and high efficiency end face emitting semiconductor laser can be realized.

(第2実施形態の変形例)
次に、本発明の第2実施形態の変形例について図7を用いて説明する。第2実施形態と重複する内容は説明を省略する。図7は、第2実施形態の変形例における柱状半導体層203部分の構造を示す部分拡大断面図である。本変形例の半導体発光素子200では、n型ナノワイヤ層2031を高屈折率層2031aと低屈折率層2031bを交互に積層した多層構造で構成した点が第2実施形態と異なっている。高屈折率層2031aは、例えばn型不純物をドープした膜厚500nmのGaNである。低屈折率層2031bは、例えばn型不純物をドープした膜厚200nmのAl0.050.95Nである。
(Modified example of the second embodiment)
Next, a modified example of the second embodiment of the present invention will be described with reference to FIG. 7. The description of the contents overlapping with the second embodiment will be omitted. FIG. 7 is a partially enlarged cross-sectional view showing the structure of the columnar semiconductor layer 203 portion in the modified example of the second embodiment. The semiconductor light emitting device 200 of this modification is different from the second embodiment in that the n-type nanowire layer 2031 is configured by a multilayer structure in which a high refractive index layer 2031a and a low refractive index layer 2031b are alternately laminated. The high refractive index layer 2031a is, for example, GaN having a film thickness of 500 nm doped with n-type impurities. The low refractive index layer 2031b is, for example, Al 0.05 G 0.95 N having a film thickness of 200 nm doped with n-type impurities.

本変形例では、柱状半導体層103の高さ方向においても屈折率分布を生じさせることができ、高屈折率層2031aの高さ位置に発光強度のピークが複数現れるマルチピークの近視野像を得ることができる。また、高屈折率層2031aと低屈折率層2031bの厚さが発振波長を超えないようにし、高屈折率層2031a同士の間隔を近接させることで、垂直横モードにおいても位相結合が生じ、遠視野像が単一ビームとなる。このような高屈折率層2031aと低屈折率層2031bの多層構造でn型ナノワイヤ層2031を構成することで、光導波路の高さに相当する埋込半導体層204の厚みが1.5μmを超える場合でも、垂直横モードの近視野像はマルチピークで遠視野像は単一ビームのレーザ光を発振することが可能である。 In this modification, the refractive index distribution can be generated even in the height direction of the columnar semiconductor layer 103, and a multi-peak near-field image in which a plurality of emission intensity peaks appear at the height position of the high refractive index layer 2031a is obtained. be able to. Further, by preventing the thickness of the high refractive index layer 2031a and the low refractive index layer 2031b from exceeding the oscillation wavelength and making the distance between the high refractive index layers 2031a close to each other, phase coupling occurs even in the vertical transverse mode, and the distance is far. The field image becomes a single beam. By forming the n-type nanowire layer 2031 with such a multilayer structure of the high refractive index layer 2031a and the low refractive index layer 2031b, the thickness of the embedded semiconductor layer 204 corresponding to the height of the optical waveguide exceeds 1.5 μm. Even in this case, the near-field image in the vertical-transverse mode is multi-peak, and the far-field image can oscillate a single-beam laser beam.

(第3実施形態)
次に、本発明の第3実施形態について図8を用いて説明する。第1実施形態と重複する内容は説明を省略する。図8は、本発明の第3実施形態に係る半導体発光素子300を示す模式断面図である。半導体発光素子300は、成長基板301と、マスク302と、柱状半導体層303と、埋込半導体層304と、カソード電極305と、アノード電極306と、半導体DBRミラー層307と、誘電体DBRミラー層308を備えている。半導体発光素子300の製造方法は、第1実施形態で図3に示したものと同様であるため説明を省略する。本実施形態の半導体発光素子300は、垂直共振器型の半導体レーザ素子(VCSEL:Vertical Cavity Surface Emitting LASER)である。
(Third Embodiment)
Next, the third embodiment of the present invention will be described with reference to FIG. The description of the contents overlapping with the first embodiment will be omitted. FIG. 8 is a schematic cross-sectional view showing the semiconductor light emitting device 300 according to the third embodiment of the present invention. The semiconductor light emitting device 300 includes a growth substrate 301, a mask 302, a columnar semiconductor layer 303, an embedded semiconductor layer 304, a cathode electrode 305, an anode electrode 306, a semiconductor DBR mirror layer 307, and a dielectric DBR mirror layer. It is equipped with a 308. Since the method for manufacturing the semiconductor light emitting device 300 is the same as that shown in FIG. 3 in the first embodiment, the description thereof will be omitted. The semiconductor light emitting device 300 of the present embodiment is a vertical cavity type semiconductor laser device (VCSEL: Vertical Cavity Surface Emitting Laser).

成長基板301は、半導体単結晶層を成長させるための材料から構成され、n型導電性を有する単結晶の基板である。半導体発光素子300を窒化物系半導体で構成する場合にはn型のGaN基板を用いる。半導体DBRミラー層307は、n型導電性を有し屈折率が異なる半導体層を4分の1波長ずつ積層した構造のDBRであり、例えばn型の不純物をドープしたAl0.82In0.18Nと、n型の不純物をドープしたGaNを複数周期積層したものが挙げられる。例えば各々波長の1/4厚さのAl0.82In0.18NとGaNを20周期積層することで、99%の反射率の半導体DBRミラー層307が得られる。 The growth substrate 301 is a single crystal substrate having n-type conductivity, which is composed of a material for growing a semiconductor single crystal layer. When the semiconductor light emitting device 300 is composed of a nitride semiconductor, an n-type GaN substrate is used. The semiconductor DBR mirror layer 307 is a DBR having a structure in which semiconductor layers having n-type conductivity and different refractive indexes are laminated by one quarter wavelength, and is, for example, Al 0.82 In 0. Examples thereof include those in which 18 N and GaN doped with n-type impurities are laminated for a plurality of cycles. For example, a semiconductor DBR mirror layer 307 having a reflectance of 99% can be obtained by laminating Al 0.82 In 0.18 N having a thickness of 1/4 of each wavelength and GaN for 20 cycles.

マスク302は、半導体DBRミラー層307上に形成された誘電体材料からなる層であり、例えばSiO2やSiNxなどが好適である。マスク302には開口部が複数形成されており、開口部から部分的に露出した半導体DBRミラー層307から半導体層が成長可能とされている。柱状半導体層303は、マスク302に設けられた開口部に結晶成長された半導体層であり、成長基板301の主面に対して鉛直に略柱状の半導体層が立設して形成されている。 The mask 302 is a layer made of a dielectric material formed on the semiconductor DBR mirror layer 307, and for example, SiO2 and SiNx are suitable. A plurality of openings are formed in the mask 302, and the semiconductor layer can grow from the semiconductor DBR mirror layer 307 partially exposed from the openings. The columnar semiconductor layer 303 is a semiconductor layer crystal-grown in the opening provided in the mask 302, and is formed by erecting a substantially columnar semiconductor layer vertically with respect to the main surface of the growth substrate 301.

埋込半導体層304は、柱状半導体層303の上面および側面を覆って、マスク302に至るまで覆うように形成された半導体層である。カソード電極305は、成長基板301の裏面に形成された電極であり、例えばTi/AlTi/Auの積層構造が挙げられる。アノード電極306は、埋込半導体層304上に形成された電極であり、例えばTi/AlTi/Auの積層構造が挙げられる。また、図8では図示を省略したが、必要に応じて半導体発光素子300の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。誘電体DBRミラー層308は、屈折率が異なる誘電体材料を4分の1波長づつ積層した構造のDBRであり、例えばNbとSiOを交互に周期的に積層したものが挙げられる。柱状半導体層303の構造は第1実施形態および第2実施形態と同様なので説明を省略する。 The embedded semiconductor layer 304 is a semiconductor layer formed so as to cover the upper surface and the side surface of the columnar semiconductor layer 303 and cover up to the mask 302. The cathode electrode 305 is an electrode formed on the back surface of the growth substrate 301, and examples thereof include a laminated structure of Ti / AlTi / Au. The anode electrode 306 is an electrode formed on the embedded semiconductor layer 304, and examples thereof include a laminated structure of Ti / AlTi / Au. Although not shown in FIG. 8, a known structure may be applied, such as covering the surface of the semiconductor light emitting device 300 with a passivation film, if necessary. The dielectric DBR mirror layer 308 is a DBR having a structure in which dielectric materials having different refractive indexes are laminated one quarter wavelength at a time, and examples thereof include those in which Nb 2 O 5 and SiO 2 are alternately and periodically laminated. .. Since the structure of the columnar semiconductor layer 303 is the same as that of the first embodiment and the second embodiment, the description thereof will be omitted.

上述したように半導体発光素子300は、柱状半導体層303が形成された領域の上下を半導体DBRミラー層307と誘電体DBRミラー層308で挟んだ共振器構造が構成され、垂直共振器型半導体レーザとなっている。 As described above, the semiconductor light emitting element 300 has a resonator structure in which the upper and lower portions of the region where the columnar semiconductor layer 303 is formed are sandwiched between the semiconductor DBR mirror layer 307 and the dielectric DBR mirror layer 308, and is a vertical resonator type semiconductor laser. It has become.

半導体発光素子300のカソード電極305とアノード電極306の間に電圧を印加すると、埋込半導体層304、柱状半導体層303、半導体DBRミラー層307、成長基板301の順に電流が流れ、活性層で発光再結合により光が生じる。活性層からの発光は、埋込半導体層304の内部を垂直方向に伝搬して半導体DBRミラー層307と誘電体DBRミラー層308の間で往復し、レーザ発振して一部が誘電体DBRミラー層308から上方に取り出される。このとき、半導体DBRミラー層307と誘電体DBRミラー層308を構成する各層の膜厚を適切に設定することで、発振波長を適切に選択することができる。 When a voltage is applied between the cathode electrode 305 and the anode electrode 306 of the semiconductor light emitting device 300, a current flows in the order of the embedded semiconductor layer 304, the columnar semiconductor layer 303, the semiconductor DBR mirror layer 307, and the growth substrate 301, and the active layer emits light. The recombination produces light. The light emitted from the active layer propagates vertically inside the embedded semiconductor layer 304, reciprocates between the semiconductor DBR mirror layer 307 and the dielectric DBR mirror layer 308, and oscillates with a laser to partially oscillate the dielectric DBR mirror. It is removed upward from layer 308. At this time, the oscillation wavelength can be appropriately selected by appropriately setting the film thickness of each layer constituting the semiconductor DBR mirror layer 307 and the dielectric DBR mirror layer 308.

本実施形態の半導体発光素子300でも、アノード電極306から注入された電流は、埋込半導体層304からトンネル接合層を経由してトンネル電流として活性層に注入される。また、柱状半導体層303の上部においては、n型の埋込半導体層304との接触は逆バイアスとなり電流注入が生じない。これにより、アノード電極306から注入された電流は、柱状半導体層303の上面ではなく側面全体から良好に活性層に対して注入され、高電流密度を実現するとともに外部量子効率を向上させることが可能となる。 Also in the semiconductor light emitting device 300 of the present embodiment, the current injected from the anode electrode 306 is injected into the active layer as a tunnel current from the embedded semiconductor layer 304 via the tunnel junction layer. Further, in the upper part of the columnar semiconductor layer 303, the contact with the n-type embedded semiconductor layer 304 becomes a reverse bias and no current injection occurs. As a result, the current injected from the anode electrode 306 is satisfactorily injected into the active layer not from the upper surface of the columnar semiconductor layer 303 but from the entire side surface, and it is possible to realize a high current density and improve the external quantum efficiency. It becomes.

図9は、本実施形態の半導体発光素子300における柱状半導体層303の二次元的配置を示す模式図であり、図9(a)は三角格子配列を示し、図9(b)は正方格子配列を示している。柱状半導体層303を図9(a)(b)示したように二次元的に周期的に配置することで、成長基板301に水平な方向、すなわち出射光の横モードに関する光閉じ込め係数を向上させることができる。柱状半導体層303の二次元的配置を適切に設定することで、フォトニック結晶を構成して基板面内方向での光閉じ込めをするとしてもよい。 9A and 9B are schematic views showing a two-dimensional arrangement of the columnar semiconductor layer 303 in the semiconductor light emitting device 300 of the present embodiment, FIG. 9A shows a triangular lattice arrangement, and FIG. 9B shows a square lattice arrangement. Is shown. By arranging the columnar semiconductor layer 303 two-dimensionally and periodically as shown in FIGS. 9A and 9B, the optical confinement coefficient in the horizontal direction to the growth substrate 301, that is, in the transverse mode of the emitted light is improved. be able to. By appropriately setting the two-dimensional arrangement of the columnar semiconductor layer 303, a photonic crystal may be formed to confine light in the in-plane direction of the substrate.

例えば図9(a)の三角格子状に柱状半導体層303を配置した場合には、横モードの光閉じ込め係数を30%程度とすることができる。また、活性層を含む柱状半導体層303の高さが5μmの場合、垂直方向の光閉じ込め係数は80%にもなり、一般的なVCSELに比べて1桁以上大きくすることが可能である。この結果、総合した光閉じ込め係数は24%程度となり、従来のVCSELと比較して数倍から一桁高い光閉じ込め係数を得ることができ、大幅に閾値電流を低下させることが可能となる。 For example, when the columnar semiconductor layers 303 are arranged in the triangular lattice pattern of FIG. 9A, the optical confinement coefficient in the transverse mode can be set to about 30%. Further, when the height of the columnar semiconductor layer 303 including the active layer is 5 μm, the optical confinement coefficient in the vertical direction is as high as 80%, which can be increased by an order of magnitude or more as compared with a general VCSEL. As a result, the total light confinement coefficient is about 24%, and a light confinement coefficient several times to an order of magnitude higher than that of the conventional VCSEL can be obtained, and the threshold current can be significantly reduced.

また、従来の薄膜活性層を有するVCSELでは、半導体DBRミラー層の反射率が99.5%以上でないとレーザ発振が困難であった。しかし、本実施形態の半導体発光素子300では、柱状半導体層303の高さを5μm程度まで高くして、活性層の体積を増加させて利得を向上させることができるため、半導体DBRミラー層307の反射率が99%程度でもレーザ発振を得られる。これにより、本実施形態の半導体発光素子300は、従来のVCSELと比較して約2倍の出力密度を実現可能である。 Further, in a conventional VCSEL having a thin film active layer, laser oscillation is difficult unless the reflectance of the semiconductor DBR mirror layer is 99.5% or more. However, in the semiconductor light emitting device 300 of the present embodiment, the height of the columnar semiconductor layer 303 can be increased to about 5 μm to increase the volume of the active layer and improve the gain. Therefore, the semiconductor DBR mirror layer 307 Laser oscillation can be obtained even when the reflectance is about 99%. As a result, the semiconductor light emitting device 300 of the present embodiment can realize an output density about twice that of the conventional VCSEL.

半導体発光素子300の出射光横モードに関しては、柱状半導体層303の間隔を1μm以下に近接させた2次元配置とすることで、柱状半導体層303に含まれる活性層が近接するため、二次元面内で位相結合が生じ、周期的なマルチピークを持つ近視野像と単一ビームの遠視野像を得ることができる。このため、柱状半導体層303を形成する領域の面積を大きくして柱状半導体層303の個数を増加させても、安定した配光特性を維持することができ、大出力動作も可能となる。 Regarding the emission light transverse mode of the semiconductor light emitting device 300, the active layers contained in the columnar semiconductor layer 303 are close to each other by arranging the columnar semiconductor layers 303 in a two-dimensional arrangement in which the distance between the columnar semiconductor layers 303 is close to 1 μm or less. Phase coupling occurs within, and a near-field image with periodic multi-peaks and a single-beam far-field image can be obtained. Therefore, even if the area of the region forming the columnar semiconductor layer 303 is increased and the number of columnar semiconductor layers 303 is increased, stable light distribution characteristics can be maintained and high output operation is also possible.

上述したように本実施形態でも、柱状半導体層303の外周からトンネル接合層を介して活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。また、低閾値電流、高出力、高効率の垂直共振器型の半導体レーザが実現できる。 As described above, also in the present embodiment, it is possible to achieve a high current density and improve the external quantum efficiency by satisfactorily injecting a current from the outer periphery of the columnar semiconductor layer 303 into the active layer via the tunnel junction layer. It is possible to provide a possible semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device. In addition, a low threshold current, high output, and high efficiency vertical resonator type semiconductor laser can be realized.

第1実施形態から第3実施形態では、半導体発光素子100,200,300を窒化物系半導体で構成する例を示したが、選択成長により柱状半導体層を形成することが可能であれば材料は限定されず、例えばGaAs系、InP系などのIII−V族系化合物半導体や、ZnO系、ZnSe系などのII−VI族系化合物半導体などであってもよい。 In the first to third embodiments, examples in which the semiconductor light emitting elements 100, 200, and 300 are composed of nitride-based semiconductors have been shown, but if it is possible to form a columnar semiconductor layer by selective growth, the material may be The present invention is not limited, and may be, for example, a III-V group compound semiconductor such as a GaAs-based or InP-based semiconductor, or an II-VI group compound semiconductor such as a ZnO-based or ZnSe-based semiconductor.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims, and the embodiments obtained by appropriately combining the technical means disclosed in the different embodiments. Is also included in the technical scope of the present invention.

100,200,300…半導体発光素子
101,201,301…成長基板
1011,2011…単結晶基板
1012…バッファ層
1013,2013…下地層
1014,2014…n型半導体層
102,202,302…マスク
102a…開口部
103,203,303…柱状半導体層
1031,2031…n型ナノワイヤ層
1032,2032…活性層
1033,2033…p型半導体層
1034,2034…p+層
1035,2035…n+層
104,204,304…埋込半導体層
105,206,305…カソード電極
106,207,306…アノード電極
2031a…高屈折率層
2031b…低屈折率層
205…n型コンタクト層
307…半導体DBRミラー層
308…誘電体DBRミラー層

100, 200, 300 ... Semiconductor light emitting elements 101, 201, 301 ... Growth substrate 1011,201 ... Single crystal substrate 1012 ... Buffer layer 1013, 2013 ... Underlayer layer 1014, 2014 ... N-type semiconductor layer 102, 202, 302 ... Mask 102a ... Openings 103, 203, 303 ... Columnar semiconductor layer 1031, 2031 ... n-type nanowire layer 1032, 2032 ... Active layer 1033, 2033 ... p-type semiconductor layer 1034, 2034 ... p + layer 1035, 2035 ... n + layer 104, 204, 304 ... Embedded semiconductor layers 105, 206, 305 ... Cathode electrodes 106, 207, 306 ... Anode electrodes 2031a ... High refractive index layer 2031b ... Low refractive index layer 205 ... n-type contact layer 307 ... Semiconductor DBR mirror layer 308 ... Dielectric DBR mirror layer

Claims (11)

成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、
前記柱状半導体層は、中心にn型ナノワイヤ層が形成され、前記n型ナノワイヤ層の外周に活性層が形成され、前記活性層の外周にp型半導体層が形成されており、
前記p型半導体層の外周側面と前記埋込半導体層との間にトンネル接合層が形成され
前記トンネル接合層は、p型不純物が高濃度ドープされて前記p型半導体層に接触して形成されたp+層と、n型不純物が高濃度ドープされて前記p+層に接触して形成されたn+層を有し、
前記埋込半導体層はn型の半導体材料からなり、前記n+層の側面に接触するとともに、前記柱状半導体層の上部において前記p型半導体層と接触していることを特徴とする半導体発光素子。
A semiconductor light emitting device including a growth substrate, a columnar semiconductor layer formed on the growth substrate, and an embedded semiconductor layer covering the columnar semiconductor layer.
The columnar semiconductor layer has an n-type nanowire layer formed in the center, an active layer formed on the outer periphery of the n-type nanowire layer, and a p-type semiconductor layer formed on the outer periphery of the active layer.
A tunnel junction layer is formed between the outer peripheral side surface of the p-type semiconductor layer and the embedded semiconductor layer .
The tunnel junction layer was formed by contacting a p + layer formed by high-concentration doping of p-type impurities in contact with the p-type semiconductor layer and contacting the p + layer by high-concentration doping of n-type impurities. It has an n + layer and
A semiconductor light emitting device characterized in that the embedded semiconductor layer is made of an n-type semiconductor material, is in contact with the side surface of the n + layer, and is in contact with the p-type semiconductor layer above the columnar semiconductor layer.
請求項1に記載の半導体発光素子であって、The semiconductor light emitting device according to claim 1.
前記柱状半導体層は、窒化物系半導体で構成されていることを特徴とする半導体発光素子。The columnar semiconductor layer is a semiconductor light emitting device characterized in that it is made of a nitride-based semiconductor.
請求項1または2に記載の半導体発光素子であって、The semiconductor light emitting device according to claim 1 or 2.
前記柱状半導体層は、側面がm面ファセットで形成された六角柱形状であることを特徴とする半導体発光素子。The columnar semiconductor layer is a semiconductor light emitting device having a hexagonal columnar shape whose side surfaces are formed by m-plane facets.
請求項1から3の何れか一つに記載の半導体発光素子であって、
複数の前記柱状半導体層が、前記成長基板上において三角格子状または正方格子状に周期的に配置されていることを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 3.
A semiconductor light emitting device characterized in that a plurality of the columnar semiconductor layers are periodically arranged on the growth substrate in a triangular lattice pattern or a square lattice pattern.
請求項1から4の何れか一つに記載の半導体発光素子であって、
前記柱状半導体層は、直径800nm以下の円に内接する六角形を底面とし、高さが500nm以上の六角柱状であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 4.
The columnar semiconductor layer is a semiconductor light emitting device having a hexagonal bottom surface inscribed in a circle having a diameter of 800 nm or less and having a height of 500 nm or more.
請求項1から5の何れか一つに記載の半導体発光素子であって、
前記成長基板の成長面に対して平行方向に共振器構造を有することを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 5.
A semiconductor light emitting device having a resonator structure in a direction parallel to the growth surface of the growth substrate.
請求項6に記載の半導体発光素子であって、
前記n型ナノワイヤ層は、高屈折率層と低屈折率層が交互に積層されており、前記高屈折率層および前記低屈折率層の膜厚はともに発振波長以下であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 6.
The n-type nanowire layer is characterized in that high refractive index layers and low refractive index layers are alternately laminated, and the thickness of both the high refractive index layer and the low refractive index layer is equal to or less than the oscillation wavelength. Semiconductor light emitting element.
請求項1から5の何れか一つに記載の半導体発光素子であって、
前記成長基板の成長面に対して垂直方向に共振器構造を有することを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 5.
A semiconductor light emitting device having a resonator structure in a direction perpendicular to the growth surface of the growth substrate.
成長基板上に開口部を有するマスク層を形成するマスク工程と、
選択成長を用いて前記開口部にn型ナノワイヤ層、活性層、p型半導体層、トンネル接合層を順に成長させて柱状半導体層を形成する成長工程と、
前記成長工程の後に、前記トンネル接合層の上面をエッチングにより除去する除去工程と、
前記除去工程の後に、原子状水素の存在しない雰囲気において熱処理を実施し、前記p型半導体層および前記トンネル接合層を活性化する活性化工程と、
前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有し、
前記トンネル接合層は、p型不純物が高濃度ドープされて前記p型半導体層に接触して形成されたp+層と、n型不純物が高濃度ドープされて前記p+層に接触して形成されたn+層を有し、
前記埋込半導体層はn型の半導体材料からなり、前記n+層の側面に接触するとともに、前記柱状半導体層の上部において前記p型半導体層と接触していることを特徴とする半導体発光素子の成長方法。
A masking step of forming a mask layer having an opening on a growth substrate,
A growth step of forming a columnar semiconductor layer by sequentially growing an n-type nanowire layer, an active layer, a p-type semiconductor layer, and a tunnel junction layer in the opening using selective growth.
After the growth step, a removal step of removing the upper surface of the tunnel junction layer by etching, and
After the removal step, a heat treatment is performed in an atmosphere in which atomic hydrogen does not exist to activate the p-type semiconductor layer and the tunnel junction layer, and an activation step.
It has an embedding step of growing an embedding semiconductor layer on the growth substrate so as to cover the columnar semiconductor layer.
The tunnel junction layer was formed by contacting a p + layer formed by high-concentration doping of p-type impurities in contact with the p-type semiconductor layer and contacting the p + layer by high-concentration doping of n-type impurities. It has an n + layer and
A semiconductor light emitting device characterized in that the embedded semiconductor layer is made of an n-type semiconductor material, is in contact with the side surface of the n + layer, and is in contact with the p-type semiconductor layer above the columnar semiconductor layer. How to grow.
請求項9に記載の半導体発光素子の成長方法であって、The method for growing a semiconductor light emitting device according to claim 9.
前記柱状半導体層は、窒化物系半導体で構成されていることを特徴とする半導体発光素子の成長方法。A method for growing a semiconductor light emitting device, wherein the columnar semiconductor layer is made of a nitride-based semiconductor.
請求項9または10に記載の半導体発光素子の成長方法であって、The method for growing a semiconductor light emitting device according to claim 9 or 10.
前記柱状半導体層は、側面がm面ファセットで形成された六角柱形状であることを特徴とする半導体発光素子の成長方法。A method for growing a semiconductor light emitting device, wherein the columnar semiconductor layer has a hexagonal columnar shape whose side surfaces are formed by m-plane facets.
JP2017127720A 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element Active JP6947386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017127720A JP6947386B2 (en) 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017127720A JP6947386B2 (en) 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Publications (2)

Publication Number Publication Date
JP2019012744A JP2019012744A (en) 2019-01-24
JP6947386B2 true JP6947386B2 (en) 2021-10-13

Family

ID=65226934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017127720A Active JP6947386B2 (en) 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP6947386B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020166191A (en) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ Display device
JP6981444B2 (en) * 2019-04-01 2021-12-15 セイコーエプソン株式会社 Light emitting device, manufacturing method of light emitting device, and projector
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11462659B2 (en) 2019-09-10 2022-10-04 Koito Manufacturing Co., Ltd. Semiconductor light emitting device and manufacturing method of semiconductor light emitting device
JP7236078B2 (en) * 2019-09-10 2023-03-09 株式会社小糸製作所 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7336767B2 (en) * 2019-10-03 2023-09-01 株式会社小糸製作所 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7485278B2 (en) 2020-03-09 2024-05-16 セイコーエプソン株式会社 Light emitting device and projector
JP7520305B2 (en) 2020-08-31 2024-07-23 株式会社小糸製作所 Semiconductor light emitting device and method for manufacturing the same
JP2022117891A (en) * 2021-02-01 2022-08-12 豊田合成株式会社 Semiconductor element and manufacturing method of semiconductor element
JP2022135210A (en) * 2021-03-04 2022-09-15 豊田合成株式会社 Semiconductor light-emitting element
JP2022182009A (en) * 2021-05-27 2022-12-08 株式会社小糸製作所 Semiconductor light-emitting element and manufacturing method for the semiconductor light-emitting element
JP2022190630A (en) * 2021-06-14 2022-12-26 豊田合成株式会社 Method for manufacturing semiconductor light-emitting element

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538274A (en) * 2004-05-13 2007-12-27 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア Nanowires and nanoribbons as subwavelength optical waveguides, and use of these nanostructures in optical circuits and optical element components
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP4591276B2 (en) * 2005-08-12 2010-12-01 パナソニック電工株式会社 Manufacturing method of semiconductor light emitting device
US20080110486A1 (en) * 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
US7977568B2 (en) * 2007-01-11 2011-07-12 General Electric Company Multilayered film-nanowire composite, bifacial, and tandem solar cells
KR101567121B1 (en) * 2008-09-01 2015-11-06 가꼬호징 조찌가꾸잉 Semiconductor optical element array and manufacturing method therefore
JP2011135058A (en) * 2009-11-30 2011-07-07 Honda Motor Co Ltd Solar cell element, color sensor, and method of manufacturing light emitting element and light receiving element
JP5626847B2 (en) * 2010-04-22 2014-11-19 日本電信電話株式会社 Nanostructure and manufacturing method thereof
EP2912699B1 (en) * 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
KR101544772B1 (en) * 2013-10-31 2015-08-17 삼성전자주식회사 Nano-sturucture semiconductor light emitting device and method of manufacturing the same
KR102198694B1 (en) * 2014-07-11 2021-01-06 삼성전자주식회사 Semiconductor light emitting device and manufacturing method of the same
BR112018000612A2 (en) * 2015-07-13 2018-09-18 Crayonano As nanowires or nanopiramids grown on a graphite substrate
EA201890167A1 (en) * 2015-07-13 2018-07-31 Крайонано Ас LEDs and photodetectors formed from nano-conductors / nano-pyramides
EP3329509A1 (en) * 2015-07-31 2018-06-06 Crayonano AS Process for growing nanowires or nanopyramids on graphitic substrates

Also Published As

Publication number Publication date
JP2019012744A (en) 2019-01-24

Similar Documents

Publication Publication Date Title
JP6947386B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
JP5627871B2 (en) Semiconductor device and manufacturing method thereof
JP7452739B2 (en) Surface emitting laser, light source device
JP2009065048A (en) Semiconductor light-emitting element and method of manufacturing the same
JP2006074050A (en) Radioactive opto-electronic component having a quantum well structure and method for manufacturing it
JP2008515180A (en) Textured light emitting diode
WO2012127778A1 (en) Nitride semiconductor light-emitting element
JP2009158893A (en) Semiconductor light-emitting element and manufacturing method therefor
JP5181924B2 (en) Semiconductor light-emitting device, method for manufacturing the same, and convex portion provided on the base, and method for forming the convex on the base
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
US20240332339A1 (en) Semiconductor light emitting element and method for producing semiconductor light emitting element
JP2007184526A (en) Super luminescent diode and method of manufacturing same
JP2011091251A (en) Nitride semiconductor light-emitting device
US20230044637A1 (en) Vertical cavity light-emitting element
JPWO2017017928A1 (en) Nitride semiconductor laser device
JP6923295B2 (en) Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element
JP2004134772A (en) Nitride-based semiconductor light-emitting device
JP2006287212A (en) Nitride semiconductor light emitting device and method of fabricating the same
US20070158662A1 (en) Two-dimensional photonic crystal LED
JPH1146038A (en) Nitride semiconductor laser element and manufacture of the same
KR101303589B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
JP2004186708A (en) Gallium nitride semiconductor laser device
JP2010034267A (en) Broad-area type semiconductor laser device, broad-area type semiconductor laser array, laser display, and laser irradiation apparatus
JP2021044329A (en) Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
JP2021061272A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210909

R150 Certificate of patent or registration of utility model

Ref document number: 6947386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150