JP6923295B2 - Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element - Google Patents

Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element Download PDF

Info

Publication number
JP6923295B2
JP6923295B2 JP2016095999A JP2016095999A JP6923295B2 JP 6923295 B2 JP6923295 B2 JP 6923295B2 JP 2016095999 A JP2016095999 A JP 2016095999A JP 2016095999 A JP2016095999 A JP 2016095999A JP 6923295 B2 JP6923295 B2 JP 6923295B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
recessed
semiconductor
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016095999A
Other languages
Japanese (ja)
Other versions
JP2017204579A (en
Inventor
孝信 赤木
孝信 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2016095999A priority Critical patent/JP6923295B2/en
Publication of JP2017204579A publication Critical patent/JP2017204579A/en
Application granted granted Critical
Publication of JP6923295B2 publication Critical patent/JP6923295B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、垂直共振器型発光素子、特に垂直共振器型面発光レーザ(VCSEL:vertical cavity surface emitting laser)などの垂直共振器型半導体発光素子及びその製造方法に関する。 The present invention relates to a vertical cavity type light emitting device, particularly a vertical cavity type semiconductor light emitting device such as a vertical cavity surface emitting laser (VCSEL), and a method for manufacturing the same.

埋め込みトンネル接合を用いた電流狭窄構造を有するnpn型の窒化物半導体発光素子が知られている。例えば、特許文献1には、電流が狭窄して流れる領域を残して除去された埋め込みトンネル接合層に関して、埋め込みトンネル接合層の直下領域を除くp型窒化物層をp型不活性化してリーク電流を抑制した電流狭窄構造が開示されている。また、特許文献2には、窒化物半導体多層膜反射鏡と、窒化物半導体層と、開口部を有するSiO2層と、ITO透明電極と、誘電体多層膜と、を有する窒化物半導体面発光レーザが開示されている。 An npn-type nitride semiconductor light emitting device having a current constriction structure using an embedded tunnel junction is known. For example, in Patent Document 1, with respect to the embedded tunnel junction layer that has been removed leaving a region where the current is narrowed and flows, the p-type nitride layer excluding the region directly below the embedded tunnel junction layer is p-type inactivated to cause a leak current. The current constriction structure that suppresses the above is disclosed. Further, Patent Document 2 describes a nitride semiconductor surface emission having a nitride semiconductor multilayer film reflector, a nitride semiconductor layer, a SiO 2 layer having an opening, an ITO transparent electrode, and a dielectric multilayer film. Lasers are disclosed.

国際公開第2015/129610号パンフレットInternational Publication No. 2015/129610 Pamphlet 国際公開第2014/167965号パンフレットInternational Publication No. 2014/167965 Pamphlet

例えば特許文献1のような埋め込みトンネル接合層を有した構造の製造方法は、トンネル接合層の電流が狭窄して流れる領域以外の領域をエッチング除去し、その上にn型半導体層を積層してトンネル接合層を埋め込む工程を有している。このように、エッチングされた表面上に半導体層を積層する際に、膜厚の制御が困難である。また、エッチングされた表面とその表面上に成膜する半導体層との界面において、欠陥が発生しやすく、結晶性が低下するなどの不具合によりリーク電流が発生し易くなり、高い歩留りを得ることが困難であった。また、特許文献2のような構造の面発光レーザにおいて、ITO透明電極による光吸収による光の損失や電気抵抗により、高出力化が困難であった。従って、閾値電流や素子の電気抵抗、動作電圧も含め、半導体発光素子としての安定性上、信頼性上の問題となっていた。 For example, in the method for manufacturing a structure having an embedded tunnel junction layer as in Patent Document 1, a region other than the region where the current of the tunnel junction layer is narrowed and flows is removed by etching, and an n-type semiconductor layer is laminated on the region. It has a step of embedding a tunnel junction layer. As described above, it is difficult to control the film thickness when laminating the semiconductor layer on the etched surface. Further, at the interface between the etched surface and the semiconductor layer formed on the surface, defects are likely to occur, and leakage current is likely to occur due to defects such as deterioration of crystallinity, so that a high yield can be obtained. It was difficult. Further, in a surface emitting laser having a structure as described in Patent Document 2, it is difficult to increase the output due to light loss due to light absorption by the ITO transparent electrode and electrical resistance. Therefore, there has been a problem in terms of stability and reliability as a semiconductor light emitting device, including the threshold current, the electric resistance of the element, and the operating voltage.

本発明は上記した点に鑑みてなされたものであり、リーク電流が少なく低抵抗の電流狭窄構造及び電流経路を有し、信頼性が高く長寿命の垂直共振器型発光素子を提供することを目的としている。また、横モード制御性に優れ、光の損失が少なく高出力の導体発光素子を提供することを目的としている。また、成膜工程における膜厚や膜質の制御性が高く、高効率で信頼性の高い垂直共振器型発光素子の製造方法を提供することを目的としている。 The present invention has been made in view of the above points, and provides a vertical resonator type light emitting device having a low leakage current, a low resistance current constriction structure and a current path, high reliability and a long life. I am aiming. Another object of the present invention is to provide a high-output conductor light emitting element having excellent lateral mode controllability and low light loss. Another object of the present invention is to provide a method for manufacturing a vertical resonator type light emitting element having high controllability of film thickness and film quality in a film forming process, high efficiency and high reliability.

本発明の垂直共振器型発光素子は、半導体DBR層からなる第1反射鏡と、第1反射鏡上に形成され、少なくとも1の半導体層からなる第1半導体層と、第1半導体層上に形成された活性層と、活性層上に形成され、第1半導体層と反対の導電型を有する少なくとも1の半導体層からなる第2半導体層と、第2半導体層上に形成されたトンネル接合層と、トンネル接合層上に形成され、第2半導体層と反対の導電型を有する少なくとも1の半導体層からなる第3半導体層と、第3半導体層上に第1反射鏡に対向して配された第2反射鏡と、を有し、第2半導体層及び第3半導体層は、トンネル接合層によって第2半導体層及び第3半導体層の全体に渡って互いに分離され、第1反射鏡、第2反射鏡、第1半導体層、第2半導体層、及び第3半導体層のうち少なくとも1は、隣接する上層及び下層の半導体層の側壁よりも内側に窪んだ半導体層を有する。 The vertical resonator type light emitting element of the present invention is formed on a first reflecting mirror composed of a semiconductor DBR layer and a first reflecting mirror, and is formed on a first semiconductor layer composed of at least one semiconductor layer and on the first semiconductor layer. A second semiconductor layer composed of an active layer formed, at least one semiconductor layer formed on the active layer and having a conductive type opposite to that of the first semiconductor layer, and a tunnel junction layer formed on the second semiconductor layer. A third semiconductor layer formed on the tunnel junction layer and composed of at least one semiconductor layer having a conductive type opposite to that of the second semiconductor layer, and arranged on the third semiconductor layer facing the first reflecting mirror. The second semiconductor layer and the third semiconductor layer are separated from each other by the tunnel junction layer over the entire second semiconductor layer and the third semiconductor layer, and the first reflector and the third semiconductor layer are separated from each other. At least one of the two reflectors, the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer has a semiconductor layer recessed inward from the side wall of the adjacent upper and lower semiconductor layers.

また、本発明の垂直共振器型発光素子の製造方法において、半導体DBR層からなる第1反射鏡を形成し、第1反射鏡上に、少なくとも1の半導体層からなる第1半導体層を形成し、第1半導体層上に活性層を形成し、活性層上に、第1半導体層と反対の導電型を有する少なくとも1の半導体層からなる第2半導体層を形成し、第2半導体層上にトンネル接合層を形成し、トンネル接合層上に、第2半導体層と反対の導電型を有する少なくとも1の半導体層からなる第3半導体層を、第2半導体層及び第3半導体層が、トンネル接合層によって第2半導体層及び第3半導体層の全体に渡って互いに分離されるように形成し、第3半導体層上に第1反射鏡に対向する第2反射鏡を形成し、第1反射鏡、第2反射鏡、第1半導体層、第2半導体層及び第3半導体層のうち少なくとも1に、隣接する上層及び下層の半導体層の側壁よりも内側に窪んだ半導体層を形成する。 Further, in the method for manufacturing a vertical resonator type light emitting element of the present invention, a first reflecting mirror made of a semiconductor DBR layer is formed, and a first semiconductor layer made of at least one semiconductor layer is formed on the first reflecting mirror. , An active layer is formed on the first semiconductor layer, a second semiconductor layer composed of at least one semiconductor layer having a conductive type opposite to that of the first semiconductor layer is formed on the active layer, and the second semiconductor layer is formed. A third semiconductor layer composed of at least one semiconductor layer having a conductive type opposite to that of the second semiconductor layer is formed on the tunnel junction layer, and the second semiconductor layer and the third semiconductor layer are tunnel-bonded. The second semiconductor layer and the third semiconductor layer are formed so as to be separated from each other by the layer, a second reflecting mirror facing the first reflecting mirror is formed on the third semiconductor layer, and the first reflecting mirror is formed. , A semiconductor layer recessed inward from the side wall of the adjacent upper and lower semiconductor layers is formed in at least one of the second reflector, the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer.

実施例1の垂直共振器型発光素子を模式的に示す断面図である。It is sectional drawing which shows typically the vertical resonator type light emitting element of Example 1. FIG. 実施例1の垂直共振器型発光素子を模式的に示す上面図である。It is a top view which shows typically the vertical resonator type light emitting element of Example 1. 図1の部分拡大断面図である。It is a partially enlarged sectional view of FIG. 図3(a)の変形例を示す部分拡大断面図である。It is a partially enlarged sectional view which shows the modification of FIG. 3A. 図3(a)の変形例を示す部分拡大断面図である。It is a partially enlarged sectional view which shows the modification of FIG. 3A. 図1(a)の部分拡大断面図である。It is a partially enlarged sectional view of FIG. 1A. 図4(a)の変形例を示す部分拡大断面図である。It is a partially enlarged sectional view which shows the modification of FIG. 4A. 実施例2の垂直共振器型発光素子を模式的に示す断面図である。It is sectional drawing which shows typically the vertical resonator type light emitting element of Example 2. 図5(a)の部分拡大断面図である。It is a partially enlarged sectional view of FIG. 5A. 実施例3の垂直共振器型発光素子を模式的に示す断面図である。It is sectional drawing which shows typically the vertical resonator type light emitting element of Example 3. 実施例4の垂直共振器型発光素子を模式的に示す断面図である。It is sectional drawing which shows typically the vertical resonator type light emitting element of Example 4. 実施例5の垂直共振器型発光素子を模式的に示す断面図である。It is sectional drawing which shows typically the vertical resonator type light emitting element of Example 5. 本発明の垂直共振器型発光素子の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the vertical resonator type light emitting element of this invention.

以下に本発明の好適な実施例を詳細に説明する。なお、以下の説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。 Hereinafter, preferred embodiments of the present invention will be described in detail. In the following description and the accompanying drawings, the same reference numerals are given to substantially the same or equivalent parts.

本実施例に係る半導体発光素子は、垂直共振器型発光素子であり、面発光レーザ(VCSEL)10と称する。面発光レーザ10について、図1乃至図4を参照して説明する。図1は、面発光レーザ10の出射面に対して垂直な積層方向の中心軸CAを含む断面を示す断面図である。図2は、面発光レーザ10を模式的に示す上面図である。図の明確さのため、図2においては、上面図の一部の構成要素にハッチングを施して示す。
[面発光レーザ10の構成]
図1に示すように、面発光レーザ10は、第1半導体層12、活性層15、第2半導体層21、トンネル接合層22、第3半導体層23からなる半導体構造層27を有する。また、面発光レーザ10は、半導体構造層27を介して互いに対向して配置された第1反射鏡11及び第2反射鏡24を有する。第1反射鏡11、第1半導体層12、活性層15、第2半導体層21、トンネル接合層22、第3半導体層23がこの順に、下地層16上に形成されている。下地層16はアンドープGaN層であり、GaNからなる基板17上に形成されている。
The semiconductor light emitting device according to this embodiment is a vertical resonator type light emitting device, and is referred to as a surface emitting laser (VCSEL) 10. The surface emitting laser 10 will be described with reference to FIGS. 1 to 4. FIG. 1 is a cross-sectional view showing a cross section including a central axis CA in a stacking direction perpendicular to the emission surface of the surface emitting laser 10. FIG. 2 is a top view schematically showing the surface emitting laser 10. For the sake of clarity of the figure, in FIG. 2, some components of the top view are hatched.
[Structure of surface emitting laser 10]
As shown in FIG. 1, the surface emitting laser 10 has a semiconductor structure layer 27 including a first semiconductor layer 12, an active layer 15, a second semiconductor layer 21, a tunnel junction layer 22, and a third semiconductor layer 23. Further, the surface emitting laser 10 has a first reflecting mirror 11 and a second reflecting mirror 24 arranged so as to face each other with the semiconductor structure layer 27 interposed therebetween. The first reflecting mirror 11, the first semiconductor layer 12, the active layer 15, the second semiconductor layer 21, the tunnel junction layer 22, and the third semiconductor layer 23 are formed on the base layer 16 in this order. The base layer 16 is an undoped GaN layer and is formed on a substrate 17 made of GaN.

第3半導体層23上には、第3半導体層23に電気的に接続された上部n電極25が設けられている。第1半導体層12が有するn型半導体層13A上には、n型半導体層13Aに電気的に接続された下部n電極26が設けられている。図1は、図2の上面図に示すA−A線に沿った断面図である。図2の上面図における上部n電極25の形成領域に、ハッチングを施している。 An upper n electrode 25 electrically connected to the third semiconductor layer 23 is provided on the third semiconductor layer 23. On the n-type semiconductor layer 13A of the first semiconductor layer 12, a lower n-electrode 26 electrically connected to the n-type semiconductor layer 13A is provided. FIG. 1 is a cross-sectional view taken along the line AA shown in the top view of FIG. The upper n-electrode 25 forming region in the top view of FIG. 2 is hatched.

第1反射鏡11は、互いに異なる組成及び活性層15からの出射光に対して互いに異なる屈折率を有する半導体層が交互に複数層積層された多層膜反射鏡である。第1反射鏡11を構成する第1組成の半導体層A1及び半導体層A1とは異なる屈折率を有する第2組成の半導体層B1の層厚は、面発光レーザ10の発振波長λの1/4を各層の屈折率nで除した値(λ/4n)となるように設計され、第1反射鏡11は、高反射のミラーとして形成されている。 The first reflecting mirror 11 is a multilayer film reflecting mirror in which a plurality of semiconductor layers having different compositions and different refractive indexes with respect to the emitted light from the active layer 15 are alternately laminated. The layer thickness of the semiconductor layer A1 of the first composition constituting the first reflecting mirror 11 and the semiconductor layer B1 of the second composition having a refractive index different from that of the semiconductor layer A1 is 1/4 of the oscillation wavelength λ of the surface emitting laser 10. Is designed to be a value (λ / 4n) divided by the refractive index n of each layer, and the first reflecting mirror 11 is formed as a highly reflective mirror.

つまり、第1反射鏡11は、半導体材料からなる分布ブラッグ反射器(DBR:Distributed Bragg Reflector)、すなわち半導体DBRである。本実施例において、第1反射鏡11は、AlInN層A1及びGaN層B1が交互に積層されて形成されている。AlInN層A1及びGaN層B1が交互に積層される積層数は、所望の反射率に応じて設定することができる。例えばAlInN層A1と、GaN層B1とを交互に積層して40.5ペア(すなわち、AlInN層A1が41層、GaN層B1が40層)とすることができる。なお、本実施例において、AlInN層A1及びGaN層B1には不純物はドープされていない。 That is, the first reflector 11 is a distributed Bragg reflector (DBR) made of a semiconductor material, that is, a semiconductor DBR. In this embodiment, the first reflecting mirror 11 is formed by alternately stacking AlInN layer A1 and GaN layer B1. The number of layers in which the AlInN layer A1 and the GaN layer B1 are alternately laminated can be set according to a desired reflectance. For example, the AlInN layer A1 and the GaN layer B1 can be alternately laminated to form a 40.5 pair (that is, the AlInN layer A1 is 41 layers and the GaN layer B1 is 40 layers). In this embodiment, the AlInN layer A1 and the GaN layer B1 are not doped with impurities.

n型半導体層(第1半導体層)13は、例えばSiをドープしたn−GaNである。
活性層15は多重量子井戸層(MQW:Multiple Quantum Well)であり、例えば障壁層としてのGaN層と井戸層としてのGaInN層から構成されている。p型半導体層(第2半導体層)21はp型半導体層21A及びp型半導体層21Bからなる。p型半導体層21Aは例えばMgドープAlGaN電子障壁層であり、p型半導体層21Bは例えばMgドープしたp−GaN層からなる。
The n-type semiconductor layer (first semiconductor layer) 13 is, for example, Si-doped n-GaN.
The active layer 15 is a multiple quantum well layer (MQW), and is composed of, for example, a GaN layer as a barrier layer and a GaInN layer as a well layer. The p-type semiconductor layer (second semiconductor layer) 21 is composed of a p-type semiconductor layer 21A and a p-type semiconductor layer 21B. The p-type semiconductor layer 21A is, for example, an Mg-doped AlGaN electron barrier layer, and the p-type semiconductor layer 21B is, for example, an Mg-doped p-GaN layer.

なお、第1半導体層としてのn型半導体層13は、少なくとも1の半導体層から構成されていればよい。また、第2半導体層としてのp型半導体層21は、少なくとも1の半導体層から構成されていれば良い。例えばp型半導体層21はMgドープしたp−GaN層のみから構成されていても良い。なお、本実施例において、n型半導体層13が2層に分かれて形成されている場合において、一方をn型半導体層13A、他方をn型半導体層13Bと称する。 The n-type semiconductor layer 13 as the first semiconductor layer may be composed of at least one semiconductor layer. Further, the p-type semiconductor layer 21 as the second semiconductor layer may be composed of at least one semiconductor layer. For example, the p-type semiconductor layer 21 may be composed of only the Mg-doped p-GaN layer. In this embodiment, when the n-type semiconductor layer 13 is formed by being divided into two layers, one is referred to as an n-type semiconductor layer 13A and the other is referred to as an n-type semiconductor layer 13B.

トンネル接合層22は、高濃度p型半導体層22A及び高濃度n型半導体層22Bがこの順にp型半導体層21上に形成されている。高濃度p型半導体層22Aは、例えば高濃度のMgがドープされたGaInN層である。高濃度p型半導体層22Aの不純物としてのMg濃度は、例えば5×1019cm-3〜1×1021cm-3程度、より詳細には、1×1020cm-3〜3×1020cm-3程度が好ましい。 In the tunnel junction layer 22, a high-concentration p-type semiconductor layer 22A and a high-concentration n-type semiconductor layer 22B are formed on the p-type semiconductor layer 21 in this order. The high-concentration p-type semiconductor layer 22A is, for example, a GaInN layer doped with a high-concentration Mg. The Mg concentration of the high-concentration p-type semiconductor layer 22A as an impurity is, for example, about 5 × 10 19 cm -3 to 1 × 10 21 cm -3 , more specifically, 1 × 10 20 cm -3 to 3 × 10 20. About cm -3 is preferable.

高濃度n型半導体層22Bは、例えば高濃度のSiがドープされたGaN層である。高濃度n型半導体層22Bの不純物としてのSi濃度は、例えば1×1020cm-3〜1×1021cm-3程度、より詳細には、3×1020cm-3〜6×1020cm-3程度が好ましい。 The high-concentration n-type semiconductor layer 22B is, for example, a GaN layer doped with high-concentration Si. The Si concentration of the high-concentration n-type semiconductor layer 22B as an impurity is, for example, about 1 × 10 20 cm -3 to 1 × 10 21 cm -3 , more specifically, 3 × 10 20 cm -3 to 6 × 10 20. About cm -3 is preferable.

トンネル接合層22上に、n型半導体層(第3半導体層)23が形成されている。すなわち、第3半導体層(n型半導体層)23は、第2半導体層(p型半導体層)21に対して、反対の導電型を有している。n型半導体層23は、トンネル接合層22上に形成されており、第2半導体層21及び第3半導体層23は、トンネル接合層22によって、第2半導体層21及び第3半導体層23の全体に渡って互いに分離されて設けられている。 An n-type semiconductor layer (third semiconductor layer) 23 is formed on the tunnel junction layer 22. That is, the third semiconductor layer (n-type semiconductor layer) 23 has a conductive type opposite to that of the second semiconductor layer (p-type semiconductor layer) 21. The n-type semiconductor layer 23 is formed on the tunnel junction layer 22, and the second semiconductor layer 21 and the third semiconductor layer 23 are formed by the tunnel junction layer 22 as a whole of the second semiconductor layer 21 and the third semiconductor layer 23. It is provided separately from each other.

図3(a)は、図1の破線に囲まれた部分Rを示す部分拡大図である。本実施例においては、図3(a)に示すように、第2半導体層21、トンネル接合層22及び第3半導体層23は、共通の側壁(本実施例において、円柱形状の側壁)を有している場合について説明するが、これに限らない。 FIG. 3A is a partially enlarged view showing a portion R surrounded by a broken line in FIG. In this embodiment, as shown in FIG. 3A, the second semiconductor layer 21, the tunnel junction layer 22, and the third semiconductor layer 23 have a common side wall (a cylindrical side wall in this embodiment). The case where this is done will be described, but the present invention is not limited to this.

例えば、図3(b)に示すように、第3半導体層23が、トンネル接合層22及び第2半導体層21に対して窪んで形成されていてもよい。すなわち、第3半導体層23は、トンネル接合層22及び第2半導体層21の共通の側壁に対して、窪んだ側壁を有していてもよい。また、図3(c)に示すように、第3半導体層23及びトンネル接合層22の共通の側壁が、第2半導体層21の側壁に対して、窪んだ側壁を有していてもよい。 For example, as shown in FIG. 3B, the third semiconductor layer 23 may be formed recessed with respect to the tunnel junction layer 22 and the second semiconductor layer 21. That is, the third semiconductor layer 23 may have a recessed side wall with respect to the common side wall of the tunnel junction layer 22 and the second semiconductor layer 21. Further, as shown in FIG. 3C, the common side wall of the third semiconductor layer 23 and the tunnel junction layer 22 may have a recessed side wall with respect to the side wall of the second semiconductor layer 21.

つまり、共通の側壁を有しているか否かに関わらず、第2半導体層21及び第3半導体層23が、トンネル接合層22によって、第2半導体層21及び第3半導体層23の全体に渡って互いに分離されて設けられていればよい。なお、第3半導体層としてのn型半導体層23は、少なくとも1の半導体層から構成されていればよい。本実施例において、n型半導体層23は、Siがドープされたn型GaN層として説明する。 That is, regardless of whether or not they have a common side wall, the second semiconductor layer 21 and the third semiconductor layer 23 are spread over the entire second semiconductor layer 21 and the third semiconductor layer 23 by the tunnel junction layer 22. It suffices if they are provided separately from each other. The n-type semiconductor layer 23 as the third semiconductor layer may be composed of at least one semiconductor layer. In this embodiment, the n-type semiconductor layer 23 will be described as a Si-doped n-type GaN layer.

n型半導体層23上には、第2反射鏡24が配されている。本実施例において、第2反射鏡24は誘電体層A2と、誘電体層A2とは異なる屈折率を有する誘電体層B2とが交互に複数層積層されて構成されている。本実施例において第2反射鏡24は誘電体材料からなる分布ブラッグ反射器、すなわち誘電体DBRであり、SiO2層A2とNb25層B2とが交互に積層されている。第2反射鏡24は、他にAl23層とNb25、TiO2とSiO2等の透光性絶縁体の組み合わせにより形成されていてもよい。 A second reflecting mirror 24 is arranged on the n-type semiconductor layer 23. In this embodiment, the second reflecting mirror 24 is configured by alternately stacking a plurality of layers of the dielectric layer A2 and the dielectric layer B2 having a refractive index different from that of the dielectric layer A2. In this embodiment, the second reflector 24 is a distributed Bragg reflector made of a dielectric material, that is, a dielectric DBR, in which SiO 2 layer A2 and Nb 2 O 5 layer B2 are alternately laminated. The second reflecting mirror 24 may also be formed by a combination of a translucent insulator such as Al 2 O 3 layer and Nb 2 O 5 , TiO 2 and SiO 2.

図4(a)は、図1に示す第1半導体層12の破線で囲まれた部分R2を拡大して示す部分拡大図である。第1半導体層12は、n型半導体層13A及びn型半導体層13Bから構成されている。本実施例において、第1半導体層12は、n型半導体層13の側壁よりも内側に窪んだ側壁RSを有する半導体層14Rを有している。 FIG. 4A is a partially enlarged view showing an enlarged portion R2 of the first semiconductor layer 12 shown in FIG. 1 surrounded by a broken line. The first semiconductor layer 12 is composed of an n-type semiconductor layer 13A and an n-type semiconductor layer 13B. In this embodiment, the first semiconductor layer 12 has a semiconductor layer 14R having a side wall RS recessed inward from the side wall of the n-type semiconductor layer 13.

すなわち、窪んだ半導体層14Rは、半導体層14Rに隣接し、半導体層14Rを挟む上層のn型半導体層13B及び下層のn型半導体層13Aの側壁よりも内側に窪んだ半導体層として形成されている。そして、側壁RSの外側には間隙G14が形成されている。なお、図4(b)に示すように、半導体層14Rの上層は、活性層15であってもよい。また、本実施例において、内側に窪んだ半導体層14Rは、Al(アルミニウム)を含んでいる。 That is, the recessed semiconductor layer 14R is formed as a recessed semiconductor layer adjacent to the semiconductor layer 14R and inside the side wall of the upper n-type semiconductor layer 13B and the lower n-type semiconductor layer 13A sandwiching the semiconductor layer 14R. There is. A gap G14 is formed on the outside of the side wall RS. As shown in FIG. 4B, the upper layer of the semiconductor layer 14R may be the active layer 15. Further, in this embodiment, the semiconductor layer 14R recessed inward contains Al (aluminum).

当該内側に窪んだ半導体層14Rは、例えば、n型半導体層13と共通の側壁を有する半導体層(半導体層14と称する)に対するウェットエッチングにより形成できる。n型半導体層13及び半導体構造層27に対するエッチングレートよりも半導体層14に対するエッチングレートが高く、選択比の大きいエッチング液を用いることで、n型半導体層13A及びn型半導体層13Bを含む半導体構造層27よりも内側に窪んだ側壁RSが形成され、内側に窪んだ半導体層14Rを形成することができる。 The semiconductor layer 14R recessed inside can be formed, for example, by wet etching on a semiconductor layer (referred to as a semiconductor layer 14) having a side wall common to that of the n-type semiconductor layer 13. A semiconductor structure including the n-type semiconductor layer 13A and the n-type semiconductor layer 13B by using an etching solution having a higher etching rate for the semiconductor layer 14 than the etching rate for the n-type semiconductor layer 13 and the semiconductor structure layer 27 and a large selectivity. The side wall RS recessed inward from the layer 27 is formed, and the semiconductor layer 14R recessed inward can be formed.

上記したような選択比の大きいエッチング液による選択エッチングによって、窪んだ半導体層14Rを形成できる半導体層として、例えば、Al(アルミニウム)を組成に含む窒化物半導体層が挙げられる。例えば、AlxInyGa(1-x-y)N系半導体層(0<x<1、0≦y<1)を用いて組成比を適宜調整すれば、組成にAlを含まないGaN系半導体層に対するエッチング選択性を得ることができる。特にはGaを含まないAlxInyN(x+y=1)が好ましく、さらには0.15≦x≦0.215であることが好ましい。また、半導体層14よりも選択比の小さい半導体層として、組成にAlを含まない窒化物半導体層、例えば、InyGa(1-y)N系半導体層(0≦y<1)が挙げられる。 Examples of the semiconductor layer capable of forming the recessed semiconductor layer 14R by selective etching with an etching solution having a large selective ratio as described above include a nitride semiconductor layer containing Al (aluminum) in its composition. For example, if the composition ratio is appropriately adjusted by using an Al x In y Ga (1-xy) N-based semiconductor layer (0 <x <1, 0 ≦ y <1), a GaN-based semiconductor layer containing no Al in the composition can be used. Etching selectivity can be obtained. In particular, Ga-free Al x In y N (x + y = 1) is preferable, and 0.15 ≦ x ≦ 0.215 is more preferable. Further, as a semiconductor layer having a smaller selection ratio than the semiconductor layer 14, a nitride semiconductor layer containing no Al in the composition, for example, an In y Ga (1-y) N-based semiconductor layer (0 ≦ y <1) can be mentioned. ..

[面発光レーザ10の電流狭窄構造]
次に、面発光レーザ10の電流狭窄構造について説明する。トンネル接合層22は、トンネルダイオードの特性を有するトンネル接合を有している。トンネル接合では、一般にダイオードが示す整流特性と異なり、n層からp層に向かって低い抵抗で電流が流れ得る。従って、トンネル接合層22において、高濃度n型半導体層22Bから高濃度p型半導体層22Aに向かって電流を流すことができる。すなわち、上部n電極25から下部n電極26に電流を流すことができる。
[Current constriction structure of surface emitting laser 10]
Next, the current constriction structure of the surface emitting laser 10 will be described. The tunnel junction layer 22 has a tunnel junction having the characteristics of a tunnel diode. In a tunnel junction, unlike the rectification characteristics generally exhibited by a diode, a current can flow from the n layer to the p layer with a low resistance. Therefore, in the tunnel junction layer 22, a current can flow from the high-concentration n-type semiconductor layer 22B toward the high-concentration p-type semiconductor layer 22A. That is, a current can be passed from the upper n electrode 25 to the lower n electrode 26.

上部n電極25からの電流は、n型半導体層23を横方向に広がって流れ、トンネル接合層22を低い抵抗で通過し、p型半導体層21に流れる。p型半導体層21、活性層15、n型半導体層12を通過した電流は、窪んだ半導体層14Rによって電流狭窄される。間隙G14には半導体層が存在せず、例えば空気が存在する。従って、電流は間隙G14には流れずに、窪んだ半導体層14Rの領域に流れ、電流は狭窄される。 The current from the upper n-electrode 25 spreads laterally through the n-type semiconductor layer 23, passes through the tunnel junction layer 22 with a low resistance, and flows to the p-type semiconductor layer 21. The current that has passed through the p-type semiconductor layer 21, the active layer 15, and the n-type semiconductor layer 12 is current-constricted by the recessed semiconductor layer 14R. The semiconductor layer does not exist in the gap G14, for example, air exists. Therefore, the current does not flow in the gap G14 but flows in the region of the recessed semiconductor layer 14R, and the current is narrowed.

すなわち、面発光レーザ10に流れる電流は、n型半導体層23及びトンネル接合層22を横方向に広がって低抵抗で流れ、窪んだ半導体層14Rによって効率良く電流狭窄される。 That is, the current flowing through the surface emitting laser 10 spreads laterally through the n-type semiconductor layer 23 and the tunnel junction layer 22 and flows with low resistance, and the current is efficiently narrowed by the recessed semiconductor layer 14R.

一方、トンネル接合層22は、電流狭窄構造ではない。例えば、トンネル接合層のドライエッチングによる電流狭窄層、及び当該ドライエッチングされた表面に半導体層を成長させた埋め込み層よる電流狭窄構造において、ドライエッチング層と埋め込み層の界面(特に側壁)に欠陥が生じ易い。そして、欠陥の生じた当該界面付近に電流が流れ易くなり、リークパスとなる場合がある。しかし、本実施例のトンネル接合層22においては、下層である第2半導体層21の表面の全体に渡ってトンネル接合層22が形成されている。また、トンネル接合層22上の全面に渡って形成された上層としての第3半導体層23を有しており、リークパスが生じ得るような構成を有していない。 On the other hand, the tunnel junction layer 22 does not have a current constriction structure. For example, in a current constriction layer by dry etching of a tunnel junction layer and a current constriction structure by an embedded layer in which a semiconductor layer is grown on the dry-etched surface, a defect is found at the interface (particularly the side wall) between the dry etching layer and the embedded layer. It is easy to occur. Then, a current tends to flow in the vicinity of the interface where the defect has occurred, which may result in a leak path. However, in the tunnel junction layer 22 of this embodiment, the tunnel junction layer 22 is formed over the entire surface of the lower second semiconductor layer 21. Further, it has a third semiconductor layer 23 as an upper layer formed over the entire surface of the tunnel junction layer 22, and does not have a configuration in which a leak path can occur.

また、上記した構成とは別の電流狭窄構造として、透明電極及び絶縁層を用いた電流狭窄構造が挙げられる。透明電極及び絶縁層を用いた電流狭窄構造において、例えばITOなどの透明電極はp型半導体層に接触して設けられている。当該透明電極は、p型半導体層との間の接触抵抗が高いこと、透明電極による光吸収が大きいことなどが、面発光レーザの特性の劣化に繋がる場合がある。 Further, as a current constriction structure different from the above-described configuration, a current constriction structure using a transparent electrode and an insulating layer can be mentioned. In a current constriction structure using a transparent electrode and an insulating layer, a transparent electrode such as ITO is provided in contact with a p-type semiconductor layer. The transparent electrode has a high contact resistance with the p-type semiconductor layer, a large amount of light absorption by the transparent electrode, and the like may lead to deterioration of the characteristics of the surface emitting laser.

しかし、面発光レーザ10においては、トンネル接合層22及び窪んだ半導体層14Rによる電流狭窄構造を有しており、透明電極及び絶縁層による電流狭窄構造は有していない。p型半導体層21には、トンネル接合層22からの電流が流れる。従って、透明電極による光吸収や透明電極とp型半導体層21との間の接触抵抗は生じない。従って、面発光レーザ10は、リーク電流が少なく低抵抗の電流狭窄構造及び電流経路を有している。また、面発光レーザ10は、レーザ光の経路における光の吸収も少なく、高出力で発振特性に優れている。 However, the surface emitting laser 10 has a current constriction structure due to the tunnel junction layer 22 and the recessed semiconductor layer 14R, and does not have a current constriction structure due to the transparent electrode and the insulating layer. A current from the tunnel junction layer 22 flows through the p-type semiconductor layer 21. Therefore, light absorption by the transparent electrode and contact resistance between the transparent electrode and the p-type semiconductor layer 21 do not occur. Therefore, the surface emitting laser 10 has a current constriction structure and a current path with a small leakage current and low resistance. Further, the surface emitting laser 10 absorbs less light in the path of the laser light, has a high output, and is excellent in oscillation characteristics.

加えて、窪んだ半導体層14Rは横モード制御の機能も有している。活性層15から放出される光は、第1反射鏡11と第2反射鏡24との間において、基板17に対して垂直方向に反射を繰り返して共振状態に至り、レーザ発振を行う。レーザ光の一部は第2反射鏡24あるいは第1反射鏡11を透過して外部に取り出される。従って、面発光レーザ10は、基板17に対して垂直な方向にレーザ光を出射する。 In addition, the recessed semiconductor layer 14R also has a function of transverse mode control. The light emitted from the active layer 15 is repeatedly reflected in the direction perpendicular to the substrate 17 between the first reflecting mirror 11 and the second reflecting mirror 24 to reach a resonance state, and laser oscillation is performed. A part of the laser beam passes through the second reflecting mirror 24 or the first reflecting mirror 11 and is taken out to the outside. Therefore, the surface emitting laser 10 emits laser light in a direction perpendicular to the substrate 17.

当該共振状態は、上記したように、第1反射鏡11及び第2反射鏡24が分布ブラッグ反射鏡を形成していることによって成立している。活性層15から放出される放射光の波長に合わせて、当該放射光を反射するように第1反射鏡11及び第2反射鏡24を構成する各層の層厚が設計されているため、各層の各境界面からの反射波の位相が揃い、高い反射率が得られることによって共振状態が得られる。 As described above, the resonance state is established by the first reflecting mirror 11 and the second reflecting mirror 24 forming a distributed Bragg reflector. Since the layer thickness of each layer constituting the first reflecting mirror 11 and the second reflecting mirror 24 is designed so as to reflect the radiated light according to the wavelength of the radiated light emitted from the active layer 15, the layer thickness of each layer is designed. A resonance state can be obtained by aligning the phases of the reflected waves from each interface and obtaining a high reflectance.

一方で、図4(a)に示すように、n型半導体層12において、活性層15から放出される光の経路内に、内側に窪んだ半導体層14R及び間隙G14が存在する。間隙G14は、窪んだ半導体層14Rよりも低い屈折率を有している。従って、レーザ光のフィールドは、窪んだ半導体層14Rに閉じ込められ、横モード制御がなされる。 On the other hand, as shown in FIG. 4A, in the n-type semiconductor layer 12, the semiconductor layer 14R and the gap G14 recessed inward are present in the path of the light emitted from the active layer 15. The gap G14 has a lower refractive index than the recessed semiconductor layer 14R. Therefore, the field of the laser beam is confined in the recessed semiconductor layer 14R, and the transverse mode is controlled.

横モード制御された出射光は、効率良くレンズやファイバへ結合することができる。また、電流や温度などの駆動条件の変化に対して安定な横モードを維持することができる。なお、間隙14は、空隙(空気が存在)あるいは半導体層14Rよりも低屈折率の材料などが充填されていてもよい。 The emitted light controlled in the transverse mode can be efficiently coupled to the lens or fiber. In addition, a stable transverse mode can be maintained against changes in driving conditions such as current and temperature. The gap 14 may be filled with a void (in the presence of air) or a material having a refractive index lower than that of the semiconductor layer 14R.

また、図4(a)に示すように、窪んだn型半導体層14Rと活性層15との層厚方向の距離Dをとする。このとき、窪んだn型半導体層14Rは、距離Dがλ/2navのk倍(kは自然数)となる位置に形成されていることが望ましい。λは面発光レーザ10の発振波長、navは活性層15と窪んだn型半導体層14Rとの間に形成された半導体層の平均屈折率である。 Further, as shown in FIG. 4A, the distance D between the recessed n-type semiconductor layer 14R and the active layer 15 in the layer thickness direction is defined as. At this time, it is desirable that the recessed n-type semiconductor layer 14R is formed at a position where the distance D is k times λ / 2 n av (k is a natural number). the oscillation wavelength of λ surface emitting laser 10, n av is the average refractive index of the semiconductor layer formed between the active layer 15 and the recessed n-type semiconductor layer 14R.

距離Dは、活性層15及び窪んだn型半導体層14Rの層厚方向における中心位置間の距離(中心間距離)であることが好ましい。活性層15からの放射光によって発生した定在波の腹を窪んだn型半導体層14Rに整合させることで、高い横モード制御効果を得ることができる。 The distance D is preferably the distance between the center positions of the active layer 15 and the recessed n-type semiconductor layer 14R in the layer thickness direction (inter-center distance). A high transverse mode control effect can be obtained by matching the standing wave generated by the synchrotron radiation from the active layer 15 with the recessed n-type semiconductor layer 14R.

以上、説明したように、面発光レーザ10は、窪んだ半導体層14Rに電流が集中して流れる電流狭窄構造を有しており、リーク電流が少ない構造を有している。また、トンネル接合層22によって低抵抗の電流経路が確保されている。従って、安定性の高い電流経路を確保することができ、長寿命で信頼性の高い面発光レーザ10を提供することができる。また、横モード制御性に優れ、効率良くレンズやファイバへ結合することができ、電流や温度などの駆動条件の変化に対して安定な横モードを維持することができる。従って、発振特性、安定性、信頼性に優れた面発光レーザ10を提供することができる。 As described above, the surface emitting laser 10 has a current constriction structure in which a current concentrates and flows in the recessed semiconductor layer 14R, and has a structure in which a leakage current is small. Further, a low resistance current path is secured by the tunnel junction layer 22. Therefore, a highly stable current path can be secured, and the surface emitting laser 10 having a long life and high reliability can be provided. In addition, it has excellent transverse mode controllability, can be efficiently coupled to a lens or fiber, and can maintain a stable transverse mode against changes in driving conditions such as current and temperature. Therefore, it is possible to provide the surface emitting laser 10 having excellent oscillation characteristics, stability, and reliability.

なお、窪んだ半導体層14Rがn型半導体層12に設けられている例について説明したが、これに限らない。p型半導体層21又はn型半導体層23に設けられていても良い。つまり、第1半導体層(n型半導体層)12、第2半導体層(p型半導体層)21、第3半導体層(n型半導体層)23のうち少なくとも1に設けられていればよい。なお、窪んだ半導体層14Rは、活性層15からの積層方向の距離D(図4(a)参照)が小さい位置に設けることが好ましい。 An example in which the recessed semiconductor layer 14R is provided in the n-type semiconductor layer 12 has been described, but the present invention is not limited to this. It may be provided on the p-type semiconductor layer 21 or the n-type semiconductor layer 23. That is, it may be provided in at least one of the first semiconductor layer (n-type semiconductor layer) 12, the second semiconductor layer (p-type semiconductor layer) 21, and the third semiconductor layer (n-type semiconductor layer) 23. The recessed semiconductor layer 14R is preferably provided at a position where the distance D (see FIG. 4A) from the active layer 15 in the stacking direction is small.

また、窪んだn型半導体層14Rは、積層方向において不純物濃度が均一ではなく、不純物濃度分布を有するように形成されていることが好ましい。例えば、窪んだn型半導体層14Rは、窪んだn型半導体層14Rの上層又は下層との界面で高濃度となるように不純物がドープされていることが好ましい。より詳細には、窪んだn型半導体層14Rは、窪んだn型半導体層14Rの上層との界面又は下層との界面において、不純物濃度が高濃度となるようにドープされていることが好ましい。これにより、界面の電気抵抗を低減することができる。 Further, it is preferable that the recessed n-type semiconductor layer 14R is formed so that the impurity concentration is not uniform in the stacking direction and has an impurity concentration distribution. For example, the recessed n-type semiconductor layer 14R is preferably doped with impurities so as to have a high concentration at the interface with the upper layer or the lower layer of the recessed n-type semiconductor layer 14R. More specifically, the recessed n-type semiconductor layer 14R is preferably doped so that the impurity concentration is high at the interface with the upper layer or the interface with the lower layer of the recessed n-type semiconductor layer 14R. Thereby, the electric resistance at the interface can be reduced.

本実施例においては、第1反射鏡11、半導体構造層27、第2反射鏡24からなる半導体積層体LYは、積層方向すなわち半導体積層体LYの半導体層に垂直な方向の軸を中心軸CAとした回転対称形状を有している。回転対称形状としては、例えば楕円柱を含む円柱、角柱、正多角柱などが挙げられる。本実施例において、窪んだ半導体層14Rも半導体積層体LYと同軸の回転対称形状を有している。具体的には、半導体積層体LY及び窪んだ半導体層14Rは同軸の円柱形状を有している。 In this embodiment, the semiconductor laminate LY composed of the first reflector 11, the semiconductor structure layer 27, and the second reflector 24 has a central axis CA about an axis in the lamination direction, that is, a direction perpendicular to the semiconductor layer of the semiconductor laminate LY. It has a rotationally symmetric shape. Examples of the rotationally symmetric shape include a cylinder including an elliptical column, a prism, a regular polygonal column, and the like. In this embodiment, the recessed semiconductor layer 14R also has a rotationally symmetric shape coaxial with the semiconductor laminate LY. Specifically, the semiconductor laminate LY and the recessed semiconductor layer 14R have a coaxial cylindrical shape.

なお、半導体積層体LYは、必ずしも回転対称形状でなくともよい。また、窪んだ半導体層14Rは、中心軸CAに関して回転対称形状を有することが好ましいが、これに限らない。窪んだ半導体層14Rは、所望のビームプロファイル又は横モード制御に応じた形状を有していれば良い。 The semiconductor laminate LY does not necessarily have to have a rotationally symmetric shape. Further, the recessed semiconductor layer 14R preferably has a rotationally symmetric shape with respect to the central axis CA, but is not limited to this. The recessed semiconductor layer 14R may have a shape corresponding to a desired beam profile or transverse mode control.

以上、詳細に説明したように、面発光レーザ10によれば、リーク電流が少なく低抵抗の電流狭窄構造及び電流経路を有していることで、信頼性が高く、長寿命の面発光レーザを提供することができる。また、光の損失が少なく、横モード制御性に優れ、発振特性、安定性、信頼性に優れた面発光レーザを提供することができる。 As described in detail above, the surface emitting laser 10 has a low leakage current, a low resistance current constriction structure, and a current path, so that the surface emitting laser with high reliability and long life can be obtained. Can be provided. Further, it is possible to provide a surface emitting laser having low light loss, excellent transverse mode controllability, and excellent oscillation characteristics, stability, and reliability.

図5(a)及び図5(b)を参照し、実施例2に係る面発光レーザ30について説明する。図5(a)は、面発光レーザ30の出射面に対して垂直な積層方向の中心軸CAを含む断面を示す断面図である。面発光レーザ30において、実施例1の面発光レーザ10と実質的に同一又は等価な部分には同一の参照符号を付している。
[面発光レーザ30の構成]
図5(a)に示すように、面発光レーザ30は、第1半導体層32、活性層15、第2半導体層21、トンネル接合層22、第3半導体層23からなる半導体構造層47を有する。また、面発光レーザ30は、半導体構造層47を介して互いに対向して配置された第1反射鏡31及び第2反射鏡24を有する。
The surface emitting laser 30 according to the second embodiment will be described with reference to FIGS. 5 (a) and 5 (b). FIG. 5A is a cross-sectional view showing a cross section including the central axis CA in the stacking direction perpendicular to the emission surface of the surface emitting laser 30. In the surface emitting laser 30, substantially the same or equivalent portions as those of the surface emitting laser 10 of the first embodiment are designated by the same reference numerals.
[Structure of surface emitting laser 30]
As shown in FIG. 5A, the surface emitting laser 30 has a semiconductor structural layer 47 composed of a first semiconductor layer 32, an active layer 15, a second semiconductor layer 21, a tunnel junction layer 22, and a third semiconductor layer 23. .. Further, the surface emitting laser 30 has a first reflecting mirror 31 and a second reflecting mirror 24 arranged so as to face each other with the semiconductor structure layer 47 interposed therebetween.

第1反射鏡31、第1半導体層32、活性層15、第2半導体層21、トンネル接合層22、第3半導体層23がこの順に、n型下地層36上に形成されている。n型下地層36はSiがドープされたn−GaN層であり、n−GaNからなるn型基板37上に形成されている。第3半導体層23上には、第3半導体層23に電気的に接続された上部n電極25が設けられている。また、n型下地層36に電気的に接続された下部n電極46が設けられている。 The first reflecting mirror 31, the first semiconductor layer 32, the active layer 15, the second semiconductor layer 21, the tunnel junction layer 22, and the third semiconductor layer 23 are formed on the n-type base layer 36 in this order. The n-type base layer 36 is a Si-doped n-GaN layer, and is formed on an n-type substrate 37 made of n-GaN. An upper n electrode 25 electrically connected to the third semiconductor layer 23 is provided on the third semiconductor layer 23. Further, a lower n electrode 46 electrically connected to the n-type base layer 36 is provided.

第1反射鏡31は、実施例1の第1反射鏡11と同様に、半導体DBRであり、第1組成の半導体層A3及び半導体層A3とは異なる屈折率を有する第2組成の半導体層B3から構成されている。第1反射鏡31は、第1組成の半導体層A3及び第2組成の半導体層B3にそれぞれ不純物がドープされてn型半導体層となっている点において、実施例1の第1反射鏡11と異なっている。本実施例において、第1組成の半導体層A3は、Siがドープされたn−AlInNであり、第2組成の半導体層B3は、Siがドープされたn−GaNである。つまり、第1反射鏡31は、n−AlInN層A3及びn−GaN層B3が交互に複数層積層されて形成されている。 The first reflecting mirror 31 is a semiconductor DBR like the first reflecting mirror 11 of the first embodiment, and is a semiconductor layer A3 having a first composition and a semiconductor layer B3 having a second composition having a refractive index different from that of the semiconductor layer A3. It is composed of. The first reflecting mirror 31 is different from the first reflecting mirror 11 of the first embodiment in that impurities are doped into the semiconductor layer A3 having the first composition and the semiconductor layer B3 having the second composition to form an n-type semiconductor layer. It's different. In this embodiment, the semiconductor layer A3 having the first composition is n-AlInN doped with Si, and the semiconductor layer B3 having the second composition is n-GaN doped with Si. That is, the first reflecting mirror 31 is formed by alternately stacking a plurality of n-AlInN layers A3 and n-GaN layers B3.

図5(b)は、図5(a)中の破線で囲まれた部分R3を拡大して示す部分拡大断面図である。上記したように、第1反射鏡31は、第1組成の半導体層A3及び第2組成の半導体層B3が交互に複数層積層されて形成されている。このうち活性層15に近い方から少なくとも1層の半導体層A3は、半導体層A3を挟む半導体層B1の側壁よりも内側に窪んだ側壁RS2を有している。以下においては、側壁RS2を有する半導体層A3を半導体層A3Rとして説明する。すなわち、半導体層A3Rは、半導体層A3Rを挟む半導体層B3、すなわち半導体層A3Rに隣接し、半導体層A3Rを挟む上層の半導体層B3及び下層の半導体層B3の側壁よりも内側に窪んだ半導体層として形成されている。そして、側壁RS2の外側には、上層の半導体層B3及び下層の半導体層B3に挟まれた間隙G31が形成されている。 FIG. 5B is a partially enlarged cross-sectional view showing an enlarged portion R3 surrounded by a broken line in FIG. 5A. As described above, the first reflecting mirror 31 is formed by alternately stacking a plurality of layers of the semiconductor layer A3 having the first composition and the semiconductor layer B3 having the second composition. Of these, at least one semiconductor layer A3 from the side closer to the active layer 15 has a side wall RS2 recessed inward from the side wall of the semiconductor layer B1 sandwiching the semiconductor layer A3. In the following, the semiconductor layer A3 having the side wall RS2 will be described as the semiconductor layer A3R. That is, the semiconductor layer A3R is a semiconductor layer that is adjacent to the semiconductor layer B3 that sandwiches the semiconductor layer A3R, that is, a semiconductor layer that is recessed inward from the side walls of the upper semiconductor layer B3 and the lower semiconductor layer B3 that sandwich the semiconductor layer A3R. Is formed as. A gap G31 sandwiched between the upper semiconductor layer B3 and the lower semiconductor layer B3 is formed on the outer side of the side wall RS2.

当該内側に窪んだ半導体層A3Rは、例えばウェットエッチングにより形成できる。半導体層B3及び半導体構造層47に対するエッチングレートよりも半導体層A3に対するエッチングレートが高く、選択比の大きいエッチング液を用いることで、半導体層B3及び半導体構造層47よりも内側に窪んだ側壁RS2が形成され、内側に窪んだ半導体層A3Rを形成することができる。 The semiconductor layer A3R recessed inside can be formed by, for example, wet etching. By using an etching solution having a higher etching rate for the semiconductor layer A3 than the etching rate for the semiconductor layer B3 and the semiconductor structure layer 47 and a large selectivity, the side wall RS2 recessed inward from the semiconductor layer B3 and the semiconductor structure layer 47 can be formed. The semiconductor layer A3R formed and recessed inward can be formed.

[面発光レーザ30の電流狭窄構造]
上記したように、トンネル接合層22において、高濃度n型半導体層22Bから高濃度p型半導体層22Aに向かって電流を流すことができる。上部n電極25からの電流は、n型半導体層23を横方向に広がって流れ、トンネル接合層22を低い抵抗で通過し、p型半導体層21に流れる。本実施例において、p型半導体層21からの電流は、活性層15及び第1半導体層32を通り、第1反射鏡31、n型下地層36、及びn型基板37を通って下部n電極46に流れる。従って、上部n電極25から下部n電極46に向かって電流を流すことができる。
[Current constriction structure of surface emitting laser 30]
As described above, in the tunnel junction layer 22, a current can flow from the high-concentration n-type semiconductor layer 22B toward the high-concentration p-type semiconductor layer 22A. The current from the upper n-electrode 25 spreads laterally through the n-type semiconductor layer 23, passes through the tunnel junction layer 22 with a low resistance, and flows to the p-type semiconductor layer 21. In this embodiment, the current from the p-type semiconductor layer 21 passes through the active layer 15 and the first semiconductor layer 32, passes through the first reflecting mirror 31, the n-type base layer 36, and the n-type substrate 37, and passes through the lower n-electrode. It flows to 46. Therefore, a current can flow from the upper n electrode 25 toward the lower n electrode 46.

n型半導体層32を通過した電流は、第1反射鏡31に流れ、窪んだ半導体層A3Rによって電流狭窄される。すなわち、電流は第1反射鏡31が有する間隙G31には流れず、窪んだ半導体層A3Rの領域に集中して流れる。つまり、面発光レーザ30は、n型半導体層23及びトンネル接合層22を横方向に広がって低抵抗で流れる電流が、窪んだ半導体層A3Rによって狭窄される電流狭窄構造を有している。 The current that has passed through the n-type semiconductor layer 32 flows through the first reflecting mirror 31, and the current is narrowed by the recessed semiconductor layer A3R. That is, the current does not flow in the gap G31 of the first reflecting mirror 31, but flows concentrated in the recessed semiconductor layer A3R region. That is, the surface emitting laser 30 has a current constriction structure in which the current flowing laterally through the n-type semiconductor layer 23 and the tunnel junction layer 22 with low resistance is constricted by the recessed semiconductor layer A3R.

一方、上述したように、トンネル接合層22は、電流狭窄構造ではなく、リークパスが生じ得るような構成を有していない。また、面発光レーザ30は、p型半導体層との間の接触抵抗が高く、光吸収が大きい透明電極を用いた電流狭窄構造なども有していない。従って、本実施例の電流狭窄構造は、リーク電流が少なく、低抵抗の電流狭窄構造である。従って、面発光レーザ30によって、長寿命で、高出力の信頼性が高い面発光レーザ30を提供することができる。 On the other hand, as described above, the tunnel junction layer 22 is not a current constriction structure and does not have a structure in which a leak path can occur. Further, the surface emitting laser 30 does not have a current constriction structure using a transparent electrode having a high contact resistance with the p-type semiconductor layer and a large light absorption. Therefore, the current constriction structure of this embodiment is a current constriction structure having a small leakage current and a low resistance. Therefore, the surface emitting laser 30 can provide a surface emitting laser 30 having a long life and high output and high reliability.

加えて、窪んだ半導体層A3Rは横モード制御の機能も有している。面発光レーザ30は、n型基板37に対して垂直な方向にレーザ光を出射する。また、上述したように、第1反射鏡31及び第2反射鏡24を構成する各層の層厚は、活性層15から放出される放射光の波長に合わせて、当該放射光を反射するように設計されており、各層の各境界面からの反射波の位相が揃い、高い反射率が得られることによって共振状態が得られる。 In addition, the recessed semiconductor layer A3R also has a function of transverse mode control. The surface emitting laser 30 emits laser light in a direction perpendicular to the n-type substrate 37. Further, as described above, the layer thickness of each layer constituting the first reflecting mirror 31 and the second reflecting mirror 24 is adjusted so as to reflect the radiated light according to the wavelength of the radiated light emitted from the active layer 15. It is designed, and the phase of the reflected wave from each boundary surface of each layer is aligned, and a resonance state is obtained by obtaining a high reflectance.

一方、図5(b)に示すように、第1反射鏡31において、活性層15から放出される光の経路内に、内側に窪んだ半導体層A3R及び間隙G31が存在する。半導体層B3同士が間隙G31によって隔てられている領域においては、半導体層B3の各界面からの反射波の位相が揃わず、高い反射率が得られないため、共振状態は得られない。従って、活性層15から放出された光は、窪んだ半導体層A3Rと窪んだ半導体層A3Rに隣接する半導体層B3とが構成する領域CRで反射する。 On the other hand, as shown in FIG. 5B, in the first reflecting mirror 31, the semiconductor layer A3R and the gap G31 recessed inward are present in the path of the light emitted from the active layer 15. In the region where the semiconductor layers B3 are separated from each other by the gap G31, the phases of the reflected waves from the respective interfaces of the semiconductor layer B3 are not aligned, and high reflectance cannot be obtained, so that a resonance state cannot be obtained. Therefore, the light emitted from the active layer 15 is reflected by the region CR formed by the recessed semiconductor layer A3R and the semiconductor layer B3 adjacent to the recessed semiconductor layer A3R.

また、本実施例において、窪んだ半導体層A3Rと半導体層A3Rに隣接する半導体層B3(窪んだ半導体層A3Rが2層以上設けられた場合においては、半導体層A3Rに挟まれた半導体層B3)とが構成する領域CRは、その外側の領域(間隙G31を含む領域)よりも屈折率が高い。従って、レーザ光は、当該領域CRに導波される。 Further, in this embodiment, the recessed semiconductor layer A3R and the semiconductor layer B3 adjacent to the semiconductor layer A3R (when two or more recessed semiconductor layers A3R are provided, the semiconductor layer B3 sandwiched between the recessed semiconductor layers A3R). The region CR formed by and has a higher refractive index than the region outside the region (the region including the gap G31). Therefore, the laser beam is guided to the region CR.

換言すれば、当該領域CRは光閉じ込め領域又は屈折率導波領域として機能する。従って、本実施例において、レーザ光は、窪んだ半導体層A3Rによって横モードが制御されて出射される。なお、間隙31は、空隙(空気が存在)あるいは半導体層A3よりも低屈折率の材料などが充填されていてもよい。 In other words, the region CR functions as a light confinement region or a refractive index waveguide region. Therefore, in this embodiment, the laser beam is emitted with the lateral mode controlled by the recessed semiconductor layer A3R. The gap 31 may be filled with a void (in the presence of air) or a material having a refractive index lower than that of the semiconductor layer A3.

以上、説明したように、面発光レーザ30は、トンネル接合層22と内側に窪んだ半導体層A3Rが形成されていることで、リーク電流が少なく、低抵抗の電流狭窄構造を有している。また、窪んだ半導体層A3Rにより、レーザ光の横モード制御がなされる。従って、長寿命で高出力の信頼性が高い面発光レーザ30を提供することができる。また、レンズやファイバへの結合効率が良く、発振特性に優れた面発光レーザ30を提供することができる。 As described above, the surface emitting laser 30 has a low-resistance current constriction structure with a small leakage current due to the formation of the tunnel junction layer 22 and the semiconductor layer A3R recessed inward. Further, the recessed semiconductor layer A3R controls the lateral mode of the laser beam. Therefore, it is possible to provide a surface emitting laser 30 having a long life and high output and high reliability. Further, it is possible to provide a surface emitting laser 30 having good coupling efficiency to a lens or a fiber and excellent oscillation characteristics.

なお、本実施例において、窪んだ半導体層A3Rが1層設けられた例について説明したが、2層以上設けても良い。また、第1反射鏡31を形成する半導体層A3のうち、窪んだ半導体層A3Rを形成しない層については、選択的エッチングにより窪んだ半導体層A3Rを形成する際に、半導体層A3の側面をレジストなどで保護して形成すれば良い。 In this embodiment, an example in which one recessed semiconductor layer A3R is provided has been described, but two or more layers may be provided. Further, among the semiconductor layers A3 forming the first reflector 31, the layer not forming the recessed semiconductor layer A3R is resisted on the side surface of the semiconductor layer A3 when the recessed semiconductor layer A3R is formed by selective etching. It may be formed by protecting it with such as.

また、窪んだ半導体層A3Rは、積層方向において不純物濃度が均一ではなく、不純物濃度分布を有するように形成されていることが好ましい。例えば、窪んだ半導体層A3Rは、窪んだ半導体層A3Rの上層又は下層との界面で高濃度となるように不純物がドープされていることが好ましい。より詳細には、窪んだ半導体層A3Rは、窪んだ半導体層A3Rの上層との界面又は下層との界面において、不純物濃度が高濃度となるようにドープされていることが好ましい。これにより、界面の電気抵抗を低減することができる。 Further, it is preferable that the recessed semiconductor layer A3R is formed so that the impurity concentration is not uniform in the stacking direction and has an impurity concentration distribution. For example, the recessed semiconductor layer A3R is preferably doped with impurities so as to have a high concentration at the interface with the upper layer or the lower layer of the recessed semiconductor layer A3R. More specifically, the recessed semiconductor layer A3R is preferably doped so that the impurity concentration is high at the interface with the upper layer or the interface with the lower layer of the recessed semiconductor layer A3R. Thereby, the electric resistance at the interface can be reduced.

本実施例においては、第1反射鏡31、半導体構造層47、第2反射鏡24からなる半導体積層体LY2は、積層方向すなわち半導体積層体LY2の半導体層に垂直な方向の軸を中心軸CAとした回転対称形状を有している。本実施例において、半導体積層体LY2及び窪んだ半導体層A3Rは同軸の円柱形状を有している。 In this embodiment, the semiconductor laminate LY2 including the first reflector 31, the semiconductor structure layer 47, and the second reflector 24 has a central axis CA about the axis in the lamination direction, that is, the axis perpendicular to the semiconductor layer of the semiconductor laminate LY2. It has a rotationally symmetric shape. In this embodiment, the semiconductor laminate LY2 and the recessed semiconductor layer A3R have a coaxial cylindrical shape.

なお、半導体積層体LY2は、必ずしも回転対称形状でなくともよい。また、窪んだ半導体層A3Rは、中心軸CAに関して回転対称形状を有することが好ましいが、これに限らない。窪んだ半導体層A3Rは、所望のビームプロファイル又は横モード制御に応じた形状を有していれば良い。 The semiconductor laminate LY2 does not necessarily have to have a rotationally symmetric shape. Further, the recessed semiconductor layer A3R preferably has a rotationally symmetric shape with respect to the central axis CA, but is not limited to this. The recessed semiconductor layer A3R may have a shape corresponding to a desired beam profile or transverse mode control.

以上、詳細に説明したように、本実施例の面発光レーザ10によれば、安定性、信頼性が高く、長寿命の面発光レーザを提供することができる。また、光の損失が少なく、横モード制御性に優れ、発振特性に優れた面発光レーザを提供することができる。 As described in detail above, according to the surface emitting laser 10 of the present embodiment, it is possible to provide a surface emitting laser having high stability and reliability and a long life. Further, it is possible to provide a surface emitting laser having a small light loss, excellent transverse mode controllability, and excellent oscillation characteristics.

実施例1及び2において、第2反射鏡として誘電体DBRを用いた場合について説明したが、第2反射鏡にも半導体DBRを採用することができる。図6を参照し、実施例3に係る面発光レーザ50について説明する。面発光レーザ50において、実施例1の面発光レーザ10及び実施例2の面発光レーザ30と実質的に同一又は等価な部分には同一の参照符号を付している。実施例2の面発光レーザ30と比較して、面発光レーザ50は、第2反射鏡として半導体DBRを採用している点、及び第2反射鏡に窪んだ半導体層A4Rを設けている点において相違している。 Although the case where the dielectric DBR is used as the second reflecting mirror has been described in Examples 1 and 2, the semiconductor DBR can also be adopted for the second reflecting mirror. The surface emitting laser 50 according to the third embodiment will be described with reference to FIG. In the surface emitting laser 50, substantially the same or equivalent portions as the surface emitting laser 10 of Example 1 and the surface emitting laser 30 of Example 2 are designated by the same reference numerals. Compared with the surface emitting laser 30 of the second embodiment, the surface emitting laser 50 adopts a semiconductor DBR as a second reflecting mirror and is provided with a recessed semiconductor layer A4R in the second reflecting mirror. It is different.

図6に示すように、面発光レーザ50は、半導体構造層47を介して互いに対向して配置された第1反射鏡31及び第2反射鏡64を有する。第3半導体層23上に、第2反射鏡64が配されている。第2反射鏡64上に、第2反射鏡64に電気的に接続された上部n電極65が設けられている。 As shown in FIG. 6, the surface emitting laser 50 has a first reflecting mirror 31 and a second reflecting mirror 64 arranged so as to face each other with the semiconductor structural layer 47 interposed therebetween. A second reflecting mirror 64 is arranged on the third semiconductor layer 23. An upper n electrode 65 electrically connected to the second reflecting mirror 64 is provided on the second reflecting mirror 64.

第2反射鏡64は、第3組成の半導体層A4と、半導体層A4とは異なる屈折率を有する第4組成の半導体層B4とが交互に積層されて構成されている。本実施例において、第2反射鏡64は、不純物がドープされたn型の半導体DBRからなる。第3組成の半導体層A4は例えばn−AlInNからなり、第4組成の半導体層B4は、例えばn−GaNからなる。第2反射鏡64は、内側に窪んだ側壁RS3を有する半導体層A4Rを有し、側壁RS3の外側に間隙G41を有している。第2反射鏡64を構成する第3組成の半導体層A4のうち少なくとも1層が、窪んだ半導体層A4Rとして形成されている。 The second reflecting mirror 64 is configured by alternately laminating a semiconductor layer A4 having a third composition and a semiconductor layer B4 having a fourth composition having a refractive index different from that of the semiconductor layer A4. In this embodiment, the second reflector 64 is an n-type semiconductor DBR doped with impurities. The semiconductor layer A4 having the third composition is made of, for example, n-AlInN, and the semiconductor layer B4 having the fourth composition is made of, for example, n-GaN. The second reflecting mirror 64 has a semiconductor layer A4R having a side wall RS3 recessed inward, and has a gap G41 on the outside of the side wall RS3. At least one of the semiconductor layers A4 having the third composition constituting the second reflector 64 is formed as a recessed semiconductor layer A4R.

本実施例において、上部n電極65からの電流は、トンネル接合層22の特性によって、下部n電極46に向かって流れる。より詳細には、n型半導体層23から、トンネル接合層22を通り、p型半導体層21へ電流が流れ、上部n電極65から下部n電極46に向かう方向に電流が流れる。上部n電極65からの電流は、窪んだ半導体層A4Rにおいて電流狭窄される。電流狭窄された電流が、n型半導体層23、トンネル接合層22、p型半導体層21を通って、活性層15に到達する。狭窄された電流が活性層に流れることによって、効率良く活性層15からの放射光を出射させることができる。 In this embodiment, the current from the upper n-electrode 65 flows toward the lower n-electrode 46 due to the characteristics of the tunnel junction layer 22. More specifically, a current flows from the n-type semiconductor layer 23 through the tunnel junction layer 22 to the p-type semiconductor layer 21, and a current flows in the direction from the upper n-electrode 65 to the lower n-electrode 46. The current from the upper n electrode 65 is current narrowed in the recessed semiconductor layer A4R. The current constricted current reaches the active layer 15 through the n-type semiconductor layer 23, the tunnel junction layer 22, and the p-type semiconductor layer 21. Synchrotron radiation from the active layer 15 can be efficiently emitted by the constricted current flowing through the active layer.

また、本実施例において、第2半導体層21、トンネル接合層22及び第3半導体層23は、共通の側壁を有している。従って、トンネル接合層22は、電流狭窄構造ではなく、リーク電流が生じ得るような構成も有していない。また、面発光レーザ50は、p型半導体層21との間の接触抵抗が高い構造や、光吸収が大きい構造を有していない。従って、本実施例の電流狭窄構造は、リーク電流が少なく、低抵抗の電流狭窄構造である。 Further, in this embodiment, the second semiconductor layer 21, the tunnel junction layer 22, and the third semiconductor layer 23 have a common side wall. Therefore, the tunnel junction layer 22 does not have a current constricting structure and does not have a configuration in which a leak current can occur. Further, the surface emitting laser 50 does not have a structure having a high contact resistance with the p-type semiconductor layer 21 or a structure having a large light absorption. Therefore, the current constriction structure of this embodiment is a current constriction structure having a small leakage current and a low resistance.

また、本実施例において、活性層15からの出射光は、窪んだ半導体層A4Rと窪んだ半導体層A4Rに挟まれた(又は隣接する)半導体層B4とが構成する領域CR2に導波され、横モード制御され安定したレーザ光が得られる。この場合、窪んだ半導体層A4Rは面発光レーザ50の積層方向の軸を中心軸CAとした回転対称形状を有し、中心軸CAと同軸に形成されていることが好ましい。 Further, in this embodiment, the light emitted from the active layer 15 is guided to the region CR2 composed of the recessed semiconductor layer A4R and the semiconductor layer B4 sandwiched (or adjacent to) the recessed semiconductor layer A4R. The horizontal mode is controlled and a stable laser beam can be obtained. In this case, the recessed semiconductor layer A4R preferably has a rotationally symmetric shape with the axis in the stacking direction of the surface emitting laser 50 as the central axis CA, and is formed coaxially with the central axis CA.

以上、説明したように、本実施例の面発光レーザ50によれば、狭窄された電流を低抵抗な電流経路を経て活性層に流すことができ、効率の良い電流狭窄構造を得ることができる。従って、リーク電流が少なく低抵抗の高効率な電流狭窄構造及び電流経路を確保することができる。また、横モード制御性にも優れ、高信頼性、かつ、高出力な面発光レーザを提供することができる。 As described above, according to the surface emitting laser 50 of the present embodiment, the narrowed current can be passed through the active layer through a low resistance current path, and an efficient current narrowing structure can be obtained. .. Therefore, it is possible to secure a highly efficient current constriction structure and a current path with a small leakage current and low resistance. In addition, it is possible to provide a surface emitting laser having excellent lateral mode controllability, high reliability, and high output.

実施例1の改変例として、内側に窪んだ半導体層を、第2半導体層21に設けることもできる。図7を参照し、実施例4に係る面発光レーザ70について説明する。実施例1の面発光レーザ10と比較して、第2半導体層(p型半導体層)21に窪んだ半導体層21Rが設けられている点、及び第1半導体層12に窪んだ半導体層14Rが設けられていない点が面発光レーザ10と異なる。 As a modification of Example 1, a semiconductor layer recessed inward can be provided in the second semiconductor layer 21. The surface emitting laser 70 according to the fourth embodiment will be described with reference to FIG. 7. Compared with the surface emitting laser 10 of the first embodiment, the point that the recessed semiconductor layer 21R is provided in the second semiconductor layer (p-type semiconductor layer) 21 and the recessed semiconductor layer 14R in the first semiconductor layer 12 are It differs from the surface emitting laser 10 in that it is not provided.

第2半導体層21は、2層に分かれて形成されており、2層のうち一方の層に対して基板17に近い側に位置する下層を第2半導体層(p型半導体層)21A、21Aに対して上層に位置する層を第2半導体層(p型半導体層)21Bと称する。第2半導体層21B及び第3半導体層23は、トンネル接合層22によって、第2半導体層21B及び第3半導体層23の全体に渡って互いに分離されて設けられている。 The second semiconductor layer 21 is formed by being divided into two layers, and the lower layer located closer to the substrate 17 with respect to one of the two layers is the second semiconductor layer (p-type semiconductor layer) 21A, 21A. The layer located above the layer is referred to as a second semiconductor layer (p-type semiconductor layer) 21B. The second semiconductor layer 21B and the third semiconductor layer 23 are provided separately from each other over the entire second semiconductor layer 21B and the third semiconductor layer 23 by the tunnel junction layer 22.

また、窪んだ半導体層21Rは、半導体層21Rに隣接して半導体層21Rを挟む上層の第2半導体層21B及び下層の第2半導体層21Aの側壁よりも内側に窪んだ半導体層として形成されている。 Further, the recessed semiconductor layer 21R is formed as a recessed semiconductor layer inward of the side wall of the upper second semiconductor layer 21B and the lower second semiconductor layer 21A that sandwich the semiconductor layer 21R adjacent to the semiconductor layer 21R. There is.

本実施例において、上部n電極25からの電流は、トンネル接合層22の特性によって、下部n電極26に向かって流れる。そして、n型半導体層23から、トンネル接合層22を通り、p型半導体層21Bへ電流れる電流は、窪んだ半導体層21Rにおいて電流狭窄される。電流狭窄された電流は、p型半導体層21Aを通って活性層に流れる。p型半導体層21Aにおいて、電流の広がりは、n型半導体層と比較して小さい。従って、電流狭窄された電流は、大きく広がることなく活性層に到達し、高い効率で活性層15からの放射光を出射させることができる。 In this embodiment, the current from the upper n-electrode 25 flows toward the lower n-electrode 26 due to the characteristics of the tunnel junction layer 22. Then, the current flowing from the n-type semiconductor layer 23 through the tunnel junction layer 22 to the p-type semiconductor layer 21B is narrowed in the recessed semiconductor layer 21R. The current constricted current flows through the p-type semiconductor layer 21A to the active layer. In the p-type semiconductor layer 21A, the spread of the current is smaller than that in the n-type semiconductor layer. Therefore, the current narrowed can reach the active layer without spreading significantly, and the synchrotron radiation from the active layer 15 can be emitted with high efficiency.

また、本実施例において、第2半導体層21B、トンネル接合層22及び第3半導体層23は、共通の側壁を有している。従って、トンネル接合層22は、電流狭窄構造ではなく、リーク電流が生じ得るような構成も有していない。また、面発光レーザ70は、p型半導体層21A及びp型半導体層21Bとの間の接触抵抗が高い構造や、光吸収が大きい構造を有していない。従って、面発光レーザ70は、リーク電流が少なく、低抵抗の電流狭窄構造及び電流経路を有している。 Further, in this embodiment, the second semiconductor layer 21B, the tunnel junction layer 22, and the third semiconductor layer 23 have a common side wall. Therefore, the tunnel junction layer 22 does not have a current constricting structure and does not have a configuration in which a leak current can occur. Further, the surface emitting laser 70 does not have a structure having a high contact resistance between the p-type semiconductor layer 21A and the p-type semiconductor layer 21B and a structure having a large light absorption. Therefore, the surface emitting laser 70 has a low leakage current, a low resistance current constriction structure, and a current path.

加えて、p型半導体層21において、活性層15から放出される光の経路内に、内側に窪んだ半導体層21R及び間隙G21が存在する。間隙G21は、窪んだ半導体層21Rよりも低い屈折率を有している。従って、レーザ光のフィールドは、窪んだ半導体層21Rに閉じ込められ、横モード制御がなされる。 In addition, in the p-type semiconductor layer 21, the semiconductor layer 21R and the gap G21 recessed inward are present in the path of the light emitted from the active layer 15. The gap G21 has a lower refractive index than the recessed semiconductor layer 21R. Therefore, the field of the laser beam is confined in the recessed semiconductor layer 21R, and the transverse mode is controlled.

以上、説明したように、本実施例の面発光レーザ70においても、リーク電流が少なく低抵抗の高効率な電流狭窄構造及び電流経路を確保することができる。また、横モード制御性にも優れ、信頼性が高く、長寿命の面発光レーザを提供することができる。 As described above, also in the surface emitting laser 70 of this embodiment, it is possible to secure a highly efficient current constriction structure and a current path with a small leakage current and low resistance. In addition, it is possible to provide a surface emitting laser having excellent lateral mode controllability, high reliability, and a long life.

実施例1の別の改変例として、内側に窪んだ半導体層を、第3半導体層23に設けることもできる。また、実施例1は、実施例2と組み合わせることができる。図8を参照し、実施例5に係る面発光レーザ80について説明する。本実施例は、実施例2に係る面発光レーザ30の構成に加えて、第3半導体層(n型半導体層)23に窪んだ半導体層21Rが設けられて構成されている。 As another modification of Example 1, a semiconductor layer recessed inward can be provided in the third semiconductor layer 23. Further, the first embodiment can be combined with the second embodiment. The surface emitting laser 80 according to the fifth embodiment will be described with reference to FIG. In this embodiment, in addition to the configuration of the surface emitting laser 30 according to the second embodiment, a recessed semiconductor layer 21R is provided in the third semiconductor layer (n-type semiconductor layer) 23.

第2半導体層23は、2層に分かれて形成されており、2層のうち一方の層に対してn型基板37に近い側(下層)に位置する層を第3半導体層(n型半導体層)23A、23Aに対して上層に位置する層を第3半導体層(n型半導体層)23Bと称する。第2半導体層21及び第3半導体層23Aは、トンネル接合層22によって、第2半導体層21及び第3半導体層23Aの全体に渡って互いに分離されて設けられている。 The second semiconductor layer 23 is formed by being divided into two layers, and a layer located on the side (lower layer) closer to the n-type substrate 37 with respect to one of the two layers is a third semiconductor layer (n-type semiconductor). Layers) 23A, a layer located above 23A is referred to as a third semiconductor layer (n-type semiconductor layer) 23B. The second semiconductor layer 21 and the third semiconductor layer 23A are provided separately from each other over the entire second semiconductor layer 21 and the third semiconductor layer 23A by the tunnel junction layer 22.

また、窪んだ半導体層23Rは、半導体層23Rに隣接し、半導体層23Rを挟む上層の第3半導体層23B及び下層の第2半導体層23Aの側壁よりも内側に窪んだ半導体層として形成されている。 Further, the recessed semiconductor layer 23R is formed as a recessed semiconductor layer adjacent to the semiconductor layer 23R and inside the side wall of the upper third semiconductor layer 23B and the lower second semiconductor layer 23A sandwiching the semiconductor layer 23R. There is.

本実施例において、上部n電極25からの電流は、トンネル接合層22の特性によって、下部n電極46に向かって流れる。上部n電極25からn型半導体層23に注入された電流は、窪んだ半導体層23Rにおいて低い抵抗で電流狭窄され、トンネル接合層22を通り、p型半導体層21へ電流れる。p型半導体層21を通って活性層に流れる電流は、第1半導体層32を通り、第1反射鏡が有する窪んだ半導体層A3Rによって、再び狭窄される。従って、より高い効率で活性層15からの放射光を出射させることができる。 In this embodiment, the current from the upper n-electrode 25 flows toward the lower n-electrode 46 due to the characteristics of the tunnel junction layer 22. The current injected from the upper n electrode 25 into the n-type semiconductor layer 23 is current-squeezed by a low resistance in the recessed semiconductor layer 23R, passes through the tunnel junction layer 22, and flows to the p-type semiconductor layer 21. The current flowing through the p-type semiconductor layer 21 to the active layer passes through the first semiconductor layer 32 and is narrowed again by the recessed semiconductor layer A3R of the first reflector. Therefore, the synchrotron radiation from the active layer 15 can be emitted with higher efficiency.

また、本実施例において、第2半導体層21、トンネル接合層22及び第3半導体層23Aは、共通の側壁を有している。従って、トンネル接合層22は、電流狭窄構造ではなく、リーク電流が生じ得るような構成も有していない。また、面発光レーザ80は、p型半導体層21との間の接触抵抗が高い構造や、光吸収が大きい構造を有していない。従って、面発光レーザ80は、リーク電流が少なく、低抵抗の電流狭窄構造及び電流経路を有している。 Further, in this embodiment, the second semiconductor layer 21, the tunnel junction layer 22, and the third semiconductor layer 23A have a common side wall. Therefore, the tunnel junction layer 22 does not have a current constricting structure and does not have a configuration in which a leak current can occur. Further, the surface emitting laser 80 does not have a structure having a high contact resistance with the p-type semiconductor layer 21 or a structure having a large light absorption. Therefore, the surface emitting laser 80 has a low leakage current, a low resistance current constriction structure, and a current path.

加えて、n型半導体層23において、活性層15から放出される光の経路内に、内側に窪んだ半導体層23R及び間隙G23が存在する。間隙G23は、窪んだ半導体層23Rよりも低い屈折率を有している。従って、レーザ光のフィールドは、窪んだ半導体層23Rに閉じ込められ、横モード制御がなされる。 In addition, in the n-type semiconductor layer 23, the semiconductor layer 23R and the gap G23 recessed inward are present in the path of the light emitted from the active layer 15. The gap G23 has a lower refractive index than the recessed semiconductor layer 23R. Therefore, the field of the laser beam is confined in the recessed semiconductor layer 23R, and the transverse mode is controlled.

以上、説明したように、本実施例の面発光レーザ80においても、リーク電流が少なく低抵抗の高効率な電流狭窄構造及び電流経路を確保することができる。また、横モード制御性にも優れ、信頼性が高く、長寿命の面発光レーザを提供することができる。 As described above, also in the surface emitting laser 80 of this embodiment, it is possible to secure a highly efficient current constriction structure and a current path with a small leakage current and low resistance. In addition, it is possible to provide a surface emitting laser having excellent lateral mode controllability, high reliability, and a long life.

なお、実施例1乃至5は、適宜組み合わせることができる。例えば、実施例1と実施例4とを組み合わせて、電流狭窄構造を二重に設けることができる。電流の狭窄を増大させ、より高い横モード制御性を得ることができる。 In addition, Examples 1 to 5 can be combined appropriately. For example, the current constriction structure can be doubly provided by combining the first and fourth embodiments. It is possible to increase the current stenosis and obtain higher transverse mode controllability.

[面発光レーザ10の製造方法]
図9を参照し、実施例1に係る面発光レーザ10の製造方法について説明する。図9は面発光レーザ10の製造工程の概要を示すフローチャートである。図9に示すように、面発光レーザ10の製造工程において、まず、第1反射鏡11及び半導体構造層27を構成する半導体層を成長させる(ステップS11)。
[Manufacturing method of surface emitting laser 10]
A method for manufacturing the surface emitting laser 10 according to the first embodiment will be described with reference to FIG. FIG. 9 is a flowchart showing an outline of the manufacturing process of the surface emitting laser 10. As shown in FIG. 9, in the manufacturing process of the surface emitting laser 10, first, the semiconductor layer constituting the first reflecting mirror 11 and the semiconductor structural layer 27 is grown (step S11).

半導体層の成長は、本実施例においてMOVPE(Metal-organic Vapor Phase Epitaxy)装置を用いたエピタキシャル成長により行う。なお、本実施例では、結晶成長法としてMOVPE法を用いているが、MOVPE法に代えて、例えばより低温で低速の結晶成長を行う場合などに分視線エピタキシー法(MBE:Molecular Beam Epitaxy)法等を用いてもよい。 The semiconductor layer is grown by epitaxial growth using a MOVPE (Metal-organic Vapor Phase Epitaxy) apparatus in this embodiment. In this example, the MOVPE method is used as the crystal growth method, but instead of the MOVPE method, for example, when performing low-speed crystal growth at a lower temperature, the molecular beam epitaxy (MBE) method is used. Etc. may be used.

次に、レジストパターンをマスクとして、ドライエッチングにより半導体構造層27をエッチングしてメサ形状を形成する(ステップS12)。 Next, using the resist pattern as a mask, the semiconductor structure layer 27 is etched by dry etching to form a mesa shape (step S12).

続いて、活性化アニールによりp型半導体層21を活性化し(ステップS13)、ウェットエッチングにより窪んだ半導体層14Rを形成する。具体的には、ステップP14において、熱硝酸(例えば、処理温度100℃)などのエッチング液を用いてn型半導体層14の側面を選択的にエッチングすることで、内側に窪んだ半導体層14Rを形成する。 Subsequently, the p-type semiconductor layer 21 is activated by activation annealing (step S13), and a recessed semiconductor layer 14R is formed by wet etching. Specifically, in step P14, the side surface of the n-type semiconductor layer 14 is selectively etched with an etching solution such as hot nitric acid (for example, a processing temperature of 100 ° C.) to obtain the semiconductor layer 14R recessed inward. Form.

その後、電極を形成する(ステップS15)。具体的には、金属膜を積層することによって、上部n電極25及び下部n電極26を形成する。電極に用いる金属としては、例えば、Ti、Al、Auなどが挙げられる。本実施例において、上部n電極25は、例えばTi/Al/Ti/Auを積層した構造を有している。上部電極25は、第3半導体層23上に(電流狭窄領域を内側に含む)リング状に形成される。 After that, an electrode is formed (step S15). Specifically, the upper n-electrode 25 and the lower n-electrode 26 are formed by laminating metal films. Examples of the metal used for the electrode include Ti, Al, Au and the like. In this embodiment, the upper n-electrode 25 has, for example, a structure in which Ti / Al / Ti / Au are laminated. The upper electrode 25 is formed in a ring shape (including a current constriction region inside) on the third semiconductor layer 23.

最後に、リフトオフ法などにより、第3半導体層23上に第2反射鏡24を配する(ステップS16)。以上の工程を経て、面発光レーザ10を製造する。 Finally, the second reflecting mirror 24 is arranged on the third semiconductor layer 23 by a lift-off method or the like (step S16). Through the above steps, the surface emitting laser 10 is manufactured.

ステップS11における第1反射鏡11及び半導体構造層27を構成する半導体層の成長工程の詳細について説明する。まず、GaN基板17上に下地層16として、アンドープGaNを例えば500nm成長させる。例えば、基板温度を1050℃とし、TMGa(トリメチルガリウム)及びアンモニアガスを原料ガスとして供給する。なお、使用する基板は、C面基板でもよく、非極性面、半極性面や任意のオフ角を有していても良い。 The details of the growth process of the semiconductor layer constituting the first reflecting mirror 11 and the semiconductor structural layer 27 in step S11 will be described. First, undoped GaN is grown on the GaN substrate 17 as the base layer 16 by, for example, 500 nm. For example, the substrate temperature is set to 1050 ° C., and TMGa (trimethylgallium) and ammonia gas are supplied as raw material gases. The substrate to be used may be a C-plane substrate, and may have a non-polar surface, a semi-polar surface, or an arbitrary off-angle.

次に、第1反射鏡11を下地層16上に形成する。本実施例においては、410nmを中心波長として、45nmのAlInN層と、10nmのGaN層を交互に40.5ペア積層する。例えば、AlInN層の成長は、基板温度を815℃とし、原料ガスとしてTMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、及びアンモニアガスを反応炉内に供給して行う。また、GaN層の成長は、基板温度を815℃とし、TMGa及びアンモニアガスを反応炉内に供給して行う。なお、AlInNの組成は例えばAl0.82In0.18Nである。 Next, the first reflecting mirror 11 is formed on the base layer 16. In this embodiment, 40.5 pairs of 45 nm AlInN layers and 10 nm GaN layers are alternately laminated with 410 nm as the center wavelength. For example, the growth of the AlInN layer is carried out by setting the substrate temperature to 815 ° C. and supplying TMA (trimethylaluminum), TMI (trimethylindium), and ammonia gas as raw material gases into the reaction furnace. Further, the growth of the GaN layer is carried out by setting the substrate temperature to 815 ° C. and supplying TMGa and ammonia gas into the reaction furnace. The composition of AlInN is, for example, Al 0.82 In 0.18 N.

続いて、第1反射鏡11上に、第1半導体層12を形成する。本実施例において、第1半導体層12はn型半導体層13とn型半導体層14を有している。例えば、n型半導体層13としてのn型GaN層13Aを350nm成長させ、不純物としてSiを7×1018cm-3の濃度でドープする。続いて、n型GaN層13A上にn型半導体層14としてのAlInN層14を成長させ、1〜6×1019cm-3の濃度でドープする。そして、AlInN層14上に、n型半導体層13としてのn型GaN層13Bを40nm成長させる。 Subsequently, the first semiconductor layer 12 is formed on the first reflecting mirror 11. In this embodiment, the first semiconductor layer 12 has an n-type semiconductor layer 13 and an n-type semiconductor layer 14. For example, the n-type GaN layer 13A as the n-type semiconductor layer 13 is grown to 350 nm, and Si is doped as an impurity at a concentration of 7 × 10 18 cm -3. Subsequently, the AlInN layer 14 as the n-type semiconductor layer 14 is grown on the n-type GaN layer 13A and doped at a concentration of 1 to 6 × 10 19 cm -3. Then, the n-type GaN layer 13B as the n-type semiconductor layer 13 is grown by 40 nm on the AlInN layer 14.

第2半導体層12上に、活性層15を形成する。例えば、3nmのGaInN量子井戸層と6nmの障壁層とを少なくとも1層以上、交互に積層して活性層15を形成する。 The active layer 15 is formed on the second semiconductor layer 12. For example, at least one or more GaInN quantum well layers of 3 nm and a barrier layer of 6 nm are alternately laminated to form the active layer 15.

次に、活性層15上に第2半導体層21を成長させる。第2半導体層21は、少なくとも1の半導体層から構成されていれば良く、本実施例において、p型半導体層21A及びp型半導体層21Bから構成されている。例えば、p型半導体層21Aは、Al0.15Ga0.85N層を20nm成長させ、CP2Mg(シクロヘ゜ンタシ゛エニルマク゛ネシウム)ガスを原料としてMgを2×1019cm-3の濃度でドープして形成する。そして、p型半導体層21Bは、p型半導体層21A上にGaN層を70nm成長させ、Mgを2×1019cm-3の濃度でドープして形成する。 Next, the second semiconductor layer 21 is grown on the active layer 15. The second semiconductor layer 21 may be composed of at least one semiconductor layer, and in this embodiment, it is composed of the p-type semiconductor layer 21A and the p-type semiconductor layer 21B. For example, the p-type semiconductor layer 21A is formed by growing an Al 0.15 Ga 0.85 N layer by 20 nm, using CP 2 Mg (cyclopentadienylmacnesium) gas as a raw material, and doping Mg at a concentration of 2 × 10 19 cm -3. do. The p-type semiconductor layer 21B is formed by growing a GaN layer of 70 nm on the p-type semiconductor layer 21A and doping Mg at a concentration of 2 × 10 19 cm -3.

続いて、p型半導体層21上に、トンネル接合層22を成長させる。トンネル接合層22は、高濃度p型半導体層22A及び高濃度n型半導体層22Bをこの順に形成する。
高濃度p型半導体層22Aは、例えば、基板温度を710℃とし、高濃度のMgがドープされたGaInN層を3nm成長させる。高濃度p型半導体層22Aの不純物としてのMg濃度は、例えば5×1019cm-3〜1×1021cm-3程度、より詳細には、1×1020cm-3〜3×1020cm-3程度が好ましい。
Subsequently, the tunnel junction layer 22 is grown on the p-type semiconductor layer 21. The tunnel junction layer 22 forms a high-concentration p-type semiconductor layer 22A and a high-concentration n-type semiconductor layer 22B in this order.
In the high-concentration p-type semiconductor layer 22A, for example, the substrate temperature is set to 710 ° C., and the GaInN layer doped with high-concentration Mg is grown by 3 nm. The Mg concentration of the high-concentration p-type semiconductor layer 22A as an impurity is, for example, about 5 × 10 19 cm -3 to 1 × 10 21 cm -3 , more specifically, 1 × 10 20 cm -3 to 3 × 10 20. About cm -3 is preferable.

次に、高濃度n型半導体層22Bとして、例えば、高濃度のSiがドープされたGaN層を7.5nm成長させる。高濃度n型半導体層22Bの不純物としてのSi濃度は、例えば1×1020cm-3〜1×1021cm-3程度、より詳細には、3×1020cm-3〜6×1020cm-3程度が好ましい。 Next, as the high-concentration n-type semiconductor layer 22B, for example, a high-concentration Si-doped GaN layer is grown to 7.5 nm. The Si concentration of the high-concentration n-type semiconductor layer 22B as an impurity is, for example, about 1 × 10 20 cm -3 to 1 × 10 21 cm -3 , more specifically, 3 × 10 20 cm -3 to 6 × 10 20. About cm -3 is preferable.

続いて、トンネル接合層22上に、n型半導体層(第3半導体層)23を形成する。第3半導体層(n型半導体層)23は、例えば、SiがドープされたGaN層を110nm成長させる。Si不純物濃度は、例えば7×1018cm-1である。 Subsequently, an n-type semiconductor layer (third semiconductor layer) 23 is formed on the tunnel junction layer 22. The third semiconductor layer (n-type semiconductor layer) 23 grows, for example, a Si-doped GaN layer by 110 nm. The Si impurity concentration is, for example, 7 × 10 18 cm -1 .

以上の方法により、第1反射鏡11及び半導体構造層27を形成する。本実施例の製造方法において、第1反射鏡11及び半導体構造層27を構成する全ての半導体層(基板17及び下地層16を除く)を、MOVPEによるエピタキシャル成長面上に形成することができる。 The first reflecting mirror 11 and the semiconductor structural layer 27 are formed by the above method. In the manufacturing method of this embodiment, all the semiconductor layers (excluding the substrate 17 and the base layer 16) constituting the first reflecting mirror 11 and the semiconductor structural layer 27 can be formed on the epitaxial growth surface by MOVPE.

例えば、トンネル接合層のドライエッチングによる電流狭窄層を形成し、その後、ドライエッチングされた表面に半導体層を成長させた埋め込み層よる電流狭窄構造を形成するような場合において、ドライエッチングされた表面と埋め込み層との界面(特に側壁)に欠陥が生じ易い。そして、欠陥の生じた当該界面付近に電流が流れ易くなり、リークパスとなる場合がある。 For example, when a current constriction layer is formed by dry etching of a tunnel junction layer and then a current constriction structure is formed by an embedded layer in which a semiconductor layer is grown on the dry-etched surface, the surface is dry-etched. Defects are likely to occur at the interface with the embedded layer (particularly the side wall). Then, a current tends to flow in the vicinity of the interface where the defect has occurred, which may result in a leak path.

しかし、本実施例の製造方法においては、ドライエッチング後の表面に埋め込み層を形成するなど、他の工程を経た表面上に、再びMOVPEによる半導体層の成長を行う必要がない。従って、リークパスが発生する原因となる工程が不要であり、リーク電流の増大といった問題が生じない。また、膜厚制御を高精度に行うことができ、欠陥の少ない高品質な半導体層を成長することができる。 However, in the production method of this embodiment, it is not necessary to grow the semiconductor layer by MOVPE again on the surface that has undergone other steps such as forming an embedded layer on the surface after dry etching. Therefore, a step that causes a leak path is unnecessary, and a problem such as an increase in leak current does not occur. In addition, the film thickness can be controlled with high accuracy, and a high-quality semiconductor layer with few defects can be grown.

なお、実施例3の面発光レーザ50の構成の場合は、第1反射鏡31、半導体構造層47に加えて、第2反射鏡64の形成についてもステップS11において行うことができ、電極形成後に第2反射鏡を形成する必要がない。また、電極の形成が容易となる。 In the case of the configuration of the surface emitting laser 50 of Example 3, in addition to the first reflecting mirror 31 and the semiconductor structure layer 47, the formation of the second reflecting mirror 64 can also be performed in step S11, after the electrode formation. It is not necessary to form a second reflector. In addition, the electrode can be easily formed.

なお、第1反射鏡、半導体構造層、第2反射鏡を構成する半導体層のうち、窪んだ半導体層を形成するエッチング液に対する耐性が無く、窪んだ半導体層を形成しない半導体層については、ステップS14のウェットエッチングを行う前に、ウェットエッチング液に対して耐性のあるレジスト等で保護すればよい。 Among the semiconductor layers constituting the first reflecting mirror, the semiconductor structure layer, and the second reflecting mirror, the semiconductor layer having no resistance to the etching solution forming the recessed semiconductor layer and not forming the recessed semiconductor layer is stepped. Before performing the wet etching of S14, it may be protected with a resist or the like resistant to the wet etching solution.

以上、詳細に説明したように、本発明の垂直共振器型発光素子によれば、リーク電流が少なく低抵抗の電流狭窄構造及び電流経路を有し、信頼性が高く、長寿命の面発光レーザを提供することができる。また、光の損失が少なく、横モード制御性に優れ、発振特性、安定性、信頼性に優れた面発光レーザを提供することができる。 As described in detail above, according to the vertical resonator type light emitting device of the present invention, a surface emitting laser having a low leakage current, a low resistance current constriction structure and a current path, high reliability, and a long life. Can be provided. Further, it is possible to provide a surface emitting laser having low light loss, excellent transverse mode controllability, and excellent oscillation characteristics, stability, and reliability.

また、本発明の製造方法によれば、リーク電流の発生し難い方法で、高精度な膜厚制御により半導体層構造層を形成することができ、リーク電流が少なく、安定性、信頼性に優れた面発光レーザを製造することができる。 Further, according to the manufacturing method of the present invention, a semiconductor layer structure layer can be formed by highly accurate film thickness control by a method in which a leakage current is unlikely to occur, the leakage current is small, and the stability and reliability are excellent. A surface emitting laser can be manufactured.

10、30、50、70、80 面発光レーザ
11、31 第1反射鏡
12、32 第1半導体層
15 活性層
21 第2半導体層
22 トンネル接合層
23 第3半導体層
24 第2反射鏡
25、65 上部n電極
26、46 下部n電極
27、47、77、87 半導体構造層
10, 30, 50, 70, 80 plane emitting lasers 11, 31 First reflecting mirror 12, 32 First semiconductor layer 15 Active layer 21 Second semiconductor layer 22 Tunnel junction layer 23 Third semiconductor layer 24 Second reflecting mirror 25, 65 Upper n electrodes 26, 46 Lower n electrodes 27, 47, 77, 87 Semiconductor structure layer

Claims (12)

窒化物半導体DBR層からなる第1反射鏡と、
前記第1反射鏡上に形成され、少なくとも1の窒化物半導体層からなる第1半導体層と、
前記第1半導体層上に形成された少なくとも1の窒化物半導体層からなる活性層と、
前記活性層上に形成され、前記第半導体層と反対の導電型を有する少なくとも1の窒化物半導体層からなる第2半導体層と、
前記第2半導体層上に形成された少なくとも1の窒化物半導体層からなるトンネル接合層と、
前記トンネル接合層上に形成され、前記第2半導体層と反対の導電型を有する少なくとも1の窒化物半導体層からなる第3半導体層と、
前記第3半導体層上に前記第1反射鏡に対向して配された第2反射鏡と、
を有し、
前記トンネル接合層は、前記第2半導体層の上面全体を覆っているかまたは前記第3半導体層の下面全体を覆っていることにより前記第2半導体層と前記第3半導体層とを分離しており、
前記第1反射鏡、前記第2反射鏡、前記第1半導体層、前記第2半導体層、及び前記第3半導体層のうち少なくとも1は、隣接する上層及び下層の半導体層の側壁よりも内側に窪んだ半導体層を有し、
前記窪んだ半導体層は、AlInGa(1−x−y)N系半導体層(0.15<x<1、0≦y<0.85、0.15<x+y≦1)であって、前記窪んだ半導体層に隣接する前記上層及び下層の半導体層はInGa(1−z)N系半導体層(0≦z<1)である垂直共振器型窒化物半導体発光素子。
A first reflector made of a nitride semiconductor DBR layer and
A first semiconductor layer formed on the first reflecting mirror and composed of at least one nitride semiconductor layer,
An active layer composed of at least one nitride semiconductor layer formed on the first semiconductor layer, and
Said formed on the active layer, a second semiconductor layer composed of at least one of the nitride semiconductor layer having an opposite conductivity type as said first semiconductor layer,
A tunnel junction layer composed of at least one nitride semiconductor layer formed on the second semiconductor layer, and a tunnel junction layer.
A third semiconductor layer formed on the tunnel junction layer and composed of at least one nitride semiconductor layer having a conductive type opposite to that of the second semiconductor layer.
A second reflecting mirror arranged on the third semiconductor layer so as to face the first reflecting mirror,
Have,
The tunnel junction layer separates the second semiconductor layer from the third semiconductor layer by covering the entire upper surface of the second semiconductor layer or the entire lower surface of the third semiconductor layer. ,
At least one of the first reflector, the second reflector, the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer is inside the side wall of the adjacent upper and lower semiconductor layers. Has a recessed semiconductor layer,
The recessed semiconductor layer is an Al x In y Ga (1-xy) N-type semiconductor layer (0.15 <x <1, 0 ≦ y < 0.85, 0.15 <x + y ≦ 1 ). A vertical resonator type nitride semiconductor light emitting device in which the upper and lower semiconductor layers adjacent to the recessed semiconductor layer are In z Ga (1-z) N-based semiconductor layers (0 ≦ z <1).
前記窪んだ半導体層は前記活性層に隣接して設けられている請求項1に記載の垂直共振器型窒化物半導体発光素子。 The vertical resonator type nitride semiconductor light emitting device according to claim 1, wherein the recessed semiconductor layer is provided adjacent to the active layer. 前記窪んだ半導体層は前記第1半導体層に設けられている請求項2に記載の垂直共振器型窒化物半導体発光素子。 The vertical resonator type nitride semiconductor light emitting device according to claim 2, wherein the recessed semiconductor layer is provided in the first semiconductor layer. 前記窪んだ半導体層は前記トンネル接合層に隣接して設けられ、前記第2半導体層及び前記第3半導体層は、前記トンネル接合層及び前記窪んだ半導体層によって前記第2半導体層及び前記第3半導体層の全体に渡って互いに分離されている請求項1乃至3のいずれか1に記載の垂直共振器型窒化物半導体発光素子。 The recessed semiconductor layer is provided adjacent to the tunnel junction layer, and the second semiconductor layer and the third semiconductor layer are formed by the tunnel junction layer and the recessed semiconductor layer to form the second semiconductor layer and the third semiconductor layer. The vertical resonator type nitride semiconductor light emitting element according to any one of claims 1 to 3, which is separated from each other over the entire semiconductor layer. 前記活性層の発光波長をλ、前記窪んだ半導体層及び前記活性層間の半導体層の平均屈折率をnとしたとき、前記窪んだ半導体層及び前記活性層間の層厚方向の距離が、λ/2nのk倍(kは自然数)である請求項1乃至4のいずれか1に記載の垂直共振器型窒化物半導体発光素子。 When the emission wavelength of the active layer is λ and the average refractive index of the recessed semiconductor layer and the semiconductor layer between the active layers is n, the distance between the recessed semiconductor layer and the active layer in the layer thickness direction is λ /. The vertical resonator type nitride semiconductor light emitting device according to any one of claims 1 to 4, which is k times 2n (k is a natural number). 前記窒化物半導体DBR層は、互いに組成の異なる第1組成及び第2組成の窒化物半導体層が交互に積層されて構成され、少なくとも1の前記第1組成の窒化物半導体層が前記窪んだ半導体層として形成されている請求項1乃至5のいずれか1に記載の垂直共振器型窒化物半導体発光素子。 The nitride semiconductor DBR layer is formed by alternately stacking nitride semiconductor layers having a first composition and a second composition having different compositions, and at least one nitride semiconductor layer having the first composition is a recessed semiconductor. The vertical resonator type nitride semiconductor light emitting device according to any one of claims 1 to 5, which is formed as a layer. 前記第2反射鏡は、互いに組成の異なる第3組成及び第4組成の窒化物半導体層が交互に積層されて構成された窒化物半導体多層膜反射鏡であり、少なくとも1の前記第3組成の窒化物半導体層が前記窪んだ半導体層である請求項1乃至6のいずれか1に記載の垂直共振器型窒化物半導体発光素子。 The second reflecting mirror is a nitride semiconductor multilayer film reflecting mirror in which nitride semiconductor layers having a third composition and a fourth composition having different compositions are alternately laminated, and has at least one of the third composition. The vertical resonator type nitride semiconductor light emitting device according to any one of claims 1 to 6, wherein the nitride semiconductor layer is the recessed semiconductor layer. 連続した前記第1組成及び前記第2組成の窒化物半導体層、又は連続した前記第3組成及び前記第4組成の窒化物半導体層が前記窪んだ半導体層である請求項6又は7に記載の垂直共振器型窒化物半導体発光素子。 The sixth or seven claim 6 or 7, wherein the continuous nitride semiconductor layer of the first composition and the second composition, or the continuous nitride semiconductor layer of the third composition and the fourth composition is the recessed semiconductor layer. Vertical resonator type nitride semiconductor light emitting device. 前記窪んだ半導体層は、積層方向に上層又は下層との界面で高濃度となる不純物濃度分布を有するように不純物がドープされている請求項1乃至8のいずれか1に記載の垂直共振器型窒化物半導体発光素子。 The vertical resonator type according to any one of claims 1 to 8, wherein the recessed semiconductor layer is doped with impurities so as to have an impurity concentration distribution having a high concentration at the interface with the upper layer or the lower layer in the stacking direction. Nitride semiconductor light emitting device. 前記第1反射鏡、前記第2反射鏡、前記第1半導体層、前記活性層、前記第2半導体層及び前記第3半導体層からなる半導体積層体は、積層方向の軸を中心軸とする回転対称形状を有し、前記窪んだ半導体層は前記半導体積層体と同軸の回転対称形状を有する請求項1乃至9のいずれか1に記載の垂直共振器型窒化物半導体発光素子。 The semiconductor laminate composed of the first reflector, the second reflector, the first semiconductor layer, the active layer, the second semiconductor layer, and the third semiconductor layer rotates about an axis in the stacking direction as a central axis. The vertical resonator type nitride semiconductor light emitting device according to any one of claims 1 to 9, which has a symmetric shape and the recessed semiconductor layer has a rotationally symmetric shape coaxial with the semiconductor laminate. 前記半導体積層体は楕円柱を含む円柱形状を有する請求項10に記載の垂直共振器型窒化物半導体発光素子。 The vertical resonator type nitride semiconductor light emitting device according to claim 10, wherein the semiconductor laminate has a cylindrical shape including an elliptical column. 窒化物半導体DBR層からなる第1反射鏡を形成し、
前記第1反射鏡上に、少なくとも1の窒化物半導体層からなる第1半導体層を形成し、
前記第1半導体層上に少なくとも1の窒化物半導体層からなる活性層を形成し、
前記活性層上に、前記第半導体層と反対の導電型を有する少なくとも1の窒化物半導体層からなる第2半導体層を形成し、
前記第2半導体層上に少なくとも1の窒化物半導体層からなるトンネル接合層を形成し、
前記トンネル接合層上に、前記第2半導体層と反対の導電型を有する少なくとも1の窒化物半導体層からなる第3半導体層を形成し、前記トンネル接合層は、前記第2半導体層の上面全体を覆っているかまたは前記第3半導体層の下面全体を覆っていることにより前記第2半導体層と前記第3半導体層とを分離し、
前記第3半導体層上に前記第1反射鏡に対向する第2反射鏡を形成し、
前記第1反射鏡、前記第2反射鏡、前記第1半導体層、前記第2半導体層及び前記第3半導体層のうち少なくとも1に、隣接する上層及び下層の半導体層の側壁よりも内側に窪んだ半導体層を形成し、
前記窪んだ半導体層として、AlInGa(1−x−y)N系半導体層(0.15<x<1、0≦y<0.85、0.15<x+y≦1)を形成し、前記窪んだ半導体層に隣接する前記上層及び下層の半導体層として、InGa(1−z)N系半導体層(0≦z<1)を形成する、垂直共振器型窒化物半導体発光素子の製造方法。
A first reflector made of a nitride semiconductor DBR layer is formed.
A first semiconductor layer composed of at least one nitride semiconductor layer is formed on the first reflector.
An active layer composed of at least one nitride semiconductor layer is formed on the first semiconductor layer, and the active layer is formed.
The active layer, forming a second semiconductor layer composed of at least one of the nitride semiconductor layer having an opposite conductivity type as said first semiconductor layer,
A tunnel junction layer composed of at least one nitride semiconductor layer is formed on the second semiconductor layer, and a tunnel junction layer is formed.
A third semiconductor layer composed of at least one nitride semiconductor layer having a conductive type opposite to that of the second semiconductor layer is formed on the tunnel junction layer, and the tunnel junction layer is the entire upper surface of the second semiconductor layer. The second semiconductor layer and the third semiconductor layer are separated by covering or covering the entire lower surface of the third semiconductor layer.
A second reflecting mirror facing the first reflecting mirror is formed on the third semiconductor layer, and the second reflecting mirror is formed.
The first reflector, the second reflector, the first semiconductor layer, the second semiconductor layer, and at least one of the third semiconductor layers are recessed inward of the side wall of the adjacent upper and lower semiconductor layers. Forming a semiconductor layer,
As the recessed semiconductor layer, an Al x In y Ga (1-xy) N-type semiconductor layer (0.15 <x <1, 0 ≦ y < 0.85, 0.15 <x + y ≦ 1 ) is formed. A vertical resonator type nitride semiconductor light emitting device that forms an Inz Ga (1-z) N-type semiconductor layer (0 ≦ z <1) as the upper and lower semiconductor layers adjacent to the recessed semiconductor layer. Method of manufacturing the element.
JP2016095999A 2016-05-12 2016-05-12 Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element Active JP6923295B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016095999A JP6923295B2 (en) 2016-05-12 2016-05-12 Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016095999A JP6923295B2 (en) 2016-05-12 2016-05-12 Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element

Publications (2)

Publication Number Publication Date
JP2017204579A JP2017204579A (en) 2017-11-16
JP6923295B2 true JP6923295B2 (en) 2021-08-18

Family

ID=60322499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016095999A Active JP6923295B2 (en) 2016-05-12 2016-05-12 Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element

Country Status (1)

Country Link
JP (1) JP6923295B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7258591B2 (en) * 2019-02-21 2023-04-17 スタンレー電気株式会社 Vertical cavity light emitting device
US20240170921A1 (en) * 2021-03-31 2024-05-23 Sony Semiconductor Solutions Corporation Light emitting element, illumination device, and distance measuring device
JP2023184298A (en) * 2022-06-17 2023-12-28 スタンレー電気株式会社 Vertical resonator type light-emitting element and manufacturing method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW322649B (en) * 1995-10-30 1997-12-11 Motorola Inc
KR970031126A (en) * 1995-11-13 1997-06-26 빈센트 비. 인그라시아 Low resistance p-down top radial ridge vertical. Low resistance p-down top emitting ridge VCSEL and method of fabrication
JP4537658B2 (en) * 2002-02-22 2010-09-01 株式会社リコー Surface emitting laser element, surface emitting laser array using the surface emitting laser element, electrophotographic system, surface emitting laser module, optical communication system, optical interconnection system, and surface emitting laser element manufacturing method
JP2005085876A (en) * 2003-09-05 2005-03-31 Ricoh Co Ltd Vertical cavity surface emitting semiconductor laser, method of manufacturing same, and optical transmitting module
JP2006121010A (en) * 2004-10-25 2006-05-11 Sumitomo Electric Ind Ltd Element and array of surface light emitting laser
JP5027010B2 (en) * 2007-03-01 2012-09-19 古河電気工業株式会社 Surface emitting laser element
JP2008294073A (en) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd Surface emitting semiconductor laser
JP2009164449A (en) * 2008-01-09 2009-07-23 Rohm Co Ltd Surface-emitting laser diode, and manufacturing method of the same
JP2010153536A (en) * 2008-12-25 2010-07-08 Nec Corp Surface emission laser and method of manufacturing the same

Also Published As

Publication number Publication date
JP2017204579A (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6947386B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
JP7452739B2 (en) Surface emitting laser, light source device
JP2009065048A (en) Semiconductor light-emitting element and method of manufacturing the same
JP6664688B2 (en) Vertical cavity light emitting device
JP6932345B2 (en) Semiconductor multilayer reflector and vertical resonator type light emitting device
WO2023042675A1 (en) Vertical cavity light-emitting element
JP6923295B2 (en) Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element
JP5382289B2 (en) Light emitting device
US20090103583A1 (en) Surface emitting laser and manufacturing method thereof
US20230044637A1 (en) Vertical cavity light-emitting element
WO2021125005A1 (en) Light-emitting device and method for manufacturing light-emitting device
JP7005890B2 (en) Semiconductor light emitting elements, lighting devices, headlights, moving objects, illumination devices, video devices, projection type video devices and projectors.
US20220393436A1 (en) Vertical cavity light-emitting element and manufacturing method of the same
JP5411440B2 (en) Light emitting device
JP5223531B2 (en) Semiconductor laser element
JP7081000B2 (en) Vertical resonator type light emitting element
WO2021157431A1 (en) Light-emitting device
JP2009238846A (en) Light-emitting device
JP5168476B2 (en) Light emitting device
WO2019107273A1 (en) Surface emission semiconductor laser
JP2007299895A (en) Surface emitted laser element, surface emitted laser array having the same, electronic photographing system having surface emitted laser element or surface emitted laser array, optical interconnection system having surface emitted laser element or surface emitted laser array, and optical communication system having surface emitted laser element or surface emitted laser array
JP4771142B2 (en) Vertical cavity light emitting diode
JP2006012899A (en) Semiconductor laser device and its manufacturing method
JP2009059734A (en) Surface emitting laser
JP6887482B2 (en) Light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210729

R150 Certificate of patent or registration of utility model

Ref document number: 6923295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250