JP2011091251A - Nitride semiconductor light-emitting device - Google Patents
Nitride semiconductor light-emitting device Download PDFInfo
- Publication number
- JP2011091251A JP2011091251A JP2009244422A JP2009244422A JP2011091251A JP 2011091251 A JP2011091251 A JP 2011091251A JP 2009244422 A JP2009244422 A JP 2009244422A JP 2009244422 A JP2009244422 A JP 2009244422A JP 2011091251 A JP2011091251 A JP 2011091251A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- semiconductor layer
- recess
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、レーザ素子や発光ダイオード素子などに用いられる窒化物半導体発光素子に関する。 The present invention relates to a nitride semiconductor light emitting device used for a laser device, a light emitting diode device, or the like.
窒化物半導体発光素子は、Blu−ray(登録商標)などの光ディスク装置の光源やディスプレイ用光源、その他にも露光用光源としての用途が期待されている。
窒化物半導体発光素子は、窒化物半導体基板を成長基板として用い、その表面に窒化物半導体層を積層して製造される。
一般に、窒化物半導体発光素子は、製造上の歩留まりが低いことが問題となっている。その理由の一つが、窒化物半導体基板の格子定数とその表面に積層される窒化物半導体層の格子定数とが完全に一致しないため、あるいは窒化物半導体基板中の転位欠陥による結晶の歪みのため、窒化物半導体層に引っ張り歪みが生じて、窒化物半導体層内にクラックが生じることである。特に窒化物半導体層にアルミニウム(Al)の組成比率の高い混晶を用いる場合や、Alの組成比率が低くとも、多層で形成している場合には、クラックがより発生しやすくなる。
このような問題を解消するために、特許文献1(段落0016〜段落0019、図1参照)には、窒化物半導体基板の転位集中領域(高転位密度領域)を含む領域に帯状の溝を形成し、その窒化物半導体基板の表面に窒化物半導体層を積層することで、窒化物半導体基板と窒化物半導体層との格子定数の違い及び窒化物半導体基板の転位によって生じる引っ張り歪によって基板から窒化物半導体層にかかる応力を緩和し、クラックの発生を低減する窒化物半導体発光素子が記載されている。
Nitride semiconductor light emitting devices are expected to be used as light sources for optical disc devices such as Blu-ray (registered trademark), light sources for displays, and other light sources for exposure.
A nitride semiconductor light emitting device is manufactured by using a nitride semiconductor substrate as a growth substrate and laminating a nitride semiconductor layer on the surface thereof.
In general, nitride semiconductor light-emitting devices have a problem of low manufacturing yield. One of the reasons is that the lattice constant of the nitride semiconductor substrate and the lattice constant of the nitride semiconductor layer stacked on the surface do not completely match, or because of crystal distortion due to dislocation defects in the nitride semiconductor substrate. In other words, tensile strain is generated in the nitride semiconductor layer, and cracks are generated in the nitride semiconductor layer. In particular, when a mixed crystal having a high aluminum (Al) composition ratio is used for the nitride semiconductor layer, or even when the Al composition ratio is low, cracks are more likely to occur.
In order to solve such a problem, in Patent Document 1 (see paragraphs 0016 to 0019 and FIG. 1), a band-like groove is formed in a region including a dislocation concentration region (high dislocation density region) of a nitride semiconductor substrate. By stacking a nitride semiconductor layer on the surface of the nitride semiconductor substrate, the nitride semiconductor substrate is nitrided due to the difference in lattice constant between the nitride semiconductor substrate and the nitride semiconductor layer and tensile strain caused by dislocation of the nitride semiconductor substrate. A nitride semiconductor light emitting device is described that relieves stress applied to a nitride semiconductor layer and reduces the occurrence of cracks.
また、特許文献2(段落0021〜段落0024、図3参照)には、サファイアなどの基板の表面に多重パターン構造を形成し、その上に窒化物化合物半導体を成長させた半導体発光素子が記載されている。 Patent Document 2 (see paragraphs 0021 to 0024 and FIG. 3) describes a semiconductor light emitting device in which a multiple pattern structure is formed on the surface of a substrate such as sapphire and a nitride compound semiconductor is grown thereon. ing.
特許文献1では、窒化物半導体基板の高転位密度領域を含む領域に溝を形成することによって、窒化物半導体基板上に積層される窒化物半導体層にかかる応力を緩和することができるが、窒化物半導体基板に設けた溝のエッジ部において、窒化物半導体層が盛り上がるエッジグロースが発生する。 In Patent Document 1, by forming a groove in a region including a high dislocation density region of a nitride semiconductor substrate, stress applied to the nitride semiconductor layer stacked on the nitride semiconductor substrate can be reduced. Edge growth in which the nitride semiconductor layer rises occurs at the edge portion of the groove provided in the semiconductor substrate.
ここで、図10を参照してエッジグロースについて説明する。図10は、従来例における窒化物半導体基板上に窒化物半導体層を積層した状態の様子を示す模式的断面図である。
図10に示すように、高転位密度領域210Hに沿って、図10の紙面垂直方向に延伸する帯状の溝211が配設された従来例における窒化物半導体基板210を用いて、その表面に窒化物半導体層220を積層した場合、溝211のエッジ部213の上方において、窒化物半導体が盛り上がって積層されるエッジグロース221が発生する。
このようなエッジグロース221が生じると、クラックの発生を十分に抑制することができない。また、エッジグロース221が生じると、窒化物半導体層の加工工程において、窒化物半導体層に形成されるレジストの膜厚が不均一になりやすいため、十分なエッチングの加工精度が得られない。これらの不具合のため、窒化物半導体発光素子の安定した製造歩留まりが望めないこととなる。
Here, edge growth will be described with reference to FIG. FIG. 10 is a schematic cross-sectional view showing a state in which a nitride semiconductor layer is stacked on a nitride semiconductor substrate in a conventional example.
As shown in FIG. 10, a
When
なお、特許文献2における半導体発光素子の基板上に形成される多重パターン構造は、活性層で発光した光を効率的に半導体発光素子の外部に取り出すためのものであり、窒化物半導体発光素子の窒化物半導体層におけるクラックやエッジグロースの発生を低減し、信頼性や製造歩留まりを向上することを目的とするものではない。 Note that the multiple pattern structure formed on the substrate of the semiconductor light emitting device in Patent Document 2 is for efficiently extracting light emitted from the active layer to the outside of the semiconductor light emitting device. It is not intended to reduce the occurrence of cracks and edge growth in the nitride semiconductor layer, and to improve reliability and manufacturing yield.
本発明は、かかる問題に鑑みてなされたものであり、本発明の課題は、窒化物半導体層におけるクラックやエッジグロースの発生を低減し、信頼性の高い窒化物半導体発光素子及びその歩留まりの高い製造方法を提供することである。 The present invention has been made in view of such problems, and an object of the present invention is to reduce the occurrence of cracks and edge growth in the nitride semiconductor layer, and to provide a highly reliable nitride semiconductor light emitting device and a high yield thereof. It is to provide a manufacturing method.
前記した課題を達成するために、請求項1に記載の窒化物半導体発光素子は、窒化物半導体からなる基板と基板の表面に積層された窒化物半導体層とを備えた窒化物半導体発光素子であって、基板の表面に形成された帯状の第1凹部と、第1凹部の底面及び第1凹部以外の基板の表面である凸部に形成された複数の第2凹部とを有し、窒化物半導体層は第1半導体層と少なくとも活性層を有する第2半導体層とを有し、第1半導体層は、その上端面において、第1凹部に対応する位置に凹部が形成されるように積層して構成した。 In order to achieve the above object, a nitride semiconductor light emitting device according to claim 1 is a nitride semiconductor light emitting device including a substrate made of a nitride semiconductor and a nitride semiconductor layer stacked on the surface of the substrate. A first recess in the shape of a band formed on the surface of the substrate, and a plurality of second recesses formed on the bottom surface of the first recess and the protrusions that are the surface of the substrate other than the first recess, and nitriding The physical semiconductor layer has a first semiconductor layer and a second semiconductor layer having at least an active layer, and the first semiconductor layer is laminated so that a recess is formed at a position corresponding to the first recess on the upper end surface thereof. And configured.
かかる構成によれば、窒化物半導体発光素子は、第1凹部を設けた基板上に積層した窒化物半導体層によって構成されるため、基板と窒化物半導体層の下層部である第1半導体層との間の格子定数の違いによる歪みが第1凹部により分断されることで、基板から凸部の上方領域における第1半導体層にかかる応力が緩和される。
また、第2凹部を設けることにより、第1半導体層の横方向成長が促進され、エッジグロースの盛り上がりとなる窒化物半導体の縦方向成長が抑制されるため、エッジグロースの発生が低減される。
更にまた、活性層は、基板からかかる応力が緩和された第1半導体層上に形成されるため、窒化物半導体発光素子は安定した発光動作をする。
また、第1凹部及び第2凹部は、基板への漏れ光を散乱させるため、窒化物半導体発光素子内の垂直方向の迷光が低減される。
According to such a configuration, the nitride semiconductor light-emitting element is configured by the nitride semiconductor layer stacked on the substrate provided with the first recess, and thus the substrate and the first semiconductor layer which is the lower layer portion of the nitride semiconductor layer, The strain applied to the first semiconductor layer in the region above the convex portion is relaxed by dividing the distortion due to the difference in lattice constant between the first concave portion and the first concave portion.
In addition, by providing the second recess, the lateral growth of the first semiconductor layer is promoted, and the vertical growth of the nitride semiconductor that causes the edge growth is suppressed, so that the occurrence of edge growth is reduced.
Furthermore, since the active layer is formed on the first semiconductor layer in which the stress applied from the substrate is relieved, the nitride semiconductor light emitting element performs a stable light emitting operation.
Moreover, since the 1st recessed part and the 2nd recessed part scatter the leakage light to a board | substrate, the stray light of the orthogonal | vertical direction in a nitride semiconductor light-emitting device is reduced.
請求項2に記載の窒化物半導体発光素子は、請求項1に記載の窒化物半導体発光素子において、第1半導体層は、窒化物半導体の複数の層からなるように構成した。 The nitride semiconductor light emitting device according to claim 2 is configured such that the first semiconductor layer is composed of a plurality of layers of nitride semiconductors in the nitride semiconductor light emitting device according to claim 1.
かかる構成によれば、第1凹部及び第2凹部が形成された基板上に、複数の層として窒化物半導体が積層される。
これによって、第1半導体層が従来はクラックの発生しやすい多層構成でありながら、効果的に基板から第1半導体層にかかる応力が緩和され、クラックの発生が低減される。
According to this configuration, the nitride semiconductor is stacked as a plurality of layers on the substrate on which the first recess and the second recess are formed.
Thereby, although the first semiconductor layer conventionally has a multi-layer structure in which cracks are likely to occur, the stress applied from the substrate to the first semiconductor layer is effectively relieved, and the occurrence of cracks is reduced.
請求項3に記載の窒化物半導体発光素子は、請求項1又は請求項2に記載の窒化物半導体発光素子において、凸部の上方領域における第1半導体層の上端面は平坦化されるように構成した。 The nitride semiconductor light emitting device according to claim 3 is the nitride semiconductor light emitting device according to claim 1 or 2, wherein the upper end surface of the first semiconductor layer in the upper region of the convex portion is flattened. Configured.
かかる構成によれば、窒化物半導体発光素子は、窒化物半導体層の下層部である第1半導体層によって第2凹部が埋め込まれ、第1半導体層の上端面において第2凹部による凹凸が平坦化されるように、第1半導体層が基板の表面に積層される。このため、活性層は、第2凹部が埋め込まれて平坦化された平坦面上に形成される。
これによって、活性層は、面内における発光モードの均一性がよく、均一な強度及び波長で発光する。
According to this configuration, in the nitride semiconductor light emitting device, the second recess is embedded by the first semiconductor layer which is the lower layer of the nitride semiconductor layer, and the unevenness due to the second recess is flattened on the upper end surface of the first semiconductor layer. As described above, the first semiconductor layer is stacked on the surface of the substrate. Therefore, the active layer is formed on a flat surface that is flattened by embedding the second recess.
Thereby, the active layer has good uniformity of the emission mode in the plane, and emits light with uniform intensity and wavelength.
請求項4に記載の窒化物半導体発光素子は、請求項1乃至請求項3の何れか一項に記載の窒化物半導体発光素子において、第2凹部は、帯状の第1凹部の延伸方向と平行して延伸する開口を有するように構成した。 The nitride semiconductor light-emitting device according to claim 4 is the nitride semiconductor light-emitting device according to any one of claims 1 to 3, wherein the second recess is parallel to the extending direction of the band-shaped first recess. And an opening that extends.
かかる構成によれば、窒化物半導体層の積層時に、窒化物半導体が帯状の第1凹部のエッジ部においてエッジグロースの盛り上がりとなる窒化物半導体層の縦方向成長を、第1凹部のエッジ部に沿って延伸する帯状の第2凹部への横方向成長で効果的に抑制され、エッジグロースの発生が効果的に低減される。 According to this configuration, when the nitride semiconductor layer is stacked, the nitride semiconductor layer grows in the edge direction of the first recess, and the nitride semiconductor grows in the edge growth of the band-shaped first recess. The lateral growth to the belt-like second recess extending along the direction is effectively suppressed, and the occurrence of edge growth is effectively reduced.
請求項5に記載の窒化物半導体発光素子は、請求項1乃至請求項3の何れか一項に記載の窒化物半導体発光素子において、複数の第2凹部は、特定方向に延伸せずに断続する開口を有するように構成した。 The nitride semiconductor light emitting device according to claim 5 is the nitride semiconductor light emitting device according to any one of claims 1 to 3, wherein the plurality of second recesses are intermittent without extending in a specific direction. It comprised so that it might have an opening.
かかる構成によれば、窒化物半導体層の積層時に、窒化物半導体が第1凹部のエッジ部においてエッジグロースの盛り上がりとなる窒化物半導体層の縦方向成長を、断続的に設けられた第2凹部への横方向成長で抑制され、エッジグロースの発生が効果的に低減される。 According to such a configuration, when the nitride semiconductor layer is stacked, the second recess is provided with intermittent growth of the nitride semiconductor layer in which the nitride semiconductor grows at the edge of the first recess. The occurrence of edge growth can be effectively reduced by the lateral growth.
請求項6に記載の窒化物半導体発光素子は、請求項1乃至請求項5の何れか一項に記載の窒化物半導体発光素子において、基板は、相対的に転位欠陥密度が高い高転位密度領域と、高転位密度領域よりも転位欠陥密度が低い低転位密度領域とを有し、高転位密度領域を有する領域に第1凹部を設けるように構成した。 The nitride semiconductor light emitting device according to claim 6 is the nitride semiconductor light emitting device according to any one of claims 1 to 5, wherein the substrate has a high dislocation density region having a relatively high dislocation defect density. And a low dislocation density region having a dislocation defect density lower than that of the high dislocation density region, and the first recess is provided in the region having the high dislocation density region.
かかる構成によれば、基板の凸部は、高転位密度領域を含む第1凹部以外の低転位密度領域に形成される。このため、窒化物半導体層の積層時に、基板と窒化物半導体層との間の格子定数の違いによる歪みが第1凹部に積層される窒化物半導体に蓄積されるとともに、高転位密度領域の転位欠陥の影響が第1凹部内に止められる。
これによって、窒化物半導体層の積層時に生じる歪みや転位欠陥による影響が基板の凸部の上方領域に積層される窒化物半導体層に波及することが防止される。
According to this configuration, the convex portion of the substrate is formed in the low dislocation density region other than the first concave portion including the high dislocation density region. Therefore, when the nitride semiconductor layer is stacked, strain due to the difference in lattice constant between the substrate and the nitride semiconductor layer is accumulated in the nitride semiconductor stacked in the first recess, and the dislocations in the high dislocation density region The influence of the defect is stopped in the first recess.
As a result, it is possible to prevent the influence caused by strain and dislocation defects generated when the nitride semiconductor layers are stacked from spreading to the nitride semiconductor layer stacked in the region above the convex portion of the substrate.
請求項7に記載の窒化物半導体発光素子は、請求項1乃至請求項6の何れか一項に記載の窒化物半導体発光素子において、基板の表面は窒化物半導体のC面であり、帯状の第1凹部の延伸方向は窒化物半導体のM面に垂直であるように構成した。 The nitride semiconductor light emitting device according to claim 7 is the nitride semiconductor light emitting device according to any one of claims 1 to 6, wherein the surface of the substrate is a C plane of the nitride semiconductor, The extending direction of the first recess was configured to be perpendicular to the M-plane of the nitride semiconductor.
かかる構成によれば、帯状の第1凹部の壁面はM面と直交するA面で形成され、M面は露出されない。M面の露出がないため、第1凹部の壁面からのクラックの発生が低減される。また、窒化物半導体発光素子をレーザ素子構造とした場合は、レーザ発振のための共振器端面をM面の劈開によって形成することができるため、共振器は、高精度に形成された共振器端面を用いてレーザ発振する。 According to such a configuration, the wall surface of the belt-shaped first recess is formed by the A plane orthogonal to the M plane, and the M plane is not exposed. Since there is no exposure of the M surface, the occurrence of cracks from the wall surface of the first recess is reduced. Further, when the nitride semiconductor light emitting element has a laser element structure, the resonator end face for laser oscillation can be formed by cleaving the M plane. Laser oscillation using
請求項8に記載の窒化物半導体発光素子は、請求項7に記載の窒化物半導体発光素子において、第2凹部の壁面は、窒化物半導体のM面に平行でない面からなるように構成した。 The nitride semiconductor light emitting device according to claim 8 is the nitride semiconductor light emitting device according to claim 7, wherein the wall surface of the second recess is formed of a surface not parallel to the M-plane of the nitride semiconductor.
かかる構成によれば、M面が露出しないように第2凹部を設けたため、第2凹部の壁面からのクラックの発生が防止される。 According to such a configuration, since the second recess is provided so that the M surface is not exposed, generation of cracks from the wall surface of the second recess is prevented.
請求項9に記載の窒化物半導体発光素子は、請求項1乃至請求項8の何れか一項に記載の窒化物半導体発光素子において、第1半導体層は、Alを含有する窒化物半導体を含む構成とした。 The nitride semiconductor light emitting device according to claim 9 is the nitride semiconductor light emitting device according to any one of claims 1 to 8, wherein the first semiconductor layer includes a nitride semiconductor containing Al. The configuration.
かかる構成によれば、第1半導体層が、基板として通常用いられる窒化物半導体との格子定数の差が大きいAlを含有する窒化物半導体を含んでいながら、第1凹部のエッジ部におけるエッジグロースの発生を抑えつつ、基板から第1半導体層にかかる応力を緩和する。 According to this configuration, the first semiconductor layer includes the nitride semiconductor containing Al having a large lattice constant difference from the nitride semiconductor normally used as the substrate, and the edge growth at the edge portion of the first recess is performed. The stress applied from the substrate to the first semiconductor layer is relaxed while suppressing the occurrence of.
請求項10に記載の窒化物半導体発光素子は、請求項9に記載の窒化物半導体発光素子において、第2凹部は、第1半導体層のAlを含有する窒化物半導体によって埋め込まれているように構成した。
The nitride semiconductor light emitting device according to
かかる構成によれば、基板として通常用いられる窒化物半導体との格子定数の差が大きいAlを含有する窒化物半導体からなる層が、第2凹部を埋め込むように成長して積層される。
これによって、基板との格子定数の差に基づく歪みによって、この層に基板からかかる応力が効果的に緩和される。
According to such a configuration, a layer made of a nitride semiconductor containing Al having a large lattice constant difference from a nitride semiconductor normally used as a substrate is grown and stacked so as to fill the second recess.
This effectively relieves the stress on the layer from the substrate due to strain based on the difference in lattice constant from the substrate.
請求項11に記載の窒化物半導体発光素子は、請求項1乃至請求項10の何れか一項に記載の窒化物半導体発光素子において、第2半導体層は、その上端面において、第1凹部に対応する位置に凹部が形成されるように積層して構成した。
The nitride semiconductor light-emitting device according to
かかる構成によれば、第2半導体層は、第1凹部に対応する位置に凹部が形成された第1半導体層上に積層した窒化物半導体層によって構成されるため、第1半導体層と第2半導体層との間の格子定数の違いによる歪みが、第1半導体層の第1凹部に対応する位置に形成された凹部により分断されることで、第1半導体層から、及び第1半導体層を介して基板から凸部の上方領域における第2半導体層にかかる応力を緩和する。 According to such a configuration, the second semiconductor layer includes the nitride semiconductor layer stacked on the first semiconductor layer in which the recess is formed at a position corresponding to the first recess. Distortion due to the difference in lattice constant between the semiconductor layer and the first semiconductor layer is divided by a recess formed at a position corresponding to the first recess of the first semiconductor layer, so that the first semiconductor layer and the first semiconductor layer are separated from each other. The stress applied to the second semiconductor layer in the region above the convex portion from the substrate is relaxed.
請求項12に記載の窒化物半導体発光素子は、請求項11に記載の窒化物半導体発光素子において、窒化物半導体発光素子は、第2半導体層の上端面に形成される凹部に沿って分割して構成した。
The nitride semiconductor light emitting device according to
かかる構成によれば、窒化物半導体発光素子は、第2半導体層の上端面に形成される凹部、すなわち、第1凹部に沿って分割される。窒化物半導体層に形成される第1凹部に基づく凹部が窒化物半導体発光素子チップの切り代となるため、チップ内の活性層は第1凹部による凹凸の影響を受けない領域に設けられることになる。これによって窒化物半導体発光素子は、発光モードの均一性がよく、均一な強度及び波長で発光する。 According to this configuration, the nitride semiconductor light emitting element is divided along the recess formed in the upper end surface of the second semiconductor layer, that is, along the first recess. Since the concave portion based on the first concave portion formed in the nitride semiconductor layer serves as a cutting allowance for the nitride semiconductor light emitting device chip, the active layer in the chip is provided in a region not affected by the concave and convex portions by the first concave portion. Become. As a result, the nitride semiconductor light emitting device has good emission mode uniformity and emits light with uniform intensity and wavelength.
請求項13に記載の窒化物半導体発光素子は、請求項1乃至請求項12の何れか一項に記載の窒化物半導体発光素子において、第2半導体層は、凸部の上方領域にレーザ発振のための共振器を有する構成とした。
The nitride semiconductor light emitting device according to
かかる構成によれば、窒化物半導体発光素子はレーザ素子構造であって、第1凹部に基づく窒化物半導体層の凹部を避けた領域に共振器を設ける。これによって、窒化物半導体発光素子は、安定した強度及び波長でレーザ発振する。 According to this configuration, the nitride semiconductor light emitting element has a laser element structure, and the resonator is provided in a region avoiding the recess of the nitride semiconductor layer based on the first recess. As a result, the nitride semiconductor light emitting device oscillates with a stable intensity and wavelength.
請求項1に記載の発明によれば、基板から窒化物半導体層にかかる応力が緩和されるため、窒化物半導体層におけるクラックの発生が低減され、その結果としてクラックの発生による窒化物半導体発光素子の突然の機能喪失などを防ぐことができ、信頼性の高い窒化物半導体発光素子が得られる。また、エッジグロースの発生が低減されるため、窒化物半導体層上部に作製するデバイスの加工精度が向上し、安定した品質の窒化物半導体発光素子が得られる。更に、活性層からの発光の強度及び波長の均一性が良好な、安定した品質の窒化物半導体発光素子が得られる。また、迷光が低減されるため、活性層からの発光の強度及び波長の均一性を向上することができる。また、クラックに対する臨界膜厚を大きくできるため、窒化物半導体層の膜厚を増加し、又はAl組成率の高い窒化物半導体を用いることができる。 According to the first aspect of the present invention, since the stress applied to the nitride semiconductor layer from the substrate is relieved, the occurrence of cracks in the nitride semiconductor layer is reduced, and as a result, the nitride semiconductor light-emitting device due to the occurrence of cracks Therefore, a highly reliable nitride semiconductor light emitting device can be obtained. Further, since the occurrence of edge growth is reduced, the processing accuracy of a device fabricated on the nitride semiconductor layer is improved, and a nitride semiconductor light emitting element with stable quality can be obtained. Furthermore, a stable quality nitride semiconductor light-emitting device having good light emission intensity and wavelength uniformity from the active layer can be obtained. Further, since stray light is reduced, the intensity of light emitted from the active layer and the uniformity of wavelength can be improved. Moreover, since the critical film thickness with respect to cracks can be increased, the film thickness of the nitride semiconductor layer can be increased, or a nitride semiconductor having a high Al composition ratio can be used.
請求項2に記載の発明によれば、第1半導体層を複数の層によって構成しながらも、クラックの発生が低減されるため、材料などの自由度が高い構成の窒化物半導体発光素子が得られる。
請求項3に記載の発明によれば、活性層からの発光の強度及び波長の均一性の良好な、安定した品質の窒化物半導体発光素子が得られる。
請求項4又は請求項5に記載の発明によれば、効果的にエッジグロースの発生が低減されるために、信頼性が高く安定した品質の窒化物半導体発光素子が得られる。
請求項6に記載の発明によれば、高転位密度領域を有する基板を用いた場合において、転位欠陥の波及によるクラックの発生を防止しつつ、エッジグロースの発生を低減するため、信頼性が高く安定した品質の窒化物半導体発光素子が得られる。
請求項7に記載の発明によれば、クラックの発生が低減されるため、信頼性が高い窒化物半導体発光素子が得られる。
請求項8に記載の発明によれば、第2凹部の壁面からのクラックの発生が防止されるため、新たなクラックを発生することなくエッジグロースの発生を低減することができ、その結果として、信頼性が高く安定した品質の窒化物半導体発光素子が得られる。
According to the second aspect of the present invention, since the generation of cracks is reduced while the first semiconductor layer is constituted by a plurality of layers, a nitride semiconductor light emitting device having a high degree of freedom in materials and the like is obtained. It is done.
According to the third aspect of the present invention, a stable quality nitride semiconductor light emitting device having good light emission intensity and wavelength uniformity from the active layer can be obtained.
According to the invention described in claim 4 or claim 5, since the occurrence of edge growth is effectively reduced, a nitride semiconductor light emitting device having a reliable and stable quality can be obtained.
According to the invention described in claim 6, in the case of using a substrate having a high dislocation density region, the generation of edge growth is reduced while preventing the generation of cracks due to the spread of dislocation defects. Stable quality nitride semiconductor light emitting devices can be obtained.
According to the seventh aspect of the present invention, since the generation of cracks is reduced, a highly reliable nitride semiconductor light emitting device can be obtained.
According to the invention described in claim 8, since the occurrence of cracks from the wall surface of the second recess is prevented, the occurrence of edge growth can be reduced without generating new cracks. A nitride semiconductor light emitting device with high reliability and stable quality can be obtained.
請求項9に記載の発明によれば、第1半導体層が、基板を構成する窒化物半導体との格子定数の差の大きなAl含有の窒化物半導体を含む場合であっても、クラックの発生やエッジグロースの発生を低減できるため、材料の自由度の高い、窒化物半導体発光素子が得られる。
請求項10に記載の発明によれば、特に大きな歪みを生じるAlを含有する窒化物半導体からなる層に基板からかかる応力が効果的に緩和されて、クラックの発生が低減されるため、Alの組成比率を高くすることができる。
請求項11に記載の発明によれば、第1半導体層から、及び第1半導体層を介して基板から凸部の上方領域における第2半導体層にかかる応力を緩和することができるため、クラックの発生がより低減された信頼性の高い窒化物半導体発光素子が得られる。
請求項12に記載の発明によれば、活性層からの発光の強度及び波長の均一性が良好な、安定した品質の窒化物半導体発光素子が得られる。
請求項13に記載の発明によれば、共振器からのレーザ発振光の強度及び波長の均一性が良好な、安定した品質の窒化物半導体発光素子が得られる。
According to the ninth aspect of the present invention, even when the first semiconductor layer includes an Al-containing nitride semiconductor having a large difference in lattice constant from the nitride semiconductor constituting the substrate, generation of cracks or Since the occurrence of edge growth can be reduced, a nitride semiconductor light emitting device with a high degree of freedom of materials can be obtained.
According to the invention described in
According to the eleventh aspect of the present invention, since the stress applied to the second semiconductor layer in the upper region of the convex portion from the substrate through the first semiconductor layer and through the first semiconductor layer can be relaxed, A highly reliable nitride semiconductor light-emitting device with reduced generation can be obtained.
According to the twelfth aspect of the present invention, there can be obtained a nitride semiconductor light emitting device having a stable quality with good light emission intensity and wavelength uniformity from the active layer.
According to the thirteenth aspect of the present invention, there can be obtained a nitride semiconductor light emitting device having a stable quality in which the intensity and wavelength uniformity of the laser oscillation light from the resonator is good.
<第1実施形態>
以下、本発明の第1実施形態について、適宜図面を参照して説明する。
<構成>
まず、図1乃至図3を参照して、本発明の第1実施形態における窒化物半導体基板(以下、単に基板という)10と当該基板10の表面10aに積層された窒化物半導体層20の構成について説明する。
<First Embodiment>
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings as appropriate.
<Configuration>
First, referring to FIGS. 1 to 3, a configuration of a nitride semiconductor substrate (hereinafter simply referred to as a substrate) 10 and a
図1乃至図3に示すように、第1実施形態における基板10は、表面10a上に幅W2、深さD1の帯状の第1凹部11と、基板10の表面10aの第1凹部11以外の領域である幅W1の第1丘部(凸部)12とが形成されている。更に、基板10の表面10aの全領域、すなわち第1凹部11の底面及び第1丘部12の表面には、幅W5(<W2)、深さD2(<D1)の、第1凹部11の帯形状の延伸方向と平行方向に延伸した開口を有する溝が縞状に配設された第2凹部13が形成されている。第2凹部13は、第1凹部11よりも幅及び深さが小さく(W5<W2、D2<D1)形成されている。また、隣接する第2凹部13同士は、幅W4の第2丘部14を隔てて形成されている。
As shown in FIGS. 1 to 3, the
第1凹部11は、基板10の表面10a上に、基板10とは格子定数の異なる窒化物半導体層20を積層するときに、基板10と窒化物半導体層20との格子定数の違いによる歪みが生じ、基板10から窒化物半導体層20にかかる応力を緩和するために設けるものである。
When the
この応力は基板10と窒化物半導体層20との間の格子定数との差、及び両者が接触している面積によって決まる。第1凹部11を設けることにより、基板10の表面10aと窒化物半導体層20とが歪みを生じながら連続して接触している面積を低減できるため、基板10から窒化物半導体層20にかかる応力を緩和することができる。すなわち、窒化物半導体層20を形成する際に、窒化物半導体を基板10の横方向(第1凹部11の内側方向)に成長させて積層することにより、第1凹部11において横方向成長した窒化物半導体に歪みが蓄積される。このため、第1凹部11以外における基板10と窒化物半導体層20との接触部における歪みが第1凹部11によって分断される。この結果、基板10と窒化物半導体層20との間に歪みが生じながら接触している同一面において連続面積が減少するため、特に第1凹部11以外の領域である第1丘部12の上方領域に積層される窒化物半導体層20に基板10からかかる応力が緩和される。
This stress is determined by the difference between the lattice constant between the
また、基板10には、基板10の裏面10bから表面10aにかけて貫通した窒化物半導体の結晶の転位欠陥が高密度に生じた高転位密度領域10Hと、転位欠陥が少ない低転位密度領域10Lとが交互に繰り返されている。そして、第1凹部11は、幅W3の高転位密度領域10Hを完全に含むように、かつ、隣接する低転位密度領域10Lの一部を含むように幅W2(W2>W3)の領域に形成されている。また、幅W1の第1丘部12は、その全領域が低転位密度領域10Lに形成されている。
Further, the
転位欠陥が集中する高転位密度領域10Hを包含するように第1凹部11を形成することにより、第1丘部12の上方領域に積層される窒化物半導体層20の部分への転位欠陥の波及を防止できる。
By forming the
第1実施形態では、第1凹部11は、高転位密度領域10Hを含む領域に形成するようにしたが、更に、隣接する高転位密度領域10H同士の中間の低転位密度領域10Lにも第1凹部11を形成するようにしてもよい。この場合、低転位密度領域10Lに形成する第1凹部11は、高転位密度領域を完全に包含する必要がないため、幅W2よりも小さい幅で形成するようにしてもよい。
また、高転位密度領域10Hのない低転位密度の窒化物半導体からなる基板10を用いて、適宜な間隔で第1凹部11を形成するようにしてもよい。
In the first embodiment, the
Alternatively, the
基板10において、低転位密度領域10Lの単位面積あたりの転位数(転位密度)は、1×107/cm2以下、好ましくは5×106/cm2以下、より好ましくは1×106/cm2以下である。また、高転位密度領域10Hは、低転位密度領域10Lよりも転位密度が高い領域であって、特に、その転位密度は限定されない。
なお、この転位密度は、CL(カソード・ルミネッセンス)観察をして測定することができる。
In the
The dislocation density can be measured by CL (cathode luminescence) observation.
また、基板10は、GaN、AlGaN、AlN、GaInN、AlGaInN、AlBGaInNなどの窒化物半導体からなる基板であり、基板10上に形成される窒化物半導体層20と良好な格子整合を示す組成からなるものが選択される。この基板10は、SiやGe、Oなどのn型の不純物がドーピングされていてもよい。不純物がドーピングされている場合は、その濃度は、特に限定されるものではないが、例えば、5×1015/cm3〜5×1021/cm3程度が適当である。更に、この基板10の形状は、円板状または正方形板状である。製造プロセス上、基板10の元となるウエハのサイズは1インチ(2.54cm)以上、好ましくは2インチ(5.08cm)以上である。またウエハの厚さは、50μm以上が好ましい。
更にまた、基板10は、2層以上の構造となっていてもよい。例えば、異種基板上に窒化物半導体層が積層されているものや、半導体層が2層以上となっているものでもよい。いわゆるテンプレート基板であってもよい。また、基板に窒化物半導体層を積層した後で、更に別の金属基板を貼り合わせてもよい。
基板10の材料は、波長による光吸収を考慮して選択することが好ましい。例えば、光を効率良く取り出す場合には、その波長領域で光吸収の少ない基板を選択する。このような観点からは、発光(発振)波長が紫外領域の場合であれば、GaNよりもAlNを用いることが好ましい。
The
Furthermore, the
The material of the
第1凹部11の深さD1は、通常、0.5μm〜10.0μm程度であり、1.0μm〜6.0μmが好ましい。第1凹部11は、高転位密度領域10Hを包含するように、その幅W2が、高転位密度領域10Hの幅W3よりも広く(W2>W3)なるように形成される。
The depth D1 of the
また、第1凹部11同士の間隔、すなわち幅W1は、高転位密度領域10Hを有する基板10を用いる場合は、高転位密度領域10Hの間隔に合わせればよい。低転位密度領域10Lのみからなる基板10を用いる場合は、ウエハ内に第1凹部11を1個でも設けることで応力緩和効果が得られる。幅W1を小さくするほどこの効果は大きくなるが、窒化物半導体発光素子を形成する第1丘部12の領域が狭くなりウエハ当たりの素子の形成数が少なくなり過ぎず、また、1つの第1丘部12上に少なくとも1つの素子が形成できるように、幅W1は、例えば、100μm〜20mm程度とすることができる。
Moreover, what is necessary is just to match | combine the space | interval of 1st recessed
第2凹部13は、第1凹部11の底面及び第1丘部12の表面に、第1凹部11よりも小さい凹部として形成される。
第1凹部11を設けることにより、第1凹部11のエッジ部の上方領域において、窒化物半導体層20が盛り上がるエッジグロースが発生する。本実施形態では、このエッジグロースを低減するため、第2凹部13を設けるものである。
The
By providing the
第2凹部13の深さD2は、通常、0.1μm〜1μm程度であり、0.1μm〜0.5μmが好ましい。第2凹部13の幅W5は、1μm〜10μm程度である。また第2凹部13同士の間隔、すなわち第2丘部14の幅W4は、第2凹部13の幅W5と同程度とすることができる。
The depth D2 of the
第2凹部13を設け、横方向成長を促進して窒化物半導体材料で第2凹部13を埋め込むようにすることで、第1凹部11のエッジ部における窒化物半導体層20の縦方向成長を抑制し、エッジグロースの盛り上がり量を低減することができる。また、第2凹部13を埋め込むように窒化物半導体を横方向成長させることにより、横方向成長した層で基板10から窒化物半導体層20にかかる応力を緩和することができる。
By providing the
また、窒化物半導体層20を積層する基板10の表面10aは、図5に示すように、窒化物半導体の六方晶系における(0001)面(C面)とすることが好ましい。
更に、第1凹部11の端面(図1に示した基板10の断面に平行な面)を(1−100)面(M面)とすることにより、窒化物半導体層20の上部に形成される後記するリッジ構造を用いて共振器42(図4参照)を形成するときに、劈開によって共振器端面を形成することができる。
Further, the
Further, the end surface of the first recess 11 (the surface parallel to the cross section of the
また、C面を基板10の表面(主面)10aとした場合、窒化物半導体層20を基板面の広がり方向である横方向に成長させることにより、転位が結晶方位<0001>に垂直方向に発生する。すなわち、結晶方位<11−20>又は<1−100>などの方向に転位が発生する。横方向に窒化物半導体層20を成長させた領域には、これらの結晶方位に転位が発生することにより、結晶にかかる歪みをこの転位部分に分断して蓄えることができる。更に横方向への成長領域の幅が大きいほど、また、縦方向(基板10の表面10aに垂直方向)への結晶成長速度Xが横方向への結晶成長速度Yより小さく(X<Y)、かつその比Y/Xが大きいほど、歪みを抑制する効果は大きくなる。
Further, when the C plane is the surface (main surface) 10a of the
窒化物半導体層20は基板10の表面10a上に積層され、窒化物半導体発光素子を構成するための窒化物半導体が適宜積層されて構成される。例えば、図4に示す窒化物半導体発光素子1は、窒化物半導体レーザ素子であって、その窒化物半導体層20は、下地層50(第1のn型半導体層)、n型クラッド層60(第2のn型半導体層)、n型光ガイド層70(第3のn型半導体層)、活性層80、p型キャップ層90(第1のp型半導体層)、p型光ガイド層100(第2のp型半導体層)、p型クラッド層110(第3のp型半導体層)、p型コンタクト層120(第4のp型半導体層)から構成されている。ここでは、説明の便宜上、光を生成する層である活性層80を含まず、活性層80よりも下層を第1半導体層30、活性層80を含む上層を第2半導体層40とする。
以下、適宜図4も参照して説明を続ける。
The
Hereinafter, the description will be continued with reference to FIG.
第1半導体層30は、基板10の表面10a上に、下地層50、n型クラッド層60及びn型光ガイド層70が順次積層されて構成されている。第1凹部11の上方領域に積層された第1半導体層30の上端面30aにおいては、第1凹部11に対応する位置に凹部31が形成されている。また、第2凹部13は、第1半導体層30において埋め込まれており、第1丘部12の上方領域における上端面30aが平坦化されている。
The
基板10の表面10aには、第1凹部11が形成され、第1半導体層30の上端面30aにおいて、第1凹部11に対応する位置に凹部31が形成される程度に窒化物半導体が積層されているため、基板10の表面10a側に積層される第1半導体層30は、基板10との間の歪みから生じる応力が緩和される。また、第1凹部11は、転位欠陥が集中する高転位密度領域10Hを包含するように形成されているため、第1丘部12の上方領域に積層される第1半導体層30への転位欠陥の波及を防止できる。更に、第2凹部13が形成されているため、第1凹部11のエッジ部において、第1半導体層30が盛り上がるエッジグロースの発生が低減される。
特に、基板10の第1丘部12の上方領域に積層された第1半導体層30の上端面30aは、第1凹部11及び第2凹部13の影響を残さずに平坦面となっている。
A
In particular, the upper end surface 30 a of the
なお、窒化物半導体層20の各層について、第1半導体層30に区分するかどうかは、活性層80よりも下層で、かつ少なくとも第1半導体層30の上端面において、第2凹部13が埋め込まれて平坦化されているか否かで便宜的に決めるものである。すなわち、第2凹部13が平坦化された層を含めて、少なくともその層より下層を第1半導体層30に区分する。そして、第2凹部13が平坦化された層より上層で、かつ活性層80より下層は、第1半導体層30又は第2半導体層40の何れに区分してもよい。従って、例えば図4に示した第1実施形態のように、最下層の下地層50の上端面で第2凹部13が埋められて平坦化される場合は、n型クラッド層60から上層を第2半導体層40に区分してもよく、n型クラッド層60から下層や活性層80に隣接するn型光ガイド層70から下層を第1半導体層30に区分するようにしてもよい。言い換えれば、第2凹部13は、第1半導体層30の最上層までに平坦化されていればよく、それより下層の、例えば、最下層で平坦化されてもよい。
Whether each layer of the
第2半導体層40は、第1半導体層30の上端面30aに、活性層80、p型キャップ層90、p型光ガイド層100、p型クラッド層110及びp型コンタクト層120が順次積層されて構成されている。第2半導体層40の上端面40aにおいては、下層である第1半導体層30の凹部31に対応する位置、すなわち基板10の第1凹部11に対応する位置に凹部41が形成されている。また、第2凹部13に基づく凹部は、第1半導体層30の上端面30aにおいて平坦化されているため、第2半導体層40は厚さ方向の全領域に渡って、第2凹部13に基づく凹部は生じない。
In the
第2半導体層40が積層される第1半導体層30の上端面30aにおいては、第1凹部11に対応する位置に凹部31が形成されている。このため、第2半導体層40においても、下層との間の格子定数の違いによる歪みが低減され、下層を介して基板10から受ける応力が緩和される。
また、第1半導体層30の上端面30aにおいては、第2凹部13が埋め込まれ、平坦化されているため、その上端面に積層される第2半導体層40の最下層である活性層80及び更にその上層の平坦性が確保される。このため、均一性の良好な面内の発光分布が得られ、発光モードの均一性もよいため発光波長の単一性も良好となる。
On the upper end surface 30 a of the
In addition, since the
以上説明したように、基板10の表面10aに第1凹部11及び第2凹部13を設け、その上に窒化物半導体層20を積層することにより、窒化物半導体層20におけるクラックの発生を抑制することができる。また、クラック発生数の許容範囲において、窒化物半導体層20を構成する各層の膜厚を厚くすることができる。特に、基板10として通常用いられる窒化物半導体との格子定数の差が大きいAl組成率の高い窒化物半導体を積層する場合に有用である。
As described above, the first
次に、図4を参照(適宜図1乃至図3参照)して、本発明における第1実施形態の窒化物半導体発光素子1の構成について説明する。 Next, the configuration of the nitride semiconductor light emitting device 1 of the first embodiment of the present invention will be described with reference to FIG. 4 (refer to FIGS. 1 to 3 as appropriate).
(窒化物半導体発光素子の構成)
図4に示す第1実施形態の窒化物半導体発光素子1は、窒化物半導体からなる基板10の表面10a上に窒化物半導体層20が積層されている。窒化物半導体層20の上端面は、一部を除き保護膜160で覆われ、窒化物半導体層20の壁面は、一部を除き保護膜170で覆われている。窒化物半導体層20の上端面の一部はp側電極130とオーミック接触しており、更にp側電極130はp側パッド電極140と電気的に接続されている。また、基板10の裏面10bにおいて、n側電極150が基板10とオーミック接触し、両者は電気的に接続されている。
(Configuration of nitride semiconductor light emitting device)
In the nitride semiconductor light emitting device 1 of the first embodiment shown in FIG. 4, a
基板10は、図1乃至図3に示した窒化物半導体からなる基板10から窒化物半導体発光素子1のチップ化によって切り出されたものであり、第1丘部12を中心にして、両側に第1凹部11が形成されている。また、基板10の表面10a、すなわち第1丘部12の表面及び第1凹部11の底面には縞状に配設された複数の第2凹部13が形成されている。
基板10の表面10a上には窒化物半導体層20が積層され、基板10は窒化物半導体層20とは下地層50によって接続されている。また、第1実施形態における基板10は導電性であり、裏面10b側に設けられたn側電極150と電気的に接続されている。
The
A
窒化物半導体層20は、基板10側から順に、下地層50、n型クラッド層60及びn型光ガイド層70が積層されてなる第1半導体層30と、活性層80、p型キャップ層90、p型光ガイド層100、p型クラッド層110及びp型コンタクト層120が積層されてなる第2半導体層40とから構成されている。
更に、例えば、基板10と下地層50との間にバッファ層(図示せず)、下地層50とn型クラッド層60との間にクラック防止層(図示せず)などを適宜形成するようにしてもよい。また、これらの層の一部を適宜省略するようにしてもよい。
The
Further, for example, a buffer layer (not shown) is appropriately formed between the
下地層50は、窒化物半導体層20と導電性の基板10とを電気的に接続するための層である。また、下地層50は、活性層80のバンドギャップエネルギより大きい組成であることが好ましく、AlaGa1−aN(0≦a<0.3)が一例として挙げられる。この下地層50は、n型クラッド層60と兼用するようにしてもよい。例えば、発振波長が370nm程度の紫外領域の場合は、AlaGa1−aN(0≦a<0.15)程度が好ましく、n型クラッド層60と兼用しない場合であれば、AlaGa1−aN(0≦a<0.05)程度が好ましい。また、下地層50の上にInを含有するクラック防止層(図示せず)を形成してもよい。
また、下地層50がAlを含有する窒化物半導体からなる層である場合、この層で第2凹部13を埋め込むことにより、Alを含有する窒化物半導体を含んでいながら、第1凹部11のエッジ部におけるエッジグロースの発生を抑えつつ、基板10から窒化物半導体層20にかかる応力を、更に効果的に緩和することができる。活性層80よりも下の層において、Alの組成比率を高くすることができるため、本発明の効果がより顕著となる。
例えば、発振波長が370nm程度の紫外領域の場合であって、下地層50にAlを含有する場合、n型クラッド層60と兼用しない場合はAlaGa1−aN(0<a<0.05)、n型クラッド層60と兼用する場合はAlaGa1−aN(0.05<a<0.15)程度であることが好ましい。また、発振波長が488nm程度の場合、n型クラッド層60と兼用する場合はAlaGa1−aN(0<a<0.1)程度であることが好ましい。
The
Further, in the case where the
For example, when the oscillation wavelength is in the ultraviolet region of about 370 nm and the Al layer is contained in the
n型クラッド層60は、n型光ガイド層70を介して電子を活性層80に注入する層である。n型クラッド層60は、Alを含有していることが好ましい。また、単一層でも多層膜層(超格子構造)でもよい。n型不純物濃度は特に限定されるものではないが、好ましくは1×1017〜1×1020/cm3であり、n型不純物濃度に、膜厚方向において傾斜をつけてもよい。さらに、Alの組成傾斜をつけることで電子を閉じ込めるクラッド層としても機能させてもよい。
The n-
n型光ガイド層70は、n型クラッド層60から注入された電子を活性層80内に閉じ込め、かつ、活性層80で生成される光は閉じ込めない層として設けられる。n型光ガイド層70は、AlaGa1−aN(0≦a≦1)を成長させて形成される。n型光ガイド層70の膜厚は特に限定されるものではなく、任意の膜厚を選択することができ、例
えば、0.15μm程度とすることができる。この層は、単層または多層膜層(超格子構造)で形成させることができる。また、n型不純物をドープさせてもよい。但し、n型光ガイド層70は、活性層80の組成や膜厚などによっては省略することもできる。また、レーザの発振波長が440nm以上の波長帯であれば、n型光ガイド層70は、InaGa1−aN(0≦a≦1)よりなることが好ましい。
The n-type
なお、第1半導体層30の最上層となるn型光ガイド層70の上端面30aにおいては、基板10の表面10aに設けられた第1凹部11が埋め込まれずに凹部31が残っている。一方、第2凹部13は埋め込まれており、上端面30aの第1丘部12の上方領域は平坦化されている。
In addition, in the
活性層80は、n型光ガイド層70を介してn型クラッド層60から注入された電子と、p型光ガイド層100及びp型キャップ層90を介してp型クラッド層110から注入されたホールとが再結合して光を生成する層である。活性層80は、単一(SQW)または多重量子井戸構造(MQW)の何れでもよい。例えば、AlaInbGa1−a−bN(0≦a≦1、0≦b≦1、a+b≦1)からなる井戸層と、AlcIndGa1−c−dN(0≦c≦1、0≦d≦1、c+d≦1)からなる障壁層とを含む量子井戸構造が挙げられる。活性層80に用いられる半導体層は、アンドープ、n型不純物ドープ、p型不純物ドープのいずれでもよいが、アンドープまたはn型不純物ドープであることが好ましい。これにより高出力の窒化物半導体発光素子1を得ることができる。さらに、井戸層をアンドープとし、障壁層をn型不純物ドープとしてもよい。これにより発光素子の出力と発光効率を高めることができる。また、井戸層にAlを含ませることで、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギである波長365nm付近、もしくはそれより短い波長を得ることができる。
The
障壁層は、例えば、n型不純物をドープする場合、その濃度は少なくとも5×1016/cm3以上が好ましい。また、高出力の窒化物半導体発光素子1では、5×1017/cm3以上、1×1020/cm3以下が適当である。なお、障壁層にn型不純物をドープする場合、活性層80内のすべての障壁層にドープしてもよいし、一部をドープとし、一部をアンドープとすることもできる。
For example, when the barrier layer is doped with an n-type impurity, the concentration is preferably at least 5 × 10 16 / cm 3 or more. Further, in the high-power nitride semiconductor light-emitting element 1, 5 × 10 17 / cm 3 or more and 1 × 10 20 / cm 3 or less are appropriate. When the n-type impurity is doped in the barrier layer, all the barrier layers in the
p型キャップ層90は、バンドギャップが大きく、窒化物半導体発光素子1が温度上昇し、また注入電荷密度が増えても、活性層80に注入されたキャリアをオーバフローさせないための層である。p型キャップ層90は、Mg含有のAlaGa1−aN(0≦a≦1)で形成され、ホールがトンネル効果により通過できる100Å程度の膜厚とすることが好ましい。但し、p型キャップ層90は、活性層80の組成や膜厚によっては省略することもできる。
The p-
p型光ガイド層100は、p型クラッド層110から活性層80に注入されたホールを活性層80内に閉じ込め、かつ、活性層80で生成される光は閉じ込めない層である。p型光ガイド層100は、AlaGa1−aN(0≦a≦1)で形成される。このp型光ガイド層100はアンドープとして成長させることが好ましいが、Mgをドープさせてもよい。また、n型光ガイド層70と同様に、単層または多層膜層(超格子構造)で形成させることができる。さらに、p型光ガイド層100は、活性層80の組成や膜厚などによっては省略することもできる。また、レーザ発振の波長が440nm以上の波長帯であれば、前記したn型光ガイド層70は、InaGa1−aN(0≦a≦1)よりなることが好ましい。
The p-type
p型光ガイド層100の上部は、p型クラッド層110及びp型コンタクト層120とともに、図4の紙面垂直方向に延伸する線状のリッジ構造を形成している。このリッジ構造は、共振器42の光導波路を構成している。
The p-type
p型クラッド層110は、p型光ガイド層100及びp型キャップ層90を介してホールを活性層80に注入する層である。p型クラッド層110は、活性層80のバンドギャップエネルギより大きい組成を有し、活性層80へのホールの閉じ込めができるものであれば特に限定されず、その一例として、AlaGa1−aN(0≦a<1)が挙げられる。p型クラッド層110のp型不純物濃度は、1×1018〜1×1021/cm3が適当である。p型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。p型クラッド層110は、単一層でも多層膜層(超格子構造)でもよい。多層膜層の場合、前記したAlaGa1−aNと、それよりバンドギャップエネルギの小さい窒化物半導体とからなる多層膜層であればよい。例えば、バンドギャップエネルギの小さい窒化物半導体としては、n型クラッド層60の場合と同様に、InaGa1−aN(0≦a<1)、AlbGa1−bN(0≦b<1)が挙げられる。また、p型クラッド層110がバンドギャップエネルギの大きい層と、バンドギャップエネルギの小さい層からなる多層膜層である場合、バンドギャップエネルギの大きい層及び小さい層の少なくとも何れか一方にp型不純物をドープさせてもよい。バンドギャップエネルギの大きい層および小さい層の両方にドープする場合は、ドープ量は同一でも異なってもよい。
The p-
また、p型クラッド層110は、p型光ガイド層100の上部及びp型コンタクト層120とともに、共振器42の光導波路を構成するリッジ構造を形成している。
The p-
p型コンタクト層120は、上端面がp側電極130とオーミック接触し、p側電極130と電気的に接続するための層である。p型コンタクト層120は、p型光ガイド層100の上部及びp型クラッド層110とともに、共振器42の光導波路を構成するリッジ構造を形成している。また、p型コンタクト層120の上端面はp側電極130とオーミック接触している。
p型コンタクト層120としては、p型不純物を含有したAlaGa1−aN(0≦a<1)が挙げられる。
The p-
Examples of the p-
共振器42は、活性層80で生成した光を閉じ込め、レーザ発振を起こすための共振器である。第1実施形態における共振器42は、ファブリ・ペロ共振器を構成している。
共振器42は、p型光ガイド層100の上部、p型クラッド層110及びp型コンタクト層120で形成されるリッジ構造を光導波路とする。このリッジ構造の図4の紙面垂直方向の手前側の端面には、例えば、Al2O3などからなる誘電体膜などからなる反射膜(図示せず)が形成されている。この反射膜は、ハーフミラーとして機能し、手前側の端面は、共振器42内に閉じ込められた光の一部を外部に出射する光出射側端面となる。また、このリッジ構造の紙面垂直方向の奧側の端面には、例えば、Al2O3からなる誘電体膜に、SiO2とZrO2を交互に積層した反射膜(図示せず)が形成されている。この奧側の端面は、共振器42の光反射側端面となる。
The
The
また、共振器42は、第1丘部12の上方領域に設けられ、基板10の第1凹部11に基づく凹凸の影響を受けないように形成されている。このため、レーザ発振の波長や強度のバラツキが少なく、安定した品質の共振器42を形成することができ、結果として、窒化物半導体発光素子1を高い歩留まりで製造することができる。
The
p側電極130は、窒化物半導体層20に電力を供給するための正極である。p側電極130は、p型コンタクト層120及び保護膜160の上に積層されており、p型コンタクト層120の上端面とオーミック接触するとともに、更に上層のp側パッド電極140と接続されている。なお、p側電極130は、p型コンタクト層120の上端面とオーミック接触していればよく、保護膜160の上には積層されずにp型コンタクト層120の上端面のみに積層されていてもよい。
p側電極130は、例えば、Ni、Auなどの金属又は合金、あるいはこれらをスパッタ法や蒸着法などによって積層して形成することができる。
The p-
The p-
p側パッド電極140は、外部電源(図示せず)とAuワイヤ(図示せず)などで接続され、p側電極130に電力を供給するための電極パッドである。
p側パッド電極140は、例えば、Ni、Ti、Auなどの金属又は合金、あるいはこれらをスパッタ法や蒸着法などによって積層して形成することができる。
The p-
The p-
n側電極150は、窒化物半導体層20に電力を供給するための負極である。n側電極150は、導電性の基板10の裏面10b上に形成されている。
n側電極150は、例えば、V、Pt、Auなどの金属又は合金、あるいはこれらをスパッタ法や蒸着法などによって積層して形成することができる。
The n-
The n-
保護膜160は、p型コンタクト層120の上端面を除く窒化物半導体層20の上端面を覆う絶縁保護膜である。保護膜160は、例えば、SiO2などの絶縁材料を用いてスパッタ法、蒸着法などによって形成される。
The
保護膜170は、窒化物半導体層20の側面を覆う絶縁保護膜であり、保護膜160と同様にしてSiO2などの絶縁材料を用いて形成される。
The
なお、第1実施形態においては、窒化物半導体層20は、基板10(下層)側をn型半導体層で構成したが、p型半導体層を基板10側に構成してもよい。
In the first embodiment, the
<動作>
次に、図4を参照して、本発明の第1実施形態における窒化物半導体発光素子(窒化物半導体レーザ素子)1の動作について説明する。
<Operation>
Next, the operation of the nitride semiconductor light emitting device (nitride semiconductor laser device) 1 in the first embodiment of the present invention will be described with reference to FIG.
p側電極130(p側パッド電極140)を正極、n側電極150を負極として、窒化物半導体層20に順方向に電圧を印加することにより、n型クラッド層60からn型光ガイド層70を介して電子が活性層80に注入されるとともに、p型クラッド層110からp型光ガイド層100及びp型キャップ層90を介してホールが活性層80に注入される。活性層80では、注入された電子とホールとが再結合し、光を生成する。
By applying a forward voltage to the
活性層80で生成された光は、窒化物半導体層20の各層の屈折率の違いにより共振器42内に閉じこめられ、共振器42の図4の紙面垂直方向の両端面に設けられた反射膜(図示せず)によって、一部は内部へフィードバックされてレーザ発振に寄与する。共振器42の内部では、共振器42の長さなどによって定められる波長の光のみが存在する。そして、共振器42内の光の一部は、光射出側端面である図4の紙面垂直方向の手前側の共振器端面にハーフミラーとして形成された反射膜を透過して外部に放出される。放出された光はレーザ光として各種用途に利用される。
<製造方法>
次に、図6を参照(適宜図1乃至図4参照)して、本発明の第1実施形態における窒化物半導体発光素子1の製造方法について説明する。
The light generated in the
<Manufacturing method>
Next, a method for manufacturing the nitride semiconductor light-emitting element 1 according to the first embodiment of the present invention will be described with reference to FIG. 6 (see FIGS. 1 to 4 as appropriate).
第1実施形態における窒化物半導体発光素子1の製造方法は、窒化物半導体からなる基板10と、この基板10の表面10aに積層された窒化物半導体層20とを備えた窒化物半導体発光素子1の製造方法であって、第1凹部形成工程と、第2凹部形成工程と、窒化物半導体層20の活性層80を含まない下層部である第1半導体層形成工程と、窒化物半導体層20の活性層80を含む上層部である第2半導体層形成工程とを含むものである。
The manufacturing method of the nitride semiconductor light emitting device 1 according to the first embodiment includes a nitride semiconductor light emitting device 1 including a
まず、第1凹部形成工程において、基板10の表面10aに、溝状の第1凹部11を形成し、第2凹部形成工程において、第1凹部11の底面及び第1凹部11以外の基板10の表面である第1丘部12に、第1凹部11よりも深さ及び開口幅が小さい第2凹部13を形成する。
First, in the first recess forming step, the groove-shaped
次に、第1半導体層形成工程では、第1半導体層30の上端面30aにおいて、第1凹部11に対応する位置に凹部31が形成されるとともに、第2凹部13が埋め込まれて第1丘部12の上方領域が平坦化されるように、第1凹部11及び第2凹部13が形成された基板10の表面10aに第1半導体層30を形成する。
Next, in the first semiconductor layer forming step, a
そして、第2半導体層形成工程において、第2半導体層40の上端面40aにおいて、第1凹部11に対応する位置に凹部41が形成されるように、第1半導体層30上に、第2半導体層40を形成する。
Then, in the second semiconductor layer forming step, the second semiconductor is formed on the
第1凹部11を設け、第1凹部11に対応する凹部41が窒化物半導体層20の上端面40aにおいて残るように窒化物半導体層20を形成することにより、窒化物半導体層20の積層時に基板10と窒化物半導体層20との間の格子定数の違いにより生じる歪みが第1凹部11に蓄積され、その結果、第1凹部11において歪みが分断される。これによって、基板10と窒化物半導体層20とが歪みを生じながら連続して接触する面積が低減されるため、基板10から第1丘部12の上方領域の窒化物半導体層20にかかる応力が緩和される。また、第2凹部13を設けたため、第1凹部11のエッジ部に発生するエッジグロースの盛り上がり量が低減されるとともに、基板10から窒化物半導体層20にかかる応力が更に緩和される。また、第2凹部13は第1半導体層30の上端面30aまでに埋め込んで平坦化されるため、第2半導体層40に含まれる活性層80は平坦に積層される。
A substrate is formed when the
このような製造方法によって、基板10から窒化物半導体層20にかかる応力が緩和され、窒化物半導体層20におけるクラックの発生を低減されるため、製造歩留まりが向上し、クラック発生による窒化物半導体発光素子1の突然の機能喪失などを防ぐことができる。また、エッジグロースの発生が低減されるため、窒化物半導体層20の上部に作製するデバイスの加工精度が向上し、製造歩留まりを向上することができる。更に、活性層80における発光強度や発振波長の均一性がよいため、安定した品質の窒化物半導体発光素子1を製造することができる。また、クラックに対する臨界膜厚を大きくできるため、窒化物半導体層20の膜厚を増加し、又はAl組成率の高い窒化物半導体を用いて窒化物半導体発光素子1を製造することができる。
以下、各工程について詳細に説明する。
By such a manufacturing method, the stress applied to the
Hereinafter, each step will be described in detail.
(第1凹部形成工程)
まず、第1凹部形成工程において、図6(a)に示すような高転位密度領域10Hと低転位密度領域10Lとが交互に繰り返し形成された窒化物半導体からなる基板10に、図6(b)に示すように第1凹部11を形成する。
第1凹部11は、高転位密度領域10Hを包含するように、その幅W2が、高転位密度領域10Hの幅W3よりも広く(W2>W3)なるように形成する。
(1st recessed part formation process)
First, in the first recess forming step, a
The
このような高転位密度領域10Hを有する領域の表面10aに第1凹部11を有する基板10は、第1実施形態のように、基板10を製造した後に第1凹部11を形成したものであっても、基板10を製造する段階で第1凹部11を形成したものであってもよい。また、基板10として、市販されている高転位密度領域10Hを有さない低転位密度の窒化物半導体基板を用いてもよい。
The
第1実施形態のように、平坦な基板10を製造した後に、第1凹部11を形成する場合は、第1凹部11を形成する方法は特に限定されない。例えば、第1凹部11に対応したマスクパターンを用いてエッチングする方法、又はマスクパターンを使用せずに、低転位密度領域10Lと高転位密度領域10Hとのエッチング選択比を利用して高転位密度領域10Hに第1凹部11を形成する方法などがある。具体的には、BHF(バッファードフッ酸)や他の酸溶液、ドライエッチングなどにおける低転位密度領域10Lと高転位密度領域10Hとのエッチング選択比を利用して、高転位密度領域10Hを選択的にエッチングして第1凹部11を形成することができる。
後の工程で、この第1凹部11に沿って分割することができるため、第1凹部11の断面形状は下底が上底よりも短い略台形状とすることが、分割時に刃を入れやすく、好ましい。
When the
Since it can be divided along the
(第2凹部形成工程)
次に、図6(c)に示すように、第2凹部形成工程において、基板10の表面10aの全領域、すなわち第1凹部11の底面及び第1丘部12の表面に、第1凹部11よりも小さい第2凹部13を形成する。
(Second recess forming step)
Next, as shown in FIG. 6 (c), in the second recess forming step, the
なお、第1凹部形成工程と第2凹部形成工程とは順序を入れ替えてもよい。まず、基板10の表面10aに第2凹部13を形成した後で、エッチングにより第1凹部11を形成する。これにより、第2凹部13の凹部形状を維持したまま、第1凹部11が形成されるため、第1凹部11の底面に第2凹部13が配設された構成の基板10を作製することができる。
また、低転位密度領域10Lに、第2凹部13のみならず、第2凹部13よりも大きい第3凹部(図示せず)を形成してもよい。第3凹部の深さ、幅は、第1凹部11と同様に形成することが好ましい。第3凹部の底面にも、第1凹部11と同様に、第2凹部13を有することが好ましい。
このように、実質的に第1凹部11の形成間隔を狭くすることで、基板10の表面10aに積層される窒化物半導体層20の歪みを低減し、基板10から窒化物半導体層20にかかる応力を緩和する効果を向上することができる。
Note that the order of the first recess forming step and the second recess forming step may be interchanged. First, after forming the
Further, not only the
In this way, by substantially reducing the formation interval of the
(第1半導体層形成工程)
次に、図6(d)に示すように、第1半導体層形成工程において、第1凹部11及び第2凹部13が形成された基板10の表面10a上に、窒化物半導体層20の活性層80より下層部である第1半導体層30を形成する。
(First semiconductor layer forming step)
Next, as shown in FIG. 6D, in the first semiconductor layer forming step, the active layer of the
第1半導体層30の形成方法は、特に限定されないが、MOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシ法)など、窒化物半導体の成長方法として知られている全ての方法を好適に用いることができる。特に、MOCVDは結晶性良く成長させることができるので好ましい。また、窒化物半導体は、種々の窒化物半導体の成長方法を使用目的により適宜選択して成長させることが好ましい。
The formation method of the
第1半導体層30は、基板10の第1凹部11及び第2凹部13の壁面から横方向へ成長しやすい条件で成長させる。このような具体的な条件としては、常圧よりも減圧で、また、1050℃以上で成長させることが好ましい。
The
第1半導体層30は、第1凹部11は平坦化せずに、第2凹部13のみ平坦化するように成長させる。第1凹部11を平坦化せずに、第1凹部11に対応する位置に凹部31が形成されることにより、基板10の表面10aと第1半導体層30とが歪みを生じながら連続して接触している面積が低減されるため、基板10から第1半導体層30にかかる応力を緩和することができる。
また、第2凹部13を設け、横方向成長により窒化物半導体材料で第2凹部13を埋め込むようにすることでも、基板10と第1半導体層30との間の格子定数の違いに基づく歪みが低減され、基板10から第1半導体層30にかかる応力を緩和する効果が得られる。
The
In addition, by providing the
更に、第1半導体層30を横方向成長しやすい条件で基板10の表面10a上に積むことにより、第1凹部11のエッジ部の上方にできるエッジグロースを低減らすことができる。このエッジグロースを低減することにより、基板10から第1半導体層30にかかる応力が緩和される。また、エッジグロースを低減することにより、ウエハ面内の窒化物半導体層20の膜厚分布が改善されるため、エッジ部におけるエッチング用マスクなどの付着性が改善されるなど、窒化物半導体発光素子1の加工精度が向上する。このため、クラック発生を抑制するとともに、安定した品質で窒化物半導体発光素子1を作製することができる。
Furthermore, by stacking the
また、第2凹部13は、例えば、下地層50において埋め込んで平坦化することもできるし、n型クラッド層60やn型光ガイド層70において平坦化を完了するようにすることもできる。
また、下地層50とn型クラッド層60との間に、クラック防止層(図示せず)を形成するようにしてもよい。クラック防止層としては、好ましくは一般式がInxGa1−xN(0<x≦1)で示されるIn含有の窒化物半導体を用いることができ、面内方向の緩衝層として働き、クラックの発生をより効果的に抑制することができる。
Further, the
Further, a crack prevention layer (not shown) may be formed between the
(第2半導体層形成工程)
その後、図6(e)に示すように、第2半導体層形成工程において、第1半導体層30の上端面30a上に第2半導体層40を形成する。この第2半導体層40は、活性層80を含む層である。
第2半導体層40を構成する各層は、第1半導体層30と同様の方法により積層形成することができる。
(Second semiconductor layer forming step)
Thereafter, as shown in FIG. 6E, the
Each layer constituting the
第2半導体層形成工程では、第2半導体層40の凹部31に対応する位置に凹部41が形成されるようにすることが好ましい。これによって、第1半導体層30を介して基板10から活性層80を含む第2半導体層40の各層にかかる応力を緩和することができる。
In the second semiconductor layer forming step, the
また、第2凹部13は、第1半導体層30において埋め込まれており、活性層80を含む第2半導体層40の各層は、基板10の第1丘部12の上方領域においては、平坦面上に積層されることとなる。
このため、第2半導体層40の活性層80の面内における発光強度のムラや、第2半導体層40を加工して形成される共振器42におけるレーザ発振の波長のバラツキなどを低減することができる。
The
For this reason, it is possible to reduce unevenness in the emission intensity in the plane of the
以上の製造工程により、基板10の表面10a上に窒化物半導体層20が積層された窒化物半導体の積層構造が形成される。
Through the above manufacturing process, a nitride semiconductor multilayer structure in which the
(発光素子形成工程)
次に、図4を参照して、前記した窒化物半導体の積層構造から、窒化物半導体発光素子1を形成する発光素子形成工程について説明する。
(Light emitting element formation process)
Next, with reference to FIG. 4, the light emitting element formation process which forms the nitride semiconductor light emitting element 1 from the laminated structure of the nitride semiconductor mentioned above is demonstrated.
まず、窒化物半導体層20に対して、基板10の第1凹部11の上方領域に対応する領域を、下地層50の途中まで、エッチングする。
次に、p型コンタクト層120、p型クラッド層110及びp型光ガイド層100の途中から上の領域を、図4における横方向の中央部を残してエッチングすることによりリッジ構造を形成する。
次に、p型コンタクト層120の上端面を除く窒化物半導体層20の上端面に、スパッタ法などにより絶縁性の保護膜160を形成する。
そして、p型コンタクト層120の上端面、すなわちリッジ構造の上端面に接触するように、スパッタ法などにより金属材料からなるp側電極130を形成する。
次に、下地層50の途中まで露出した窒化物半導体層20の側面にスパッタ法などにより絶縁性の保護膜170を形成する。
そして、p側電極130の上に、スパッタ法などにより金属材料からなるp側パッド電極140を形成する。また、基板10の裏面10b側に、スパッタ法などにより金属材料からなるn側電極150を形成する。
First, the
Next, the ridge structure is formed by etching the upper region from the middle of the p-
Next, an insulating
Then, the p-
Next, an insulating
Then, a p-
そして、熱処理による電極の合金化などの処理を行った後、第1凹部11に沿って、一辺が150〜1000μm程度の四角形または多角形のチップに分割及び/又は劈開して、分割又は劈開面の共振器42部分の端面に反射膜(図示せず)を形成して窒化物半導体発光素子1が得られる。
Then, after performing a process such as alloying of the electrode by heat treatment, it is divided and / or cleaved into square or polygonal chips each having a side of about 150 to 1000 μm along the
<第2実施形態>
次に、図7を参照(適宜図1及び図4参照)して、本発明の第2実施形態における基板10Aの構成について説明する。
Second Embodiment
Next, referring to FIG. 7 (refer to FIGS. 1 and 4 as appropriate), the configuration of the
図7に示す第2実施形態における基板10Aは、図1に示した第1実施形態の基板10に対して、帯状の開口を有する第2凹部13に替えて、特定方向に延伸せずに断続的に開口する第2凹部13Aを基板10Aの表面の全領域に形成するものである。図7に示した例は、第2凹部13Aの開口形状を正六角形としたものである。
The
第2実施形態において、第2凹部13Aは、正六角形の開口を有する正六角柱の形状の有底穴である。この正六角形の第2凹部13Aの開口径及び深さは、それぞれ図1に示した第1実施形態における第2凹部13の幅W5及び深さD2と同等とすることができる。
In the second embodiment, the
図1に示した基板10を用いた場合と同様に、特定方向に延伸せずに断続する開口を有する第2凹部13Aが形成された基板10A上に窒化物半導体層(図示せず)を積層することにより、基板10Aに形成された第1凹部11のエッジ部上方領域の窒化物半導体層(図示せず)にエッジグロースが発生することを防止できる。その結果、窒化物半導体層(図示せず)におけるクラックの発生を低減できるとともに、レジストなどの付着性が良好なため窒化物半導体層(図示せず)を安定した精度で加工でき、高い歩留まりで窒化物半導体発光素子(図示せず)を製造することができる。
As in the case of using the
また、第2凹部13Aの開口形状は正六角形に限定されず、三角形、四角形、多角形、円などとすることもできる。なお、特定方向に延伸せずに断続する開口とは、円、正方形などに限定されず、楕円、長方形、平行四辺形なども含まれ、「第1実施形態における帯状のように、基板10Aの長さや幅などの全域に渡って連続するもの」を含まないことを意味するものである。
Further, the opening shape of the
また、図7に示した例では、複数の第2凹部13Aを、正六角形の角辺に垂直方向に規則的に整列するように配設したが、これに限定されるものではなく、例えば、第1凹部11の開口の長さ方向に密に配設し、垂直方向に疎に配設するようにしてもよい。また、規則的ではなく、ランダムに配設するようにしてもよい。
In the example shown in FIG. 7, the plurality of second
ここで、基板10Aの表面はC面であり、第2凹部13Aは、図7において紙面の上下方向に垂直な壁面がM面であるが、第2凹部13Aの壁面には、M面又はM面に角度の近い面の露出を少なくするように形成することが好ましい。特に、M面と直交する(11−20)面(A面、図5参照)又はA面に角度が近い面で形成することが、更に好ましい。
Here, the surface of the
なお、これと反対に、第2凹部13Aに相当する小さな凹部として、M面の露出が多い横長の溝を形成すると、第1凹部11のエッジ部におけるエッジグロースの低減には効果があるが、クラック発生の抑制には効果が得られないことがある。
On the other hand, when a horizontally long groove with many exposed M faces is formed as a small concave portion corresponding to the second
また、図4に示した窒化物半導体発光素子1の基板10に替えて、第2実施形態における基板10Aを用いて窒化物半導体発光素子(図示せず)を構成することができる。基板10A以外の構成は、図4に示した窒化物半導体発光素子1と同様であるので、構成についての説明は省略する。
Further, instead of the
図7に示した第2実施形態における基板10Aを用いて構成した窒化物半導体発光素子(図示せず)の動作は、図1乃至図4に示した窒化物半導体発光素子1と同様であるので、説明は省略する。
The operation of the nitride semiconductor light emitting device (not shown) configured using the
図7に示した第2実施形態における基板10Aを用いて構成した窒化物半導体発光素子(図示せず)の製造方法は、図6に示した第1実施形態における窒化物半導体発光素子1の製造方法とは、図6(c)に示した第2凹部形成工程において、第2凹部13形成のための縞状に開口したマスクの替わりに、正六角形に開口したマスクを用いること以外は同様であるので、説明は省略する。
The manufacturing method of the nitride semiconductor light emitting device (not shown) configured using the
<第3実施形態>
次に、図8を参照して、本発明の第3実施形態における窒化物半導体発光素子1B1、1B2について説明する。
<Third Embodiment>
Next, with reference to FIG. 8, the nitride semiconductor light emitting devices 1B 1 and 1B 2 according to the third embodiment of the present invention will be described.
図4に示した第1実施形態においては、基板10に配設された第1凹部11に挟まれた一つの第1丘部12に、一つの窒化物半導体発光素子1を形成するのに対して、図8に示す第3実施形態においては、基板10に配設された第1凹部11に挟まれた一つの第1丘部12に、二つの窒化物半導体発光素子1B1、1B2を形成するものである。
In the first embodiment shown in FIG. 4, one nitride semiconductor light emitting element 1 is formed on one
基板10は、第1実施形態と同様のものを用いることができるが、各窒化物半導体発光素子1B1、1B2のチップ毎の基板10は、第1凹部11に挟まれた図8における横方向について、第1凹部11及び第1丘部12の中間領域12aを切り代として、分割されたものである。
The
基板10は、基板10から表面10a上に積層される窒化物半導体層20にかかる応力が緩和されるように、適宜な間隔で帯状の第1凹部11が縞状に配設されているものを用いる。また、基板10の表面10aの全領域、すなわち第1凹部11の底面及び第1丘部12の表面には複数の第2凹部13が形成されている。そして、第1凹部11に挟まれた第1丘部12に積層され、基板10からかかる応力が緩和された窒化物半導体の積層構造から、一つの第1丘部12毎に二つの窒化物半導体発光素子1B1、1B2を形成する。これにより、基板10の元となるウエハにおける第1凹部11の面積を低減できるため、ウエハ当たりに形成される窒化物半導体発光素子1B1、1B2のチップ数を増加することができる。
その他の構成は、図4に示した第1実施形態の窒化物半導体発光素子1と同様であるので、構成についての詳細な説明は省略する。
The
Since the other configuration is the same as that of the nitride semiconductor light emitting device 1 of the first embodiment shown in FIG. 4, detailed description of the configuration is omitted.
図8に示した第3実施形態における窒化物半導体発光素子1B1、1B2の動作は、図4に示した第1実施形態における窒化物半導体発光素子1と同様であるので、説明は省略する。 The operations of the nitride semiconductor light emitting devices 1B 1 and 1B 2 in the third embodiment shown in FIG. 8 are the same as those of the nitride semiconductor light emitting device 1 in the first embodiment shown in FIG. .
次に、図8に示した第3実施形態の窒化物半導体発光素子1B1、1B2の製造方法について説明する。
第3実施形態の窒化物半導体発光素子1B1、1B2の製造方法において、基板10の表面10a上に窒化物半導体層20を積層した窒化物半導体の積層構造を作製する工程まで(第1凹部形成工程〜第2半導体層形成工程)は、図6に示した第1実施形態の窒化物半導体発光素子1の製造方法と同様であるので、これらの工程の説明は省略する。
Next, a method for manufacturing the nitride semiconductor light emitting devices 1B 1 and 1B 2 according to the third embodiment shown in FIG. 8 will be described.
In the method for manufacturing the nitride semiconductor light emitting devices 1B 1 and 1B 2 according to the third embodiment, the process up to the step of producing a nitride semiconductor laminated structure in which the
次に、図8を参照して、窒化物半導体の積層構造から、窒化物半導体発光素子1B1、1B2を形成する発光素子形成工程について説明する。 Next, with reference to FIG. 8, a stacked structure of a nitride semiconductor, it is described light-emitting element forming step of forming a nitride semiconductor light emitting device 1B 1, 1B 2.
まず、窒化物半導体層20に対して、基板10の第1凹部11の上方領域に対応する領域及び第1丘部12における切り代となる中間領域12aを含む領域を、下地層50の途中まで、エッチングする。
First, with respect to the
続く、p型コンタクト層120、p型クラッド層110及びp型光ガイド層100の途中から上の領域にリッジ構造を形成する工程、p型コンタクト層120の上端面を除く窒化物半導体層20の上端面に絶縁性の保護膜160を形成する工程、p型コンタクト層120の上端面に接触するようにp側電極130を形成する工程、下地層50の途中まで露出した窒化物半導体層20の側面に絶縁性の保護膜170を形成する工程、p側電極130の上にp側パッド電極140を形成する工程、及び基板10の裏面10b側にn側電極150を形成する工程は、第1実施形態と同様であるので詳細な説明は省略する。
Next, a step of forming a ridge structure in the upper region from the middle of the p-
そして、熱処理による電極の合金化などの処理を行った後、第1凹部11及び第1丘部12の中間領域12aに沿って、四角形または多角形のチップに分割及び/又は劈開して、分割又は劈開面の共振器42部分の端面に反射膜(図示せず)を形成して窒化物半導体発光素子1B1、1B2が得られる。
Then, after performing a process such as alloying of the electrode by heat treatment, it is divided and / or cleaved into quadrangular or polygonal chips along the
なお、第3実施形態では、基板10に配設された第1凹部11に挟まれた一つの第1丘部12に、二つの窒化物半導体発光素子1B1、1B2を形成することとしたが、これに限定されるものではなく、第1凹部11に挟まれた一つの第1丘部12に、三つ以上の窒化物半導体発光素子を形成することもできる。
また、基板10に形成する第2凹部13は溝状、すなわち帯状の開口を有する凹部に限定されるものではなく、第2凹部13に替えて、第2実施形態における正六角形などの開口を有する第2凹部13Aを形成するようにしてもよい。
In the third embodiment, two nitride semiconductor light emitting devices 1B 1 and 1B 2 are formed in one
In addition, the
<第4実施形態>
次に、図9を参照(適宜図1参照)して、本発明における第4実施形態の窒化物半導体発光素子1Cの構成について説明する。第1実施形態乃至第3実施形態の窒化物半導体発光素子1、1B1、1B2などはレーザ素子の構成としたが、第4実施形態の窒化物半導体発光素子1CはLED(発光ダイオード)素子の構成である。
<Fourth embodiment>
Next, with reference to FIG. 9 (refer to FIG. 1 as appropriate), the structure of the nitride semiconductor
<構成>
図9に示す第4実施形態の窒化物半導体発光素子1Cは、窒化物半導体からなる基板10の表面10a上に第1半導体層30C及び第2半導体層40Cからなる窒化物半導体層20Cが積層されている。第1半導体層30Cは、下地層(第1のn型半導体層)50C及びn型コンタクト層(第2のn型半導体層)180からなり、第2半導体層40Cは、活性層80及びp型半導体層190からなる。
<Configuration>
In the nitride semiconductor
窒化物半導体層20Cの上端面(p型半導体層190の上端面)はp側電極130Cとオーミック接触しており、更にp側電極130Cはp側パッド電極140Cと電気的に接続されている。また、窒化物半導体層20Cの上端面の一部に凹部21が設けられ、この凹部21の底面はn型コンタクト層180の露出面180aである。そして、このn型コンタクト層180の露出面180a上に、n側電極150Cが設けられ、n側電極150Cとn型コンタクト層180とがオーミック接触している。
The upper end surface of the
次に、各部の構成について説明する。
第4実施形態における基板10は、第1実施形態乃至第3実施形態の基板10と同様のものを用いることができる。図9に示した第4実施形態における基板10は、第3実施形態における基板10と同様に、第1凹部11及び第1丘部12の中間領域12a(図8参照)に沿って分割されたものである。
Next, the configuration of each unit will be described.
The
第1半導体層30Cは、下地層50Cとn型コンタクト層180とから構成されるn型半導体層である。
The
第4実施形態においては、下地層50Cにおいて、第2凹部13が埋め込まれており、第1丘部12の上方領域における下地層50Cの上端面は平坦化されている。下地層50Cとしては、AlaGa1−aN(0≦a≦1)が一例として挙げられる。この下地層50は、n型コンタクト層180と兼用するようにしてもよい。
In the fourth embodiment, the
n型コンタクト層180は、オーミック接触するn側電極150Cから電力の供給を受け、電子を活性層80に注入する層である。
n型コンタクト層180は、例えば、n型不純物としてSiがドープされたGaNや、SiがドープされたGaNからなるn型コンタクト層とn型AlGaNからなるn型クラッド層とをこの順に積層した2層構造とすることができる。また、2層構造とする場合のn型クラッド層として、図4に示した第1実施形態におけるn型クラッド層60と同様の材料を用いて構成とすることもできる。
The n-
The n-
また、n型コンタクト層180は、下地層50Cと兼用するようにしてもよい。この場合は、n型コンタクト層180において第2凹部13が埋め込まれ、第1丘部12の上方領域におけるその上端面、すなわち第1半導体層30Cの上端面において、平坦となるようにすればよい。
The n-
活性層80は、n型コンタクト層180から注入された電子と、p型半導体層190から注入されたホールとが再結合して光を生成する層である。活性層80は、第2凹部13が埋め込まれ平坦となった第1半導体層30Cの上に積層される。このため、活性層80の面内における発光強度のムラが低減される。
活性層80は、第1実施形態における活性層80と同様の構成とすることができるため、詳細な説明は省略する。
The
Since the
p型半導体層190は、上端面がp側電極130Cとオーミック接触し、p側電極130Cから電力の供給を受け、ホールを活性層80に注入する層である。
p型半導体層190は、例えば、p型不純物としてMgがドープされたGaNや、n型AlGaNからなるn型クラッド層とMgがドープされたGaNからなるp型コンタクト層とをこの順に積層した2層構造とすることができる。また、2層構造とする場合のp型クラッド層及びp型コンタクト層として、図4に示した第1実施形態におけるp型クラッド層110及びp型コンタクト層120と同様の材料を用いて構成することもできる。
The p-
The p-
p側電極130Cは、窒化物半導体層20Cに電力を供給するための正極である。p側電極130Cは、p型半導体層190の上端面のほぼ全領域とオーミック接触する透光性の全面電極であり、p側電極130Cの上端面の一部に設けられたp側パッド電極140Cと電気的に接続されている。
The p-
第4実施形態の窒化物半導体発光素子1Cは、電極配置面側からも光を取り出す構成であるため、p側電極130Cが、活性層80から放出される光の波長において透光性を有することが好ましい。このような透光性と導電性とを兼ね備えた材料として、例えば、ITO(酸化インジウムスズ)、ZnO、p型半導体層190側から順にNi、Auを積層した金属薄膜、Ag、Ni、Auなどの金属又はこれらの合金の薄膜などを用いることができる。
p側電極130Cは、前記した材料を、例えば、スパッタ法や蒸着法などによって積層して形成することができる。
Since the nitride semiconductor
The p-
p側パッド電極140Cは、p側電極130Cの上端面の一部に設けられ、外部電源(図示せず)とAuワイヤ(図示せず)などで接続され、p側電極130Cに電力を供給するための電極パッドである。
p側パッド電極140Cは、図4に示した第1実施形態におけるp側パッド電極140と同様の材料を用いて構成することができる。
The p-
The p-
n側電極150Cは、窒化物半導体層20Cに電力を供給するための負極である。n側電極150Cは、n型コンタクト層180の露出面180a上に形成され、n型コンタクト層180とオーミック接触している。
n側電極150Cは、図4に示した第1実施形態におけるn側電極150と同様の材料を用いて構成することができる。
The n-
The n-
また、図4に示した第1実施形態における窒化物半導体発光素子1のように、窒化物半導体発光素子1Cの、p側パッド電極140C及びn側電極150Cを除く上端面及び側面を絶縁性の保護膜で被覆するようにしてもよい。
Further, like the nitride semiconductor light emitting device 1 in the first embodiment shown in FIG. 4, the upper end surface and side surfaces of the nitride semiconductor
その他、窒化物半導体発光素子1Cの構成は、少なくとも、活性層80が積層される第1半導体層30Cの上端面において、第2凹部13が埋め込まれて平坦化されていればよく、窒化物半導体層20Cの層構成や電極の配置など、他の発光ダイオード素子構成としてもよい。
In addition, the configuration of the nitride semiconductor
<動作>
次に、図9を参照して、本発明の第4実施形態における窒化物半導体発光素子(窒化物半導体発光ダイオード素子)1Cの動作について説明する。
<Operation>
Next, the operation of the nitride semiconductor light emitting device (nitride semiconductor light emitting diode device) 1C according to the fourth embodiment of the present invention will be described with reference to FIG.
p側電極130C(p側パッド電極140C)を正極、n側電極150Cを負極として、窒化物半導体層20Cに順方向に電圧を印加することにより、n型コンタクト層180から電子が活性層80に注入されるとともに、p型半導体層190からホールが活性層80に注入される。活性層80では、注入された電子とホールとが再結合し、光を生成する。
By applying a forward voltage to the
活性層80で生成された光は、窒化物半導体層20C、透光性のp側電極130C及び基板10を透過し、窒化物半導体発光素子1Cの外部に取り出される。
The light generated in the
<製造方法>
引き続き、図9を参照して、第4実施形態における窒化物半導体発光素子1Cの製造方法について説明する。
第4実施形態の窒化物半導体発光素子1Cの製造方法において、基板10上に窒化物半導体の積層構造を形成するまでの製造工程は、前記した窒化物半導体層20Cの各層を構成する材料を用いて、図6に示した第1実施形態と同様の製造工程とすることができる。
<Manufacturing method>
Next, with reference to FIG. 9, a method for manufacturing the nitride semiconductor
In the method for manufacturing the nitride semiconductor
このとき、第1半導体層30Cは、第1凹部11は平坦化せずに、第2凹部13のみ平坦化するように成長させる。すなわち、第1凹部11を平坦化せずに、第1凹部11に対応する位置に凹部31(図6参照)が形成されるようにする。また、第2半導体層40Cは、第1半導体層30Cの凹部31(図6参照)に対応する位置に凹部41(図6参照)が形成されるように成長させることが好ましい。
At this time, the
次に、発光素子形成工程において、窒化物半導体層20Cの上端面にスパッタ法などにより、ITOなどの透光性の導電材料からなるp側電極130Cを形成する。
Next, in the light emitting element forming step, a p-
続いて、p側電極130Cの層を含めて、窒化物半導体層20Cに対して、第3実施形態と同様に、基板10の第1凹部11の上方領域に対応する領域及び第1丘部12の中間領域12a(図8参照)を、下地層50Cの途中までエッチングする。また、窒化物半導体層20Cに対して、n側電極150Cを形成するために、窒化物半導体層20Cの一部の領域をn型コンタクト層180が露出するまでエッチングする。
Subsequently, in the
次に、n型コンタクト層180の露出面180a上にスパッタ法などにより金属材料からなるn側電極150Cを形成する。また、p側電極130Cの一部にスパッタ法などにより金属材料からなるp側パッド電極140Cを形成する。
なお、p側パッド電極140C及びn側電極150Cとして同じ材料を用いる場合は、これらは同じ工程で形成するようにしてもよい。
Next, an n-
When the same material is used for the p-
そして、熱処理による電極の合金化などの処理を行った後、第1凹部11及び第1丘部12の中間領域12a(図8参照)に沿って、一辺が150〜1000μm程度の四角形または多角形のチップに分割及び/又は劈開して、窒化物半導体発光素子1Cが得られる。
Then, after performing a process such as alloying of the electrode by heat treatment, a rectangular or polygonal shape having a side of about 150 to 1000 μm along the
次に、本発明の効果を確認するための実施例及び比較例について適宜図1及び図4を参照して説明する。
(実施例1)
本実施例では、図1に示した基板10を用い、図4に示した構成の窒化物半導体層20を基板10上に積層した積層構造体を以下の方法で作製する。
基板10として、C面を主面(表面10a)とし、高転位密度領域10Hと低転位密度領域10Lとを交互に縞状に有するGaN基板を用いる。
Next, examples and comparative examples for confirming the effects of the present invention will be described with reference to FIGS. 1 and 4 as appropriate.
Example 1
In this example, a laminated structure in which the
As the
まず、基板10の表面10aに第1凹部11を形成する。そして第1丘部12に相当する低転位密度領域10L上に、SiO2からなるマスクをパターン形成する。このとき、高転位密度領域10Hを含む領域がマスクの開口部とする。その後、Cl2ガスを用いたRIE(反応性イオンエッチング)によりエッチングを行い、幅W2が60μmであり、深さD1が2.4μmである第1凹部11を形成する。次に、第1凹部11の底面及び低転位密度領域10Lである第1丘部12の表面に、第1凹部11よりも小さい第2凹部13を第1凹部11と同様の方法で形成する。第2凹部13の幅W5は3μmであり、隣接する第2凹部13同士の間隔である第2丘部14の幅W4は3μmである。深さD2は0.4μmとする。第1凹部11、第2凹部13ともに、開口がM面と垂直になる方向に延伸する溝を縞状に配設して形成する。すなわち、縞状に配設された第1凹部11及び第2凹部13の壁面にはA面が露出しており、M面が露出しないように形成される。また、第1凹部11及び第2凹部13の底面にはC面が露出している。このような第1凹部11及び第2凹部13が形成された基板10を、MOCVD装置に搬送し、窒化物半導体層20を形成する。
First, the
まず、基板10上に第1のn型半導体層として、Si含有のAl0.02Ga0.98Nからなる下地層50を膜厚2.0μmに成長させる。
First, a
下地層50上に第2のn型半導体層として、Si含有のIn0.05Ga0.95Nからなるクラック防止層(図示せず)を膜厚0.15μmに成長させる。
A crack prevention layer (not shown) made of Si-containing In 0.05 Ga 0.95 N is grown as a second n-type semiconductor layer on the
クラック防止層(図示せず)上に第3のn型半導体層として、Si含有のAl0.11Ga0.89Nからなるn型クラッド層60を膜厚1.0μmに成長させる。
An n-
次に、n型クラッド層60上に第4のn型半導体層として、アンドープのAl0.05Ga0.95Nからなるn型光ガイド層70を0.14μmの膜厚に成長させる。
Next, an n-type
n型光ガイド層70上に3層構造の活性層80を形成する。活性層80は、まず、Si含有のAl0.11Ga0.89Nよりなる障壁層を105Åの膜厚に成長させる。続いて、アンドープのGaNよりなる井戸層を175Åの膜厚に成長させる。最後にアンドープのAl0.11Ga0.89Nよりなる障壁層を75Åの膜厚に成長させて層膜厚355Åの単一量子井戸構造(SQW)の活性層80を形成する。
An
活性層80上に第1のp型半導体層として、Mg含有のAl0.20Ga0.80Nからなるp型キャップ層90を130Åの膜厚に成長させる。
A p-
p型キャップ層90上に第2のp型半導体層として、アンドープのAl0.05Ga0.95Nからなるp型光ガイド層100を0.15μmの膜厚に成長させる。
A p-type
p型光ガイド層100上に第3のp型半導体層として、p型クラッド層110を形成する。p型クラッド層110は、まず、アンドープのAl0.14Ga0.86NからなるA層を80Åの膜厚に成長させ、その上にMgドープのAl0.06Ga0.94NからなるB層を80Åの膜厚に成長させる。これを28回繰り返して、A層とB層とを交互に積層して、層膜厚0.45μmの多層膜(超格子構造)を形成して、p型クラッド層110とする。
A p-
最後に、p型クラッド層110上に第4のp型半導体層として、MgドープのGaNからなるp型コンタクト層120を150Åの膜厚に成長させる。
以上のようにして基板10上に窒化物半導体層20を成長させた積層構造体を形成する。
Finally, a p-
As described above, a stacked structure in which the
(実施例2)
実施例2として、実施例1において、基板10の替わりに図7に示した基板10Aを用いて窒化物半導体層20の積層構造体を作製する。基板10Aの正六角形の開口を有する第2凹部13Aは、正六角形の一辺の長さを3μm、深さを0.4μmとし、隣接する第2凹部13A同士の間隔を2μmとする。
基板10Aの第2凹部13Aの形状の違い以外は、実施例1と同様にして作製する。
(Example 2)
As Example 2, a stacked structure of the
The substrate is manufactured in the same manner as in Example 1 except for the difference in the shape of the
(比較例1)
比較例1として、実施例1において、基板10の替わりに、第2凹部13を形成しない従来技術における基板を用いて窒化物半導体層20の積層構造体を作製する。基板の違い以外は、実施例1と同様にして作製する。
(Comparative Example 1)
As a comparative example 1, a laminated structure of the
(実験結果)
前記した実施例及び比較例の積層構造体について、窒化物半導体層20を光学顕微鏡で観察して、縦20mm×横500μmの範囲におけるクラック数を計数した結果を以下に示す。但し、クラック数は、従来技術である比較例1の場合を基準にした百分率で示す。
実施例1 62%
実施例2 77%
比較例1 100%
(Experimental result)
With respect to the laminated structures of the above-described examples and comparative examples, the
Example 1 62%
Example 2 77%
Comparative Example 1 100%
実験結果に示したように、従来技術である比較例1に比べて、実施例1及び実施例2では、クラックの発生が抑制されている。
また、実施例1及び実施例2の積層構造体を用いて窒化物半導体発光素子(窒化物半導体レーザ素子)を作製することにより、信頼性のよい装置とすることができる。
As shown in the experimental results, the occurrence of cracks is suppressed in Example 1 and Example 2 as compared to Comparative Example 1 which is a conventional technique.
Further, by manufacturing a nitride semiconductor light emitting element (nitride semiconductor laser element) using the stacked structure of Example 1 and Example 2, a highly reliable device can be obtained.
(実施例3)
また、図9に示した第4実施形態における実施例として、窒化物半導体発光素子(窒化物半導体発光ダイオード素子)を作製する。
(Example 3)
Further, as an example of the fourth embodiment shown in FIG. 9, a nitride semiconductor light emitting device (nitride semiconductor light emitting diode device) is manufactured.
実施例3において、基板10として、転位欠陥が集中した高転位密度領域を有さない、低転位密度の窒化物半導体からなるAlN基板を用いる。まず、実施例1と同様にして作製した基板10の表面10a上に、第1のn型半導体層として、アンドープのGaNからなる膜厚4μmの下地層50Cを形成する。
次に、第2のn型半導体層として、Si含有のAl0.07Ga0.93Nからなる約2μmの膜厚のn型コンタクト層180を形成する。
In Example 3, an AlN substrate made of a low dislocation density nitride semiconductor that does not have a high dislocation density region where dislocation defects are concentrated is used as the
Next, as the second n-type semiconductor layer, an n-
次に、活性層80として、SiをドープしたAl0.1Ga0.9Nからなる障壁層と、アンドープのIn0.05Ga0.95Nからなる井戸層とを、第1障壁層/第1井戸層/第2障壁層/第2井戸層/第3障壁層/第3井戸層/第4障壁層/第4井戸層/第5障壁層/第5井戸層/第6障壁層の順に積層する。このとき、第1障壁層〜第5障壁層を200Å、第6障壁層を400Å、第1井戸層〜第5井戸層を150Åの膜厚で形成する。但し、第6障壁層のみアンドープのAl0.1Ga0.9Nとする。
Next, as the
また、p型半導体層190を3層構造とし、活性層80上に順次積層する。
まず、第1のp型半導体層として、MgドープのAl0.3Ga0.7Nからなる膜厚220Åのp型クラッド層を形成する。
次に、第2のp型半導体層として、Al0.07Ga0.93Nからなる膜厚0.1μmの第1のp型コンタクト層を形成する。
そして、第3のp型半導体層として、MgドープのAl0.07Ga0.93Nからなる膜厚0.02μmの第2のp型コンタクト層を形成する。
以上のようにして、基板10上に窒化物半導体層20Cを成長させた積層構造体を形成する。その後、p側電極130Cの層を含む窒化物半導体の積層構造体の一部をエッチングして、n型コンタクト層180を露出させる。
Further, the p-
First, as a first p-type semiconductor layer, a p-type cladding layer having a thickness of 220 mm made of Mg-doped Al 0.3 Ga 0.7 N is formed.
Next, a first p-type contact layer made of Al 0.07 Ga 0.93 N and having a thickness of 0.1 μm is formed as the second p-type semiconductor layer.
Then, a 0.02 μm-thick second p-type contact layer made of Mg-doped Al 0.07 Ga 0.93 N is formed as the third p-type semiconductor layer.
As described above, a stacked structure in which the
第2のp型コンタクト層上には、Ni、Ag、Ti、Ptを材料とするp側電極130Cを形成する。
そして、p側電極130C上及びn型コンタクト層180の露出面180a上に、それぞれp側パッド電極140C及びn側電極150Cを、金属材料で形成する。
A p-
Then, the p-
また、p側パッド電極140C及びn側電極150C以外の窒化物半導体発光素子1Cの露出面にSiO2からなる絶縁性の保護膜を形成する。
Further, an insulating protective film made of SiO 2 is formed on the exposed surface of the nitride semiconductor
その後、ダイシングにより素子を分割して、サイズが約1mm×約1mmの窒化物半導体発光素子1Cとする。
Thereafter, the element is divided by dicing to obtain a nitride semiconductor
実施例3に示したように、第1凹部11及び第2凹部13を配設した基板10を用いて発光ダイオード素子構成の窒化物半導体発光素子1Cを作製することにより、信頼性のよい装置とすることができる。
As shown in Example 3, a nitride semiconductor light-emitting
以上説明したように、本発明によれば、窒化物半導体基板に第2凹部を設けることにより、第1凹部のみ設けた場合に比べ、基板上に積層される窒化物半導体層におけるエッジグロースの発生が低減されるとともに、基板から窒化物半導体層にかかる応力が緩和される。このため、クラックの発生が低減できるとともに加工精度が向上し、安定して動作する窒化物半導体発光素子を作製することができる。 As described above, according to the present invention, by providing the second recess in the nitride semiconductor substrate, edge growth occurs in the nitride semiconductor layer stacked on the substrate, compared to the case where only the first recess is provided. Is reduced, and stress applied to the nitride semiconductor layer from the substrate is relieved. For this reason, the generation of cracks can be reduced, the processing accuracy is improved, and a nitride semiconductor light emitting device that operates stably can be manufactured.
本発明に係る窒化物半導体発光素子は、光ディスク用光源、ディスプレイ用光源、露光用光源などとして利用することができる。
また、本発明の窒化物半導体発光素子の実施形態の一つである窒化物半導体レーザ素子としては、端面で帰還させるファブリ・ペロ共振器を有するもの以外に、内部に回折格子を設けて帰還させるDBR(Distributed Bragg Reflector)を有するものに適用することができる。
The nitride semiconductor light emitting device according to the present invention can be used as an optical disk light source, a display light source, an exposure light source, and the like.
Further, as a nitride semiconductor laser element, which is one of the embodiments of the nitride semiconductor light emitting element of the present invention, a diffraction grating is provided inside for feedback, in addition to the one having a Fabry-Perot resonator that feeds back at the end face. The present invention can be applied to a device having a DBR (Distributed Bragg Reflector).
1、1B1、1B2、1C 窒化物半導体発光素子
10、10A 基板
10H 高転位密度領域
10L 低転位密度領域
12 第1丘部(凸部)
13、13A 第2凹部
14、14A 第2丘部
20、20C 窒化物半導体層
30、30C 第1半導体層
30a 上端面
31 凹部
40、40C 第2半導体層
40a 上端面
41 凹部
42 共振器
50、50C 下地層
60 n型クラッド層
70 n型光ガイド層
80 活性層
90 p型キャップ層
100 p型光ガイド層
110 p型クラッド層
120 p型コンタクト層
130、130C p側電極
140、140C p側パッド電極
150、150C n側電極
160 保護膜
170 保護膜
180 n型コンタクト層
190 p型半導体層
1 , 1B 1 , 1B 2 , 1C Nitride semiconductor
13, 13A Second recessed
Claims (13)
前記基板の表面に形成された帯状の第1凹部と、
前記第1凹部の底面及び前記第1凹部以外の前記基板の表面である凸部に形成された複数の第2凹部とを有し、
前記窒化物半導体層は、前記基板の表面に積層された第1半導体層と、
前記第1半導体層上に積層された、少なくとも活性層を有する第2半導体層とを有し、
前記第1半導体層は、前記第1半導体層の上端面において前記第1凹部に対応する位置に凹部が形成されるように積層されたこと、
を特徴とする窒化物半導体発光素子。 A nitride semiconductor light emitting device comprising a substrate made of a nitride semiconductor and a nitride semiconductor layer laminated on the surface of the substrate,
A band-shaped first recess formed on the surface of the substrate;
A plurality of second concave portions formed on the bottom surface of the first concave portion and the convex portion which is the surface of the substrate other than the first concave portion;
The nitride semiconductor layer includes a first semiconductor layer stacked on a surface of the substrate;
A second semiconductor layer having at least an active layer stacked on the first semiconductor layer,
The first semiconductor layer is stacked such that a recess is formed at a position corresponding to the first recess on an upper end surface of the first semiconductor layer;
A nitride semiconductor light emitting device characterized by the above.
前記高転位密度領域を含む領域に前記第1凹部を設けたことを特徴とする請求項1乃至請求項5の何れか一項に記載の窒化物半導体発光素子。 The substrate has a high dislocation density region having a relatively high dislocation defect density, and a low dislocation density region having a dislocation defect density lower than that of the high dislocation density region,
6. The nitride semiconductor light emitting device according to claim 1, wherein the first recess is provided in a region including the high dislocation density region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244422A JP2011091251A (en) | 2009-10-23 | 2009-10-23 | Nitride semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244422A JP2011091251A (en) | 2009-10-23 | 2009-10-23 | Nitride semiconductor light-emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011091251A true JP2011091251A (en) | 2011-05-06 |
Family
ID=44109236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244422A Pending JP2011091251A (en) | 2009-10-23 | 2009-10-23 | Nitride semiconductor light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011091251A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5318281B2 (en) * | 2010-03-25 | 2013-10-16 | 京セラ株式会社 | Photoelectric conversion device |
WO2015012017A1 (en) * | 2013-07-23 | 2015-01-29 | ウシオ電機株式会社 | Nitride semiconductor light-emitting element and method for manufacturing same |
WO2015152228A1 (en) * | 2014-03-31 | 2015-10-08 | ウシオ電機株式会社 | Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, led element and electron-beam-pumped light source device |
JP2020077832A (en) * | 2018-11-09 | 2020-05-21 | 旭化成株式会社 | Semiconductor element and semiconductor laser diode |
CN111628054A (en) * | 2019-02-28 | 2020-09-04 | 日亚化学工业株式会社 | Method for manufacturing semiconductor element |
JP2020145417A (en) * | 2019-02-28 | 2020-09-10 | 日亜化学工業株式会社 | Manufacturing method for semiconductor element |
-
2009
- 2009-10-23 JP JP2009244422A patent/JP2011091251A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5318281B2 (en) * | 2010-03-25 | 2013-10-16 | 京セラ株式会社 | Photoelectric conversion device |
WO2015012017A1 (en) * | 2013-07-23 | 2015-01-29 | ウシオ電機株式会社 | Nitride semiconductor light-emitting element and method for manufacturing same |
JP2015023238A (en) * | 2013-07-23 | 2015-02-02 | ウシオ電機株式会社 | Nitride semiconductor light emitting element and manufacturing method of the same |
WO2015152228A1 (en) * | 2014-03-31 | 2015-10-08 | ウシオ電機株式会社 | Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, led element and electron-beam-pumped light source device |
JPWO2015152228A1 (en) * | 2014-03-31 | 2017-04-13 | ウシオ電機株式会社 | Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, LED device, electron beam excitation light source device |
JP2020077832A (en) * | 2018-11-09 | 2020-05-21 | 旭化成株式会社 | Semiconductor element and semiconductor laser diode |
CN111628054A (en) * | 2019-02-28 | 2020-09-04 | 日亚化学工业株式会社 | Method for manufacturing semiconductor element |
JP2020145417A (en) * | 2019-02-28 | 2020-09-10 | 日亜化学工業株式会社 | Manufacturing method for semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287445B2 (en) | Nano-structured light-emitting devices | |
JP6947386B2 (en) | Semiconductor light emitting element and manufacturing method of semiconductor light emitting element | |
US7583716B2 (en) | Semiconductor laser device | |
CN101316026B (en) | Nitride semiconductor laser chip and fabrication method thereof | |
JP4572270B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4169821B2 (en) | Light emitting diode | |
JP5627871B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6152848B2 (en) | Semiconductor light emitting device | |
JP4446315B2 (en) | Nitride semiconductor laser device manufacturing method | |
JP5076656B2 (en) | Nitride semiconductor laser device | |
JP2006216772A (en) | Optically integrated semiconductor light emitting element | |
JP2011091251A (en) | Nitride semiconductor light-emitting device | |
JP2010251531A (en) | Semiconductor light-emitting element | |
JP2011124521A (en) | Semiconductor laser and method of manufacturing the same | |
JP2006165407A (en) | Nitride semiconductor laser device | |
WO2018020793A1 (en) | Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element | |
EP3016219B1 (en) | Semiconductor laser element | |
JP2011054677A (en) | Semiconductor light-emitting device | |
JP2008028375A (en) | Nitride semiconductor laser device | |
JP5079613B2 (en) | Nitride-based semiconductor laser device and manufacturing method thereof | |
JP4890509B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2006179573A (en) | Semiconductor laser device and its manufacturing method | |
WO2014192206A1 (en) | Semiconductor light-emitting element | |
WO2024162277A1 (en) | Surface-emitting laser element | |
JP2011023524A (en) | Nitride-based semiconductor light-emitting element |