JP2019012744A - Semiconductor light-emitting element and manufacturing method thereof - Google Patents

Semiconductor light-emitting element and manufacturing method thereof Download PDF

Info

Publication number
JP2019012744A
JP2019012744A JP2017127720A JP2017127720A JP2019012744A JP 2019012744 A JP2019012744 A JP 2019012744A JP 2017127720 A JP2017127720 A JP 2017127720A JP 2017127720 A JP2017127720 A JP 2017127720A JP 2019012744 A JP2019012744 A JP 2019012744A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017127720A
Other languages
Japanese (ja)
Other versions
JP6947386B2 (en
Inventor
上山　智
Satoshi Kamiyama
智 上山
竹内　哲也
Tetsuya Takeuchi
哲也 竹内
素顕 岩谷
Motoaki Iwatani
素顕 岩谷
赤▲崎▼　勇
Isamu Akasaki
勇 赤▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meijo University
Original Assignee
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meijo University filed Critical Meijo University
Priority to JP2017127720A priority Critical patent/JP6947386B2/en
Publication of JP2019012744A publication Critical patent/JP2019012744A/en
Application granted granted Critical
Publication of JP6947386B2 publication Critical patent/JP6947386B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

To provide a semiconductor light emitting element and a manufacturing method thereof capable of realizing a high current density by satisfactorily injecting a current into an active layer formed on the outer periphery of a nanowire and improving external quantum efficiency.SOLUTION: A semiconductor light-emitting element (100) includes a growth substrate (101), a columnar semiconductor layer (103) formed on the growth substrate (101), a buried semiconductor layer (104) covering the columnar semiconductor layer (103), and an n-type nanowire layer (1031) is formed at the center of the columnar semiconductor layer (103), an active layer (1032) is formed on the outer periphery of the n-type nanowire layer (1031), a p-type semiconductor layer (1033) is formed on the outer periphery of the active layer (1032), and tunnel junction layers (1034, 1035) are formed between the outer peripheral side surface of the p-type semiconductor layer (1033) and the buried semiconductor layer (104).SELECTED DRAWING: Figure 1

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。   The present invention relates to a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device.

近年、窒化物系半導体の結晶成長方法が急速に進展し、この材料を用いた高輝度の青色、緑色発光素子が実用化された。従来から存在した赤色発光素子とこれらの青色発光素子、緑色発光素子を組み合わせることで光の３原色全てが揃い、フルカラーのディスプレイ装置も実現可能となった。即ち、光の３原色全てを混合させると白色の光を得ることもできるようになり、照明用デバイスへの応用も可能である。図１０は従来から提案されている半導体発光素子を用いた光源の構造を示す模式図であり、図１０（ａ）は発光ダイオードを光源として用いた照明装置を示し、図１０（ｂ）は半導体レーザを光源として用いた照明装置を示し、図１０（ｃ）は垂直共振器型半導体レーザの構造を示している。   In recent years, crystal growth methods for nitride-based semiconductors have rapidly progressed, and high-luminance blue and green light-emitting elements using this material have been put into practical use. Combining the existing red light emitting elements with these blue light emitting elements and green light emitting elements provides all three primary colors of light, making it possible to realize a full color display device. That is, when all three primary colors of light are mixed, white light can be obtained, and application to an illumination device is also possible. FIG. 10 is a schematic diagram showing the structure of a light source using a conventionally proposed semiconductor light emitting element. FIG. 10 (a) shows an illumination device using a light emitting diode as a light source, and FIG. 10 (b) shows a semiconductor. An illumination device using a laser as a light source is shown, and FIG. 10C shows the structure of a vertical cavity semiconductor laser.

図１０（ａ）に示した照明装置では、リードフレーム１上に発光ダイオード２（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を搭載し、ワイヤ３でリードフレーム１と発光ダイオード２とを接続し、樹脂に蛍光体を含有させた波長変換層４で発光ダイオード２を封止し、全体を透明樹脂５で封止している。このような照明装置では、発光ダイオード２として青色光を発光する窒化物系ＬＥＤチップを用い、波長変換層４に青色光により励起されて黄色光を発光するＹＡＧ系等の蛍光体材料を用いることで、青色光と黄色光の混色により白色を得ることができる。   In the lighting device shown in FIG. 10A, a light emitting diode 2 (LED: Light Emitting Diode) is mounted on a lead frame 1, the lead frame 1 and the light emitting diode 2 are connected by a wire 3, and a phosphor is used as a resin. The light-emitting diode 2 is sealed with the wavelength conversion layer 4 containing, and the whole is sealed with the transparent resin 5. In such an illuminating device, a nitride LED chip that emits blue light is used as the light emitting diode 2, and a phosphor material such as YAG that emits yellow light when excited by the blue light is used for the wavelength conversion layer 4. Thus, a white color can be obtained by mixing blue light and yellow light.

図１０（ａ）に示したようなＬＥＤを光源として用いた照明装置では、単一の発光ダイオードチップを用いるため、比較的低コストで作製可能であるうえに高い発光効率を実現できる。既に提案されている商品レベルでも、既存の蛍光灯の約２倍に相当する１６０ｌｍ／Ｗ程度の発光効率を実現している。   In a lighting device using an LED as a light source as shown in FIG. 10A, since a single light emitting diode chip is used, it can be manufactured at a relatively low cost and high luminous efficiency can be realized. Even at the product level already proposed, a luminous efficiency of about 160 lm / W, which is about twice that of existing fluorescent lamps, is realized.

図１０（ｂ）に示した照明装置では、半導体レーザ６からの光をレンズ７で波長変換部材８に集光し、波長変換部材８からの光を反射鏡９で前方に反射する。このような照明装置では、半導体レーザ６として青色光を出射する青色レーザを用い、波長変換部材８に青色光により励起されて黄色光を発光するＹＡＧ系等の蛍光体材料を用いることで、青色光と黄色光の混色により白色を得ている。   In the illuminating device shown in FIG. 10B, the light from the semiconductor laser 6 is condensed on the wavelength conversion member 8 by the lens 7, and the light from the wavelength conversion member 8 is reflected forward by the reflecting mirror 9. In such an illumination device, a blue laser that emits blue light is used as the semiconductor laser 6, and a phosphor material such as a YAG system that emits yellow light when excited by the blue light is used for the wavelength conversion member 8. A white color is obtained by mixing light and yellow light.

図１０（ｂ）に示したような半導体レーザを光源として用いた照明装置では、波長変換部材８によって生成される黄色光は自然放出光なので平行ビームとはならない。すなわち疑似的な平行ビームとして前方に照射されるが、一般的なＬＥＤ光源と比較すれば集光性は良好であり、遠方に高い密度の光を照射することが可能となっている。   In the illuminating device using the semiconductor laser as shown in FIG. 10B as a light source, the yellow light generated by the wavelength conversion member 8 is a spontaneous emission light and thus does not become a parallel beam. That is, although it is irradiated forward as a pseudo parallel beam, it has better light condensing performance than a general LED light source, and it is possible to irradiate light with a high density far away.

図１０（ｃ）に示した垂直共振器型半導体レーザでは、半導体基板１０の裏面にカソード電極１１が形成され、半導体基板１０上に半導体ＤＢＲミラー１２（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）、発光層１３、電流注入層１４、誘電体ＤＢＲミラー１５を備えている。半導体基板１０としてＧａＮ基板を用いた場合には、半導体ＤＢＲミラー１２としては例えばｎ−Ａｌ０．８２Ｉｎ０．１８Ｎ／ＧａＮの積層構造を用い、発光層１３にはｎ−ＧａＮ層、多重量子井戸活性層、ｐ−Ａｌ０．２Ｇａ０．８Ｎ電子ブロック層を用いることができる。また、電流注入層１４には、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎ層、ｐ−ＧａＮコンタクト層、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）電流拡散層、カソード電極を備え、誘電体ＤＢＲミラー１５としてはＮｂ２Ｏ５／ＳｉＯ２の積層構造を用いることができる。 In the vertical cavity semiconductor laser shown in FIG. 10C, a cathode electrode 11 is formed on the back surface of the semiconductor substrate 10, and a semiconductor DBR mirror 12 (DBR: Distributed Bragg Reflector), a light emitting layer 13, A current injection layer 14 and a dielectric DBR mirror 15 are provided. When a GaN substrate is used as the semiconductor substrate 10, for example, the semiconductor DBR mirror 12 has a stacked structure of n-Al 0.82 In 0.18 N / GaN, and the light emitting layer 13 has an n-GaN layer and multiple layers. A quantum well active layer or a p-Al 0.2 Ga 0.8 N electron blocking layer can be used. The current injection layer 14 includes a p-Al 0.07 Ga 0.93 N layer, a p-GaN contact layer, an ITO (Indium Tin Oxide) current diffusion layer, and a cathode electrode. A stacked structure of Nb 2 O 5 / SiO 2 can be used.

図１０（ｃ）に示した垂直共振器型半導体レーザでは、半導体ＤＢＲミラー１２と誘電体ＤＢＲミラー１５によって発光層１３が挟まれた垂直方向の共振器が構成され、半導体基板１０に垂直な方向にレーザ光が放出される。   In the vertical cavity semiconductor laser shown in FIG. 10C, a vertical resonator in which the light emitting layer 13 is sandwiched between the semiconductor DBR mirror 12 and the dielectric DBR mirror 15 is formed, and the direction perpendicular to the semiconductor substrate 10 is formed. Laser light is emitted.

しかしながら、図１０（ａ）に示した白色ＬＥＤを用いた照明装置では、高効率と言えるのは低電流密度領域に限定され、図１０（ｂ）に示した、半導体レーザを用いた照明装置では、高電流密度ほど高効率となるもののＬＥＤと比較するとエネルギー変換効率は低い。   However, in the illumination device using the white LED shown in FIG. 10A, high efficiency is limited to the low current density region, and in the illumination device using the semiconductor laser shown in FIG. 10B. Although the higher the current density, the higher the efficiency, but the energy conversion efficiency is lower than that of the LED.

図１１は、青色ＬＥＤの動作電流に対する外部量子効率を示すグラフである。電流の増加とともに外部量子効率は急激に減少するドループ現象が生じる。ドループ現象のメカニズムについては諸説あるが、注入キャリア密度が高いときに効率が低下することは共通する要因となっており、注入キャリア密度を低減することが効率低下を防止するには有効であると考えられている。   FIG. 11 is a graph showing the external quantum efficiency with respect to the operating current of the blue LED. As the current increases, a droop phenomenon occurs in which the external quantum efficiency rapidly decreases. Although there are various theories about the mechanism of the droop phenomenon, a decrease in efficiency when the injected carrier density is high is a common factor, and reducing the injected carrier density is effective in preventing the decrease in efficiency. It is considered.

一方、半導体レーザにおいては、発振が始まる電流である閾値電流を境に外部量子効率が上昇するが、閾値電流までは外部量子効率はゼロに近く、閾値電流を超えてもその損失を含むためにＬＥＤよりも低い効率となっている。ただしレーザ発振が得られる電流密度領域では、ＬＥＤが著しく低効率のためレーザの方が効率に優れている。ただし、端面発光型半導体レーザにおいてはＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）と呼ばれる端面ミラーの光学損傷によって、最大の光出力が制限されるため、大出力化に限界がある。ＣＯＤを避けるにはストライプ幅の拡大が有効であるが、それと引き換えに横モードの不安定さや高次モードの発振によるレーザビームが複数に分かれるなどの問題を生じることがあり、ストライプ幅の拡大にも限界がある。   On the other hand, in semiconductor lasers, the external quantum efficiency rises at the threshold current, which is the current at which oscillation starts, but the external quantum efficiency is close to zero until the threshold current, and the loss is included even when the threshold current is exceeded. The efficiency is lower than that of the LED. However, in the current density region where laser oscillation can be obtained, the laser is more efficient because the LED is extremely low in efficiency. However, in the edge-emitting semiconductor laser, the maximum optical output is limited due to optical damage of an end-face mirror called COD (Catalytic Optical Damage), so there is a limit to increasing the output. In order to avoid COD, increasing the stripe width is effective. However, in exchange for this, problems such as instability in the transverse mode and splitting of the laser beam due to higher-order mode oscillation may occur. There is a limit.

また、図１０（ｃ）に示した垂直共振器型面発光レーザにおいてはＣＯＤの課題はないものの光出力が小さく、発光面積を拡大すると光出力を向上させることができるが横モードが不安定となり、望ましい配光特性が得られなくなるなどの課題がある。   In the vertical cavity surface emitting laser shown in FIG. 10C, although there is no problem of COD, the light output is small and the light output can be improved by increasing the light emitting area, but the transverse mode becomes unstable. However, there is a problem that a desired light distribution characteristic cannot be obtained.

照明用途の光源に用いる半導体発光素子では、高電流密度領域において高いエネルギー変換効率と高い光出力を実現できることが望ましく、放出される光の配光特性が安定していることが望ましい。これらの課題を解決するために特許文献１では、半導体基板上にｎ型ナノワイヤコアと中間活性層とｐ型シェルを成長し、シェル上にＩＴＯ等の透明導電膜を形成した半導体発光素子が提案されている。   In a semiconductor light emitting device used as a light source for illumination, it is desirable that high energy conversion efficiency and high light output can be realized in a high current density region, and it is desirable that the light distribution characteristics of emitted light be stable. In order to solve these problems, Patent Document 1 proposes a semiconductor light emitting device in which an n-type nanowire core, an intermediate active layer, and a p-type shell are grown on a semiconductor substrate, and a transparent conductive film such as ITO is formed on the shell. Has been.

特表２０１６−５１８７０３号公報JP-T-2006-518703

しかし特許文献１では、電流注入のためにシェル上にＩＴＯ膜を形成する必要があり、中間活性層での発光の一部がＩＴＯ膜によって吸収されて外部量子効率が低下するという問題が生じる。特に、端面発光型レーザや垂直共振器型半導体レーザでは、共振器内を光が往復する構造であるため、ＩＴＯでの光吸収はレーザ発振に悪影響を及ぼしてしまうという問題があった。   However, in Patent Document 1, it is necessary to form an ITO film on the shell for current injection, and there is a problem that a part of light emitted from the intermediate active layer is absorbed by the ITO film and the external quantum efficiency is lowered. In particular, edge-emitting lasers and vertical cavity semiconductor lasers have a structure in which light reciprocates within the cavity, so that there is a problem that light absorption by ITO adversely affects laser oscillation.

ＩＴＯ膜の代わりにｐ型半導体層によるコンタクト層を形成すると、柱状のナノワイヤを埋め込むように形成されたｐ型半導体層の底部まで電流が拡散せず、中間活性層に側面から電流を注入することが困難になり電流密度が低下するという問題が生じる。   When a contact layer made of a p-type semiconductor layer is formed instead of the ITO film, current does not diffuse to the bottom of the p-type semiconductor layer formed so as to embed columnar nanowires, and current is injected into the intermediate active layer from the side surface. Becomes difficult and the current density is reduced.

そこで本発明は、上記従来の問題点に鑑みなされたものであり、ナノワイヤ外周に形成された活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することを目的とする。   Therefore, the present invention has been made in view of the above-described conventional problems, and achieves a high current density by well injecting current into the active layer formed on the outer periphery of the nanowire and improving the external quantum efficiency. An object of the present invention is to provide a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device.

上記課題を解決するために、本発明の半導体発光素子は、成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、前記柱状半導体層は、中心にｎ型ナノワイヤ層が形成され、前記ｎ型ナノワイヤ層の外周に活性層が形成され、前記活性層の外周にｐ型半導体層が形成されており、前記ｐ型半導体層の外周側面と前記埋込半導体層との間にトンネル接合層が形成されていることを特徴とする。   In order to solve the above problems, a semiconductor light emitting device of the present invention is a semiconductor light emitting device comprising a growth substrate, a columnar semiconductor layer formed on the growth substrate, and an embedded semiconductor layer covering the columnar semiconductor layer. The columnar semiconductor layer has an n-type nanowire layer formed at the center, an active layer formed on the outer periphery of the n-type nanowire layer, and a p-type semiconductor layer formed on the outer periphery of the active layer, A tunnel junction layer is formed between the outer peripheral side surface of the p-type semiconductor layer and the buried semiconductor layer.

このような本発明の半導体発光素子では、埋込半導体層とｐ型半導体層の間にトンネル接合層が形成されているため、柱状半導体の側面全体から活性層に電流注入することができ、活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。   In such a semiconductor light emitting device of the present invention, since the tunnel junction layer is formed between the buried semiconductor layer and the p-type semiconductor layer, current can be injected into the active layer from the entire side surface of the columnar semiconductor. The current can be injected well into the layer to achieve a high current density and improve the external quantum efficiency.

また本発明の一態様では、前記トンネル接合層は、ｐ型不純物が高濃度ドープされたｐ＋層と、ｎ型不純物が高濃度ドープされたｎ＋層を備えるとしてもよい。   In one embodiment of the present invention, the tunnel junction layer may include a p + layer heavily doped with p-type impurities and an n + layer heavily doped with n-type impurities.

また本発明の一態様では、前記柱状半導体層の上部において、前記ｐ型半導体層と前記埋込半導体層が接触しているとしてもよい。   In one embodiment of the present invention, the p-type semiconductor layer and the embedded semiconductor layer may be in contact with each other above the columnar semiconductor layer.

また本発明の一態様では、複数の前記柱状半導体層が、前記成長基板上において三角格子状または正方格子状に周期的に配置されているとしてもよい。   In one embodiment of the present invention, the plurality of columnar semiconductor layers may be periodically arranged in a triangular lattice shape or a square lattice shape on the growth substrate.

また本発明の一態様では、前記柱状半導体層は、直径８００ｎｍ以下の円に内接する六角形を底面とし、高さが５００ｎｍ以上の六角柱状であるとしてもよい。   In one embodiment of the present invention, the columnar semiconductor layer may have a hexagonal column shape with a bottom surface having a hexagonal shape inscribed in a circle having a diameter of 800 nm or less and a height of 500 nm or more.

また本発明の一態様では、前記成長基板の成長面に対して平行方向に共振器構造を有するとしてもよい。   In one embodiment of the present invention, a resonator structure may be provided in a direction parallel to the growth surface of the growth substrate.

また本発明の一態様では、前記ｎ型ナノワイヤ層は、高屈折率層と低屈折率層が交互に積層されており、前記高屈折率層および前記低屈折率層の膜厚はともに発振波長以下であるとしてもよい。   In one embodiment of the present invention, the n-type nanowire layer is formed by alternately laminating a high refractive index layer and a low refractive index layer, and the high refractive index layer and the low refractive index layer both have an oscillation wavelength. It may be the following.

また本発明の一態様では、前記成長基板の成長面に対して垂直方向に共振器構造を有するとしてもよい。   In one embodiment of the present invention, a resonator structure may be provided in a direction perpendicular to the growth surface of the growth substrate.

上記課題を解決するために、本発明の半導体発光素子の製造方法は、成長基板上に開口部を有するマスク層を形成するマスク工程と、選択成長を用いて前記開口部にｎ型ナノワイヤ層、活性層、ｐ型半導体層、トンネル接合層を順に成長させて柱状半導体層を形成する成長工程と、前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有することを特徴とする。   In order to solve the above problems, a method for manufacturing a semiconductor light emitting device according to the present invention includes a mask process for forming a mask layer having an opening on a growth substrate, an n-type nanowire layer in the opening using selective growth, A growth step of sequentially growing an active layer, a p-type semiconductor layer, and a tunnel junction layer to form a columnar semiconductor layer; and an embedding step of growing an embedded semiconductor layer on the growth substrate so as to cover the columnar semiconductor layer; It is characterized by having.

このような本発明の半導体発光素子の製造方法では、埋込半導体層とｐ型半導体層の間にトンネル接合層を形成できるので、柱状半導体の側面全体から活性層に電流注入することができ、活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。   In such a method for manufacturing a semiconductor light emitting device of the present invention, since a tunnel junction layer can be formed between the buried semiconductor layer and the p-type semiconductor layer, current can be injected into the active layer from the entire side surface of the columnar semiconductor, It is possible to achieve a high current density by favorably injecting current into the active layer and to improve the external quantum efficiency.

また本発明の一態様では、前記成長工程の後に、前記トンネル接合層の上面をエッチングにより除去する除去工程をさらに有するとしてもよい。   In one embodiment of the present invention, after the growth step, a removal step of removing the upper surface of the tunnel junction layer by etching may be further included.

また本発明の一態様では、前記除去工程の後に、原子状水素の存在しない雰囲気において熱処理を実施し、前記ｐ型半導体層および前記トンネル接合層を活性化する活性化工程をさらに有するとしてもよい。   In one embodiment of the present invention, after the removing step, an activation step of activating the p-type semiconductor layer and the tunnel junction layer by performing a heat treatment in an atmosphere without atomic hydrogen may be further included. .

本発明では、ナノワイヤ外周に形成された活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。   In the present invention, a semiconductor light emitting device capable of realizing high current density by good current injection to the active layer formed on the outer periphery of the nanowire and improving the external quantum efficiency, and a method for manufacturing the semiconductor light emitting device Can be provided.

第１実施形態に係る半導体発光素子１００を示す模式斜視図である。1 is a schematic perspective view showing a semiconductor light emitting device 100 according to a first embodiment. 柱状半導体層１０３部分の構造を示す部分拡大断面図である。It is a partial expanded sectional view which shows the structure of the columnar semiconductor layer 103 part. 半導体発光素子１００の製造方法を示す模式図であり、図３（ａ）は基板成長工程、図３（ｂ）はマスク工程、図３（ｃ）は成長工程、図３（ｄ）は除去工程、図３（ｅ）は埋込工程を示している。3A and 3B are schematic views showing a method for manufacturing the semiconductor light emitting device 100, in which FIG. 3A is a substrate growth process, FIG. 3B is a mask process, FIG. 3C is a growth process, and FIG. FIG. 3E shows the embedding process. 第２実施形態に係る半導体発光素子２００の構造を示す模式斜視図である。It is a model perspective view which shows the structure of the semiconductor light-emitting device 200 concerning 2nd Embodiment. 柱状半導体層２０３部分の構造と共振器内の縦モードの関係を示す模式断面図である。It is a schematic cross section showing the relationship between the structure of the columnar semiconductor layer 203 and the longitudinal mode in the resonator. 半導体発光素子２００から照射されるレーザ光の近視野像を示すグラフである。3 is a graph showing a near-field image of laser light emitted from a semiconductor light emitting element 200. 第２実施形態の変形例における柱状半導体層２０３部分の構造を示す部分拡大断面図である。It is a partial expanded sectional view which shows the structure of the columnar semiconductor layer 203 part in the modification of 2nd Embodiment. 第３実施形態に係る半導体発光素子３００を示す模式断面図である。It is a schematic cross section which shows the semiconductor light-emitting device 300 which concerns on 3rd Embodiment. 半導体発光素子３００における柱状半導体層３０３の二次元的配置を示す模式図であり、図９（ａ）は三角格子配列を示し、図９（ｂ）は正方格子配列を示している。FIG. 9A is a schematic diagram showing a two-dimensional arrangement of the columnar semiconductor layers 303 in the semiconductor light emitting device 300, FIG. 9A shows a triangular lattice arrangement, and FIG. 9B shows a square lattice arrangement. 従来から提案されている半導体発光素子を用いた光源の構造を示す模式図であり、図１０（ａ）は発光ダイオードを光源として用いた照明装置を示し、図１０（ｂ）は半導体レーザを光源として用いた照明装置を示し、図１０（ｃ）は垂直共振器型半導体レーザの構造を示している。FIGS. 10A and 10B are schematic diagrams showing a structure of a light source using a semiconductor light emitting element that has been proposed in the past. FIG. 10A shows an illumination device using a light emitting diode as a light source, and FIG. FIG. 10C shows the structure of a vertical cavity semiconductor laser. 青色ＬＥＤの動作電流に対する外部量子効率を示すグラフである。It is a graph which shows the external quantum efficiency with respect to the operating current of blue LED.

（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は本発明の第１実施形態に係る半導体発光素子１００を示す模式斜視図である。半導体発光素子１００は、成長基板１０１と、マスク１０２と、柱状半導体層１０３と、埋込半導体層１０４と、カソード電極１０５と、アノード電極１０６を備えている。 (First embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. FIG. 1 is a schematic perspective view showing a semiconductor light emitting device 100 according to the first embodiment of the present invention. The semiconductor light emitting device 100 includes a growth substrate 101, a mask 102, a columnar semiconductor layer 103, a buried semiconductor layer 104, a cathode electrode 105, and an anode electrode 106.

成長基板１０１は、半導体材料を結晶成長可能な材料で構成された略平板状の部材であり、主面側にマスク１０２が形成されている。成長基板１０１は単一の材料で構成されていてもよく、単結晶基板上に複数の半導体層を成長させたものを用いてもよい。   The growth substrate 101 is a substantially flat plate member made of a material capable of crystal growth of a semiconductor material, and a mask 102 is formed on the main surface side. The growth substrate 101 may be made of a single material, or a substrate obtained by growing a plurality of semiconductor layers on a single crystal substrate.

マスク１０２は、成長基板１０１の主面側に形成された誘電体材料からなる層である。マスク１０２を構成する材料としては、マスク１０２からは半導体の結晶成長が困難なものを選択し、例えばＳｉＯ２やＳｉＮｘなどが好適である。マスク１０２には後述する開口部が複数形成されており、開口部から部分的に露出した成長基板１０１の主面から半導体層が成長可能とされている。 The mask 102 is a layer made of a dielectric material formed on the main surface side of the growth substrate 101. As a material constituting the mask 102, a material that makes it difficult to grow a crystal of a semiconductor is selected from the mask 102. For example, SiO 2 or SiN x is preferable. A plurality of openings described later are formed in the mask 102, and a semiconductor layer can be grown from the main surface of the growth substrate 101 partially exposed from the openings.

柱状半導体層１０３は、マスク１０２に設けられた開口部に結晶成長された半導体層であり、成長基板１０１の主面に対して鉛直に略柱状の半導体層が立設して形成されている。このような柱状半導体層１０３は、構成する半導体材料に応じて適切な成長条件を設定し、特定の結晶面方位が成長する選択成長を実施することで得られる。図１に示した例では、マスク１０２に複数の開口部を二次元的に周期的に形成しているため、柱状半導体層１０３も成長基板１０１上に二次元的に周期的に形成されている。ここでは柱状半導体層１０３を二次元的に周期的に配置した例を示したが、柱状半導体層１０３が１つであってよく、非周期的に複数の柱状半導体層１０３を形成するとしてよい。   The columnar semiconductor layer 103 is a semiconductor layer that is crystal-grown in an opening provided in the mask 102, and is formed by standing a substantially columnar semiconductor layer perpendicular to the main surface of the growth substrate 101. Such a columnar semiconductor layer 103 can be obtained by setting an appropriate growth condition in accordance with a semiconductor material to be configured and performing selective growth in which a specific crystal plane orientation grows. In the example shown in FIG. 1, since the plurality of openings are periodically formed in the mask 102 in two dimensions, the columnar semiconductor layer 103 is also periodically formed on the growth substrate 101 in two dimensions. . Here, an example is shown in which the columnar semiconductor layers 103 are periodically arranged two-dimensionally. However, one columnar semiconductor layer 103 may be provided, and a plurality of columnar semiconductor layers 103 may be formed aperiodically.

埋込半導体層１０４は、柱状半導体層１０３の上面および側面を覆って、マスク１０２に至るまで覆うように形成された半導体層である。カソード電極１０５は、成長基板１０１が露出された領域に形成された電極である。アノード電極１０６は、埋込半導体層１０４上の一部に形成された電極である。また、図１では図示を省略したが、必要に応じて半導体発光素子１００の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。   The embedded semiconductor layer 104 is a semiconductor layer formed so as to cover the upper surface and side surfaces of the columnar semiconductor layer 103 and reach the mask 102. The cathode electrode 105 is an electrode formed in a region where the growth substrate 101 is exposed. The anode electrode 106 is an electrode formed on a part of the embedded semiconductor layer 104. Although not shown in FIG. 1, a known structure such as covering the surface of the semiconductor light emitting element 100 with a passivation film may be applied as necessary.

図２は、柱状半導体層１０３部分の構造を示す部分拡大断面図である。成長基板１０１は、単結晶基板１０１１と、バッファ層１０１２と、下地層１０１３と、ｎ型半導体層１０１４からなっている。また、マスク１０２に設けられた開口部１０２ａからｎ型ナノワイヤ層１０３１と、活性層１０３２と、ｐ型半導体層１０３３と、ｐ＋層１０３４と、ｎ＋層１０３５とが順に成長されている。柱状半導体層１０３の上面ではｐ＋層１０３４とｎ＋層１０３５が除去されてｐ型半導体層１０３３の上部が露出し、ｐ型半導体層１０３３上面とｎ＋層１０３５の側面には図１に示したように埋込半導体層１０４が接触している。   FIG. 2 is a partial enlarged cross-sectional view showing the structure of the columnar semiconductor layer 103 portion. The growth substrate 101 includes a single crystal substrate 1011, a buffer layer 1012, a base layer 1013, and an n-type semiconductor layer 1014. Further, an n-type nanowire layer 1031, an active layer 1032, a p-type semiconductor layer 1033, a p + layer 1034, and an n + layer 1035 are sequentially grown from the opening 102 a provided in the mask 102. The p + layer 1034 and the n + layer 1035 are removed on the upper surface of the columnar semiconductor layer 103 to expose the upper portion of the p-type semiconductor layer 1033, and the upper surface of the p-type semiconductor layer 1033 and the side surface of the n + layer 1035 are as shown in FIG. The embedded semiconductor layer 104 is in contact.

単結晶基板１０１１は、バッファ層１０１２を介して半導体単結晶層を成長させるための材料から構成される単結晶の基板である。半導体発光素子１００を窒化物系半導体で構成する場合にはｃ面サファイア基板が好ましいが、Ｓｉ等の他の異種基板であってもよい。バッファ層１０１２は、単結晶基板１０１１と下地層１０１３の間に形成されて両者の格子不整合を緩和するための層である。単結晶基板１０１１としてｃ面サファイア基板を用いる場合には材料としてＡｌＮを用いることが好ましいが、ＧａＮやＡｌＧａＮなどを用いるとしてもよい。   The single crystal substrate 1011 is a single crystal substrate formed of a material for growing a semiconductor single crystal layer through the buffer layer 1012. When the semiconductor light emitting device 100 is made of a nitride-based semiconductor, a c-plane sapphire substrate is preferable, but another heterogeneous substrate such as Si may be used. The buffer layer 1012 is formed between the single crystal substrate 1011 and the base layer 1013 and is a layer for relaxing lattice mismatch between the two. When a c-plane sapphire substrate is used as the single crystal substrate 1011, AlN is preferably used as a material, but GaN, AlGaN, or the like may be used.

下地層１０１３は、バッファ層１０１２上に形成された単結晶の半導体層であり、ノンドープのＧａＮを数μｍの厚さで形成することが好ましい。ｎ型半導体層１０１４は、下地層１０１３上に形成されたｎ型不純物をドープされた半導体層であり、例えばＳｉドープしたｎ型Ａｌ０．０５Ｇａ０．９５Ｎが挙げられる。ｎ型半導体層１０１４は成長基板１０１の最上層を構成しており、図１に示したように一部が露出してカソード電極１０５が形成されている。 The base layer 1013 is a single crystal semiconductor layer formed on the buffer layer 1012, and it is preferable to form non-doped GaN with a thickness of several μm. The n-type semiconductor layer 1014 is a semiconductor layer formed on the base layer 1013 and doped with an n-type impurity. Examples thereof include Si-doped n-type Al 0.05 Ga 0.95 N. The n-type semiconductor layer 1014 constitutes the uppermost layer of the growth substrate 101, and a part of the n-type semiconductor layer 1014 is exposed to form the cathode electrode 105 as shown in FIG.

ｎ型ナノワイヤ層１０３１は、マスク１０２の開口部１０２ａから露出したｎ型半導体層１０１４上に選択成長された柱状の半導体層であり、例えばｎ型不純物がドープされたＧａＮから構成されている。ｎ型ナノワイヤ層１０３１としてＧａＮを用いると、ｎ型半導体層１０１４のｃ面上に選択されたｎ型ナノワイヤ層１０３１は、６つのｍ面がファセットとして形成された略六角柱の形状となる。図２では開口部１０２ａが形成された領域にのみｎ型ナノワイヤ層１０３１が成長しているように見えるが、実際には横方向成長によりマスク１０２上にも結晶成長が進むため、開口部１０２ａの周囲に拡大した六角柱が形成される。例えば、開口部１０２ａを直径１５０ｎｍ程度の円として形成した場合には、直径２４０ｎｍ程度の円に内接する六角形を底面とする高さ１〜２ｍｍ程度の六角柱状のｎ型ナノワイヤ層１０３１を形成することができる。   The n-type nanowire layer 1031 is a columnar semiconductor layer selectively grown on the n-type semiconductor layer 1014 exposed from the opening 102a of the mask 102, and is made of, for example, GaN doped with an n-type impurity. When GaN is used as the n-type nanowire layer 1031, the n-type nanowire layer 1031 selected on the c-plane of the n-type semiconductor layer 1014 has a substantially hexagonal column shape with six m-planes formed as facets. In FIG. 2, the n-type nanowire layer 1031 seems to grow only in the region where the opening 102a is formed. However, since crystal growth also proceeds on the mask 102 due to lateral growth, An enlarged hexagonal column is formed around the periphery. For example, when the opening 102a is formed as a circle having a diameter of about 150 nm, a hexagonal columnar n-type nanowire layer 1031 having a height of about 1 to 2 mm with a hexagonal shape inscribed in the circle having a diameter of about 240 nm is formed. be able to.

活性層１０３２は、ｎ型ナノワイヤ層１０３１の外周に成長された半導体層であり、例えば厚さ５ｎｍのＧａ０．８５Ｉｎ０．１５Ｎ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた多重量子井戸活性層が挙げられる。ここでは多重量子井戸活性層を上げたが、単一量子井戸構造であってもよく、バルク活性層であってもよい。活性層１０３２がｎ型ナノワイヤ層１０３１の側面及び上面に形成されているため、活性層１０３２の面積を確保することができる。 The active layer 1032 is a semiconductor layer grown on the outer periphery of the n-type nanowire layer 1031. For example, a Ga 0.85 In 0.15 N quantum well layer having a thickness of 5 nm and a GaN barrier layer having a thickness of 10 nm are stacked in five cycles. Multiple quantum well active layers. Although the multiple quantum well active layer is raised here, it may be a single quantum well structure or a bulk active layer. Since the active layer 1032 is formed on the side surface and the upper surface of the n-type nanowire layer 1031, the area of the active layer 1032 can be secured.

ｐ型半導体層１０３３は、活性層１０３２の外周に成長された半導体層であり、例えばｐ型不純物がドープされたＡｌ０．０５Ｇａ０．９５Ｎから構成されている。ｐ型半導体層１０３３が活性層１０３２の側面および上面に形成されているため、ｎ型ナノワイヤ層１０３１と活性層１０３２とｐ型半導体層１０３３でダブルヘテロ構造が構成され、良好にキャリアを活性層１０３２に閉じ込めて発光再結合の確率を向上させることができる。 The p-type semiconductor layer 1033 is a semiconductor layer grown on the outer periphery of the active layer 1032 and is made of, for example, Al 0.05 Ga 0.95 N doped with p-type impurities. Since the p-type semiconductor layer 1033 is formed on the side surface and the upper surface of the active layer 1032, the n-type nanowire layer 1031, the active layer 1032, and the p-type semiconductor layer 1033 form a double heterostructure, and carriers are actively transferred to the active layer 1032. It is possible to improve the probability of light emission recombination by confining the trap.

ｐ＋層１０３４は、ｐ型半導体層１０３３の側面外周に形成されたｐ型不純物が高濃度にドープされた半導体層であり、例えば厚さ５ｎｍでＭｇ濃度が２×１０２０ｃｍ−３のＧａ０．８Ｉｎ０．２Ｎを用いることができる。ｎ＋層１０３５は、ｐ＋層１０３４の側面外周に形成されたｎ型不純物が高濃度にドープされた半導体層であり、例えば厚さ１０ｎｍでＳｉ濃度が２×１０２０ｃｍ−３のＧａＮを用いることができる。ｐ＋層１０３４とｎ＋層１０３５によりトンネル接合が形成されるため、ｐ＋層１０３４とｎ＋層１０３５の二層は本発明におけるトンネル接合層を構成している。 The p + layer 1034 is a semiconductor layer doped with a high concentration of p-type impurities formed on the outer periphery of the side surface of the p-type semiconductor layer 1033. For example, Ga 0 having a thickness of 5 nm and an Mg concentration of 2 × 10 20 cm −3 . .8 In 0.2 N can be used. The n + layer 1035 is a semiconductor layer doped with high concentration of n-type impurities formed on the outer periphery of the side surface of the p + layer 1034. For example, GaN having a thickness of 10 nm and a Si concentration of 2 × 10 20 cm −3 is used. Can do. Since the p + layer 1034 and the n + layer 1035 form a tunnel junction, the two layers of the p + layer 1034 and the n + layer 1035 constitute a tunnel junction layer in the present invention.

ｐ型半導体層１０３３の上面およびｎ＋層１０３５の外周には、図１に示したように埋込半導体層１０４が形成されている。これにより、柱状半導体層１０３の上部において、ｐ型半導体層１０３３と埋込半導体層１０４が接触している。また、ｎ＋層１０３５の外周に埋込半導体層１０４が形成されているため、トンネル接合層と埋込半導体層１０４とは柱状半導体層１０３の側面全周において接触している。   A buried semiconductor layer 104 is formed on the upper surface of the p-type semiconductor layer 1033 and the outer periphery of the n + layer 1035 as shown in FIG. Thereby, the p-type semiconductor layer 1033 and the embedded semiconductor layer 104 are in contact with each other above the columnar semiconductor layer 103. Further, since the embedded semiconductor layer 104 is formed on the outer periphery of the n + layer 1035, the tunnel junction layer and the embedded semiconductor layer 104 are in contact with each other on the entire side surface of the columnar semiconductor layer 103.

半導体発光素子１００の発光波長を長波長化する場合には、活性層１０３２のＩｎＮモル分率を高める必要がある。例えばｎ型ナノワイヤ層１０３１の外接円直径が３００ｎｍのとき、赤色の活性層組成Ｇａ０．６Ｉｎ０．４Ｎを用いる必要があるが、ＩｎＮモル分率上昇とともに圧縮応力が高まり、ミスフィット転位が発生する場合がある。これを避けるために、Ｇａ０．６Ｉｎ０．４Ｎ井戸層の膜厚を小さくするか、ｎ型ナノワイヤ層１０３１を構成する材料をＧａＩｎＮ変更することも可能である。 In order to increase the emission wavelength of the semiconductor light emitting device 100, it is necessary to increase the InN molar fraction of the active layer 1032. For example, when the circumscribed circle diameter of the n-type nanowire layer 1031 is 300 nm, it is necessary to use the red active layer composition Ga 0.6 In 0.4 N. However, as the InN mole fraction increases, the compressive stress increases and misfit dislocations May occur. In order to avoid this, it is possible to reduce the thickness of the Ga 0.6 In 0.4 N well layer or change the material constituting the n-type nanowire layer 1031 to GaInN.

同様に、半導体発光素子１００の波長を短波長化する場合には、ｎ型ナノワイヤ層１０３１を構成する材料をＡｌＧａＮに変更することや、活性層１０３２の井戸層およびバリア層を各々組成の異なるＡｌＧａＮに変更することも可能である。   Similarly, when the wavelength of the semiconductor light emitting device 100 is shortened, the material constituting the n-type nanowire layer 1031 is changed to AlGaN, or the well layer and the barrier layer of the active layer 1032 have different compositions. It is also possible to change to.

図３は、半導体発光素子１００の製造方法を示す模式図である。まず図３（ａ）に示す基板成長工程では、単結晶基板１０１１上に有機金属化合物気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＡｌＮからなるバッファ層１０１２、ＧａＮからなる下地層１０１３およびＡｌ０．０５Ｇａ０．９５Ｎからなるｎ型半導体層１０１４を成長させ、成長基板１０１を得る。バッファ層１０１２の成長条件としては、例えば成長温度が１１００℃、Ｖ／III比が１００、水素をキャリアガスとして圧力１０ｈＰａである。下地層１０１３およびｎ型半導体層１０１４の成長条件としては、例えば成長温度が１０５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力５００ｈＰａである。 FIG. 3 is a schematic view showing a method for manufacturing the semiconductor light emitting device 100. First, in the substrate growth step shown in FIG. 3A, a buffer layer 1012 made of AlN and a lower layer made of GaN are formed on a single crystal substrate 1011 by using a metal organic chemical vapor deposition (MOCVD) method. An n-type semiconductor layer 1014 made of the ground layer 1013 and Al 0.05 Ga 0.95 N is grown to obtain a growth substrate 101. The growth conditions of the buffer layer 1012 are, for example, a growth temperature of 1100 ° C., a V / III ratio of 100, and a pressure of 10 hPa using hydrogen as a carrier gas. The growth conditions of the base layer 1013 and the n-type semiconductor layer 1014 are, for example, a growth temperature of 1050 ° C., a V / III ratio of 1000, and a pressure of 500 hPa using hydrogen as a carrier gas.

次に図３（ｂ）に示すマスク工程では、ｎ型半導体層１０１４上にスパッタ法でＳｉＯ２からなるマスク１０２を膜厚３０ｎｍ程度堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、直径１５０ｎｍ程度の開口部１０２ａを形成する。 Next, in the mask process shown in FIG. 3B, a mask 102 made of SiO 2 is deposited on the n-type semiconductor layer 1014 by a sputtering method to a thickness of about 30 nm, and a fine pattern forming method such as nanoimprint lithography is used. Thus, an opening 102a having a diameter of about 150 nm is formed.

次に図３（ｃ）に示す成長工程では、ＭＯＣＶＤ法による選択成長により、開口部１０２ａから露出したｎ型半導体層１０１４上にＧａＮからなるｎ型ナノワイヤ層１０３１、厚さ５ｎｍのＧａ０．８５Ｉｎ０．１５Ｎ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた活性層１０３２、ｐ型不純物をドープしたＧａＮからなるｐ型半導体層１０３３、厚さ５ｎｍでＭｇ濃度が２×１０２０ｃｍ−３のＧａ０．８Ｉｎ０．２Ｎからなるｐ＋層１０３４、厚さ１０ｎｍでＳｉ濃度が２×１０２０ｃｍ−３からなるｎ＋層１０３５を順次成長させる。 Next, in the growth step shown in FIG. 3C, an n-type nanowire layer 1031 made of GaN and a Ga 0.85 having a thickness of 5 nm are formed on the n-type semiconductor layer 1014 exposed from the opening 102a by selective growth by MOCVD. An active layer 1032 in which an In 0.15 N quantum well layer and a GaN barrier layer having a thickness of 10 nm are stacked for five periods, a p-type semiconductor layer 1033 made of GaN doped with a p-type impurity, and a Mg concentration of 2 × 10 at a thickness of 5 nm. A p + layer 1034 made of 20 0.8 cm −3 Ga 0.8 In 0.2 N and an n + layer 1035 having a thickness of 10 nm and an Si concentration of 2 × 10 20 cm −3 are successively grown.

ｎ型ナノワイヤ層１０３１の成長条件としては、例えば成長温度が１０５０℃、Ｖ／III比が１０、水素をキャリアガスとして圧力１００ｈＰａである。活性層１０３２の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａである。ｐ型半導体層１０３３の成長条件としては、例えば成長温度が９５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力３００ｈＰａである。ｐ＋層１０３４およびｎ＋層１０３５の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。   The growth conditions of the n-type nanowire layer 1031 are, for example, a growth temperature of 1050 ° C., a V / III ratio of 10, and a pressure of 100 hPa using hydrogen as a carrier gas. The growth conditions of the active layer 1032 are, for example, a growth temperature of 800 ° C., a V / III ratio of 3000, and a pressure of 1000 hPa using nitrogen as a carrier gas. The growth conditions of the p-type semiconductor layer 1033 are, for example, a growth temperature of 950 ° C., a V / III ratio of 1000, and a pressure of 300 hPa using hydrogen as a carrier gas. The growth conditions of the p + layer 1034 and the n + layer 1035 are, for example, a growth temperature of 800 ° C., a V / III ratio of 3000, and a pressure of 500 hPa using nitrogen as a carrier gas.

次に図３（ｄ）に示す除去工程では、ドライエッチングによりｐ＋層１０３４およびｎ＋層１０３５の上面を除去し、ｐ型半導体層１０３３の上面を露出させる。さらにｐ型半導体層１０３３が露出した状態で大気雰囲気中において６００℃でアニールし、ｐ型半導体層１０３３とｐ＋層１０３４に取り込まれた水素を離脱させてｐ型半導体層１０３３とｐ＋層１０３４を活性化させる活性化工程を実施する。ここでは大気雰囲気中でのアニールを示したが、ｐ型半導体層１０３３とｐ＋層１０３４を活性化できる原子状水素の存在しない雰囲気であればよい。   Next, in the removing step shown in FIG. 3D, the upper surfaces of the p + layer 1034 and the n + layer 1035 are removed by dry etching, and the upper surface of the p-type semiconductor layer 1033 is exposed. Further, annealing is performed at 600 ° C. in an air atmosphere with the p-type semiconductor layer 1033 exposed, and hydrogen taken in the p-type semiconductor layer 1033 and the p + layer 1034 is released to activate the p-type semiconductor layer 1033 and the p + layer 1034. An activation step is performed. Although annealing in the air atmosphere is shown here, an atmosphere in which atomic hydrogen that can activate the p-type semiconductor layer 1033 and the p + layer 1034 does not exist may be used.

次に図３（ｅ）に示す埋込工程では、ＭＯＣＶＤ法を用いてｎ型ＧａＮからなる埋込半導体層１０４を成長させ、ｎ＋層１０３５の外周およびｐ型半導体層１０３３の上面を埋込半導体層１０４で埋める。埋込半導体層１０４の成長条件としては、例えば成長温度が９００℃、Ｖ／III比が１５００、水素がキャリアガスとして圧力５００ｈＰａである。なお、埋込工程では再び水素の混入によるｐ型半導体層１０３３の不活性化が生じる可能性があるが、ｐ型半導体層１０３３の上面に埋込半導体層１０４が数十ｎｍ成長することで水素の混入が停止するので実質的に問題は生じない。図１の半導体発光素子１００では埋込半導体層１０４の表面を平坦にした例を示しているが、図３（ｅ）の埋込工程で生じた柱状半導体層１０３上部の凹凸を残すことで、表面を粗面化して高い光取り出し効率を得ることも可能である。   Next, in the embedding process shown in FIG. 3E, an embedded semiconductor layer 104 made of n-type GaN is grown using MOCVD, and the outer periphery of the n + layer 1035 and the upper surface of the p-type semiconductor layer 1033 are embedded in the embedded semiconductor. Fill with layer 104. The growth conditions of the buried semiconductor layer 104 are, for example, a growth temperature of 900 ° C., a V / III ratio of 1500, and hydrogen as a carrier gas and a pressure of 500 hPa. Note that in the embedding process, there is a possibility that the p-type semiconductor layer 1033 is deactivated again due to the mixing of hydrogen. However, when the embedded semiconductor layer 104 is grown on the upper surface of the p-type semiconductor layer 1033 by several tens of nm, Since the mixing of ceases, no problems arise. In the semiconductor light emitting device 100 of FIG. 1, an example in which the surface of the embedded semiconductor layer 104 is flattened is shown, but by leaving the irregularities on the columnar semiconductor layer 103 generated in the embedding process of FIG. It is also possible to obtain a high light extraction efficiency by roughening the surface.

最後に、カソード電極１０５を形成する領域をドライエッチングで除去してｎ型半導体層１０１４を部分的に露出させ、ｎ型半導体層１０１４の表面にカソード電極１０５を形成し、埋込半導体層１０４上にアノード電極１０６を形成する。また、必要に応じて電極形成後のアニールやパッシベーション膜の形成、素子分割を実施して半導体発光素子１００を得る。   Finally, the region where the cathode electrode 105 is to be formed is removed by dry etching to partially expose the n-type semiconductor layer 1014, and the cathode electrode 105 is formed on the surface of the n-type semiconductor layer 1014. An anode electrode 106 is formed on the substrate. Moreover, annealing after electrode formation, formation of a passivation film, and element division are performed as necessary to obtain the semiconductor light emitting element 100.

半導体発光素子１００のカソード電極１０５とアノード電極１０６の間に電圧を印加すると、埋込半導体層１０４、ｎ＋層１０３５、ｐ＋層１０３４、ｐ型半導体層１０３３、活性層１０３２、ｎ型ナノワイヤ層１０３１、ｎ型半導体層１０１４の順に電流が流れ、活性層１０３２で発光再結合により光が生じる。活性層１０３２からの発光は、半導体発光素子１００の外部に取り出される。   When a voltage is applied between the cathode electrode 105 and the anode electrode 106 of the semiconductor light emitting device 100, the embedded semiconductor layer 104, the n + layer 1035, the p + layer 1034, the p-type semiconductor layer 1033, the active layer 1032, the n-type nanowire layer 1031, A current flows in the order of the n-type semiconductor layer 1014, and light is generated by light emission recombination in the active layer 1032. Light emitted from the active layer 1032 is extracted outside the semiconductor light emitting device 100.

本実施形態の半導体発光素子１００では、ｎ型ナノワイヤ層１０３１における六角形の底面が接する外接円の直径が４００ｎｍ以下では、バッファ層１０１２と下地層１０１３の界面からｎ型半導体層１０１４を貫通して転位がｎ型ナノワイヤ層１０３１まで伝搬することがなくなり、基本的に無転位となる。したがって柱状半導体層１０３は、直径８００ｎｍ以下の円に内接する六角形を底面とすることが好ましい。また、柱状半導体層１０３の高さを５００ｎｍ以上とすることで、活性層１０３２の面積を確保して発光面積と電流密度を向上させることができる。   In the semiconductor light emitting device 100 of this embodiment, when the diameter of the circumscribed circle in contact with the hexagonal bottom surface of the n-type nanowire layer 1031 is 400 nm or less, the n-type semiconductor layer 1014 penetrates from the interface between the buffer layer 1012 and the base layer 1013. Dislocations do not propagate to the n-type nanowire layer 1031 and basically become dislocations. Therefore, the columnar semiconductor layer 103 preferably has a hexagonal shape inscribed in a circle having a diameter of 800 nm or less as a bottom surface. Further, by setting the height of the columnar semiconductor layer 103 to 500 nm or more, it is possible to secure the area of the active layer 1032 and improve the light emitting area and the current density.

半導体発光素子１００では、活性層１０３２がｎ型ナノワイヤ層１０３１の側面に形成され、さらにその外周にトンネル接合層であるｐ＋層１０３４とｎ＋層１０３５が形成され、埋込半導体層１０４で埋め込まれている。したがって、アノード電極１０６から注入された電流は、埋込半導体層１０４からトンネル接合層であるｎ＋層１０３５、ｐ＋層１０３４を経由してトンネル電流としてｐ型半導体層１０３３の側壁から活性層１０３２に注入される。また、柱状半導体層１０３の上部においては、ｎ型の埋込半導体層１０４と接触しているｐ型半導体層１０３３の上面に対しては逆バイアスとなり電流注入が生じない。トンネル接合層を介したトンネル電流による電流注入は抵抗が小さく、良好に電流注入を行うことができる。また、ｎ型の半導体層である埋込半導体層１０４はｐ型の半導体層よりも電流が拡散しやすいため、良好に柱状半導体層１０３の側面で底面近傍まで電流を拡散させて、トンネル接合層全体から電流注入を行うことができる。   In the semiconductor light emitting device 100, the active layer 1032 is formed on the side surface of the n-type nanowire layer 1031, and the p + layer 1034 and the n + layer 1035, which are tunnel junction layers, are formed on the outer periphery thereof and embedded in the embedded semiconductor layer 104. Yes. Therefore, the current injected from the anode electrode 106 is injected as a tunnel current from the buried semiconductor layer 104 through the n + layer 1035 and the p + layer 1034 which are tunnel junction layers into the active layer 1032 from the side wall of the p-type semiconductor layer 1033. Is done. In addition, in the upper part of the columnar semiconductor layer 103, the upper surface of the p-type semiconductor layer 1033 that is in contact with the n-type buried semiconductor layer 104 is reverse-biased so that no current injection occurs. Current injection by tunneling current through the tunnel junction layer has low resistance, and current injection can be performed satisfactorily. Further, since the buried semiconductor layer 104 which is an n-type semiconductor layer is more easily diffused in current than the p-type semiconductor layer, the tunnel junction layer is formed by diffusing current to the vicinity of the bottom surface on the side surface of the columnar semiconductor layer 103. Current injection can be performed from the whole.

これにより、アノード電極１０６から注入された電流は、柱状半導体層１０３の上面ではなく側面全体から良好にｐ型半導体層１０３３に注入され、ｎ型ナノワイヤ層１０３１の外周に形成された活性層１０３２に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。   Thereby, the current injected from the anode electrode 106 is favorably injected into the p-type semiconductor layer 1033 not from the upper surface of the columnar semiconductor layer 103 but from the entire side surface, and into the active layer 1032 formed on the outer periphery of the n-type nanowire layer 1031. On the other hand, it is possible to improve the external quantum efficiency as well as to realize a high current density by performing current injection well.

また、ｎ型ナノワイヤ層１０３１の側面は選択成長により形成されたｍ面となっているため、その外周に形成された活性層１０３２とｐ型半導体層１０３３も互いにｍ面で接触している。ｍ面は無極性面であり分極が生じないため活性層１０３２での発光効率も高く、しかも六角柱の側面全てがｍ面であることから半導体発光素子１００の発光効率を向上させることができる。さらに、柱状半導体層１０３の高さを５００ｎｍ以上にまで大きくすると、活性層１０３２の体積を従来の半導体発光素子よりも３〜１０倍程度まで増加させることができ、注入キャリア密度を低減して効率ドループを大幅に低減できる。   Further, since the side surface of the n-type nanowire layer 1031 is an m-plane formed by selective growth, the active layer 1032 and the p-type semiconductor layer 1033 formed on the outer periphery thereof are also in contact with each other on the m-plane. Since the m-plane is a nonpolar plane and polarization does not occur, the luminous efficiency in the active layer 1032 is high, and since all the side surfaces of the hexagonal column are m-planes, the luminous efficiency of the semiconductor light emitting device 100 can be improved. Furthermore, when the height of the columnar semiconductor layer 103 is increased to 500 nm or more, the volume of the active layer 1032 can be increased to about 3 to 10 times that of the conventional semiconductor light emitting device, and the injected carrier density is reduced and the efficiency is increased. Droop can be greatly reduced.

さらに、埋込半導体層１０４は活性層１０３２よりもバンドギャップの大きい材料で構成されているため、ＩＴＯ等で柱状半導体層１０３に対して電流注入を行う場合と比較して、埋込半導体層１０４での光吸収を著しく低下させることができる。これにより、活性層１０３２で生じた光の半導体発光素子１００内部での吸収を抑制し、半導体発光素子１００外部に光を取り出す外部量子効率を向上させることが可能となる。   Further, since the embedded semiconductor layer 104 is made of a material having a band gap larger than that of the active layer 1032, the embedded semiconductor layer 104 is compared with the case where current is injected into the columnar semiconductor layer 103 with ITO or the like. Can significantly reduce light absorption. Thereby, absorption inside the semiconductor light emitting device 100 of light generated in the active layer 1032 can be suppressed, and external quantum efficiency for extracting light to the outside of the semiconductor light emitting device 100 can be improved.

上述したように本実施形態では、ｎ型ナノワイヤ層１０３１の外周に形成された活性層１０３２に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。   As described above, in the present embodiment, it is possible to achieve a high current density by well injecting current into the active layer 1032 formed on the outer periphery of the n-type nanowire layer 1031 and to improve the external quantum efficiency. A semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device can be provided.

（第２実施形態）
次に、本発明の第２実施形態について図４を用いて説明する。第１実施形態と重複する内容は説明を省略する。図４は本発明の第２実施形態に係る半導体発光素子２００の構造を示す模式斜視図である。半導体発光素子２００は、成長基板２０１と、マスク２０２と、柱状半導体層２０３と、埋込半導体層２０４と、ｎ型コンタクト層２０５と、カソード電極２０６と、アノード電極２０７を備えている。成長基板２０１は、単結晶基板２０１１と、下地層２０１３と、ｎ型半導体層２０１４からなっている。半導体発光素子２００の製造方法は、第１実施形態で図３に示したものと同様であるため説明を省略する。本実施形態の半導体発光素子２００は、端面発光型の半導体レーザ素子である。 (Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. The description overlapping with the first embodiment is omitted. FIG. 4 is a schematic perspective view showing the structure of a semiconductor light emitting device 200 according to the second embodiment of the present invention. The semiconductor light emitting device 200 includes a growth substrate 201, a mask 202, a columnar semiconductor layer 203, a buried semiconductor layer 204, an n-type contact layer 205, a cathode electrode 206, and an anode electrode 207. The growth substrate 201 includes a single crystal substrate 2011, a base layer 2013, and an n-type semiconductor layer 2014. Since the manufacturing method of the semiconductor light emitting device 200 is the same as that shown in FIG. 3 in the first embodiment, the description thereof is omitted. The semiconductor light emitting device 200 of this embodiment is an edge emitting semiconductor laser device.

単結晶基板２０１１は、半導体単結晶層を成長させるための材料から構成され、ｎ型導電性を有する単結晶の基板である。半導体発光素子２００を窒化物系半導体で構成する場合にはｎ型のＧａＮ基板やＡｌＧａＮ基板を用いる。下地層２０１３は、単結晶基板２０１１上に形成された単結晶の半導体層であり、ｎ型ＧａＮを数μｍの厚さで形成することが好ましい。ｎ型半導体層２０１４は、下地層２０１３上に形成されたｎ型不純物をドープされた半導体層であり、例えばＳｉドープしたｎ型Ａｌ０．０５Ｇａ０．９５Ｎが挙げられる。単結晶基板２０１１の裏面側には略全面にカソード電極２０６が形成されている。 The single crystal substrate 2011 is a single crystal substrate made of a material for growing a semiconductor single crystal layer and having n-type conductivity. When the semiconductor light emitting device 200 is formed of a nitride semiconductor, an n-type GaN substrate or an AlGaN substrate is used. The base layer 2013 is a single crystal semiconductor layer formed over the single crystal substrate 2011, and it is preferable to form n-type GaN with a thickness of several μm. The n-type semiconductor layer 2014 is a semiconductor layer formed on the base layer 2013 and doped with an n-type impurity. Examples thereof include Si-doped n-type Al 0.05 Ga 0.95 N. A cathode electrode 206 is formed on substantially the entire back surface of the single crystal substrate 2011.

マスク２０２は、成長基板２０１の主面側に形成された誘電体材料からなる層であり、例えばＳｉＯ２やＳｉＮｘなどが好適である。マスク２０２には開口部が複数形成されており、開口部から部分的に露出した成長基板２０１の主面から半導体層が成長可能とされている。柱状半導体層２０３は、マスク２０２に設けられた開口部に結晶成長された半導体層であり、成長基板２０１の主面に対して鉛直に略柱状の半導体層が立設して形成されている。 The mask 202 is a layer made of a dielectric material formed on the main surface side of the growth substrate 201. For example, SiO 2 or SiN x is suitable. A plurality of openings are formed in the mask 202, and a semiconductor layer can be grown from the main surface of the growth substrate 201 partially exposed from the openings. The columnar semiconductor layer 203 is a semiconductor layer that is crystal-grown in an opening provided in the mask 202, and is formed by standing a substantially columnar semiconductor layer vertically with respect to the main surface of the growth substrate 201.

埋込半導体層２０４は、柱状半導体層２０３の上面および側面を覆って、マスク２０２に至るまで覆うように形成された半導体層である。ｎ型コンタクト層２０５は、埋込半導体層２０４上に形成されたｎ型半導体層であり、例えばＳｉドープしたｎ型Ａｌ０．０５Ｇａ０．９５Ｎが挙げられる。カソード電極２０６は、成長基板２０１の裏面に形成された電極である。アノード電極２０７は、ｎ型コンタクト層２０５上に形成された電極である。また、図４では図示を省略したが、必要に応じて半導体発光素子２００の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。 The embedded semiconductor layer 204 is a semiconductor layer formed so as to cover the upper surface and side surfaces of the columnar semiconductor layer 203 and reach the mask 202. The n-type contact layer 205 is an n-type semiconductor layer formed on the buried semiconductor layer 204, and includes, for example, Si-doped n-type Al 0.05 Ga 0.95 N. The cathode electrode 206 is an electrode formed on the back surface of the growth substrate 201. The anode electrode 207 is an electrode formed on the n-type contact layer 205. Although not shown in FIG. 4, a known structure such as covering the surface of the semiconductor light emitting element 200 with a passivation film may be applied as necessary.

図４に示したように、本実施形態の半導体発光素子２００は、成長基板２０１上の一方に長手方向のストライプ状に柱状半導体層２０３および埋込半導体層２０４が形成されている。このようなストライプ構造は、マスク２０２の開口部を形成する領域をストライプ状に限定して、選択成長により柱状半導体層２０３、埋込半導体層２０４、ｎ型コンタクト層２０５を成長させることで得られる。   As shown in FIG. 4, in the semiconductor light emitting device 200 of this embodiment, the columnar semiconductor layer 203 and the embedded semiconductor layer 204 are formed in a stripe shape in the longitudinal direction on one side of the growth substrate 201. Such a stripe structure can be obtained by growing the columnar semiconductor layer 203, the buried semiconductor layer 204, and the n-type contact layer 205 by selective growth by limiting the region for forming the opening of the mask 202 to a stripe shape. .

また半導体発光素子２００は、埋込半導体層２０４のストライプ構造において、長手方向の両端面には対向する一対のミラーが形成されて共振器構造が構成され、端面発光型半導体レーザとなっている。ここで共振器端面を構成するミラーとしては、埋込半導体層２０４の劈開面で構成されたファブリペローや、誘電体多層膜で構成されたＤＢＲ（Ｄｉｓｔｉｒｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）等が挙げられる。また、外部共振器やＤＦＢ（Ｄｉｓｔｉｒｂｕｔｅｄ ＦｅｅｄＢａｃｋ）等の各種共振器構造を用いるとしてもよい。半導体発光素子２００の発光出力に応じて、埋込半導体層２０４で構成されるストライプ領域の幅は２μｍから５０μｍの範囲で選択し、共振器長は１００μｍから２ｍｍの範囲で選択する。なお、ここではレーザ発振する半導体レーザについて説明するが、端面発光型のスーパールミネッセントダイオード（ＳＬＤ：Ｓｕｐｅｒ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｏｄｅ）であってもよい。   The semiconductor light emitting device 200 is an edge emitting semiconductor laser in which a pair of opposing mirrors are formed on both end faces in the longitudinal direction in the stripe structure of the embedded semiconductor layer 204 to form a resonator structure. Here, examples of the mirror constituting the resonator end face include a Fabry-Perot composed of a cleaved surface of the embedded semiconductor layer 204, a DBR (Distributed Bragg Reflector) composed of a dielectric multilayer film, and the like. Also, various resonator structures such as an external resonator and a DFB (Distributed FeedBack) may be used. Depending on the light emission output of the semiconductor light emitting device 200, the width of the stripe region formed of the embedded semiconductor layer 204 is selected in the range of 2 μm to 50 μm, and the resonator length is selected in the range of 100 μm to 2 mm. Although a semiconductor laser that oscillates laser will be described here, an edge-emitting super luminescent diode (SLD) may be used.

半導体発光素子２００のカソード電極２０６とアノード電極２０７の間に電圧を印加すると、埋込半導体層２０４、ｎ＋層２０３５、ｐ＋層２０３４、ｐ型半導体層２０３３、活性層２０３２、ｎ型ナノワイヤ層２０３１、ｎ型半導体層２０１４の順に電流が流れ、活性層２０３２で発光再結合により光が生じる。活性層２０３２からの発光は、埋込半導体層２０４の内部を伝搬して共振器端面の間で往復し、レーザ発振して一部が半導体発光素子２００の外部に取り出される。このとき、外部の空気よりも埋込半導体層２０４を構成する材料の屈折率が高いため、埋込半導体層２０４のストライプ構造が光導波路として機能し、横方向の光閉じ込めを良好にすることができる。ここでは、埋込半導体層２０４のストライプ構造の両側を空気層とした例を示したが、必要に応じて低屈折率で絶縁体の材料で埋め込む構造等を採用してもよい。   When a voltage is applied between the cathode electrode 206 and the anode electrode 207 of the semiconductor light emitting device 200, the embedded semiconductor layer 204, the n + layer 2035, the p + layer 2034, the p-type semiconductor layer 2033, the active layer 2032, the n-type nanowire layer 2031, A current flows in the order of the n-type semiconductor layer 2014, and light is generated in the active layer 2032 by light emission recombination. Light emitted from the active layer 2032 propagates through the embedded semiconductor layer 204 and reciprocates between the resonator end faces, and is oscillated and partly extracted outside the semiconductor light emitting device 200. At this time, since the refractive index of the material constituting the embedded semiconductor layer 204 is higher than that of the external air, the stripe structure of the embedded semiconductor layer 204 functions as an optical waveguide, and the lateral optical confinement is improved. it can. Here, an example in which both sides of the stripe structure of the embedded semiconductor layer 204 are air layers is shown, but a structure embedded with an insulating material with a low refractive index may be adopted as necessary.

図５は、柱状半導体層２０３部分の構造と共振器内の縦モードの関係を示す模式断面図である。第１実施形態と同様に、マスク２０２に設けられた開口部からｎ型ナノワイヤ層２０３１と、活性層２０３２と、ｐ型半導体層２０３３と、ｐ＋層２０３４と、ｎ＋層２０３５とが順に成長されている。柱状半導体層２０３の上面ではｐ＋層２０３４とｎ＋層２０３５が除去されてｐ型半導体層２０３３の上部が露出し、ｐ型半導体層２０３３上面とｎ＋層２０３５の側面に埋込半導体層２０４が接触している。埋込半導体層２０４およびｎ型コンタクト層２０５は図示を省略する。   FIG. 5 is a schematic cross-sectional view showing the relationship between the structure of the columnar semiconductor layer 203 and the longitudinal mode in the resonator. Similar to the first embodiment, an n-type nanowire layer 2031, an active layer 2032, a p-type semiconductor layer 2033, a p + layer 2034, and an n + layer 2035 are sequentially grown from the opening provided in the mask 202. Yes. On the upper surface of the columnar semiconductor layer 203, the p + layer 2034 and the n + layer 2035 are removed to expose the upper portion of the p-type semiconductor layer 2033, and the embedded semiconductor layer 204 is in contact with the upper surface of the p-type semiconductor layer 2033 and the side surface of the n + layer 2035. ing. The buried semiconductor layer 204 and the n-type contact layer 205 are not shown.

半導体発光素子２００でも、アノード電極２０７から注入された電流は、埋込半導体層２０４からトンネル接合層であるｎ＋層２０３５、ｐ＋層２０３４を経由してトンネル電流としてｐ型半導体層２０３３の側壁から活性層２０３２に注入される。また、柱状半導体層２０３の上部においては、ｎ型の埋込半導体層２０４と接触しているｐ型半導体層２０３３の上面に対しては逆バイアスとなり電流注入が生じない。これにより、アノード電極２０７から注入された電流は、柱状半導体層２０３の上面ではなく側面全体から良好にｐ型半導体層２０３３に注入され、ｎ型ナノワイヤ層２０３１の外周に形成された活性層２０３２に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。   Also in the semiconductor light emitting device 200, the current injected from the anode electrode 207 is activated from the sidewall of the p-type semiconductor layer 2033 as a tunnel current from the buried semiconductor layer 204 through the n + layer 2035 and the p + layer 2034 which are tunnel junction layers. Implanted into layer 2032. In addition, in the upper part of the columnar semiconductor layer 203, the upper surface of the p-type semiconductor layer 2033 that is in contact with the n-type buried semiconductor layer 204 is reverse-biased and current injection does not occur. As a result, the current injected from the anode electrode 207 is favorably injected into the p-type semiconductor layer 2033 not from the upper surface of the columnar semiconductor layer 203 but into the active layer 2032 formed on the outer periphery of the n-type nanowire layer 2031. On the other hand, it is possible to improve the external quantum efficiency as well as to realize a high current density by performing current injection well.

埋込半導体層２０４は活性層２０３２よりもバンドギャップの大きい材料で構成されているため、ＩＴＯ等で柱状半導体層２０３に対して電流注入を行う場合と比較して、埋込半導体層２０４での光吸収を著しく低下させることができる。本実施形態の半導体発光素子２００は、埋込半導体層２０４を光導波路としたストライプ構造と共振器構造を有しているため、埋込半導体層２０４での光吸収低減の効果はＬＥＤの場合よりもさらに重要となる。これにより、活性層２０３２で生じた光の半導体発光素子２００内部での吸収を抑制し、半導体発光素子２００外部に光を取り出す外部量子効率を向上させることが可能となる。   Since the embedded semiconductor layer 204 is made of a material having a larger band gap than the active layer 2032, the embedded semiconductor layer 204 in the embedded semiconductor layer 204 is compared with the case where current is injected into the columnar semiconductor layer 203 with ITO or the like. Light absorption can be significantly reduced. Since the semiconductor light emitting device 200 of the present embodiment has a stripe structure and a resonator structure in which the embedded semiconductor layer 204 is an optical waveguide, the effect of reducing light absorption in the embedded semiconductor layer 204 is more than that of an LED. Is even more important. Thereby, absorption inside the semiconductor light emitting device 200 of light generated in the active layer 2032 can be suppressed, and external quantum efficiency for extracting light to the outside of the semiconductor light emitting device 200 can be improved.

本実施形態の半導体発光素子２００では、隣接する柱状半導体層２０３の間隔と柱状半導体層２０３の各層の幅を調整し、活性層２０３２が縦モードの腹部に一致するように配置することが好ましい。このような活性層２０３２の配置をすることで、縦モードの光閉じ込め係数を大きくすることができ、レーザ発振のための閾値電流を低下させることが可能となる。   In the semiconductor light emitting device 200 of the present embodiment, it is preferable to arrange the active layer 2032 so as to coincide with the abdomen of the longitudinal mode by adjusting the interval between the adjacent columnar semiconductor layers 203 and the width of each layer of the columnar semiconductor layers 203. By arranging such an active layer 2032, the optical confinement factor in the longitudinal mode can be increased, and the threshold current for laser oscillation can be reduced.

例えば、図５に示すように柱状半導体層２０３の間隔を波長の２．５倍に相当するように設定すると、縦モードの光閉じ込め係数は３２％程度になる。また、水平横モードと垂直横モードの光閉じ込め係数は、各々５０％と８５％であり、総合した光閉じ込め係数は１３．６％となる。この値は一般的な平面の活性層を有する単一横モード半導体レーザの２〜３％と比較して非常に大きく、極めて低い閾値電流で発振可能であることを示している。半導体発光素子２００の共振器長を５００μｍ、共振ミラーの反射率を前端面で５０％、後端面で８０％とし、内部損失を５ｃｍ−１と仮定すると、一般的な半導体レーザの３分の１程度の閾値電流にて動作可能となる。 For example, when the interval between the columnar semiconductor layers 203 is set to correspond to 2.5 times the wavelength as shown in FIG. 5, the longitudinal mode light confinement coefficient is about 32%. Further, the optical confinement factors in the horizontal transverse mode and the vertical transverse mode are 50% and 85%, respectively, and the total optical confinement factor is 13.6%. This value is very large as compared with 2 to 3% of a single transverse mode semiconductor laser having a general planar active layer, and indicates that oscillation is possible with a very low threshold current. Assuming that the resonator length of the semiconductor light emitting device 200 is 500 μm, the reflectivity of the resonant mirror is 50% at the front end face, 80% at the rear end face, and the internal loss is 5 cm −1 , it is one third of a general semiconductor laser. It becomes possible to operate at a threshold current of a certain level.

図６は、本実施形態の半導体発光素子２００から照射されるレーザ光の近視野像を示すグラフである。グラフ中の横軸は、埋込半導体層２０４からなるストライプ構造の幅方向の位置を示し、縦軸は規格化した光強度を示している。半導体発光素子２００では、図６に示したようにマルチピークの近視野像を示す。しかし本実施形態の半導体発光素子２００では、共振器方向に複数の柱状半導体層２０３が等間隔で配置されるとともに、共振器の横方向にも複数の柱状半導体層２０３が等間隔で配置されている。これにより、横方向に近接した柱状半導体層２０３に含まれる活性層２０３２間において水平横モードで位相結合が生じ、遠視野像は単一ビームとなる。   FIG. 6 is a graph showing a near-field image of laser light emitted from the semiconductor light emitting device 200 of the present embodiment. The horizontal axis in the graph indicates the position in the width direction of the stripe structure composed of the embedded semiconductor layer 204, and the vertical axis indicates the normalized light intensity. The semiconductor light emitting device 200 shows a multi-peak near-field image as shown in FIG. However, in the semiconductor light emitting device 200 of the present embodiment, a plurality of columnar semiconductor layers 203 are arranged at equal intervals in the resonator direction, and a plurality of columnar semiconductor layers 203 are also arranged at equal intervals in the lateral direction of the resonator. Yes. Thereby, phase coupling occurs in the horizontal transverse mode between the active layers 2032 included in the columnar semiconductor layers 203 adjacent in the lateral direction, and the far-field image becomes a single beam.

通常の単一ストライプの半導体レーザでは、マルチピークの近視野像を有する横モードのレーザ光は、マルチピークの遠視野像となりレーザビームが複数に分離することが知られているが、本実施形態の半導体発光素子２００では単一ビームの遠視野像を簡便に得ることが可能である。   In an ordinary single stripe semiconductor laser, it is known that a transverse mode laser beam having a multi-peak near-field image becomes a multi-peak far-field image and the laser beam is separated into a plurality of parts. In the semiconductor light emitting device 200, a single-field far-field image can be easily obtained.

このような半導体発光素子２００では、近視野像がマルチピークであることにより端面でのＣＯＤを抑制しつつ、遠視野像を単一ビームとすることができる。また、柱状半導体層２０３および埋込半導体層２０４を形成する領域の幅や高さを拡大し、柱状半導体層２０３を増加させて活性層２０３２の全体積を確保することで横モードの安定を維持した状態で大出力を得ることが可能となる。   In such a semiconductor light emitting device 200, since the near-field image is multi-peaked, it is possible to make the far-field image a single beam while suppressing COD at the end face. Further, the width and height of the region where the columnar semiconductor layer 203 and the buried semiconductor layer 204 are formed are enlarged, and the columnar semiconductor layer 203 is increased to secure the entire volume of the active layer 2032, thereby maintaining the stability of the transverse mode. In this state, it is possible to obtain a large output.

上述したように本実施形態でも、ｎ型ナノワイヤ層２０３１の外周に形成された活性層２０３２に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。また、低閾値電流、高出力、高効率の端面発光型半導体レーザが実現できる。   As described above, also in this embodiment, it is possible to achieve a high current density by well injecting current into the active layer 2032 formed on the outer periphery of the n-type nanowire layer 2031 and to improve the external quantum efficiency. A semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device can be provided. In addition, an edge-emitting semiconductor laser with low threshold current, high output, and high efficiency can be realized.

（第２実施形態の変形例）
次に、本発明の第２実施形態の変形例について図７を用いて説明する。第２実施形態と重複する内容は説明を省略する。図７は、第２実施形態の変形例における柱状半導体層２０３部分の構造を示す部分拡大断面図である。本変形例の半導体発光素子２００では、ｎ型ナノワイヤ層２０３１を高屈折率層２０３１ａと低屈折率層２０３１ｂを交互に積層した多層構造で構成した点が第２実施形態と異なっている。高屈折率層２０３１ａは、例えばｎ型不純物をドープした膜厚５００ｎｍのＧａＮである。低屈折率層２０３１ｂは、例えばｎ型不純物をドープした膜厚２００ｎｍのＡｌ０．０５Ｇ０．９５Ｎである。 (Modification of the second embodiment)
Next, a modification of the second embodiment of the present invention will be described with reference to FIG. The description overlapping with the second embodiment is omitted. FIG. 7 is a partial enlarged cross-sectional view showing the structure of the columnar semiconductor layer 203 portion in a modification of the second embodiment. The semiconductor light emitting device 200 according to the present modification is different from the second embodiment in that the n-type nanowire layer 2031 has a multilayer structure in which high refractive index layers 2031a and low refractive index layers 2031b are alternately stacked. The high refractive index layer 2031a is, for example, GaN having a thickness of 500 nm doped with an n-type impurity. The low refractive index layer 2031b is, for example, Al 0.05 G 0.95 N having a thickness of 200 nm doped with an n-type impurity.

本変形例では、柱状半導体層１０３の高さ方向においても屈折率分布を生じさせることができ、高屈折率層２０３１ａの高さ位置に発光強度のピークが複数現れるマルチピークの近視野像を得ることができる。また、高屈折率層２０３１ａと低屈折率層２０３１ｂの厚さが発振波長を超えないようにし、高屈折率層２０３１ａ同士の間隔を近接させることで、垂直横モードにおいても位相結合が生じ、遠視野像が単一ビームとなる。このような高屈折率層２０３１ａと低屈折率層２０３１ｂの多層構造でｎ型ナノワイヤ層２０３１を構成することで、光導波路の高さに相当する埋込半導体層２０４の厚みが１．５μｍを超える場合でも、垂直横モードの近視野像はマルチピークで遠視野像は単一ビームのレーザ光を発振することが可能である。   In this modification, a refractive index distribution can be generated also in the height direction of the columnar semiconductor layer 103, and a multi-peak near-field image in which a plurality of emission intensity peaks appear at the height position of the high refractive index layer 2031a is obtained. be able to. Further, by making the thicknesses of the high refractive index layer 2031a and the low refractive index layer 2031b not exceed the oscillation wavelength and making the distance between the high refractive index layers 2031a close to each other, phase coupling occurs even in the vertical transverse mode, and The field image is a single beam. By forming the n-type nanowire layer 2031 with such a multilayer structure of the high refractive index layer 2031a and the low refractive index layer 2031b, the thickness of the embedded semiconductor layer 204 corresponding to the height of the optical waveguide exceeds 1.5 μm. Even in such a case, the near-field image in the vertical transverse mode can oscillate a single-beam laser beam while the far-field image can oscillate a single beam.

（第３実施形態）
次に、本発明の第３実施形態について図８を用いて説明する。第１実施形態と重複する内容は説明を省略する。図８は、本発明の第３実施形態に係る半導体発光素子３００を示す模式断面図である。半導体発光素子３００は、成長基板３０１と、マスク３０２と、柱状半導体層３０３と、埋込半導体層３０４と、カソード電極３０５と、アノード電極３０６と、半導体ＤＢＲミラー層３０７と、誘電体ＤＢＲミラー層３０８を備えている。半導体発光素子３００の製造方法は、第１実施形態で図３に示したものと同様であるため説明を省略する。本実施形態の半導体発光素子３００は、垂直共振器型の半導体レーザ素子（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ ＬＡＳＥＲ）である。 (Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. The description overlapping with the first embodiment is omitted. FIG. 8 is a schematic cross-sectional view showing a semiconductor light emitting device 300 according to the third embodiment of the present invention. The semiconductor light emitting device 300 includes a growth substrate 301, a mask 302, a columnar semiconductor layer 303, a buried semiconductor layer 304, a cathode electrode 305, an anode electrode 306, a semiconductor DBR mirror layer 307, and a dielectric DBR mirror layer. 308 is provided. The manufacturing method of the semiconductor light emitting device 300 is the same as that shown in FIG. The semiconductor light emitting device 300 of the present embodiment is a vertical cavity semiconductor laser device (VCSEL: Vertical Cavity Surface Emitting Laser).

成長基板３０１は、半導体単結晶層を成長させるための材料から構成され、ｎ型導電性を有する単結晶の基板である。半導体発光素子３００を窒化物系半導体で構成する場合にはｎ型のＧａＮ基板を用いる。半導体ＤＢＲミラー層３０７は、ｎ型導電性を有し屈折率が異なる半導体層を４分の１波長ずつ積層した構造のＤＢＲであり、例えばｎ型の不純物をドープしたＡｌ０．８２Ｉｎ０．１８Ｎと、ｎ型の不純物をドープしたＧａＮを複数周期積層したものが挙げられる。例えば各々波長の１／４厚さのＡｌ０．８２Ｉｎ０．１８ＮとＧａＮを２０周期積層することで、９９％の反射率の半導体ＤＢＲミラー層３０７が得られる。 The growth substrate 301 is made of a material for growing a semiconductor single crystal layer, and is a single crystal substrate having n-type conductivity. When the semiconductor light emitting device 300 is formed of a nitride semiconductor, an n-type GaN substrate is used. The semiconductor DBR mirror layer 307 is a DBR having a structure in which semiconductor layers having different n-type conductivity and different refractive indexes are stacked for each quarter wavelength. For example, Al 0.82 In 0. 18 N and GaN doped with an n-type impurity are stacked in a plurality of periods. For example, by stacking 20 periods of Al 0.82 In 0.18 N and GaN each having a thickness of ¼ of the wavelength, a semiconductor DBR mirror layer 307 having a reflectivity of 99% is obtained.

マスク３０２は、半導体ＤＢＲミラー層３０７上に形成された誘電体材料からなる層であり、例えばＳｉＯ２やＳｉＮｘなどが好適である。マスク３０２には開口部が複数形成されており、開口部から部分的に露出した半導体ＤＢＲミラー層３０７から半導体層が成長可能とされている。柱状半導体層３０３は、マスク３０２に設けられた開口部に結晶成長された半導体層であり、成長基板３０１の主面に対して鉛直に略柱状の半導体層が立設して形成されている。   The mask 302 is a layer made of a dielectric material formed on the semiconductor DBR mirror layer 307, and for example, SiO2 or SiNx is suitable. A plurality of openings are formed in the mask 302, and a semiconductor layer can be grown from the semiconductor DBR mirror layer 307 partially exposed from the openings. The columnar semiconductor layer 303 is a semiconductor layer that is crystal-grown in an opening provided in the mask 302, and is formed so that a substantially columnar semiconductor layer is erected vertically with respect to the main surface of the growth substrate 301.

埋込半導体層３０４は、柱状半導体層３０３の上面および側面を覆って、マスク３０２に至るまで覆うように形成された半導体層である。カソード電極３０５は、成長基板３０１の裏面に形成された電極であり、例えばＴｉ／ＡｌＴｉ／Ａｕの積層構造が挙げられる。アノード電極３０６は、埋込半導体層３０４上に形成された電極であり、例えばＴｉ／ＡｌＴｉ／Ａｕの積層構造が挙げられる。また、図８では図示を省略したが、必要に応じて半導体発光素子３００の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。誘電体ＤＢＲミラー層３０８は、屈折率が異なる誘電体材料を４分の１波長づつ積層した構造のＤＢＲであり、例えばＮｂ２Ｏ５とＳｉＯ２を交互に周期的に積層したものが挙げられる。柱状半導体層３０３の構造は第１実施形態および第２実施形態と同様なので説明を省略する。 The embedded semiconductor layer 304 is a semiconductor layer formed so as to cover the upper surface and the side surface of the columnar semiconductor layer 303 up to the mask 302. The cathode electrode 305 is an electrode formed on the back surface of the growth substrate 301 and includes, for example, a laminated structure of Ti / AlTi / Au. The anode electrode 306 is an electrode formed on the embedded semiconductor layer 304 and includes, for example, a laminated structure of Ti / AlTi / Au. Although not shown in FIG. 8, a known structure such as covering the surface of the semiconductor light emitting element 300 with a passivation film may be applied as necessary. The dielectric DBR mirror layer 308 is a DBR having a structure in which dielectric materials having different refractive indexes are laminated for each quarter wavelength. For example, a dielectric DBR mirror layer 308 is obtained by alternately and periodically laminating Nb 2 O 5 and SiO 2. . Since the structure of the columnar semiconductor layer 303 is the same as that of the first and second embodiments, the description thereof is omitted.

上述したように半導体発光素子３００は、柱状半導体層３０３が形成された領域の上下を半導体ＤＢＲミラー層３０７と誘電体ＤＢＲミラー層３０８で挟んだ共振器構造が構成され、垂直共振器型半導体レーザとなっている。   As described above, the semiconductor light emitting device 300 has a resonator structure in which the upper and lower sides of the region where the columnar semiconductor layer 303 is formed are sandwiched between the semiconductor DBR mirror layer 307 and the dielectric DBR mirror layer 308, and thus a vertical cavity semiconductor laser. It has become.

半導体発光素子３００のカソード電極３０５とアノード電極３０６の間に電圧を印加すると、埋込半導体層３０４、柱状半導体層３０３、半導体ＤＢＲミラー層３０７、成長基板３０１の順に電流が流れ、活性層で発光再結合により光が生じる。活性層からの発光は、埋込半導体層３０４の内部を垂直方向に伝搬して半導体ＤＢＲミラー層３０７と誘電体ＤＢＲミラー層３０８の間で往復し、レーザ発振して一部が誘電体ＤＢＲミラー層３０８から上方に取り出される。このとき、半導体ＤＢＲミラー層３０７と誘電体ＤＢＲミラー層３０８を構成する各層の膜厚を適切に設定することで、発振波長を適切に選択することができる。   When a voltage is applied between the cathode electrode 305 and the anode electrode 306 of the semiconductor light emitting device 300, a current flows in the order of the embedded semiconductor layer 304, the columnar semiconductor layer 303, the semiconductor DBR mirror layer 307, and the growth substrate 301, and the active layer emits light. Light is generated by recombination. Light emitted from the active layer propagates in the embedded semiconductor layer 304 in the vertical direction, reciprocates between the semiconductor DBR mirror layer 307 and the dielectric DBR mirror layer 308, and oscillates and partially oscillates. Extracted upward from layer 308. At this time, the oscillation wavelength can be appropriately selected by appropriately setting the film thicknesses of the respective layers constituting the semiconductor DBR mirror layer 307 and the dielectric DBR mirror layer 308.

本実施形態の半導体発光素子３００でも、アノード電極３０６から注入された電流は、埋込半導体層３０４からトンネル接合層を経由してトンネル電流として活性層に注入される。また、柱状半導体層３０３の上部においては、ｎ型の埋込半導体層３０４との接触は逆バイアスとなり電流注入が生じない。これにより、アノード電極３０６から注入された電流は、柱状半導体層３０３の上面ではなく側面全体から良好に活性層に対して注入され、高電流密度を実現するとともに外部量子効率を向上させることが可能となる。   Also in the semiconductor light emitting device 300 of this embodiment, the current injected from the anode electrode 306 is injected into the active layer from the embedded semiconductor layer 304 via the tunnel junction layer as a tunnel current. In addition, in the upper part of the columnar semiconductor layer 303, the contact with the n-type buried semiconductor layer 304 is reverse-biased and current injection does not occur. As a result, the current injected from the anode electrode 306 is successfully injected into the active layer not from the top surface of the columnar semiconductor layer 303, but from the entire side surface, thereby realizing high current density and improving external quantum efficiency. It becomes.

図９は、本実施形態の半導体発光素子３００における柱状半導体層３０３の二次元的配置を示す模式図であり、図９（ａ）は三角格子配列を示し、図９（ｂ）は正方格子配列を示している。柱状半導体層３０３を図９（ａ）（ｂ）示したように二次元的に周期的に配置することで、成長基板３０１に水平な方向、すなわち出射光の横モードに関する光閉じ込め係数を向上させることができる。柱状半導体層３０３の二次元的配置を適切に設定することで、フォトニック結晶を構成して基板面内方向での光閉じ込めをするとしてもよい。   FIG. 9 is a schematic diagram showing a two-dimensional arrangement of the columnar semiconductor layers 303 in the semiconductor light emitting device 300 of this embodiment. FIG. 9A shows a triangular lattice arrangement, and FIG. 9B shows a square lattice arrangement. Is shown. By arranging the columnar semiconductor layers 303 periodically in a two-dimensional manner as shown in FIGS. 9A and 9B, the optical confinement factor in the direction horizontal to the growth substrate 301, that is, the lateral mode of the emitted light is improved. be able to. By appropriately setting the two-dimensional arrangement of the columnar semiconductor layer 303, a photonic crystal may be configured to confine light in the in-plane direction of the substrate.

例えば図９（ａ）の三角格子状に柱状半導体層３０３を配置した場合には、横モードの光閉じ込め係数を３０％程度とすることができる。また、活性層を含む柱状半導体層３０３の高さが５μｍの場合、垂直方向の光閉じ込め係数は８０％にもなり、一般的なＶＣＳＥＬに比べて１桁以上大きくすることが可能である。この結果、総合した光閉じ込め係数は２４％程度となり、従来のＶＣＳＥＬと比較して数倍から一桁高い光閉じ込め係数を得ることができ、大幅に閾値電流を低下させることが可能となる。   For example, when the columnar semiconductor layers 303 are arranged in a triangular lattice shape in FIG. 9A, the optical confinement coefficient in the transverse mode can be set to about 30%. Further, when the height of the columnar semiconductor layer 303 including the active layer is 5 μm, the optical confinement factor in the vertical direction is as high as 80%, which can be increased by one digit or more as compared with a general VCSEL. As a result, the total optical confinement factor is about 24%, and an optical confinement factor several times to an order of magnitude higher than that of the conventional VCSEL can be obtained, and the threshold current can be greatly reduced.

また、従来の薄膜活性層を有するＶＣＳＥＬでは、半導体ＤＢＲミラー層の反射率が９９．５％以上でないとレーザ発振が困難であった。しかし、本実施形態の半導体発光素子３００では、柱状半導体層３０３の高さを５μｍ程度まで高くして、活性層の体積を増加させて利得を向上させることができるため、半導体ＤＢＲミラー層３０７の反射率が９９％程度でもレーザ発振を得られる。これにより、本実施形態の半導体発光素子３００は、従来のＶＣＳＥＬと比較して約２倍の出力密度を実現可能である。   Further, in a VCSEL having a conventional thin film active layer, laser oscillation is difficult unless the reflectance of the semiconductor DBR mirror layer is 99.5% or more. However, in the semiconductor light emitting device 300 of this embodiment, the height of the columnar semiconductor layer 303 can be increased to about 5 μm, and the volume of the active layer can be increased to improve the gain. Laser oscillation can be obtained even when the reflectance is about 99%. As a result, the semiconductor light emitting device 300 of the present embodiment can achieve an output density that is approximately twice that of a conventional VCSEL.

半導体発光素子３００の出射光横モードに関しては、柱状半導体層３０３の間隔を１μｍ以下に近接させた２次元配置とすることで、柱状半導体層３０３に含まれる活性層が近接するため、二次元面内で位相結合が生じ、周期的なマルチピークを持つ近視野像と単一ビームの遠視野像を得ることができる。このため、柱状半導体層３０３を形成する領域の面積を大きくして柱状半導体層３０３の個数を増加させても、安定した配光特性を維持することができ、大出力動作も可能となる。   Regarding the outgoing light lateral mode of the semiconductor light emitting device 300, since the active layer included in the columnar semiconductor layer 303 is close by setting the two-dimensional arrangement in which the interval between the columnar semiconductor layers 303 is close to 1 μm or less, the two-dimensional plane Phase coupling occurs, and a near-field image having a periodic multi-peak and a far-field image of a single beam can be obtained. For this reason, even if the area of the region where the columnar semiconductor layer 303 is formed is increased and the number of the columnar semiconductor layers 303 is increased, stable light distribution characteristics can be maintained, and a large output operation is also possible.

上述したように本実施形態でも、柱状半導体層３０３の外周からトンネル接合層を介して活性層に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。また、低閾値電流、高出力、高効率の垂直共振器型の半導体レーザが実現できる。   As described above, also in the present embodiment, it is possible to achieve a high current density by well injecting current from the outer periphery of the columnar semiconductor layer 303 to the active layer through the tunnel junction layer, and to improve the external quantum efficiency. A possible semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device can be provided. In addition, a vertical cavity semiconductor laser with a low threshold current, high output, and high efficiency can be realized.

第１実施形態から第３実施形態では、半導体発光素子１００，２００，３００を窒化物系半導体で構成する例を示したが、選択成長により柱状半導体層を形成することが可能であれば材料は限定されず、例えばＧａＡｓ系、ＩｎＰ系などのＩＩＩ−Ｖ族系化合物半導体や、ＺｎＯ系、ＺｎＳｅ系などのＩＩ−ＶＩ族系化合物半導体などであってもよい。   In the first embodiment to the third embodiment, an example in which the semiconductor light emitting devices 100, 200, and 300 are made of a nitride-based semiconductor has been described. However, if a columnar semiconductor layer can be formed by selective growth, the material is It is not limited, For example, III-V group compound semiconductors, such as GaAs type and InP type, II-VI group compound semiconductors, such as ZnO type and ZnSe type, etc. may be sufficient.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

１００，２００，３００…半導体発光素子
１０１，２０１，３０１…成長基板
１０１１，２０１１…単結晶基板
１０１２…バッファ層
１０１３，２０１３…下地層
１０１４，２０１４…ｎ型半導体層
１０２，２０２，３０２…マスク
１０２ａ…開口部
１０３，２０３，３０３…柱状半導体層
１０３１，２０３１…ｎ型ナノワイヤ層
１０３２，２０３２…活性層
１０３３，２０３３…ｐ型半導体層
１０３４，２０３４…ｐ＋層
１０３５，２０３５…ｎ＋層
１０４，２０４，３０４…埋込半導体層
１０５，２０６，３０５…カソード電極
１０６，２０７，３０６…アノード電極
２０３１ａ…高屈折率層
２０３１ｂ…低屈折率層
２０５…ｎ型コンタクト層
３０７…半導体ＤＢＲミラー層
３０８…誘電体ＤＢＲミラー層

DESCRIPTION OF SYMBOLS 100,200,300 ... Semiconductor light emitting element 101,201,301 ... Growth substrate 1011,2011 ... Single crystal substrate 1012 ... Buffer layer 1013,2013 ... Underlayer 1014,2014 ... N-type semiconductor layer 102,202,302 ... Mask 102a ... openings 103, 203, 303 ... columnar semiconductor layers 1031 and 2031 ... n-type nanowire layers 1032 and 2032 ... active layers 1033 and 2033 ... p-type semiconductor layers 1034 and 2034 ... p + layers 1035 and 2035 ... n + layers 104 and 204, 304 ... Embedded semiconductor layers 105, 206, 305 ... Cathode electrodes 106, 207, 306 ... Anode electrode 2031a ... High refractive index layer 2031b ... Low refractive index layer 205 ... N-type contact layer 307 ... Semiconductor DBR mirror layer 308 ... Dielectric DBR mirror layer

Claims (11)

成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、
前記柱状半導体層は、中心にｎ型ナノワイヤ層が形成され、前記ｎ型ナノワイヤ層の外周に活性層が形成され、前記活性層の外周にｐ型半導体層が形成されており、
前記ｐ型半導体層の外周側面と前記埋込半導体層との間にトンネル接合層が形成されていることを特徴とする半導体発光素子。 A semiconductor light emitting device comprising a growth substrate, a columnar semiconductor layer formed on the growth substrate, and an embedded semiconductor layer covering the columnar semiconductor layer,
The columnar semiconductor layer has an n-type nanowire layer formed in the center, an active layer is formed on the outer periphery of the n-type nanowire layer, and a p-type semiconductor layer is formed on the outer periphery of the active layer,
A semiconductor light-emitting element, wherein a tunnel junction layer is formed between an outer peripheral side surface of the p-type semiconductor layer and the buried semiconductor layer. 請求項１に記載の半導体発光素子であって、
前記トンネル接合層は、ｐ型不純物が高濃度ドープされたｐ＋層と、ｎ型不純物が高濃度ドープされたｎ＋層を備えることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1,
The tunnel junction layer includes a p + layer heavily doped with p-type impurities and an n + layer heavily doped with n-type impurities. 請求項１または２に記載の半導体発光素子であって、
前記柱状半導体層の上部において、前記ｐ型半導体層と前記埋込半導体層が接触していることを特徴とする半導体発光素子。 The semiconductor light-emitting device according to claim 1 or 2,
A semiconductor light-emitting element, wherein the p-type semiconductor layer and the embedded semiconductor layer are in contact with each other above the columnar semiconductor layer. 請求項１から３の何れか一つに記載の半導体発光素子であって、
複数の前記柱状半導体層が、前記成長基板上において三角格子状または正方格子状に周期的に配置されていることを特徴とする半導体発光素子。 A semiconductor light emitting device according to any one of claims 1 to 3,
A plurality of the columnar semiconductor layers are periodically arranged in a triangular lattice shape or a square lattice shape on the growth substrate. 請求項１から４の何れか一つに記載の半導体発光素子であって、
前記柱状半導体層は、直径８００ｎｍ以下の円に内接する六角形を底面とし、高さが５００ｎｍ以上の六角柱状であることを特徴とする半導体発光素子。 The semiconductor light-emitting device according to claim 1,
The columnar semiconductor layer has a hexagonal shape inscribed in a circle with a diameter of 800 nm or less as a bottom surface and a hexagonal columnar shape with a height of 500 nm or more. 請求項１から５の何れか一つに記載の半導体発光素子であって、
前記成長基板の成長面に対して平行方向に共振器構造を有することを特徴とする半導体発光素子。 A semiconductor light emitting device according to any one of claims 1 to 5,
A semiconductor light emitting device having a resonator structure in a direction parallel to a growth surface of the growth substrate. 請求項６に記載の半導体発光素子であって、
前記ｎ型ナノワイヤ層は、高屈折率層と低屈折率層が交互に積層されており、前記高屈折率層および前記低屈折率層の膜厚はともに発振波長以下であることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 6,
In the n-type nanowire layer, a high refractive index layer and a low refractive index layer are alternately laminated, and the film thicknesses of the high refractive index layer and the low refractive index layer are both equal to or less than an oscillation wavelength. Semiconductor light emitting device. 請求項１から５の何れか一つに記載の半導体発光素子であって、
前記成長基板の成長面に対して垂直方向に共振器構造を有することを特徴とする半導体発光素子。 A semiconductor light emitting device according to any one of claims 1 to 5,
A semiconductor light emitting device having a resonator structure in a direction perpendicular to a growth surface of the growth substrate. 成長基板上に開口部を有するマスク層を形成するマスク工程と、
選択成長を用いて前記開口部にｎ型ナノワイヤ層、活性層、ｐ型半導体層、トンネル接合層を順に成長させて柱状半導体層を形成する成長工程と、
前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有することを特徴とする半導体発光素子の成長方法。 A mask process for forming a mask layer having an opening on the growth substrate;
A growth step of sequentially growing an n-type nanowire layer, an active layer, a p-type semiconductor layer, and a tunnel junction layer in the opening using selective growth to form a columnar semiconductor layer;
A method for growing a semiconductor light emitting device, comprising: an embedding step of growing an embedded semiconductor layer on the growth substrate so as to cover the columnar semiconductor layer. 請求項９に記載の半導体発光素子の成長方法であって、
前記成長工程の後に、前記トンネル接合層の上面をエッチングにより除去する除去工程をさらに有することを特徴とする半導体発光素子の成長方法。 A method for growing a semiconductor light emitting device according to claim 9, comprising:
A method for growing a semiconductor light emitting device, further comprising a removal step of removing the upper surface of the tunnel junction layer by etching after the growth step. 請求項１０に記載の半導体発光素子の成長方法であって、
前記除去工程の後に、原子状水素の存在しない雰囲気において熱処理を実施し、前記ｐ型半導体層および前記トンネル接合層を活性化する活性化工程をさらに有することを特徴とする半導体発光素子の成長方法。
A method for growing a semiconductor light emitting device according to claim 10, comprising:
A method for growing a semiconductor light emitting device, further comprising an activation step of activating the p-type semiconductor layer and the tunnel junction layer by performing a heat treatment in an atmosphere free of atomic hydrogen after the removing step .
JP2017127720A 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element Active JP6947386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017127720A JP6947386B2 (en) 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017127720A JP6947386B2 (en) 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Publications (2)

Publication Number Publication Date
JP2019012744A true JP2019012744A (en) 2019-01-24
JP6947386B2 JP6947386B2 (en) 2021-10-13

Family

ID=65226934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017127720A Active JP6947386B2 (en) 2017-06-29 2017-06-29 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP6947386B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020203702A1 (en) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ Display device
JP2020170746A (en) * 2019-04-01 2020-10-15 セイコーエプソン株式会社 Light-emitting device, manufacturing method of light-emitting device, and projector
JP2021044329A (en) * 2019-09-10 2021-03-18 株式会社小糸製作所 Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
JP2021061272A (en) * 2019-10-03 2021-04-15 株式会社小糸製作所 Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
US20220246789A1 (en) * 2021-02-01 2022-08-04 Toyoda Gosei Co., Ltd. Semiconductor device and method for producing semiconductor device
US11462659B2 (en) 2019-09-10 2022-10-04 Koito Manufacturing Co., Ltd. Semiconductor light emitting device and manufacturing method of semiconductor light emitting device
WO2022249873A1 (en) * 2021-05-27 2022-12-01 株式会社小糸製作所 Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
WO2022264854A1 (en) * 2021-06-14 2022-12-22 豊田合成株式会社 Method for producing semiconductor light-emitting element
DE112021004566T5 (en) 2020-08-31 2023-06-15 Koito Manufacturing Co., Ltd. Semiconductor light-emitting element and method of manufacturing a semiconductor light-emitting element
JP7485278B2 (en) 2020-03-09 2024-05-16 セイコーエプソン株式会社 Light emitting device and projector

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP2007049063A (en) * 2005-08-12 2007-02-22 Matsushita Electric Works Ltd Semiconductor light emitting element, lighting system employing it, and process for fabricating semiconductor light emitting element
JP2007538274A (en) * 2004-05-13 2007-12-27 ザ　リージェンツ　オブ　ザ　ユニヴァーシティ　オブ　カリフォルニア Nanowires and nanoribbons as subwavelength optical waveguides, and use of these nanostructures in optical circuits and optical element components
JP2008135740A (en) * 2006-11-15 2008-06-12 General Electric Co <Ge> Amorphous-crystalline tandem nanostructured solar cell
JP2008182226A (en) * 2007-01-11 2008-08-07 General Electric Co <Ge> Multilayered film-nanowire composite, bifacial, and tandem solar cells
WO2010023921A1 (en) * 2008-09-01 2010-03-04 学校法人上智学院 Semiconductor optical element array and manufacturing method therefore
JP2010514207A (en) * 2006-12-22 2010-04-30 クナノ アーベー Nanostructured LED array with collimating reflector
JP2011135058A (en) * 2009-11-30 2011-07-07 Honda Motor Co Ltd Solar cell element, color sensor, and method of manufacturing light emitting element and light receiving element
JP2011224749A (en) * 2010-04-22 2011-11-10 Nippon Telegr & Teleph Corp <Ntt> Nanostructure and method of manufacturing the same
KR20150050284A (en) * 2013-10-31 2015-05-08 삼성전자주식회사 Nano-sturucture semiconductor light emitting device
JP2016502754A (en) * 2012-10-26 2016-01-28 グロ アーベーＧｌｏ Ａｂ Nanowire-sized photoelectric structure and method for modifying selected portions thereof
JP2016021556A (en) * 2014-07-11 2016-02-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Semiconductor light emitting element manufacturing method
WO2017009395A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
JP2018529610A (en) * 2015-07-31 2018-10-11 クラヨナノ エーエス Method for growing nanowires or nanopyramids on a graphite substrate

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538274A (en) * 2004-05-13 2007-12-27 ザ　リージェンツ　オブ　ザ　ユニヴァーシティ　オブ　カリフォルニア Nanowires and nanoribbons as subwavelength optical waveguides, and use of these nanostructures in optical circuits and optical element components
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP2007049063A (en) * 2005-08-12 2007-02-22 Matsushita Electric Works Ltd Semiconductor light emitting element, lighting system employing it, and process for fabricating semiconductor light emitting element
JP2008135740A (en) * 2006-11-15 2008-06-12 General Electric Co <Ge> Amorphous-crystalline tandem nanostructured solar cell
JP2010514207A (en) * 2006-12-22 2010-04-30 クナノ アーベー Nanostructured LED array with collimating reflector
JP2008182226A (en) * 2007-01-11 2008-08-07 General Electric Co <Ge> Multilayered film-nanowire composite, bifacial, and tandem solar cells
WO2010023921A1 (en) * 2008-09-01 2010-03-04 学校法人上智学院 Semiconductor optical element array and manufacturing method therefore
JP2011135058A (en) * 2009-11-30 2011-07-07 Honda Motor Co Ltd Solar cell element, color sensor, and method of manufacturing light emitting element and light receiving element
JP2011224749A (en) * 2010-04-22 2011-11-10 Nippon Telegr & Teleph Corp <Ntt> Nanostructure and method of manufacturing the same
JP2016502754A (en) * 2012-10-26 2016-01-28 グロ アーベーＧｌｏ Ａｂ Nanowire-sized photoelectric structure and method for modifying selected portions thereof
KR20150050284A (en) * 2013-10-31 2015-05-08 삼성전자주식회사 Nano-sturucture semiconductor light emitting device
JP2016021556A (en) * 2014-07-11 2016-02-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Semiconductor light emitting element manufacturing method
WO2017009395A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
JP2018521516A (en) * 2015-07-13 2018-08-02 クラヨナノ エーエス Nanowire / nanopyramid light emitting diode and photodetector
JP2018529610A (en) * 2015-07-31 2018-10-11 クラヨナノ エーエス Method for growing nanowires or nanopyramids on a graphite substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020203702A1 (en) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ Display device
CN113614818A (en) * 2019-03-29 2021-11-05 株式会社日本显示器 Display device
JP2020170746A (en) * 2019-04-01 2020-10-15 セイコーエプソン株式会社 Light-emitting device, manufacturing method of light-emitting device, and projector
JP2021044329A (en) * 2019-09-10 2021-03-18 株式会社小糸製作所 Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
US11462659B2 (en) 2019-09-10 2022-10-04 Koito Manufacturing Co., Ltd. Semiconductor light emitting device and manufacturing method of semiconductor light emitting device
JP2021061272A (en) * 2019-10-03 2021-04-15 株式会社小糸製作所 Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP7336767B2 (en) 2019-10-03 2023-09-01 株式会社小糸製作所 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7485278B2 (en) 2020-03-09 2024-05-16 セイコーエプソン株式会社 Light emitting device and projector
DE112021004566T5 (en) 2020-08-31 2023-06-15 Koito Manufacturing Co., Ltd. Semiconductor light-emitting element and method of manufacturing a semiconductor light-emitting element
US20220246789A1 (en) * 2021-02-01 2022-08-04 Toyoda Gosei Co., Ltd. Semiconductor device and method for producing semiconductor device
WO2022249873A1 (en) * 2021-05-27 2022-12-01 株式会社小糸製作所 Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
WO2022264854A1 (en) * 2021-06-14 2022-12-22 豊田合成株式会社 Method for producing semiconductor light-emitting element

Also Published As

Publication number Publication date
JP6947386B2 (en) 2021-10-13

Similar Documents

Publication Publication Date Title
JP6947386B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
US20090078944A1 (en) Light emitting device and method of manufacturing the same
US10153616B2 (en) Electron beam pumped vertical cavity surface emitting laser
JP2008515180A (en) Textured light emitting diode
WO2014006813A1 (en) Semiconductor light-emitting device
JP2007036233A (en) Vcsel system with lateral p-n juunction
JP2007053369A (en) Nitride semiconductor vertical cavity surface-emitting laser
US10381804B2 (en) Vertical cavity light emitting element
US20220224080A1 (en) Vertical cavity surface emitting laser device and manufacturing method thereof
JP2018125404A (en) Surface emitting laser element
JP2000299492A (en) Quantum well type light emitting diode
JP2010109223A (en) Surface-emitting laser
WO2017017928A1 (en) Nitride semiconductor laser element
JP2002204026A (en) Surface emitting device
JP6923295B2 (en) Manufacturing method of vertical resonator type light emitting element and vertical resonator type light emitting element
JP2007184526A (en) Super luminescent diode and method of manufacturing same
JP2011091251A (en) Nitride semiconductor light-emitting device
WO2023042675A1 (en) Vertical cavity light-emitting element
JPH1146038A (en) Nitride semiconductor laser element and manufacture of the same
CN107645121B (en) Ridge array semiconductor laser and its making method
JP7236078B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
KR101303589B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
US10218152B1 (en) Semiconductor laser diode with low threshold current
JP2004186708A (en) Gallium nitride semiconductor laser device
JPH10303493A (en) Nitride semiconductor laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210909

R150 Certificate of patent or registration of utility model

Ref document number: 6947386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150