JP7236078B2 - Semiconductor light emitting device and method for manufacturing semiconductor light emitting device - Google Patents

Semiconductor light emitting device and method for manufacturing semiconductor light emitting device Download PDF

Info

Publication number
JP7236078B2
JP7236078B2 JP2019164083A JP2019164083A JP7236078B2 JP 7236078 B2 JP7236078 B2 JP 7236078B2 JP 2019164083 A JP2019164083 A JP 2019164083A JP 2019164083 A JP2019164083 A JP 2019164083A JP 7236078 B2 JP7236078 B2 JP 7236078B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
emitting device
type
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019164083A
Other languages
Japanese (ja)
Other versions
JP2021044329A (en
Inventor
智 上山
哲也 竹内
素顕 岩谷
勇 赤▲崎▼
直樹 曽根
一喜 飯田
昌輝 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Toyoda Gosei Co Ltd
Meijo University
Original Assignee
Koito Manufacturing Co Ltd
Toyoda Gosei Co Ltd
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd, Toyoda Gosei Co Ltd, Meijo University filed Critical Koito Manufacturing Co Ltd
Priority to JP2019164083A priority Critical patent/JP7236078B2/en
Priority to US17/015,732 priority patent/US11462659B2/en
Publication of JP2021044329A publication Critical patent/JP2021044329A/en
Application granted granted Critical
Publication of JP7236078B2 publication Critical patent/JP7236078B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。 The present invention relates to a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device.

近年、窒化物系半導体の結晶成長方法が急速に進展し、この材料を用いた高輝度の青色、緑色発光素子が実用化された。従来から存在した赤色発光素子とこれらの青色発光素子、緑色発光素子を組み合わせることで光の３原色全てが揃い、フルカラーのディスプレイ装置も実現可能となった。即ち、光の３原色全てを混合させると白色の光を得ることもできるようになり、照明用デバイスへの応用も可能である。 In recent years, crystal growth methods for nitride-based semiconductors have progressed rapidly, and blue and green light-emitting devices with high brightness using this material have been put to practical use. By combining conventional red light-emitting elements with these blue light-emitting elements and green light-emitting elements, all the three primary colors of light are obtained, and a full-color display device can be realized. That is, by mixing all the three primary colors of light, it becomes possible to obtain white light, which can be applied to illumination devices.

照明用途の光源に用いる半導体発光素子では、高電流密度領域において高いエネルギー変換効率と高い光出力を実現できることが望ましく、放出される光の配光特性が安定していることが望ましい。これらの課題を解決するために特許文献１では、半導体基板上にｎ型ナノワイヤコアと中間活性層とｐ型シェルを成長し、シェル上にＩＴＯ等の透明導電膜を形成した半導体発光素子が提案されている。 A semiconductor light-emitting device used as a light source for lighting is desirably capable of achieving high energy conversion efficiency and high light output in a high current density region, and is desirably stable in light distribution characteristics of emitted light. In order to solve these problems, Patent Document 1 proposes a semiconductor light-emitting device in which an n-type nanowire core, an intermediate active layer, and a p-type shell are grown on a semiconductor substrate, and a transparent conductive film such as ITO is formed on the shell. It is

しかし特許文献１の従来技術では、電流注入のためにシェル上にＩＴＯ膜を形成する必要があり、中間活性層での発光の一部がＩＴＯ膜によって吸収されて外部量子効率が低下するという問題が生じる。特に、端面発光型レーザや垂直共振器型半導体レーザでは、共振器内を光が往復する構造であるため、ＩＴＯでの光吸収はレーザ発振に悪影響を及ぼしてしまうという問題があった。 However, in the prior art of Patent Document 1, it is necessary to form an ITO film on the shell for current injection, and a part of the light emitted from the intermediate active layer is absorbed by the ITO film, which reduces the external quantum efficiency. occurs. In particular, edge-emitting lasers and vertical-cavity semiconductor lasers have a structure in which light travels back and forth within the cavity, so there is a problem that light absorption by ITO adversely affects laser oscillation.

また特許文献２には、透明導電膜での光吸収を防止するために、活性層の外周にｐ型半導体層とトンネル接合層を形成し、埋込半導体層をコンタクト層としてナノワイヤコアの側面から電流を注入する技術が開示されている。 Further, in Patent Document 2, in order to prevent light absorption in the transparent conductive film, a p-type semiconductor layer and a tunnel junction layer are formed on the outer periphery of the active layer, and the embedded semiconductor layer is used as a contact layer from the side of the nanowire core. Techniques for injecting current are disclosed.

特表２０１６－５１８７０３号公報Japanese Patent Publication No. 2016-518703 特開２０１９－０１２７４４号公報JP 2019-012744 A

特許文献２の従来技術では、柱状半導体層に含まれるｐ型半導体層を活性化するために、トンネル接合層を形成した後にトンネル接合層の一部を除去し、ｐ型半導体層を露出させて熱処理を施すことでｐ型半導体層に取り込まれた水素を離脱させてｐ型半導体層を活性化させている。 In the prior art of Patent Document 2, in order to activate the p-type semiconductor layer included in the columnar semiconductor layer, after forming the tunnel junction layer, part of the tunnel junction layer is removed to expose the p-type semiconductor layer. By performing heat treatment, the hydrogen taken into the p-type semiconductor layer is released and the p-type semiconductor layer is activated.

しかし特許文献２では、ｐ型半導体層を活性化させた後に埋込半導体層を再成長させているため、埋込半導体層の成長に用いる窒素原料ガスのアンモニアに含まれる水素がｐ型半導体層に取り込まれ、ｐ型半導体層の一部が不活性化される可能性がある。半導体発光素子においてｐ型半導体層の一部が不活性化されると、発光効率の低下や順方向電圧の増大などが生じるため好ましくない。 However, in Patent Document 2, since the embedded semiconductor layer is regrown after the p-type semiconductor layer is activated, the hydrogen contained in the ammonia of the nitrogen source gas used for growing the embedded semiconductor layer is absorbed into the p-type semiconductor layer. and part of the p-type semiconductor layer may be inactivated. If a part of the p-type semiconductor layer is inactivated in a semiconductor light-emitting device, it is not preferable because it causes a decrease in luminous efficiency and an increase in forward voltage.

そこで本発明は、上記従来の問題点に鑑みなされたものであり、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the conventional problems described above, and provides a semiconductor light-emitting device and a method for manufacturing a semiconductor light-emitting device capable of improving the activation rate of a p-type semiconductor layer in a columnar semiconductor layer. for the purpose.

上記課題を解決するために、本発明の半導体発光素子は、成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、前記柱状半導体層は、中心にｎ型ナノワイヤ層が形成され、前記ｎ型ナノワイヤ層よりも外周に活性層が形成され、前記活性層よりも外周にｐ型半導体層が形成され、前記ｐ型半導体層よりも外周にトンネル接合層が形成されており、前記柱状半導体層の少なくとも一部に、前記埋込半導体層から前記トンネル接合層の一部まで除去された除去領域が設けられていることを特徴とする。 In order to solve the above problems, a semiconductor light emitting device of the present invention is a semiconductor light emitting device comprising a growth substrate, a columnar semiconductor layer formed on the growth substrate, and a buried semiconductor layer covering the columnar semiconductor layer. wherein the columnar semiconductor layer has an n-type nanowire layer formed in the center, an active layer formed outside the n-type nanowire layer, and a p-type semiconductor layer formed around the active layer, A tunnel junction layer is formed outside the p-type semiconductor layer, and at least a portion of the columnar semiconductor layer is provided with a removed region obtained by removing a portion of the tunnel junction layer from the buried semiconductor layer. It is characterized by

このような本発明の半導体発光素子では、除去領域で埋込半導体層とトンネル接合層の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能である。 In such a semiconductor light emitting device of the present invention, since part of the buried semiconductor layer and the tunnel junction layer are removed in the removed region, the p-type semiconductor layer is activated after growing all the semiconductor layers. It is possible to prevent hydrogen from being taken in by re-growth after the activation treatment and improve the activation rate of the p-type semiconductor layer in the columnar semiconductor layer.

また本発明の一態様では、前記柱状半導体層を複数備え、前記除去領域が複数の前記柱状半導体層にわたって設けられている。 Further, in one aspect of the present invention, a plurality of the columnar semiconductor layers are provided, and the removal region is provided over the plurality of the columnar semiconductor layers.

また本発明の一態様では、前記除去領域は、前記ｐ型半導体層の一部まで除去されている。 Further, in one aspect of the present invention, the removal region is removed up to part of the p-type semiconductor layer.

また本発明の一態様では、前記除去領域は、前記活性層の一部まで除去されている。 Further, in one aspect of the present invention, the removal region is removed up to a part of the active layer.

また本発明の一態様では、前記除去領域は、前記ｎ型ナノワイヤ層の一部まで除去されている。 Moreover, in one aspect of the present invention, the removal region is removed up to a part of the n-type nanowire layer.

また本発明の一態様では、前記除去領域上に絶縁膜が形成され、前記埋込半導体層の少なくとも一部および前記除去領域を覆って透明電極が形成されている。 Further, in one aspect of the present invention, an insulating film is formed on the removed region, and a transparent electrode is formed covering at least part of the embedded semiconductor layer and the removed region.

また本発明の一態様では、前記ｎ型ナノワイヤ層の最上部に高抵抗層が形成されている。 In one aspect of the present invention, a high resistance layer is formed on top of the n-type nanowire layer.

上記課題を解決するために、本発明の半導体発光素子の製造方法は、成長基板上に開口部を有するマスク層を形成するマスク工程と、選択成長を用いて前記開口部に柱状半導体層を形成する成長工程と、前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有し、前記成長工程は、ｎ型ナノワイヤ層を形成する工程と、前記ｎ型ナノワイヤ層よりも外側に活性層を形成する工程と、前記活性層よりも外側にｐ型半導体層を形成する工程と、前記ｐ型半導体層よりも外側にトンネル接合層を形成する工程を含み、前記埋込工程後に、前記柱状半導体層の少なくとも一部に前記埋込半導体層から前記トンネル接合層の一部まで除去して除去領域を形成する除去工程と、前記除去工程後に、前記ｐ型半導体層をアニールする活性化工程を有することを特徴とする。 In order to solve the above problems, the method for manufacturing a semiconductor light emitting device of the present invention includes a mask step of forming a mask layer having an opening on a growth substrate, and forming a columnar semiconductor layer in the opening using selective growth. and a embedding step of growing a buried semiconductor layer on the growth substrate so as to cover the columnar semiconductor layer, wherein the growing step includes forming an n-type nanowire layer, and forming the n-type nanowire layer. forming an active layer outside the nanowire layer; forming a p-type semiconductor layer outside the active layer; and forming a tunnel junction layer outside the p-type semiconductor layer. a removal step of forming a removed region by removing from the embedded semiconductor layer to a portion of the tunnel junction layer in at least a portion of the columnar semiconductor layer after the embedding step; It is characterized by having an activation step of annealing the semiconductor layer.

本発明では、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。 INDUSTRIAL APPLICABILITY The present invention can provide a semiconductor light emitting device capable of improving the activation rate of the p-type semiconductor layer in the columnar semiconductor layer and a method for manufacturing the semiconductor light emitting device.

第１実施形態に係る半導体発光素子１０を示す模式図である。1 is a schematic diagram showing a semiconductor light emitting device 10 according to a first embodiment; FIG. 半導体発光素子１０の製造方法を示す模式図であり、図２（ａ）はマスク形成工程、図２（ｂ）はナノワイヤ成長工程、図２（ｃ）は成長工程、図２（ｄ）は除去工程、図２（ｅ）は電極形成工程を示している。2(a) is a mask formation process, FIG. 2(b) is a nanowire growth process, FIG. 2(c) is a growth process, and FIG. 2(d) is a removal process. FIG. 2(e) shows the electrode formation process. 第２実施形態に係る半導体発光素子３０の柱状半導体層部分の構造を拡大して示す模式図である。FIG. 5 is a schematic diagram showing an enlarged structure of a columnar semiconductor layer portion of a semiconductor light emitting device 30 according to a second embodiment; 第３実施形態に係る半導体発光素子４０の柱状半導体層部分の構造を拡大して示す模式図である。FIG. 11 is a schematic diagram showing an enlarged structure of a columnar semiconductor layer portion of a semiconductor light emitting device 40 according to a third embodiment; 半導体発光素子４０の製造方法を示す模式図であり、図５（ａ）はマスク形成工程、図５（ｂ）はナノワイヤ成長工程、図５（ｃ）は成長工程、図５（ｄ）は除去工程、図５（ｅ）は電極形成工程を示している。5(a) is a mask formation process, FIG. 5(b) is a nanowire growth process, FIG. 5(c) is a growth process, and FIG. 5(d) is a removal process. FIG. 5(e) shows the electrode forming process. 第４実施形態に係る半導体発光素子５０の柱状半導体層部分の構造を拡大して示す模式図である。FIG. 11 is a schematic diagram showing an enlarged structure of a columnar semiconductor layer portion of a semiconductor light emitting device 50 according to a fourth embodiment; 第５実施形態に係る半導体発光素子６０の柱状半導体層部分の構造を拡大して示す模式図である。FIG. 11 is a schematic diagram showing an enlarged structure of a columnar semiconductor layer portion of a semiconductor light emitting device 60 according to a fifth embodiment;

（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、第１実施形態に係る半導体発光素子１０を示す模式図である。 (First embodiment)
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or equivalent constituent elements, members, and processes shown in each drawing are denoted by the same reference numerals, and duplication of description will be omitted as appropriate. FIG. 1 is a schematic diagram showing a semiconductor light emitting device 10 according to the first embodiment.

図１に示すように、半導体発光素子１０は、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えている。ここで、ｎ型ナノワイヤ層１４、活性層１５、ｐ型半導体層１６およびトンネル接合層１７は、成長基板１１に対して垂直方向に選択成長されて柱形状とされており、本発明における柱状半導体層を構成している。複数の柱状半導体層の一部では、埋込半導体層１８からトンネル接合層１７およびｐ型半導体層１６の一部まで除去された除去領域１９が形成されている。 As shown in FIG. 1, a semiconductor light emitting device 10 includes a growth substrate 11, an underlying layer 12, a mask 13, an n-type nanowire layer 14, an active layer 15, a p-type semiconductor layer 16, and a tunnel junction layer 17. and a buried semiconductor layer 18 . Here, the n-type nanowire layer 14, the active layer 15, the p-type semiconductor layer 16, and the tunnel junction layer 17 are selectively grown in a direction perpendicular to the growth substrate 11 to form a columnar shape. make up the layers. In a portion of the plurality of columnar semiconductor layers, a removed region 19 is formed by removing the embedded semiconductor layer 18 to a portion of the tunnel junction layer 17 and the p-type semiconductor layer 16 .

図１に示すように、半導体発光素子１０の一部は下地層１２が露出されており、下地層１２上にカソード電極２０，２１が形成されている。また、柱状半導体層の上方には、一部領域に埋込半導体層１８が残されており、当該領域の埋込半導体層１８上にアノード電極２２，２３が形成されている。上述したように、アノード電極２２，２３が形成されていない領域では、ｐ型半導体層１６が部分的に露出するまで埋込半導体層１８およびトンネル接合層１７が除去されて除去領域１９が形成されている。ここでｐ型半導体層１６が露出とは、半導体発光素子１０を構成する全ての半導体層が形成された後に露出されたことを意味しており、後述するように後工程でパッシベーション膜や透明電極、絶縁膜等が形成されていてもよい。 As shown in FIG. 1, the underlying layer 12 is partially exposed in the semiconductor light emitting device 10, and cathode electrodes 20 and 21 are formed on the underlying layer 12. As shown in FIG. Moreover, the embedded semiconductor layer 18 is left in a partial region above the columnar semiconductor layer, and the anode electrodes 22 and 23 are formed on the embedded semiconductor layer 18 in this region. As described above, in regions where anode electrodes 22 and 23 are not formed, buried semiconductor layer 18 and tunnel junction layer 17 are removed until p-type semiconductor layer 16 is partially exposed to form removed region 19 . ing. Here, the exposure of the p-type semiconductor layer 16 means that the p-type semiconductor layer 16 is exposed after all the semiconductor layers constituting the semiconductor light emitting device 10 are formed. , an insulating film or the like may be formed.

成長基板１１は、半導体材料を結晶成長可能な材料で構成された略平板状の部材であり、主面側にマスク１３が形成されている。成長基板１１は単一の材料で構成されていてもよく、単結晶基板上にバッファ層等の複数の半導体層を成長させたものを用いてもよい。成長基板１１は、バッファ層を介して半導体単結晶層を成長させるための材料から構成される単結晶の基板であればよく、半導体発光素子１０を窒化物系半導体で構成する場合にはｃ面サファイア基板が好ましいが、Ｓｉ等の他の異種基板であってもよい。また、レーザ発振させるためには、共振器面が劈開により形成しやすいｃ面ＧａＮ基板を用いてもよい。バッファ層は、単結晶基板と下地層１２の間に形成されて両者の格子不整合を緩和するための層である。単結晶基板としてｃ面サファイア基板を用いる場合には材料としてＡｌＮを用いることが好ましいが、ＧａＮやＡｌＧａＮなどを用いるとしてもよい。 The growth substrate 11 is a substantially flat member made of a material capable of crystal growth of a semiconductor material, and has a mask 13 formed on its main surface. The growth substrate 11 may be composed of a single material, or may be a single crystal substrate on which a plurality of semiconductor layers such as a buffer layer are grown. The growth substrate 11 may be a single-crystal substrate made of a material for growing a semiconductor single-crystal layer through a buffer layer. A sapphire substrate is preferred, but other heterogeneous substrates such as Si may be used. Also, for laser oscillation, a c-plane GaN substrate, on which cavity planes are easily formed by cleavage, may be used. The buffer layer is a layer formed between the single crystal substrate and the underlying layer 12 to alleviate the lattice mismatch between the two. When a c-plane sapphire substrate is used as the single crystal substrate, AlN is preferably used as the material, but GaN, AlGaN, or the like may also be used.

下地層１２は、成長基板１１やバッファ層上に形成された単結晶の半導体層であり、ノンドープのＧａＮを数μｍの厚さで形成することが好ましい。下地層１２は単層で構成するとしてもよく、ｎ型コンタクト層等のｎ型半導体層を備えた複数層で構成するとしてもよい。ｎ型コンタクト層は、ｎ型不純物がドープされた半導体層であり、例えばＳｉドープしたｎ型Ａｌ０．０５Ｇａ０．９５Ｎが挙げられる。図１に示したように、下地層１２の一部は露出されてカソード電極２０，２１が形成されている。 The underlying layer 12 is a single-crystal semiconductor layer formed on the growth substrate 11 and the buffer layer, and is preferably formed of non-doped GaN with a thickness of several μm. The underlying layer 12 may be composed of a single layer, or may be composed of multiple layers including an n-type semiconductor layer such as an n-type contact layer. The n-type contact layer is a semiconductor layer doped with an n-type impurity, such as Si-doped n-type Al 0.05 Ga 0.95 N. As shown in FIG. 1, a portion of the underlying layer 12 is exposed to form cathode electrodes 20 and 21 .

マスク１３は、下地層１２の表面に形成された誘電体材料からなる層である。マスク１３を構成する材料としては、マスク１３からは半導体の結晶成長が困難なものを選択し、例えばＳｉＯ２やＳｉＮｘなどが好適である。マスク１３には後述する開口部が複数形成されており、開口部から部分的に露出した下地層１２から半導体層が成長可能とされている。 Mask 13 is a layer made of a dielectric material formed on the surface of underlying layer 12 . As a material for forming the mask 13, a material that makes crystal growth of a semiconductor difficult is selected from the mask 13. For example, SiO.sub.2 and SiN.sub.x are suitable. A plurality of openings, which will be described later, are formed in the mask 13, and a semiconductor layer can be grown from the underlying layer 12 partially exposed through the openings.

柱状半導体層は、マスク１３に設けられた開口部に結晶成長された半導体層であり、成長基板１１の主面に対して鉛直に略柱状の半導体層が立設して形成されている。このような柱状半導体層は、構成する半導体材料に応じて適切な成長条件を設定し、特定の結晶面方位が成長する選択成長を実施することで得られる。図１に示した例では、マスク１３に複数の開口部を二次元的に周期的に形成しているため、柱状半導体層も成長基板１１上に二次元的に周期的に形成されている。ここでは柱状半導体層を二次元的に周期的に配置した例を示したが、柱状半導体層が１つであってよく、非周期的に複数の柱状半導体層を形成するとしてよい。 The columnar semiconductor layer is a semiconductor layer crystal-grown in the opening provided in the mask 13 , and the substantially columnar semiconductor layer is formed vertically with respect to the main surface of the growth substrate 11 . Such a columnar semiconductor layer can be obtained by setting appropriate growth conditions according to the semiconductor material to be formed, and performing selective growth in which a specific crystal plane orientation is grown. In the example shown in FIG. 1, since a plurality of openings are formed in the mask 13 two-dimensionally and periodically, the columnar semiconductor layers are also formed two-dimensionally and periodically on the growth substrate 11 . Although an example in which the columnar semiconductor layers are arranged two-dimensionally and periodically is shown here, the number of columnar semiconductor layers may be one, and a plurality of columnar semiconductor layers may be formed aperiodically.

ｎ型ナノワイヤ層１４は、マスク１３の開口部から露出した下地層１２上に選択成長された柱状の半導体層であり、例えばｎ型不純物がドープされたＧａＮから構成されている。ｎ型ナノワイヤ層１４としてＧａＮを用いると、下地層１２のｃ面上に選択成長されたｎ型ナノワイヤ層１４は、６つのｍ面がファセットとして形成された略六角柱の形状となる。図１では開口部が形成された領域にのみｎ型ナノワイヤ層１４が成長しているように見えるが、実際には横方向成長によりマスク１３上にも結晶成長が進むため、開口部の周囲に拡大した六角柱が形成される。例えば、開口部を直径１５０ｎｍ程度の円として形成した場合には、直径２４０ｎｍ程度の円に内接する六角形を底面とする高さ１～２ｍｍ程度の六角柱状のｎ型ナノワイヤ層１４を形成することができる。 The n-type nanowire layer 14 is a columnar semiconductor layer selectively grown on the underlying layer 12 exposed through the opening of the mask 13, and is made of GaN doped with n-type impurities, for example. When GaN is used as the n-type nanowire layer 14, the n-type nanowire layer 14 selectively grown on the c-plane of the underlayer 12 has a substantially hexagonal prism shape with six m-planes formed as facets. In FIG. 1, it seems that the n-type nanowire layer 14 is grown only in the region where the opening is formed. An enlarged hexagonal prism is formed. For example, when the opening is formed as a circle with a diameter of about 150 nm, the n-type nanowire layer 14 having a hexagonal prism shape with a height of about 1 to 2 mm and a hexagonal bottom surface inscribed in a circle with a diameter of about 240 nm is formed. can be done.

活性層１５は、ｎ型ナノワイヤ層１４よりも外周に成長された半導体層であり、例えば厚さ５ｎｍのＧａ０．８５Ｉｎ０．１５Ｎ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた多重量子井戸活性層が挙げられる。ここでは多重量子井戸活性層を挙げたが、単一量子井戸構造であってもよく、バルク活性層であってもよい。活性層１５がｎ型ナノワイヤ層１４の側面および上面に形成されているため、活性層１５の面積を確保することができる。 The active layer 15 is a semiconductor layer grown on the outer circumference of the n-type nanowire layer 14. For example, a Ga0.85In0.15N quantum well layer with a thickness of 5 nm and a GaN barrier layer with a thickness of 10 nm are arranged in five cycles. Stacked multiple quantum well active layers are included. Although a multiple quantum well active layer is mentioned here, a single quantum well structure or a bulk active layer may be used. Since the active layer 15 is formed on the side and top surfaces of the n-type nanowire layer 14, the area of the active layer 15 can be secured.

ｐ型半導体層１６は、活性層１５よりも外周に成長された半導体層であり、例えばｐ型不純物がドープされたＧａＮから構成されている。ｐ型半導体層１６が活性層１５の側面および上面に形成されているため、ｎ型ナノワイヤ層１４と活性層１５とｐ型半導体層１６でダブルヘテロ構造が構成され、良好にキャリアを活性層１５に閉じ込めて発光再結合の確率を向上させることができる。本実施形態の半導体発光素子１０では、除去領域１９を形成する際にｐ型半導体層１６の途中までエッチング除去を行う。そのため、活性層１５までエッチングが到達しないように、活性層１５の上面に成長するｐ型半導体層１６を厚膜化することが好ましく、例えば２００ｎｍ以上の膜厚で成長する。 The p-type semiconductor layer 16 is a semiconductor layer grown outside the active layer 15, and is made of GaN doped with p-type impurities, for example. Since the p-type semiconductor layer 16 is formed on the side surface and the upper surface of the active layer 15, the n-type nanowire layer 14, the active layer 15 and the p-type semiconductor layer 16 form a double hetero structure, and the carriers are well transferred to the active layer 15. can be confined to improve the probability of radiative recombination. In the semiconductor light emitting device 10 of the present embodiment, the p-type semiconductor layer 16 is removed halfway by etching when forming the removal region 19 . Therefore, it is preferable to increase the thickness of the p-type semiconductor layer 16 grown on the upper surface of the active layer 15 so that the etching does not reach the active layer 15. For example, the thickness of the p-type semiconductor layer 16 is increased to 200 nm or more.

トンネル接合層１７は、ｐ型半導体層１６よりも外周に成長された半導体層であり、例えば内側にｐ型不純物が高濃度にドープされたｐ＋層と、外側にｎ型不純物が高濃度にドープされたｎ＋層とが順に成長された二層構造を有している。ｐ＋層は、ｐ型不純物が高濃度にドープされた半導体層であり、例えば厚さ５ｎｍでＭｇ濃度が２×１０２０ｃｍ－３のＧａＮを用いることができる。ｎ＋層は、例えば厚さ１０ｎｍでＳｉ濃度が２×１０２０ｃｍ－３のＧａＮを用いることができる。ｐ＋層とｎ＋層によりトンネル接合が形成されるため、ｐ＋層とｎ＋層の二層は本発明におけるトンネル接合層１７を構成している。 The tunnel junction layer 17 is a semiconductor layer grown outside the p-type semiconductor layer 16. For example, the tunnel junction layer 17 includes a p+ layer heavily doped with p-type impurities on the inside and a heavily doped n-type impurity on the outside. It has a two-layer structure in which the n+ layer and the n+ layer are grown in order. The p+ layer is a semiconductor layer heavily doped with p-type impurities, and can be made of GaN with a thickness of 5 nm and an Mg concentration of 2×10 20 cm −3 , for example. For the n+ layer, for example, GaN with a thickness of 10 nm and a Si concentration of 2×10 20 cm −3 can be used. Since a tunnel junction is formed by the p+ layer and the n+ layer, the two layers of the p+ layer and the n+ layer constitute the tunnel junction layer 17 in the present invention.

埋込半導体層１８は、柱状半導体層の上面および側面を覆って、マスク１３に至るまで覆うように形成された半導体層である。図１に示したように、アノード電極２２，２３が形成されている領域における柱状半導体層の上方では、埋込半導体層１８がトンネル接合層１７上も覆っている。アノード電極２２，２３が形成されていない除去領域１９における柱状半導体層の上方では、埋込半導体層１８とトンネル接合層１７が除去されてｐ型半導体層１６の上部が露出し、トンネル接合層１７の側面には図１に示したように埋込半導体層１８が接触している。 The buried semiconductor layer 18 is a semiconductor layer formed so as to cover the top surface and side surfaces of the columnar semiconductor layer and the mask 13 . As shown in FIG. 1, the buried semiconductor layer 18 also covers the tunnel junction layer 17 above the columnar semiconductor layers in the regions where the anode electrodes 22 and 23 are formed. Above the columnar semiconductor layer in the removed region 19 where the anode electrodes 22 and 23 are not formed, the embedded semiconductor layer 18 and the tunnel junction layer 17 are removed to expose the upper portion of the p-type semiconductor layer 16, and the tunnel junction layer 17 is removed. is in contact with the buried semiconductor layer 18 as shown in FIG.

除去領域１９は、柱状半導体層の少なくとも一部において、埋込半導体層１８からトンネル接合層１７の一部まで除去された領域である。図１に示した例ではトンネル接合層１７に加えてｐ型半導体層１６の上部まで除去した例を示しているが、少なくともｐ型半導体層１６の一部が露出していればよい。また、図１では複数の柱状半導体層にわたって一括して除去領域１９を形成した例を示しているが、複数の柱状半導体層に対して個別に除去領域１９を設けるとしてもよい。 The removed region 19 is a region in which at least part of the columnar semiconductor layer is removed from the buried semiconductor layer 18 to part of the tunnel junction layer 17 . Although the example shown in FIG. 1 shows an example in which not only the tunnel junction layer 17 but also the upper portion of the p-type semiconductor layer 16 are removed, at least part of the p-type semiconductor layer 16 may be exposed. In addition, although FIG. 1 shows an example in which the removal regions 19 are collectively formed over a plurality of columnar semiconductor layers, the removal regions 19 may be provided individually for the plurality of columnar semiconductor layers.

カソード電極２０，２１は、下地層１２が露出された領域に形成された電極であり、下地層１２の最表面とオーミック接触する金属材料とパッド電極の積層構造で構成されている。アノード電極２２，２３は、埋込半導体層１８上の一部に形成された電極であり、埋込半導体層１８の最表面とオーミック接触する金属材料とパッド電極の積層構造で構成されている。また、図１では図示を省略したが、必要に応じて半導体発光素子１０の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。また、除去領域１９全体にアノード電極２２を延伸した透明電極を形成するとしてもよい。 The cathode electrodes 20 and 21 are electrodes formed in the regions where the base layer 12 is exposed, and are composed of a layered structure of a metal material and a pad electrode that are in ohmic contact with the outermost surface of the base layer 12 . The anode electrodes 22 and 23 are electrodes formed on part of the embedded semiconductor layer 18, and are composed of a layered structure of a metal material and a pad electrode that are in ohmic contact with the outermost surface of the embedded semiconductor layer 18. FIG. Also, although not shown in FIG. 1, a known structure such as covering the surface of the semiconductor light emitting device 10 with a passivation film may be applied as necessary. Alternatively, a transparent electrode may be formed by extending the anode electrode 22 over the entire removal area 19 .

半導体発光素子１０の発光波長を長波長化する場合には、活性層１５のＩｎＮモル分率を高める必要がある。例えばｎ型ナノワイヤ層１４の外接円直径が３００ｎｍのとき、赤色の活性層組成Ｇａ０．６Ｉｎ０．４Ｎを用いる必要があるが、ＩｎＮモル分率上昇とともに圧縮応力が高まり、ミスフィット転位が発生する場合がある。これを避けるために、Ｇａ０．６Ｉｎ０．４Ｎ井戸層の膜厚を小さくするか、ｎ型ナノワイヤ層１４を構成する材料をＧａＩｎＮとすることも可能である。同様に、半導体発光素子１０の波長を短波長化する場合には、ｎ型ナノワイヤ層１４としてＡｌＧａＮを用いることや、活性層１５の井戸層およびバリア層を各々組成の異なるＡｌＧａＮに変更することも可能である。 In order to lengthen the emission wavelength of the semiconductor light emitting device 10, the InN mole fraction of the active layer 15 must be increased. For example, when the diameter of the circumscribed circle of the n-type nanowire layer 14 is 300 nm, it is necessary to use a red active layer composition of Ga 0.6 In 0.4 N. may occur. In order to avoid this, it is possible to reduce the film thickness of the Ga 0.6 In 0.4 N well layer or to use GaInN as the material forming the n-type nanowire layer 14 . Similarly, when the wavelength of the semiconductor light emitting device 10 is shortened, AlGaN may be used as the n-type nanowire layer 14, or the well layer and barrier layer of the active layer 15 may be changed to AlGaN having different compositions. It is possible.

図２は、半導体発光素子１０の製造方法を示す模式図であり、図２（ａ）はマスク形成工程、図２（ｂ）はナノワイヤ成長工程、図２（ｃ）は成長工程、図２（ｄ）は除去工程、図２（ｅ）は電極形成工程を示している。 2A and 2B are schematic diagrams showing a method for manufacturing the semiconductor light emitting device 10. FIG. 2A is a mask forming step, FIG. 2B is a nanowire growing step, FIG. d) shows the removing step, and FIG. 2(e) shows the electrode forming step.

まず図２（ａ）に示すマスク工程では、サファイア単結晶からなる成長基板１１上に有機金属化合物気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＡｌＮからなるバッファ層、ＧａＮおよびＡｌ０．０５Ｇａ０．９５Ｎからなる下地層１２を成長させる。次に、下地層１２上にスパッタ法でＳｉＯ２からなるマスク１３を膜厚３０ｎｍ程度堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、直径１５０ｎｍ程度の開口部を形成する。バッファ層の成長条件としては、例えば原料ガスとしてＴＭＡ（ＴｒｉＭｅｔｈｙｌＡｌｍｉｎｉｕｍ）、ＴＭＧ（ＴｒｉＭｅｔｈｙｌＧａｌｌｉｕｍ）およびアンモニアを用い、成長温度が１１００℃、Ｖ／III比が１００、水素をキャリアガスとして圧力１０ｈＰａである。下地層１２およびｎ型半導体層の成長条件としては、例えば成長温度が１０５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力５００ｈＰａである。 First, in the mask step shown in FIG. 2A, a buffer layer made of AlN, GaN and An underlayer 12 of Al 0.05 Ga 0.95 N is grown. Next, a mask 13 made of SiO 2 is deposited on the underlying layer 12 by a sputtering method to a thickness of about 30 nm, and an opening having a diameter of about 150 nm is formed using a fine pattern forming method such as nanoimprinting lithography. The growth conditions for the buffer layer are, for example, TMA (TriMethylAluminium), TMG (TriMethylGallium) and ammonia are used as material gases, the growth temperature is 1100° C., the V/III ratio is 100, hydrogen is used as carrier gas and the pressure is 10 hPa. The growth conditions for the underlying layer 12 and the n-type semiconductor layer are, for example, a growth temperature of 1050° C., a V/III ratio of 1000, and a pressure of 500 hPa using hydrogen as a carrier gas.

次に図２（ｂ）に示すナノワイヤ成長工程では、ＭＯＣＶＤ法による選択成長により、開口部から露出した下地層１２上にＧａＮからなるｎ型ナノワイヤ層１４を成長させる。ｎ型ナノワイヤ層１４の成長条件としては、例えば原料ガスとしてＴＭＧおよびアンモニアを用い、成長温度が１０５０℃、Ｖ／III比が１０、水素をキャリアガスとして圧力１００ｈＰａである。 Next, in the nanowire growth step shown in FIG. 2B, an n-type nanowire layer 14 made of GaN is grown on the underlying layer 12 exposed from the opening by selective growth by MOCVD. The growth conditions for the n-type nanowire layer 14 are, for example, TMG and ammonia as material gases, a growth temperature of 1050° C., a V/III ratio of 10, and hydrogen as a carrier gas at a pressure of 100 hPa.

次に図２（ｃ）に示す成長工程では、ＭＯＣＶＤ法を用いてｎ型ナノワイヤ層１４の側面および上面に、厚さ５ｎｍのＧａ０．８５Ｉｎ０．１５Ｎ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた活性層１５、ｐ型不純物をドープしたＧａＮからなるｐ型半導体層１６、厚さ５ｎｍでＭｇ濃度が２×１０２０ｃｍ－３のＧａＮからなるｐ＋層と、厚さ１０ｎｍでＳｉ濃度が２×１０２０ｃｍ－３からなるｎ＋層を含むトンネル接合層１７を順次成長させる。次に、ｎ型ＧａＮからなる埋込半導体層１８を成長させ、トンネル接合層１７の外周および上面を埋込半導体層１８で埋める。 Next, in the growth step shown in FIG. 2C, a 5 nm-thick Ga 0.85 In 0.15 N quantum well layer and a 10 nm-thick An active layer 15 in which five GaN barrier layers are stacked, a p-type semiconductor layer 16 made of GaN doped with a p-type impurity, a p+ layer made of GaN with a thickness of 5 nm and an Mg concentration of 2×10 20 cm −3 , a thickness of A tunnel junction layer 17 including an n+ layer having a thickness of 10 nm and a Si concentration of 2×10 20 cm −3 is grown sequentially. Next, a buried semiconductor layer 18 made of n-type GaN is grown to fill the outer periphery and upper surface of the tunnel junction layer 17 with the buried semiconductor layer 18 .

活性層１５の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａで、原料ガスとしてＴＭＧ、ＴＭＩ（ＴｒｉＭｅｔｈｙｌＩｎｄｉｕｍ）およびアンモニアを用いる。ｐ型半導体層１６の成長条件としては、例えば成長温度が９５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力３００ｈＰａであり、原料ガスとしてＴＭＧ、Ｃｐ２Ｍｇ（ｂｉｓＣｙｃｒｏｐｅｎｔａｄｉｅｎｙｌＭａｇｎｅｓｉｕｍ）およびアンモニアを用いる。前述したように、除去領域１９の形成時にエッチングをｐ型半導体層１６で停止するためには、ｐ型半導体層１６を厚膜化することが好ましく、ｐ型半導体層１６の成長条件も縦方向への成長であるc面成長が促進される条件が好ましい。トンネル接合層１７の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。 The growth conditions for the active layer 15 are, for example, a growth temperature of 800° C., a V/III ratio of 3000, a pressure of 1000 hPa with nitrogen as a carrier gas, and TMG, TMI (Trimethylindium) and ammonia as source gases. The growth conditions for the p-type semiconductor layer 16 are, for example, a growth temperature of 950° C., a V/III ratio of 1000, a pressure of 300 hPa using hydrogen as a carrier gas, and TMG, Cp2Mg (biscyclopentadienylmagnesium) and ammonia as source gases. As described above, in order to stop the etching at the p-type semiconductor layer 16 when forming the removal region 19, it is preferable to increase the thickness of the p-type semiconductor layer 16. Conditions that promote c-plane growth, which is the growth of The growth conditions for the tunnel junction layer 17 are, for example, a growth temperature of 800° C., a V/III ratio of 3000, and a pressure of 500 hPa using nitrogen as a carrier gas.

上述したように埋込半導体層１８は、柱状半導体層の間に設けられたマスク１３上に成長させる必要があり、埋込半導体層１８を成長する際に柱状半導体層の下部において空隙が生じる可能性がある。したがって、埋込半導体層１８の成長では、原料ガスとしてＴＭＧ、シランおよびアンモニアを用い、初期段階では横方向成長であるｍ面の成長を促進する低温かつ低Ｖ／III比で成長することが好ましい。低温かつ低Ｖ／III比の一例としては、８００℃以下で１００以下のＶ／III比、水素がキャリアガスとして圧力２００ｈＰａが挙げられる。 As described above, the buried semiconductor layer 18 needs to be grown on the mask 13 provided between the columnar semiconductor layers, and when the buried semiconductor layer 18 is grown, voids may occur under the columnar semiconductor layers. have a nature. Therefore, in the growth of the buried semiconductor layer 18, it is preferable to use TMG, silane and ammonia as raw material gases and to grow at a low temperature and a low V/III ratio that promote growth of the m-plane, which is lateral growth, in the initial stage. . An example of a low temperature and low V/III ratio is a V/III ratio of 100 or less at 800° C. or less and hydrogen as a carrier gas and a pressure of 200 hPa.

埋込半導体層１８の横方向成長によって柱状半導体層の下部でマスク１３上が隙間なく埋められた後には、縦方向成長であるｃ面の成長を促進する高温かつ高Ｖ／III比で成長することが好ましい。高温かつ高Ｖ／III比の一例としては、１０００℃以上で２０００以上のＶ／III比、水素がキャリアガスとして圧力５００ｈＰａが挙げられる。 After the top of the mask 13 is completely buried under the columnar semiconductor layer by the lateral growth of the buried semiconductor layer 18, it grows at a high temperature and a high V/III ratio that promotes the growth of the c-plane, which is the vertical growth. is preferred. An example of a high temperature and high V/III ratio is a V/III ratio of 2000 or more at 1000° C. or more and hydrogen as a carrier gas and a pressure of 500 hPa.

次に図２（ｄ）に示す除去工程では、選択的にドライエッチングにより埋込半導体層１８、トンネル接合層１７およびｐ型半導体層１６の一部を除去し、ｐ型半導体層１６の上面を露出させて除去領域１９を形成する。また、カソード電極２０，２１を形成する領域では、マスク１３まで除去して下地層１２の上面を露出させる。 Next, in the removal step shown in FIG. 2D, the embedded semiconductor layer 18, the tunnel junction layer 17 and part of the p-type semiconductor layer 16 are selectively removed by dry etching, and the upper surface of the p-type semiconductor layer 16 is removed. A removal region 19 is formed by exposing. In the regions where the cathode electrodes 20 and 21 are to be formed, the mask 13 is also removed to expose the upper surface of the underlying layer 12 .

次に除去工程後に、ｐ型半導体層１６が露出した状態で大気雰囲気中において６００℃でアニールし、ｐ型半導体層１６とトンネル接合層１７の中のｐ型半導体層に取り込まれた水素を離脱させてｐ型半導体層１６とトンネル接合層１７を活性化させる活性化工程を実施する。ここでは大気雰囲気中でのアニールを示したが、ｐ型半導体層１６とトンネル接合層１７を活性化できる原子状水素の存在しない雰囲気であればよい。 Next, after the removing step, the p-type semiconductor layer 16 is exposed and annealed at 600.degree. Then, an activation step of activating the p-type semiconductor layer 16 and the tunnel junction layer 17 is performed. Annealing in an air atmosphere is shown here, but an atmosphere in which atomic hydrogen that can activate the p-type semiconductor layer 16 and the tunnel junction layer 17 does not exist may be used.

最後に図２（ｅ）に示す電極形成工程では、下地層１２の表面にカソード電極２０，２１を形成し、埋込半導体層１８上にアノード電極２２，２３を形成する。また、必要に応じて電極形成後のアニールやパッシベーション膜の形成、素子分割を実施して半導体発光素子１０を得る。 Finally, in the electrode forming step shown in FIG. 2E, cathode electrodes 20 and 21 are formed on the surface of the base layer 12, and anode electrodes 22 and 23 are formed on the embedded semiconductor layer 18. As shown in FIG. Further, if necessary, annealing after electrode formation, formation of a passivation film, and element division are performed to obtain the semiconductor light emitting element 10 .

上述したように半導体発光素子１０では、半導体発光素子１０を構成する半導体層を全て成長した後に除去領域１９を形成してｐ型半導体層１６を露出させ、活性化処理を実施することができる。したがって、活性化処理後に半導体層の再成長を実施する必要がなく、再成長に用いられる窒素原料ガスのアンモニアに含まれる水素がｐ型半導体層に取り込まれることを防止して、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能である。 As described above, in the semiconductor light emitting device 10, after all the semiconductor layers constituting the semiconductor light emitting device 10 have been grown, the removal region 19 is formed to expose the p-type semiconductor layer 16, and activation treatment can be performed. Therefore, it is not necessary to regrow the semiconductor layer after the activation process, and the hydrogen contained in the ammonia of the nitrogen source gas used for regrowth is prevented from being taken into the p-type semiconductor layer. It is possible to improve the activation rate of the p-type semiconductor layer.

また、アノード電極２２，２３が形成された領域の下に位置する柱状半導体層では、ｐ型半導体層１６の上部がトンネル接合層１７および埋込半導体層１８で覆われた状態で活性化処理が実施されるため、取り込まれた水素が離脱しにくい。したがって、アノード電極２２，２３下方の柱状半導体層におけるｐ型半導体層１６は高抵抗のままであり、活性層１５への電流注入が生じず発光しない。 In addition, in the columnar semiconductor layer located under the regions where the anode electrodes 22 and 23 are formed, the activation treatment is performed while the upper portion of the p-type semiconductor layer 16 is covered with the tunnel junction layer 17 and the embedded semiconductor layer 18 . Since it is carried out, it is difficult for the hydrogen taken in to be released. Therefore, the p-type semiconductor layer 16 in the columnar semiconductor layer below the anode electrodes 22 and 23 remains at a high resistance, no current is injected into the active layer 15, and no light is emitted.

本実施形態の半導体発光素子１０では、カソード電極２０，２１とアノード電極２２，２３の間に電圧を印加すると、埋込半導体層１８、トンネル接合層１７、ｐ型半導体層１６、活性層１５、ｎ型ナノワイヤ層１４、ｎ型半導体層の順に電流が流れ、活性層１５で発光再結合により光が生じる。活性層１５からの発光は、半導体発光素子１０の外部に取り出される。 In the semiconductor light emitting device 10 of this embodiment, when a voltage is applied between the cathode electrodes 20 and 21 and the anode electrodes 22 and 23, the buried semiconductor layer 18, the tunnel junction layer 17, the p-type semiconductor layer 16, the active layer 15, A current flows through the n-type nanowire layer 14 and the n-type semiconductor layer in that order, and light is generated by radiative recombination in the active layer 15 . Light emitted from the active layer 15 is extracted to the outside of the semiconductor light emitting device 10 .

また、本実施形態の半導体発光素子１０では、活性層１５がｎ型ナノワイヤ層１４よりも外周に形成され、さらにその外周にトンネル接合層１７が形成され、埋込半導体層１８で埋め込まれている。したがって、アノード電極２２，２３から注入された電流は、埋込半導体層１８からトンネル接合層１７を経由してトンネル電流としてｐ型半導体層１６の側壁から活性層１５に注入される。また、柱状半導体層の上部においては、ｎ型の埋込半導体層１８と接触しているｐ型半導体層１６の上面に対しては逆バイアスとなり、さらに除去領域１９では埋込半導体層１８が除去されているため、ｐ型半導体層１６の上面には電流注入が生じない。トンネル接合層１７を介したトンネル電流による電流注入は抵抗が小さく、良好に電流注入を行うことができる。また、ｎ型の半導体層である埋込半導体層１８はｐ型の半導体層よりも電流が拡散しやすいため、良好に柱状半導体層の側面で底面近傍まで電流を拡散させて、トンネル接合層１７全体から電流注入を行うことができる。 In addition, in the semiconductor light emitting device 10 of this embodiment, the active layer 15 is formed on the outer periphery of the n-type nanowire layer 14, and the tunnel junction layer 17 is formed on the outer periphery thereof, and is embedded with the buried semiconductor layer 18. . Therefore, the current injected from the anode electrodes 22 and 23 is injected from the sidewall of the p-type semiconductor layer 16 into the active layer 15 as a tunnel current from the buried semiconductor layer 18 via the tunnel junction layer 17 . In addition, in the upper part of the columnar semiconductor layer, the upper surface of the p-type semiconductor layer 16 in contact with the n-type buried semiconductor layer 18 is reverse biased, and the buried semiconductor layer 18 is removed in the removal region 19 . Therefore, no current is injected into the upper surface of the p-type semiconductor layer 16 . The current injection by the tunnel current through the tunnel junction layer 17 has a small resistance and can be carried out satisfactorily. In addition, since the buried semiconductor layer 18, which is an n-type semiconductor layer, diffuses current more easily than a p-type semiconductor layer, the current is favorably diffused from the side surface of the columnar semiconductor layer to the vicinity of the bottom surface, and the tunnel junction layer 17 is formed. Current injection can be done from the whole.

これにより、アノード電極２２，２３から注入された電流は、柱状半導体層の上面ではなく側面全体から良好にｐ型半導体層１６に注入され、活性層１５に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。 As a result, the current injected from the anode electrodes 22 and 23 is well injected into the p-type semiconductor layer 16 not from the upper surface of the columnar semiconductor layer but from the entire side surface of the columnar semiconductor layer, and the current is well injected into the active layer 15, resulting in a high It is possible to realize current density and improve external quantum efficiency.

また、ｎ型ナノワイヤ層１４の側面は選択成長により形成されたｍ面となっているため、その外周に形成された活性層１５とｐ型半導体層１６も互いにｍ面で接触している。ｍ面は無極性面であり分極が生じないため活性層１５での発光効率も高く、しかも六角柱の側面全てがｍ面であることから半導体発光素子１０の発光効率を向上させることができる。さらに、柱状半導体層の高さを５００ｎｍ以上にまで大きくすると、活性層１５の体積を従来の半導体発光素子よりも３～１０倍程度まで増加させることができ、注入キャリア密度を低減して効率ドループを大幅に低減できる。 In addition, since the side surfaces of the n-type nanowire layer 14 are m-planes formed by selective growth, the active layer 15 and the p-type semiconductor layer 16 formed on the outer periphery are also in contact with each other on the m-planes. Since the m-plane is a nonpolar plane and does not cause polarization, the luminous efficiency in the active layer 15 is high, and since all the side surfaces of the hexagonal prism are m-planes, the luminous efficiency of the semiconductor light-emitting device 10 can be improved. Furthermore, when the height of the columnar semiconductor layer is increased to 500 nm or more, the volume of the active layer 15 can be increased to about 3 to 10 times that of the conventional semiconductor light emitting device, and the density of injected carriers is reduced, resulting in an efficient droop. can be greatly reduced.

さらに、埋込半導体層１８は活性層１５よりもバンドギャップの大きい材料で構成されているため、ＩＴＯ等で柱状半導体層に対して電流注入を行う場合と比較して、埋込半導体層１８での光吸収を著しく低下させることができる。これにより、活性層１５で生じた光の半導体発光素子１０内部での吸収を抑制し、半導体発光素子１０外部に光を取り出す外部量子効率を向上させることが可能となる。 Furthermore, since the embedded semiconductor layer 18 is made of a material having a bandgap larger than that of the active layer 15, the embedded semiconductor layer 18 is less likely to inject current into the columnar semiconductor layer using ITO or the like. can significantly reduce the light absorption of As a result, the absorption of light generated in the active layer 15 inside the semiconductor light emitting device 10 can be suppressed, and the external quantum efficiency for extracting light to the outside of the semiconductor light emitting device 10 can be improved.

以上に述べたように、本実施形態の半導体発光素子１０およびその製造方法では、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。 As described above, in the semiconductor light emitting device 10 and the manufacturing method thereof according to the present embodiment, the embedded semiconductor layer 18 and the tunnel junction layer 17 are partly removed in the removed region 19, so that all the semiconductor layers are removed. The p-type semiconductor layer 16 can be activated after it has been grown, preventing hydrogen from being taken in by re-growth after the activation process, and improving the activation rate of the p-type semiconductor layer 16 in the columnar semiconductor layer. Is possible.

（第２実施形態）
次に、本発明の第２実施形態について図３を用いて説明する。第１実施形態と重複する内容は説明を省略する。図３は、第２実施形態に係る半導体発光素子３０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、除去領域１９において活性層１５の一部まで除去する点が第１実施形態と異なっている。 (Second embodiment)
Next, a second embodiment of the invention will be described with reference to FIG. The description of the content that overlaps with the first embodiment is omitted. FIG. 3 is an enlarged schematic diagram showing the structure of the columnar semiconductor layer portion of the semiconductor light emitting device 30 according to the second embodiment. This embodiment differs from the first embodiment in that the active layer 15 is partially removed in the removal region 19 .

図３に示すように、本実施形態の半導体発光素子３０でも、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。 As shown in FIG. 3, in the semiconductor light emitting device 30 of this embodiment as well, the growth substrate 11, the underlying layer 12, the mask 13, the n-type nanowire layer 14, the active layer 15, the p-type semiconductor layer 16, A tunnel junction layer 17 and a buried semiconductor layer 18 are provided, and a removed region 19 is formed by removing a portion of the columnar semiconductor layer.

本実施形態の半導体発光素子３０では、除去領域１９において埋込半導体層１８からトンネル接合層１７、ｐ型半導体層１６および活性層１５まで除去されており、少なくとも一部のｐ型半導体層１６が露出されている。図３では活性層１５の上面まで除去した例を示しているが、さらに下方のｎ型ナノワイヤ層１４の一部まで除去するとしてもよい。 In the semiconductor light emitting device 30 of the present embodiment, the embedded semiconductor layer 18, the tunnel junction layer 17, the p-type semiconductor layer 16 and the active layer 15 are removed in the removed region 19, and at least a part of the p-type semiconductor layer 16 is removed. exposed. Although FIG. 3 shows an example in which the upper surface of the active layer 15 is removed, a part of the lower n-type nanowire layer 14 may also be removed.

本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。 Also in the present embodiment, since the buried semiconductor layer 18 and the tunnel junction layer 17 are partly removed in the removal region 19, the p-type semiconductor layer 16 can be activated after all the semiconductor layers are grown. It is possible to prevent hydrogen from being taken in by re-growth after the activation treatment and improve the activation rate of the p-type semiconductor layer 16 in the columnar semiconductor layer.

また、柱状半導体層の上面に形成された活性層１５まで除去しているため、発光に寄与する活性層１５は柱状半導体層の側面に設けられた部分のみであり、ｍ面での高効率な発光を高めることができる。 In addition, since the active layer 15 formed on the upper surface of the columnar semiconductor layer is also removed, the active layer 15 contributing to light emission is only the portion provided on the side surface of the columnar semiconductor layer, and the m-plane efficiency is high. Luminescence can be enhanced.

（第３実施形態）
次に、本発明の第３実施形態について図４を用いて説明する。第１実施形態と重複する内容は説明を省略する。図４は、第３実施形態に係る半導体発光素子４０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、アノード電極２２，２３を形成する領域に柱状半導体層を形成していない点が第１実施形態と異なっている。 (Third Embodiment)
Next, a third embodiment of the invention will be described with reference to FIG. The description of the content that overlaps with the first embodiment is omitted. FIG. 4 is a schematic diagram showing an enlarged structure of a columnar semiconductor layer portion of a semiconductor light emitting device 40 according to the third embodiment. This embodiment differs from the first embodiment in that no columnar semiconductor layer is formed in the regions where the anode electrodes 22 and 23 are to be formed.

図４に示すように、本実施形態の半導体発光素子４０でも、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。本実施形態では、アノード電極２２，２３はマスク１３上に形成されており、アノード電極２２の一部が埋込半導体層１８の側面および上面にまで延伸して延伸部２４が形成されている。 As shown in FIG. 4, in the semiconductor light emitting device 40 of this embodiment as well, the growth substrate 11, the underlying layer 12, the mask 13, the n-type nanowire layer 14, the active layer 15, the p-type semiconductor layer 16, A tunnel junction layer 17 and a buried semiconductor layer 18 are provided, and a removed region 19 is formed by removing a portion of the columnar semiconductor layer. In this embodiment, the anode electrodes 22 and 23 are formed on the mask 13 , and a part of the anode electrode 22 extends to the side surface and upper surface of the buried semiconductor layer 18 to form the extended portion 24 .

延伸部２４は、アノード電極２２の一部が埋込半導体層１８の側面から上面にまで延伸して形成された部分であり、埋込半導体層１８とオーミック接触する金属材料で構成されている。延伸部２４が埋込半導体層１８とオーミック接触していることで、埋込半導体層１８の側面および上面においてから電流注入することができる。図４ではアノード電極２２，２３に隣接する領域にのみ延伸部２４を形成した例を示したが、埋込半導体層１８の上面全体に渡って延伸部２４を形成するとしてもよい。また、延伸部２４を埋込半導体層１８の側面にのみ形成するとしてもよい。 The extending portion 24 is a portion formed by extending a part of the anode electrode 22 from the side surface to the upper surface of the embedded semiconductor layer 18 , and is made of a metal material that makes ohmic contact with the embedded semiconductor layer 18 . Since the extending portion 24 is in ohmic contact with the embedded semiconductor layer 18 , current can be injected from the side surface and upper surface of the embedded semiconductor layer 18 . Although FIG. 4 shows an example in which the extending portion 24 is formed only in the regions adjacent to the anode electrodes 22 and 23 , the extending portion 24 may be formed over the entire upper surface of the embedded semiconductor layer 18 . Alternatively, the extending portion 24 may be formed only on the side surface of the embedded semiconductor layer 18 .

図５は、半導体発光素子４０の製造方法を示す模式図であり、図５（ａ）はマスク形成工程、図５（ｂ）はナノワイヤ成長工程、図５（ｃ）は成長工程、図５（ｄ）は除去工程、図５（ｅ）は電極形成工程を示している。 5A and 5B are schematic diagrams showing a method for manufacturing the semiconductor light-emitting device 40. FIG. 5A is a mask forming step, FIG. 5B is a nanowire growing step, FIG. 5d) shows the removing step, and FIG. 5(e) shows the electrode forming step.

図５（ａ）に示すマスク工程では、成長基板１１上にバッファ層、下地層１２を成長させ、下地層１２上にスパッタ法でＳｉＯ２からなるマスク１３を堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、開口部を形成する。このとき、カソード電極２０，２１とアノード電極２２，２３を形成する領域には開口部を形成せず、マスク１３で覆ったままとする。 In the mask process shown in FIG. 5A, a buffer layer and an underlying layer 12 are grown on a growth substrate 11, a mask 13 made of SiO 2 is deposited on the underlying layer 12 by sputtering, and a nanoimprinting lithography is performed. A fine pattern forming method is used to form the openings. At this time, the regions where the cathode electrodes 20 and 21 and the anode electrodes 22 and 23 are to be formed are left covered with the mask 13 without forming openings.

次に図５（ｂ）に示すナノワイヤ成長工程では、開口部から露出した下地層１２上にｎ型ナノワイヤ層１４を成長させる。次に図５（ｃ）に示す成長工程では、ｎ型ナノワイヤ層１４の側面および上面に、活性層１５、ｐ型半導体層１６、トンネル接合層１７を順次成長させる。次に、埋込半導体層１８を成長させ、トンネル接合層１７の外周および上面を埋込半導体層１８で埋める。 Next, in the nanowire growth step shown in FIG. 5B, the n-type nanowire layer 14 is grown on the underlying layer 12 exposed from the opening. Next, in the growth step shown in FIG. 5C, an active layer 15, a p-type semiconductor layer 16, and a tunnel junction layer 17 are sequentially grown on the side and top surfaces of the n-type nanowire layer . Next, the buried semiconductor layer 18 is grown to fill the outer periphery and top surface of the tunnel junction layer 17 with the buried semiconductor layer 18 .

次に図５（ｄ）に示す除去工程では、選択的にドライエッチングにより埋込半導体層１８、トンネル接合層１７およびｐ型半導体層１６の一部を除去し、ｐ型半導体層１６の上面を露出させて除去領域１９を形成する。また、カソード電極２０，２１を形成する領域では、マスク１３を除去して下地層１２の上面を露出させる。除去工程後に、ｐ型半導体層１６が露出した状態でアニールし、ｐ型半導体層１６とトンネル接合層１７に取り込まれた水素を離脱させてｐ型半導体層１６とトンネル接合層１７を活性化させる活性化工程を実施する。 Next, in the removing step shown in FIG. 5D, the embedded semiconductor layer 18, the tunnel junction layer 17 and a part of the p-type semiconductor layer 16 are selectively removed by dry etching, and the upper surface of the p-type semiconductor layer 16 is removed. A removal region 19 is formed by exposing. Also, in the regions where the cathode electrodes 20 and 21 are to be formed, the mask 13 is removed to expose the upper surface of the underlying layer 12 . After the removing step, annealing is performed in a state where the p-type semiconductor layer 16 is exposed, hydrogen taken into the p-type semiconductor layer 16 and the tunnel junction layer 17 is released, and the p-type semiconductor layer 16 and the tunnel junction layer 17 are activated. An activation step is performed.

最後に図５（ｅ）に示す電極形成工程では、下地層１２の表面にカソード電極２０，２１を形成し、マスク１３上にアノード電極２２，２３を形成する。このとき、アノード電極２２の一部が埋込半導体層１８の側面および上面の一部を覆うようにパターニングをすることで、延伸部２４が形成される。 Finally, in the electrode forming step shown in FIG. 5E, cathode electrodes 20 and 21 are formed on the surface of the base layer 12, and anode electrodes 22 and 23 are formed on the mask 13. Next, as shown in FIG. At this time, the extended portion 24 is formed by patterning so that a portion of the anode electrode 22 covers a portion of the side surface and the upper surface of the embedded semiconductor layer 18 .

本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。 Also in the present embodiment, since the buried semiconductor layer 18 and the tunnel junction layer 17 are partly removed in the removal region 19, the p-type semiconductor layer 16 can be activated after all the semiconductor layers are grown. It is possible to prevent hydrogen from being taken in by re-growth after the activation treatment and improve the activation rate of the p-type semiconductor layer 16 in the columnar semiconductor layer.

また、アノード電極２２，２３の下方に柱状半導体層が設けられていないため、アノード電極２２，２３で光が遮られる領域で発光が生じることがなく、注入した電流による発光を効率的に外部に取り出すことができる。また、アノード電極２２，２３が活性層１５よりも下方に形成されているため、柱状半導体層で生じた発光がアノード電極２２，２３で遮られることを防止し、外部量子効率を向上させることができる。 In addition, since no columnar semiconductor layer is provided under the anode electrodes 22 and 23, light emission does not occur in the region where the light is blocked by the anode electrodes 22 and 23, and light emission due to the injected current can be efficiently emitted to the outside. can be taken out. In addition, since the anode electrodes 22 and 23 are formed below the active layer 15, it is possible to prevent the light emitted from the columnar semiconductor layers from being blocked by the anode electrodes 22 and 23, thereby improving the external quantum efficiency. can.

（第４実施形態）
次に、本発明の第４実施形態について図６を用いて説明する。第１実施形態と重複する内容は説明を省略する。図６は、第４実施形態に係る半導体発光素子５０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、除去領域１９において柱状半導体層の上部に絶縁膜２６が形成されており、絶縁膜２６と埋込半導体層１８を覆って透明電極２５が形成されている点が第１実施形態と異なっている。 (Fourth embodiment)
Next, a fourth embodiment of the invention will be described with reference to FIG. The description of the content that overlaps with the first embodiment is omitted. FIG. 6 is an enlarged schematic diagram showing the structure of the columnar semiconductor layer portion of the semiconductor light emitting device 50 according to the fourth embodiment. In this embodiment, the insulating film 26 is formed on the upper portion of the columnar semiconductor layer in the removal region 19, and the transparent electrode 25 is formed covering the insulating film 26 and the embedded semiconductor layer 18, which is the difference from the first embodiment. is different from

図６に示すように、本実施形態の半導体発光素子５０は、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。また、除去領域１９内において柱状半導体層を構成しているｎ型ナノワイヤ層１４、活性層１５、ｐ型半導体層１６およびトンネル接合層１７の上部には絶縁膜２６が形成されており、絶縁膜２６と埋込半導体層１８を覆うように透明電極２５が形成されている。 As shown in FIG. 6, the semiconductor light emitting device 50 of this embodiment includes a growth substrate 11, an underlying layer 12, a mask 13, an n-type nanowire layer 14, an active layer 15, a p-type semiconductor layer 16, A tunnel junction layer 17 and a buried semiconductor layer 18 are provided, and a removed region 19 is formed by removing a portion of the columnar semiconductor layer. In addition, an insulating film 26 is formed on the n-type nanowire layer 14, the active layer 15, the p-type semiconductor layer 16 and the tunnel junction layer 17, which constitute the columnar semiconductor layers in the removed region 19. A transparent electrode 25 is formed to cover 26 and the embedded semiconductor layer 18 .

透明電極２５は、埋込半導体層１８とオーミック接触するとともに、活性層１５で発光した光を透過する電極であり、例えばＩＴＯや金属多層膜を用いることができる。透明電極２５はアノード電極２２の一部が延伸して形成されたものであり、アノード電極２２，２３が形成された領域の埋込半導体層１８上から、埋込半導体層１８の側面を経て除去領域１９全域を覆って形成されている。透明電極２５の形成には、公知のスパッタ法やＥＢ蒸着法を用いることができる。 The transparent electrode 25 is an electrode that is in ohmic contact with the embedded semiconductor layer 18 and that transmits light emitted from the active layer 15. For example, ITO or a metal multilayer film can be used. The transparent electrode 25 is formed by extending a part of the anode electrode 22, and is removed from the embedded semiconductor layer 18 in the region where the anode electrodes 22 and 23 are formed through the side surface of the embedded semiconductor layer 18. It is formed to cover the entire region 19 . A known sputtering method or EB vapor deposition method can be used to form the transparent electrode 25 .

絶縁膜２６は、除去領域１９内の柱状半導体層上に設けられた絶縁材料からなる層であり、例えばＡｌＮやＳｉＯ２、ＳｉＮ等を用いることができる。絶縁膜２６上には透明電極２５が形成されているが、透明電極２５と柱状半導体層の間に絶縁膜２６が挿入されているため、柱状半導体層の上面からは電流が注入されない。 The insulating film 26 is a layer made of an insulating material provided on the columnar semiconductor layer in the removal region 19, and can be made of AlN, SiO 2 , SiN, or the like, for example. A transparent electrode 25 is formed on the insulating film 26, but since the insulating film 26 is inserted between the transparent electrode 25 and the columnar semiconductor layer, current is not injected from the upper surface of the columnar semiconductor layer.

本実施形態の半導体発光素子５０では、アノード電極２２，２３から供給された電流は、アノード電極２２，２３の直下に位置する埋込半導体層１８からだけではなく、透明電極２５を介して除去領域１９内の埋込半導体層１８からも注入される。したがって、柱状半導体層の側面に対して良好に電流を拡散させて、複数の柱状半導体層に含まれる活性層１５に対して電流を注入することができる。また、絶縁膜２６を設けていることで、柱状半導体層の上面から活性層１５への電流注入を抑制し、側面からの電流注入を促進して発光効率を向上することができる。 In the semiconductor light emitting device 50 of the present embodiment, the current supplied from the anode electrodes 22 and 23 is not only from the buried semiconductor layer 18 located directly below the anode electrodes 22 and 23, but also passes through the transparent electrode 25 to the removed area. It is also implanted from the buried semiconductor layer 18 in 19 . Therefore, the current can be diffused satisfactorily to the side surfaces of the columnar semiconductor layers, and the current can be injected into the active layers 15 included in the plurality of columnar semiconductor layers. In addition, since the insulating film 26 is provided, it is possible to suppress the current injection from the upper surface of the columnar semiconductor layer to the active layer 15 and promote the current injection from the side surface, thereby improving the luminous efficiency.

また本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。 Also in this embodiment, since the embedded semiconductor layer 18 and the tunnel junction layer 17 are partly removed in the removal region 19, the activation of the p-type semiconductor layer 16 is performed after all the semiconductor layers are grown. It is possible to prevent hydrogen from being taken in by re-growth after the activation treatment and improve the activation rate of the p-type semiconductor layer 16 in the columnar semiconductor layer.

（第５実施形態）
次に、本発明の第５実施形態について図７を用いて説明する。第１実施形態と重複する内容は説明を省略する。図７は、第５実施形態に係る半導体発光素子６０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、ｎ型ナノワイヤ層１４の最上部に高抵抗層２７が形成されている点が第１実施形態と異なっている。 (Fifth embodiment)
Next, a fifth embodiment of the invention will be described with reference to FIG. The description of the content that overlaps with the first embodiment is omitted. FIG. 7 is an enlarged schematic diagram showing the structure of the columnar semiconductor layer portion of the semiconductor light emitting device 60 according to the fifth embodiment. This embodiment differs from the first embodiment in that a high resistance layer 27 is formed on the top of the n-type nanowire layer 14 .

図７に示すように、本実施形態の半導体発光素子６０は、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、高抵抗層２７と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。また、除去領域１９の上面を覆うように透明電極２５が形成されている。 As shown in FIG. 7, a semiconductor light emitting device 60 of this embodiment includes a growth substrate 11, an underlying layer 12, a mask 13, an n-type nanowire layer 14, a high resistance layer 27, an active layer 15, and a p It comprises a semiconductor layer 16, a tunnel junction layer 17, and a buried semiconductor layer 18, and a removed region 19 is formed by removing part of the columnar semiconductor layer. A transparent electrode 25 is formed so as to cover the upper surface of the removal region 19 .

高抵抗層２７は、ｎ型ナノワイヤ層１４の最上部に設けられた層であり、ｎ型ナノワイヤ層１４よりも抵抗が大きく形成された半導体材料で構成されている。高抵抗層２７を構成する半導体材料は、ｎ型ナノワイヤ層１４と同じ組成であってもよく、異なる組成であってもよい。また高抵抗層２７は、ノンドープで形成してもよく、ｐ型不純物をドープした層としてもよい。 The high resistance layer 27 is a layer provided on the top of the n-type nanowire layer 14 and is made of a semiconductor material having a higher resistance than the n-type nanowire layer 14 . The semiconductor material forming the high resistance layer 27 may have the same composition as the n-type nanowire layer 14 or may have a different composition. Also, the high resistance layer 27 may be formed as a non-doped layer or as a layer doped with a p-type impurity.

高抵抗層２７としてｎ型ナノワイヤ層１４と同じ組成の半導体材料を用いる場合には、ｎ型ナノワイヤ層１４の成長工程の最後に、ｎ型不純物材料であるＳｉの原料供給を停止することや、ｐ型不純物材料であるＭｇの原料を供給することで、高抵抗層２７を成長することができる。 When a semiconductor material having the same composition as that of the n-type nanowire layer 14 is used as the high-resistance layer 27, at the end of the growth process of the n-type nanowire layer 14, the raw material supply of Si, which is an n-type impurity material, is stopped, The high-resistance layer 27 can be grown by supplying a raw material of Mg, which is a p-type impurity material.

本実施形態の半導体発光素子６０では、アノード電極２２，２３から供給された電流は、アノード電極２２，２３の直下に位置する埋込半導体層１８からだけではなく、透明電極２５を介して除去領域１９内の埋込半導体層１８からも注入される。したがって、柱状半導体層の側面に対して良好に電流を拡散させて、複数の柱状半導体層に含まれる活性層１５に対して電流を注入することができる。また、ｎ型ナノワイヤ層１４の最上部に高抵抗層２７を設けていることで、柱状半導体層の上面から活性層１５への電流注入を抑制し、側面からの電流注入を促進して発光効率を向上することができる。 In the semiconductor light emitting device 60 of the present embodiment, the current supplied from the anode electrodes 22 and 23 is not only from the embedded semiconductor layer 18 located directly below the anode electrodes 22 and 23, but also passes through the transparent electrode 25 to the removed region. It is also implanted from the buried semiconductor layer 18 in 19 . Therefore, the current can be diffused satisfactorily to the side surfaces of the columnar semiconductor layers, and the current can be injected into the active layers 15 included in the plurality of columnar semiconductor layers. In addition, by providing the high resistance layer 27 on the top of the n-type nanowire layer 14, the current injection from the top surface of the columnar semiconductor layer to the active layer 15 is suppressed, and the current injection from the side surface is promoted to increase the luminous efficiency. can be improved.

また本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。 Also in this embodiment, since the embedded semiconductor layer 18 and the tunnel junction layer 17 are partly removed in the removal region 19, the activation of the p-type semiconductor layer 16 is performed after all the semiconductor layers are grown. It is possible to prevent hydrogen from being taken in by re-growth after the activation treatment and improve the activation rate of the p-type semiconductor layer 16 in the columnar semiconductor layer.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, but can be modified in various ways within the scope of the claims, and can be obtained by appropriately combining technical means disclosed in different embodiments. is also included in the technical scope of the present invention.

１０，３０，４０，５０，６０…半導体発光素子
１１…成長基板
１２…下地層
１３…マスク
１４…ｎ型ナノワイヤ層
１５…活性層
１６…ｐ型半導体層
１７…トンネル接合層
１８…埋込半導体層
１９…除去領域
２０…カソード電極
２２…アノード電極
２４…延伸部
２５…透明電極
２６…絶縁膜
２７…高抵抗層 DESCRIPTION OF SYMBOLS 10, 30, 40, 50, 60... Semiconductor light emitting element 11... Growth substrate 12... Base layer 13... Mask 14... N-type nanowire layer 15... Active layer 16... P-type semiconductor layer 17... Tunnel junction layer 18... Buried semiconductor Layer 19 Removal area 20 Cathode electrode 22 Anode electrode 24 Extension part 25 Transparent electrode 26 Insulating film 27 High resistance layer

Claims (8)

成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、
前記柱状半導体層は、中心にｎ型ナノワイヤ層が形成され、前記ｎ型ナノワイヤ層よりも外周に活性層が形成され、前記活性層よりも外周にｐ型半導体層が形成され、前記ｐ型半導体層よりも外周にトンネル接合層が形成されており、
前記柱状半導体層の少なくとも一部に、前記埋込半導体層から前記トンネル接合層の一部まで除去された除去領域が設けられていることを特徴とする半導体発光素子。 A semiconductor light emitting device comprising a growth substrate, a columnar semiconductor layer formed on the growth substrate, and a buried semiconductor layer covering the columnar semiconductor layer,
The columnar semiconductor layer has an n-type nanowire layer formed in the center, an active layer formed around the n-type nanowire layer, a p-type semiconductor layer formed around the active layer, and the p-type semiconductor layer. A tunnel junction layer is formed on the outer periphery of the layer,
A semiconductor light-emitting device, wherein at least part of the columnar semiconductor layer is provided with a removed region obtained by removing part of the tunnel junction layer from the embedded semiconductor layer. 請求項１に記載の半導体発光素子であって、
前記柱状半導体層を複数備え、前記除去領域が複数の前記柱状半導体層にわたって設けられていることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1,
A semiconductor light-emitting device comprising a plurality of the columnar semiconductor layers, wherein the removal region is provided over the plurality of the columnar semiconductor layers. 請求項１または２に記載の半導体発光素子であって、
前記除去領域は、前記ｐ型半導体層の一部まで除去されていることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1 or 2,
A semiconductor light-emitting device, wherein the removed region includes a portion of the p-type semiconductor layer removed. 請求項１または２に記載の半導体発光素子であって、
前記除去領域は、前記活性層の一部まで除去されていることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1 or 2,
A semiconductor light-emitting device, wherein the removed region includes a part of the active layer. 請求項１または２に記載の半導体発光素子であって、
前記除去領域は、前記ｎ型ナノワイヤ層の一部まで除去されていることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1 or 2,
The semiconductor light-emitting device, wherein the removed region is partially removed from the n-type nanowire layer. 請求項１から５の何れか一つに記載の半導体発光素子であって、
前記除去領域上に絶縁膜が形成され、前記埋込半導体層の少なくとも一部および前記除去領域を覆って透明電極が形成されていることを特徴とする半導体発光素子。 The semiconductor light emitting device according to any one of claims 1 to 5,
A semiconductor light emitting device, wherein an insulating film is formed on the removed region, and a transparent electrode is formed covering at least part of the embedded semiconductor layer and the removed region. 請求項１から６の何れか一つに記載の半導体発光素子であって、
前記ｎ型ナノワイヤ層の最上部に高抵抗層が形成されていることを特徴とする半導体発光素子。 The semiconductor light emitting device according to any one of claims 1 to 6,
A semiconductor light emitting device, wherein a high resistance layer is formed on top of the n-type nanowire layer. 成長基板上に開口部を有するマスク層を形成するマスク工程と、選択成長を用いて前記開口部に柱状半導体層を形成する成長工程と、前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有し、
前記成長工程は、ｎ型ナノワイヤ層を形成する工程と、前記ｎ型ナノワイヤ層よりも外側に活性層を形成する工程と、前記活性層よりも外側にｐ型半導体層を形成する工程と、前記ｐ型半導体層よりも外側にトンネル接合層を形成する工程を含み、
前記埋込工程後に、前記柱状半導体層の少なくとも一部に前記埋込半導体層から前記トンネル接合層の一部まで除去して除去領域を形成する除去工程と、
前記除去工程後に、前記ｐ型半導体層をアニールする活性化工程を有することを特徴とする半導体発光素子の成長方法。 a masking step of forming a mask layer having an opening on a growth substrate; a growth step of forming a columnar semiconductor layer in the opening using selective growth; an embedding step of growing an embedded semiconductor layer;
The growth step includes forming an n-type nanowire layer, forming an active layer outside the n-type nanowire layer, forming a p-type semiconductor layer outside the active layer, and Forming a tunnel junction layer outside the p-type semiconductor layer,
a removal step of removing from the embedded semiconductor layer to a portion of the tunnel junction layer in at least a portion of the columnar semiconductor layer to form a removal region after the embedding step;
A method for growing a semiconductor light emitting device, comprising an activation step of annealing the p-type semiconductor layer after the removing step.
JP2019164083A 2019-09-10 2019-09-10 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device Active JP7236078B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019164083A JP7236078B2 (en) 2019-09-10 2019-09-10 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
US17/015,732 US11462659B2 (en) 2019-09-10 2020-09-09 Semiconductor light emitting device and manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019164083A JP7236078B2 (en) 2019-09-10 2019-09-10 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2021044329A JP2021044329A (en) 2021-03-18
JP7236078B2 true JP7236078B2 (en) 2023-03-09

Family

ID=74864267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164083A Active JP7236078B2 (en) 2019-09-10 2019-09-10 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP7236078B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022182009A (en) * 2021-05-27 2022-12-08 株式会社小糸製作所 Semiconductor light-emitting element and manufacturing method for the semiconductor light-emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140246647A1 (en) 2013-01-29 2014-09-04 Samsung Electronics Co., Ltd. Nanostructure light emitting device and method of manufacturing the same
JP2016518703A (en) 2013-03-15 2016-06-23 グロ アーベーＧｌｏ Ａｂ Two-step method of depositing transparent conductive film and method of manufacturing GaN nanowire device
JP2018190794A (en) 2017-04-28 2018-11-29 日亜化学工業株式会社 Light-emitting element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6947386B2 (en) * 2017-06-29 2021-10-13 学校法人 名城大学 Semiconductor light emitting element and manufacturing method of semiconductor light emitting element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140246647A1 (en) 2013-01-29 2014-09-04 Samsung Electronics Co., Ltd. Nanostructure light emitting device and method of manufacturing the same
JP2016518703A (en) 2013-03-15 2016-06-23 グロ アーベーＧｌｏ Ａｂ Two-step method of depositing transparent conductive film and method of manufacturing GaN nanowire device
JP2018190794A (en) 2017-04-28 2018-11-29 日亜化学工業株式会社 Light-emitting element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mizuki Terazawa et al.，Hybrid simulation of light extraction efficiency in multi-quantum-shell (MQS) NW (nanowire) LED with a current diffusion layer，Japanese Journal of Applied Physics，日本，2019年05月14日，Vol.58, SCCC17，pp.1-5

Also Published As

Publication number Publication date
JP2021044329A (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US7187007B2 (en) Nitride semiconductor device and method of manufacturing the same
JP6947386B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
US20050056850A1 (en) GaN based semiconductor light emitting device and method of making the same
JP2008182275A (en) Nitride semiconductor light-emitting element
US11682691B2 (en) Light-emitting device
JP2014096460A (en) Ultraviolet semiconductor light emitting element and manufacturing method thereof
US20100259184A1 (en) Light-emitting device
KR101650720B1 (en) Nanorod-based semiconductor light emitting device and method of manufacturing the same
JP7236078B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP6008284B2 (en) Semiconductor ultraviolet light emitting device
JP7336767B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
US20230369534A1 (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
US11462659B2 (en) Semiconductor light emitting device and manufacturing method of semiconductor light emitting device
JP5396049B2 (en) Light emitting device and manufacturing method thereof
JPH11354843A (en) Fabrication of group iii nitride quantum dot structure and use thereof
JP2023010073A (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
JP2023009782A (en) Semiconductor light emitting element and method for manufacturing semiconductor emitting light element
WO2022249873A1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP5492117B2 (en) Nitride semiconductor multilayer structure, method of manufacturing the same, and nitride semiconductor device
JP7319559B2 (en) Nitride semiconductor light emitting device
WO2024190641A1 (en) Semiconductor light emitting element and method for producing semiconductor light emitting element
WO2023282178A1 (en) Semiconductor light-emitting element, vehicle lamp, and method for manufacturing semiconductor light-emitting element
CN114664985A (en) Nitride semiconductor light emitting device
JPH07326794A (en) Group iii nitride semiconductor light emitting element
KR20120061404A (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220616

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230216

R150 Certificate of patent or registration of utility model

Ref document number: 7236078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150