JP6921219B2 - 分散制御システム - Google Patents
分散制御システム Download PDFInfo
- Publication number
- JP6921219B2 JP6921219B2 JP2019547853A JP2019547853A JP6921219B2 JP 6921219 B2 JP6921219 B2 JP 6921219B2 JP 2019547853 A JP2019547853 A JP 2019547853A JP 2019547853 A JP2019547853 A JP 2019547853A JP 6921219 B2 JP6921219 B2 JP 6921219B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- control device
- input
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15008—Identify connected I-O and store in address table
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25232—DCS, distributed control system, decentralised control unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Description
この発明は、複数の制御装置、およびプロセスＩＯマスタ機器を備えた分散制御システムに関するものである。
プラント制御を行う分散制御システムにおいて、処理速度の高速化、信頼性の向上、およびシステム構成の柔軟性向上が要求されている。
これに対応するために、複数のＣＰＵと、調停メモリと、プログラムメモリと、入出力装置とで構成され、１つのプログラムを複数のＣＰＵが分割して処理するコントローラが開示されている（例えば、特許文献１）。
また、複数のＣＰＵにシーケンスプログラムを１回路単位に読み出し実行する機能を持たせ、バスをバス競合管理回路で管理し、プログラムの実行を実行管理テーブルで管理することで、複数のＣＰＵでシーケンスプログラムを並列処理するコントローラが開示されている（例えば、特許文献２）。
また、複数のＣＰＵにシーケンスプログラムを１回路単位に読み出し実行する機能を持たせ、バスをバス競合管理回路で管理し、プログラムの実行を実行管理テーブルで管理することで、複数のＣＰＵでシーケンスプログラムを並列処理するコントローラが開示されている（例えば、特許文献２）。
しかし、特許文献１、２開示発明では、コントローラとそれに接続されるプロセスＩＯマスタ機器と入出力対象機器（センサ／アクチュエータ）の組合せを柔軟に変更する方法は開示されていない。このため、制御装置間で入力データを共有する場合や出力するアクチュエータを変更する場合、外線でのハードウエア変更が必要となり、柔軟に対応できないという問題があった。
この発明は、上記の問題を解決するためになされたものであり、制御装置間で入力データを共有する場合や出力するアクチュエータを変更する場合に柔軟に対応できる分散制御システムを提供することを目的とする。
この発明に係る分散制御システムは、複数の制御装置と、制御装置間で共有され、各制御装置から出力されるデータを保存する領域を有する出力データメモリと出力権限テーブルとを備えるプロセスＩＯマスタ機器と、プロセスＩＯマスタ機器に接続され、かつセンサおよびアクチュエータに接続された複数のプロセスＩＯモジュールとを備え、出力権限テーブルは、領域およびアクチュエータに対応するアドレス毎にどの制御装置の出力データを採用するかを決定する権限を付与するものである。
この発明に係る分散制御システムは、制御装置間で共有され、各制御装置から出力されるデータを保存する領域を有する出力データメモリと出力権限テーブルとを備えるプロセスＩＯマスタ機器と、センサおよびアクチュエータに接続された複数のプロセスＩＯモジュールとを備え、出力権限テーブルは、アクチュエータに対応するアドレス毎にどの制御装置の出力データを採用するかを決定する権限を付与するものである。このため、制御装置間で入力信号を共有し、出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できる。
実施の形態１．
実施の形態１は、複数の制御装置と、制御装置間で共有され各制御装置から出力されるデータを保存する領域を有する出力データメモリと出力権限テーブルとを備えるプロセスＩＯマスタ機器と、センサおよびアクチュエータに接続された複数のプロセスＩＯモジュールとを備え、出力権限テーブルは、アクチュエータに対応するアドレス毎にどの制御装置の出力データを採用するかを決定する権限を付与する分散制御システムに関するものである。
実施の形態１は、複数の制御装置と、制御装置間で共有され各制御装置から出力されるデータを保存する領域を有する出力データメモリと出力権限テーブルとを備えるプロセスＩＯマスタ機器と、センサおよびアクチュエータに接続された複数のプロセスＩＯモジュールとを備え、出力権限テーブルは、アクチュエータに対応するアドレス毎にどの制御装置の出力データを採用するかを決定する権限を付与する分散制御システムに関するものである。
以下、実施の形態１に係る分散制御システムの構成および動作について、分散制御システムの構成図である図１、プロセスＩＯマスタ機器の内部構成図である図２、および出力権限テーブルの機能説明図である図３−図７に基づいて説明する。
まず、実施の形態１の分散制御システムの全体構成を図１に基づいて説明する。
分散制御システム１は、主要構成要素として、制御装置、プロセスＩＯマスタ機器、プロセスＩＯモジュール、およびセンサ／アクチュエータを備える。
具体的には、図１において、分散制御システム１は、第１Ａ制御装置１１、第１Ｂ制御装置１２、第２制御装置２０、プロセスＩＯマスタ機器３１、プロセスＩＯモジュール１００〜１１０およびセンサ／アクチュエータ２００〜２１０から構成される。
なお、図１において、第１Ａ制御装置は１ＡＣＵ（ＣＯＮＴＲＯＬ ＵＮＩＴ）、第１Ｂ制御装置は１ＢＣＵ、第２制御装置は２ＣＵと記載している。図２以降も、同様である。
また、プロセスＩＯモジュール１００〜１１０を個別に区別する必要がない場合は、適宜プロセスＩＯモジュール１００と記載する。センサ／アクチュエータ２００〜２１０についても、個別に区別する必要がない場合は、適宜センサ／アクチュエータ２００と記載する。
分散制御システム１は、主要構成要素として、制御装置、プロセスＩＯマスタ機器、プロセスＩＯモジュール、およびセンサ／アクチュエータを備える。
具体的には、図１において、分散制御システム１は、第１Ａ制御装置１１、第１Ｂ制御装置１２、第２制御装置２０、プロセスＩＯマスタ機器３１、プロセスＩＯモジュール１００〜１１０およびセンサ／アクチュエータ２００〜２１０から構成される。
なお、図１において、第１Ａ制御装置は１ＡＣＵ（ＣＯＮＴＲＯＬ ＵＮＩＴ）、第１Ｂ制御装置は１ＢＣＵ、第２制御装置は２ＣＵと記載している。図２以降も、同様である。
また、プロセスＩＯモジュール１００〜１１０を個別に区別する必要がない場合は、適宜プロセスＩＯモジュール１００と記載する。センサ／アクチュエータ２００〜２１０についても、個別に区別する必要がない場合は、適宜センサ／アクチュエータ２００と記載する。
第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０とプロセスＩＯマスタ機器３１とは、システムバスもしくはネットワークで接続されている。
プロセスＩＯマスタ機器３１とプロセスＩＯモジュール１００〜１１０とは、フィールドバスで接続されている。プロセスＩＯモジュール１００〜１１０とセンサ／アクチュエータ２００〜２１０とは、それぞれプロセス信号線で接続されている。
プロセスＩＯマスタ機器３１とプロセスＩＯモジュール１００〜１１０とは、フィールドバスで接続されている。プロセスＩＯモジュール１００〜１１０とセンサ／アクチュエータ２００〜２１０とは、それぞれプロセス信号線で接続されている。
プロセスＩＯマスタ機器３１は、プロセスＩＯモジュール１００〜１１０の各センサから入力される入力データを格納する入力データメモリ４０を有する。
プロセスＩＯマスタ機器３１は、プロセスＩＯモジュール１００〜１１０の各アクチュエータへ出力する出力データを格納する出力データメモリ５０を有する。
さらに、プロセスＩＯマスタ機器３１は、どの制御装置からの出力データを実際アクチュエータに出力するかを決定する出力権限を設定する出力権限テーブル６０を有する。
プロセスＩＯマスタ機器３１は、プロセスＩＯモジュール１００〜１１０の各アクチュエータへ出力する出力データを格納する出力データメモリ５０を有する。
さらに、プロセスＩＯマスタ機器３１は、どの制御装置からの出力データを実際アクチュエータに出力するかを決定する出力権限を設定する出力権限テーブル６０を有する。
図１において、第１Ａ制御装置１１、第１Ｂ制御装置１２は、いずれか一方が制御系、もう一方は待機系という二重化冗長構成をとっている。一方、第２制御装置２０は一重化構成、すなわち単体動作している。
これは、システム例であり、制御装置の台数、組合せはこれに限るものではない。
これは、システム例であり、制御装置の台数、組合せはこれに限るものではない。
次に図２に基づいて、プロセスＩＯマスタ機器３１の内部構成、具体的には入力データメモリ４０、出力データメモリ５０、および出力権限テーブル６０の構成について説明する。
図２において、入力データメモリ４０は、実入力領域４１を備え、各領域はアドレスＸα〜Ｘα＋ｎ、アドレスＸβ〜Ｘβ＋ｎ、およびアドレスＸγ〜Ｘγ＋ｎに区分されている。
なお、ｎはシステムによって異なり任意であるが、図２ではｎ＝３としている。
また、図２では、実入力領域を実入力と記載している。
プロセスＩＯモジュール１００〜１１０のセンサとの対応としては、例えば、プロセスＩＯモジュール１００のセンサをアドレスＸα〜Ｘα＋３、プロセスＩＯモジュール１０１のセンサをアドレスＸβ〜Ｘβ＋３、また、プロセスＩＯモジュール１０２のセンサをアドレスＸγ〜Ｘγ＋３に対応させることができる。
図２において、入力データメモリ４０は、実入力領域４１を備え、各領域はアドレスＸα〜Ｘα＋ｎ、アドレスＸβ〜Ｘβ＋ｎ、およびアドレスＸγ〜Ｘγ＋ｎに区分されている。
なお、ｎはシステムによって異なり任意であるが、図２ではｎ＝３としている。
また、図２では、実入力領域を実入力と記載している。
プロセスＩＯモジュール１００〜１１０のセンサとの対応としては、例えば、プロセスＩＯモジュール１００のセンサをアドレスＸα〜Ｘα＋３、プロセスＩＯモジュール１０１のセンサをアドレスＸβ〜Ｘβ＋３、また、プロセスＩＯモジュール１０２のセンサをアドレスＸγ〜Ｘγ＋３に対応させることができる。
図２において、出力データメモリ５０は、第１Ａ制御装置領域５１、第１Ｂ制御装置領域５２、第２制御装置領域５３、および実出力領域５４を備える。
図２では、第１Ａ制御装置領域を１ＡＣＵと、第１Ｂ制御装置領域を１ＢＣＵと、第２制御装置領域を２ＣＵと、および実出力領域を実出力と記載している。
第１Ａ制御装置領域５１〜実出力領域５４は、アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎに区分されている。
ｎはシステムによって異なり任意であるが、図２ではｎ＝３としている。
図２では、第１Ａ制御装置領域を１ＡＣＵと、第１Ｂ制御装置領域を１ＢＣＵと、第２制御装置領域を２ＣＵと、および実出力領域を実出力と記載している。
第１Ａ制御装置領域５１〜実出力領域５４は、アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎに区分されている。
ｎはシステムによって異なり任意であるが、図２ではｎ＝３としている。
出力権限テーブル６０は、出力権限領域６１を備え、この出力権限領域６１は、アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎに区分されている。
図２では、出力権限領域を出力権限と記載している。
この出力権限領域６１に設定された出力権限は、実出力領域５４のアドレス毎にどの制御装置（ここでは、第１Ａ制御装置１１および第１Ｂ制御装置１２の制御系側、あるいは第２制御装置２０）の出力データを採用して、実出力データとするか、もしくはホールド（ＨＯＬＤ）するかを決めるものである。
出力権限テーブル６０は、アクチュエータに対応するアドレス毎の出力データ決定の権限を付与するものであるが、本実施の形態１では、理解を容易にするため、出力権限領域６１を３つのグループ（アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎ）にまとめている。
この実出力データを決める仕組みを備えることで、実際にプロセスＩＯモジュール１００のアクチュエータに出力する制御装置を容易に切り替えることが可能になる。
図２では、出力権限領域を出力権限と記載している。
この出力権限領域６１に設定された出力権限は、実出力領域５４のアドレス毎にどの制御装置（ここでは、第１Ａ制御装置１１および第１Ｂ制御装置１２の制御系側、あるいは第２制御装置２０）の出力データを採用して、実出力データとするか、もしくはホールド（ＨＯＬＤ）するかを決めるものである。
出力権限テーブル６０は、アクチュエータに対応するアドレス毎の出力データ決定の権限を付与するものであるが、本実施の形態１では、理解を容易にするため、出力権限領域６１を３つのグループ（アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎ）にまとめている。
この実出力データを決める仕組みを備えることで、実際にプロセスＩＯモジュール１００のアクチュエータに出力する制御装置を容易に切り替えることが可能になる。
次に、入力データメモリ４０の実入力領域４１、および出力データメモリ５０の第１Ａ制御装置領域５１〜実出力領域５４と、各制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、第２制御装置２０）およびプロセスＩＯモジュール１００〜１１０との関係を説明する。
プロセスＩＯモジュール１００〜１１０のセンサから入力された入力データは、入力データメモリ４０内の実入力領域４１に格納される。
この入力データは各制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、第２制御装置２０）で読み出し可能である。
プロセスＩＯモジュール１００〜１１０のセンサから入力された入力データは、入力データメモリ４０内の実入力領域４１に格納される。
この入力データは各制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、第２制御装置２０）で読み出し可能である。
プロセスＩＯモジュール１００〜１１０のアクチュエータへ出力される実出力データは、出力データメモリ５０内の実出力領域５４に格納される。
プロセスＩＯモジュール１００〜１１０のアクチュエータとの対応としては、例えば、プロセスＩＯモジュール１００のアクチュエータをアドレスＹα〜Ｙα＋３、プロセスＩＯモジュール１０１のアクチュエータをアドレスＹβ〜Ｙβ＋３、また、プロセスＩＯモジュール１０２のアクチュエータをアドレスＹγ〜Ｙγ＋３に対応させることができる。
プロセスＩＯモジュール１００〜１１０のアクチュエータとの対応としては、例えば、プロセスＩＯモジュール１００のアクチュエータをアドレスＹα〜Ｙα＋３、プロセスＩＯモジュール１０１のアクチュエータをアドレスＹβ〜Ｙβ＋３、また、プロセスＩＯモジュール１０２のアクチュエータをアドレスＹγ〜Ｙγ＋３に対応させることができる。
次に、出力権限テーブル６０の機能を、具体的設定例で図３〜図７に基づいて説明する。
まず、通常動作状態を図３で説明する。なお、第１Ａ制御装置１１、第１Ｂ制御装置１２の内、第１Ａ制御装置１１を制御系とし、第１Ｂ制御装置１２を待機系としている。また、第１Ａ制御装置１１が制御系であるとの情報は、プロセスＩＯマスタ機器に通知されているものとする。
まず、通常動作状態を図３で説明する。なお、第１Ａ制御装置１１、第１Ｂ制御装置１２の内、第１Ａ制御装置１１を制御系とし、第１Ｂ制御装置１２を待機系としている。また、第１Ａ制御装置１１が制御系であるとの情報は、プロセスＩＯマスタ機器に通知されているものとする。
図３において、出力権限領域６１のアドレスＹα〜Ｙα＋３の権限は第１制御装置に設定され、アドレスＹβ〜Ｙβ＋３の権限は第２制御装置に設定され、アドレスＹγ〜Ｙγ＋３の権限は第１制御装置に設定されている。
先に説明したように、出力権限の設定が第１制御装置の場合は、第１Ａ制御装置１１および第１Ｂ制御装置１２の内、どちらが制御系側の装置かの情報を別に受け取り、制御系側の出力データを採用する。このため、従来の待機冗長構成と変わらない動作が可能である。
先に説明したように、出力権限の設定が第１制御装置の場合は、第１Ａ制御装置１１および第１Ｂ制御装置１２の内、どちらが制御系側の装置かの情報を別に受け取り、制御系側の出力データを採用する。このため、従来の待機冗長構成と変わらない動作が可能である。
図３において、第１Ａ制御装置１１および第１Ｂ制御装置１２からの出力データは、アドレスＹα〜Ｙα＋３において１．０、アドレスＹβ〜Ｙβ＋３において２．０、アドレスＹγ〜Ｙγ＋３において５．０となっている。
また、第２制御装置２０からの出力データは、アドレスＹα〜Ｙα＋３において０．０、アドレスＹβ〜Ｙβ＋３において３．０、アドレスＹγ〜Ｙγ＋３において４．０となっている。
また、第２制御装置２０からの出力データは、アドレスＹα〜Ｙα＋３において０．０、アドレスＹβ〜Ｙβ＋３において３．０、アドレスＹγ〜Ｙγ＋３において４．０となっている。
出力権限領域６１の各アドレスの出力権限の設定に従って、実出力領域５４の各アドレスには、以下のようにデータが設定されている。
すなわち、アドレスＹα〜Ｙα＋３には第１Ａ制御装置１１の出力である１．０が採用され、アドレスＹβ〜Ｙβ＋３には第２制御装置２０の出力である３．０が採用され、アドレスＹγ〜Ｙγ＋３には、第１Ａ制御装置１１の出力である５．０が採用されている。
すなわち、アドレスＹα〜Ｙα＋３には第１Ａ制御装置１１の出力である１．０が採用され、アドレスＹβ〜Ｙβ＋３には第２制御装置２０の出力である３．０が採用され、アドレスＹγ〜Ｙγ＋３には、第１Ａ制御装置１１の出力である５．０が採用されている。
次に、出力権限テーブル６０の機能、すなわち、実出力データとして採用する出力元の制御装置を切替える方法を図４〜図７に基づいて説明する。ここでは、第１Ａ制御装置１１、あるいは第１Ｂ制御装置１２からの出力データを実出力データとしていたものを、第２制御装置２０からの出力データを実出力データに切り替える例を説明する。
図４に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の権限をホールドに変更する（ステップ１）。これに従い、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは未更新（＊Ａ１）となる。
図４に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の権限をホールドに変更する（ステップ１）。これに従い、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは未更新（＊Ａ１）となる。
次に、第２制御装置２０の制御ロジックを書き換え、データを出力するように変更する（ステップ２）。
図５に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の出力権限はホールドのままで、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは未更新（＊Ａ１）のままである。しかし、第２制御装置２０からの出力データは、アドレスＹα〜Ｙα＋３において０．０から０．７に変化している。
図５に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の出力権限はホールドのままで、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは未更新（＊Ａ１）のままである。しかし、第２制御装置２０からの出力データは、アドレスＹα〜Ｙα＋３において０．０から０．７に変化している。
次に、第１Ａ制御装置１１および第１Ｂ制御装置１２の制御ロジックを書き換える（ステップ３）。
図６に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の出力権限はホールドのままで、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは未更新（＊Ａ１）のままである。
図６に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の出力権限はホールドのままで、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは未更新（＊Ａ１）のままである。
次に、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３をホールドから第２制御装置２０の出力採用に変更する（ステップ４）。
図７に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の出力権限が第２制御装置２０に変更されたため、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは第２制御装置２０からの出力データが採用され、１．１に更新（＊Ａ２）されている。
図７に示すように、出力権限テーブル６０の出力権限領域アドレスＹα〜Ｙα＋３の出力権限が第２制御装置２０に変更されたため、実出力領域５４のアドレスＹα〜Ｙα＋３に対応する実出力データは第２制御装置２０からの出力データが採用され、１．１に更新（＊Ａ２）されている。
実施の形態１の分散制御システム１は、制御ロジックを備え制御演算を行う制御装置と出力制御を行うプロセスＩＯマスタを分離しているため、制御演算を不必要に停止することなく、アクチュエータに出力する制御装置の変更を容易に行うことができる。
したがって、この分散制御システム１では、二重化あるいは一重化構成の各制御装置間でプロセスＩＯモジュールを共有する構成としているが、各制御装置で見ると、従来の構成、すなわち分散制御装置毎にプロセスＩＯマスタ機器を備えたシステムと同様のシステム設計ができ、ユーザの使い勝手は悪くならない。
したがって、この分散制御システム１では、二重化あるいは一重化構成の各制御装置間でプロセスＩＯモジュールを共有する構成としているが、各制御装置で見ると、従来の構成、すなわち分散制御装置毎にプロセスＩＯマスタ機器を備えたシステムと同様のシステム設計ができ、ユーザの使い勝手は悪くならない。
以上説明したように、実施の形態１の分散制御システムは、複数の制御装置と、制御装置間で共有され各制御装置から出力されるデータを保存する領域を有する出力データメモリと出力権限テーブルとを備えるプロセスＩＯマスタ機器と、センサおよびアクチュエータに接続された複数のプロセスＩＯモジュールとを備え、出力権限テーブルは、アクチュエータに対応するアドレス毎にどの制御装置の出力データを採用するかを決定する権限を付与する分散制御システムに関するものである。したがって、制御装置間で入力信号を共有し、出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できる。
実施の形態２．
実施の形態１の分散制御システムでは、出力権限テーブルはアドレス毎に出力権限を設定する構成としていたが、実施の形態２の分散制御システムでは、出力権限テーブルをブロック単位で出力権限を設定する構成としたものである。
実施の形態１の分散制御システムでは、出力権限テーブルはアドレス毎に出力権限を設定する構成としていたが、実施の形態２の分散制御システムでは、出力権限テーブルをブロック単位で出力権限を設定する構成としたものである。
実施の形態２の分散制御システムの全体構成は、実施の形態１と基本的に同じ構成（図１）である。出力権限テーブルの説明図である図８に基づいて、実施の形態１との差異を中心に説明する。
図８において、実施の形態１の図１、図２と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するため、分散制御システム２０１としている。
図８において、実施の形態１の図１、図２と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するため、分散制御システム２０１としている。
図８（ａ）は、実施の形態１の図７で説明した出力権限テーブル６０の説明図である。アドレス毎に出力権限が設定されている。具体的には、出力権限領域６１のアドレスＹα〜Ｙα＋３の出力権限は第２制御装置に設定され、アドレスＹβ〜Ｙβ＋３の出力権限は第２制御装置に設定され、アドレスＹγ〜Ｙγ＋３の出力権限は第１制御装置に設定されている。
ここで、例えば、アドレスＹα〜Ｙα＋３の出力権限は第２制御装置に設定されている全体（固まり）をプロセスＩＯモジュールひとつと捉えることができる。これを図８（ａ）の図中の記号＊Ｂ１で表している。
ここで、例えば、アドレスＹα〜Ｙα＋３の出力権限は第２制御装置に設定されている全体（固まり）をプロセスＩＯモジュールひとつと捉えることができる。これを図８（ａ）の図中の記号＊Ｂ１で表している。
図８（ｂ）は、実施の形態２の出力権限テーブル６０の説明図である。権限領域６２は、アドレス部、サイズ部、および出力権限部を有する。
ここでは、理解しやすいように、実施の形態１の図７で説明した出力権限テーブル６０（すなわち、図８（ａ））に対応させた例を記載している。
具体的には、アドレスＹαのサイズは４であり、出力権限は第２制御装置に設定されている。アドレスＹβのサイズは４であり、出力権限は第２制御装置に設定されている。アドレスＹγのサイズは４であり、出力権限は第１制御装置に設定されている。
すなわち、出力権限テーブル６０を複数のアドレス（例えば、Ｙα〜Ｙα＋３）をまとめたブロック単位としている。
ここでは、理解しやすいように、実施の形態１の図７で説明した出力権限テーブル６０（すなわち、図８（ａ））に対応させた例を記載している。
具体的には、アドレスＹαのサイズは４であり、出力権限は第２制御装置に設定されている。アドレスＹβのサイズは４であり、出力権限は第２制御装置に設定されている。アドレスＹγのサイズは４であり、出力権限は第１制御装置に設定されている。
すなわち、出力権限テーブル６０を複数のアドレス（例えば、Ｙα〜Ｙα＋３）をまとめたブロック単位としている。
以上説明したように、実施の形態２の分散制御システムは、出力権限テーブルをブロック単位で出力権限を設定する構成としたものである。したがって、実施の形態２の分散制御システムは、実施の形態１と同様に、制御装置間で入力信号を共有し、出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できる。さらに、出力権限テーブルの大きさを削減でき、ハードウェアリソースを小さくすることができる。
実施の形態３．
実施の形態３の分散制御システムは、実施の形態１の分散制御システムに、センサから入力された入力データを変更する入力データ変更機構を設け、制御装置で取得する構成としたものである。
実施の形態３の分散制御システムは、実施の形態１の分散制御システムに、センサから入力された入力データを変更する入力データ変更機構を設け、制御装置で取得する構成としたものである。
以下、実施の形態３の分散制御システムについて、入力データ変更機構の説明図である図９、図１０に基づいて、実施の形態１との差異を中心に説明する。
図９、図１０において、実施の形態１の図１、図２と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するため、分散制御システム３０１としている。
図９、図１０において、実施の形態１の図１、図２と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するため、分散制御システム３０１としている。
まず、分散制御システム３０１の入力データ変更機構３１０の構成を図９に基づいて説明する。
入力データ変更機構３１０は、入力データメモリ４０、入力処理テーブル７０、および入力データ変更器７５を備える。
入力データ変更機構３１０は、入力データメモリ４０、入力処理テーブル７０、および入力データ変更器７５を備える。
入力データメモリ４０は、実入力領域４１を備え、実入力領域４１はアドレスＸα〜Ｘα＋３、アドレスＸβ〜Ｘβ＋３、およびアドレスＸγ〜Ｘγ＋３に区分されている。アドレスＸα〜Ｘα＋３には、プロセスＩＯモジュール１００のセンサからのデータが入力される。アドレスＸβ〜Ｘβ＋３には、プロセスＩＯモジュール１０１のセンサからのデータが入力され、アドレスＸγ〜Ｘγ＋３にはプロセスＩＯモジュール１０２のセンサからのデータが入力される。
なお、図では、実入力領域を実入力と記載している。また図では、プロセスＩＯモジュール１００をＩＯ１００と、プロセスＩＯモジュール１０１をＩＯ１０１と、プロセスＩＯモジュール１０２をＩＯ１０２と記載している。
そして、実入力領域４１に入力されたセンサ／アクチュエータ２０１〜２１０のセンサからのデータは、第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０にそれぞれ読み込まれる。
なお、図では、実入力領域を実入力と記載している。また図では、プロセスＩＯモジュール１００をＩＯ１００と、プロセスＩＯモジュール１０１をＩＯ１０１と、プロセスＩＯモジュール１０２をＩＯ１０２と記載している。
そして、実入力領域４１に入力されたセンサ／アクチュエータ２０１〜２１０のセンサからのデータは、第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０にそれぞれ読み込まれる。
入力処理テーブル７０は、入力処理領域７２としてアドレス部、サイズ部、および入力処理部を有する。入力データメモリ４０の実入力領域４１の構成に対応したブロック単位としている。具体的には、アドレスＸαのサイズは４であり、入力処理は有効に設定されている。アドレスＸβのサイズは４であり、入力処理はすべて有効、アドレスＸγのサイズは４であり、入力処理は有効に設定されている。
図９は通常状態を表し、入力処理テーブル７０の入力処理は有効に設定されている。この入力処理テーブル７０の入力処理領域７２が有効であるため、プロセスＩＯモジュール１００〜１０２のセンサからの入力データが、入力データメモリ４０の実入力領域４１に展開されている。
図９は通常状態を表し、入力処理テーブル７０の入力処理は有効に設定されている。この入力処理テーブル７０の入力処理領域７２が有効であるため、プロセスＩＯモジュール１００〜１０２のセンサからの入力データが、入力データメモリ４０の実入力領域４１に展開されている。
入力データ変更器７５は、後で説明するように、入力処理テーブル７０の入力処理が無効の場合に、入力データメモリ４０の実入力領域４１の対応するデータを任意の値に変更する。
次にセンサから入力された入力データを変更する要領について、図１０に基づいて説明する。
まず、入力処理テーブル７０のアドレスＸαの入力処理を無効に変更する（ステップ１）。図中において、＊Ｃ１がステップ１に対応する。
これに対応して、入力データメモリ４０の実入力領域４１のアドレスＸα〜Ｘα＋３のデータ（プロセスＩＯモジュール１００のセンサから入力されたデータ）が無効となる（ステップ２）。図中において、＊Ｃ２がステップ２に対応する。
次に、入力データ変更器７５により、プロセスＩＯモジュール１００のセンサからの入力データを任意の値に変更する（ステップ３）。図中において、＊Ｃ３がステップ３に対応する。
図１０においては、例として、アドレスＸαのデータが１．５、アドレスＸα＋１のデータが２．５、アドレスＸα＋２のデータが３．０、アドレスＸα＋３のデータが５．０に変更されている。
これにより、第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０には、プロセスＩＯモジュール１００のセンサから入力されたデータとして、入力データ変更器７５で変更した値が取得される。
まず、入力処理テーブル７０のアドレスＸαの入力処理を無効に変更する（ステップ１）。図中において、＊Ｃ１がステップ１に対応する。
これに対応して、入力データメモリ４０の実入力領域４１のアドレスＸα〜Ｘα＋３のデータ（プロセスＩＯモジュール１００のセンサから入力されたデータ）が無効となる（ステップ２）。図中において、＊Ｃ２がステップ２に対応する。
次に、入力データ変更器７５により、プロセスＩＯモジュール１００のセンサからの入力データを任意の値に変更する（ステップ３）。図中において、＊Ｃ３がステップ３に対応する。
図１０においては、例として、アドレスＸαのデータが１．５、アドレスＸα＋１のデータが２．５、アドレスＸα＋２のデータが３．０、アドレスＸα＋３のデータが５．０に変更されている。
これにより、第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０には、プロセスＩＯモジュール１００のセンサから入力されたデータとして、入力データ変更器７５で変更した値が取得される。
次に、実施の形態３の分散制御システム３０１で説明した入力データ変更機構３１０の有効性について説明する。
プロセスＩＯモジュール１００のセンサから入力データを第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０で使用していた場合を想定する。
試験的に入力値を変更して動作を確認したい場合、制御装置側で入力値を模擬すると、それぞれの制御装置間で動作が一致しない。
しかし、分散制御システム３０１の入力データ変更機構３１０を設けることで、すべての制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０）で同じデータを取得できる。したがって、制御装置間で共有する入力データを用いた試験をより簡単かつ正確に実施でき、試験の効率を向上させることができる。
プロセスＩＯモジュール１００のセンサから入力データを第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０で使用していた場合を想定する。
試験的に入力値を変更して動作を確認したい場合、制御装置側で入力値を模擬すると、それぞれの制御装置間で動作が一致しない。
しかし、分散制御システム３０１の入力データ変更機構３１０を設けることで、すべての制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０）で同じデータを取得できる。したがって、制御装置間で共有する入力データを用いた試験をより簡単かつ正確に実施でき、試験の効率を向上させることができる。
以上の説明では、実施の形態１の分散制御システム１に入力データ変更機構３１０を追加したが、実施の形態２の分散制御システム２０１に入力データ変更機構を追加しても、制御装置間で共有する入力データを用いた試験の効率を向上させることができる。
以上説明したように、実施の形態３の分散制御システムは、実施の形態１の分散制御システムに、センサから入力された入力データを変更する入力データ変更機構を設け、制御装置で取得する構成としたものである。したがって、実施の形態３の分散制御システムは、実施の形態１と同様に、制御装置間で入力信号を共有し、出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できる。さらに、制御装置間で共有する入力データを用いた試験の効率を向上させることができる。
実施の形態４．
実施の形態４の分散制御システムは、実施の形態１の分散制御システムに入力データおよび出力データに時系列の識別データを付与して管理する時系列データ管理機構を設けたものである。
実施の形態４の分散制御システムは、実施の形態１の分散制御システムに入力データおよび出力データに時系列の識別データを付与して管理する時系列データ管理機構を設けたものである。
以下、実施の形態４の分散制御システムについて、時系列データ管理機構の説明図である図１１、時系列データの説明図である図１２、図１３、および時系列データの応用例の説明図である図１４に基づいて、実施の形態１との差異を中心に説明する。図１１〜図１４において、実施の形態１の図１、図２と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するため、分散制御システム４０１としている。
なお、実施の形態１と区別するため、分散制御システム４０１としている。
まず、分散制御システム４０１の時系列データ管理機構４１０の構成を図１１に基づいて説明する。
時系列データ管理機構４１０は、入力データメモリ４０、出力データメモリ５０、出力権限テーブル６０および時系列データ保存部８０を備える。
時系列データ管理機構４１０は、入力データメモリ４０、出力データメモリ５０、出力権限テーブル６０および時系列データ保存部８０を備える。
入力データメモリ４０は、実入力領域４１と、さらに入力用時系列データ４１Ｉを備える。
出力データメモリ５０は、第１Ａ制御装置領域５１、第１Ｂ制御装置領域５２、第２制御装置領域５３、および実出力領域５４を備え、さらに第１Ａ制御装置領域５１から第２制御装置領域５３に対して出力用時系列データ５１Ｉ〜出力用時系列データ５３Ｉを備える。
出力権限テーブル６０は、出力権限領域６１を備え、この出力権限領域６１は、アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎに区分されている。
時系列データ保存部８０は、時系列データが付与された実入力データ、第１Ａ制御装置１１の出力データ、第１Ｂ制御装置１２の出力データ、および第２制御装置２０の出力データを保存する。
時系列の識別データは、プロセスＩＯマスタ機器３１において、入力処理毎にインクリメントされている。なお、図では、時系列の識別データをＩＤと記載している。
出力データメモリ５０は、第１Ａ制御装置領域５１、第１Ｂ制御装置領域５２、第２制御装置領域５３、および実出力領域５４を備え、さらに第１Ａ制御装置領域５１から第２制御装置領域５３に対して出力用時系列データ５１Ｉ〜出力用時系列データ５３Ｉを備える。
出力権限テーブル６０は、出力権限領域６１を備え、この出力権限領域６１は、アドレスＹα〜Ｙα＋ｎ、アドレスＹβ〜Ｙβ＋ｎ、およびアドレスＹγ〜Ｙγ＋ｎに区分されている。
時系列データ保存部８０は、時系列データが付与された実入力データ、第１Ａ制御装置１１の出力データ、第１Ｂ制御装置１２の出力データ、および第２制御装置２０の出力データを保存する。
時系列の識別データは、プロセスＩＯマスタ機器３１において、入力処理毎にインクリメントされている。なお、図では、時系列の識別データをＩＤと記載している。
次に、時系列データ保存部８０で保存する時系列データが付与された入力データおよび出力データの具体例を図１２、図１３で説明する。
図１２は、時系列の識別データ（ここでは１）が付与された第１Ａ制御装置１１に関するデータであり、ある時点の実入力データおよび第１Ａ制御装置１１の出力データがセットで保存される。
図１３は、図１２からある時間が経過した後の時系列の識別データ（ここでは２）が付与された第１Ａ制御装置１１に関するデータであり、この時点の実入力データおよび第１Ａ制御装置１１の出力データがセットで保存される。
図１２は、時系列の識別データ（ここでは１）が付与された第１Ａ制御装置１１に関するデータであり、ある時点の実入力データおよび第１Ａ制御装置１１の出力データがセットで保存される。
図１３は、図１２からある時間が経過した後の時系列の識別データ（ここでは２）が付与された第１Ａ制御装置１１に関するデータであり、この時点の実入力データおよび第１Ａ制御装置１１の出力データがセットで保存される。
次に、時系列データの応用例を図１４に基づいて説明する。
図１４において、時系列データ保存部８０に、例えば、第１Ａ制御装置１１に関するデータとして、時系列の識別データＩＤ１、ＩＤ２、ＩＤ３、・・・に対する実入力データおよび第１Ａ制御装置１１の出力データのセットが保存されている。
図１４では、新しく製作した制御ロジックは、設計通りの機能を有するかどうかを確認している。具体的には、時系列の識別データＩＤ１に対する実入力データを、新しく製作した制御ロジックに入力して、この新制御ロジックの出力と第１Ａ制御装置１１の出力データを比較する。
各時系列の識別データＩＤ２、ＩＤ３・・・に対する実入力データおよび第１Ａ制御装置１１の出力データを用いて、新制御ロジックの機能、すなわち制御動作を検証することができる。
図１４において、時系列データ保存部８０に、例えば、第１Ａ制御装置１１に関するデータとして、時系列の識別データＩＤ１、ＩＤ２、ＩＤ３、・・・に対する実入力データおよび第１Ａ制御装置１１の出力データのセットが保存されている。
図１４では、新しく製作した制御ロジックは、設計通りの機能を有するかどうかを確認している。具体的には、時系列の識別データＩＤ１に対する実入力データを、新しく製作した制御ロジックに入力して、この新制御ロジックの出力と第１Ａ制御装置１１の出力データを比較する。
各時系列の識別データＩＤ２、ＩＤ３・・・に対する実入力データおよび第１Ａ制御装置１１の出力データを用いて、新制御ロジックの機能、すなわち制御動作を検証することができる。
なお、時系列データ保存部８０には、時系列の識別データが付与されたすべてのデータを保存する必要はなく、制御動作の検証を必要とする対象に応じて、必要な制御装置に対して定期的にあるいはランダムに、データを保存することができる。
また、実施の形態４では、時系列データ保存部８０をプロセスＩＯマスタ機器３１内に設けたが、各制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０）内、あるいは分散制御システム４０１の外部に設けることもできる。
また、実施の形態４では、時系列データ保存部８０をプロセスＩＯマスタ機器３１内に設けたが、各制御装置（第１Ａ制御装置１１、第１Ｂ制御装置１２、および第２制御装置２０）内、あるいは分散制御システム４０１の外部に設けることもできる。
以上の説明では、実施の形態１の分散制御システム１に時系列データ管理機構を追加したが、実施の形態２の分散制御システム２０１、または実施の形態３の分散制御システム３０１に時系列データ管理機構を追加してもよい。
以上説明したように、実施の形態４の分散制御システムは、実施の形態１の分散制御システムに、入力データおよび出力データに時系列の識別データを付与して管理する時系列データ管理機構を設けたものである。したがって、実施の形態４の分散制御システムは、実施の形態１と同様に、制御装置間で入力信号を共有し、出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できる。さらに、制御動作の検証を可能とすることができる。
実施の形態５．
実施の形態５の分散制御システムは、実施の形態１の分散制御システムに、制御装置からプロセスＩＯマスタ機器に出力された出力データと、アクチュエータに出力された実出力データとの差分を検出する出力データ差分検出機構を設けたものである。
実施の形態５の分散制御システムは、実施の形態１の分散制御システムに、制御装置からプロセスＩＯマスタ機器に出力された出力データと、アクチュエータに出力された実出力データとの差分を検出する出力データ差分検出機構を設けたものである。
以下、実施の形態５の分散制御システムについて、出力データ差分検出機構の説明図である図１５に基づいて、実施の形態１との差異を中心に説明する。図１５において、実施の形態１の図１、図２と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するため、分散制御システム５０１としている。
なお、実施の形態１と区別するため、分散制御システム５０１としている。
まず、分散制御システム５０１の出力データ差分検出機構５１０の構成を図１５に基づいて説明する。
出力データ差分検出機構５１０は、入力データメモリ４０、出力データメモリ５０、出力権限テーブル６０、比較器９０、および結果保存部９１を備える。
出力データ差分検出機構５１０は、入力データメモリ４０、出力データメモリ５０、出力権限テーブル６０、比較器９０、および結果保存部９１を備える。
入力データメモリ４０は、実入力領域４１と、さらに入力用時系列データ４１Ｉを備える。
出力データメモリ５０は、第１Ａ制御装置領域５１、第１Ｂ制御装置領域５２、第２制御装置領域５３、および実出力領域５４を備え、さらに第１Ａ制御装置領域５１から第２制御装置領域５３に対して出力用時系列データ５１Ｉ〜出力用時系列データ５３Ｉを備える。
出力権限テーブル６０は、出力権限領域６１を備え、この出力権限領域６１は、アドレスＹα〜Ｙα＋３、アドレスＹβ〜Ｙβ＋３、およびアドレスＹγ〜Ｙγ＋３に区分されている。
比較器９０は、実出力領域５４の実出力データと比較対象の制御装置（例えば、第１Ｂ制御装置）の出力データとを比較する。
結果保存部９１は、比較器９０が比較した結果を保存する。
出力データメモリ５０は、第１Ａ制御装置領域５１、第１Ｂ制御装置領域５２、第２制御装置領域５３、および実出力領域５４を備え、さらに第１Ａ制御装置領域５１から第２制御装置領域５３に対して出力用時系列データ５１Ｉ〜出力用時系列データ５３Ｉを備える。
出力権限テーブル６０は、出力権限領域６１を備え、この出力権限領域６１は、アドレスＹα〜Ｙα＋３、アドレスＹβ〜Ｙβ＋３、およびアドレスＹγ〜Ｙγ＋３に区分されている。
比較器９０は、実出力領域５４の実出力データと比較対象の制御装置（例えば、第１Ｂ制御装置）の出力データとを比較する。
結果保存部９１は、比較器９０が比較した結果を保存する。
次に、出力データ差分検出機構５１０の適用例を説明する。
第１Ａ制御装置１１、第１Ｂ制御装置１２は、いずれか一方が制御系、もう一方は待機系という二重化冗長構成をとっている。実施の形態５では、第１Ａ制御装置１１が制御系、第１Ｂ制御装置１２は待機系を想定している。
待機系である第１Ｂ制御装置１２の出力データは、実入力データとしては採用されないため、アクチュエータには出力されない。
したがって、待機系の第１Ｂ制御装置１２に異常があっても、顕在化せず、制御系と待機系とを切り替えたとき（この場合は、第１Ａ制御装置１１を待機系に、第１Ｂ制御装置１２を制御系に切り替えたとき）、異常が顕在化する可能性がある。
第１Ａ制御装置１１、第１Ｂ制御装置１２は、いずれか一方が制御系、もう一方は待機系という二重化冗長構成をとっている。実施の形態５では、第１Ａ制御装置１１が制御系、第１Ｂ制御装置１２は待機系を想定している。
待機系である第１Ｂ制御装置１２の出力データは、実入力データとしては採用されないため、アクチュエータには出力されない。
したがって、待機系の第１Ｂ制御装置１２に異常があっても、顕在化せず、制御系と待機系とを切り替えたとき（この場合は、第１Ａ制御装置１１を待機系に、第１Ｂ制御装置１２を制御系に切り替えたとき）、異常が顕在化する可能性がある。
図１５のように出力データ差分検出機構５１０を用いて、実出力領域５４の実出力データと第１Ｂ制御装置の出力データとを常時比較することで、第１Ｂ制御装置１２の異常を事前に検知することができる。
なお、第１Ａ制御装置１１および第１Ｂ制御装置１２と制御装置２の制御ロジックが異なっている場合は、差異が出るため、出力権限が第１制御装置にあるアドレス領域のみの比較を行う。
また、第１Ａ制御装置１１および第１Ｂ制御装置１２と制御装置２の制御ロジックが同じであるか、一部同じである場合がある。
この場合、出力権限が第１制御装置にあるアドレス領域に対して、実出力領域５４の実出力データと第２制御装置の出力データとを比較することで、第２制御装置２０の異常を事前に検知することができる。したがって、出力権限がない制御装置（いわゆる、待機状態にある制御装置）の異常を常時監視することができる。
さらに、待機状態の制御装置を常時監視し、異常があった場合は、異常を検知したことを、上位システムに通知し、点検および交換を促すことができる。
なお、第１Ａ制御装置１１および第１Ｂ制御装置１２と制御装置２の制御ロジックが異なっている場合は、差異が出るため、出力権限が第１制御装置にあるアドレス領域のみの比較を行う。
また、第１Ａ制御装置１１および第１Ｂ制御装置１２と制御装置２の制御ロジックが同じであるか、一部同じである場合がある。
この場合、出力権限が第１制御装置にあるアドレス領域に対して、実出力領域５４の実出力データと第２制御装置の出力データとを比較することで、第２制御装置２０の異常を事前に検知することができる。したがって、出力権限がない制御装置（いわゆる、待機状態にある制御装置）の異常を常時監視することができる。
さらに、待機状態の制御装置を常時監視し、異常があった場合は、異常を検知したことを、上位システムに通知し、点検および交換を促すことができる。
また、実施の形態５では、結果保存部９１をプロセスＩＯマスタ機器３１内に設けたが、分散制御システム５０１の外部に設けることもできる。
以上の説明では、実施の形態１の分散制御システム１に出力データ差分検出機構を追加したが、実施の形態２から実施の形態４の分散制御システムに出力データ差分検出機構を追加してもよい。
以上説明したように、実施の形態５の分散制御システムは、実施の形態１の分散制御システムに、制御装置からプロセスＩＯマスタ機器に出力された出力データと、アクチュエータに出力された実出力データとの差分を検出する出力データ差分検出機構を設けたものである。したがって、実施の形態５の分散制御システムは、実施の形態１と同様に、制御装置間で入力信号を共有し、出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できる。さらに、待機状態の制御装置の異常を常時監視することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、実施の形態を適宜、変形、省略したりすることが可能である。
この発明は、制御装置間での入力信号共有および出力するアクチュエータの変更に対して外線でのハードウエア変更なしで柔軟に対応できるため、分散制御システムに広く適用できる。
Claims (6)
- 複数の制御装置と、
前記制御装置間で共有され、前記各制御装置から出力されるデータを保存する領域を有する出力データメモリと出力権限テーブルとを備えるプロセスＩＯマスタ機器と、
前記プロセスＩＯマスタ機器に接続され、かつセンサおよびアクチュエータに接続された複数のプロセスＩＯモジュールとを備え、
前記出力権限テーブルは、前記領域および前記アクチュエータに対応するアドレス毎にどの前記制御装置の出力データを採用するかを決定する権限を付与する分散制御システム。 - 前記出力権限テーブルは、前記アドレスを複数まとめたブロック単位でどの前記制御装置の出力データを採用するかを決定する権限を付与する請求項１に記載の分散制御システム。
- 前記センサから入力された入力データを変更する入力データ変更機構を前記プロセスＩＯマスタ機器に設け、
前記入力データ変更機構は、入力データメモリと入力データ変更器とを備え、試験的に前記入力データを変更して動作を確認したい場合、前記入力データ変更器は動作確認対象の前記センサからの入力を無効とした上で、前記無効にした入力に対応する前記入力データメモリ上のデータを任意の値に変更し、
前記入力データ変更機構で変更した前記入力データを前記制御装置で取得する構成とした請求項１あるいは請求項２に記載の分散制御システム。 - 前記センサから入力された入力データおよび前記出力データに時系列の識別データを付与して管理する時系列データ管理機構を前記プロセスＩＯマスタ機器に設けた請求項１あるいは請求項２に記載の分散制御システム。
- 前記入力データおよび前記出力データに時系列の識別データを付与して管理する時系列データ管理機構を前記プロセスＩＯマスタ機器に設けた請求項３に記載の分散制御システム。
- 前記制御装置から前記プロセスＩＯマスタ機器に出力された前記出力データと、前記アクチュエータに出力された実出力データとの差分を検出する出力データ差分検出機構を前記プロセスＩＯマスタ機器に設けた請求項１から請求項５のいずれか１項に記載の分散制御システム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/036946 WO2019073565A1 (ja) | 2017-10-12 | 2017-10-12 | 分散制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019073565A1 JPWO2019073565A1 (ja) | 2020-04-02 |
| JP6921219B2 true JP6921219B2 (ja) | 2021-08-18 |
Family
ID=66100537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019547853A Active JP6921219B2 (ja) | 2017-10-12 | 2017-10-12 | 分散制御システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11531315B2 (ja) |
| EP (1) | EP3696627B1 (ja) |
| JP (1) | JP6921219B2 (ja) |
| CN (1) | CN111164523B (ja) |
| WO (1) | WO2019073565A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111176227B (zh) * | 2019-12-06 | 2021-09-28 | 南京国电南自维美德自动化有限公司 | 一种控制任务与输入输出数据同步触发的实现系统及方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05173985A (ja) * | 1991-12-24 | 1993-07-13 | Matsushita Electric Works Ltd | プログラマブルコントローラ |
| JP3126006B2 (ja) | 1993-03-02 | 2001-01-22 | 株式会社日立製作所 | プログラマブルコントローラ |
| JPH06301409A (ja) | 1993-04-19 | 1994-10-28 | Sharp Corp | 多重化プログラムコントローラ |
| US6618628B1 (en) * | 2000-10-05 | 2003-09-09 | Karl A. Davlin | Distributed input/output control systems and methods |
| JP3939518B2 (ja) * | 2001-09-10 | 2007-07-04 | 株式会社デジタル | 入出力アドレス設定装置、入出力アドレス設定プログラムおよびそれを記録した記録媒体 |
| US7079117B2 (en) * | 2003-05-15 | 2006-07-18 | Analog Devices, Inc. | Analog to digital converter controller |
| US20090076628A1 (en) * | 2007-09-18 | 2009-03-19 | David Mark Smith | Methods and apparatus to upgrade and provide control redundancy in process plants |
| JP4950243B2 (ja) * | 2009-04-13 | 2012-06-13 | 三菱電機株式会社 | プラント監視制御システム |
| KR20110024435A (ko) * | 2009-09-02 | 2011-03-09 | 삼성전자주식회사 | 제어 디바이스, 피제어 디바이스, 제어 시스템, 그리고 제어권한 제공방법 |
| US8615683B2 (en) * | 2011-06-24 | 2013-12-24 | Rockwell Automation Technologies, Inc. | Capturing data during operation of an industrial controller for the debugging of control programs |
| FR2982960B1 (fr) * | 2011-11-22 | 2014-06-27 | Schneider Electric Usa Inc | Adaptation dynamique a des changements dans une topologie de systeme de commande |
| US9720857B2 (en) * | 2012-09-04 | 2017-08-01 | Mitsubishi Electric Corporation | Distributed I/O control system, distributed I/O control method, and master station and slave station for distributed I/O control system |
| US9384857B2 (en) * | 2014-04-30 | 2016-07-05 | International Business Machines Corporation | Error control using threshold based comparison of error signatures |
| WO2016045734A1 (en) | 2014-09-25 | 2016-03-31 | Siemens Aktiengesellschaft | Control apparatus of an automation system |
| JP6560489B2 (ja) * | 2014-11-25 | 2019-08-14 | 株式会社日立製作所 | 制御コントローラおよびその制御方法 |
| JP6602684B2 (ja) | 2016-02-15 | 2019-11-06 | 株式会社東芝 | 制御装置および制御方法 |
| JP6772531B2 (ja) * | 2016-04-28 | 2020-10-21 | オムロン株式会社 | 制御システム、制御方法、制御プログラム、および記録媒体 |
| JP6874438B2 (ja) * | 2017-03-14 | 2021-05-19 | オムロン株式会社 | スレーブ装置、スレーブ装置の制御方法、情報処理プログラム、および記録媒体 |
-
2017
- 2017-10-12 JP JP2019547853A patent/JP6921219B2/ja active Active
- 2017-10-12 US US16/629,200 patent/US11531315B2/en active Active
- 2017-10-12 EP EP17928636.4A patent/EP3696627B1/en active Active
- 2017-10-12 WO PCT/JP2017/036946 patent/WO2019073565A1/ja unknown
- 2017-10-12 CN CN201780095489.7A patent/CN111164523B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019073565A1 (ja) | 2019-04-18 |
| US20210356929A1 (en) | 2021-11-18 |
| EP3696627A1 (en) | 2020-08-19 |
| EP3696627A4 (en) | 2020-09-16 |
| EP3696627B1 (en) | 2023-07-12 |
| US11531315B2 (en) | 2022-12-20 |
| CN111164523A (zh) | 2020-05-15 |
| JPWO2019073565A1 (ja) | 2020-04-02 |
| CN111164523B (zh) | 2023-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10127161B2 (en) | Method for the coexistence of software having different safety levels in a multicore processor system | |
| US20090193158A1 (en) | Storage system, device controller, and improper cable connection determination method | |
| US20070277023A1 (en) | Method For Switching Over Between At Least Two Operating Modes Of A Processor Unit, As Well Corresponding Processor Unit | |
| CN103309344B (zh) | 验证安全关键的交通工具控制系统的完整性的系统和方法 | |
| US9604585B2 (en) | Failure management in a vehicle | |
| US20120304024A1 (en) | Data processing method, data processor and apparatus including a data processor | |
| JP5512383B2 (ja) | 計算機システム | |
| JP2008518309A (ja) | マルチプロセッサシステムにおける同期化のための方法および装置 | |
| JP2010262432A (ja) | 安全制御装置 | |
| US20090044048A1 (en) | Method and device for generating a signal in a computer system having a plurality of components | |
| US20090119540A1 (en) | Device and method for performing switchover operations in a computer system having at least two execution units | |
| JP5564187B2 (ja) | マイクロコントローラおよび自動車電子制御装置 | |
| RU2411570C2 (ru) | Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока | |
| JP6921219B2 (ja) | 分散制御システム | |
| US20150039944A1 (en) | System and Method of High Integrity DMA Operation | |
| CN111684423B (zh) | 确定由若干阵列存储的数据值之间的匹配 | |
| JP2011123756A (ja) | 安全制御装置、及びその安全制御プログラム | |
| CN110955554B (zh) | 故障的处理方法、装置、设备及存储介质 | |
| JP4829821B2 (ja) | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 | |
| US9509633B2 (en) | Multi-switching device and multi-switching method thereof | |
| Ždánsky et al. | Influence of redundancy on safety integrity of SRCS with safety PLC | |
| US20160321149A1 (en) | Computer apparatus and computer mechanism | |
| JP2012160149A (ja) | 二重化回路、半導体装置およびテスト方法 | |
| US20230398955A1 (en) | In-vehicle use control system | |
| JP4117685B2 (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210727 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6921219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |