JP6910434B2 - 符号化方法および装置 - Google Patents

符号化方法および装置 Download PDF

Info

Publication number
JP6910434B2
JP6910434B2 JP2019521017A JP2019521017A JP6910434B2 JP 6910434 B2 JP6910434 B2 JP 6910434B2 JP 2019521017 A JP2019521017 A JP 2019521017A JP 2019521017 A JP2019521017 A JP 2019521017A JP 6910434 B2 JP6910434 B2 JP 6910434B2
Authority
JP
Japan
Prior art keywords
subchannels
subchannel
type assistant
bit
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019521017A
Other languages
English (en)
Other versions
JP2019533946A (ja
Inventor
▲華▼滋 ▲張▼
▲華▼滋 ▲張▼
榕 李
榕 李
悦 周
悦 周
禾佳 ▲羅▼
禾佳 ▲羅▼
公正 ▲張▼
公正 ▲張▼
云▲飛▼ ▲喬▼
云▲飛▼ ▲喬▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2019533946A publication Critical patent/JP2019533946A/ja
Application granted granted Critical
Publication of JP6910434B2 publication Critical patent/JP6910434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013Rate matching, e.g. puncturing or repetition of code symbols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Tires In General (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

本出願は、通信技術に関し、特に、ポーラー(polar)コード符号化方法および装置、ならびにポーラーコード復号方法および装置に関する。
ポーラーコードは、2008年にE.Arikanによって提案された新しいタイプのチャネル符号化である。ポーラーコードは、チャネル分極に基づいて設計されており、チャネル容量を達成するために厳密な数学的方法を通して証明されることができる最初の建設的な符号化方式である。ポーラーコードは線形ブロックコードである。ポーラーコードの生成行列はGNであり、ポーラーコードの符号化処理は
Figure 0006910434
であり、
Figure 0006910434
は長さN(すなわち、コード長)のバイナリ行ベクトルであり、GNはN×N行列であり、
Figure 0006910434
である。ここで、
Figure 0006910434
であり、
Figure 0006910434
はlog2N個の行列F2のクロネッカー(Kronecker)積として定義される。
Figure 0006910434
ポーラーコード符号化処理では、
Figure 0006910434
中のいくつかのビットは、情報を搬送するために使用され、情報ビットと呼ばれ、これらのビットのインデックスセットはAとしてマークされる。他のビットは、受信端部および送信端部によって事前に合意された(固定ビットと呼ばれる)固定値に設定され、これらのビットのインデックスセットはAの相補セットACによって表される。概して、これらの固定ビットは通常0に設定される。固定ビットシーケンスが、受信端部および送信端部によって事前に合意されたようにランダムに設定され得る。したがって、ポーラーコードの符号化出力は
Figure 0006910434
として簡略化され得る。ここで、uA
Figure 0006910434
中の情報ビットセットであり、uAは長さKの行ベクトルであり、言い換えれば、|A|=Kであり、|・|はセット中の要素の量を表し、Kは情報ブロックサイズである。GN(A)は、セットA中のインデックスに対応する行列GN中の行から取得された部分行列であり、GN(A)はK×N行列である。ポーラーコード構築処理は、セットAを選択する処理であり、ポーラーコード性能を決定する。
ポーラーコード性能を改善するために、通常は最初に情報ビット上でチェックプリコーディングが実施され、次いでポーラー符号化が実施される。CRC(Cyclic Redundancy Check、巡回冗長検査)カスケードポーラー符号化およびPC(Parity Check、パリティチェック)カスケードポーラー符号化という、2つの通例のチェックプリコーディング様式がある。CRCビットとPCビットの両方はアシスタントビット(assistant bit)であると考えられ得る。概して、CRCビットは、特殊な情報ビットと通常見なされ、情報ビットよりも信頼できるサブチャネル上に配置されるが、PCビット位置選択はまだ定義されていない。従来技術では、アシスタントビット位置は通常、通常リアルタイムで計算される各サブチャネルの信頼性または行重みに基づいて判定され、これは時間がかかり、迅速な実装に寄与しない。本実施形態は、符号化遅延または復号遅延を低減するために、アシスタントビット位置を迅速に判定するための解決策を提供する。
本出願は、PCビットを含む第2タイプアシスタントビットの位置を迅速に判定するための、ポーラーコード符号化方法および装置、ならびにポーラーコード復号方法および装置を提供する。
本出願の第1の態様は符号化方法を提供する。符号化処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’であり、符号化方法は、
K個の情報ビット、J個の第1タイプアシスタントビット、およびJ’個の第2タイプアシスタントビットを送信するために送信デバイスによってM個のサブチャネルからK’個のサブチャネルを選択するステップであって、K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
J個の第1タイプアシスタントビットに対応するサブチャネルの位置、J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、およびK個の情報ビットに対応するサブチャネルの位置に基づいて送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
送信デバイスによって、符号化されたシーケンスを送るステップと
を含む。
この解決策では、J’個の第2タイプアシスタントビットは、信頼性ランキングもしくはサブチャネル番号ランキングまたは事前記憶された表に基づいて直接選択され、したがって、迅速な位置特定が実装されることができ、符号化遅延および復号遅延が効果的に低減されることができる。
可能な一実装では、N>Mであるとき、本方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択するステップをさらに含む。
可能な一実装では、
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。この方法は、より単純でより直観的である。
可能な一実装では、送信デバイスは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、J’個の番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である。
このテーブルルックアップ様式では、リアルタイム行重み計算および信頼性計算のオーバーヘッドが回避され、符号化処理が加速され、計算オーバーヘッドおよび遅延が低減される。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、K’個のサブチャネルの最小の行重みである。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Hminは、K’個のサブチャネルの最小のハミング重みであり、最小のハミング重みHmin=log2Wminである。
可能な一実装では、Wmin=2t+Dであり、Dは定数であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である。
可能な一実装では、D=0である。
可能な一実装では、送信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、送信デバイスは、K’およびNに基づいてWminを判定し、特に、送信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、事前記憶された表は、Wminと、異なるマザーコード長におけるT個の行重み遷移点と、T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、Tは正の整数である。
可能な一実装では、事前記憶された表は、表4の一部または全部の内容である。
可能な一実装では、Wminが判定された後に、本方法は、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択するステップをさらに含み、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Wminが判定された後に、本方法は、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択するステップをさらに含み、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Nmax=512であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である。
可能な一実装では、送信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、J’個の位置番号に対応するサブチャネルが、J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、Nmax=512であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である。
可能な一実装では、J’個の位置番号に対応するサブチャネル番号はN−Xであり、XはJ’個の位置番号である。
可能な一実装では、第1タイプアシスタントビットはCRCビットである。
可能な一実装では、第2タイプアシスタントビットはPCビットである。
本出願の第2の態様は復号方法を提供する。復号処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’であり、復号方法は、
マザーコード長N、コード長M、および情報ビットの量Kに基づいて、情報ビット、第1タイプアシスタントビット、および第2タイプアシスタントビットの位置を受信デバイスによって判定するステップであって、Nが2の整数乗であり、MおよびKが正の整数である、ステップと、
情報ビット、パンクチャドビット、第1タイプアシスタントビット、および第2タイプアシスタントビットの位置に基づいて、復号されるべきシーケンスを復号するステップと
を含む。
可能な一実装では、N>Mであるとき、本方法は、受信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択するステップをさらに含む。
可能な一実装では、
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。
可能な一実装では、受信デバイスは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、J’個の番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、K’個のサブチャネルの最小の行重みである。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Hminは、K’個のサブチャネルの最小のハミング重みであり、最小のハミング重みHmin=log2Wminである。
可能な一実装では、Wmin=2t+Dであり、Dは定数であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である。
可能な一実装では、D=0である。
可能な一実装では、受信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、受信デバイスは、K’およびNに基づいてWminを判定し、特に、受信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、事前記憶された表は、Wminと、異なるマザーコード長におけるT個の行重み遷移点と、T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、Tは正の整数である。
可能な一実装では、事前記憶された表は、表4の一部または全部の内容である。
可能な一実装では、Wminが判定された後に、本方法は、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択するステップをさらに含み、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Wminが判定された後に、本方法は、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択するステップをさらに含み、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Nmax=512であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である。
可能な一実装では、受信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持の整数化した商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、J’個の位置番号に対応するサブチャネルが、J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、Nmax=512であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である。
可能な一実装では、J’個の位置番号に対応するサブチャネル番号はN−Xであり、XはJ’個の位置番号である。
可能な一実装では、第1タイプアシスタントビットはCRCビットである。
可能な一実装では、第2タイプアシスタントビットはPCビットである。
本出願の第3の態様は符号化装置を提供する。符号化処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’であり、符号化装置は、
符号化されるべきシーケンス上でポーラー符号化を実施するように構成された符号化モジュール41であって、ポーラーコードのマザーコード長がNであり、符号化されるべきシーケンスが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、符号化モジュール41と、
凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール42であって、判定モジュール42が、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成された、判定モジュール42と、
符号化されたシーケンスを送るように構成された送信モジュール43と
を含む。
可能な一実装では、N>Mであるとき、判定モジュールは、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択する。
可能な一実装では、
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。
可能な一実装では、判定モジュールは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、J’個の番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、K’個のサブチャネルの最小の行重みである。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Hminは、K’個のサブチャネルの最小のハミング重みであり、最小のハミング重みHmin=log2Wminである。
可能な一実装では、Wmin=2t+Dであり、Dは定数であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である。
可能な一実装では、D=0である。
可能な一実装では、判定モジュールは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、判定モジュールは、K’およびNに基づいてWminを判定し、特に、判定モジュールは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、事前記憶された表は、Wminと、異なるマザーコード長におけるT個の行重み遷移点と、T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、Tは正の整数である。
可能な一実装では、事前記憶された表は、表4の一部または全部の内容である。
可能な一実装では、Wminを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Wminを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Nmax=512であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である。
可能な一実装では、判定モジュールは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持の整数化した商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、J’個の位置番号に対応するサブチャネルが、J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、Nmax=512であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である。
可能な一実装では、J’個の位置番号に対応するサブチャネル番号はN−Xであり、XはJ’個の位置番号である。
可能な一実装では、第1タイプアシスタントビットはCRCビットである。
可能な一実装では、第2タイプアシスタントビットはPCビットである。
本出願の第4の態様は受信装置を提供する。復号処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’であり、受信装置は、
復号されるべきシーケンスを取得するように構成された取得モジュール51と、
凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール52と、
受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された復号モジュール53と
を含む。
可能な一実装では、N>Mであるとき、判定モジュールは、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択する。
可能な一実装では、
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。
可能な一実装では、判定モジュールは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、J’個の番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、K’個のサブチャネルの最小の行重みである。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Hminは、K’個のサブチャネルの最小のハミング重みであり、最小のハミング重みHmin=log2Wminである。
可能な一実装では、Wmin=2t+Dであり、Dは定数であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である。
可能な一実装では、D=0である。
可能な一実装では、判定モジュールは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、判定モジュールは、K’およびNに基づいてWminを判定し、特に、判定モジュールは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、事前記憶された表は、Wminと、異なるマザーコード長におけるT個の行重み遷移点と、T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、Tは正の整数である。
可能な一実装では、事前記憶された表は、表4の一部または全部の内容である。
可能な一実装では、Wminを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Wminを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Nmax=512であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である。
可能な一実装では、判定モジュールは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、J’個の位置番号に対応するサブチャネルが、J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、Nmax=512であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である。
可能な一実装では、J’個の位置番号に対応するサブチャネル番号はN−Xであり、XはJ’個の位置番号である。
可能な一実装では、第1タイプアシスタントビットはCRCビットである。
可能な一実装では、第2タイプアシスタントビットはPCビットである。
本出願の第5の態様は符号化装置を提供する。符号化処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’であり、符号化装置は、
実行命令を記憶するように構成されたメモリ1101と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ1102であって、プロセッサが、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長がNであり、符号化されるべきシーケンスが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、プロセッサ1102と
を含み、
プロセッサは、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するようにさらに構成され、プロセッサは、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成される。
可能な一実装では、プロセッサがハードウェアによって実装されたとき、メモリは必要とされないことがある。
可能な一実装では、符号化装置の送信機は、符号化されたシーケンスを送るように構成される。
可能な一実装では、N>Mであるとき、プロセッサは、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択する。
可能な一実装では、
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。
可能な一実装では、プロセッサは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、J’個の番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、K’個のサブチャネルの最小の行重みである。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Hminは、K’個のサブチャネルの最小のハミング重みであり、最小のハミング重みHmin=log2Wminである。
可能な一実装では、Wmin=2t+Dであり、Dは定数であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である。
可能な一実装では、D=0である。
可能な一実装では、プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、プロセッサは、K’およびNに基づいてWminを判定し、特に、プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、事前記憶された表は、Wminと、異なるマザーコード長におけるT個の行重み遷移点と、T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、Tは正の整数である。
可能な一実装では、事前記憶された表は、表4の一部または全部の内容である。
可能な一実装では、Wminを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Wminを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Nmax=512であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である。
可能な一実装では、プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、J’個の位置番号に対応するサブチャネルが、J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、Nmax=512であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である。
可能な一実装では、J’個の位置番号に対応するサブチャネル番号はN−Xであり、XはJ’個の位置番号である。
可能な一実装では、第1タイプアシスタントビットはCRCビットである。
可能な一実装では、第2タイプアシスタントビットはPCビットである。
本出願の第6の態様は復号装置を提供する。復号処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’であり、復号装置は、
実行命令を記憶するように構成されたメモリ1201であって、メモリがフラッシュ(フラッシュメモリ)であり得る、メモリ1201と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ1202であって、プロセッサが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成され、プロセッサが、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、プロセッサ1202と
を含む。
可能な一実装では、プロセッサがハードウェアによって実装されたとき、メモリは必要とされないことがある。
可能な一実装では、本装置は、復号されるべき信号または復号されるべきシーケンスを受信するように構成された受信機をさらに含む。
可能な一実装では、N>Mであるとき、プロセッサは、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択する。
可能な一実装では、
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。
可能な一実装では、プロセッサは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、J’個の番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、K’個のサブチャネルの最小の行重みである。
可能な一実装では、J’個の第2タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中のハミング重みHminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Hminは、K’個のサブチャネルの最小のハミング重みであり、最小のハミング重みHmin=log2Wminである。
可能な一実装では、Wmin=2t+Dであり、Dは定数であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である。
可能な一実装では、D=0である。
可能な一実装では、プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、プロセッサは、K’およびNに基づいてWminを判定し、特に、プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、事前記憶された表は、Wminと、異なるマザーコード長におけるT個の行重み遷移点と、T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、Tは正の整数である。
可能な一実装では、事前記憶された表は、表4の一部または全部の内容である。
可能な一実装では、Wminを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Wminを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
可能な一実装では、Nmax=512であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である。
可能な一実装では、プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるT個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、J’個の位置番号に対応するサブチャネルが、J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う。
可能な一実装では、事前記憶された表は、表3の一部または全部の内容である。
可能な一実装では、Nmax=512であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である。
可能な一実装では、Nmax=1024であり、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である。
可能な一実装では、J’個の位置番号に対応するサブチャネル番号はN−Xであり、XはJ’個の位置番号である。
可能な一実装では、第1タイプアシスタントビットはCRCビットである。
可能な一実装では、第2タイプアシスタントビットはPCビットである。
本出願の第7の態様はコンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも1つのプロセッサがコンピュータ実行可能命令を実行したとき、送信デバイスは、第1の態様または第1の態様の様々な実装において提供されるデータ符号化方法を実行する。
本出願の第8の態様はコンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも1つのプロセッサがコンピュータ実行可能命令を実行したとき、受信デバイスは、第2の態様または第2の態様の様々な実装において提供されるデータ復号方法を実行する。
本出願の第9の態様はコンピュータプログラム製品を提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。送信デバイスの少なくとも1つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも1つのプロセッサはコンピュータ実行可能命令を実行し、それにより、送信デバイスは、第1の態様または第1の態様の様々な実装において提供されるデータ符号化方法を実装する。
本出願の第10の態様はコンピュータプログラム製品を提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。受信デバイスの少なくとも1つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも1つのプロセッサはコンピュータ実行可能命令を実行し、それにより、受信デバイスは、第2の態様または第2の態様の様々な実装において提供されるデータ復号方法を実装する。
本出願によるデータ符号化方法またはデータ復号方法のシステムアーキテクチャの概略図である。
本出願によるデータ符号化方法の実施形態1の概略フローチャートである。
本出願によるデータ復号方法の実施形態1の概略フローチャートである。
本出願による符号化装置の一実施形態の概略構造図である。
本出願による受信装置の一実施形態の概略構造図である。
本出願による符号化エンティティ装置の一実施形態の概略構造図である。
本出願による復号エンティティ装置の一実施形態の概略構造図である。
概して、CRCビットは第1タイプアシスタントビットと見なされてよく、PCビットなどは第2タイプアシスタントビットと見なされる。いくつかの場合には、いくつかのCRCビットは第2タイプアシスタントビットと見なされてもよく、これは本明細書では限定されない。
アシスタントビット位置を判定するためにリアルタイム計算および探索を通して最小の行重みWminが判定されたときに引き起こされる遅延を回避するために、本出願は、事前記憶された表に基づいてアシスタントビット位置を判定するための方法を提供する。特に、(分極重み、ガウス近似、および他のタイプの信頼性を含む)信頼性またはサブチャネル番号のみに基づいてアシスタントビットを選択するための方法がさらに使用され得る。特定の実装では、任意選択で、最小のハミング重みが判定され得る。最小のハミング重みHminは、Wminを使用することによって計算され得、具体的には、Hmin=log2Wminであり、したがって、これら2つは本質的に等価である。概して、最小の行重みは、本出願では処理対象として使用されるが、もちろん、最小のハミング重みが処理対象として使用される様式も使用することができる。
本出願の技術的解決策は、WiFiおよび5Gなどの通信システムに適用することができる。図1は、本出願によるデータ送信方法またはデータ受信方法のシステムアーキテクチャの概略図である。図1に示されているように、システムアーキテクチャは、セルラーネットワーク中に(基地局などの)ネットワークデバイスおよび端末を含むか、またはWiFiアクセスポイント、WiFi端末などを含む。ネットワークデバイスの量および端末の量は、この解決策では限定されない。ネットワークデバイスが端末にダウンリンク信号を送信するとき、ポーラー符号化または他のチャネル符号化が実施され得る。ポーラーコード符号化はアップリンク送信においても使用されてもよい。後で提供される方法は、アップリンクデータ送信処理とダウンリンクデータ送信処理の両方において使用することができる。
上記のアーキテクチャでは、ネットワークデバイスは、ネットワーク側の基地局であるかまたは基地局機能を提供することができる別のデバイスであり、端末デバイスに通信サービスを提供する。端末は、ユーザ側でアップリンクおよびダウンリンクデータ対話を実施する必要があるデバイス、たとえば、モバイルフォンまたはタブレットコンピュータである。特に、D2D(英語:Device−to−Device、デバイス間)通信では、ネットワークデバイスは、基地局機能を受け持つ端末でであってもよい。加えて、基地局は、無線アクセスネットワーク(Radio Access Network、RAN)デバイスとも呼ばれ、端末をワイヤレスネットワークに接続するデバイスである。上記のアーキテクチャでは、基地局は、ロングタームエボリューション(Long Term Evolution、LTE)における発展型ノードB(Evolved Node B、eNBもしくはeノードB)、リレー局、もしくはアクセスポイント、または5Gネットワーク中の基地局などであり得る。これは本明細書では限定されない。
図2は、本出願によるポーラー符号化方法の概略フローチャートである。図2に示されているように、図1に示されている概略適用例図に基づいて、ネットワークデバイスと端末の両方が送信デバイスとして使用され得る。本方法は以下のステップを特に含む。
210.マザーコード長N、コード長M、および情報ビット量Kに基づいて情報ビット、パンクチャドビット、CRCビット、およびPCビットの位置を判定し、Nが2の整数乗であり、MおよびKが正の整数である。概して、ここでは、CRCビットは第1タイプアシスタントビットの一例であり、PCビットは第2タイプアシスタントビットの一例である。
いくつかの場合には、送信デバイスは、N、M、およびコードレートRに基づいてこれらのビットの位置を判定することがあり、RはR=K/Mを満たすことに留意されたい。
ステップ210は以下のサブステップにさらに分割され得る。
211.N個のサブチャネルの信頼性順序を取得する:(a)サブチャネル信頼性シーケンスを計算するかまたは取り出し、(b)信頼性によってサブチャネルをランク付けして信頼性ランキングシーケンスQを取得し、Qが、昇順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスである。もちろん、Qは、代替として、降順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスであり得る。概して、昇順のランキングが、本出願における説明のための例として使用される。
212.パンクチャドサブチャネルとして、パンクチャドシーケンスの順序でN−M個のパンクチャドビットに対応するサブチャネルを選択する。このステップは、N>Mであるときのみ実施さる。N=Mであるとき、このステップはスキップされ得る。
213.(a)パラメータを計算するかまたは取り出す:アシスタントビットの行重みWminを判定し、Wminが、(情報ビット、CRCビット、およびPCビットを含む)K’ビットに対応する最小の行重みであり、K’=K+J+J’であり、
(b)パラメータを計算するかまたは取り出す:CRCビットの量JおよびPCビットの量J’を判定する。
214.PCビットおよびCRCビットの位置を判定する。
215.情報ビットを送信するために信頼性の降順でK個のサブチャネルを選択し、パンクチャドビット、PCビット、およびCRCビットの位置がスキップされる。
216.凍結ビットの位置として非パンクチャドサブチャネルのすべての残りの選択されない位置を使用する。
ステップ215とステップ216は交換され得ることに留意されたい。具体的には、凍結ビットの位置が最初に選択され、すなわち、凍結ビットのサブチャネルとして信頼性の昇順でNK’個のサブチャネルが選択され、パンクチャドビット、PCビット、およびCRCビットの位置がスキップされる。非パンクチャドサブチャネルの残りの位置は情報ビットの位置として使用される。
220.符号化されるべき情報ビットシーケンス上でCRC符号化を実施し、取得されたCRCビットをCRCビットの選択された位置に挿入する。
230.第2タイプアシスタントビット(たとえば、PCビット)の値を計算し、選択された位置にPCビットを挿入して、符号化されるべきシーケンスを取得する。
240.符号化されるべきビットシーケンス上でArikanポーラー符号化を実施する。
250.パンクチャドビットの選択された位置に基づいてレートマッチングを実施する。本出願では、パンクチャおよび短縮は区別されないことに留意されたい。これら2つの間の差異は本出願の内容に関係しないので、説明ではパンクチャドビットが使用される。
対応して、図3は、本出願によるポーラー復号方法の概略フローチャートである。図3に示されているように、図1に示されている概略適用例図に基づいて、ネットワークデバイスと端末の両方が受信デバイスとして使用され得る。本方法は以下のステップを特に含む。
310.マザーコード長N、コード長M、および情報ビット量Kに基づいて情報ビット、パンクチャドビット、CRCビット、およびPCビットの位置を判定し、Nが2の整数乗であり、MおよびKが正の整数である。同様に、概して、ここでは、CRCビットは第1タイプアシスタントビットの一例であり、PCビットは第2タイプアシスタントビットの一例である。
いくつかの場合には、受信デバイスは、N、M、およびコードレートRに基づいてこれらのビットの位置を判定することがあり、RはR=K/Mを満たすことに留意されたい。
ステップ310は以下のサブステップにさらに分割され得る。
311.N個のサブチャネルの信頼性順序を取得する:(a)サブチャネル信頼性シーケンスを計算するかまたは取り出し、(b)信頼性ランキングシーケンスQを取得し、Qが、昇順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスである。もちろん、Qは、代替として、降順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスであり得る。概して、昇順のランキングが、本出願における説明のための例として使用される。
312.パンクチャドサブチャネルとして、パンクチャドシーケンスの順序でN−M個のパンクチャドビットに対応するサブチャネルを選択する。このステップは、N>Mであるときのみ実施さる。N=Mであるとき、このステップはスキップされ得る。送信端部におけるのと同様に、ここではパンクチャおよび短縮は区別されず、説明ではパンクチャドビットが使用される。
313.(a)パラメータを計算するかまたは取り出す:アシスタントビットの行重みWminを判定し、Wminが、(情報ビット、CRCビット、およびPCビットを含む)K’ビットに対応する最小の行重みであり、K’=K+J+J’であり、
(b)パラメータを計算するかまたは取り出す:CRCビットの量JおよびPCビットの量J’を判定する。
314.PCビットおよびCRCビットの位置を判定する。
315.情報ビットを送信するために信頼性の降順でK個のサブチャネルを選択し、パンクチャドビット、PCビット、およびCRCビットの位置がスキップされる。
316.凍結ビットの位置として非パンクチャドサブチャネルのすべての残りの選択されない位置を使用する。
送信端部と同様に、ステップ315とステップ316は交換され得る。具体的には、凍結ビットの位置が最初に選択され、すなわち、凍結ビットのサブチャネルとして信頼性の昇順でNK’個のサブチャネルが選択され、パンクチャドビット、PCビット、およびCRCビットの位置がスキップされる。非パンクチャドサブチャネルの残りの位置は情報ビットの位置として使用される。
320.復号されるべきシーケンス上でArikanポーラー復号を実施し、復号されたシーケンスを出力する。
ステップ213およびステップ313において、CRCビットの量Jは通常プリセットされる。たとえば、Jは通常、16または24である。もちろん、Jは一時的に指定され得る。PCビット(または第2タイプアシスタントビット)の量J’は、事前構成され得るか、または以下の式のうちの1つを使用することよって計算され得、integer()は切り上げ演算、切り捨て演算、または四捨五入演算を表し、Cは一定の整数であり、たとえば、C=0、1、−1、2、または−2である。
J’=integer(log2(N−K)+C)、または
J’=integer(log2(N−K−J)+C)、または
J’=integer(log2(min(N−K,K))+C)、または
J’=integer(log2(min(N−K−J,K))+C)、または
J’=integer(log2(M−K)+C)、または
J’=integer(log2(M−K−J)+C)、または
J’=integer(log2(min(M−K,K))+C)、または
J’=integer(log2(min(M−K−J,K))+C)
概して、CRCビットは、通常、情報ビットとともに配置され、高い信頼性をもつサブチャネルを占有する。したがって、ステップ214およびステップ314では、第2タイプアシスタントビットの位置のみが考慮されることがあり、ステップ215およびステップ315ではK+J個のサブチャネルが選択される。
ステップ213、214、313、および314では、Wminを取得し、J’個の第2タイプアシスタントビット(たとえば、PCビット)の位置を選択するために、以下の方法が使用される。
方法1:J’個の第2タイプアシスタントビットのサブチャネルは、パンクチャドサブチャネルでなく、K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである。この様式では、Wminは既知である必要がない。したがって、任意選択で、ステップ213の(a)は省略され得る。
方法2:J’個の第2タイプアシスタントビットのサブチャネルは、N、K’、および事前記憶された表に基づいて判定される。NおよびK’に基づいて、対応する可能な第2タイプアシスタントビットサブチャネル番号シーケンスが、事前記憶された表中に発見され、パンクチャドサブチャネルのものでないJ’個のサブチャネル番号が、左から右への順序で連続的に選択される。もちろん、ここでの左から右への順序は、表中の記憶フォーマットに関係する。具体的には、サブチャネル番号は、信頼性の降順にまたはサブチャネル番号の降順にランク付けされる。サブチャネル番号が昇順にランク付けされる場合、J’個のサブチャネル番号は、右から左への順序で選択される必要がある。しかしながら、最終的に選択することができるサブチャネルはこれら2つの順序において確実に一致するので、これは本実施形態の本質に影響を及ぼさない。これは以下の他の表において同様であり、詳細について再び説明されない。
表1および表2は、1024以下の様々なマザーコード長における可能な第2タイプアシスタントビットサブチャネル番号シーケンスの例を示す。表1は、Nと、K’と、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビットサブチャネル番号との対応表であり、表2は、Nと、K’と、サブチャネル信頼性の降順でランク付けされた、可能な第2タイプアシスタントビットサブチャネル番号との対応表である。表1の例では、K’=20およびN=32である場合、可能な第2タイプアシスタントビットサブチャネル番号は、連続的に[24,20,18,17,12,10,9,6,5,3]である。J’=3であり、サブチャネル24が、パンクチャドビットに対応するサブチャネルである場合、[20,18,17]が、第2タイプアシスタントビットを送信するために使用される選択されたJ’個のサブチャネル番号である。
方法3:Wmin分布ルールからは、マザーコード長Nが与えられたとき、K’が増加すると、Wminは漸進的に減少することを理解することができる。Wminは2の整数乗にすぎないので、マザーコード長Nのポーラーコードでは、Wminはlog2N倍だけ減少され、log2N個の遷移点に対応するK’の位置のみが事前記憶される必要がある。したがって、K’に対応する行重み遷移点Ktおよびこの行重み遷移点のインデックスtは、N、K’、および事前記憶された表に基づいて判定され得、ここで、Kt≦K’<Kt-1であり、およびK’≧K1である場合、t=1である。ここでの行重み遷移点Ktは以下のように定義され得る。シーケンスQにおいて降順でランク付けされた第Ktのサブチャネルの行重みは、シーケンスQにおいて降順でランク付けされたKt−1個のサブチャネルの最小の行重みの1/2である。K’に対応するWminは、取得されたtに基づいて計算される:Wmin=2t+D、ここで、Dは定数であり、たとえば、D=0、0.5、または1、およびt=1、2、…、またはT。
たとえば、表3に示されているように、表3は、1024以下の異なるマザーコード長における行重み遷移点分布を示す。K’=20およびN=32が一例としてやはり使用される。D=0である場合、遷移点番号t=2である。Wminは、Wmin=2t=4の式を使用することによって取得され得る。次いで、J’個の第2タイプアシスタントビットを送信するために、K’個のサブチャネル中で行重み4をもつサブチャネルから、パンクチャドサブチャネルでなく、サブチャネル番号の降順でランク付けされた最初のJ’個のサブチャネル、またはパンクチャドサブチャネルでなく、信頼性の降順でランク付けされた最初のJ’個のサブチャネルが選択される。
方法4:さらに、Wminは、方法3に基づくテーブルルックアップを通して直接選択される。K’に対応する行重み遷移点Ktおよび対応するWminは、N、K’、および事前記憶された表に基づいて判定される。たとえば、表4を参照すると、表4は、1024以下の異なるマザーコード長における行重み遷移点分布および対応するWminを示す。やはりK’=20およびN=32の例では、Wmin=4であり、それにより、オンライン計算ステップがスキップされることができ、リアルタイム計算量がさらに低減されることができる。次いで、J’個の第2タイプアシスタントビットを送信するために、K’個のサブチャネル中で行重みWminをもつサブチャネルから、パンクチャドサブチャネルでなく、サブチャネル番号の降順でランク付けされた最初のJ’個のサブチャネル、またはパンクチャドサブチャネルでなく、信頼性の降順でランク付けされた最初のJ’個のサブチャネルが選択される。
方法5:Wmin分布ルールについて探索することによって、記憶の負担がさらに低減されることができることを理解することができる。実際には、最大のマザーコード長における、Wminと、可能な第2タイプアシスタントビット位置番号との間の対応表のみが記憶される必要があり、次いで、プリセットされたルールに従って第2タイプアシスタントビット位置が選択される。たとえば、K’に対応するWminが、上記の方法のうちの1つを使用することによってリアルタイム計算またはテーブルルックアップを通して最初に取得される。次いで、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスがNmax/Nで除算され、整数化した商が保持され、パンクチャドサブチャネルのものでないJ’個の位置番号が、左から右への順序で、保持された整数の商から連続的に選択される。J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。このルールを満たす位置番号はサブチャネル番号の逆順であることに留意されたい。したがって、位置番号Xが取得された後に、第2タイプアシスタントビットのサブチャネル番号は、N−Xに基づいて取得される必要がある。
たとえば、表5は、Nmax=512の場合において、Wminと、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。K’=242およびN=256が一例として使用され、表4を探索することによってWmin=2が取得され得る。表5中のWmin=2に対応する位置番号シーケンスは[256,384,448,480,496,504,508,510,511]であり、このシーケンス中の各要素はNmax/N=512/256=2で除算され、したがって[128,192,224,240,248,252,254,255,255.5]が取得されることができる。非整数の商は削除され、整数の商が保持される。この場合、取得された対応する位置番号は[128,192,224,240,248,252,254,255]であり、対応するサブチャネル番号シーケンスは[128,64,32,16,8,4,2,1]である。この結果は表1と完全に一致することを理解することができる。したがって、この様式では記憶空間がより効果的に節約されることができる。J’=3であり、ここでの位置番号192がパンクチャドサブチャネルである場合、第2タイプアシスタントビット位置番号はX=[128,224,240]であり、J’個の第2タイプアシスタントビットのサブチャネル番号はN−X=[128,32,16]である。
方法6:この方法は方法5の原理と同様であるが、Nmaxに対応する位置番号シーケンスから位置番号を選択する様式がわずかに異なる。Wminが判定された後に、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号が保持され、左から右への順序で、N以下の保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号が連続的に選択される。J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。
方法5の例では、K’=242、N=256であり、対応するWmin=2である。表5は、Wmin=2×Nmax/N=2×2=4をもつ位置番号シーケンスについて探索され、位置番号シーケンスは[128,192,224,240,248,252,254,255,320,352,368,376,380,382,383,416,432,440,444,446,447,464,472,476,478,479,488,492,494,495,500,502,503,506,507,509]である。N=256よりも大きい位置番号は削除され、[128,192,224,240,248,252 254,255]が取得されることができ、したがって、対応するサブチャネル番号シーケンスは[128,64,32,16,8,4,2,1]である。この結果は方法5および表1と完全に一致することを理解することができる。したがって、この様式でも記憶空間がより効果的に節約されることができる。
同様に、表6は、Nmax=512の場合において、Wminと、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。表7は、Nmax=1024の場合において、Wminと、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。表8は、Nmax=1024の場合において、Wminと、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。これらの表は方法5および方法6にも適用可能である。
方法7:方法5および方法6に基づいて、Wminはブリッジ機能のみを果たすことを理解することができる。実際のシステムでは、J’個の第2タイプアシスタントビットの位置番号は、Wminを計算または判定する必要なしに取得されることができる。詳細は以下の通りである。
最大のマザーコード長における可能な第2タイプアシスタントビット位置番号と、遷移点インデックス番号との間の対応表のみがシステムに記憶される必要があり、次いで、プリセットされたルールに従ってJ’個の第2タイプアシスタントビットの位置番号が選択される。たとえば、K’に対応する遷移点インデックス番号tが、上記の方法のうちの1つを使用することによってリアルタイム計算またはテーブルルックアップを通して最初に取得される。次いで、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中のインデックス番号tに対応するシーケンスがNmax/Nで除算され、整数の商が保持され、パンクチャドサブチャネルのものでないJ’個の位置番号が、左から右への順序で、保持された整数の商から連続的に選択される。J’個の位置番号に対応するサブチャネルは、J’個の第2タイプアシスタントビットを送信するために使用される。このルールを満たす位置番号はサブチャネル番号の逆順であることに留意されたい。したがって、位置番号Xが取得された後に、第2タイプアシスタントビットのサブチャネル番号は、N−Xに基づいて取得される必要がある。
たとえば、表9は、Nmax=512の場合において、インデックス番号と、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。K’=242およびN=256が一例としてやはり使用され、表3を探索することによってインデックス番号t=1が取得され得る。表9中のt=1に対応する位置番号シーケンスは[256,384,448,480,496,504,508,510,511]であり、このシーケンス中の各要素はNmax/N=512/256=2で除算され、したがって[128,192,224,240,248,252,254,255,255.5]が取得されることができる。非整数の商は削除され、整数の商が保持される。この場合、取得された対応する位置番号は[128,192,224,240,248,252,254,255]であり、対応するサブチャネル番号シーケンスは[128,64,32,16,8,4,2,1]である。この結果は方法5、方法6、および表1と完全に一致することを理解することができる。
同様に、表10は、Nmax=512の場合において、インデックス番号と、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。表11は、Nmax=1024の場合において、インデックス番号と、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。表12は、Nmax=1024の場合において、インデックス番号と、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応を示す。これらの表は方法5および方法6にも適用可能である。
表5から表12に示されている「K’の値範囲」はNmaxにのみ適用可能であることに留意されたい。別のマザーコード長およびK’、Wmin、または遷移点インデックス番号の間の関係は表3または表4に従う。
実際に、表3および表4中の遷移点インデックス番号の値は、K’個のサブチャネルに対応する最小のハミング距離に厳密に等しいことを理解することができる。これは、Wminの昇順でK’を判定する様式で表が作られるからであり、これにより、同じ列中のK’は同じWminに対応し、t=log2Wminが厳密に満たされることが保証される。
加えて、表1から表12に示されている異なるマザーコード長は例にすぎず、他のマザーコード長または他のランキング様式も、同様の様式でそのような表に作られてもよい。実際の適用例では、表中の一部の内容のみが使用されることがある。
図4は、本出願によるポーラーコード符号化装置40の概略図である。装置40は、符号化モジュール41、判定モジュール42、および送信モジュール43を含む。
符号化モジュール41は、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長はNであり、符号化の後に取得されるシーケンス長はMであり、符号化されるべきシーケンスは、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットを含む。
判定モジュール42は、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成される。第2タイプアシスタントビットを選択するための方法は、限定はされないが、上記の実施形態のステップ213およびステップ214において説明された7つの方法を含む。判定モジュール42は、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成される。
送信モジュール43は、符号化されたシーケンスを送るように構成される。
符号化処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’である。
N=Mであるとき、パンクチャドビットはなく、パンクチャドビットのサブチャネルを判定する動作は実施される必要がない。
第2タイプアシスタントビットの量J’がプリセットされないとき、判定モジュール43は、J’の値を計算するようにさらに構成される。特定の方法は、限定はされないが、上記の実施形態のステップ213における方法を含む。
特定のレートマッチング様式は本出願に関係しないので、レートマッチングモジュールなどは図に示されておらず、詳細について説明されないことに留意されたい。
図5は、本出願によるポーラーコード復号装置50の概略図である。装置50は、取得モジュール51、判定モジュール52、および復号モジュール53を含む。
取得モジュール51は、復号されるべきシーケンスを取得するように構成される。
判定モジュール52は、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成される。第2タイプアシスタントビットを選択するための方法は、限定はされないが、上記の実施形態のステップ313およびステップ314において説明された7つの方法を含む。
復号モジュール53は、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成され、ポーラーコードのマザーコード長はNである。
復号処理において使用されるマザーコード長はNであり、コードレートはRであり、符号化の後に取得されるコード長はMであり、情報ビットの量はKであり、第1タイプアシスタントビットの量はJであり、第2タイプアシスタントビットの量はJ’であり、K+J+J’=K’である。
第2タイプアシスタントビットの量J’がプリセットされないとき、判定モジュール52は、J’の値を計算するようにさらに構成される。特定の方法は、限定はされないが、上記の実施形態のステップ313における方法を含む。
図6は、本出願による符号化エンティティ装置1100の概略図である。装置1100は、メモリ1101およびプロセッサ1102を含む。
メモリ1101は、実行命令を記憶するように構成される。メモリはフラッシュ(フラッシュメモリ)であり得る。
プロセッサ1102は、メモリに記憶された実行命令を実行して、図2に示されている符号化方法のステップを実装するように構成される。詳細については、上記の方法実施形態における関係する説明を参照されたい。
任意選択で、メモリ1101は、独立していることがあるか、またはプロセッサ1102と一体化され得る。
プロセッサ1102がハードウェアによって、たとえば、論理回路または集積回路によって実装されたとき、プロセッサ1102は、インターフェースを使用することによって他のハードウェアに接続され、メモリは、この場合必要とされないことがある。
メモリ1101が、プロセッサ1102から独立した構成要素であるとき、装置1100は、
メモリとプロセッサとを接続するように構成されたバス1103をさらに含み得る
6の符号化装置は、ポーラー符号化を通してプロセッサ1102によって符号化されたシーケンスを送るように構成された送信機(図に示されていない)をさらに含み得る。
上記の送信デバイス中には、少なくとも1つのプロセッサがあり、この少なくとも1つのプロセッサは、メモリに記憶されたコンピュータ実行可能命令を実行するように構成され、それにより、送信デバイスは、通信インターフェースを使用することによって受信デバイスとデータを交換して、上記の様々な実装において提供される送信方法を実施する。
図7は、本出願による復号エンティティ装置1200の概略図である。装置1200は、メモリ1201およびプロセッサ1202を含む。
メモリ1201は、実行命令を記憶するように構成される。メモリはフラッシュ(フラッシュメモリ)であり得る。
プロセッサ1202は、メモリに記憶された実行命令を実行して、図3に示されている復号方法のステップを実装するように構成される。詳細については、上記の方法実施形態における関係する説明を参照されたい。
任意選択で、メモリ1201は、独立していることがあるか、またはプロセッサ1202と一体化され得る。
プロセッサ1202がハードウェアによって、たとえば、論理回路または集積回路によって実装されたとき、プロセッサ1202は、インターフェースを使用することによって他のハードウェアに接続され、メモリは、この場合必要とされないことがある。
図7の復号装置は、復号されるべき信号を受信し、復号されるべき信号をプロセッサ1202に送るように構成された受信機(図に示されていない)をさらに含み得る。
上記の受信デバイス中には、少なくとも1つのプロセッサがあり、この少なくとも1つのプロセッサは、メモリに記憶されたコンピュータ実行可能命令を実行するように構成され、それにより、受信デバイスは、通信インターフェースを使用することによって送信デバイスとデータを交換して、上記の様々な実装において提供される受信方法を実施する。
本出願は、コンピュータ可読記憶媒体をさらに提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも1つのプロセッサがコンピュータ実行可能命令を実行したとき、送信デバイスは、上記の様々な実装において提供されるデータ符号化方法を実行する。
本出願は、コンピュータ可読記憶媒体をさらに提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも1つのプロセッサがコンピュータ実行可能命令を実行したとき、受信デバイスは、上記の様々な実装において提供されるデータ復号方法を実行する。
本出願は、コンピュータプログラム製品をさらに提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。送信デバイスの少なくとも1つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも1つのプロセッサはコンピュータ実行可能命令を実行し、それにより、送信デバイスは、上記の様々な実装において提供されるデータ符号化方法を実装する。
本出願は、コンピュータプログラム製品をさらに提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。受信デバイスの少なくとも1つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも1つのプロセッサはコンピュータ実行可能命令を実行し、それにより、受信デバイスは、上記の様々な実装において提供されるデータ復号方法を実装する。
送信デバイスまたは受信デバイスの実施形態において、プロセッサは、中央処理ユニット(英語:Central Processing Unit、略してCPU)であり得るか、または別の汎用プロセッサ、デジタル信号プロセッサ(英語:Digital Signal Processor、略してDSP)、特定用途向け集積回路(英語:Application Specific Integrated Circuit、略してASIC)などであり得ることを理解されたい。汎用プロセッサはマイクロプロセッサであり得るか、またはプロセッサは任意の通常のプロセッサなどであり得る。本出願に関して開示される方法のステップは、ハードウェアプロセッサによって直接実行され得るか、またはプロセッサ中のハードウェアとソフトウェアモジュールとの組合せを使用することによって実施され得る。
上記の方法実施形態の全部または一部のステップは、関係するハードウェアに命令するプログラムを使用することによって実装され得る。プログラムはコンピュータ可読メモリに記憶され得る。プログラムが実行されたとき、上記の方法実施形態のステップが実施される。上記のメモリ(記憶媒体)は、読取り専用メモリ(英語:read−only memory、略してROM)、RAM、フラッシュメモリ、ハードディスク、ソリッドステートドライブ、磁気テープ(英語:magnetic tape)、フロッピーディスク(英語:floppy disk)、光ディスク(英語:optical disc)、およびそれらの任意の組合せを含む。
最後に、解決策について上記の実施形態に関して詳細に説明されたが、当業者は、依然として、本出願の実施形態の技術的解決策の範囲から逸脱することなく、上記の実施形態において説明された技術的解決策に変更を加えるか、またはそれらの一部もしくは全部の技術的特徴に均等の交換を行い得ることを理解されたいことに留意されたい。
上記の実施形態において説明された表は以下の通りである。
表1:Nと、K’と、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビットサブチャネル番号との対応表
表2:Nと、K’と、サブチャネル信頼性の降順でランク付けされた、可能な第2タイプアシスタントビットサブチャネル番号との対応表
表3:異なるマザーコード長における行重み遷移点分布
表4:異なるマザーコード長における行重み遷移点分布およびWmin分布
表5:Nmax=512の場合における、Wminと、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表6:Nmax=512の場合における、Wminと、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表7:Nmax=1024の場合における、Wminと、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表8:Nmax=1024の場合における、Wminと、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表9:Nmax=512の場合における、インデックスと、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表10:Nmax=512の場合における、インデックスと、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表11:Nmax=1024の場合における、インデックスと、サブチャネル番号の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表12:Nmax=1024の場合における、インデックスと、信頼性の降順でランク付けされた、可能な第2タイプアシスタントビット位置番号との間の対応
表は順に以下の通りである。
Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434
Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434

Figure 0006910434
Figure 0006910434

Figure 0006910434

Figure 0006910434

注:Nの異なる値が表中にある行中の番号は行重み遷移点Ktを表す。
Figure 0006910434

注:Nの異なる値が表中にある行中の番号は行重み遷移点Ktを表す。
Figure 0006910434

Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

Figure 0006910434
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

Figure 0006910434
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

Figure 0006910434
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。
Figure 0006910434

Figure 0006910434

Figure 0006910434
Figure 0006910434

Figure 0006910434

注:選択された第2タイプアシスタントビットのサブチャネル番号はN−Xjであり、j=1、2、…、またはJ’である。

Claims (26)

  1. ポーラー符号化方法であって、符号化処理において使用されるマザーコード長がNであり、符号化の後に取得されるコード長がMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記符号化方法は、
    前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するために送信デバイスによってM個のサブチャネルから、前記サブチャネルの信頼性に基づいて、K’個のサブチャネルを選択するステップであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
    前記J個の第1タイプアシスタントビットに対応するサブチャネルの位置、前記J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、および前記K個の情報ビットに対応するサブチャネルの位置に基づいて前記送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
    前記送信デバイスによって、符号化されたシーケンスを送るステップと
    を含み、
    前記送信デバイスは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルまたは短縮されたサブチャネルのものでないJ’個の番号を連続的に選択し、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用され、前記事前記憶された表は、表
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434

    Figure 0006910434
    Figure 0006910434
    の少なくとも1行を含むポーラー符号化方法。
  2. 前記第2タイプアシスタントビットはパリティチェックビットである請求項1に記載の方法。
  3. J’=3である請求項1または2に記載の方法。
  4. N>Mであるとき、前記方法は、前記送信デバイスによって、パンクチャドサブチャネルまたは短縮されたサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択するステップをさらに含む請求項1乃至のいずれか一項に記載の方法。
  5. 前記方法は、前記パンクチャドサブチャネルまたは短縮されたサブチャネルに基づいてレートマッチングを実施することをさらに含む請求項に記載の方法。
  6. 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルまたは短縮されたサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルまたは短縮されたサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、前記K’個のサブチャネルの最小の行重みである請求項1乃至のいずれか一項に記載の方法。
  7. 前記第1タイプアシスタントビットはCRCビットである請求項1乃至のいずれか一項に記載の方法。
  8. 符号化装置であって、前記符号化装置は、
    符号化されるべきシーケンスを判定するように構成され、K個の情報ビット、J個の第1タイプアシスタントビット、およびJ’個の第2タイプアシスタントビットを送信するためにM個のサブチャネルから、前記サブチャネルの信頼性に基づいて、K’個のサブチャネルを選択するように構成された第1のモジュールであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上であり、Mが、符号化の後に取得されるコード長であり、Kが前記情報ビットの量であり、Jが前記第1タイプアシスタントビットの量であり、J’が前記第2タイプアシスタントビットの量であり、K+J+J’=K’である、第1のモジュールと、
    前記J個の第1タイプアシスタントビットに対応するサブチャネルの位置、前記J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、および前記K個の情報ビットに対応するサブチャネルの位置に基づいて、前記符号化されるべきシーケンス上でポーラー符号化を実施するように構成された第2のモジュールであって、ポーラーコードのマザーコード長がNである、第2のモジュールと、
    符号化されたシーケンスを送るように構成された第3のモジュールと
    を備え
    前記第1のモジュールは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルまたは短縮されたサブチャネルのものでないJ’個の番号を連続的に選択するようにさらに構成され、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用され、前記事前記憶された表は、表
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434
    Figure 0006910434

    Figure 0006910434
    Figure 0006910434
    の少なくとも1行を含む符号化装置。
  9. 前記第2タイプアシスタントビットはパリティチェックビットである請求項に記載の装置。
  10. J’=3である請求項8または9に記載の装置。
  11. N>Mであるとき、前記装置は、パンクチャドサブチャネルまたは短縮されたサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルをさらに選択する請求項8乃至10のいずれか一項に記載の装置。
  12. 前記装置は、前記パンクチャドサブチャネルまたは短縮されたサブチャネルに基づいてレートマッチングを実施するように構成されたレートマッチングモジュールをさらに備える請求項11に記載の装置。
  13. 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルまたは短縮されたサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルまたは短縮されたサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、前記K’個のサブチャネルの最小の行重みである請求項8乃至12のいずれか一項に記載の装置。
  14. 前記第1タイプアシスタントビットはCRCビットである請求項8乃至13のいずれか一項に記載の装置。
  15. 符号化装置であって、前記符号化装置は、
    請求項1乃至のいずれか一項に記載の方法を実施するように構成された少なくとも1つのプロセッサ
    を備える、符号化装置。
  16. 前記装置は、前記少なくとも1つのプロセッサによって実行されるべきプログラムを記憶するように構成された少なくとも1つのメモリをさらに備える請求項15に記載の装置。
  17. 復号方法であって、復号処理において使用されるマザーコード長がNであり、受信された復号されるべきシーケンスの長さがMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記復号方法は、
    前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するために受信デバイスによってM個のサブチャネルから、前記サブチャネルの信頼性に基づいて、K’個のサブチャネルを選択するステップであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
    前記J個の第1タイプアシスタントビットに対応するサブチャネルの位置、前記J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、および前記K個の情報ビットに対応するサブチャネルの位置に基づいて前記受信デバイスによって、前記復号されるべきシーケンス上でポーラー復号を実施するステップと
    を含み、
    前記受信デバイスは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルまたは短縮されたサブチャネルのものでないJ’個の番号を連続的に決定し、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを搬送するために使用され、前記事前記憶された表は、表
    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    の少なくとも1行を含む復号方法。
  18. 前記第2タイプアシスタントビットはパリティチェックビットである請求項17に記載の方法。
  19. J’=3である請求項17または18に記載の方法。
  20. 復号装置であって、復号処理において使用されるマザーコード長がNであり、コードレートがRであり、符号化の後に取得されるコード長がMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記復号装置は、
    復号されるべきシーケンスを取得するように構成された第1のモジュールと、
    前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するためにM個のサブチャネルから、前記サブチャネルの信頼性に基づいて、K’個のサブチャネルを選択するように構成された第2のモジュールであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、第2のモジュールと、
    前記選択されたK’個のサブチャネルに基づいて、前記復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された第3のモジュールと
    を備え
    前記第2のモジュールは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルまたは短縮されたサブチャネルのものでないJ’個の番号を連続的に選択するようにさらに構成され、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用され、前記事前記憶された表は、表
    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    Figure 0006910434

    の少なくとも1行を含む復号装置。
  21. 前記第2タイプアシスタントビットはパリティチェックビットである請求項20に記載の装置。
  22. J’=3である請求項20または21に記載の装置。
  23. 復号装置であって、前記復号装置は、
    請求項17乃至19のいずれか一項に記載の方法を実施するように構成された少なくとも1つのプロセッサ
    を備える、復号装置。
  24. 前記装置は、前記少なくとも1つのプロセッサによって実行されるべきプログラムを記憶するように構成された少なくとも1つのメモリをさらに備える請求項23に記載の装置。
  25. コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも1つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記送信デバイスは、請求項1乃至のいずれか一項に記載の符号化方法を実行する、コンピュータ可読記憶媒体。
  26. コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも1つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記受信デバイスは、請求項17乃至19のいずれか一項に記載の復号方法を実行する、コンピュータ可読記憶媒体。
JP2019521017A 2017-03-24 2018-03-24 符号化方法および装置 Active JP6910434B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710184933.4A CN107342844B (zh) 2017-03-24 2017-03-24 一种编码方法和装置
CN201710184933.4 2017-03-24
PCT/CN2018/080392 WO2018171788A1 (zh) 2017-03-24 2018-03-24 一种编码方法和装置

Publications (2)

Publication Number Publication Date
JP2019533946A JP2019533946A (ja) 2019-11-21
JP6910434B2 true JP6910434B2 (ja) 2021-07-28

Family

ID=60222741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019521017A Active JP6910434B2 (ja) 2017-03-24 2018-03-24 符号化方法および装置

Country Status (7)

Country Link
US (2) US10574266B2 (ja)
EP (1) EP3503445B1 (ja)
JP (1) JP6910434B2 (ja)
KR (1) KR102180186B1 (ja)
CN (3) CN107342844B (ja)
BR (1) BR112019007341A2 (ja)
WO (1) WO2018171788A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342844B (zh) 2017-03-24 2022-09-02 华为技术有限公司 一种编码方法和装置
WO2019021225A1 (en) * 2017-07-26 2019-01-31 Telefonaktiebolaget Lm Ericsson (Publ) IMPROVED INFORMATION SEQUENCES FOR POLAR CODES
CN108199804B (zh) * 2017-12-31 2020-12-04 华北电力大学(保定) 一种同时具有纠错与加密功能的串口数据发送方法
CN116094679A (zh) 2018-07-24 2023-05-09 大唐移动通信设备有限公司 一种信息传输方法、终端及基站
US11184108B2 (en) 2019-08-02 2021-11-23 Electronics And Telecommunications Research Institute Method and apparatus for transmitting and receiving signal using polar code in communication system
CN111193519B (zh) * 2020-01-09 2023-06-09 广西大学 一种基于辅助译码比特的Polar码编译码方法
WO2024031285A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种数据处理方法、装置及设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
CN102122966B (zh) * 2011-04-15 2012-11-14 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
CN103220001B (zh) * 2012-01-20 2016-09-07 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
CN103368583B (zh) * 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
CN102739363B (zh) * 2012-06-26 2015-03-18 华为技术有限公司 一种数据传输方法、系统及相关设备
CN103516476B (zh) * 2012-06-29 2016-12-21 华为技术有限公司 编码方法和设备
CN103684477B (zh) 2012-09-24 2017-02-01 华为技术有限公司 混合极性码的生成方法和生成装置
US8595590B1 (en) * 2012-12-03 2013-11-26 Digital PowerRadio, LLC Systems and methods for encoding and decoding of check-irregular non-systematic IRA codes
CN104079370B (zh) * 2013-03-27 2018-05-04 华为技术有限公司 信道编译码方法及装置
CN103281166B (zh) * 2013-05-15 2016-05-25 北京邮电大学 一种基于极化码的混合自动重传请求传输方法
WO2015026148A1 (ko) * 2013-08-20 2015-02-26 엘지전자 주식회사 무선 접속 시스템에서 폴라 코딩을 이용한 데이터 송신방법
CN105340183B (zh) * 2013-10-26 2019-10-22 华为技术有限公司 一种极性码的译码方法及装置
RU2571587C2 (ru) * 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder
US9544755B2 (en) * 2015-01-30 2017-01-10 Nokia Technologies Oy Method, apparatus, and computer program product for non-scannable device discovery
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
CN105376830B (zh) * 2015-10-29 2018-08-17 西北工业大学 一种信道绑定和正交频分多址接入相结合的上行接入方法
CN105680883B (zh) * 2015-12-23 2017-11-14 华中科技大学 一种极化码和多比特奇偶校验码级联的纠错编码方法
CN105553892B (zh) * 2015-12-23 2018-08-14 北京航空航天大学 一种基于polar码的信道估计方法
CN106230555B (zh) * 2016-07-29 2019-02-19 西安电子科技大学 极化码的分段循环冗余校验方法
WO2018031712A1 (en) * 2016-08-10 2018-02-15 Idac Holdings, Inc. Advanced polar codes for next generation wireless communication systems
CN107342842B (zh) 2016-08-11 2022-04-05 华为技术有限公司 用于极化编码的方法、装置和设备
US10644829B2 (en) 2016-09-15 2020-05-05 Huawei Technologies Co., Ltd. Method and apparatus for encoding data using a polar code
CN107342844B (zh) * 2017-03-24 2022-09-02 华为技术有限公司 一种编码方法和装置
WO2018176478A1 (en) * 2017-04-01 2018-10-04 Qualcomm Incorporated Communication system and method having polar coding with two concatenated cyclic redundancy check codes
EP3396862A1 (en) * 2017-04-27 2018-10-31 Nokia Technologies Oy Use of crc and parity bits for early termination of polar code decoding for wireless networks

Also Published As

Publication number Publication date
US10574266B2 (en) 2020-02-25
US20200287566A1 (en) 2020-09-10
CN115549857A (zh) 2022-12-30
EP3503445B1 (en) 2021-07-07
WO2018171788A1 (zh) 2018-09-27
JP2019533946A (ja) 2019-11-21
CN109450591A (zh) 2019-03-08
CN109450591B (zh) 2020-01-17
CN115549857B (zh) 2024-05-17
EP3503445A1 (en) 2019-06-26
KR102180186B1 (ko) 2020-11-18
CN107342844B (zh) 2022-09-02
BR112019007341A2 (pt) 2019-09-03
CN107342844A (zh) 2017-11-10
US20190260503A1 (en) 2019-08-22
KR20190035906A (ko) 2019-04-03
US11057054B2 (en) 2021-07-06
EP3503445A4 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
JP6910434B2 (ja) 符号化方法および装置
US10523368B2 (en) Polar code processing method and communications device
WO2018028351A1 (zh) 用于极化编码的方法、装置和设备
CN115173991B (zh) 一种速率匹配的方法和装置
US20190207709A1 (en) Communication method and apparatus
WO2018202057A1 (zh) 传输数据的方法、基站和终端设备
CN109039544B (zh) 一种编码方法、无线设备和芯片
CN106982172B (zh) 确定极化码传输块大小的方法和通信设备
CN108347301B (zh) 数据的传输方法和装置
US11211947B2 (en) Polar code encoding method and apparatus, polar code decoding method and apparatus, and device
CN107800510B (zh) 极化Polar码编码的方法及装置
US11075653B2 (en) Polar code encoding and decoding method and apparatus
US10784900B2 (en) Rate matching method and apparatus for polar code
CN108599891B (zh) 编码方法、编码装置和通信装置
CN108347300A (zh) 一种调整Polar码的方法、装置及编译码装置
WO2018171764A1 (zh) 一种构造极化码序列的方法及装置
CN108574493B (zh) 数据处理的方法和装置
CN108631793A (zh) 一种构造编码序列的方法,装置
US11303301B2 (en) Coding method and communications device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6910434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150