JP2019533946A - 符号化方法および装置 - Google Patents
符号化方法および装置 Download PDFInfo
- Publication number
- JP2019533946A JP2019533946A JP2019521017A JP2019521017A JP2019533946A JP 2019533946 A JP2019533946 A JP 2019533946A JP 2019521017 A JP2019521017 A JP 2019521017A JP 2019521017 A JP2019521017 A JP 2019521017A JP 2019533946 A JP2019533946 A JP 2019533946A
- Authority
- JP
- Japan
- Prior art keywords
- integer
- subchannel
- subchannels
- bits
- type assistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 216
- 230000007704 transition Effects 0.000 claims description 208
- 230000000717 retained effect Effects 0.000 claims description 26
- 230000002829 reductive effect Effects 0.000 abstract description 12
- 238000004364 calculation method Methods 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 24
- 230000001174 ascending effect Effects 0.000 description 16
- 238000004590 computer program Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 3
- 241000760358 Enodes Species 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000012067 mathematical method Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Tires In General (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
K個の情報ビット、J個の第1タイプアシスタントビット、およびJ’個の第2タイプアシスタントビットを送信するために送信デバイスによってM個のサブチャネルからK’個のサブチャネルを選択するステップであって、K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
J個の第1タイプアシスタントビットに対応するサブチャネルの位置、J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、およびK個の情報ビットに対応するサブチャネルの位置に基づいて送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
送信デバイスによって、符号化されたシーケンスを送るステップと
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
マザーコード長N、コード長M、および情報ビットの量Kに基づいて、情報ビット、第1タイプアシスタントビット、および第2タイプアシスタントビットの位置を受信デバイスによって判定するステップであって、Nが2の整数乗であり、MおよびKが正の整数である、ステップと、
情報ビット、パンクチャドビット、第1タイプアシスタントビット、および第2タイプアシスタントビットの位置に基づいて、復号されるべきシーケンスを復号するステップと
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
符号化されるべきシーケンス上でポーラー符号化を実施するように構成された符号化モジュール41であって、ポーラーコードのマザーコード長がNであり、符号化されるべきシーケンスが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、符号化モジュール41と、
凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール42であって、判定モジュール42が、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成された、判定モジュール42と、
符号化されたシーケンスを送るように構成された送信モジュール43と
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
復号されるべきシーケンスを取得するように構成された取得モジュール51と、
凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール52と、
受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された復号モジュール53と
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
実行命令を記憶するように構成されたメモリ1101と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ1102であって、プロセッサが、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長がNであり、符号化されるべきシーケンスが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、プロセッサ1102と
を含み、
プロセッサは、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するようにさらに構成され、プロセッサは、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成される。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
実行命令を記憶するように構成されたメモリ1201であって、メモリがフラッシュ(フラッシュメモリ)であり得る、メモリ1201と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ1202であって、プロセッサが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成され、プロセッサが、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、プロセッサ1202と
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
(b)パラメータを計算するかまたは取り出す:CRCビットの量JおよびPCビットの量J’を判定する。
(b)パラメータを計算するかまたは取り出す:CRCビットの量JおよびPCビットの量J’を判定する。
J’=integer(log2(N−K−J)+C)、または
J’=integer(log2(min(N−K,K))+C)、または
J’=integer(log2(min(N−K−J,K))+C)、または
J’=integer(log2(M−K)+C)、または
J’=integer(log2(M−K−J)+C)、または
J’=integer(log2(min(M−K,K))+C)、または
J’=integer(log2(min(M−K−J,K))+C)
メモリとプロセッサとを接続するように構成されたバス1103をさらに含み得る。図6の符号化装置は、ポーラー符号化を通してプロセッサ1102によって符号化されたシーケンスを送るように構成された送信機(図に示されていない)をさらに含み得る。
K個の情報ビット、J個の第1タイプアシスタントビット、およびJ’個の第2タイプアシスタントビットを送信するために送信デバイスによってM個のサブチャネルからK’個のサブチャネルを選択するステップであって、K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
J個の第1タイプアシスタントビットに対応するサブチャネルの位置、J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、およびK個の情報ビットに対応するサブチャネルの位置に基づいて送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
送信デバイスによって、符号化されたシーケンスを送るステップと
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
マザーコード長N、コード長M、および情報ビットの量Kに基づいて、情報ビット、第1タイプアシスタントビット、および第2タイプアシスタントビットの位置を受信デバイスによって判定するステップであって、Nが2の整数乗であり、MおよびKが正の整数である、ステップと、
情報ビット、パンクチャドビット、第1タイプアシスタントビット、および第2タイプアシスタントビットの位置に基づいて、復号されるべきシーケンスを復号するステップと
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
符号化されるべきシーケンス上でポーラー符号化を実施するように構成された符号化モジュール41であって、ポーラーコードのマザーコード長がNであり、符号化されるべきシーケンスが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、符号化モジュール41と、
凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール42であって、判定モジュール42が、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成された、判定モジュール42と、
符号化されたシーケンスを送るように構成された送信モジュール43と
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
復号されるべきシーケンスを取得するように構成された取得モジュール51と、
凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール52と、
受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された復号モジュール53と
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
実行命令を記憶するように構成されたメモリ1101と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ1102であって、プロセッサが、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長がNであり、符号化されるべきシーケンスが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、プロセッサ1102と
を含み、
プロセッサは、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するようにさらに構成され、プロセッサは、第1タイプアシスタントビットおよび第2タイプアシスタントビットの値を判定するようにさらに構成される。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
実行命令を記憶するように構成されたメモリ1201であって、メモリがフラッシュ(フラッシュメモリ)であり得る、メモリ1201と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ1202であって、プロセッサが、凍結ビット、第1タイプアシスタントビット、第2タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成され、プロセッサが、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、プロセッサ1202と
を含む。
第2タイプアシスタントビットの量J’は事前構成されるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である。
(b)パラメータを計算するかまたは取り出す:CRCビットの量JおよびPCビットの量J’を判定する。
(b)パラメータを計算するかまたは取り出す:CRCビットの量JおよびPCビットの量J’を判定する。
J’=integer(log2(N−K−J)+C)、または
J’=integer(log2(min(N−K,K))+C)、または
J’=integer(log2(min(N−K−J,K))+C)、または
J’=integer(log2(M−K)+C)、または
J’=integer(log2(M−K−J)+C)、または
J’=integer(log2(min(M−K,K))+C)、または
J’=integer(log2(min(M−K−J,K))+C)
メモリとプロセッサとを接続するように構成されたバス1103をさらに含み得る。
Claims (89)
- ポーラーpolar符号化方法であって、符号化処理において使用されるマザーコード長がNであり、符号化の後に取得されるコード長がMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記符号化方法は、
前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するために送信デバイスによってM個のサブチャネルからK’個のサブチャネルを選択するステップであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
前記J個の第1タイプアシスタントビットに対応するサブチャネルの位置、前記J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、および前記K個の情報ビットに対応するサブチャネルの位置に基づいて前記送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
前記送信デバイスによって、符号化されたシーケンスを送るステップと
を含む、ポーラーpolar符号化方法。 - 前記第2タイプアシスタントビットはパリティチェックビットである請求項1に記載の方法。
- J’=3である請求項2に記載の方法。
- N=64および19≦K’<38であるとき、前記J’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号{56,52,50,49,44,42,41,38,37,35,28,26,25,22,21,19,14,13,11,7}のうちのJ’個である請求項2または3に記載の方法。
- 前記符号化において使用されるコードレートはRであり、R=K/Mである請求項1乃至4のいずれか一項に記載の方法。
- N>Mであるとき、前記方法は、前記送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択するステップをさらに含む請求項1乃至5のいずれか一項に記載の方法。
- 前記方法は、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するステップをさらに含む請求項6に記載の方法。
- 第2タイプアシスタントビットの前記量J’は事前構成されるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である
請求項1乃至7のいずれか一項に記載の方法。 - Cは、値0、1、−1、2、および−2のうちのいずれか1つである請求項8に記載の方法。
- 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである請求項1乃至9のいずれか一項に記載の方法。
- 前記送信デバイスは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項1乃至9のいずれか一項に記載の方法。
- 前記事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である請求項11に記載の方法。
- 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、前記K’個のサブチャネルの最小の行重みである請求項1乃至9のいずれか一項に記載の方法。
- Wmin=2t+Dであり、Dは定数t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である請求項13に記載の方法。
- 前記送信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応する前記行重み遷移点インデックスを選択し、前記事前記憶された表は、前記行重み遷移点インデックスと、異なるマザーコード長における前記T個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす請求項14に記載の方法。
- 前記事前記憶された表は、表3の一部または全部の内容である請求項15に記載の方法。
- 前記送信デバイスは、K’およびNに基づいてWminを判定し、特に、前記送信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、前記事前記憶された表は、Wminと、前記異なるマザーコード長における前記T個の行重み遷移点と、前記T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、前記第tの行重み遷移点に対応する前記サブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する前記行重み遷移点インデックスであり、Tは正の整数である請求項16に記載の方法。
- 前記事前記憶された表は、表4の一部または全部の内容である請求項17に記載の方法。
- Wminが判定された後に、前記方法は、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択するステップをさらに含み、前記J’個の位置番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項13乃至18のいずれか一項に記載の方法。
- Wminが判定された後に、前記方法は、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の前記保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択するステップをさらに含み、前記J’個の位置番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項13乃至18のいずれか一項に記載の方法。
- Nmax=512であり、前記異なる行重みに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である請求項19または20に記載の方法。
- Nmax=1024であり、前記異なる行重みに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である請求項19または20に記載の方法。
- 前記送信デバイスは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、前記事前記憶された表が、前記行重み遷移点インデックスと、異なるマザーコード長における前記T個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、前記位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、前記J’個の位置番号に対応するサブチャネルが、前記J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う請求項1乃至9のいずれか一項に記載の方法。
- 前記事前記憶された表は、表3の一部または全部の内容である請求項23に記載の方法。
- Nmax=512であり、前記異なるインデックスに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である請求項23または24に記載の方法。
- Nmax=1024であり、前記異なるインデックスに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である請求項23または24に記載の方法。
- 前記第1タイプアシスタントビットはCRCビットである請求項1乃至26のいずれか一項に記載の方法。
- 符号化装置であって、前記符号化装置は、
符号化されるべきシーケンスを判定するように構成され、K個の情報ビット、J個の第1タイプアシスタントビット、およびJ’個の第2タイプアシスタントビットを送信するためにM個のサブチャネルからK’個のサブチャネルを選択するように特に構成された第1のモジュールであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上であり、Mが、符号化の後に取得されるコード長であり、Kが前記情報ビットの量であり、Jが前記第1タイプアシスタントビットの量であり、J’が前記第2タイプアシスタントビットの量であり、K+J+J’=K’である、第1のモジュールと、
前記J個の第1タイプアシスタントビットに対応するサブチャネルの位置、前記J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、および前記K個の情報ビットに対応するサブチャネルの位置に基づいて、前記符号化されるべきシーケンス上でポーラーpolar符号化を実施するように構成された第2のモジュールであって、ポーラーコードのマザーコード長がNである、第2のモジュールと、
符号化されたシーケンスを送るように構成された第3のモジュールと
を備える、符号化装置。 - 前記第2タイプアシスタントビットはパリティチェックビットである請求項28に記載の装置。
- J’=3である請求項29に記載の装置。
- N=64および19≦K’<38であるとき、前記J’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号{56,52,50,49,44,42,41,38,37,35,28,26,25,22,21,19,14,13,11,7}のうちのJ’個である請求項29または30に記載の装置。
- 前記符号化において使用されるコードレートはRであり、R=K/Mである請求項28乃至31のいずれか一項に記載の装置。
- N>Mであるとき、前記方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択するステップをさらに含む請求項28乃至32のいずれか一項に記載の装置。
- 前記装置は、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するように構成されたレートマッチングモジュールをさらに備える請求項33に記載の装置。
- 第2タイプアシスタントビットの前記量J’は事前構成されるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である
請求項28乃至34のいずれか一項に記載の装置。 - Cは、値0、1、−1、2、および−2のうちのいずれか1つである請求項35に記載の装置。
- 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである請求項28乃至36のいずれか一項に記載の装置。
- 前記第1のモジュールは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項28乃至36のいずれか一項に記載の装置。
- 前記事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である請求項38に記載の装置。
- 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、前記K’個のサブチャネルの最小の行重みである請求項28乃至36のいずれか一項に記載の装置。
- Wmin=2t+Dであり、Dは定数t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である請求項40に記載の装置。
- 前記第1のモジュールは、K’およびNに基づいて、事前記憶された表からK’に対応する前記行重み遷移点インデックスを選択し、前記事前記憶された表は、前記行重み遷移点インデックスと、異なるマザーコード長における前記T個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす請求項41に記載の装置。
- 前記事前記憶された表は、表3の一部または全部の内容である請求項42に記載の装置。
- 前記第1のモジュールは、K’およびNに基づいてWminを判定し、特に、前記第1のモジュールは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、前記事前記憶された表は、Wminと、前記異なるマザーコード長における前記T個の行重み遷移点と、前記T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、前記第tの行重み遷移点に対応する前記サブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する前記行重み遷移点インデックスであり、Tは正の整数である請求項43に記載の装置。
- 前記事前記憶された表は、表4の一部または全部の内容である請求項44に記載の装置。
- Wminを判定した後に、前記第1のモジュールは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、前記J’個の位置番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項40乃至45のいずれか一項に記載の装置。
- Wminを判定した後に、前記第1のモジュールは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の前記保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、前記J’個の位置番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項40乃至45のいずれか一項に記載の装置。
- Nmax=512であり、前記異なる行重みに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である請求項46または47に記載の装置。
- Nmax=1024であり、前記異なる行重みに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である請求項46または47に記載の装置。
- 前記第1のモジュールは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、前記事前記憶された表が、前記行重み遷移点インデックスと、異なるマザーコード長における前記T個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、前記位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、前記J’個の位置番号に対応するサブチャネルが、前記J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う請求項28乃至36のいずれか一項に記載の装置。
- 前記事前記憶された表は、表3の一部または全部の内容である請求項50に記載の装置。
- Nmax=512であり、前記異なるインデックスに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である請求項50または51に記載の装置。
- Nmax=1024であり、前記異なるインデックスに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である請求項50または51に記載の装置。
- 前記第1タイプアシスタントビットはCRCビットである請求項28乃至53のいずれか一項に記載の装置。
- 符号化装置であって、前記符号化装置は、
符号化されるべきシーケンス上でポーラー符号化を実施するように構成されたプロセッサであって、ポーラーコードのマザーコード長がNであり、前記符号化されるべきシーケンスが、第1タイプアシスタントビット、第2タイプアシスタントビット、および情報ビットを含む、プロセッサ
を備え、
前記プロセッサは、K個の情報ビット、J個の第1タイプアシスタントビット、およびJ’個の第2タイプアシスタントビットを送信するためにM個のサブチャネルからK’個のサブチャネルを選択するようにさらに構成され、前記K’個のサブチャネルのいずれか1つの信頼性は、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上であり、Mは、符号化の後に取得されるコード長であり、Kは前記情報ビットの量であり、Jは前記第1タイプアシスタントビットの量であり、J’は前記第2タイプアシスタントビットの量であり、K+J+J’=K’である、
符号化装置。 - 前記装置は、前記プロセッサによって実行されるべきプログラムを記憶するように構成されたメモリをさらに備える請求項55に記載の装置。
- 前記第2タイプアシスタントビットはパリティチェックビットである請求項55または56に記載の装置。
- J’=3である請求項57に記載の装置。
- N=64および19≦K’<38であるとき、前記J’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号{56,52,50,49,44,42,41,38,37,35,28,26,25,22,21,19,14,13,11,7}のうちのJ’個である請求項57または58に記載の装置。
- 前記符号化において使用されるコードレートはRであり、R=K/Mである請求項55乃至59のいずれか一項に記載の装置。
- N>Mであるとき、前記方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のN−Mビットに対応するサブチャネルを選択するステップをさらに含む請求項55乃至60のいずれか一項に記載の装置。
- 前記プロセッサは、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するようにさらに構成された請求項61に記載の装置。
- 第2タイプアシスタントビットの前記量J’は事前構成されるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(N−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(N−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(N−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(N−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(M−K)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(M−K−J)+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(M−K,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数であるか、または
第2タイプアシスタントビットの前記量J’はJ’=integer(log2(min(M−K−J,K))+C)を満たし、integer()は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Cは一定の整数である
請求項55乃至62のいずれか一項に記載の装置。 - Cは、値0、1、−1、2、および−2のうちのいずれか1つである請求項63に記載の装置。
- 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記K’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記K’個のサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルである請求項55乃至64のいずれか一項に記載の装置。
- 前記プロセッサは、K’およびNに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないJ’個の番号を連続的に選択し、前記J’個の番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項55乃至64のいずれか一項に記載の装置。
- 前記事前記憶された表は、表1の一部もしくは全部の内容または表2の一部もしくは全部の内容である請求項66に記載の装置。
- 前記J’個の第2タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のJ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記K’個のサブチャネル中の行重みWminをもつサブチャネル中で信頼性の降順にランク付けされた最初のJ’個のサブチャネルであり、Wminは、前記K’個のサブチャネルの最小の行重みである請求項55乃至64のいずれか一項に記載の装置。
- Wmin=2t+Dであり、Dは定数t=1、2、…、またはTであり、tは、K’に対応する行重み遷移点インデックスであり、K’はKt≦K’<Kt-1を満たし、Ktは、第tの行重み遷移点に対応するサブチャネル量であり、Tは正の整数である請求項68に記載の装置。
- 前記プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応する前記行重み遷移点インデックスを選択し、前記事前記憶された表は、前記行重み遷移点インデックスと、異なるマザーコード長における前記T個の行重み遷移点との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たす請求項69に記載の装置。
- 前記事前記憶された表は、表3の一部または全部の内容である請求項70に記載の装置。
- 前記プロセッサは、K’およびNに基づいてWminを判定し、特に、前記プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応するWminを選択し、前記事前記憶された表は、Wminと、前記異なるマザーコード長における前記T個の行重み遷移点と、前記T個の行重み遷移点と1対1の対応にあるサブチャネル量との間の対応を表すために使用され、K’はKt≦K’<Kt-1を満たし、Ktは、前記第tの行重み遷移点に対応する前記サブチャネル量であり、t=1、2、…、またはTであり、tは、K’に対応する前記行重み遷移点インデックスであり、Tは正の整数である請求項71に記載の装置。
- 前記事前記憶された表は、表4の一部または全部の内容である請求項72に記載の装置。
- Wminを判定した後に、前記プロセッサは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWminに対応するシーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、前記J’個の位置番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項68乃至73のいずれか一項に記載の装置。
- Wminを判定した後に、前記プロセッサは、異なる行重みに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンス中の行重みWmin×Nmax/Nに対応するシーケンスのためにN以下の位置番号を保持し、左から右への順序で、N以下の前記保持された位置番号からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択し、前記J’個の位置番号に対応するサブチャネルは、前記J’個の第2タイプアシスタントビットを送信するために使用される請求項68乃至73のいずれか一項に記載の装置。
- Nmax=512であり、前記異なる行重みに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表5の一部もしくは全部の内容または表6の一部もしくは全部の内容である請求項74または75に記載の装置。
- Nmax=1024であり、前記異なる行重みに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表7の一部もしくは全部の内容または表8の一部もしくは全部の内容である請求項74または75に記載の装置。
- 前記プロセッサは、K’およびNに基づいて、事前記憶された表からK’に対応する行重み遷移点インデックスtを選択することであって、前記事前記憶された表が、前記行重み遷移点インデックスと、異なるマザーコード長における前記T個の行重み遷移点との間の対応を表すために使用され、Tが正の整数であり、K’がKt≦K’<Kt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Nmaxの事前記憶された位置番号シーケンスを選択し、前記位置番号シーケンスをNmax/Nで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないJ’個の位置番号を連続的に選択することであって、前記J’個の位置番号に対応するサブチャネルが、前記J’個の第2タイプアシスタントビットを送信するために使用される、選択することとを行う請求項55乃至64のいずれか一項に記載の装置。
- 前記事前記憶された表は、表3の一部または全部の内容である請求項78に記載の装置。
- Nmax=512であり、前記異なるインデックスに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表9の一部もしくは全部の内容または表10の一部もしくは全部の内容である請求項78または79に記載の装置。
- Nmax=1024であり、前記異なるインデックスに対応する前記マザーコード長Nmaxの前記事前記憶された位置番号シーケンスは、表11の一部もしくは全部の内容または表12の一部もしくは全部の内容である請求項78または79に記載の装置。
- 前記第1タイプアシスタントビットはCRCビットである請求項55乃至80のいずれか一項に記載の装置。
- 前記装置は、前記ポーラー符号化の後に取得される、符号化されたシーケンスを送るように構成された送信機をさらに備える請求項55乃至82のいずれか一項に記載の装置。
- 復号方法であって、復号処理において使用されるマザーコード長がNであり、受信された復号されるべきシーケンスの長さがMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記復号方法は、
前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するために受信デバイスによってM個のサブチャネルからK’個のサブチャネルを選択するステップであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、ステップと、
前記J個の第1タイプアシスタントビットに対応するサブチャネルの位置、前記J’個の第2タイプアシスタントビットに対応するサブチャネルの位置、および前記K個の情報ビットに対応するサブチャネルの位置に基づいて前記受信デバイスによって、前記復号されるべきシーケンス上でポーラー復号を実施するステップと
を含む、復号方法。 - 復号装置であって、復号処理において使用されるマザーコード長がNであり、コードレートがRであり、符号化の後に取得されるコード長がMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記復号装置は、
復号されるべきシーケンスを取得するように構成された第1のモジュールと、
前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するためにM個のサブチャネルからK’個のサブチャネルを選択するように構成された第2のモジュールであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、第2のモジュールと、
前記選択されたK’個のサブチャネルに基づいて、前記復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された第3のモジュールと
を備える、復号装置。 - 復号装置であって、復号処理において使用されるマザーコード長がNであり、コードレートがRであり、符号化の後に取得されるコード長がMであり、情報ビットの量がKであり、第1タイプアシスタントビットの量がJであり、第2タイプアシスタントビットの量がJ’であり、K+J+J’=K’であり、前記復号装置は、
復号されるべきシーケンスを取得し、前記K個の情報ビット、前記J個の第1タイプアシスタントビット、および前記J’個の第2タイプアシスタントビットを送信するためにM個のサブチャネルからK’個のサブチャネルを選択するように構成されたプロセッサであって、前記K’個のサブチャネルのいずれか1つの信頼性が、残りのM−K’個のサブチャネルのいずれか1つの信頼性以上である、プロセッサ
を備え、
前記プロセッサは、前記選択されたK’個のサブチャネルに基づいて、前記復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、
復号装置。 - 前記装置は、前記プロセッサによって実行されるべきプログラムを記憶するように構成されたメモリをさらに備える請求項86に記載の装置。
- コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも1つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記送信デバイスは、請求項1乃至27のいずれか一項に記載の符号化方法を実行する、コンピュータ可読記憶媒体。
- コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも1つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記受信デバイスは、請求項84に記載の符号化方法を実行する、コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710184933.4 | 2017-03-24 | ||
CN201710184933.4A CN107342844B (zh) | 2017-03-24 | 2017-03-24 | 一种编码方法和装置 |
PCT/CN2018/080392 WO2018171788A1 (zh) | 2017-03-24 | 2018-03-24 | 一种编码方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019533946A true JP2019533946A (ja) | 2019-11-21 |
JP6910434B2 JP6910434B2 (ja) | 2021-07-28 |
Family
ID=60222741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019521017A Active JP6910434B2 (ja) | 2017-03-24 | 2018-03-24 | 符号化方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10574266B2 (ja) |
EP (1) | EP3503445B1 (ja) |
JP (1) | JP6910434B2 (ja) |
KR (1) | KR102180186B1 (ja) |
CN (3) | CN107342844B (ja) |
BR (1) | BR112019007341A2 (ja) |
WO (1) | WO2018171788A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107342844B (zh) | 2017-03-24 | 2022-09-02 | 华为技术有限公司 | 一种编码方法和装置 |
EP3659260B1 (en) * | 2017-07-26 | 2021-05-26 | Telefonaktiebolaget LM Ericsson (publ) | Enhanced information sequences for polar codes |
CN108199804B (zh) * | 2017-12-31 | 2020-12-04 | 华北电力大学(保定) | 一种同时具有纠错与加密功能的串口数据发送方法 |
CN116094679A (zh) * | 2018-07-24 | 2023-05-09 | 大唐移动通信设备有限公司 | 一种信息传输方法、终端及基站 |
US11184108B2 (en) | 2019-08-02 | 2021-11-23 | Electronics And Telecommunications Research Institute | Method and apparatus for transmitting and receiving signal using polar code in communication system |
CN111193519B (zh) * | 2020-01-09 | 2023-06-09 | 广西大学 | 一种基于辅助译码比特的Polar码编译码方法 |
WO2024031285A1 (zh) * | 2022-08-08 | 2024-02-15 | 华为技术有限公司 | 一种数据处理方法、装置及设备 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101217337B (zh) * | 2007-01-01 | 2013-01-23 | 中兴通讯股份有限公司 | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 |
CN102122966B (zh) * | 2011-04-15 | 2012-11-14 | 北京邮电大学 | 基于信道极化的交错结构重复码的编码器及其编译码方法 |
CN103220001B (zh) * | 2012-01-20 | 2016-09-07 | 华为技术有限公司 | 与循环冗余校验级联的极性码的译码方法和译码装置 |
CN103368583B (zh) * | 2012-04-11 | 2016-08-17 | 华为技术有限公司 | 极性码的译码方法和译码装置 |
CN102739363B (zh) * | 2012-06-26 | 2015-03-18 | 华为技术有限公司 | 一种数据传输方法、系统及相关设备 |
CN103516476B (zh) * | 2012-06-29 | 2016-12-21 | 华为技术有限公司 | 编码方法和设备 |
CN106899311B (zh) * | 2012-09-24 | 2023-11-03 | 华为技术有限公司 | 混合极性码的生成方法和生成装置 |
US8595590B1 (en) * | 2012-12-03 | 2013-11-26 | Digital PowerRadio, LLC | Systems and methods for encoding and decoding of check-irregular non-systematic IRA codes |
CN104079370B (zh) * | 2013-03-27 | 2018-05-04 | 华为技术有限公司 | 信道编译码方法及装置 |
CN103281166B (zh) * | 2013-05-15 | 2016-05-25 | 北京邮电大学 | 一种基于极化码的混合自动重传请求传输方法 |
US9768915B2 (en) * | 2013-08-20 | 2017-09-19 | Lg Electronics Inc. | Method for transmitting data by using polar coding in wireless access system |
WO2015058416A1 (zh) * | 2013-10-26 | 2015-04-30 | 华为技术有限公司 | 一种极性码的译码方法及装置 |
RU2571587C2 (ru) * | 2014-04-10 | 2015-12-20 | Самсунг Электроникс Ко., Лтд. | Способ и устройство кодирования и декодирования данных в скрученном полярном коде |
US20150333775A1 (en) * | 2014-05-15 | 2015-11-19 | Broadcom Corporation | Frozen-Bit Selection for a Polar Code Decoder |
US9544755B2 (en) * | 2015-01-30 | 2017-01-10 | Nokia Technologies Oy | Method, apparatus, and computer program product for non-scannable device discovery |
US10461779B2 (en) * | 2015-08-12 | 2019-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Rate-compatible polar codes |
CN105376830B (zh) * | 2015-10-29 | 2018-08-17 | 西北工业大学 | 一种信道绑定和正交频分多址接入相结合的上行接入方法 |
CN105553892B (zh) * | 2015-12-23 | 2018-08-14 | 北京航空航天大学 | 一种基于polar码的信道估计方法 |
CN105680883B (zh) * | 2015-12-23 | 2017-11-14 | 华中科技大学 | 一种极化码和多比特奇偶校验码级联的纠错编码方法 |
CN106230555B (zh) * | 2016-07-29 | 2019-02-19 | 西安电子科技大学 | 极化码的分段循环冗余校验方法 |
US20190181983A1 (en) * | 2016-08-10 | 2019-06-13 | Idac Holdings, Inc. | Advanced polar codes for next generation wireless communication systems |
CN107342842B (zh) | 2016-08-11 | 2022-04-05 | 华为技术有限公司 | 用于极化编码的方法、装置和设备 |
US10637607B2 (en) | 2016-09-15 | 2020-04-28 | Huawei Technologies Co., Ltd. | Method and apparatus for encoding data using a polar code |
CN107342844B (zh) * | 2017-03-24 | 2022-09-02 | 华为技术有限公司 | 一种编码方法和装置 |
WO2018176478A1 (en) * | 2017-04-01 | 2018-10-04 | Qualcomm Incorporated | Communication system and method having polar coding with two concatenated cyclic redundancy check codes |
EP3396862A1 (en) * | 2017-04-27 | 2018-10-31 | Nokia Technologies Oy | Use of crc and parity bits for early termination of polar code decoding for wireless networks |
-
2017
- 2017-03-24 CN CN201710184933.4A patent/CN107342844B/zh active Active
- 2017-03-24 CN CN202210963605.5A patent/CN115549857B/zh active Active
- 2017-03-24 CN CN201811107024.1A patent/CN109450591B/zh active Active
-
2018
- 2018-03-24 BR BR112019007341A patent/BR112019007341A2/pt unknown
- 2018-03-24 KR KR1020197007485A patent/KR102180186B1/ko active IP Right Grant
- 2018-03-24 EP EP18771345.8A patent/EP3503445B1/en active Active
- 2018-03-24 JP JP2019521017A patent/JP6910434B2/ja active Active
- 2018-03-24 WO PCT/CN2018/080392 patent/WO2018171788A1/zh unknown
-
2019
- 2019-04-30 US US16/398,282 patent/US10574266B2/en active Active
-
2020
- 2020-02-23 US US16/798,403 patent/US11057054B2/en active Active
Non-Patent Citations (4)
Title |
---|
HUAWEI, HISILICON: "Polar Code Construction for NR[online]", 3GPP TSG-RAN WG1#86B R1-1608862, JPN6020050040, 1 October 2016 (2016-10-01), ISSN: 0004416843 * |
HUAWEI, HISILICON: "Polar Coding Design for Control Channel[online]", 3GPP TSG RAN WG1 #88B R1-1704247, JPN6020050042, 25 March 2017 (2017-03-25), ISSN: 0004529577 * |
HUAWEI, HISILICON: "Summary of polar code design for control channels[online]", 3GPP TSG RAN WG1 ADHOC_NR_AH_1701 R1-1700088, JPN6020050044, 10 January 2017 (2017-01-10), ISSN: 0004529578 * |
NTT DOCOMO: "Performance evaluation of Polar codes[online]", 3GPP TSG RAN WG1 #88 R1-1702849, JPN6020050039, 7 February 2017 (2017-02-07), ISSN: 0004416842 * |
Also Published As
Publication number | Publication date |
---|---|
CN109450591A (zh) | 2019-03-08 |
BR112019007341A2 (pt) | 2019-09-03 |
CN107342844A (zh) | 2017-11-10 |
CN115549857A (zh) | 2022-12-30 |
US20200287566A1 (en) | 2020-09-10 |
KR102180186B1 (ko) | 2020-11-18 |
EP3503445A1 (en) | 2019-06-26 |
KR20190035906A (ko) | 2019-04-03 |
WO2018171788A1 (zh) | 2018-09-27 |
US10574266B2 (en) | 2020-02-25 |
CN107342844B (zh) | 2022-09-02 |
CN109450591B (zh) | 2020-01-17 |
US20190260503A1 (en) | 2019-08-22 |
US11057054B2 (en) | 2021-07-06 |
EP3503445A4 (en) | 2019-11-20 |
JP6910434B2 (ja) | 2021-07-28 |
CN115549857B (zh) | 2024-05-17 |
EP3503445B1 (en) | 2021-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6910434B2 (ja) | 符号化方法および装置 | |
CN110048726B (zh) | 编码方法、译码方法、装置和设备 | |
JP7026763B2 (ja) | レートマッチング方法、符号化装置、および通信装置 | |
WO2018028351A1 (zh) | 用于极化编码的方法、装置和设备 | |
US11025278B2 (en) | Polar coding encoding/decoding method and apparatus | |
US20190207709A1 (en) | Communication method and apparatus | |
WO2017101631A1 (zh) | 用于处理极化码的方法和通信设备 | |
CN115173991B (zh) | 一种速率匹配的方法和装置 | |
CN108462554B (zh) | 一种极性码的传输方法和装置 | |
CN108347301B (zh) | 数据的传输方法和装置 | |
WO2018202057A1 (zh) | 传输数据的方法、基站和终端设备 | |
CN108390740B (zh) | 一种信息的传输方法、译码方法和装置 | |
US11075653B2 (en) | Polar code encoding and decoding method and apparatus | |
WO2019024594A1 (zh) | 极化码的编译码方法、装置及设备 | |
WO2016141544A1 (zh) | 传输信息的方法和通信设备 | |
CN108347300B (zh) | 一种调整Polar码的方法、装置及编译码装置 | |
WO2019206136A1 (zh) | 极化码的速率匹配、解速率匹配方法及设备 | |
JP2021503784A (ja) | チャネル状態情報を暗号化するための方法および装置、記憶媒体およびプロセッサ | |
CN111447042B (zh) | 一种极化编译码方法及装置 | |
WO2018171764A1 (zh) | 一种构造极化码序列的方法及装置 | |
WO2020042089A1 (zh) | Scl并行译码方法、装置及设备 | |
WO2018171789A1 (zh) | 极化码的速率匹配方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6910434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |