CN108631793A - 一种构造编码序列的方法，装置 - Google Patents

一种构造编码序列的方法，装置 Download PDF

Info

Publication number
CN108631793A
CN108631793A CN201710184944.2A CN201710184944A CN108631793A CN 108631793 A CN108631793 A CN 108631793A CN 201710184944 A CN201710184944 A CN 201710184944A CN 108631793 A CN108631793 A CN 108631793A
Authority
CN
China
Prior art keywords
sequence
reliability
elements
length
constructing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710184944.2A
Other languages
English (en)
Other versions
CN108631793B (zh
Inventor
黄凌晨
张公正
陈莹
乔云飞
李榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710184944.2A priority Critical patent/CN108631793B/zh
Priority to KR1020197026302A priority patent/KR20190116394A/ko
Priority to PCT/CN2018/080379 priority patent/WO2018171777A1/zh
Priority to EP18771540.4A priority patent/EP3573266B1/en
Publication of CN108631793A publication Critical patent/CN108631793A/zh
Priority to US16/579,532 priority patent/US11063700B2/en
Application granted granted Critical
Publication of CN108631793B publication Critical patent/CN108631793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6375—Rate compatible punctured convolutional [RCPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请实施例提供了一种构造编码序列的方法，装置。所述方法包括：存储基本序列对应的可靠度序列，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度；存储可靠度参考序列，所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；利用所述基本序列对应的可靠度序列以及所述可靠度参考序列中的元素构造编码序列。实施本申请，在存储的时候只存储所述基本序列对应的可靠度序列和可靠度参考序列，由于基本序列对应的可靠度序列的长度加上所述可靠度参考序列的长度，远远小于所述原可靠性序列的长度，因此能够节省存储开销。

Description

一种构造编码序列的方法，装置
技术领域
本申请涉及通信领域，尤其涉及构造编码序列的技术方案。
背景技术
无线通信的快速演进预示着未来5G通信系统将呈现出一些新的特点，最典型的三个通信场景包括eMBB(英文全称：Enhanced Mobile Broadband，中文全称：增强型移动宽带)，mMTC(英文全称：Massive Machine Type Communication，中文全称：海量机器连接通信)和URLLC(英文全称：Ultra Reliable Low Latency Communication，中文全称：高可靠低时延通信)，这些通信场景的需求将对现有LTE技术提出新的挑战。
信道编码作为最基本的无线接入技术，是满足5G通信需求的重要研究对象之一。在香农理论提出后，各国学者一直致力于寻找能够达到香农极限同时具有相对较低复杂度的编译码方法。在5G的标准制定进展中，LDPC码已经被采纳为eMBB场景的数据信道编码方案，而Polar码已经被采纳为eMBB场景的控制信道编码方案。而URLLC与mMTC 场景则对信道编码的时延和可靠度提出了严格的要求。
极化码(Polar Codes)是Arikan基于信道极化提出的一种编码方式。极化码是第一种、也是已知的唯一一种能够被严格证明“达到”信道容量的信道编码方法。
Polar码的编译码的简单描述如下：
Polar码是一种线性块码。其生成矩阵为FN,其编码过程为其中是一个二进制的行矢量，长度为N(即码长)；FN是一个N×N的矩阵，且这里 定义为log2N个矩阵F2的克罗内克 (Kronecker)乘积；以上涉及的加法、乘法操作均为二进制伽罗华域(Galois Field)上的加法、乘法操作。Polar码的编码过程中，中的一部分比特用来携带信息，称为信息比特，这些比特的索引的集合记作；另外的一部分比特置为收发端预先约定的固定值，称之为固定比特，其索引的集合用的补集表示。
注意到，在经典的Polar码中，信息比特为携带信息的部分。而实际中，由于Polar码编码之前，信息比特还会经历循环冗余校验编码、奇偶校验编码等，Polar码的构造过程的索引集合包括Kinfo+Kcheck个除打孔比特外可靠度最高的信息比特序号，其中， Kinfo为信息比特数量，Kcheck为校验比特数量，校验比特包括但不限于循环冗余校验(英文全称Cyclic Redundancy Check，英文简称CRC)比特和动态校验比特，Kcheck≥0不失一般性的，下文在Polar的构造举例中，以信息比特数量K为例，校验比特包含在信息比特中。
根据信息比特长度、编码码字的长度，确定信息比特集合的过程称为Polar码的构造过程。目前，Polar码的构造包括在线计算每个子信道的可靠度(错误概率)和离线存储可靠度序列、可靠度排序序列等方法。
但是，发明人在本申请的创造过程中发现，现有技术的可靠度序列的存储开销十分大，不利于产品实现。
发明内容
为解决现有技术中存在的构造极化码的存储开销大的问题，本申请提供了一种构造编码序列的方法和相应的装置。
本申请对最大长度为Nmax的母码序列对应的可靠度序列做一些变换，将母码序列对应可靠度序列用基本序列对应可靠度序列和可靠度参考序列来表征。然后基于存储的基本序列对应可靠度序列和可靠度参考序列，构造编码序列。一种实现方式中，本申请实施例中的编码序列为极化码序列。
其中，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度，所述基本序列是母码序列的子集，所述基本序列对应的可靠度序列为母码序列对应可靠度序列的子集，所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；
在存储的时候只存储所述基本序列对应的可靠度序列和可靠度参考序列，由于基本序列对应的可靠度序列的长度加上所述可靠度参考序列的长度，远远小于所述母码序列对应的可靠性序列的长度，因此能够节省存储开销，并且还能完成的表征母码序列对应的可靠度序列的特性。
另外，本申请提供的方法还包括：存储可靠度量化序列和可靠度量化参考序列，所述可靠度量化序列是对所述基本序列对应的可靠度序列进行量化后得到的序列，所述可靠度量化参考序列是对所述可靠度参考序列进行量化后得到的。
另一方面，本申请提供了构造极化码的装置，包括：
存储器，用于存储基本序列对应的可靠度序列，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度；
所述存储器还用于存储可靠度参考序列，所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；
处理器，用于利用所述存储器存储的基本序列对应的可靠度序列以及所述可靠度参考序列构造编码序列。
本申请实施例中，构造编码序列的装置具体为终端或者网络侧设备。
本申请实施例提供的一种终端，该所述功能可以通过硬件实现，其结构中包括收发器和处理器。也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。所述模块可以是软件和/或硬件。
再一方面，本申请实施例提供的网络侧设备，该网络侧设备可以是一种基站，也可以是一种控制节点。
另一方面，本申请实施例提供了一种基站，该基站具有实现上述方法实际中基站行为的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中，基站的结构中包括处理器和收发器，所述处理器被配置为支持基站执行上述方法中相应的功能。所述收发器用于支持基站与终端之间的通信，向终端发送上述方法中所涉及的信息或者信令，接收基站所发送的信息或指令。所述基站还可以包括存储器，所述存储器用于与处理器耦合，其保存基站必要的程序指令和数据。
又一方面，本申请实施例提供了一种控制节点，可以包括控制器/处理器，存储器以及通信单元。所述控制器/处理器可以用于协调多个基站之间的资源管理和配置，可以用于执行上述实施例描述的方法。存储器可以用于存储控制节点的程序代码和数据。所述通信单元，用于支持该控制节点与基站进行通信。
又一方面，本申请实施例提供了一种通信系统，该系统包括上述方面所述的基站和终端。可选地，还可以包括上述实施例中的控制节点。
再一方面，本申请实施例提供了一种计算机存储介质，用于储存为上述基站所用的计算机软件指令，其包含用于执行上述方面所设计的程序。
再一方面，本申请实施例提供了一种计算机存储介质，用于储存为上述终端所用的计算机软件指令，其包含用于执行上述方面所设计的程序。
本申请提供了一种用于构造编码序列的可靠度序列和可靠度参考序列，所述可靠度序列中包括基本序列对应的可靠度。
所述可靠度序列的具体形式可以参见实施例中对基本序列对应的可靠度序列的描述，或者实施例中对基本序列对应的可靠度量化序列的描述。
上述可靠度序列和可靠度参考序列可以存在终端或者网络设备中。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的构造编码序列的方法实施场景示意图；
图2是本申请提供的构造编码序列的方法实施例一的示意图；
图3是本申请提供的构造编码序列的方法实施例二的示意图；
图4是本申请提供的构造编码序列的方法实施例二的又一示意图；
图5是本申请提供的构造编码序列的方法实施例三的示意图；
图6是本申请提供的构造编码序列的方法实施例三的又一示意图；
图7是本申请提供的构造编码序列的方法实施例四的示意图；
图8是本申请提供的构造编码序列的方法实施例五的又一示意图；
图9是本申请提供的构造编码序列的装置示意图。
具体实施方式
下面将描述本申请所提供的实施例。
下一代通信网络中，最典型的三个通信场景包括eMBB,mMTC和URLLC，这些通信场景的需求将对现有LTE技术提出新的挑战。作为提高数据传输可靠性，保证通信质量的信道编码是最基本的无线接入技术。如图1所示，首先对信源信息进行信道编码，然后对编码后的信息进行调制，经过编码调制后的信息经过信道传输至接收端，在接收端进行对应的数字解调和解速率匹配，最后通过与信道编码对应的译码技术，获得信息。
本申请提供一种在如图1所示的信道编码过程中，构造可靠度序列并据此构造编码序列的技术方案。
在本申请实施例中，以编码序列为极化(polar)为例进行说明。
构造Polar码时，对给定的长度的母码序列，可以通过密度进化、容量转移、经验公式等不同方法计算长度为Nmax的可靠度序列，对该长度为Nmax的可靠度序列按照可靠度值由高到低或由低到高的顺序进行排序，得到可靠度排序序列Q。
对给定长度为Nmax的可靠度排序序列Q，序号i较小的元素Qi对应的子信道的可靠度较低(按从小到大的顺序)，或者序号i较小的元素Qi对应的子信道的可靠度较高(按从大到小的顺序)。使用Q序列构造信息长度为K，编码长度为M的Polar码时，读取Q序列步骤为：
1、根据编码码长M及信息长度Kinfo确定用于构造编码序列的可靠度序列的码长N。一种可能的实现方式中，M为编码码长，为向上取整，从Nmax长的可靠度排序序列Q中读取长度为N的可靠度排序序列Q；
2、根据速率匹配条件，计算N-M个速率匹配位置；
3、从i＝0(或N-1)开始，依次从长度为N可靠度排序序列Q中读取可靠度值较低的元素，若该元素属于速率匹配位置则跳过，直到读取M-K个元素；
冻结位置集合为步骤2和3得到的位置集合的并集，信息比特序号集合(大小为K)为冻结位置集合的补集；
可以理解的是，上述可靠度排序序列Q序列根据可靠度序列进行排序得到，该过程可以离线完成。
本申请实施例提供的一种构造编码序列的方法中，如图2所示，首先存储基本序列对应的可靠度序列以及存储可靠度参考序列，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度；而所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；
然后，利用所述基本序列对应的可靠度序列以及所述可靠度参考序列构造编码序列。
母码序列对应的可靠度序列用来表示，基本序列对应的可靠度序列用其中(i)dec表示为i为十进制数，(Bn-1Bn-2...B0)bin表示二进制数，β为指数的基数，也可以用来表示。所述母码序列对应的可靠度序列的长度为而基本序列对应的可靠度序列的长度为其中，0≤ls<lmax；
基本序列对应的可靠度序列的长度Ns小于母码序列对应的可靠度序列的长度Nmax，而且可靠度参考序列保存几个能表征所述母码序列对应的可靠度序列的元素，其可以用也可以用来表示，可靠度参考序列的长度仅为lmax-ls。因此在存储的时候，只需要存储仅为 Ns+(lmax-ls)个值，该值远远小于Nmax的值，因此大大减小了存储开销。在读取的过程中，通过对该参考序列进行扩展或者多次读取，获得可靠度高的子信道集合；扩展或多次读取的方式与可靠度序列的类型相关。
具体的，若存储的基本序列对应的可靠度序列长度为则根据PW序列的计算公式其中，再存储等可靠度参考值组成的序列即能够完整表示出长度为Nmax的母码序列对应的可靠度序列。
基于此，在构造编码序列，例如polar码序列的时候，根据需要构造的polar码的长度，读取所述存储的长度为的基本序列对应的可靠度序列，并根据可靠度参考序列中的元素的值，对长度为的基本序列对应的可靠度序列进行扩展或者进行多次读取，选择Kinfo+Kcheck个除打孔比特外可靠度最高的信息比特序号集合，其中，Kinfo为信息比特数量，Kcheck为校验比特数量，校验比特包括但不限于CRC比特和动态校验比特， Kcheck≥0。然后将对应的信息序列和动态校验比特序列(如果有)映射到这些序号；剩余的为静态冻结比特序号集合，其值设置为收发两端约定的固定值。
后续的实施例的举例中，以首先获得信息比特序号集合为例进行说明，先获得冻结比特序号集合，然后再取其补集获得信息比特序列结合原理相同，不再赘述。
以下将分实施例一至实施例四，描述本申请提供的构造编码序列的方法。
实施例一
本实施例一将描述基本序列对应的可靠度序列和可靠度参考序列的存储过程。
首先对于长度为的母码序列对应的可靠度序列利用PW公式进行变形为：
据此，基本序列对应的可靠度序列为：
(i)dec表示为i为十进制数， (Bn-1Bn-2...B0)bin表示二进制数，β为指数的基数。所述基本序列对应的可靠度序列的长度为其中，0≤ls<lmax。
所述可靠度参考序列为所述可靠度参考序列的长度为lmax-ls。
根据基本序列对应的可靠度序列以及可靠度参考序列即能够完整表示长度为Nmax的母码序列对应的可靠度序列。
根据上述公式，对不同的长度Nmax的母码序列的可靠度序列，例如当 lmax∈[8,9,10,11,12]，所述母码长度为 ls∈[0,1,2,3,4,5,6,7,8,9,10,11]，所述基本序列对应的可靠度序列的长度为
这些情况仅为举例，本申请针对的长度的母码序列对应的可靠度序列，以及基本序列对应的可靠度序列的长度取值范围不仅限于此，其均可采用本申请实施例提供的方法进行存储，下面将分别以长度为Nmax＝512,1024,2048的母码序列为例进行说明。
一、对于长度为的母码序列对应的长可靠度序列，设置β＝20.25，按照现有技术的存储方式，将存储512个可靠度序列的元素值按照13bit进行量化，如表1 所示：
表1
应用本申请提供将长度为512的可靠度序列变换为基本序列对应的可靠度序列加可靠度参考序列的实现方式，可以有如下几种：
(1)设置ls＝3，Ns＝8，PWi,0≤i<8，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的元素的值按照13bit进行量化后，得到的基本序列对应的可靠度量化序列如表2所示：
表2
0 1 2 3 4 5 6 7
0 413 491 903 583 996 1074 1487
由上述公式得到的量化后的可靠度参考序列如表3所示：
表3
8 16 32 64 128 256
694 825 981 1167 1388 1650
由上述表2和表3可知，存储量化后的基本序列对应的可靠度序列或者可靠度量化序列时只需要存储个值，存储量化后的可靠度参考序列或可靠度参考量化序列需要存储lmax-ls＝9-3＝6个值，总共只需要存储8+6＝14个值，因此，相比原来需要存储512个值而言(表1)，能够节约(512-14)/512＝97.3％的存储空间，大大减小了存储开销，提高了存储效率。
(2)设置ls＝4，Ns＝16，PWi,0≤i<16，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的元素的值按照13bit进行量化后，得到的基本序列对应的可靠度量化序列如表4所示：
表4
0 1 2 3 4 5 6 7
0 413 491 903 583 996 1074 1487
8 9 10 11 12 13 14 15
694 1106 1184 1597 1277 1690 1768 2180
由上述公式得到的量化后的可靠度参考序列如表5所示：
表5
16 32 64 128 256
825 981 1167 1388 1650
由上述表4和表5可知，存储量化后的基本序列对应的可靠度序列或者可靠度量化序列时只需要存储个值，存储量化后的可靠度参考序列或可靠度参考量化序列需要存储lmax-ls＝9-4＝5个值，总共只需要存储16+5＝21个值，因此，相比原来需要存储512个值而言(表1)，能够节约(512-21)/512＝95％的存储空间，大大减小了存储开销，提高了存储效率。
(3)设置ls＝5，Ns＝32，PWi,0≤i<32，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的元素的值按照13bit进行量化后，得到的基本序列对应的可靠度量化序列如表6所示：
表6
0 1 2 3 4 5 6 7
0 413 491 903 583 996 1074 1487
8 9 10 11 12 13 14 15
694 1106 1184 1597 1277 1690 1768 2180
16 17 18 19 20 21 22 23
825 1238 1316 1728 1408 1821 1899 2312
24 25 26 27 28 29 30 31
1519 1931 2009 2422 2102 2515 2593 3005
由上述公式得到的量化后的可靠度参考序列如表7所示：
表7
32 64 128 256
981 1167 1388 1650
由上述表6和表7可知，存储基本序列对应的可靠度序列或者可靠度量化序列时只需要存储个值，存储量化后的可靠度参考序列或可靠度参考量化序列需要存储lmax-ls＝9-5＝4个值，总共只需要存储32+4＝36个值，因此，相比原可靠度需要存储512 个值而言(表1)，能够节约(512-36)/512＝92.9％的存储空间，大大减小了存储开销，提高了存储效率。
(4)设置ls＝6，Ns＝64，PWi,0≤i<64，由上述公式可以得到可靠度序列，并且对其中的值按照13bit进行量化后，得到的可靠度序列如表8所示：
表8
0 1 2 3 4 5 6 7
0 413 491 903 583 996 1074 1487
8 9 10 11 12 13 14 15
694 1106 1184 1597 1277 1690 1768 2180
16 17 18 19 20 21 22 23
825 1238 1316 1728 1408 1821 1899 2312
24 25 26 27 28 29 30 31
1519 1931 2009 2422 2102 2515 2593 3005
32 33 34 35 36 37 38 39
981 1394 1472 1884 1565 1977 2055 2468
40 41 42 43 44 45 46 47
1675 2087 2166 2578 2258 2671 2749 3161
48 49 50 51 52 53 54 55
1806 2219 2297 2709 2390 2802 2880 3293
56 57 58 59 60 61 62 63
2500 2913 2991 3403 3083 3496 3574 3987
由上述公式得到的量化后的可靠度参考序列如表9所示：
表9
64 128 256
1167 1388 1650
由上述表7和表8可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝9-6＝3个值，总共只需要存储64+3＝67个值，因此，相比原来需要存储512个值而言(表1)，能够节约 (512-67)/512＝86.9％的存储空间，大大减小了存储开销，提高了存储效率。
(5)设置ls＝7，Ns＝128，PWi,0≤i<128，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照13bit进行量化后，得到的量化后的基本序列对应的可靠度序列如表10所示：
表10
由上述公式得到的量化后的可靠度参考序列如表11所示：
表11
128 256
1388 1650
由上述表10和表11可知，存储可靠度序列时只需要存储个值，存储可靠度参考序列值需要存储lmax-ls＝9-7＝2个值，总共只需要存储128+2＝130个值，因此，相比原可靠度需要存储512个值而言(表1)，能够节约(512-130)/512＝74.6％的存储空间，大大减小了存储开销，提高了存储效率。
(5)设置ls＝8，Ns＝256，PWi,0≤i<256，由上述公式可以得到可靠度序列，并且对其中的值按照13bit进行量化后，得到的可靠度序列如表12所示：
表12
由上述公式得到的可靠度参考序列如表13所示：
表13
256
1650
由上述表12和表13可知，存储可靠度序列时只需要存储个值，存储可靠度参考序列值需要存储lmax-ls＝9-8＝1个值，总共只需要存储256+1＝257个值，因此，相比原可靠度需要存储512个值而言(表1)，能够节约(512-257)/512＝49.8％存储空间，大大减小了存储开销，提高了存储效率。
二、对于最大母码长度的最大母码长可靠度序列，设置β＝20.25，按照现有技术的存储方式，对序列值进行14bit量化，将存储1024个值，如表14 所示：
表14
应用本申请提供将长度为1024的母码序列对应的可靠度序列变换为基本序列对应的可靠度序列加可靠度参考序列的实现方式，可以有如下几种：
(1)设置ls＝3，Ns＝8，PWi,0≤i<8，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到的量化后的基本序列对应的可靠度序列如表15所示：
表15
0 1 2 3 4 5 6 7
0 666 792 1457 941 1607 1733 2399
由上述公式得到的量化后的可靠度参考序列如表16所示：
表16
8 16 32 64 128 256 512
1119 1331 1583 1883 2239 2663 3166
由上述表15和表16可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-3＝7个值，总共只需要存储8+7＝15个值，因此，相比原来需要存储1024个值而言(表14)，能够节约 (1024-15)/1024＝98.5％的存储空间，大大减小了存储开销，提高了存储效率。
(2)设置ls＝4，Ns＝16，PWi,0≤i<16，由上述公式可以得到基本序列对应的可靠度序列，如表17所示：
表17
0 1 2 3 4 5 6 7
0 1 1.189207 2.189207 1.414214 2.414214 2.603421 3.603421
8 9 10 11 12 13 14 15
1.681793 2.681793 2.871 3.871 3.096006 4.096006 4.285214 5.285214
由上述公式得到的可靠度参考序列如表18所示：
表18
16 32 64 128 256 512
2 2.378414 2.828427 3.363586 4 4.756828
可靠度序列也可以是原可靠度序列PWi的有限精度量化值，只要量化后的可靠度序列仍满足与原可靠度序列相同的相对大小关系。
如可对表17和表18进行14比特量化其中 PWi为量化前的PW序列，为量化后的PW序列，max{PW}为量化前PW序列的最大值，为向上取整函数，量化精度为14比特。量化后得到表19和表20。量化精度与母码序列的长度Nmax成正相关，对越大的Nmax，通常需要更大的量化精度，来确保量化后的母码序列对应的可靠度序列仍满足与原可靠度序列相同的相对大小关系。这里仅为举例，其他长度的母码序列的可靠度序列的量化方式原理相同，不再赘述。
表19
0 1 2 3 4 5 6 7
0 666 792 1457 941 1607 1733 2399
8 9 10 11 12 13 14 15
1119 1785 1911 2577 2061 2726 2852 3518
表20
16 32 64 128 256 512
1331 1583 1883 2239 2663 3166
由上述表19和表20可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-4＝6个值，总共只需要存储16+6＝22个值，因此，相比原来需要存储1024个值而言(表14)，能够节约 (1024-22)/1024＝97.8％的存储空间，大大减小了存储开销，提高了存储效率。
(3)设置ls＝5，Ns＝32，PWi,0≤i<32，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的元素的值按照14bit进行量化后，得到的量化后的基本序列对应的可靠度序列如表21所示：
表21
0 1 2 3 4 5 6 7
0 666 792 1457 941 1607 1733 2399
8 9 10 11 12 13 14 15
1119 1785 1911 2577 2061 2726 2852 3518
16 17 18 19 20 21 22 23
1331 1997 2123 2788 2273 2938 3064 3730
24 25 26 27 28 29 30 31
2451 3116 3242 3908 3392 4058 4184 4849
由上述公式得到的量化后的可靠度参考序列如表22所示：
表22
32 64 128 256 512
1583 1883 2239 2663 3166
由上述表21和表22可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-5＝5个值，总共只需要存储32+5＝37个值，因此，相比原来需要存储1024个值而言(表14)，能够节约 (1024-37)/1024＝96.4％的存储空间，大大减小了存储开销，提高了存储效率。
(4)设置ls＝6，Ns＝64，PWi,0≤i<64，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到的量化后的基本序列对应的可靠度序列如表23所示：
表23
由上述公式得到的量化后的可靠度参考序列如表24所示：
表24
64 128 256 512
1883 2239 2663 3166
由上述表23和表24可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-6＝4个值，总共只需要存储64+4＝68个值，因此，相比原来需要存储1024个值而言(表14)，能够节约 (1024-68)/1024＝93.3％的存储空间，大大减小了存储开销，提高了存储效率。
(5)设置ls＝7，Ns＝128，PWi,0≤i<128，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表25所示：
表25
由上述公式得到量化后的可靠度参考序列如表26所示：
表26
128 256 512
2239 2663 3166
由上述表25和表26可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-7＝3个值，总共只需要存储128+3＝131个值，因此，相比原来需要存储1024个值而言(表14)，能够节约(1024-131)/1024＝87.2％的存储空间，大大减小了存储开销，提高了存储效率。
(6)设置ls＝8，Ns＝256，PWi,0≤i<256，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表27所示：
表27
由上述公式得到量化后的可靠度参考序列如表28所示：
表28
256 512
2663 3166
由上述表27和表28可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-8＝2个值，总共只需要存储256+2＝258个值，因此，相比原可靠度需要存储1024个值而言(表14)，能够节约(1024-258)/1024＝74.8％的存储空间，大大减小了存储开销，提高了存储效率。
(7)设置ls＝9，Ns＝512，PWi,0≤i<512，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表29所示：
表29
由上述公式得到量化后的可靠度参考序列如表30所示：
表30
512
3166
由上述表29和表30可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝10-9＝1个值，总共只需要存储512+1＝513个值，因此，相比原来需要存储1024个值而言(表14)，能够节约(1024-513)/1024＝49.9％的存储空间，大大减小了存储开销，提高了存储效率。
三、对于长度的母码序列对应的可靠度序列，设置β＝20.25，并进行14bit量化，按照现有技术的存储方将存储2048个值，如表31所示：
表31
应用本申请提供将长度为2048的最大母码长可靠度序列变换为可靠度序列加可靠度参考序列的实现方式，可以有如下几种：
(1)设置ls＝3，Ns＝8，PWi,0≤i<8，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表32所示：
表32
0 1 2 3 4 5 6 7
0 541 644 1185 765 1307 1409 1950
由上述公式得到量化后的可靠度参考序列如表33所示：
表33
8 16 32 64 128 256 512 1024
910 1082 1287 1531 1821 2165 2575 3062
由上述表32和表33可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-3＝8个值，总共只需要存储8+8＝16个值，因此，相比原来需要存储2048个值而言(表31)，能够节约 (2048-16)/2048＝99.2％的存储空间，大大减小了存储开销，提高了存储效率。
(2)设置ls＝4，Ns＝16，PWi,0≤i<16，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表34所示：
表34
0 1 2 3 4 5 6 7
0 541 644 1185 765 1307 1409 1950
8 9 10 11 12 13 14 15
910 1451 1554 2095 1676 2217 2319 2861
由上述公式得到量化后的可靠度参考序列如表35所示：
表35
16 32 64 128 256 512 1024
1082 1287 1531 1821 2165 2575 3062
由上述表34和表35可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-4＝7个值，总共只需要存储16+7＝23个值，因此，相比原来需要存储2048个值而言(表31)，能够节约 (2048-23)/2048＝98.9％的存储空间，大大减小了存储开销，提高了存储效率。
(3)设置ls＝5，Ns＝32，PWi,0≤i<32，由上述公式可以得到的基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表36所示：
表36
0 1 2 3 4 5 6 7
0 541 644 1185 765 1307 1409 1950
8 9 10 11 12 13 14 15
910 1451 1554 2095 1676 2217 2319 2861
16 17 18 19 20 21 22 23
1082 1624 1726 2267 1848 2389 2492 3033
24 25 26 27 28 29 30 31
1993 2534 2636 3178 2758 3299 3402 3943
由上述公式得到量化后的可靠度参考序列如表37所示：
表37
32 64 128 256 512 1024
1287 1531 1821 2165 2575 3062
由上述表36和表37可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-5＝6个值，总共只需要存储32+6＝38个值，因此，相比原来需要存储2048个值而言(表31)，能够节约(2048-38)/2048＝98.1％的存储空间，大大减小了存储开销，提高了存储效率。
(4)设置ls＝6，Ns＝64，PWi,0≤i<64，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表38所示：
表38
0 1 2 3 4 5 6 7
0 541 644 1185 765 1307 1409 1950
8 9 10 11 12 13 14 15
910 1451 1554 2095 1676 2217 2319 2861
16 17 18 19 20 21 22 23
1082 1624 1726 2267 1848 2389 2492 3033
24 25 26 27 28 29 30 31
1993 2534 2636 3178 2758 3299 3402 3943
32 33 34 35 36 37 38 39
1287 1829 1931 2472 2053 2594 2696 3238
40 41 42 43 44 45 46 47
2198 2739 2841 3382 2963 3504 3607 4148
48 49 50 51 52 53 54 55
2370 2911 3013 3555 3135 3676 3779 4320
56 57 58 59 60 61 62 63
3280 3821 3924 4465 4045 4587 4689 5230
由上述公式得到量化后的可靠度参考序列如表39所示：
表39
64 128 256 512 1024
1531 1821 2165 2575 3062
由上述表38和表39可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-6＝5个值，总共只需要存储64+5＝69个值，因此，相比原来需要存储2048个值而言(表31)，能够节约 (2048-69)/＝96.6％的存储空间，大大减小了存储开销，提高了存储效率。
(5)设置ls＝7，Ns＝128，PWi,0≤i<128，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表40所示：
表40
由上述公式得到量化后的可靠度参考序列如表41所示：
表41
128 256 512 1024
1821 2165 2575 3062
由上述表40和表41可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-7＝4个值，总共只需要存储128+4＝132个值，因此，相比原来需要存储2048个值而言(表31)，能够节约(2048-132)/2048＝93.5％的存储空间，大大减小了存储开销，提高了存储效率。
(6)设置ls＝8，Ns＝256，PWi,0≤i<256，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表42所示：
表42
由上述公式得到量化后的可靠度参考序列如表43所示：
表43
256 512 1024
2165 2575 3062
由上述表42和表43可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-8＝3个值，总共只需要存储256+3＝259个值，因此，相比原来需要存储2048个值而言(表31)，能够节约(2048-258)/2048＝87.4％的存储空间，大大减小了存储开销，提高了存储效率。
(7)设置ls＝9，Ns＝512，PWi,0≤i<512，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表44所示：
表44
由上述公式得到量化后的可靠度参考序列如表45所示：
表45
512 1024
2575 3062
由上述表44和表45可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-9＝2个值，总共只需要存储512+2＝514个值，因此，相比原来需要存储2048个值而言(表31)，能够节约(2048-514)/2048＝74.9％的存储空间，大大减小了存储开销，提高了存储效率。
(8)设置ls＝10，Ns＝1024，PWi,0≤i<1024，由上述公式可以得到基本序列对应的可靠度序列，并且对其中的值按照14bit进行量化后，得到量化后的基本序列对应的可靠度序列如表46所示：
表46
由上述公式得到量化后的可靠度参考序列如表47所示：
表47
1024
3062
由上述表46和表47可知，存储量化后的基本序列对应的可靠度序列时只需要存储个值，存储量化后的可靠度参考序列值需要存储lmax-ls＝11-10＝1个值，总共只需要存储1024+1＝1025个值，因此，相比原来需要存储2048个值而言(表31)，能够节约(2048-1025)/2048＝49.9％的存储空间，大大减小了存储开销，提高了存储效率。
需要说明的是，通过设置β的取值，可以获得不同的基本序列对应的可靠度序列，上述实施例中是以β＝20.25为例，在别的实现方式中，还可以取值β＝20.5，β＝20.75等等。
另外，根据不同的需求，还可以选择不同的ls，其取值范围为0≤ls<lmax；与ls对应基本序列对应的可靠度序列和可靠度参考序列的长度分别是和lmax-ls。
对不同的长度为Nmax的母码序列对应的可靠度序列，如 Nmax＝258,512,1024,2048,4096等，均可采用本申请实施例提供的方法进行存储。
基于前述的实施例一，对于长度为的母码序列对应的可靠度序列，利用PW公式对其进行变形计算得到的长度为的基本序列对应的可靠度序列，本实施例提供相应的读取方式。下面将分实施例二～实施例四分别描述。
实施例二
在构造编码序列，例如Polar码时，编码码长为M、信息长度Kinfo，读取前述实施例一提供的基本序列对应的可靠度序列Ns构造Polar码时，主要有两种情形：
(1)在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
(2)在N>Ns时，根据所述可靠度参考序列中的元素，对所述基本序列对应的可靠度序列进行扩展，组成长度为N的可靠度序列，所述长度为N的可靠度序列在母码序列中对应的比特位置构成了编码序列；
其中，根据编码码长M及信息长度Kinfo确定可靠度序列的码长N。一种可能的实现方式中，M为编码码长，为向上取整。
本实施例对可靠度序列进行读取的示意图如图3所示，其流程如图4所示，步骤如下：
步骤100，判断N与Ns的大小；在N≤Ns时，转入步骤101；在N>Ns，转入步骤 102；
步骤101，在N≤Ns时，读取长度为Ns的所述基本序列对应的可靠度序列的前N个元素，组成长度为N的可靠度序列，其中，所述N个元素的值大于所述Ns个元素中 Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
在N＝Ns时，基本序列对应的可靠度序列的前N个元素即长度为N的可靠度序列的全部元素。
步骤102，在N>Ns，用可靠度参考序列中的元素，对所述长度为Ns的基本序列对应的可靠度序列进行扩展。
具体的，每一次扩展时，将扩展为其中，重复上述步骤，直到扩展后的可靠度序列长度为N；
步骤103，记录可靠度排序序列Q；所述可靠度排序序列Q是按照可靠度大小，对所述长度为N的可靠度序列的元素进行顺序排序后得到的；
步骤104，根据速率匹配条件，按从后到前(或从前到后)的次序，依次读取可靠度排序序列Q中的元素；
步骤105，若读取的元素对应的序号满足速率匹配条件，则跳过该元素。
否则，在步骤106，将该元素的序号加入信息比特序号集合；
循环步骤105和步骤106，直到读取的序号集合大小为K；
此时的信息比特序号集合即最可靠序号集合，其补集(相对于集合 {0,1,…,N-1})为冻结比特序号集合。
实施本实施例二读取可靠度排序序列构造极化码的方法，存储开销小，且能灵活适配不同的速率匹配方式。
实施例三：
本实施例三在根据前述实施例一提供的基本序列对应的可靠度序列Ns构造Polar码时，预先对系统中可能出现的每个Polar码的编码码长M、信息长度K和速率匹配方式，存储阈值PWth。该阈值可以以阈值表的形式进行存储。该阈值表示，子信道的可靠度大于等于(或大于)该阈值、且子信道的序号不满足速率匹配条件的子信道序号集合大小为K，K＝Kinfo+Kcheck，Kinfo为信息长度的值，Kcheck则CRC比特和/或动态校验比特长度的值。
具体的，见示意图4和流程图5，本实施例三的步骤200～步骤202与上述实施例一的中的步骤100～步骤102相同，即当N≤Ns时，读取长度为Ns的所述基本序列对应的可靠度序列的N个元素，组成长度为N的可靠度序列；所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
当N>Ns时，用可靠度参考序列中的元素，对所述长度为Ns的基本序列对应的可靠度序列进行扩展，直到扩展后的可靠度序列的长度为N。该长度为N的可靠度序列是用于构造编码序列的依据，其N个元素在基本序列中对应的比特位置构成了编码序列。
在步骤203，查找需要构建的Polar码的阈值；
然后，根据速率匹配和长度为N的可靠度序列，对长度为N可靠度序列的每个元素PWi和序号同时与阈值PWth进行比较。
具体的，在步骤204，判断长度为N可靠度序列的PWi的值是否大于等于(或大于)该阈值PWth；
在步骤205，判断该PWi对应的序号i是否满足速率匹配条件；
步骤206，将所有满足步骤204且不满足步骤205的元素加入信息比特序号集合；
循环步骤205～步骤206，直到读取的序号集合大小为K；
此时的信息比特序号集合即最可靠序号集合，其补集(相对于集合 {0,1,…,N-1})为冻结比特序号集合。
实施本实施例三读取基本序列对应的可靠度序列，扩展后的N个可靠度值可同时与阈值比较，比较过程支持并行处理，处理效率高，从而提高了构造极化码的效率。
实施例四：
本实施例四在根据前述实施例一提供的基本序列对应的可靠度序列Ns构造Polar码时，预先对系统中可能出现的每个Polar码的编码码长M、信息长度K和速率匹配方式，存储阈值PWth。该阈值可以以阈值表的形式进行存储。该阈值表示，子信道的可靠度大于等于(或大于)该阈值、且子信道的序号不满足速率匹配条件的子信道序号集合大小为K。
具体的，见可靠性序列进行读取的示意图6和流程图7，本实施例四的方法步骤如下：
步骤300，判断N与Ns的大小；在N≤Ns时，转入步骤301；在N>Ns，转入步骤 302；
步骤301，在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；其中，在N＝Ns时，可靠度序列的前N个元素即可靠度序列的全部元素。
步骤302，分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素在母码序列中对应的比特位置构成了编码序列，所述Nseg＝N/Ns。
步骤303，查找待构造的Polar码的阈值PWth；
步骤304，第x次读取信息比特序号集合时(x的二进制表示为 计算 从可靠度参考序列中读取。
然后，根据速率匹配条件和长度为Ns的可靠度序列，对基本序列对应的可靠度序列的每个元素PWi和序号同时与阈值PWth,x-1进行比较。
具体的，在步骤305，判断基本序列对应的可靠度序列的PWi的值是否大于等于(或大于)该阈值PWth,x-1；需要说明的是，当第x+1读取时，根据速率匹配条件和长度为Ns的可靠度序列，对基本序列对应的可靠度序列的每个元素PWi和序号同时与阈值PWth,x进行比较(如图6所示)。
在步骤306，判断该PWi的序号i对应的扩展序号i+(x-1)·Ns是否满足速率匹配条件；
步骤307，将所有满足步骤305且不满足步骤306的元素的序号i+(x-1)·Ns加入信息比特序号集合；
循环步骤305～步骤307，直到读取的序号集合大小为K；
此时的信息比特序号集合即最可靠序号集合，其补集(相对于集合 {0,1,…,N-1})为冻结比特序号集合。
在另一种实现过程中，可以先读取冻结比特序号集合，然后取补集得到信息比特序号集合。
实施例本实施例四提供的读取可靠度排序序列构造极化码的方法，无需对存储的短可靠性序列进行扩展，支持对短可靠性序列的分段并行读取(每一段可同时与阈值比较)，因此，读取延迟较小，从而提高了构造极化码的效率。
采用本申请实施例提供的构造极化码的方法，对最大母码长度为Nmax的最大母码长可靠度序列做一些变换，将最大母码长可靠度序列用可靠度序列和可靠度参考序列来表征。然后基于存储的可靠度序列和可靠度参考序列，构造极化码。其中，所述可靠度序列为最大母码长可靠度序列的子集，所述可靠度参考序列中的元素表示所述可靠度序列与所述最大母码长可靠度序列的偏移量，在存储的时候只存储所述可靠度序列和可靠度参考序列，由于可靠度序列的长度加上所述可靠度参考序列的长度，远远小于所述原可靠性序列的长度，因此能够节省存储开销，并且还能完成的表征最大母码长可靠度序列的特性。
上述本申请提供的实施例中，分别从存储可靠度序列以及读取可靠度序列并获得信息比特序号集合的角度对本申请实施例提供的构造极化码的各方案进行了介绍。可以理解的是，上述方法可以在各个网元中实现。各个网元，例如终端、基站，控制节点等为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
如图9所示，本申请提供的构造极化码的装置在具体实现中，包括：
存储器403，其存储基本序列对应的可靠度序列，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度；所述母码序列对应的可靠度序列的长度为所述基本序列对应的可靠度序列的长度为其中，0≤ls<lmax；所述存储器403还用于存储可靠度参考序列，所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；所述可靠度参考序列的长度为lmax-ls。
所述基本序列对应的可靠度序列以及所述可靠度参考序列用于构造编码序列，例如极化码序列；
控制器/处理器402，用于利用所述存储器403存储的可靠度序列以及所述可靠度参考序列构造编码序列，例如极化码序列。
在具体的实现中，所述基本序列对应的可靠度序列为其中，所述可靠度参考序列为
当lmax∈[7,8,9,10,11,12]时，所述母码序列对应的可靠度序列的长度的取值范围为
所述ls∈[1,2,3,4,5,6]，所述基本序列对应的可靠度序列的长度的取值范围为
关于不同的长度的母码序列，其对应的可靠度序列以及可靠度参考序列的生成方式可以参见前面方法实施例一中的描述，在此不再赘述。
另外，所述控制器/处理器402，还用于对所述基本序列对应的可靠度序列进行量化后得到所述可靠度量化序列，且用于对所述可靠度参考序列进行量化后得到所述可靠度量化参考序列；
则所述存储器401还用于存储可靠度量化序列和可靠度量化参考序列。
上述控制器/处理器402的功能可以通过电路实现也可以通过通用硬件执行软件代码实现，当采用后者时，所述存储器403还用于存储可被控制器/处理器402执行的程序代码。当控制器/处理器402运行存储器403存储的程序代码时就执行前述功能。
一种实现方式中，控制器/处理器402用于在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
所述控制器/处理器402还用于根据所述可靠度参考序列中的元素，对所述基本序列对应的可靠度序列进行扩展，组成长度为N的可靠度序列，所述长度为N的可靠度序列在母码序列中对应的比特位置构成了编码序列；其中，所述长度为N的可靠度序列是所述处理器用可靠度参考序列中的元素对长度为Ns的基本序列对应的可靠度序列进行扩展得到的。
此外，所述存储器403还用于记录可靠度排序序列Q；所述可靠度排序序列Q是所述控制器/处理器402按照可靠度大小，对所述长度为N的可靠度序列的元素进行顺序排序后得到的。所述控制器/处理器402还用于获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；所述信息比特序号集合A中的元素为所述可靠度排序序列Q中，序号不满足速率匹配条件的元素。
在另一种实现方式中，所述控制器/处理器402还用于获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；所述信息比特序号集合A中的元素为所述长度为N的可靠度序列中，值大于等于极化码的阈值PWth，且序号不满足速率匹配条件的元素。
在另一种实现方式中，所述控制器/处理器402，还用于在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N 个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列。
在N>Ns时，所述控制器/处理器402还用于分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素在母码序列中对应的比特位置构成了编码序列，所述Nseg＝N/Ns。
所述N个元素中有K个元素在母码序列中对应的比特位置用于传输信息比特；
所述K个元素为所述长度为N的可靠度序列中，值大于等于极化码的阈值PWth，且序号不满足速率匹配条件的元素；所述处理器取所述传输信息比特的K个元素的补集，得到N-K个传输冻结比特的元素；
或者所述N个元素中除所述K个元素之外的N-K个元素在母码序列中对应的比特位置用于传输冻结比特，所述用于传输冻结比特的N-K个元素为所述长度为N的可靠度序列中，值小于编码序列的阈值PWth，或序号满足速率匹配的元素；所控制器/处理器 402取所述N-K个传输冻结比特的元素的补集，得到传输信息比特的K个元素；所述传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
所述控制器/处理器402在Nseg次读取的第x次读取时，读取长度为Ns的所述基本序列对应的可靠度序列的Ns个元素，根据编码序列的阈值PWth计算阈值PWth,x-1，并且根据所述Ns个元素的序号i，计算序号i+(x-1)·Ns，取Ns个元素中可靠度大于等于阈值 PWth,x-1，且i+(x-1)·Ns不满足速率匹配条件的元素，将该元素的序号i+(x-1)·Ns加入传输信息比特的信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值 K；
所述控制器/处理器402取所述信息比特序号集合A的补集，得到传输冻结息比特的 N-K个元素；所述信息比特序号集合A中传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素；或者
所述分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，包括：
所述控制器/处理器402在Nseg次读取的第x次读取时，读取长度为Ns的所述可靠度序列的Ns个元素，并根据极化码的阈值PWth计算阈值PWth,x-1；
所述控制器/处理器402根据所述Ns个元素的序号i，计算序号i+(x-1)·Ns，取Ns个元素中可靠度小于阈值PWth,x-1或序号i+(x-1)·Ns满足速率匹配条件的元素，将该元素的序号i+(x-1)·Ns加入传输冻结息比特的冻结比特序号集合Ac；
所述控制器/处理器402取所述冻结比特序号集合Ac的补集，得到传输信息比特的K 个元素组成信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A中传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
具体的处理步骤可以参见方法实施例二至实施例四，在此不再赘述。
进一步地，所述构造极化码的装置还可以包括编码器4051、调制器4052、解调器4054 和解码器4053。编码器4051用于获取网络侧设备将要发给终端或者终端即将发给网络侧设备的数据/信令，并对该数据/信令进行编码。调制器4052对编码器4051编码后的数据/ 信令进行调制后传递给收发器401，由收发器401发送给终端或者其他网络侧设备。
解调器4054用于获取终端或者其他网络侧设备发送的数据/信令，并进行解调。解码器4053用于对解调器4054解调后的数据/信令进行解码。
上述编码器4051、调制器4052、解调器4054和解码器4053可以由合成的调制解调处理器405来实现。这些单元根据无线接入网采用的无线接入技术(例如，LTE及其他演进系统的接入技术)来进行处理。
所述网络侧设备还可以包括通信接口404，用于支持该构造极化码的装置与其他网络实体之间进行通信。可以理解的是，图8仅仅示出了构造极化码的装置的简化设计。在实际应用中，上述收发器401可以包括发射器和接收器，该装置可以包含任意数量的收发器，处理器，控制器/处理器，存储器，和/或通信接口等。
上述装置在具体实现中，可以是终端或者网络侧设备。网络侧设备又可以是基站或者控制节点。
本申请上述基站，终端、或控制节点的控制器/处理器可以是中央处理器(CPU)，通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)，现场可编程门阵列(FPGA) 或者其他可编程逻辑器件、晶体管逻辑器件，硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。
结合本申请公开内容所描述的方法或者算法的步骤可以硬件的方式来实现，也可以是由处理器执行软件指令(例如，程序代码)的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于RAM存储器、闪存、ROM存储器、EPROM存储器、 EEPROM存储器、寄存器、硬盘、移动硬盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于终端中。当然，处理器和存储介质也可以作为分立组件存在于终端中。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本申请所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (35)

1.一种构造编码序列的方法，其特征在于，所述方法由终端或者网络设备执行，所述方法包括：
存储基本序列对应的可靠度序列，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度；
存储可靠度参考序列，所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；
利用所述基本序列对应的可靠度序列以及所述可靠度参考序列中的元素构造编码序列。
2.如权利要求1所述的构造编码序列的方法，其特征在于，所述母码序列对应的可靠度序列的长度为所述基本序列对应的可靠度序列的长度为其中，0≤ls<lmax。
3.如权利要求2所述的构造编码序列的方法，其特征在于，所述基本序列对应的可靠度序列中的第i个元素为：其中， (i)dec表示为i为十进制数，(Bn-1Bn-2...B0)bin表示二进制数，β为指数的基数。
4.如权利要求3所述的构造编码序列的方法，其特征在于，所述可靠度参考序列的长度为lmax-ls，所述可靠度参考序列为β为指数的基数。
5.如权利要求2所述的构造编码序列的方法，其特征在于，所述lmax∈[8,9,10,11,12]，所述母码序列对应的可靠度序列的长度为所述ls∈[0,1,2,3,4,5,6,7,8,9,10,11]，所述基本序列对应的可靠度序列的长度为
6.如权利要求2所述的一种构造编码序列的方法，其特征在于，利用所述基本序列对应的可靠度序列以及所述可靠度参考序列构造长度为N、编码长度为M、信息长度为Kinfo的编码序列，包括：
在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
在N>Ns时，根据所述可靠度参考序列中的元素，对所述基本序列对应的可靠度序列进行扩展，组成长度为N的可靠度序列，所述长度为N的可靠度序列在母码序列中对应的比特位置构成了编码序列。
7.如权利要求6所述的构造编码序列的方法，其特征在于，所述长度为N的可靠度序列是用可靠度参考序列中的元素对长度为Ns的基本序列对应的可靠度序列中的元素进行扩展得到的，β为指数的基数。
8.如权利要求7所述的构造编码序列的方法，其特征在于，所述方法还包括：
记录可靠度排序序列Q；所述可靠度排序序列Q是按照可靠度大小，对所述长度为N的可靠度序列中的元素进行顺序排序后得到的。
9.如权利要求8所述的构造编码序列的方法，其特征在于，所述方法还包括：
获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；所述信息比特序号集合A中的元素为所述可靠度排序序列Q中，序号不满足速率匹配条件的最可靠的K个元素。
10.如权利要求8所述的构造编码序列的方法，其特征在于，所述方法还包括：
获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A为冻结比特序号集合Ac的补集，所述冻结比特序号集合Ac中的元素为所述可靠度排序序列Q中，序号满足速率匹配条件或可靠度最低的(N-K)个元素。
11.如权利要求7所述的构造编码序列的方法，其特征在于，所述方法还包括：
获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A中的元素为所述长度为N的可靠度序列中，值大于等于极化码的阈值PWth，且序号不满足速率匹配条件的元素。
12.如权利要求7所述的构造编码序列的方法，其特征在于，所述方法还包括：
获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A为冻结比特序号集合Ac的补集，所述冻结比特序号集合Ac中的元素为所述长度为N的可靠度序列中，值小于极化码的阈值PWth，或序号满足速率匹配的元素集合的补集。
13.如权利要求2所述的构造编码序列的方法，其特征在于，所述利用所述基本以及所述可靠度参考序列构造编码序列，包括：
在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
在N>Ns时，分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素在母码序列中对应的比特位置构成了编码序列，所述Nseg＝N/Ns。
14.如权利要求13所述的构造编码序列的方法，所述N个元素中有K个元素在母码序列中对应的比特位置用于传输信息比特；
所述K个元素为所述长度为N的可靠度序列中，值大于等于极化码的阈值PWth，且序号不满足速率匹配条件的元素；
取所述传输信息比特的K个元素的补集，得到N-K个传输冻结比特的元素；
所述传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
15.如权利要求13所述的构造编码序列的方法，其特征在于，所述N个元素中除所述K个元素之外的N-K个元素在母码序列中对应的比特位置用于传输冻结比特，所述用于传输冻结比特的N-K个元素为所述长度为N的可靠度序列中，值小于编码序列的阈值PWth，或序号满足速率匹配的元素；
取所述N-K个传输冻结比特的元素的补集，得到传输信息比特的K个元素；
所述传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
16.如权利要求13所述的构造编码序列的方法，其特征在于，所述分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，包括：
在Nseg次读取的第x次读取时，读取长度为Ns的所述基本序列对应的可靠度序列的Ns个元素，根据编码序列的阈值PWth计算阈值PWth,x-1，并且根据所述Ns个元素的序号i，计算序号i+(x-1)·Ns，取Ns个元素中可靠度大于等于阈值PWth,x-1，且i+(x-1)·Ns不满足速率匹配条件的元素，将该元素的序号i+(x-1)·Ns加入传输信息比特的信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
取所述信息比特序号集合A的补集，得到传输冻结息比特的N-K个元素；
所述信息比特序号集合A中传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
17.如权利要求13所述的构造编码序列的方法，其特征在于，所述分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，包括：
在Nseg次读取的第x次读取时，读取长度为Ns的所述可靠度序列的Ns个元素，并根据极化码的阈值PWth计算阈值PWth,x-1；
根据所述Ns个元素的序号i，计算序号i+(x-1)·Ns，取Ns个元素中可靠度小于阈值PWth,x-1或序号i+(x-1)·Ns满足速率匹配条件的元素，将该元素的序号i+(x-1)·Ns加入传输冻结息比特的冻结比特序号集合Ac；
取所述冻结比特序号集合Ac的补集，得到传输信息比特的K个元素组成信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A中传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
18.一种构造编码序列的装置，其特征在于，包括：
存储器，用于存储基本序列对应的可靠度序列，所述基本序列对应的可靠度序列的长度小于等于母码序列对应的可靠度序列的长度；
所述存储器还用于存储可靠度参考序列，所述可靠度参考序列包括所述母码序列对应的可靠度序列中除所述基本序列对应的可靠度序列之外至少一个元素；
处理器，用于利用所述存储器存储的基本序列对应的可靠度序列以及所述可靠度参考序列构造编码序列。
19.如权利要求18所述的构造编码序列的装置，其特征在于，所述母码序列对应的可靠度序列的长度为所述基本序列对应的可靠度序列的长度为其中，0≤ls<lmax。
20.如权利要求19所述的构造编码序列的装置，其特征在于，所述基本序列对应的可靠度序列中第i个元素为：其中(i)dec表示为i为十进制数，(Bn-1Bn-2...B0)bin表示二进制数，β为指数的基数。
21.如权利要求20所述的构造编码序列的装置，其特征在于，所述可靠度参考序列的长度为lmax-ls，所述可靠度参考序列为β为指数的基数。
22.如权利要求19所述的构造编码序列的装置，其特征在于，所述lmax∈[8,9,10,11,12]，所述母码序列对应的可靠度序列的长度为所述ls∈[0,1,2,3,4,5,6,7,8,9,10,11]，所述可靠度序列的长度为
23.如权利要求19所述的构造编码序列的装置，其特征在于，所述处理器，还用于利用所述基本序列对应的可靠度序列以及所述可靠度参考序列构造母码长度为N、编码长度为M、信息长度为Kinfo的编码序列，包括：
在N≤Ns时，从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N元素在基本序列中对应的比特位置构成了编码序列；
在N>Ns时，根据所述可靠度参考序列中的元素，对所述基本序列对应的可靠度序列进行扩展，组成长度为N的可靠度序列，所述长度为N的可靠度序列在母码序列中对应的比特位置构成了编码序列。
24.如权利要求23所述的构造编码序列的装置，其特征在于，
长度为N的可靠度序列是用可靠度参考序列中的元素对长度为Ns的基本序列对应的可靠度序列中的元素值进行扩展得到的，β为指数的基数。
25.如权利要求24所述的构造编码序列的装置，其特征在于，所述存储器还用于记录可靠度排序序列Q；所述可靠度排序序列Q是所述处理器按照可靠度大小，对所述长度为N的可靠度序列中的元素进行顺序排序后得到的。
26.如权利要求25所述的构造编码序列的装置，其特征在于，所述处理器还用于获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；所述信息比特序号集合A中的元素为所述可靠度排序序列Q中，序号不满足速率匹配条件的最可靠的K个元素。
27.如权利要求25所述的构造编码序列的装置，其特征在于，所述处理器还用于获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A为冻结比特序号集合Ac的补集，所述冻结比特序号集合Ac中的元素为所述可靠度排序序列Q中，序号满足速率匹配条件或可靠度最低的(N-K)个元素。
28.如权利要求25所述的构造编码序列的装置，其特征在于，所述处理器还用于获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A中的元素为所述长度为N的可靠度序列中，值大于等于极化码的阈值PWth，且序号不满足速率匹配条件的元素。
29.如权利要求25所述的构造编码序列的装置，其特征在于，所述处理器还用于获得信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A为冻结比特序号集合Ac的补集，所述冻结比特序号集合Ac中的元素为所述长度为N的可靠度序列中，值小于极化码的阈值PWth，或序号满足速率匹配条件的元素集合的补集。
30.如权利要求19所述的构造编码序列的装置，其特征在于，所述装置还包括：
处理器，从所述基本序列对应的可靠度序列中获取N个元素，，所述N个元素的值大于所述Ns个元素中Ns-N个元素的值；所述N个元素在基本序列中对应的比特位置构成了编码序列；
在N>Ns时，分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，所述N个元素在母码序列中对应的比特位置构成了编码序列，所述Nseg＝N/Ns。
31.如权利要求30所述的构造编码码长的装置，其特征在于，所述处理器获取的所述N个元素中有K个元素在母码序列中对应的比特位置用于传输信息比特；
所述K个元素为所述长度为N的可靠度序列中，值大于等于极化码的阈值PWth，且序号不满足速率匹配条件的元素；
所述处理器取所述传输信息比特的K个元素的补集，得到N-K个传输冻结比特的元素；
所述传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
32.如权利要求30所述的构造编码序列的装置，其特征在于，所述处理器获取的所述N个元素中除所述K个元素之外的N-K个元素在母码序列中对应的比特位置用于传输冻结比特，所述用于传输冻结比特的N-K个元素为所述长度为N的可靠度序列中，值小于编码序列的阈值PWth，或序号满足速率匹配的元素；
所述处理器取所述N-K个传输冻结比特的元素的补集，得到传输信息比特的K个元素；
所述传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
33.如权利要求30所述的构造编码序列的装置，其特征在于，所述处理器分Nseg次从所述基本序列对应的可靠度序列中获取N个元素；包括：
在Nseg次读取信息特比序号集合的第x次读取时，读取长度为Ns的所述基本序列对应的可靠度序列的Ns个元素，根据编码序列的阈值PWth计算阈值PWth,x-1，并且根据所述Ns个元素的序号i，计算序号i+(x-1)·Ns，取Ns个元素中可靠度大于等于阈值PWth,x-1且i+(x-1)·Ns不满足速率匹配条件的元素，将该元素的序号i+(x-1)·Ns加入传输信息比特的信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述处理器取所述信息比特序号集合A的补集，得到传输冻结息比特的N-K个元素；
所述信息比特序号集合A中传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
34.如权利要求30所述的构造编码序列的装置，其特征在于，所述处理器分Nseg次从所述基本序列对应的可靠度序列中获取N个元素，包括：
在Nseg次读取的第x次读取时，读取长度为Ns的所述可靠度序列的Ns个元素，并根据极化码的阈值PWth计算阈值PWth,x-1；
根据所述Ns个元素的序号i，计算序号i+(x-1)·Ns，取Ns个元素中可靠度小于阈值PWth,x-1或i+(x-1)·Ns满足速率匹配条件的元素，将该元素的序号i+(x-1)·Ns加入传输冻结息比特的冻结比特序号集合Ac；
所述处理器取所述冻结比特序号集合Ac的补集，得到传输信息比特的信息比特序号集合A；所述信息比特序号集合A中的元素个数等于阈值K；
所述信息比特序号集合A中传输信息比特的K个元素与N-K个传输冻结比特的元素构成编码码长的N个元素。
35.如权利要求18至34中任一项所述的构造极化码的装置，其特征在于，所述装置为终端或网络侧设备。
CN201710184944.2A 2017-03-24 2017-03-24 一种构造编码序列的方法，装置 Active CN108631793B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710184944.2A CN108631793B (zh) 2017-03-24 2017-03-24 一种构造编码序列的方法，装置
KR1020197026302A KR20190116394A (ko) 2017-03-24 2018-03-24 코딩 시퀀스를 구성하는 방법 및 장치
PCT/CN2018/080379 WO2018171777A1 (zh) 2017-03-24 2018-03-24 一种构造编码序列的方法，装置
EP18771540.4A EP3573266B1 (en) 2017-03-24 2018-03-24 Method and device for constructing encoding sequence
US16/579,532 US11063700B2 (en) 2017-03-24 2019-09-23 Method and apparatus for constructing coding sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710184944.2A CN108631793B (zh) 2017-03-24 2017-03-24 一种构造编码序列的方法，装置

Publications (2)

Publication Number Publication Date
CN108631793A true CN108631793A (zh) 2018-10-09
CN108631793B CN108631793B (zh) 2022-04-22

Family

ID=63584910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710184944.2A Active CN108631793B (zh) 2017-03-24 2017-03-24 一种构造编码序列的方法，装置

Country Status (5)

Country Link
US (1) US11063700B2 (zh)
EP (1) EP3573266B1 (zh)
KR (1) KR20190116394A (zh)
CN (1) CN108631793B (zh)
WO (1) WO2018171777A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063700B2 (en) 2017-03-24 2021-07-13 Huawei Technologies Co., Ltd. Method and apparatus for constructing coding sequence

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019099318A1 (en) * 2017-11-15 2019-05-23 Idac Holdings, Inc. Urllc transmissions with polar codes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1211682A2 (en) * 2000-11-28 2002-06-05 Pioneer Corporation Data recording / reproduction method and apparatus using random series for scrambling input data
CN1534874A (zh) * 2003-04-02 2004-10-06 ���Ͽع����޹�˾ 用于解码可变长度码的方法和相应的接收机
EP2724467A1 (fr) * 2011-06-21 2014-04-30 Centre National d'Etudes Spatiales Procédé d'encodage de données d'information en bursts
CN104242957A (zh) * 2013-06-09 2014-12-24 华为技术有限公司 译码处理方法及译码器
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
CN106059596A (zh) * 2016-06-24 2016-10-26 中山大学 以二元bch码为成份码的分组马尔可夫叠加编码方法及其译码方法
CN106506079A (zh) * 2016-11-29 2017-03-15 东南大学 四色可见光通信系统中的极化码优化设计方法
EP2899911B1 (en) * 2012-09-24 2018-02-21 Huawei Technologies Co., Ltd. Generation method and generation device for mixed polar code

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3113398B1 (en) * 2014-03-19 2020-04-22 Huawei Technologies Co., Ltd. Polar code rate-matching method and rate-matching device
RU2679723C1 (ru) * 2014-03-21 2019-02-12 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости полярного кода
US9742440B2 (en) * 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
TWI629872B (zh) * 2016-02-03 2018-07-11 旺宏電子股份有限公司 調整延伸極化碼的碼長度之方法及裝置
CN108631793B (zh) * 2017-03-24 2022-04-22 华为技术有限公司 一种构造编码序列的方法，装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1211682A2 (en) * 2000-11-28 2002-06-05 Pioneer Corporation Data recording / reproduction method and apparatus using random series for scrambling input data
CN1534874A (zh) * 2003-04-02 2004-10-06 ���Ͽع����޹�˾ 用于解码可变长度码的方法和相应的接收机
EP2724467A1 (fr) * 2011-06-21 2014-04-30 Centre National d'Etudes Spatiales Procédé d'encodage de données d'information en bursts
EP2899911B1 (en) * 2012-09-24 2018-02-21 Huawei Technologies Co., Ltd. Generation method and generation device for mixed polar code
CN104242957A (zh) * 2013-06-09 2014-12-24 华为技术有限公司 译码处理方法及译码器
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
CN106059596A (zh) * 2016-06-24 2016-10-26 中山大学 以二元bch码为成份码的分组马尔可夫叠加编码方法及其译码方法
CN106506079A (zh) * 2016-11-29 2017-03-15 东南大学 四色可见光通信系统中的极化码优化设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUAWEI等: "Construction schemes for polar codes", 《3GPP TSG RAN WG1 MEETING #88》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063700B2 (en) 2017-03-24 2021-07-13 Huawei Technologies Co., Ltd. Method and apparatus for constructing coding sequence
CN108631793B (zh) * 2017-03-24 2022-04-22 华为技术有限公司 一种构造编码序列的方法，装置

Also Published As

Publication number Publication date
CN108631793B (zh) 2022-04-22
EP3573266B1 (en) 2021-06-02
WO2018171777A1 (zh) 2018-09-27
EP3573266A1 (en) 2019-11-27
EP3573266A4 (en) 2020-02-19
US11063700B2 (en) 2021-07-13
KR20190116394A (ko) 2019-10-14
US20200092042A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
US11923973B2 (en) Method and apparatus for encoding data using a polar code
JP6813663B2 (ja) ポーラ符号化方法、装置、およびデバイス
CN106877973B (zh) 极化码处理的方法及通信设备
CN108347302B (zh) 一种编译码方法和终端
US11057054B2 (en) Channel coding method and apparatus in communication system
CN108347301B (zh) 数据的传输方法和装置
US11362760B2 (en) Polar code rate matching method and apparatus
CN108833050A (zh) 编码方法、译码方法、装置和设备
CN108540260B (zh) 用于确定Polar码编解码的方法、装置和可存储介质
CN108809500B (zh) 编码方法、装置和设备
US11075653B2 (en) Polar code encoding and decoding method and apparatus
CN108809482B (zh) Polar码的速率匹配方法及装置
CN108631793B (zh) 一种构造编码序列的方法，装置
US10880038B2 (en) Method for constructing sequence of polar codes and apparatus
CN108696334B (zh) 极化Polar码的速率匹配方法和装置、通信设备
CN110622529A (zh) 广播信道的通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant