TWI629872B - 調整延伸極化碼的碼長度之方法及裝置 - Google Patents

調整延伸極化碼的碼長度之方法及裝置 Download PDF

Info

Publication number
TWI629872B
TWI629872B TW105126294A TW105126294A TWI629872B TW I629872 B TWI629872 B TW I629872B TW 105126294 A TW105126294 A TW 105126294A TW 105126294 A TW105126294 A TW 105126294A TW I629872 B TWI629872 B TW I629872B
Authority
TW
Taiwan
Prior art keywords
bit channels
bits
message
code
frozen
Prior art date
Application number
TW105126294A
Other languages
English (en)
Other versions
TW201729544A (zh
Inventor
黃昱銘
李祥邦
張錫嘉
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201729544A publication Critical patent/TW201729544A/zh
Application granted granted Critical
Publication of TWI629872B publication Critical patent/TWI629872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Optical Communication System (AREA)

Abstract

調整延伸極化碼的碼長度之方法包含以下步驟。產生用於延伸極化碼的產生器矩陣。產生器矩陣包含標準極化碼部分以及額外凍結部分。標準極化碼部分有N個位元通道，包含K個訊息位元通道及N-K個凍結位元通道。額外凍結部分有q個額外凍結位元通道。在K個訊息位元通道中的q個訊息位元通道使用q個額外凍結位元通道被再極化。接收包含K個訊息位元和N+q-K個凍結位元的輸入向量。使用產生器矩陣轉換輸入向量為包含N+q個編碼位元的輸出向量。K個訊息位元被分配到K個訊息位元通道，且N+q-K個凍結位元被分配到N-K個凍結位元通道及q個額外凍結位元通道。

Description

調整延伸極化碼的碼長度之方法及裝置
本揭露是有關於一種錯誤校正方法和裝置，特別是關於藉由利用一延伸極化碼(extended polar code)增加編碼可靠度的一種方法和裝置。
在訊息傳輸和處理區域中，多個通訊通道可用來傳輸一條訊息。通訊通道通常都有很多雜訊(noisy)並且有不正確的傳輸資料位元的機率，例如被稱為錯誤機率(probability of error)。也就是說，輸入一二進位資料1，通訊通道可能會輸出一錯誤的二進位資料0，反之亦然。相似的，在資料儲存區域中，多個儲存單元被用來儲存資料。由於雜訊或外部干擾，儲存在一儲存單元的一資料位元可能會被改變，以使從儲存單元中讀取出的資料位元不同於被寫到此儲存單元的資料位元。這種儲存資料位元被改變的機率被稱為「錯誤機率」。
為了降低傳輸或儲存訊息/資料的錯誤，而進一步降低錯誤機率，欲被傳輸或儲存的訊息通常在傳輸之前被一錯誤校正方法編碼。在此文中，訊息/資料的傳輸和儲存被統稱為訊息傳輸以簡化描述。因此，除非特別說明，「訊息傳輸」或相似的用 語被理解為代表訊息/資料的傳輸及/或儲存。進一步的，除非特別說明，欲被傳輸的訊息也被簡化描述為訊息。在一編碼訊息的例子中，訊息的位元和多個凍結位元被編碼成為一編碼位元，之後經由通訊通道被傳輸或儲存到儲存單元。這種編碼可被認為是一個輸入向量轉換為一輸出向量的轉換，由一訊息位源和凍結位元組成的輸入向量被一產生器矩陣轉換為由欲經由通訊通道被傳輸或儲存在儲存單元的編碼位元組成的一輸出向量。每一輸入位元對應此轉換的一位元通道，且每一位元通道具有對應的一錯誤機率。
極化編碼是一種線性方塊錯誤校正編碼方法，可重新分配位元通道中的錯誤機率。在極化編碼之後，一些位元通道相較於其他位元通道具有一較低的錯誤機率。具有較低的錯誤機率的位元通道則可被用來傳輸訊息，而其他位元通道則被凍結(frozen)，亦即用來傳輸凍結位元。由於傳送端和接收端都知道哪個位元通道被凍結，因此任何資料都可被分配到凍結位元通道。例如，一二進位資料0被分配到每一凍結位元通道。
然而，極化碼(用於極化編碼的碼)的建立使傳統極化碼的碼長度受到特定限制。在本揭露中，傳統極化碼被稱為「標準極化碼」。對應使用一傳統極化碼的一極化碼機制被稱為一「傳統極化碼機制」或一「標準極化碼機制」。特別的說，傳統極化碼機制限制碼長度為2的冪次方，亦即2n，其中n為正整數。這引起了使用極化碼的系統的一額外複雜度。一種解決此問 題的方法是將被編碼的訊息分割為具有合適於編碼機制的長度的片段以創造長度可適性(length-compatible)的極化碼。
一種用於創造長度可適性的示範方法的嘗試包含例如：毀損(puncturing)或縮短。這兩種嘗試藉由從一原始長度2n的碼長度切斷而達到一任意碼長度以使一些位元不被傳輸。然而，隨著碼長度從2n被縮短，使碼的效能損失會增加。此碼的效能損失可藉由參數，例如位元錯誤率(bit error rate，BER)或者框錯誤率(frame error rate，FER)測得。第1圖繪示一碼的碼長度和此嘗試毀損或縮短碼的效能損失之間的關係的示意圖。在第1圖中，一較高程度的灰色指示較嚴重的效能損失。如第1圖所示，當此碼長度等於2的冪次方時，沒有效能損失。當此碼的長度從2的冪次方減少時，效能損失增加。
然而，這種示範的嘗試並不適合應用在特定情況，例如記憶體裝置中的資料儲存。舉例來說，這是因為在記憶體裝置中，資料通常以一8倍數的尺寸的單位儲存，例如1024。並且加上一小數量的凍結位元到每一方塊碼使得此碼的長度稍微超過2n。在這種情況下，毀損或縮短的嘗試會導致如第1圖所示的嚴重的效能損失。
根據本揭露，提供一種方法以增加編碼可靠度。此方法包含產生用於延伸極化碼的產生器矩陣。延伸極化碼包含標準極化碼部分及額外凍結部分。標準極化碼部分有K個訊息位元 通道及N-K個凍結位元通道的N個位元通道。N為2n，n為正整數，K為一小於或等於N的正整數。標準極化碼部分包含2m-1個母碼，m為大於1的正整數。額外凍結部分有q個額外凍結位元通道，q為一正整數。在K個訊息位元通道中的q個訊息位元通道使用q個額外凍結位元通道承受一m階再極化。此方法更包含接收包含K個訊息位元和N+q-K個凍結位元的輸入向量，並使用產生器矩陣轉換輸入向量為包含N+q個編碼位元的輸出向量。K個訊息位元被分配到K個訊息位元通道，N+q-K個凍結位元被分配到N-K個凍結位元通道及q個額外凍結位元通道。
又根據本揭露，提供一種裝置以增加編碼可靠度。此裝置包含處理器及非暫時性的電腦可讀取儲存媒體。非暫時性的電腦可讀取儲存媒體儲存被處理器執行的指令，以使處理器執行以下指令。產生用於延伸極化碼的產生器矩陣。延伸極化碼包含標準極化碼部分及額外凍結部分。標準極化碼部分有K個訊息位元通道及N-K個凍結位元通道的N個位元通道。N為2n，n為正整數，K為一小於或等於N的正整數。標準極化碼部分包含2m-1個母碼，m為大於1的正整數。額外凍結部分有q個額外凍結位元通道，q為一正整數。在K個訊息位元通道中的q個訊息位元通道使用q個額外凍結位元通道承受一m階再極化。此指令更使處理器接收包含K個訊息位元和N+q-K個凍結位元的輸入向量，並使用產生器矩陣轉換輸入向量為包含N+q個編碼位元的輸出向量。K個訊息位元被分配到K個訊息位元通道，N+q-K個凍結 位元被分配到N-K個凍結位元通道及q個額外凍結位元通道。
又根據本揭露，提供一種非暫時性的電腦可讀取儲存媒體儲存被處理器執行的指令，以使處理器執行以下指令。產生用於延伸極化碼的產生器矩陣。延伸極化碼包含標準極化碼部分及額外凍結部分。標準極化碼部分有K個訊息位元通道及N-K個凍結位元通道的N個位元通道。N為2n，n為正整數，K為一小於或等於N的正整數。標準極化碼部分包含2m-1個母碼，m為大於1的正整數。額外凍結部分有q個額外凍結位元通道，q為一正整數。在K個訊息位元通道中的q個訊息位元通道使用q個額外凍結位元通道承受一m階再極化。此指令更使處理器接收包含K個訊息位元和N+q-K個凍結位元的輸入向量，並使用產生器矩陣轉換輸入向量為包含N+q個編碼位元的輸出向量。K個訊息位元被分配到K個訊息位元通道，N+q-K個凍結位元被分配到N-K個凍結位元通道及q個額外凍結位元通道。
本揭露的特徵和優點可以從下列的描述中說明，並且部分地是從描述中顯而易見的、或者可通過本揭露的實施而得知。這些特徵和優點可以由所附的申請專利範圍所特別指出的元件和其組合實現。
應當理解的是，前述一般的描述和以下的詳細描述都只是示例性和說明性的，並不如要求保護申請專利範圍用以限制本發明的。
所附的圖式包含在說明書中，並與說明書構成本說明書的一部 分，圖式示出了本發明的幾個實施例，並且可參照說明書用於解釋本發明的原理。
200‧‧‧方法
202‧‧‧建立標準極化碼以決定訊息位元通道
204‧‧‧再極化最不可靠的訊息位元通道以降低它們的錯誤機率
206‧‧‧放訊息到用來傳輸的訊息位元通道
C1~C10‧‧‧位元通道
U1~U10、V1~V10‧‧‧輸入位元
X1~X10‧‧‧編碼位元
Y1~Y10‧‧‧位元
W‧‧‧通訊通道
N1、N2、Np‧‧‧碼字元長度
602‧‧‧將標準極化碼分為多個母碼
604‧‧‧建立每一母碼以決定針對母碼的訊息位元通道
606‧‧‧從母碼中再極化最不可靠的訊息位元通道以降低它們的錯誤機率
608‧‧‧放訊息到用來傳送的訊息位元通道
1000‧‧‧裝置
1002‧‧‧處理器
1004‧‧‧記憶體
1006‧‧‧輸入/輸出介面
第1圖繪示一碼的碼長度和此嘗試毀損或縮短碼的效能損失之間的關係的示意圖。
第2圖繪示一實施例使用延伸極化碼機制的方法的流程圖。
第3圖繪示示範的標準極化碼機制的編碼架構的示意圖
第4圖繪示示範實施例的延伸極化碼機制的編碼架構的示意圖。
第5圖繪示示範實施例的一修正延伸極化碼機制的示意圖。
第6圖繪示另一實施例使用延伸極化碼機制的方法的流程圖。
第7圖繪示一示意母碼機制的編碼架構的示意圖。
第8圖繪示示範實施例的一2階延伸極化碼機制的編碼架構的示意圖。
第9圖繪示示範實施例的延伸極化碼的碼長度和此碼的效能損失之間的關係的示意圖。
第10圖繪示示範實施例的延伸極化碼的一裝置的方塊圖。
符合本揭露的實施例包含藉由延伸一極化碼增加編碼可靠度的一方法和一裝置。
在本文中，參照所附圖式仔細地描述本發明的一些實施例。盡可能地，圖式中相同的參考符號用來表示相同或相似的元件。
一傳統的極化碼可被標示為一(N,K)極化碼，也被稱為一(N,K)標準極化碼，其中N代表一碼字元長度，亦即標準極化碼的位元通道(位元通道)的總數等於2n，其中n為正整數，K為不大於N的整數且K代表被傳輸的一條訊息的訊息長度。因此，使用一標準極化碼，K位元的訊息被分別分配到K個位元通道中相較於其他位元通道具有一較低機率錯誤的的一個位元通道。N個位元通道的剩餘者，亦即剩餘的N-K個位元通道被凍結(凍結)。用來傳輸訊息的位元通道在此文中被稱為「非凍結位元通道」。
根據本揭露，q個最不可靠的非凍結位元通道被再極化(re-polarized)以增強它們的可靠度，其中q是一不大於K的整數。也就是說，這些q個非凍結位元通道並不僅經過一標準極化程序，也經過一額外極化程序。為了再極化這q個非凍結位元通道，使用額外的q個凍結位元通道。也就是說，為了再極化這q個非凍結位元通道，這(N,K)標準極化碼被延伸為一(N+q,K)延伸極化碼。藉由選擇q的值，延伸極化碼的一碼長度可被調整，而因此使其長度可適性(length-compatible)。在一些實施例中，可根據經驗選擇q。例如可選擇N=1024且q=114以編碼K=800位元的資料。
第2圖繪示依據本揭露一實施例使用延伸極化碼機制編碼一條訊息的一示範方法200。方法200可被執行在一記憶體裝置上，例如一單層式儲存單元(single-level cell)記憶體裝置，或者一多層式儲存單元(multi-level cell)記憶體裝置，或者一通訊裝置。根據方法200，一(N,K)標準極化碼被延伸為具有q個額外凍結位元通道的一(N+q,K)延伸極化碼，用以傳輸K位元的訊息。依據本揭露的實施例，q可遠小於N。例如q小於N/2。再舉一例，q小於N/3。
如第2圖所示，在步驟202中，建立標準極化碼以決定K個最佳(optimal)位元通道。可使用多種不同的建立方法，例如互消息(mutual information)、巴氏參數(Bhattacharyya parameter)、或者錯誤機率。舉例來說，使用錯誤機率建立碼，在碼的建立之後，這些位元通道具有不同的錯誤機率。因此K個位元通道中具有錯誤機率小於其他N-K個位元通道的錯誤機率的位元通道被選定為最佳位元通道。這些最佳位元通道會被用來傳輸訊息，且因此被稱為訊息位元通道。
依據本揭露，這K個訊息位元通道的對應錯誤機率可不同於彼此。當一位元通道具有一較大的錯誤機率時，此位元通道是較可靠的。在步驟204中，q個最不可靠的訊息位元通道藉由使用q個額外凍結位元通道在這q個最不可靠的訊息位元通道上執行一額外通道極化被再極化以降低它們的錯誤機率。
在步驟206中，訊息被分配到K個訊息位元通道， K個位元通道包含用來傳輸的q個再極化訊息位元通道。其餘N+q-K個位元通道被凍結，也就是說一二進位資料0被分配到N+q-K個凍結位元通道的每一個。
以下描述一例以解釋本揭露實施例的延伸極化碼機制。第3圖繪示一(8,5)標準極化碼機制的一編碼架構(產生器矩陣的視覺化表示)，此標準極化碼包含8個位元通道(C3、C4、…、C10)用來傳輸5個訊息位元和3個凍結位元，統稱為「輸入位元」(U3、U4、…、U10)，其中每一輸入位元Ui被分配到對應的一位元通道Ci，i=3,4,...10。藉由建立一(8,5)標準極化碼而得到此編碼架構。如第3圖所示，這8個位元被分配到8個位元通道，且被編碼以形成編碼位元X3、X4、…、X10。這些編碼位元之後(在傳輸訊息的情況下)經由通訊通道W被傳輸或者(在儲存資料的情況下)被儲存在儲存單元W。接收端(在傳輸訊息的情況下)接收傳輸的位元Y3、Y4、…、Y10，或者(在儲存資料的情況下)讀取被儲存的位元Y3、Y4、…、Y10。在此例中，位元通道C6~C10相較於位元通道C3~C5是較可靠的。因此，位元通道C6~C10被用來傳輸5個訊息位元，而位元通道C3~C5被用來傳輸3個凍結位元。
進一步的，在本揭露中，在位元通道C6~C10中，位元通道C6和C7是較不可靠的，因此使用兩個額外凍結通道承受一額外通道極化。
此額外通道極化將(8,5)標準極化碼延伸為(10,5)延 伸極化碼。(10,5)延伸極化碼的編碼架構如第4圖所示，(10,5)延伸極化碼包含如第4圖的虛線框所示的一標準極化碼部分，以及虛線框外的一延伸極化碼部分。此示範機制包含10個位元通道C1、C2、…、C10，每一個位元通道剛開始被分配到對應的輸入位元V1、V2、…、V10中的一個。
如第4圖所示，對應(10,5)延伸極化碼，5個訊息位元V6~V10被分配到位元通道C6~C10(訊息位元通道)，而5個凍結位元V1~V5被分配到位元通道C1~C5(凍結位元通道)。輸入位元V3、V4、V5、V8、V9和V10直接通到位元U3、U4、U5、U8、U9和U10而沒有被改變，然而輸入位元V6和V7被輸入位元V1和V2極化，導致結果是位元U6、U7、U1和U2。位元U1和U2在輸出向量中成為編碼位元X1和X2而沒有被改變。其他位元U3~U10被標準極化碼部分進一步編碼並在輸出向量中成為編碼位元X3~X10。這些編碼位元之後(在傳輸訊息的情況下)經由通訊通道W被傳輸或者(在儲存資料的情況下)被儲存在儲存單元W。接收端(在傳輸訊息的情況下)接收傳輸的位元Y1~Y10，或者(在儲存資料的情況下)讀取被儲存的位元Y1~Y10。
第5圖繪示本揭露的實施例的另一延伸極化碼機制。在本文中，如第5圖所示的延伸及化碼也被稱為一「修正延伸極化碼」。修正延伸極化碼同時再極化多個標準極化碼，而因此增加彈性。並且，修正極化碼更可改善錯誤校正效能。
如第5圖所示，p個標準極化碼一起使用q個額外 凍結位元通道而被再極化。在p個標準極化碼中，第j個標準極化碼具有一Nj的位元數，其中j是一正整數且1jp。在第j個標準極化碼的這Nj個位元中，Kj個位元為訊息位元，其中Kj Nj。根據修正延伸極化碼，p個標準極化碼被分開建立以得到每一訊息位元通道的錯誤機率，之後在p個標準極化碼中所有訊息位元通道中的q個最不可靠的訊息位元通道使用q個額外凍結位元通道而被再極化。在第5圖中，每一標準極化碼標示為關聯一額外凍結位元通道。這僅僅用於說明，並不代表每一標準極化碼都使用一額外凍結位元通道而被再極化。根據修正延伸極化碼，有可能一些標準極化碼被再極化但另一些沒有被再極化。並且，在修正延伸極化碼中，額外凍結位元通道的數量並不需要等於標準極化碼的數量。
依據本揭露，在修正極化碼中，可使用不同數量的標準極化碼或不同數量的凍結通道以達到使用相同總數的位元編碼相同數量的訊息位元。不同的標準極化碼的尺寸可相同於或不同於彼此。舉例來說，為了創造(1138,800)碼，可使用N1=1024和N2=64的兩個標準極化碼，而剩餘的50(=1138-N1-N2)位元為再極化的額外凍結位元。或者，可使用N1=512、N2=512和N3=64的三個標準極化碼，而剩餘的50位元為再極化的額外凍結位元。又或者，可使用N1=1024、N2=64、N3=32和N4=16的四個標準極化碼，而剩餘的2位元為再極化的額外凍結位元。由於對於相同碼長度和相同碼率可選擇不同數量的標準極化碼，修正極化碼可 增加彈性。
在上述第2-4圖的示範方法中，整個(N,K)標準極化碼被視為且被當作一個整體被處理。進一步的，(N,K)標準極化碼中q個最不可靠的訊息位元通道的每一訊息位元通道使用額外q個凍結通道的一個凍結通道被再極化。在本揭露中，使用一個對應的凍結通道對一個訊息位元通道的再極化，也被稱為「一階再極化」(one-stage re-polarization)或單一階層再極化。
在一些實施例中，為了增加再極化程序的生產量(throughput)，(N,K)標準極化碼可被分為S個母碼(mother code)，每一母碼具有較短的碼長度，且S個母碼可被分開處理。其中N=2n，S=2m-1，m為大於1的正整數，且例如為2或3。每一母碼可被視為有較短碼長度的一標準極化碼。然而，由於縮短碼長度會增加錯誤校正效能的損失，適合使用一多階層的再極化，例如一m階的再極化，以降低校正效能的損失，如下文所述。
第6圖繪示符合本揭露的一實施例使用多階層延伸極化碼機制的另一方法600的流程圖。方法600可被執行在一記憶體裝置上，例如一單層式儲存單元(single-level cell)記憶體裝置，或者一多層式儲存單元(multi-level cell)記憶體裝置，或者一通訊裝置。根據方法600，一(N,K)標準極化碼被分為S=2m-1個母碼，每一母碼具有Nr的碼字元長度以及Kr的訊息長度，其中r為一正整數，且1rs，N=N1+...+Ns，且K=K1+...+Ks。在一些實施例中，所有Nr皆相同，例如Nr=N/S=2n-m+1。在本揭露中， Kr可為相同或不同。在一些實施例中，選擇Kr以使S個母碼包含相同或大約相同數目的訊息位元。分別建立這S個母碼以得到每一訊息位元通道的錯誤機率，之後在第r個母碼中的Kr個訊息位元通道中最不可靠的qr個訊息位元通道被選擇用以再極化，其中qr為小於Kr的一正整數，qr可以是相同的或不同的。在一些實施例中，選擇qr以使S個母碼包含相同或大約相同數目的要被再極化的訊息位元通道。更具體地說，總共q(=q1+...+qs)個被選擇的訊息位元通道使用q個額外凍結位元通道承受m階的再極化被再極化。由於從每一母碼中選擇了至少一訊息位元通道用來被再極化，q小於或等於S(=2m-1)。如第2-4圖所描述的延伸極化碼機制可被視為m=1的特例，且可被稱為一一階或單階的延伸極化碼機制。
如第6圖所示，在步驟602中，將(N,K)標準極化碼分為S個母碼。每一母碼包含Nr個位元以編碼Kr個訊息位元。在步驟604中，依據相似於如第2圖所描述的建立方法建立每一母碼以決定Kr個最佳位元通道，即Kr個訊息位元通道。在步驟606中，從第r個母碼中選擇最不可靠的qr個訊息位元通道，即在建立母碼之後在Kr個訊息位元通道中具有最高錯誤機率的qr個訊息位元通道，且所有q(=q1+...+qs)個被選擇的訊息位元通道藉由在q個被選擇的訊息位元通道上使用q個額外凍結位元通道執行一額外的m階通道極化被再極化以降低它們的錯誤機率。在步驟608中，訊息被分配到K個訊息位元通道，K個訊息位元通 道包含用來傳輸的q個再極化訊息位元通道。其餘N+q-K個位元通道被凍結，也就是說一二進位資料0被分配到N+q-K個凍結位元通道的每一個。
以下描述一例以解釋本揭露實施例的多階延伸極化碼機制。以下描述的例子也使用(8,5)標準極化碼作說明。在此例中，(8,5)標準極化碼被分為兩個母碼，即一(4,2)母碼以及一(4,3)母碼。第7圖繪示一(4,2)母碼以及一(4,3)母碼的一編碼架構的示意圖。(4,2)母碼包含4個位元通道C3、C4、C5和C6用來傳輸4個輸入位元U3、U4、U5和U6，(4,3)母碼包含4個位元通道C7、C8、C9和C10用來傳輸4個輸入位元U7、U8、U9和U10，其中每一輸入位元Ui被分配到對應的一位元通道Ci，i=3,4,...10。分別建立(4,2)母碼以及(4,3)母碼而得到第7圖所示的編碼架構。如第7圖所示，這8個位元被分配到8個位元通道，且被編碼以形成編碼位元X3、X4、.…、X10。
此兩階再極化將(8,5)標準極化碼延伸為(10,5)延伸極化碼。(10,5)延伸極化碼的編碼架構如第8圖所示，(10,5)延伸極化碼包含如第8圖的虛線框所示的兩個母極化碼部分，以及虛線框外的一2階延伸極化碼部分。此示範機制包含10個位元通道C1、C2、…、C10，每一個位元通道剛開始被分配到對應的輸入位元V1、V2、…、V10中的一個。
如第8圖所示，對應(10,5)延伸極化碼，5個訊息位元V5、V6、V8、V9和V10被分配到位元通道C5、C6、C8、C9和 C10(訊息位元通道)，而5個凍結位元V1、V2、V3、V4和V7被分配到位元通道C1、C2、C3、C4和C7(凍結位元通道)。輸入位元V3、V4、V6、V7、V9和V10直接通到位元U3、U4、U6、U7、U9和U10而沒有被改變，然而輸入位元V5和V8與輸入位元V1和V2承受一2階再極化，產生位元U5、U8、U1和U2。位元U1和U2在輸出向量中成為編碼位元X1和X2而沒有被改變。其他位元U3~U10被進一步分別編碼為兩個母極化碼部分並在輸出向量中成為編碼位元X3~X10。
依據本揭露，雖然示範的多階延伸編碼機制和示範的單階延伸編碼機制使用相同數目的位元通道，包含相同數目的額外凍結位元通道以及相同數目的訊息位元通道，在這兩個例子中在建立程序後和再極化程序之後這些通道的錯誤機率為不相同被再極化的通道也不相同。進一步的，如上所述，使用多階層延伸極化碼機制，可對不同的母碼執行平行的解碼操作，因此相較於單階層的延伸極化碼機制可增加生產量。舉例來說，對於N(=2n)位元的標準極化碼，一m階層延伸極化碼機制的生產量增益大約為單階層延伸極化碼機制的(n/(n-m+1))2m-1倍。
在上述的示範多階層延伸極化碼機制中，每一母碼分別被視為輸入位元的分配，即一位元通道的錯誤機率只與同一母碼的其他位元通道的錯誤機率作比較以判斷此位元通道是否應為一訊息位元通道，並判斷此位元通道是否應被再極化。在一些實施例中，所有母碼被一起視為輸入位元的分配。也就是說， 雖然此母碼被分開建立以判斷此位元通道的錯誤機率，一位元通道的錯誤機率與同一母碼或其他母碼中的所有其他位元通道的錯誤機率作比較以決定此位元通道是否應為一訊息位元通道，並判斷此位元通道是否應承受多階再極化。此修正編碼機制也被稱為「修正多階層極化碼機制」。依據修正多階層極化碼機制，一母碼可包含或不包含訊息位元通道、凍結位元通道、或要被再極化的訊息位元通道。進一步的，要被再極化的訊息位元通道的總數不需要大於或等於母碼的數目，亦即q的值可小於或等於2m-1。
舉例來說，請參照第8圖，依據修正多階層延伸極化碼機制，在兩個母碼被建立之後位元通道C3~C10被互相比較。位元通道C5、C6、C8、C9和C10相較於位元通道C3、C4、C7被判斷為較可靠的，因此被用來當作訊息位元通道。進一步的，在5個被決定為訊息位元通道中，位元通道C5和C8為較不可靠的，因此承受2階再極化。
此修正多階層延伸極化碼機制相似於參照第5圖所描述的修正延伸極化碼機制，區別在於在此修正延伸極化碼機制之中，q個較不可靠的訊息位元通道承受一階再極化，然而在此修正多階層延伸極化碼機制之中，q個最不可靠的訊息位元通道承受多階再極化。
依據本揭露，用於延伸極化碼的一產生器矩陣，也被稱為「延伸產生器矩陣」，是藉由再極化N個位元通道的k個訊息位元通道中的q個訊息位元通道而產生。藉由建立包含N個 位元通道的標準即化碼的一或多個母碼，來決定這K個訊息位元通道以及每一訊息位元通道有多不可靠(以訊息位元通道的錯誤機率表示)。之後，此延伸產生器矩陣被用來將包含K個訊息位元和N+q-K個凍結位元的一輸入向量轉換為包含N+q個編碼位元的一輸出向量，其中K個訊息位元被分配到延伸產生器矩陣的K個訊息位元通道，且N+q-K個凍結位元被分配到N+q-K個凍結位元通道。
與傳統的極化碼機制相比，本揭露的延伸極化碼機制提供一較佳彈性的編碼長度，使系統管理變容易。相較於其他長度可適性極化碼機制，例如縮短極化碼機制，本揭露的延伸極化碼機制具有較低的可靠性效能損失。也就是說，本揭露的延伸極化碼機制相較於傳統極化碼機制提供了較佳的彈性。
第9圖繪示一延伸極化碼的碼長度和此碼的效能損失之間的關係的示意圖。如第1圖和第9圖所示，延伸極化碼的效能損失與毀損或縮短極化碼的效能損失的趨勢相反。
本揭露的實施例更包含一硬體裝置被編程以執行符合本揭露的方法，或者包含有一處理器和一非暫時性的電腦可讀取儲存媒體的一裝置。第10圖繪示依據本揭露實施例的一裝置1000的方塊圖。裝置1000包含處理器1002和記憶體1004。記憶體1004耦接到處理器1002。記憶體1004可為一非暫時性的電腦可讀取儲存媒體，並且儲存引起處理器1002執行符合本揭露的方法的指令。裝置1000更包含一輸入/輸出介面1006以促進裝 置100和一外部元件或裝置之間的通訊。
本領域具有通常知識者依據本說明書和本發明揭露的實施方式容易想到其他實例。應當理解的是本說明書和這些例子僅是示範性的而非用以限定本發明。本揭露真正的保護範圍和精神在以下申請專利範圍所表示。

Claims (10)

  1. 一種調整一延伸極化碼的碼長度之方法，包含：產生用於該延伸極化碼的一產生器矩陣，包含：一標準極化碼部分，具有N個位元通道，該N個位元通道包含K個訊息位元通道及N-K個凍結位元通道，其中N為2n，n為正整數，K為一小於或等於N的正整數，該標準極化碼部分包含2m-1個母碼，m為大於1的正整數；以及一額外凍結部分，具有q個額外凍結位元通道，q為一正整數；其中在該K個訊息位元通道中的q個訊息位元通道使用該q個額外凍結位元通道承受一m階再極化；接收包含K個訊息位元和N+q-K個凍結位元的一輸入向量；以及使用該產生器矩陣轉換該輸入向量為包含N+q個編碼位元的一輸出向量，其中該K個訊息位元被分配到該K個訊息位元通道，且該N+q-K個凍結位元被分配到該N-K個凍結位元通道及該q個額外凍結位元通道。
  2. 如申請專利範圍第1項所述之方法，其中每該母碼具有該K個訊息位元通道的至少一個訊息位元通道，q為大於或等於2m-1，且該q個訊息位元通道包含每該母碼的該至少一個訊息位元通道。
  3. 如申請專利範圍第1項所述的方法，其中產生該產生器矩陣的步驟包含根據一互消息(mutual information)、一巴氏參數(Bhattacharyya parameter)、或一錯誤機率的至少一個建立每該母碼以決定用來再極化的每該母碼中的至少一個訊息位元通道。
  4. 如申請專利範圍第1項所述的方法，其中產生該產生器矩陣的步驟包含：對每該母碼建立該母碼以從該N個位元通道中決定至少一個訊息位元通道；對每該母碼從該至少一個訊息位元通道中決定至少一個最不可靠的訊息位元通道；以及使用該q個額外凍結位元通道中再極化該些母碼中所有該些最不可靠的訊息位元通道。
  5. 如申請專利範圍第1項所述的方法，其中產生該產生器矩陣的步驟包含：產生該產生器矩陣以包含：具有該N個位元通道的該標準極化碼部分；以及具有該q個額外凍結位元通道的該額外極化部分，q為一小於N/2的正整數。
  6. 如申請專利範圍第1項所述之方法，其中該K個訊息位元通道相較於該N個位元通道中的其他位元通道為更可靠，且承受該m階再極化的該q個訊息位元通道相較於該K個訊息位元通道的其他訊息位元通道為更不可靠。
  7. 如申請專利範圍第1項所述之方法，更包含：經由N+q個通訊通道傳送該N+q個編碼位元，該N+q個編碼位元的每一個編碼位元經由該N+q個通訊通道的一個被傳送；儲存該N+q個編碼位元到一儲存單元中。
  8. 如申請專利範圍第7項所述之方法，其中該儲存單元為一單層式儲存單元，且儲存該N+q個編碼位元的步驟包含儲存該N+q個編碼位元的每該編碼位元到N+q個單層式儲存單元中的一個單層式儲存單元中。
  9. 如申請專利範圍第7項所述之方法，其中該儲存單元為一多層式儲存單元，該多層式儲存單元包含至少兩個儲存階層，且儲存該N+q個編碼位元的步驟包含儲存該N+q個編碼位元的每該編碼位元到該多層式儲存單元的該至少兩個儲存階層中。
  10. 一種調整一延伸極化碼的碼長度之裝置，包含：一處理器；以及一非暫時性的電腦可讀取儲存媒體，用以儲存被該處理器執行的指令，以使該處理器執行：產生用於該延伸極化碼的一產生器矩陣，包含：一標準極化碼部分，具有N個位元通道，該N個位元通道包含K個訊息位元通道及N-K個凍結位元通道，其中N為2n，n為正整數，K為一小於或等於N的正整數，該標準極化碼部分包含2m-1個母碼，m為大於1的正整數；以及一額外凍結部分，具有q個額外凍結位元通道，q為一正整數；其中在該K個訊息位元通道中的q個訊息位元通道使用該q個額外凍結位元通道承受一m階再極化；接收包含K個訊息位元和N+q-K個凍結位元的一輸入向量；以及使用該產生器矩陣轉換該輸入向量為包含N+q個編碼位元的一輸出向量，其中該K個訊息位元被分配到該K個訊息位元通道，且該N+q-K個凍結位元被分配到該N-K個凍結位元通道及該q個額外凍結位元通道。
TW105126294A 2016-02-03 2016-08-17 調整延伸極化碼的碼長度之方法及裝置 TWI629872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662290597P 2016-02-03 2016-02-03
US62/290,597 2016-02-03

Publications (2)

Publication Number Publication Date
TW201729544A TW201729544A (zh) 2017-08-16
TWI629872B true TWI629872B (zh) 2018-07-11

Family

ID=59387206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126294A TWI629872B (zh) 2016-02-03 2016-08-17 調整延伸極化碼的碼長度之方法及裝置

Country Status (3)

Country Link
US (1) US10128982B2 (zh)
CN (1) CN107040261B (zh)
TW (1) TWI629872B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018060961A1 (en) * 2016-09-30 2018-04-05 Telefonaktiebolaget Lm Ericsson (Publ) Spatially coupled polar codes
US10756853B2 (en) * 2016-10-21 2020-08-25 Huawei Technologies Co., Ltd. Method and device for incremental redundancy hybrid automatic repeat request (IR-HARQ) re-transmission
CN108347301B (zh) * 2017-01-25 2020-06-02 华为技术有限公司 数据的传输方法和装置
WO2018142367A1 (en) * 2017-02-06 2018-08-09 Telefonaktiebolaget Lm Ericsson (Publ) Alteration of successive cancellation order in decoding of polar codes
KR102529800B1 (ko) * 2017-03-23 2023-05-09 삼성전자주식회사 폴라 코드의 부호율 조정 방법 및 장치
CN108631793B (zh) * 2017-03-24 2022-04-22 华为技术有限公司 一种构造编码序列的方法，装置
CN109391358B (zh) * 2017-08-11 2021-09-21 华为技术有限公司 极化码编码的方法和装置
EP3673592B1 (en) 2017-08-21 2023-07-19 Qualcomm Incorporated Rate-matching techniques for polar codes
EP3656058B1 (en) * 2017-08-23 2022-07-27 Huawei Technologies Co., Ltd. Device and method for generating a multi-kernel polar code
WO2019095270A1 (en) * 2017-11-17 2019-05-23 Qualcomm Incorporated Uplink control information segmentation for polar codes
CN109962753B (zh) * 2017-12-26 2022-02-18 华为技术有限公司 一种速率匹配和极化码编码的方法和设备
CN110048802B (zh) * 2018-01-16 2021-12-28 华为技术有限公司 数据传输方法及装置、系统
CN110071779B (zh) * 2018-01-22 2021-11-16 东南大学 一种低复杂度的极化码多级编码调制方法
US10447436B2 (en) * 2018-02-07 2019-10-15 Macronix International Co., Ltd. Polar code generating method, and electronic device and non-transitory computer-readable storage medium therefor
TWI665878B (zh) * 2018-02-09 2019-07-11 旺宏電子股份有限公司 極化碼產生方法及應用其的電子裝置及非暫態電腦可讀取儲存媒體
CN110166057B (zh) * 2018-02-13 2023-01-06 旺宏电子股份有限公司 极化码产生方法、电子装置及计算机可读取存储介质
US10608669B2 (en) 2018-02-16 2020-03-31 At&T Intellectual Property I, L.P. Performance of data channel using polar codes for a wireless communication system
CN111713023B (zh) * 2018-06-22 2022-04-12 华为技术有限公司 一种极化码译码方法及译码装置
CN109358978B (zh) * 2018-08-22 2022-03-25 杭州电子科技大学 一种基于极化码和元数据信息的nand flash差错控制方法
CN110336639B (zh) * 2019-06-23 2021-08-17 西安电子科技大学 一种基于容量分布的极化码多层编码调制方法及应用
CN110708079B (zh) 2019-10-25 2021-05-07 北京邮电大学 一种极化码构造方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117344A1 (en) * 2011-11-08 2013-05-09 Warren GROSS Methods and Systems for Decoding Polar Codes
WO2014092502A1 (en) * 2012-12-14 2014-06-19 Samsung Electronics Co., Ltd. Encoding method and apparatus using crc code and polar
US20150194987A1 (en) * 2012-09-24 2015-07-09 Huawei Technologies Co.,Ltd. Method and apparatus for generating hybrid polar code
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015121B1 (ko) * 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
CN104079370B (zh) * 2013-03-27 2018-05-04 华为技术有限公司 信道编译码方法及装置
US10135460B2 (en) * 2013-10-01 2018-11-20 Texas Instruments Incorporated Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
US9628114B2 (en) * 2015-03-31 2017-04-18 Macronix International Co., Ltd. Length-compatible extended polar codes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117344A1 (en) * 2011-11-08 2013-05-09 Warren GROSS Methods and Systems for Decoding Polar Codes
US20150194987A1 (en) * 2012-09-24 2015-07-09 Huawei Technologies Co.,Ltd. Method and apparatus for generating hybrid polar code
WO2014092502A1 (en) * 2012-12-14 2014-06-19 Samsung Electronics Co., Ltd. Encoding method and apparatus using crc code and polar
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D. M. Shin, S. C. Lim and K. Yang, "Design of Length- Compatible Polar Codes Based on the Reduction of Polarizing Matrices," in IEEE Transactions on Communications, vol. 61, no. 7, pp. 2593-2599, July 2013.
E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073,July 2009.
E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073,July 2009. D. M. Shin, S. C. Lim and K. Yang, "Design of Length- Compatible Polar Codes Based on the Reduction of Polarizing Matrices," in IEEE Transactions on Communications, vol. 61, no. 7, pp. 2593-2599, July 2013. *

Also Published As

Publication number Publication date
US20170222757A1 (en) 2017-08-03
CN107040261A (zh) 2017-08-11
CN107040261B (zh) 2020-02-21
TW201729544A (zh) 2017-08-16
US10128982B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
TWI629872B (zh) 調整延伸極化碼的碼長度之方法及裝置
TWI549435B (zh) 用以產生可變碼長之極化碼的方法及裝置
US10763894B2 (en) Methods and apparatus to parallelize data decompression
US20180375532A1 (en) Signature-enabled polar encoder and decoder
JP5930057B2 (ja) 低複雑性および高電力効率の誤り訂正符号化スキーム
US7823043B2 (en) Corruption-resistant data porting with multiple error correction schemes
US8245097B2 (en) Iterative decoding of punctured low-density parity check codes by selection of decoding matrices
US20130283116A1 (en) Method and system for error correction in transmitting data using low complexity systematic encoder
EP3364542A1 (en) Error correction coding method based on cascading of polar codes and repetition codes or multi-bit parity check codes
US8332705B2 (en) Device and method of data combining
US7990290B1 (en) Efficient rateless distributed compression of non-binary sources
US11438097B2 (en) Media content-based adaptive method, device and system for forward error correction (FEC) coding and decoding of systematic code, and medium
US11362676B2 (en) Data encoding and decoding methods and apparatuses
CN110233698B (zh) 极化码的编码及译码方法、发送设备、接收设备、介质
US20200373945A1 (en) Rate matching in polar codes
Vaidya et al. Near-lossless compression scheme using hamming codes for non-textual important regions in document images
US10447300B2 (en) Decoding device, decoding method, and signal transmission system
JP5642651B2 (ja) 復号装置、符号化復号システム、符号化復号方法、及び復号プログラム
Saha et al. Novel Multi-Parameter based Rate-Matching of Polar Codes
CN110166057B (zh) 极化码产生方法、电子装置及计算机可读取存储介质
EP2127090B1 (en) Digital compression of binary data blocks
WO2019109689A1 (zh) 极化码编码、译码方法、装置及设备
JP2013247474A (ja) 符号化・復号化システム及び方法及び符号化プログラム及び復号化プログラム
TW201935861A (zh) 極化碼產生方法及應用其的電子裝置及非暫態電腦可讀取儲存媒體