CN109962753B - 一种速率匹配和极化码编码的方法和设备 - Google Patents

一种速率匹配和极化码编码的方法和设备 Download PDF

Info

Publication number
CN109962753B
CN109962753B CN201711437275.1A CN201711437275A CN109962753B CN 109962753 B CN109962753 B CN 109962753B CN 201711437275 A CN201711437275 A CN 201711437275A CN 109962753 B CN109962753 B CN 109962753B
Authority
CN
China
Prior art keywords
elements
length
sequence
code
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711437275.1A
Other languages
English (en)
Other versions
CN109962753A (zh
Inventor
刘荣科
冯宝平
王桂杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201711437275.1A priority Critical patent/CN109962753B/zh
Priority to EP18894375.7A priority patent/EP3720020A4/en
Priority to PCT/CN2018/120502 priority patent/WO2019128707A1/zh
Publication of CN109962753A publication Critical patent/CN109962753A/zh
Priority to US16/910,505 priority patent/US11265108B2/en
Application granted granted Critical
Publication of CN109962753B publication Critical patent/CN109962753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Abstract

本申请提供一种编码的方法和装置，涉及通信技术领域，用于降低编码时延和复杂度，以及实时构造的计算量。所述方法包括：获取信息比特，确定打孔图样，打孔图样包括打孔集合的元素和截短集合的元素，打孔集合和截短集合没有交集；采用打孔图样对所述信息比特编码后的数据进行速率匹配。

Description

一种速率匹配和极化码编码的方法和设备
技术领域
本发明涉及编解码技术领域，尤其涉及一种极化码速率匹配和极化码编码的方法和设备。
背景技术
面向2020年及未来，移动互联网和物联网业务将成为移动通信发展的主要驱动力。第五代移动通信5G(英文全称：5th generation mobile networks or 5th generationwireless systems，英文简称：5G)将满足人们在居住、工作、休闲和交通等领域的多样化业务需求，即使在密集住宅区、办公室、体育场、露天集会、地铁、快速路、高铁和广域覆盖等具有超高流量密度、超高连接数密度、超高移动性特征的场景，也可以为用户提供超高清视频、虚拟现实、云桌面、在线游戏等极致业务体验。因此5G相对于传统比如4G LTE(英文全称：Long Term Evolution，英文简称：LTE)网络需要能提供更大带宽，更多连接，更低时延。
极化码(英文全称：Polar code)，2009年由E.Arikan提出的一种新型信道编码。极化码基于信道极化(英文全称：Channel Polarization)进行设计，是第一种能够通过严格的数学方法证明达到信道容量的构造性编码方案。然而，极化码由Kronecker幂构造，这种构造方式限制了极化码的码长，不便于极化码在实际系统中的使用。即原始方法只能构造码长为2n(n＝1,2,…)的极化码。尽管其他码长的极化码可以由BCH(英文全称：Bose，Ray-Chaudhuri and Hocquenghem，英文简称：BCH)码核等其它极化核构造，但是这种方法构造的极化码码长依然限制在核长的幂次，并且这种方法构造的极化码的译码结构较为复杂。
为实现码长可变的速率匹配极化编码方案，目前，极化码的速率匹配主要包括两种方案：打孔极化码(puncturing polar codes)和截短极化码(shortening polarcodes)；Puncturing polar codes是指在编码端选择一些位置不进行传输，在译码端对于这些不传输的位置的比特的先验信息设为0,1等概，即对数似然比LLR(英文全称：log-likelihood ratio)值设为0；Shortening polar codes是指编码端将部分输入比特设为已知值，不传输码字位置的比特值对应这些已知比特，从而保证译码端对于这些不传输的位置的比特的值已知，从而将这些位置LLR值设为比较大的值。进行速率匹配时，进行打孔或者截短操作。
同时，极化码在编码过程中需要确定冻结集的位置，而冻结集的选择是根据子信道的错误概率来确定，信道错误概率高的子信道认为信道条件差，信息经过此信道传输时容易发生错误，因此，将经过这些信道传输的比特设为已知值，将这些比特的位置设为冻结集。目前，在高斯白噪声(英文全称：Additive White Gaussian Noise，英文简称：AWGN)信道下,计算子信道错误概率的方案主要有密度进化(英文全称：Density Evolution，英文简称：DE)和高斯近似(英文全称：Gaussian Approximation，英文简称：GA)。密度进化算法可以对任意二进制输入对称信道的信道极化进行可靠性计算，但密度进化算法的计算复杂度很高。高斯近似算法则是密度进化算法的简化，但高斯近似的实时构造的计算量还是相当高。
极化码基于信道极化构造，受信道条件影响。当信道发生变化或者构造条件改变时，只有重新基于新的信道或者构造条件进行构造，才能保证极化码较好的译码性能。但对于一些低延时的应用场景，如果信道条件变化或者码长切换比较频繁时，密度进化和高斯近似的实时构造的计算量相当高，不能满足低延时系统的要求。基于以上问题，有文献研究了polar码构造独立于信道的构造方案，即PW(英文全称：Polarization Weight，英文简称：PW)构造，这种构造方案不需要随信道的变化而去重新选择冻结集，从而解决实时计算冻结集的问题，可以满足系统实时性的要求。但由于polar码的构造依赖信道，在某些情况下，采用PW构造选择的冻结集可能与信道匹配不是很好，就会导致连续删除(英文全称：Successive Cancellation,英文简称：SC)译码性能相比DE或GA在性能上有损失，这对高可靠非实时的业务来说并非最佳选择。
对不同的Polar码构造，其应用场景会有所差别。同时，不同的Polar码构造的冻结集会不一样，就会导致速率匹配算法的不同，不同的速率匹配算法跟Polar码的构造是相关的，速率匹配算法的不同会对系统的要求和实时性上存在较大差异。在一种基于极化率的极化码打孔方案中，通过遍历码长为16以内的所有生成矩阵所对应的极化率，选出每个码长下生成矩阵的极化率最大时所对应的打孔图样，得到打孔图样后根据高斯近似来选择冻结集，完成极化编码。该方法编码过程不仅嵌套构造打孔图样比较耗时，而且需要保存码长为16以内的每个码长下的打孔图样，消耗存储空间。
而在一种准均匀的截短方案中，利用比特反转重排来确定打孔图样，其实现简单，不消耗存储空间，但这些方案都是基于密度进化或者高斯近似构造，因此对于低延时的系统，实时构造的计算量很高，不能达到低延时的要求。
发明内容
本发明的实施例提供一种极化编码的方法及装置，解决了现有技术中不能同时满足低时延和低复杂度，实时构造的计算量很高的极化码编码问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种速率匹配的方法，该方法应用于终端或网络的编码设备，所述方法包括：获取信息比特，确定打孔图样，打孔图样包括打孔集合的元素和截短集合的元素，打孔集合和截短集合没有交集，采用所述打孔图样对所述信息比特编码后的数据进行速率匹配。上述实现方式中，打孔图样选择简单，容易实现，可以满足低时延，低复杂度的要求，当编码的码率发生变化时，可以快速生成打孔图样，且满足性能要求。
在第一方面的一种可能的实现方式中，打孔图样有|P|＝N-M个元素，其中
Figure GDA0003327722930000021
为母码长度，M为码长。
在第一方面的一种可能的实现方式中，当R>1/2时，截短集合的元素个数
Figure GDA0003327722930000022
打孔集合的元素个数|P1|＝|P|-|P2|，其中，R1为3/4或者R；或者，当R<1/3，且信息位长度小于等于64时，或者R等于1/3且码长M不大于128时，打孔集合的元素个数|P1|＝|P|，截短集合的元素个数|P2|＝0；或者，当
Figure GDA0003327722930000023
或者
Figure GDA0003327722930000024
且信息位长度大于64，或者
Figure GDA0003327722930000025
且码长M大于128时，截短集合的元素个数
Figure GDA0003327722930000026
打孔集合的元素个数|P1|＝|P|-|P2|，其中，R2为2/3或者1/2，其中，所述R为码率。上述实现方式中，可以通过码率和码长的信息可以确定打孔图样，打孔集合和截短集合的元素个数，简化了计算量。
在第一方面的一种可能的实现方式中，截短集合的元素是从长度为N的初始序列v1中选取的，打孔集合的元素是从长度为N的比特反转序列v2中选取的；长度为N的初始序列v1＝{0,1,2，…,N-1}，比特反转序列v2是初始序列v1的每一个元素按其二进制进行比特反转得到的序列。上述可能的实现方式中，通过序列来进行打孔集合和截短集合元素的选择，操作简单，计算量小，复杂度低，能实现快速的打孔图样的确定。
在第一方面的一种可能的实现方式中，打孔集合的元素包括：反转序列v2的前|P1|个元素；截短集合的元素包括：初始序列v1的后|P2|个元素。上述可能的实现方式中，打孔集合和截短集合的元素的选择简单，复杂度低，能满足低时延的要求。
在第一方面的一种可能的实现方式中，如果码率R等于1/3，且信息位长度K小于64，码长M大于128；反转序列v2的前|P1|个元素和初始序列v1的后|P2|个元素的交集不为空集，且交集的元素个数为|P1∩P2|，则：打孔集合的元素包括第一元素集和第三元素集，第一元素集包括反转序列v2的前|P1|个元素中除|P1∩P2|个元素外的元素；第三元素集包含反转序列v2中除第一元素集外的前Cp个元素；|P1∩P2|个元素包括：反转序列v2的前|P1|个元素和初始序列v1的后|P2|个元素的交集内的元素；截短集合的元素包括第二元素集和第四元素集，第二元素集包括初始序列v1的后|P2|个元素中除|P1∩P2|个元素之外的元素；第四元素集包括初始序列v1中除第二元素集和第三元素集外的后Cs个元素；当码率R等于1/3，且信息位长度K小于64，码长M大于128时，打孔集合的元素还进一步包括第三元素集，第三元素集包含反转序列v2中除第一元素集外的前Cp个元素；截短集合的元素还进一步包括：初始序列v1中除第二元素集和第三元素集外的后Cs个元素；如果不满足条件：所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128，打孔集合的元素包括：反转序列v2的前|P1|个元素；截短集合的元素包括：初始序列v1中除打孔集合的元素外的后|P2|个元素。上述可能的实现方式中，通过集合元素的选择形成打孔集合和截短集合，方法简单，复杂度低，计算量小。
第二方面，提供一种集合编码方法，该方法应用于终端或网络的编码设备，所述方法包括：获取信息比特；确定冻结集，冻结集包括第一冻结子集，第二冻结子集以及第三冻结子集，第三冻结子集是根据第一冻结子集和第二冻结子集确定的；采用冻结集对信息比特进行极化编码。上述实现方式中，可以实现快速的冻结集的生成，满足低时延，低复杂度的应用场景。结合仿真性能，采用本实施例的冻结集进行极化码编码，复杂度极大降低，能满足低延迟业务的需要。
在第二方面的一种可能的实现方式中，当R>1/2时，第二冻结子集的元素个数
Figure GDA0003327722930000031
第一冻结子集的元素个数|F1|＝|P|-|P2|，其中，所述R1为3/4或者R，所述|P|＝N-M，其中
Figure GDA0003327722930000032
为母码长度，M为码长；当R<1/3，且信息位长度K小于等于64时，或者R等于1/3且所述码长M不大于128时，第一冻结子集的元素个数|F1|＝|P|，第二冻结子集的元素个数|F2|＝0；当
Figure GDA0003327722930000033
或者
Figure GDA0003327722930000034
且信息位长度大于64，或者
Figure GDA0003327722930000035
且码长M大于128时，第二冻结子集的元素个数
Figure GDA0003327722930000036
第一冻结子集的元素个数|F1|＝|P|-|F2|，其中，R2为2/3或者1/2；其中，R为码率。在上述可能的实现中，通过码率和码长确定第一冻结子集，第二冻结子集的元素个数，方法简单，复杂度低，计算量小。
在第二方面的一种可能的实现方式中，第一冻结子集包括长度为N初始序列v1的前|F1|个元素，第二冻结子集包括长度为N的比特反转序列v2的后|F2|个元素；长度为N的初始序列v1＝{0,1,2，…,N-1}，比特反转序列v2是所述初始序列v1的每一个元素按其二进制进行比特反转得到的序列。在上述可能的实现中，通过序列获取第一冻结子集和第二冻结子集的实现简单，易于操作。
在第二方面的一种可能的实现方式中，第三冻结子集的元素包括：初始序列中除所述第一冻结子集的元素和第二冻结子集的元素外的可靠度最低的M-K个元素，K为信息位长度。在上述可能的实现中，可以快速获得第三冻结子集的元素，实现简单，复杂度低。
在第二方面的一种可能的实现方式中，进一步包括：确定打孔图样，打孔图样包括打孔集合和截短集合，打孔集合和截短集合没有交集；采用打孔图样对编码后的信息比特进行速率匹配。在上述可能的实现中，可以同时确定打孔图样和冻结集，同时满足低时延，低复杂度，实时构造的计算量很低，而且，仿真显示在信道和码长频繁变化时仍然保持有很好性能。
在第二方面的一种可能的实现方式中，截短集合的元素个数和第二冻结子集的元素个数相同，打孔集合的元素个数和第一冻结子集的元素个数相同。在上述可能的实现中，简化了计算量，进一步降低了时延。
在本申请的又一方面，提供了一种编码设备，编码设备用于实现上述第一方面或第一方面的任一种可能的实现方式所提供的编码方法中的功能，所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个上述功能相应的单元。
在一种可能的实现方式中，编码设备的结构中包括处理器和存储器，该存储器中存储代码和数据，该处理器被配置为支持该编码设备执行上述第一方面或第一方面的任一种可能的实现方式所提供的编码方法。可选的，编码设备还可以包括通信接口和总线，该通信接口通过总线与存储器与处理器连接。
本申请的又一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得该计算机执行上述第一方面或第一方面的任一种可能的实现方式所提供的编码方法，或者执行上述第二方面或第二方面的任一种可能的实现方式所提供的编码方法。
本申请的又一方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得该计算机执行上述第一方面或第一方面的任一种可能的实现方式所提供的编码方法，或者执行上述第二方面或第二方面的任一种可能的实现方式所提供的编码方法。
可以理解，上述提供的任一种编码方法的装置、计算机存储介质或者计算机程序产品均用于执行上文所提供的对应的方法，因此，其所能达到的有益效果可参考上文所提供的对应的方法中的有益效果，此处不再赘述。
附图说明
图1为本发明实施例提供的极化编码过程示意图；
图2为本申请实施例提供的打孔图样生成过程；
图3为本申请实施例提供的仿真结果；
图4为本申请实施例提供的冻结集生成示意图；
图5为本申请实施例提供的联合的打孔图样和冻结集生成示意图；
图6为本申请实施例提供的编码设备的生成打孔图样的结构示意图；
图7所示为本发明实施例提供的编码设备生成打孔图样的逻辑结构示意图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所提供的实施例主要应用于各种支持极化码编码的通信系统，包括但不限于通信系统的数字信号处理单元，或基带处理单元，以及任何支持极化码编解码的功能单元或电路。本发明的所有实施例可用于各种网络设备和终端。网络设备包括但不限于LTE的演进基站(英文全称：E-UTRAN NodeB，英文简称：eNB)，或者下一代基站(英文全称：nextgeneration NodeB，英文简称：gNB)，或者是中继节点(英文全称：relay node，英文简称：RN)，或者是接入点设备以及任何接入用户终端UE(英文全称：User Equipment，英文简称：UE)设备的网络设备。终端包括当不限于移动电话，智能终端，平板电脑(tablet)，笔记本电脑(laptop)，视频游戏控制台，多媒体播放器，计算机，接入点(通过无线链路连接到网络)等。
本申请中，打孔图样是指编码后的比特中被丢弃的比特的位置的集合。冻结集是指在编码器的输入端，某些位置(又称为子信道)传输的比特的可靠性低于某个阈值而不能作为信息传输的比特，并将这些位置的比特设定为固定的比特，这些比特的位置的集合即为冻结集。速率匹配是指编码后的比特被重发或者被打孔，以匹配物理信道的承载能力以及信道映射时达到传输格式所要求的比特速率，本申请中，主要是通过打孔图样来实现速率匹配。本申请如无特别说明，不再赘述。
图1为本申请实施例提供的极化编码过程示意图。图1所示的极化编码过程100主要包括编码信息生成过程110和编码过程120。其中，编码信息生成过程110包括确定打孔图样111和/或确定冻结集112。对应的，编码过程120包括极化码编码121和/或速率匹配122。编码信息生成过程110所生成的打孔图样和冻结集用于编码过程120。其中，冻结集用于极化码编码121中信息比特的选择，打孔图样用于速率匹配122中的速率匹配。
具体地，编码信息生成过程110确定打孔图样111过程生成打孔图样，打孔图样由打孔集合和截短集合的合集构成，打孔集合和截短集合没有交集。打孔集合是通过打孔算法生成编码后的比特中被丢弃的比特的位置的集合，截短集合是通过截短算法生成编码后的比特中被丢弃的比特的位置的集合。应理解，打孔算法和截短算法只是一个示例，任何其他类似打孔或截短算法的改进算法或替换算法都在本发明的保护范围。编码信息生成过程110确定冻结集122过程生成冻结集，冻结集由第一冻结子集，第二冻结子集以及第三冻结子集的集合构成，其中，第三冻结子集是根据第一冻结子集和第二冻结子集确定的。
上述打孔图样121和冻结集122可以是独立生成的，也可以是同时生成的，本申请并不限定。
在获得打孔图样和冻结集后，在极化码编码121中采用冻结集进行极化编码，在速率匹配122中采用打孔图样进行速率匹配。
本实施例方案，可以满足低延迟，低复杂度的极化码编码方案，同时在信道和码长频繁变化下具有很好性能的极化码编码方案。
图2为本申请实施例提供的打孔图样生成过程。参见图2，该方法详细描述了图1中生成打孔图样的方法，包括以下步骤。
S201、获取信息比特。
信息比特通常为用户的数据或者经过处理过的用户数据所形成的比特串。
S202、确定打孔图样，打孔图样由打孔集合和截短集合的合集构成，打孔集合和截短集合没有交集。
本实施例采用打孔算法和截短算法联合生成打孔图样，其中打孔算法生成打孔集合，截短算法生成截短集合。应理解，打孔算法和截短算法只是一个示例，任何其他类似打孔或截短算法的改进算法或替换算法都在本发明的保护范围，本实施例用打孔算法和截短算法仅为优选实施例，但并不限定具体算法和类型。
可选的，确定打孔图样有|P|＝N-M个元素，其中
Figure GDA0003327722930000061
为母码长度，M为码长，其中符号
Figure GDA0003327722930000062
表示向上取整，符号||表示集合中元素的个数，且|P|，N，M均为正整数，以下不再赘述。
可选的，打孔集合P1的元素个数|P1|(为正整数)和截短集合P2的元素个数|P2|(为正整数)，两个集合的元素个数以及打孔图样元素个数|P|通过下述方法确定：
当R>1/2，则
Figure GDA0003327722930000063
|P1|＝|P|-|P2|，符号
Figure GDA0003327722930000064
表示向下取整，R为码率，不再赘述。其中，R1为3/4或者R，或者；
当R<1/3，且信息位长度小于等于64时，或者R等于1/3且码长M不大于128时，打孔集合的元素个数|P1|＝|P|，截短集合的元素个数|P2|＝0，或者；
当
Figure GDA0003327722930000065
或者
Figure GDA0003327722930000066
且信息位长度大于64，或者
Figure GDA0003327722930000067
且码长M大于128时，截短集合的元素个数
Figure GDA0003327722930000068
打孔集合的元素个数|P1|＝|P|-|P2|，其中，R2为2/3或者1/2。
可选的，打孔集合和截短集合的元素的选取方法可以为：截短集合的元素是从长度为N的初始序列v1中选取的，打孔集合的元素是从长度为N的比特反转序列v2中选取的，长度为N的初始序列v1＝{0,1,2，…,-1}，比特反转序列v2是初始序列v1的每一个元素按其二进制进行比特反转得到的序列。
如果上述反转序列v2的前|P1|个元素和初始序列v1的后|P2|个元素的交集为空，打孔集合的元素包括：比特反转序列v2的前|P1|个元素；截短集合的元素包括：初始序列v1的后|P2|个元素。
如果所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128，上述反转序列v2的前|P1|个元素和初始序列v1的后|P2|个元素的交集不为空集，且交集的元素个数为|P1∩P2|，则：打孔集合的元素包括第一元素集和第三元素集，第一元素集包括反转序列v2的前|P1|个元素中除|P1∩P2|个元素外的元素；第三元素集包含反转序列v2中除第一元素集外的前Cp个元素；所述|P1∩P2|个元素包括：反转序列v2的前|P1|个元素和初始序列v1的后|P2|个元素的交集内的元素；截短集合的元素包括第二元素集和第四元素集，第二元素集包括初始序列v1的后|P2|个元素中除|P1∩P2|个元素之外的元素；第四元素集包括初始序列v1中除第二元素集和第三元素集外的后Cs个元素；其中，所述Cp和所述Cs的最大差值为1，且所述Cp和所述Cs的和为|P1∩P2|。其中|P1∩P2|，Cp，Cs均为正整数。
如果不满足条件：所述码率R等于1/3，且信息位长度K小于64，码长M大于128，打孔集合的元素包括：比特反转序列v2的前|P1|个元素；截短集合的元素包括：初始序列v1中除打孔集合的元素外的后|P2|个元素。
具体地，通过以下方法可以使得打孔集合P1和截短集合P2没有交集，所述没有交集是指打孔集合P1和截短集合P2没有相同的元素，其方法为：
S2021、获取反转序列v2的前|P1|个元素作为打孔集合P1的元素：
a)初始化长度为N的序列v1＝{0,1,2，…,N-1}，其中v1被称为初始序列，N为母码长度；
b)对长度为的N初始序列v1的每一个元素按其二进制序列进行比特反转，得到新的序列v2＝{0,N/2,…,N-1}，v2被称为比特反转序列。二进制序列进行比特反转是指，比如序列1的二进制为0001，比特反转后变为1000，即由1变为8。这里仅假设用4个比特表示N，对其他任何长度都是类似的，不再赘述。应理解，本实施例可以支持不同长度的初始化序列，由于序列长度的不同，序列中每个元素的二进制比特长度会不同，本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
c)取比特反转序列v2的前|P1|个元素，将其加入到打孔集合P1中；
S2022、获取初始序列v1的后|P2|个元素，将其加入到截短集合P2中：
其方法是：生成序列{N-|P2|,N-|P2|+1,N-|P2|+2,...,N-1}，将其加入集合P2。截短方法生成的打孔图样的码字已知，因此译码过程中，这些截短方法生成的打孔位置比特按已知进行译码。
S2023、如果上述步骤S2021获得的打孔集合P1和步骤S2022获得截短集合P2的交集不为空集，则进行以下操作：
如果P1∩P2≠φ，其中符号∩表示两个集合取交集，交集元素个数为|P1∩P2|，φ表示为空集，即两个集合没有交集，则：
当R等于1/3，且信息位长度K小于64，码长M大于128时，则从打孔集合和截短集合中分别去掉重复元素，分别得到打孔集合的第一元素集和截短集合的第二元素集，再从上述反转序列v2中除第一元素集外的元素中选取前Cp个元素得到第三元素集，并将第三元素集加入到打孔集合，其中，
Figure GDA0003327722930000071
或者
Figure GDA0003327722930000072
从上述初始序列v1中除第二元素集和第三元素集外的元素中选取后Cs个元素得到第四元素集，打孔集合包括第一元素集和第三元素集，截短集合包括第二元素集和第四元素集，其中，
Figure GDA0003327722930000073
或者
Figure GDA0003327722930000074
且Cp和Cs的最大差值为1，Cp和Cs的和为|P1∩P2|；
如果不满足条件：码率R等于1/3，且信息位长度K小于64，码长M大于128，打孔集合的元素包括：比特反转序列v2的前|P1|个元素；截短集合的元素包括：初始序列v1中除打孔集合的元素外的后|P2|个元素。
通过以上S2023的处理，可以确保打孔集合和截短集合没有交集。
S203、采用上述打孔图样对信息比特进行速率匹配。
通过以上打孔图样进行的打孔操作满足系统输出的码率要求。
本实施例可以针对任何不同的码率和信息长度都可以灵活生成打孔图样。本实施例对不同的码率和信息长度进行仿真，其性能相对GA构造的QUP(英文全称：Quasi-uniformPuncturing，英文简称：QUP)算法性能退化小于0.3dB。以下表1给出了性能仿真参数。
表1仿真参数
Figure GDA0003327722930000075
Figure GDA0003327722930000081
仿真采用的信道为AWGN信道，调制方式为BPSK(英文全称：Quasi-uniformPuncturing，英文简称：QUP)，冻结集的选择方式为PW和GA，码字构造为采用11比特循环冗余校验辅助极化码(英文全称：Cyclic redundancy check Aided Polar，英文简称：CA-Polar)，打孔图样采用上述实施例的方法，对比方案为QUP方案，译码算法采用长度为8的循环冗余校验辅助序列连续删除(英文全称：Cyclic redundancy check Aided SuccessiveCancellation List，英文简称：CA-SCL)，信息块大小包括200,120和80，码率包括1/6，1/3，1/2和2/3。图3为本申请实施例提供的仿真结果。通过仿真结果可以看出，采用本实施例的打孔图样进行打孔，相对GA构造的QUP方案性能退化很小，但是不需要进行密度进化或者高斯近似，从而简化了计算量，本发明的时间复杂度低，能够适用于低延时系统的应用场景。
通过本发明实施例，可以兼顾现有打孔方案的优点，打孔图样选择简单，容易实现，可以满足低时延，低复杂度的要求，当编码的码率发生变化时，可以快速生成打孔图样，且满足性能要求。
以下实施例以实例的方法说明上述打孔图样生成过程。本实例以输入的编码参数信息：M＝12，K＝6，R＝1/2为例。
第一步、计算极化码的母码码长
Figure GDA0003327722930000082
第二步、计算打孔图样的长度|P|＝N-M＝4，码率R不大于1/2，则
Figure GDA0003327722930000083
|P1|＝2；
第三步、确定打孔图样的元素：
(1)确定P1中的元素：初始化序列v1＝{0,1,2,3,4,5,67,8,9,10,11,12,13,14,15},比特反转序列v2＝{0,8,4,12,2,10,6,14,1,9,5,13,3,11,7,15}，取v2的前2个元素加入集合P1，则P1＝{0,8}；
(2)确定P2中的元素：P2＝{14,15},译码时按该位置已知译码；
(3)确定打孔图样：P＝P1∪P2＝{0,8,14,15}。
在另一个实例中，输入的编码参数信息：M＝24，K＝16，R＝2/3。
第一步、计算极化码的母码码长
Figure GDA0003327722930000084
第二步、计算打孔图样的长度|P|＝N-M＝8，码率R大于1/2，则
Figure GDA0003327722930000085
|P1|＝3；
第三步、确定打孔图样的元素：
(1)确定P1中的元素：初始化序列为：
v1＝{0,1,2,3,4,5,67,8,9,10,11,12,13,14,15,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31},比特反转序列：
v2＝{0,16,8,24,4,20,12,28,2,18,10,26,6,22,14,30,1,17,9,25,5,21,13,29,3,19,11,27,7,23,15,31}，取v2的前3个元素加入集合P1，则P1＝{0,16,8}；
(2)确定P2中的元素：P2＝{27,28,29,30,31},译码时按该位置已知译码；
(3)确定打孔图样：P＝P1∪P2＝{0,16,8,27,28,29,30,31}。
以上仅给出有限的实例来说明打孔图样的生成方法。但不限于以上编码参数信息。应理解，对任何的编码参数信息，都可以通过前述打孔图样生成的方法，可以获得一个打孔图样。本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
在一种可选的方案中，可以不必根据码率和信息位长度动态计算打孔图样。通常，在一个通信系统中，码率和信息长度的选择是有限的，而且，选定了一个码率和信息长度，码率和信息长度会在一定的时间内保持不变，因此，不必每次都需要动态计算打孔图样，可以先提前把一些需要使用的码率和信息位长度定义好，当编码的时候，获得码率和信息位长度后就可以直接通过查表的方式获得打孔图样。
具体地，通常通过调制编码方案MCS(英文全称：Modulation Coding Scheme)来确定打孔图样。根据上述实施例，可以获得如下打孔图样表：
表2打孔图样
Figure GDA0003327722930000091
应理解，上述仅给出的是一个示例，并不代表一个实际应用的打孔图样的所有可能场景。在实际编码中，可以针对不同的码长，信息位长度和码率获得相对应的打孔图样。标准的索引index可以是MCS索引，MCS索引用于区分不同的码率和/或信息为长度，以下不再赘述。索引index主要用于确定其所对应的编码参数信息，具体的定义可以依赖于实际的协议定义。本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
通过本实施例，通过预先计算一些编码参数信息所对应的打孔图样和冻结集，可以实现快速查表来获取打孔图样和冻结集，实现简单，满足低延迟的要求。
图4为本申请实施例提供的冻结集生成示意图。参见图4，该方法详细描述了图1中生成冻结集的方法，包括以下步骤。
S401、获取信息比特。
S402、确定冻结集，冻结集由第一冻结子集，第二冻结子集以及第三冻结子集的集合构成，第三冻结子集根据第一冻结子集和第二冻结子集确定的。
其中，第一冻结子集的元素个数为|F1|，和上述实施例中打孔集合的元素个数|P1|相同，第二冻结子集的元素个数为|F2|，和上述实施例中截短集合的元素个数|P2|相同，即：
当R>1/2时，第二冻结子集的元素个数
Figure GDA0003327722930000092
第一冻结子集的元素个数|F1|＝|P|-|P2|，其中，R1为3/4或者R，|P|＝N-M，其中
Figure GDA0003327722930000093
为母码长度，M为码长；
当R<1/3，且信息位长度K小于等于64时，或者R等于1/3且码长M不大于128时，第一冻结子集的元素个数|F1|＝|P|，第二冻结子集的元素个数|F2|＝0；
当
Figure GDA0003327722930000101
或者
Figure GDA0003327722930000102
且信息位长度大于64，或者
Figure GDA0003327722930000103
且码长M大于128时，第二冻结子集的元素个数
Figure GDA0003327722930000104
第一冻结子集的元素个数|F1|＝|P|-|F2|，其中，R2为2/3或者1/2。
在上述确定第一冻结子集和第二冻结子集个数后，需要进一步确定冻结集F的元素，其方法是：第一冻结子集包括长度为N初始序列v1的前|F1|个元素，第二冻结子集包括长度为N的比特反转序列v2的后|F2|个元素，长度为N的初始序列v1＝{0,1,2，…,N-1}，比特反转序列v2是初始序列v1的每一个元素按其二进制进行比特反转得到的序列；第三冻结子集的元素包括：初始序列中除第一冻结子集的元素和第二冻结子集的元素外的可靠度最低的M-K个元素，其中，K为信息位长度，M为码长。
具体地，冻结集的元素的确定方法如下：
S4021、确定第一冻结子集的元素。第一冻结子集包括初始序列的前|F1|个元素，即，取初始序列的前|F1|个元素作为第一冻结子集F1的元素，即，F1＝{0,1,2，…,|P1|-1}；
S4022、确定第二冻结子集的元素。第二冻结子集包括长度为N的比特反转序列v2的后|F2|个元素，即，取上述比特反转序列v2的后前|F2|个元素，将其加入到第二冻结子集F2中；
S4023、确定第三冻结子集F3。第三冻结子集的元素包括：初始序列中除第一冻结子集的元素和第二冻结子集的元素外的可靠度最低的M-K个元素，即，包括输入序列的每个位置的可靠性度量值按升序排序得到的序列去掉第一冻结子集的元素和第二冻结子集的元素后得到的序列的前M-K个元素。
具体地，第三冻结子集确定方法为：首先根据PW算法计算N个输入序列的每个位置的可靠性度量值，然后对输入序列的可靠度进行升序排序，得到排序后序列S，去掉序列S中已经包含在第一冻结子集F1和第二冻结子集F2中的元素得到序列S'，选择序列S'的前M-K个元素作为剩余的冻结集F3；
上述每个位置的可靠性度量值的计算方法是：设输入序列位置为i，i的二进制表示为i＝Bn-1,Bn-2,...,B0，Bj∈{0,1},j＝[0,1,...,n-1]；计算表达式如下：
Figure GDA0003327722930000105
其中n＝log2N，Wi表示输入序列位置i的可靠性度量值。每个位置的可靠性度量值的计算方法，以下不再赘述。
S4024、冻结集F的元素为上述确定的第一冻结子集F1、第二冻结子集F2和第三冻结子集F3的并集，即：F＝F1∪F2∪F3。
S403、采用所述冻结集对信息比特进行极化编码。
通过本实施例，可以实现快速的冻结集的生成，满足低时延，低复杂度的应用场景。结合图3的仿真性能，采用本实施例的冻结集进行极化码编码，其相对GA的QUP算法性能退化小于0.3dB，复杂度极大降低，能满足未来5G的低延迟的需要。
以下实施例以实例的方法说明上述冻结集生成过程。本实例以输入的编码参数信息：M＝12，K＝6，R＝1/2为例。
第一步、计算极化码的母码码长
Figure GDA0003327722930000106
第二步、计算打孔图样的长度|P|＝N-M＝4，码率R不大于1/2，则
Figure GDA0003327722930000111
|F1|＝2；
第三步、确定冻结集F：
(1)确定第一冻结子集F1的元素：初始化序列v1＝{0,1,2,3,4,5,67,8,9,10,11,12,13,14,15},比特反转序列v2＝{0,8,4,12,2,10,6,14,1,9,5,13,3,11,7,15}，F1＝{0,1}；
(2)确定第二冻结子集F2的元素：F2＝{7,15}；
(3)确定第三冻结子集F3：根据PW得到码长为16的比特位置的可靠性排序为：S＝{0,1,2,4,8,3,5,6,9,10,12,7,11,13,14,15}，由于{0,1,7,15}已经被选为冻结集，去掉这些元素得到的集合为{2,4,8,3,5,6,9,10,12,11,13,14}，然后选择前6个元素加入到集合F3＝{2,4,8,3,5,6}。
(4)确定冻结集F＝F1∪F2∪F3＝{0,1,2,3,4,5,6,7,8,15}。
在另一个实例中，输入的编码参数信息：M＝24，K＝16，R＝2/3。
第一步、计算极化码的母码码长
Figure GDA0003327722930000112
第二步、计算打孔图样的长度|P|＝N-M＝8，码率R大于1/2，则
Figure GDA0003327722930000113
|F1|＝3；
第三步、确定冻结集F：
(1)确定第一冻结子集F1的元素：初始化序列为：
v1＝{0,1,2,3,4,5,67,8,9,10,11,12,13,14,15,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31},比特反转序列为：
v2＝{0,16,8,24,4,20,12,28,2,18,10,26,6,22,14,30,1,17,9,25,5,21,13,29,3,19,11,27,7,23,15,31}，F1＝{0,1,2}；
(2)确定第二冻结子集F2的元素：F2＝{27,7,23,15,31}；
(3)确定第三冻结子集F3：根据PW得到码长为16的比特位置的可靠性排序为：
S＝{0,1,2,4,8,16,3,5,6,9,10,17,12,18,20,7,24,11,13,19,14,21,22,25,26,28,15,23,27,29,30,31}
由于{0,1,2,7,15,23,27,31}已经被选为冻结集，去掉这些元素得到的集合为：
{4,8,16,3,5,6,9,10,17,12,18,20,24,11,13,19,14,21,22,25,26,28,29,30}，
然后选择前8个元素加入到集合F3＝{4,8,16,3,5,6,9,10}。
(4)确定冻结集F＝F1∪F2∪F3＝{0,1,2,3,4,5,6,7,8,9,10,15,16,23,27,31}。
以上仅以实例来说明冻结集的生成方法。但不限于以上编码参数信息。应理解，对任何的编码参数信息，都可以通过前述冻结集生成的方法，可以获得一个冻结子集。本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
在一种可选方案中，可以不必根据码率和信息位长度动态计算冻结集。通常，在一个通信系统中，码率和信息长度的选择是有限的，而且，选定了一个码率和信息长度，码率和信息长度会在一定的时间内保持不变，因此，不必每次都需要动态计算冻结集，可以先提前把一些需要使用的码率和信息位长度定义好，当编码的时候，获得码率和信息位长度后就可以直接通过查表的方式获得冻结集。
具体地，通常通过调制编码方案MCS(英文全称：Modulation Coding Scheme)来确定冻结集。根据上述实施例，以下作为一个示例，可以获得如下冻结集：
表3冻结集
Figure GDA0003327722930000121
应理解，上述仅给出的是一个示例，并不代表一个实际应用的冻结集的所有可能场景。在实际编码中，可以针对不同的码长，信息位长度和码率获得相对应的冻结集。标准的索引index可以是MCS索引，主要用于确定其所对应的编码参数信息，具体的定义可以依赖于实际的协议定义。本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
通过本实施例，通过预先计算一些编码参数信息所对应的打孔图样和冻结集，可以实现快速查表来获取打孔图样和冻结集，实现简单，满足低延迟的要求。
上述实施例是独立生成打孔图样和冻结集。在一种可能的方案中，可以联合生成打孔图样和冻结集，即同时生成打孔图样和冻结集。
图5为本申请实施例提供的联合的打孔图样和冻结集生成示意图。参见图5，该方案联合生成冻结集和打孔图样，不需要对打孔图样和冻结集分别生成，包括以下步骤。
S501同步骤S401，不再赘述。
S502同S402，但是，在这一步中，同时确定打孔图样的元素个数|P|＝N-M，其中
Figure GDA0003327722930000122
为母码长度，M为码长，以及截短集合的元素个数|P2|和打孔集合的元素个数|P1|，其中，截短集合的元素个数|P2|和第二冻结子集的元素个数|F2|相同，打孔集合的元素个数|P1|和第一冻结子集的元素个数|F1|相同，方法如S402所述，不再赘述。
S503、确定打孔图样，打孔图样由打孔集合和截短集合的合集构成，打孔集合和截短集合没有交集。
打孔图样的确定方法同上述图2的步骤S202，不再赘述。
S504、采用所述冻结集和打孔图样进行编码和速率匹配。
以下实施例以实例的方法说明上述联合打孔图样和冻结集生成过程。本实例以输入的编码参数信息：M＝12，K＝6，R＝1/2为例。
第一步、计算极化码的母码码长
Figure GDA0003327722930000123
第二步、计算打孔图样的长度|P|＝N-M＝4，码率R不大于1/2，则
Figure GDA0003327722930000124
|P1|＝2；
第三步、确定冻结集F：
(1)确定第一冻结子集F1的元素：初始化序列v1＝{0,1,2,3,4,5,67,8,9,10,11,12,13,14,15},比特反转序列v2＝{0,8,4,12,2,10,6,14,1,9,5,13,3,11,7,15}，取初始化序列的前两个元素得到F1＝{0,1}；
(2)确定第二冻结子集F2的元素：取比特反转序列的后两个元素得到F2＝{7,15}；
(3)确定第三冻结子集F3：根据PW得到码长为16的比特位置的可靠性排序为：S＝{0,1,2,4,8,3,5,6,9,10,12,7,11,13,14,15}，由于{0,1,7,15}已经被选为冻结集，去掉这些元素得到的集合为{2,4,8,3,5,6,9,10,12,11,13,14}，然后选择前6个元素加入到集合F3＝{2,4,8,3,5,6}。
(4)确定冻结集F＝F1∪F2∪F3＝{0,1,2,3,4,5,6,7,8,15}。
第四步、确定打孔图样的元素：
(1)确定P1中的元素：取v2的前2个元素加入集合P1，则P1＝{0,8}；
(2)确定P2中的元素：P2＝{14,15},译码时按该位置已知译码；
(3)确定打孔图样：P＝P1∪P2＝{0,8,14,15}。
在另一个实例中，输入的编码参数信息：M＝24，K＝16，R＝2/3。
第一步、计算极化码的母码码长
Figure GDA0003327722930000131
第二步、计算打孔图样的长度|P|＝N-M＝8，码率R大于1/2，则
Figure GDA0003327722930000132
|P1|＝3；
第三步、确定冻结集F：
(1)确定第一冻结子集F1的元素：初始化序列为：
v1＝{0,1,2,3,4,5,67,8,9,10,11,12,13,14,15,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31},比特反转序列：
v2＝{0,16,8,24,4,20,12,28,2,18,10,26,6,22,14,30,1,17,9,25,5,21,13,29,3,19,11,27,7,23,15,31}，取初始序列的前3个元素得到F1＝{0,1,2}；
(2)确定第二冻结子集F2的元素：取比特反转序列的后5个元素得到F2＝{27,7,23,15,31}；
(3)确定第三冻结子集F3：根据PW得到码长为16的比特位置的可靠性排序为：
S＝{0,1,2,4,8,16,3,5,6,9,10,17,12,18,20,7,24,11,13,19,14,21,22,25,26,28,15,23,27,29,30,31}
由于{0,1,2,7,15,23,27,31}已经被选为冻结集，去掉这些元素得到的集合为：
{4,8,16,3,5,6,9,10,17,12,18,20,24,11,13,19,14,21,22,25,26,28,29,30}，
然后选择前8个元素加入到集合F3＝{4,8,16,3,5,6,9,10}。
(4)确定冻结集F＝F1∪F2∪F3＝{0,1,2,3,4,5,6,7,8,9,10,15,16,23,27,31}。
第四步、确定打孔图样的元素：
(1)确定P1中的元素：取v2的前3个元素加入集合P1，则P1＝{0,16,8}；
(2)确定P2中的元素：P2＝{27,28,29,30,31},译码时按该位置已知译码；
(3)确定打孔图样：P＝P1∪P2＝{0,16,8,27,28,29,30,31}。
以上仅以实例来说明冻结集和打孔图样的生成方法。但不限于以上给定的编码参数信息。应理解，对任何的编码参数信息，都可以通过上述冻结集和打孔图样生成的方法，可以获得一个冻结集和打孔图样。本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
以上实施例，一次性生成打孔集合和截短集合的元素个数，以及第一冻结子集和第二冻结子集的元素个数，并通过初始序列和比特反转序列来获得打孔图样和冻结集，方案简单，复杂度低。
在一种可选方案中，可以不必根据码率和信息位长度动态计算打孔图样和冻结集。通常，在一个通信系统中，码率和信息长度的选择是有限的，而且，选定了一个码率和信息长度，码率和信息长度会在一定的时间内保持不变，因此，不必每次都需要动态计算打孔图样和冻结集，可以先提前把一些需要使用的码率和信息位长度定义好，当编码的时候，获得码率和信息位长度后就可以直接通过查表的方式获得打孔图样和冻结集。
具体地，通常通过调制编码方案MCS(英文全称：Modulation Coding Scheme)来确定冻结集。根据上述实施例，以下作为一个示例，可以获得如下冻结集：
表4冻结集
Figure GDA0003327722930000141
应理解，上述仅给出的是一个示例，并不代表一个实际应用的打孔图样和冻结集的所有可能参加。在实际编码中，可以针对不同的码长，信息位长度和码率获得相对应的打孔图样和冻结集。标准的索引index可以是MCS索引，主要用于确定其所对应的编码参数信息，具体的定义可以依赖于实际的协议定义。本技术领域的普通技术人员容易想到的任何其他修改或替换，都应属于在本发明实施例揭露的技术范围。
通过本实施例，通过预先计算一些编码参数信息所对应的打孔图样和冻结集，可以实现快速查表来获取打孔图样和冻结集，实现简单，满足低延迟的要求。
上述主要从编码设备生成打孔图样和冻结集，以及编码过程的角度对本申请实施例提供的方案进行了介绍。可以理解的是，编码设备为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本申请中所公开的实施例描述的各示例的算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对编码设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
在采用对应各个功能划分各个功能模块的情况下，图6为本申请实施例提供的编码设备的生成打孔图样的结构示意图，编码设备600包括：获取单元601、处理单元602。其中，获取单元601用于编码设备执行图2中的信息比特获取的步骤S201；处理单元602用于编码设备执行图2中的确定打孔图样的步骤S202，还用于编码设备执行图4中的确定冻结集的步骤S402以及图5中的确定打孔图样的步骤S503，还用于支持编码设备采用打孔图样对信息比特编码后的数据进行速率匹配。
可选的，编码设备600在具体实现时可以是芯片或者集成电路。
可选的，当上述实施例的编码方法中的部分或全部通过软件来实现时，如图7所示为本发明实施例提供的编码设备生成打孔图样的逻辑结构示意图。编码设备700包括：处理器702，用于执行存储器701存储的程序，当程序被执行时，使得编码设备700可以实现上述图2，图5实施例提供的打孔图样生成方法，和图4实施例提供的冻结集生成方法，以及采用冻结集和打孔图样分别对信息比特进行编码后的数据进行编码和速率匹配。可选的，编码设备700还可以包括存储器701，通信接口704或总线703。其中，存储器701，用于存储程序和数据。通信接口704用于编码设备700获取信息比特或发送编码后的比特信息。处理器702，存储器701及通信接口704通过总线703相互连接。处理器702可以从通信接口704或存储器701通过总线703接收数据，或者将数据通过总线703传输给存储器701进行存储或者发送到通信接口704进行发送。
可选的，上述存储器701可以是物理上独立的单元，也可以与处理器702集成在一起。
处理器702可以是中央处理器(central processing unit，CPU)，网络处理器(network processor，NP)或者CPU和NP的组合。
处理器702还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmablelogic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complexprogrammable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gatearray，FPGA)，通用阵列逻辑(generic array logic,GAL)或其任意组合。
存储器701可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；存储器701也可以包括非易失性存储器(non-volatilememory)，例如快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器701还可以包括上述种类的存储器的组合。
总线703可以是外设部件互连标准(Peripheral Component Interconnect，PCI)总线或扩展工业标准结构(Extended Industry Standard Architecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
在本申请的另一实施例中，还提供一种可读存储介质，可读存储介质中存储有计算机执行指令，一个设备(可以是单片机，芯片等)或者处理器从存储介质中加载计算机执行指令，以执行所述基站或者终端完成本申请实施例中提供的方法。前述的可读存储介质可以包括：U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
在本申请的另一实施例中，还提供一种计算机程序产品，该计算机程序产品包括计算机执行指令，该计算机执行指令存储在计算机可读存储介质中；设备的至少一个处理器可以从计算机可读存储介质读取该计算机执行指令，至少一个处理器执行该计算机执行指令以实现本申请实施例中提供的方法。
在本申请实施例中，打孔图样选择简单，容易实现，并能实现快速的冻结集的生成，复杂度极大降低，可以满足低时延，低复杂度的要求，当编码的码率发生变化时，可以快速生成打孔图样和/或冻结集，能满足未来5G的低延迟的需要。
最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (26)

1.一种速率匹配的方法，其特征在于，包括：
获取信息比特；
确定打孔图样，所述打孔图样包括打孔集合的元素和截短集合的元素，所述打孔集合和所述截短集合没有交集；
采用所述打孔图样对所述信息比特编码后的数据进行速率匹配；
其中：
所述截短集合的元素是从长度为N的初始序列v1中选取的，所述打孔集合的元素是从长度为N的比特反转序列v2中选取的；
所述长度为N的初始序列v1＝{0,1,2，…,N-1}，所述比特反转序列v2是所述初始序列v1的每一个元素按其二进制进行比特反转得到的序列。
2.根据权利要求1所述的方法，其特征在于，包括：所述打孔图样有|P|＝N-M个元素，其中
Figure FDA0003327722920000011
为母码长度，所述M为码长。
3.根据权利要求1所述的方法，其特征在于，包括：
当R>1/2时，所述截短集合的元素个数
Figure FDA0003327722920000012
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，所述R1为3/4或者R，或者；
当R<1/3，且信息位长度小于等于64时，或者R等于1/3且码长M不大于128时，所述打孔集合的元素个数|P1|＝|P|，所述截短集合的元素个数|P2|＝0，或者；
当
Figure FDA0003327722920000013
或者
Figure FDA0003327722920000014
且信息位长度大于64，或者
Figure FDA0003327722920000015
且码长M大于128时，所述截短集合的元素个数
Figure FDA0003327722920000016
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，R2为2/3或者1/2；
其中，所述R为码率。
4.根据权利要求2所述的方法，其特征在于，包括：
当R>1/2时，所述截短集合的元素个数
Figure FDA0003327722920000017
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，所述R1为3/4或者R，或者；
当R<1/3，且信息位长度小于等于64时，或者R等于1/3且码长M不大于128时，所述打孔集合的元素个数|P1|＝|P|，所述截短集合的元素个数|P2|＝0，或者；
当
Figure FDA0003327722920000018
或者
Figure FDA0003327722920000019
且信息位长度大于64，或者
Figure FDA00033277229200000110
且码长M大于128时，所述截短集合的元素个数
Figure FDA00033277229200000111
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，R2为2/3或者1/2；
其中，所述R为码率。
5.根据权利要求1至4任意一项所述的方法，其特征在于，
所述打孔集合的元素包括：所述反转序列v2的前|P1|个元素；
所述截短集合的元素包括：所述初始序列v1的后|P2|个元素。
6.根据权利要求3至4任意一项所述的方法，其特征在于，
如果所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128；
所述反转序列v2的前|P1|个元素和所述初始序列v1的后|P2|个元素的交集不为空集，且交集的元素个数为|P1∩P2|，则：
所述打孔集合的元素包括第一元素集和第三元素集，所述第一元素集包括所述反转序列v2的前|P1|个元素中除|P1∩P2|个元素外的元素；所述第三元素集包含所述反转序列v2中除所述第一元素集外的前Cp个元素；所述P1∩P2|个元素包括：所述反转序列v2的前|P1|个元素和所述初始序列v1的后|P2|个元素的交集内的元素；
所述截短集合的元素包括第二元素集和第四元素集，所述第二元素集包括所述初始序列v1的后|P2|个元素中除所述|P1∩P2|个元素之外的元素；所述第四元素集包括所述初始序列v1中除所述第二元素集和所述第三元素集外的后Cs个元素；
当所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128时，所述打孔集合的元素还进一步包括第三元素集，所述第三元素集包含所述反转序列v2中除所述第一元素集外的前Cp个元素；
所述截短集合的元素还进一步包括：所述初始序列v1中除所述第二元素集和所述第三元素集外的后Cs个元素；
如果不满足条件：所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128，所述打孔集合的元素包括：比特反转序列v2的前|P1|个元素；所述截短集合的元素包括：初始序列v1中除打孔集合的元素外的后|P2|个元素。
7.一种极化编码方法，其特征在于，包括：
获取信息比特；
确定冻结集，所述冻结集包括第一冻结子集，第二冻结子集以及第三冻结子集，所述第三冻结子集是根据所述第一冻结子集和所述第二冻结子集确定的；
采用所述冻结集对所述信息比特进行极化编码；
其中，所述第一冻结子集包括长度为N初始序列v1的前|F1|个元素，所述第二冻结子集包括长度为N的比特反转序列v2的后|F2|个元素；
所述长度为N的初始序列v1＝{0,1,2，…,N-1}，所述比特反转序列v2是所述初始序列v1的每一个元素按其二进制进行比特反转得到的序列。
8.根据权利要求7所述的方法，其特征在于，包括：
当R>1/2时，所述第二冻结子集的元素个数
Figure FDA0003327722920000021
所述第一冻结子集的元素个数|F1|＝|P|-|P2|，其中，所述R1为3/4或者R，所述|P|＝N-M，其中
Figure FDA0003327722920000022
为母码长度，所述M为码长；
当R<1/3，且信息位长度K小于等于64时，或者R等于1/3且所述码长M不大于128时，所述第一冻结子集的元素个数|F1|＝|P|，所述第二冻结子集的元素个数|F2|＝0；
当
Figure FDA0003327722920000023
或者
Figure FDA0003327722920000024
且信息位长度大于64，或者
Figure FDA0003327722920000025
且码长M大于128时，所述第二冻结子集的元素个数
Figure FDA0003327722920000026
所述第一冻结子集的元素个数|F1|＝|P|-|F2|，其中，所述R2为2/3或者1/2；
其中，所述R为码率。
9.根据权利要求7所述的方法，其特征在于，
所述第三冻结子集的元素包括：所述初始序列中除所述第一冻结子集的元素和所述第二冻结子集的元素外的可靠度最低的M-K个元素，所述K为信息位长度。
10.根据权利要求8所述的方法，其特征在于，
所述第三冻结子集的元素包括：所述初始序列中除所述第一冻结子集的元素和所述第二冻结子集的元素外的可靠度最低的M-K个元素，所述K为信息位长度。
11.根据权利要求7-10任一权利要求所述的方法，其特征在于，进一步包括：
确定打孔图样，所述打孔图样包括打孔集合和截短集合，所述打孔集合和所述截短集合没有交集；
采用所述打孔图样对所述编码后的信息比特进行速率匹配。
12.根据权利要求11所述的方法，其特征在于，包括：
所述截短集合的元素个数和所述第二冻结子集的元素个数相同，所述打孔集合的元素个数和所述第一冻结子集的元素个数相同。
13.一种编码设备，其特征在于，包括：
获取单元，用于信息比特的获取；
处理单元，用于确定打孔图样，所述打孔图样包括打孔集合的元素和截短集合的元素，所述打孔集合和所述截短集合没有交集；还用于支持所述编码设备采用打孔图样对信息比特编码后的数据进行速率匹配；
其中，所述截短集合的元素是从长度为N的初始序列v1中选取的，所述打孔集合的元素是从长度为N的比特反转序列v2中选取的；
所述长度为N的初始序列v1＝{0,1,2，…,N-1}，所述比特反转序列v2是所述初始序列v1的每一个元素按其二进制进行比特反转得到的序列。
14.根据权利要求13所述的编码设备，其特征在于，包括：所述打孔图样有|P|＝N-M个元素，其中
Figure FDA0003327722920000031
为母码长度，所述M为码长。
15.根据权利要求13所述的编码设备，其特征在于，包括：
当R>1/2时，所述截短集合的元素个数
Figure FDA0003327722920000032
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，所述R1为3/4或者R，或者；
当R<1/3，且信息位长度小于等于64时，或者R等于1/3且码长M不大于128时，所述打孔集合的元素个数|P1|＝|P|，所述截短集合的元素个数|P2|＝0，或者；
当
Figure FDA0003327722920000033
或者
Figure FDA0003327722920000034
且信息位长度大于64，或者
Figure FDA0003327722920000035
且码长M大于128时，所述截短集合的元素个数
Figure FDA0003327722920000036
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，R2为2/3或者1/2；
其中，所述R为码率。
16.根据权利要求14所述的编码设备，其特征在于，包括：
当R>1/2时，所述截短集合的元素个数
Figure FDA0003327722920000037
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，所述R1为3/4或者R，或者；
当R<1/3，且信息位长度小于等于64时，或者R等于1/3且码长M不大于128时，所述打孔集合的元素个数|P1|＝|P|，所述截短集合的元素个数|P2|＝0，或者；
当
Figure FDA0003327722920000041
或者
Figure FDA0003327722920000042
且信息位长度大于64，或者
Figure FDA0003327722920000043
且码长M大于128时，所述截短集合的元素个数
Figure FDA0003327722920000044
所述打孔集合的元素个数|P1|＝|P|-|P2|，其中，R2为2/3或者1/2；
其中，所述R为码率。
17.根据权利要求13-16任一项所述的编码设备，其特征在于，
所述打孔集合的元素包括：所述反转序列v2的前|P1|个元素；
所述截短集合的元素包括：所述初始序列v1的后|P2|个元素。
18.根据权利要求15-16任一项所述的编码设备，其特征在于，
如果所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128；
所述反转序列v2的前|P1|个元素和所述初始序列v1的后|P2|个元素的交集不为空集，且交集的元素个数为|P1∩P2|，则：
所述打孔集合的元素包括第一元素集和第三元素集，所述第一元素集包括所述反转序列v2的前|P1|个元素中除|P1∩P2|个元素外的元素；所述第三元素集包含所述反转序列v2中除所述第一元素集外的前Cp个元素；所述P1∩P2|个元素包括：所述反转序列v2的前|P1|个元素和所述初始序列v1的后|P2|个元素的交集内的元素；
所述截短集合的元素包括第二元素集和第四元素集，所述第二元素集包括所述初始序列v1的后|P2|个元素中除所述|P1∩P2|个元素之外的元素；所述第四元素集包括所述初始序列v1中除所述第二元素集和所述第三元素集外的后Cs个元素；
当所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128时，所述打孔集合的元素还进一步包括第三元素集，所述第三元素集包含所述反转序列v2中除所述第一元素集外的前Cp个元素；
所述截短集合的元素还进一步包括：所述初始序列v1中除所述第二元素集和所述第三元素集外的后Cs个元素；
如果不满足条件：所述码率R等于1/3，且所述信息位长度K小于64，所述码长M大于128，所述打孔集合的元素包括：比特反转序列v2的前|P1|个元素；所述截短集合的元素包括：初始序列v1中除打孔集合的元素外的后|P2|个元素。
19.一种编码设备，其特征在于，包括：
获取单元，用于获取信息比特；
处理单元，用于确定冻结集包括第一冻结子集，第二冻结子集以及第三冻结子集，所述第三冻结子集是根据所述第一冻结子集和所述第二冻结子集确定的；还用于采用所述冻结集对所述信息比特进行极化编码；
其中，
所述第一冻结子集包括长度为N初始序列v1的前|F1|个元素，所述第二冻结子集包括长度为N的比特反转序列v2的后|F2|个元素；
所述长度为N的初始序列v1＝{0,1,2，…,N-1}，所述比特反转序列v2是所述初始序列v1的每一个元素按其二进制进行比特反转得到的序列。
20.根据权利要求19所述的编码设备，其特征在于，包括：
当R>1/2时，所述第二冻结子集的元素个数
Figure FDA0003327722920000051
所述第一冻结子集的元素个数|F1|＝|P|-|P2|，其中，所述R1为3/4或者R，所述|P|＝N-M，其中
Figure FDA0003327722920000052
为母码长度，所述M为码长；
当R<1/3，且信息位长度K小于等于64时，或者R等于1/3且所述码长M不大于128时，所述第一冻结子集的元素个数|F1|＝|P|，所述第二冻结子集的元素个数|F2|＝0；
当
Figure FDA0003327722920000053
或者
Figure FDA0003327722920000054
且信息位长度大于64，或者
Figure FDA0003327722920000055
且码长M大于128时，所述第二冻结子集的元素个数
Figure FDA0003327722920000056
所述第一冻结子集的元素个数|F1|＝|P|-|F2|，其中，所述R2为2/3或者1/2；
其中，所述R为码率。
21.根据权利要求19所述的编码设备，其特征在于，
所述第三冻结子集的元素包括：所述初始序列中除所述第一冻结子集的元素和所述第二冻结子集的元素外的可靠度最低的M-K个元素，所述K为信息位长度。
22.根据权利要求20所述的编码设备，其特征在于，
所述第三冻结子集的元素包括：所述初始序列中除所述第一冻结子集的元素和所述第二冻结子集的元素外的可靠度最低的M-K个元素，所述K为信息位长度。
23.根据权利要求19-22任一权利要求所述的编码设备，其特征在于，
所述处理单元，还用于确定打孔图样，所述打孔图样包括打孔集合和截短集合，所述打孔集合和所述截短集合没有交集；还用于采用所述打孔图样对所述编码后的信息比特进行速率匹配。
24.根据权利要求23所述的编码设备，其特征在于，包括：
所述截短集合的元素个数和所述第二冻结子集的元素个数相同，所述打孔集合的元素个数和所述第一冻结子集的元素个数相同。
25.一种编码设备，其特征在于，包括处理器和存储器，
其中，所述存储器中存储代码和数据，
所述处理器被配置为支持该编码设备权利要求1至12任意一项所述的方法。
26.一种计算机可读存储介质，其特征在于，
所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得该计算机执行权利要求1至12任意一项所述的方法。
CN201711437275.1A 2017-12-26 2017-12-26 一种速率匹配和极化码编码的方法和设备 Active CN109962753B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201711437275.1A CN109962753B (zh) 2017-12-26 2017-12-26 一种速率匹配和极化码编码的方法和设备
EP18894375.7A EP3720020A4 (en) 2017-12-26 2018-12-12 POLAR CODE CODING AND FLOW RATE ADAPTATION PROCESS AND DEVICE
PCT/CN2018/120502 WO2019128707A1 (zh) 2017-12-26 2018-12-12 一种速率匹配和极化码编码的方法和设备
US16/910,505 US11265108B2 (en) 2017-12-26 2020-06-24 Method and device for rate matching and polar encoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711437275.1A CN109962753B (zh) 2017-12-26 2017-12-26 一种速率匹配和极化码编码的方法和设备

Publications (2)

Publication Number Publication Date
CN109962753A CN109962753A (zh) 2019-07-02
CN109962753B true CN109962753B (zh) 2022-02-18

Family

ID=67022582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711437275.1A Active CN109962753B (zh) 2017-12-26 2017-12-26 一种速率匹配和极化码编码的方法和设备

Country Status (4)

Country Link
US (1) US11265108B2 (zh)
EP (1) EP3720020A4 (zh)
CN (1) CN109962753B (zh)
WO (1) WO2019128707A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752851B (zh) * 2019-09-02 2023-04-25 广西大学 一种基于分层奇偶重排的极化码周期性凿孔图样构造方法
CN111614437B (zh) * 2020-04-30 2021-04-30 北京航空航天大学 一种基于scl译码算法的极化码构造优化方法
CN114499743A (zh) * 2020-10-26 2022-05-13 深圳市中兴微电子技术有限公司 通信数据的处理方法、装置、设备及存储介质
CN113179147A (zh) * 2021-02-05 2021-07-27 北京睿信丰科技有限公司 一种针对极化码速率匹配装置
CN113395071B (zh) * 2021-08-17 2021-11-26 北京理工大学 极化码打孔方法、装置、电子设备及存储介质
CN115720124A (zh) * 2021-08-24 2023-02-28 华为技术有限公司 一种编码、译码方法及通信装置
CN113765621B (zh) * 2021-08-24 2023-10-20 湖南遥昇通信技术有限公司 基于云字符概率表的数据编码系统以及方法
US11742980B2 (en) * 2021-11-17 2023-08-29 Qualcomm Incorporated Transmission puncturing schemes for rateless coding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342774A (zh) * 2017-04-25 2017-11-10 华为技术有限公司 编码方法、译码方法、装置和设备
WO2017194133A1 (en) * 2016-05-12 2017-11-16 Huawei Technologies Co., Ltd. Puncturing and shortening of polar codes
CN107395319A (zh) * 2017-06-16 2017-11-24 哈尔滨工业大学深圳研究生院 基于打孔的码率兼容极化码编码方法及系统
CN107395324A (zh) * 2017-07-10 2017-11-24 北京理工大学 一种基于qup方法的低译码复杂度速率匹配极化码传输方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007241B2 (en) * 2013-09-16 2015-04-14 Seagate Technology Llc Reduced polar codes
CN105493424B (zh) * 2013-12-31 2019-02-01 华为技术有限公司 一种Polar码的处理方法、系统及无线通信装置
WO2015143593A1 (zh) * 2014-03-24 2015-10-01 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
TWI629872B (zh) * 2016-02-03 2018-07-11 旺宏電子股份有限公司 調整延伸極化碼的碼長度之方法及裝置
WO2017176309A1 (en) * 2016-04-08 2017-10-12 Intel Corporation Polar codes for harq transmissions
US10171204B2 (en) * 2016-05-13 2019-01-01 Mediatek Inc. Coded bit puncturing for polar codes
EP3497837A1 (en) * 2016-08-10 2019-06-19 IDAC Holdings, Inc. Advanced polar codes for next generation wireless communication systems
KR20190033588A (ko) * 2017-02-10 2019-03-29 텔레폰악티에볼라겟엘엠에릭슨(펍) 폴라 코드에 대한 레이트 매칭을 위한 시스템 및 방법
CN110637417B (zh) * 2017-03-24 2024-02-09 瑞典爱立信有限公司 用于对极化码打孔的方法和装置
TW201924294A (zh) * 2017-11-16 2019-06-16 財團法人資訊工業策進會 基於正交分頻多工的基頻處理裝置與基頻處理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017194133A1 (en) * 2016-05-12 2017-11-16 Huawei Technologies Co., Ltd. Puncturing and shortening of polar codes
CN107342774A (zh) * 2017-04-25 2017-11-10 华为技术有限公司 编码方法、译码方法、装置和设备
CN107395319A (zh) * 2017-06-16 2017-11-24 哈尔滨工业大学深圳研究生院 基于打孔的码率兼容极化码编码方法及系统
CN107395324A (zh) * 2017-07-10 2017-11-24 北京理工大学 一种基于qup方法的低译码复杂度速率匹配极化码传输方法

Also Published As

Publication number Publication date
CN109962753A (zh) 2019-07-02
EP3720020A1 (en) 2020-10-07
WO2019128707A1 (zh) 2019-07-04
EP3720020A4 (en) 2021-01-13
US20210266099A9 (en) 2021-08-26
US20200322090A1 (en) 2020-10-08
US11265108B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
CN109962753B (zh) 一种速率匹配和极化码编码的方法和设备
US11689220B2 (en) Method and device for interleaving data
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
JP2019530333A (ja) Ｐｏｌａｒ符号を用いてデータを符号化する方法及び装置
WO2019062145A1 (zh) Ploar编码方法和编码装置、译码方法和译码装置
CN108289010B (zh) 一种数据处理方法和装置
WO2013152605A1 (zh) 极性码的译码方法和译码装置
US11683052B2 (en) Data processing method and device
KR20220028031A (ko) 생성기 행렬의 삼각 인수분해를 사용한 오류 정정 코딩 방법 및 장치
KR102273110B1 (ko) 폴라 코드들의 코딩 및 디코딩 방법 및 장치
CN111446969B (zh) 一种级联crc码的极化码编码方法及装置
CN109768846A (zh) 基于二核三核混合极化码的凿孔方法、系统、装置及介质
CN108288969B (zh) 数据编码及译码的方法和装置
WO2019206136A1 (zh) 极化码的速率匹配、解速率匹配方法及设备
WO2020147527A1 (zh) 一种极化编译码方法及装置
EP3573266B1 (en) Method and device for constructing encoding sequence
WO2018127198A1 (zh) 数据处理方法和装置
WO2018171764A1 (zh) 一种构造极化码序列的方法及装置
CN103138769A (zh) 一种具有不等错误保护的编码方法
EP3190817A1 (en) Data transmission method and related device
EP4195515A1 (en) Coding method and apparatus
US11323135B2 (en) Polar code coding, polar code decoding method, apparatus and device
CN111771336B (zh) 生成极化码的设备和方法
WO2018171627A1 (zh) 分割传输块的方法、无线通信设备和芯片
CN116491072A (zh) 编码方法、译码方法、以及通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant