CN113395071B - 极化码打孔方法、装置、电子设备及存储介质 - Google Patents

极化码打孔方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN113395071B
CN113395071B CN202110940233.XA CN202110940233A CN113395071B CN 113395071 B CN113395071 B CN 113395071B CN 202110940233 A CN202110940233 A CN 202110940233A CN 113395071 B CN113395071 B CN 113395071B
Authority
CN
China
Prior art keywords
layer
punching
polarization code
determining
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110940233.XA
Other languages
English (en)
Other versions
CN113395071A (zh
Inventor
陈超
王帅
安建平
苗夏箐
宋哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN202110940233.XA priority Critical patent/CN113395071B/zh
Publication of CN113395071A publication Critical patent/CN113395071A/zh
Application granted granted Critical
Publication of CN113395071B publication Critical patent/CN113395071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种极化码打孔方法、装置、电子设备及存储介质，包括：获取极化码；基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；基于所述极化码的最终打孔图样进行打孔。本发明利用极化码各级之间生成矩阵的特性，将极化码打孔分为多层打孔进行，减少每层的打孔数量，通过逐层打码实现了更小的编码性能损失，从而改善了由于打孔数量多而导致的通信系统可靠性下降，编码增益损失大的情况，进而具有编码增益大，复杂度低的优势。

Description

极化码打孔方法、装置、电子设备及存储介质
技术领域
本发明涉及数字信号处理技术领域，尤其涉及一种极化码打孔方法、装置、电子设备及存储介质。
背景技术
复杂电磁环境时变性高，信道实时状况和系统平台资源等随时都会发生变化，因此要求通信系统中信道编码的参数（码长、码率）灵活可变。然而，极化码（Polar码）本身是利用两两信道之间组合拆分来实现极化现象的，其构码规则决定了Polar码的码长为2的整数幂，可通过对标准Polar码的打孔实现速率匹配。然而，现有的Polar码打孔方法只适用于打孔数量较少的情况，当打孔数量较多时与未打孔的Polar码性能差距大，在复杂电磁环境中不具备鲁棒性。
发明内容
针对现有技术中存在的问题，本发明实施例提供一种极化码打孔方法、装置、电子设备及存储介质。
第一方面，本发明实施例提供一种极化码打孔方法，包括：
获取极化码；
基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；
计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；
在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；
基于所述极化码的最终打孔图样进行打孔。
进一步地，所述基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数，具体包括：
基于所述极化码的码长确定母极化码码长；
基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数确定所述极化码的打孔层数；
基于所述打孔结束层的打孔个数确定每个子层的打孔个数。
进一步地，所述计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样，具体包括：
设定打孔开始层为S层，计算当前子层S层的每个信道的巴氏参数；
得到当前子层S层的每个信道的巴氏参数后，按每个信道的巴氏参数对应的可靠性进行排序；并选取排序后预设个数个可靠性低的信道作为当前子层S层的打孔图样；
并逐层得到每个子层的打孔图样。
进一步地，还包括：
将所述最终打孔图样中的所有信道的信道位置记为冻结比特传输信道的一部分；
再根据巴氏参数选择剩余的冻结比特传输信道，确定完整的冻结比特传输信道后进行打孔。
第二方面，本发明实施例提供了一种极化码打孔装置，包括：
获取模块，用于获取极化码；
第一确定模块，用于基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；
第二确定模块，用于计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；
合并模块，用于在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；
打孔模块，用于基于所述极化码的最终打孔图样进行打孔。
进一步地，所述第一确定模块，具体用于：
基于所述极化码的码长确定母极化码码长；
基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数确定所述极化码的打孔层数；
基于所述打孔结束层的打孔个数确定每个子层的打孔个数。
进一步地，所述第二确定模块，具体用于：
设定打孔开始层为S层，计算当前子层S层的每个信道的巴氏参数；
得到当前子层S层的每个信道的巴氏参数后，按每个信道的巴氏参数对应的可靠性进行排序；并选取排序后预设个数个可靠性低的信道作为当前子层S层的打孔图样；
并逐层得到每个子层的打孔图样。
进一步地，所述打孔模块，还用于：
将所述最终打孔图样中的所有信道的信道位置记为冻结比特传输信道的一部分；
再根据巴氏参数选择剩余的冻结比特传输信道，确定完整的冻结比特传输信道后进行打孔。
第三方面，本发明实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上第一方面所述的极化码打孔方法的步骤。
第四方面，本发明实施例还提供了一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上第一方面所述的极化码打孔方法的步骤。
由上述技术方案可知，本发明实施例提供的极化码打孔方法、装置、电子设备及存储介质，通过获取极化码；基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；基于所述极化码的最终打孔图样进行打孔。本发明利用极化码各级之间生成矩阵的特性，将极化码打孔分为多层打孔进行，减少每层的打孔数量，通过逐层打码实现了更小的编码性能损失，从而改善了由于打孔数量多而导致的通信系统可靠性下降，编码增益损失大的情况，进而具有编码增益大，复杂度低的优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的极化码打孔方法的流程示意图；
图2为本发明一实施例提供的仿真模型示意图；
图3为本发明一实施例提供的母极化码码长为64，信息比特长度为32的极化码在不同打孔数下采用不同打孔方法的误码率曲线图；
图4为本发明一实施例提供的码型（60,32）的极化码在不同打孔数下采用不同打孔方法的误码率曲线图；
图5为本发明一实施例提供的码型（49,32）的极化码在不同打孔数下采用不同打孔方法的误码率曲线图；
图6为本发明一实施例提供的码型（992,512）的极化码在不同打孔数下采用不同打孔方法的误码率曲线图；
图7为本发明一实施例提供的码型（960,512）的极化码在不同打孔数下采用不同打孔方法的误码率曲线图；
图8为本发明一实施例提供的码型（896,512）的极化码在不同打孔数下采用不同打孔方法的误码率曲线图；
图9为本发明一实施例提供的极化码打孔装置的结构示意图；
图10为本发明一实施例提供的电子设备的实体结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面将通过具体的实施例对本发明提供的极化码打孔方法进行详细解释和说明。
图1为本发明一实施例提供的极化码打孔方法的流程示意图；如图1所示，该方法包括：
步骤101：获取极化码。
在本步骤中，需说明的是，极化码（Polar code或Polar 码）是一种前向错误更正编码方式，用于讯号传输；其构造的核心是通过信道极化（channel polarization）处理，在编码侧采用方法使各个子信道呈现出不同的可靠性，当码长持续增加时，部分信道将趋向于容量近于1的完美信道（无误码），另一部分信道趋向于容量接近于0的纯噪声信道，选择在容量接近于1的信道上直接传输信息以逼近信道容量，是目前唯一能够被严格证明可以达到香农极限的方法。
步骤102：基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数。
在步骤中，可以理解的是，基于所述极化码即可确定母极化码码长、确定所述极化码的打孔层数以及确定每个子层的打孔个数。举例来说，母极化码码长的计算公式如下：
Figure 375381DEST_PATH_IMAGE001
其中，N表示母极化码码长，M表示所述极化码的码长。
继而，基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数B，B+N-M。
打孔层数为S，所述极化码的打孔层数的计算公式如下：
Figure 238295DEST_PATH_IMAGE002
以长度为N min的Polar码（打孔起始层对应的子码）为打孔起始层，N min值为4，长度 为N的Polar码（打孔结束层对应的子码）为打孔结束层。设定打孔开始层为第S层，S层对应 的子码长度需大于等于N min，打孔结束层为第1层，在分配每层打孔个数时，第1层分配个数 为B，第2层分配个数为
Figure 400286DEST_PATH_IMAGE003
，第3层分配个数为
Figure 399466DEST_PATH_IMAGE004
，以此类推，若用B i 表示第 i层中的打孔个数，则各层打孔个数遵循以下规则：
Figure 887079DEST_PATH_IMAGE005
基于公式（3）即可确定每个子层的打孔个数。
步骤103：计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样。
在本步骤中，需要说明的是，信道的巴氏参数越高则表示对应的信道的可靠性越低，可靠性越低则信道性能越差。
举例来说，首先计算S层的每个信道的巴氏参数，从第S层开始，计算当前子层S层 的每个信道的巴氏参数，得到每个信道的巴氏参数之后按大小排序（即按每个信道的可靠 性进行排序），在应用过程中，通过挑选子码中信道较差的连续信道作为打孔信道，生成该 层的打孔图样，记为
Figure 237289DEST_PATH_IMAGE006
。逐层计算每个子层的打孔图样，直至得到每个子层的打孔图样。
在本步骤中，需要说明的是，计算每个子层的每个信道的巴氏参数的方法如下：
首先计算当前子层的码长（子码），公式如下：
Figure 200041DEST_PATH_IMAGE007
其中，i为当前层数，
Figure 319307DEST_PATH_IMAGE008
为i层的码长。
根据公式（5）计算出第一个巴氏参数：
Figure 712242DEST_PATH_IMAGE009
式（5）中，e表示自然常数，
Figure 549748DEST_PATH_IMAGE010
为噪声的标准差；之后根据式（6）和式（7）更新所有巴 氏参数，即得到每个信道的巴氏参数。
Figure 53542DEST_PATH_IMAGE011
Figure 292893DEST_PATH_IMAGE012
。
步骤104：在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样。
在本步骤中，可以理解的是，通过合并每个子层的打孔图样即可得到所述极化码 的最终打孔图样；最终打孔图样为：
Figure 591150DEST_PATH_IMAGE013
。
步骤105：基于所述极化码的最终打孔图样进行打孔。
在本步骤中，可以理解的是，按照所述极化码的最终打孔图样即可完成所述极化码的打孔工作。
在本实施例中，需要说明的是，本发明实施例提供的极化码打孔方法，通过在短码长中挑选极化信道中信道性能较差的非连续信道作为打孔信道，并将短码长的最优打孔图样用在长码长中，通过逐层打孔的方式能够实现更小的性能损失，能够使标准Polar码在打孔数量较多的情况下，仍可获得较高的编码增益。
由上面技术方案可知，本发明实施例提供的极化码打孔方法，通过获取极化码；基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；基于所述极化码的最终打孔图样进行打孔。本发明利用极化码各级之间生成矩阵的特性，将极化码打孔分为多层打孔进行，减少每层的打孔数量，通过逐层打码实现了更小的编码性能损失，从而改善了由于打孔数量多而导致的通信系统可靠性下降，编码增益损失大的情况，进而具有编码增益大，复杂度低的优势。
在上述实施例的基础上，在本实施例中，所述基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数，具体包括：
基于所述极化码的码长确定母极化码码长；
基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数确定所述极化码的打孔层数；
基于所述打孔结束层的打孔个数确定每个子层的打孔个数。
在本实施例中，可以理解的是，基于所述极化码即可确定母极化码码长、确定所述极化码的打孔层数以及确定每个子层的打孔个数。举例来说，母极化码码长的计算公式如下：
Figure 915953DEST_PATH_IMAGE001
其中，N表示母极化码码长，M表示所述极化码的码长。
继而，基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数B，B+N-M。
打孔层数为S，所述极化码的打孔层数的计算公式如下：
Figure 220507DEST_PATH_IMAGE002
以长度为N min的Polar码（打孔起始层对应的子码）为打孔起始层，N min值为4，长度 为N的Polar码（打孔结束层对应的子码）为打孔结束层。设定打孔开始层为第S层，S层对应 的子码长度需大于等于N min，打孔结束层为第1层，在分配每层打孔个数时，第1层分配个数 为B，第2层分配个数为
Figure 48786DEST_PATH_IMAGE003
，第3层分配个数为
Figure 783524DEST_PATH_IMAGE004
，以此类推，若用B i 表示第 i层中的打孔个数，则各层打孔个数遵循以下规则：
Figure 330043DEST_PATH_IMAGE005
基于公式（3）即可确定每个子层的打孔个数。
由上面技术方案可知，本发明实施例提供的极化码打孔方法，通过利用Polar码各级之间生成矩阵的特性，将母码长为N的极化码打孔分为多层打孔进行，减少每层的打孔数量，通过设计分层方法，将打孔个数按照各层的码长比例进行分配，并利用巴氏参数法确定每层中最不可靠的信道，最终统计各层的打孔图样生成最终的打孔图样，最终通过对Polar码短码（即子码）的打孔实现对长码（即母码）的逐层打孔，提高了打孔Polar码的译码性能，降低了打孔的复杂度。
在上述实施例的基础上，在本实施例中，所述计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样，具体包括：
设定打孔开始层为S层，计算当前子层S层的每个信道的巴氏参数；
得到当前子层S层的每个信道的巴氏参数后，按每个信道的巴氏参数对应的可靠性进行排序；并选取排序后预设个数个可靠性低的信道作为当前子层S层的打孔图样；
并逐层得到每个子层的打孔图样。
在本实施例中，需要说明的是，由于第S层为打孔起始层，第S层对应的母Polar码码长为N/2S-1，预打孔信道D s 可以表示为：
Figure 441218DEST_PATH_IMAGE014
得到第i层中所有信道的巴氏参数后，对每个信道的可靠性进行排序，选择其中可 靠性最低的D个信道，将其位置表示为向量
Figure 389583DEST_PATH_IMAGE015
。当计算进行到对于第i打孔 层时，母Polar码码长为N/2 i-1，打孔数目为Bi。此时预打孔信道中应去除前面已经确认的打 孔位置，D个不可靠信道则表示为：
Figure 295222DEST_PATH_IMAGE016
然后，对向量P i 进行奇偶重排，直至重排到最小项，选取重排后的向量P i 的前B i 个 值作为该层的打孔图样，记为
Figure 594616DEST_PATH_IMAGE006
。需要说明的是，实际应用中，通常选择由大到小排序后，靠 前的（即可靠性低）预设个数（D个）信道。
逐层计算每一层的打孔图样，直至每一层的打孔图样计算完成，合并各层中的打 孔图样，确定打孔位置，最终打孔图样为：
Figure 243903DEST_PATH_IMAGE013
。
在本实施例中，可以理解的是，由于巴氏参数越高则表示对应的信道的可靠性越低，又由于可靠性越低则信道性能越差，因此在短码（子码）长的基础上，通过挑选极化码（Polar码）中信道性能较差（即巴氏参数较高）的非连续信道作为打孔信道，并将短码长的最优打孔图样应用到长码中，通过逐层打孔的方试实现了更小的编码性能损失，从而改善了由于打孔数量多而导致的通信系统可靠性下降，编码增益损失大的情况，可见本发明实施例提供的极化码打孔方法具有编码增益大，复杂度低的优势。
在上述实施例的基础上，在本实施例中，还包括：
将所述最终打孔图样中的所有信道的信道位置记为冻结比特传输信道的一部分；
再根据巴氏参数选择剩余的冻结比特传输信道，确定完整的冻结比特传输信道后进行打孔。
在本实施例中，需要说明的是，由于上一层确定过的打孔图样中信道的位置不能被重复使用，因此需要在之后的每一层利用巴氏参数法选取剩余信道进行打孔。
由上面技术方案可知，本发明实施例提供的极化码打孔方法，通过将所述最终打孔图样中的所有信道的信道位置记为冻结比特传输信道的一部分；再根据巴氏参数选择剩余的冻结比特传输信道，确定完整的冻结比特传输信道后进行打孔，使得由于打孔数量多而导致的通信系统可靠性下降，编码增益损失大的情况得到改善。
为了更好的理解本发明，下面结合实施例进一步阐述本发明的内容，但本发明不仅仅局限于下面的实施例。
首先参见图2，对短码长的Polar码按照图2所示的系搭建仿真模型，进行误码率仿 真；针对图2，需要说明的是：u：表示未编码前的信息比特序列；
Figure 43845DEST_PATH_IMAGE017
：表示编码后的母序列；c： 表示打孔后的序列；s：表示BPSK调制后的信号；r：表示来自信道的接收信号；y：表示解调后 的软信息序列；
Figure 120385DEST_PATH_IMAGE018
：表示补零后的软信息序列；
Figure 641496DEST_PATH_IMAGE019
：表示译码得到的信息序列。在信源端产生一 组长度为K的
Figure 828895DEST_PATH_IMAGE020
随机序列，并先进行编码，得到长度为N的编码序列。之后根据不同打孔算 法对编码序列进行打孔，再进行BPSK（二进制相移建控）调制产生对极序列。序列经过二进 制加性高斯白噪声信道后到达接收端，根据打孔算法确定的打孔图样，将长度为M的接收序 列补足为长度N的序列，再进行SCL（串行抵消列表）译码。根据以上过程，在不同
Figure 751852DEST_PATH_IMAGE021
下进 行打孔Polar码的编译码过程，并统计误码个数。当误码比特个数达到500时，计算当前
Figure 999293DEST_PATH_IMAGE021
下的BER（误码率），并且绘制BER曲线图。图3为码型（60,32）极化码在不同打孔方法 下的误码率曲线图，图4为码型（54,32）极化码在不同打孔方法下的误码率曲线图，图5为码 型（49,32）极化码在不同打孔方法下的误码率曲线图。从图3可知，当BER为10-3时，本发明实 施例提供的极化码打孔方法的编码增益仅比准均匀打孔方法多0.2dB，而与其他打孔方法 的编码增益相同。这是因为打孔数量较少，并没有体现出逐层打孔的优势。而从图4和图5可 知，随着打孔数量的增加，本发明实施例提供的极化码打孔方法（即图中的逐层冻结比特均 匀打孔方法）的性能逐渐优于其他三种打孔方法。
在上述短码长Polar码的基础上进行长码长的Polar码的不同打孔数量，不同打孔方法的误码率仿真。图6为码型（992,512）极化码在不同打孔方法下的误码率曲线图，图7为码型（960,512）极化码在不同打孔方法下的误码率曲线图，图8为码型（896,512）极化码在不同打孔方法下的误码率曲线图。可以发现，随着打孔数量的增加，本发明实施例提供的极化码打孔方法（即图中的逐层冻结比特均匀打孔方法）的译码性能明显优于其他三种算法。且打孔数量越多，本发明实施例提供的极化码打孔方法优势更明显。以码型为（960，512），打孔数目64为例，当BER=10-4时，本发明实施例提供的极化码打孔方法相比准均匀打孔方法，可获得约0.1dB的编码增益；相比信道可靠性打孔方法，可获得约0.25dB的编码增益；相比生成矩阵最小行重打孔方法，可获得约0.65dB的编码增益。综上所述，本发明实施例提供的极化码打孔方法要优于传统的Polar码打孔方法。
图9为本发明一实施例提供的极化码打孔装置的结构示意图，如图9所示，该装置包括：获取模块201、第一确定模块202、第二确定模块203、合并模块204和打孔模块205，其中：
其中，获取模块201，用于获取极化码；
第一确定模块202，用于基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；
第二确定模块203，用于计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；
合并模块204，用于在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；
打孔模块205，用于基于所述极化码的最终打孔图样进行打孔。
本发明实施例提供的极化码打孔装置具体可以用于执行上述实施例的极化码打孔方法，其技术原理和有益效果类似，具体可参见上述实施例，此处不再赘述。
基于相同的发明构思，本发明实施例提供一种电子设备，参见图10，电子设备具体包括如下内容：处理器301、通信接口303、存储器302和通信总线304；
其中，处理器301、通信接口303、存储器302通过通信总线304完成相互间的通信；通信接口303用于实现各建模软件及智能制造装备模块库等相关设备之间的信息传输；处理器301用于调用存储器302中的计算机程序，处理器执行计算机程序时实现上述各方法实施例所提供的方法，例如，处理器执行计算机程序时实现下述步骤：获取极化码；基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；基于所述极化码的最终打孔图样进行打孔。
基于相同的发明构思，本发明又一实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法实施例提供的方法，例如，获取极化码；基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；基于所述极化码的最终打孔图样进行打孔。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分的方法。
此外，在本发明中，诸如“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
此外，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
此外，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种极化码打孔方法，其特征在于，包括：
获取极化码；
基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；
计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；
在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；
基于所述极化码的最终打孔图样进行打孔；
其中，所述基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数，具体包括：
基于所述极化码的码长确定母极化码码长；
基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数，通过以下计算公式确定所述极化码的打孔层数：
Figure 64077DEST_PATH_IMAGE002
其中，S为打孔层数，B为打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数，通过以下规则确定每个子层的打孔个数：
Figure 396969DEST_PATH_IMAGE004
其中，打孔结束层为第1层，在分配每层打孔个数时，第1层分配个数为B，第2层分配个 数为
Figure DEST_PATH_IMAGE005
，第3层分配个数为
Figure 522926DEST_PATH_IMAGE006
，以此类推，B i 为第i层中的打孔个数。
2.根据权利要求1所述的极化码打孔方法，其特征在于，所述计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样，具体包括：
设定打孔开始层为S层，计算当前子层S层的每个信道的巴氏参数；
得到当前子层S层的每个信道的巴氏参数后，按每个信道的巴氏参数对应的可靠性进行排序；并选取排序后预设个数个可靠性低的信道作为当前子层S层的打孔图样；
并逐层得到每个子层的打孔图样。
3.根据权利要求1所述的极化码打孔方法，其特征在于，还包括：
将所述最终打孔图样中的所有信道的信道位置记为冻结比特传输信道的一部分；
再根据巴氏参数选择剩余的冻结比特传输信道，确定完整的冻结比特传输信道后进行打孔。
4.一种极化码打孔装置，其特征在于，包括：
获取模块，用于获取极化码；
第一确定模块，用于基于所述极化码确定母极化码码长、确定所述极化码的打孔层数、确定每个子层的打孔个数；
第二确定模块，用于计算每个子层的每个信道的巴氏参数，基于每个信道的巴氏参数确定对应的子层的打孔图样；
合并模块，用于在得到每个子层的打孔图样后，合并每个子层的打孔图样作为所述极化码的最终打孔图样；
打孔模块，用于基于所述极化码的最终打孔图样进行打孔；
其中，所述第一确定模块，具体用于：
基于所述极化码的码长确定母极化码码长；
基于所述极化码的码长和所述母极化码码长确定打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数，通过以下计算公式确定所述极化码的打孔层数：
Figure 283071DEST_PATH_IMAGE002
其中，S为打孔层数，B为打孔结束层的打孔个数；
基于所述打孔结束层的打孔个数，通过以下规则确定每个子层的打孔个数：
Figure DEST_PATH_IMAGE007
其中，打孔结束层为第1层，在分配每层打孔个数时，第1层分配个数为B，第2层分配个 数为
Figure 861689DEST_PATH_IMAGE005
，第3层分配个数为
Figure 935956DEST_PATH_IMAGE006
，以此类推，B i 为第i层中的打孔个数。
5.根据权利要求4所述的极化码打孔装置，其特征在于，所述第二确定模块，具体用于：
设定打孔开始层为S层，计算当前子层S层的每个信道的巴氏参数；
得到当前子层S层的每个信道的巴氏参数后，按每个信道的巴氏参数对应的可靠性进行排序；并选取排序后预设个数个可靠性低的信道作为当前子层S层的打孔图样；
并逐层得到每个子层的打孔图样。
6.根据权利要求4所述的极化码打孔装置，其特征在于，所述打孔模块，还用于：
将所述最终打孔图样中的所有信道的信道位置记为冻结比特传输信道的一部分；
再根据巴氏参数选择剩余的冻结比特传输信道，确定完整的冻结比特传输信道后进行打孔。
7.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1~3任一项所述的极化码打孔方法。
8.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1~3任一项所述的极化码打孔方法。
CN202110940233.XA 2021-08-17 2021-08-17 极化码打孔方法、装置、电子设备及存储介质 Active CN113395071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110940233.XA CN113395071B (zh) 2021-08-17 2021-08-17 极化码打孔方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110940233.XA CN113395071B (zh) 2021-08-17 2021-08-17 极化码打孔方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN113395071A CN113395071A (zh) 2021-09-14
CN113395071B true CN113395071B (zh) 2021-11-26

Family

ID=77622652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110940233.XA Active CN113395071B (zh) 2021-08-17 2021-08-17 极化码打孔方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN113395071B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395319A (zh) * 2017-06-16 2017-11-24 哈尔滨工业大学深圳研究生院 基于打孔的码率兼容极化码编码方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108365850B (zh) * 2017-01-26 2022-02-11 华为技术有限公司 编码方法、编码装置和通信装置
CN109286468B (zh) * 2017-07-20 2022-08-09 中兴通讯股份有限公司 极化码比特位置选择方法、装置和计算机设备
CN109962753B (zh) * 2017-12-26 2022-02-18 华为技术有限公司 一种速率匹配和极化码编码的方法和设备
CN109032834B (zh) * 2018-06-11 2021-07-09 南京邮电大学 一种基于Polar码的码率自适应方法
CN110752851B (zh) * 2019-09-02 2023-04-25 广西大学 一种基于分层奇偶重排的极化码周期性凿孔图样构造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395319A (zh) * 2017-06-16 2017-11-24 哈尔滨工业大学深圳研究生院 基于打孔的码率兼容极化码编码方法及系统

Also Published As

Publication number Publication date
CN113395071A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
CN105471545B (zh) 一种数据包处理方法及装置
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
US11444640B2 (en) Encoding method and device, and apparatus
US10122383B2 (en) Channel decoding method and apparatus using structured priori information of preamble
CN108631930A (zh) Ploar编码方法和编码装置、译码方法和译码装置
CN109286468B (zh) 极化码比特位置选择方法、装置和计算机设备
CN107342843A (zh) 速率匹配方法、编码装置和通信装置
CN109768846B (zh) 基于二核三核混合极化码的凿孔方法、系统、装置及介质
CN108809333A (zh) 极化码编译码的方法、发送设备和接收设备
CN106464421B (zh) 一种数据发送方法和装置
WO2018033206A1 (en) Communication device and communication method using polar codes
CN116318185A (zh) 一种Polar码编译码方法和利用该方法的低频无线通信系统
CN113395071B (zh) 极化码打孔方法、装置、电子设备及存储介质
CN110519012B (zh) 极化码编译的方法及装置
CN112532252B (zh) 编码方法、译码方法、电子设备及存储介质
US20090158116A1 (en) Apparatus and method for generating low density parity check codes for sequential decoding algorithm
CN111641473A (zh) 一种新型缩短极化码方法和通信方法及系统
CN113437979A (zh) 一种基于非均匀信源的原模图ldpc码的结构优化方法及装置
CN110073618B (zh) 产生用于增量冗余harq通信装置的低密度奇偶校验码的设备和方法
CN113630127B (zh) 一种基于遗传算法的快速极化码构造方法、装置和设备
CN108880565B (zh) 极化码的编译码方法和通信设备
CN115694515A (zh) 基于关键比特的神经网络辅助极化码译码方法及装置
CN110752891B (zh) 极化码译码方法及装置、存储介质、电子装置
CN103875220B (zh) Llr计算器以及纠错解码装置
CN109450453B (zh) 一种构造ptg-ldpc码的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant