CN108631930A - Ploar编码方法和编码装置、译码方法和译码装置 - Google Patents

Ploar编码方法和编码装置、译码方法和译码装置 Download PDF

Info

Publication number
CN108631930A
CN108631930A CN201710184922.6A CN201710184922A CN108631930A CN 108631930 A CN108631930 A CN 108631930A CN 201710184922 A CN201710184922 A CN 201710184922A CN 108631930 A CN108631930 A CN 108631930A
Authority
CN
China
Prior art keywords
length
subsegment
code
code length
sequences
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710184922.6A
Other languages
English (en)
Other versions
CN108631930B (zh
Inventor
徐晨
李榕
张公正
周悦
黄凌晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201710184922.6A priority Critical patent/CN108631930B/zh
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201811162243.XA priority patent/CN109412608B/zh
Priority to JP2019552518A priority patent/JP6986091B2/ja
Priority to BR112019019532-7A priority patent/BR112019019532B1/pt
Priority to EP21177059.9A priority patent/EP3934138B1/en
Priority to PCT/CN2018/080394 priority patent/WO2018171790A1/zh
Priority to EP18770517.3A priority patent/EP3598673B1/en
Publication of CN108631930A publication Critical patent/CN108631930A/zh
Priority to US16/579,867 priority patent/US10637609B2/en
Priority to US16/817,626 priority patent/US11251903B2/en
Application granted granted Critical
Publication of CN108631930B publication Critical patent/CN108631930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3769—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using symbol combining, e.g. Chase combining of symbols received twice or more

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

Ploar编码方法和编码装置、译码方法和译码装置。本申请实施例提供Polar编码方法和编码装置。该方法包括：获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并速率匹配后的p个编码比特序列，得到长度为M的编码比特序列；其中p为大于等于2的整数。该编码方法能减少重复的速率匹配方案的使用次数，减少重复带来的性能损失。

Description

Ploar编码方法和编码装置、译码方法和译码装置
技术领域
本发明实施例涉及通信领域，并且更具体地，Ploar编码方法和编码装置、译码方法和译码装置。
背景技术
通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。土耳其教授Arikan提出的极化码(Polar codes)是第一个理论上证明可以达到香农容量且具有低编译码复杂度的好码。Polar码是一种线性块码，其编码矩阵为GN，编码过程为其中是一个二进制的行矢量，长度为N(即母码长度)；GN是一个N×N的矩阵，且定义为log2N个矩阵F2的克罗内克(Kronecker)乘积。
上述矩阵
Polar码的编码过程中，中的一部分比特用来携带信息，称为信息比特，这些比特的索引的集合记作另外的一部分比特设置为收发端预先约定的固定值，称之为固定比特或冻结比特(frozen bits)，其索引的集合用的补集表示。Polar码的编码过程相当于：这里，GN.(A)是GN.中由集合A中的索引对应的那些行得到的子矩阵，GN(AC)是GN中由集合AC中的索引对应的那些行得到的子矩阵。为中的信息比特集合，信息比特个数为K；为中的固定比特集合，固定比特个数为(N-K)，是已知比特。这些固定比特通常被设置为0，但是只要收发端预先约定，固定比特可以被任意设置。固定比特设置为0时，Polar码的编码输出可简化为：是一个K×N的矩阵。
Polar码的构造过程即集合的选取过程，决定了Polar码的性能。Polar码的构造过程通常是，根据母码码长N确定共存在N个极化信道，分别对应编码矩阵的N个行，计算极化信道可靠度，将可靠度较高的前K个极化信道的索引作为集合A的元素，剩余(N-K)个极化信道对应的索引作为固定比特的索引集合的元素。集合A决定了信息比特的位置，集合决定了固定比特的位置。
从编码矩阵可以看出，原始Polar码(母码)的码长为2的整数次幂，在实际应用中需要通过速率匹配实现任意码长的Polar码。
目前Polar码的速率匹配方案主要有三种，分别是打孔(Puncture)缩短(Shorten)和重复(Repetition)。在前两种方案中，确定母码长度为大于等于目标码长M的2的整数次幂，根据预设的规则确定打孔或者缩短位置，在发送时删除对应位置的编码比特，实现速率匹配。译码前根据预定的规则将对应位置的对数似然比LLR恢复，实现解速率匹配。
为了平衡编码性能和复杂度，通信系统中可能根据约定的规则确定采用重复的速率匹配方案。对以母码长度编码的Polar码进行重复，获得大于母码长度的目标码长，从而实现Polar码的速率匹配。与打孔或缩短不同的是，重复通过对已编码为母码长度的编码比特序列按照特定顺序重复发送，直到达到目标码长，实现速率匹配。在译码端，通过对重复位置的LLR进行合并，从而实现解速率匹配，并以确定的母码长度进行译码。采用重复的方式进行速率匹配可以降低译码复杂度、减少时延，并能减小硬件实现面积。但是，在某些情况下重复对Polar码的性能会造成一定的损失。
发明内容
本申请实施例提供编码方法及编码装置、译码方法及译码装置，能减少重复的速率匹配方案的使用次数，减少重复带来的性能损失。
第一方面，提供一种Polar编码方法，包括：
获取待发送的信息块和Polar码的目标码长M；
确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
在第一方面的第一种可能的实施方式中，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；
在第一方面的第二种可能的实施方式中，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
结合第一方面及其第一方面的前述的所有可能的实现方式，在第一方面的第三种可能的实现方式中，待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，若目标码长Mi大于母码长度Ni，且Mi对应子段的编码参数不满足所述预设的条件，采用母码长度Ni对Mi对应的子段进行Polar编码，得到长度为Ni的第三编码比特序列，重复所述第三编码比特序列中的至少一部分比特，得到长度为Mi的编码序列；或者若目标码长Mi小于等于母码长度Ni，采用母码长度Ni对Ki对应的子段进行Polar编码得到第四编码比特序列，对所述第四编码比特序列进行缩短或者打孔，得到长度为Mi的编码序列。
第二方面，提供一种编码装置，包括：
获取单元，用于获取待发送的信息块和Polar码的目标码长M；
编码单元，确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；速率匹配单元，用于对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并单元，用于合并合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
在第二方面的第一种可能的实现方式中，所述编码单元用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列；所述速率匹配单元用于重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；或
在第二方面的第二种可能的实现方式中，所述编码单元用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列；所述速率匹配单元用于对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
结合第二方面及其第二方面的前述的所有可能的实现方式，在第二方面的第三种可能的实现方式中，所述编码单元用于，若目标码长Mi大于母码长度Ni，且Mi对应子段的编码参数不满足所述预设的条件，采用母码长度Ni对Mi对应的子段进行Polar编码，得到长度为Ni的第三编码比特序列；所述速率匹配单元用于重复所述第三编码比特序列中的至少一部分比特，得到长度为Mi的编码序列；或者所述编码单元用于，若目标码长Mi小于等于母码长度Ni，采用母码长度Ni对Ki对应的子段进行Polar编码得到第四编码比特序列；所述速率匹配单元用于对所述第四编码比特序列进行缩短或者打孔，得到长度为Mi的编码序列。
第三方面，提供又一种编码装置，包括：
存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
在第三方面的第一种可能的实施方式中，所述处理器用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列。
在第三方面的第二种可能的实施方式中，所述处理器用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
结合第三方面及其第三方面的前述的所有可能的实现方式，在第三方面的第三种可能的实现方式中，待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；所述处理器用于，对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
第四方面，提供又一种编码装置，其特征在于，包括：
至少一个输入端，用于接收信息块；信号处理器，用于获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列；至少一个输出端，用于输出信号处理器得到的编码比特序列。
在第四方面的第一种可能的实现方式中，所述信号处理器用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列。
在第四方面的第二种可能的实现方式中，所述信号处理器用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
结合第四方面及其第四方面的前述的所有可能的实现方式，在第四方面的第三种可能的实现方式中，待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；所述信号处理器用于，对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
第五方面提供一种Polar码译码方法，包括：
接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配，其中p为大于等于2的整数；对解速率匹配后的p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列。
在第五方面的第一种可能的实施方式中，p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
在第五方面的第二种可能的实施方式中，，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
第六方面，提供一种译码装置，包括：
接收单元，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；解速率匹配单元，用于确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配，其中p为大于等于2的整数；译码单元，用于对p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；输出单元，合并p个子段的译码结果，输出译码比特序列。
在第六方面的第一种可能的实现方式中，p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；所述解速率匹配单元用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配，所述译码单元用于对p个解速率匹配后的LLR并译码，得到对应的p个子段的译码结果，所述合并单元用于合并p个子段的译码结果得到对应的Ki个信息比特；或者所述速率匹配单元用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到速率匹配后的长度为Ni的LLR序列；所述译码单元用于对长度为Ni的LLR序列进行译码，得到子段Mi的译码结果。
在第六方面的第二种可能的实现方式中，所述解速率匹配单元，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到速率匹配后的长度为N的LLR序列，所述译码单元用于对长度为N的LLR序列进行译码，得到译码比特序列。
第七方面，提供一种译码装置，包括：
存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配；对p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列，其中p为大于等于2的整数。
在第七方面的第一种可能的实现方式中，p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；所述处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者所述处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
在第七方面的第二种可能的实现方式中，所述处理器用于，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
第八方面，提供一种译码装置，包括：
至少一个输入端，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；信号处理器，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配；对解速率匹配后的p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列，其中p为大于等于2的整数；至少一个输出端，用于输出信号处理器得到的译码比特序列。
在第八方面的第一种可能的实现方式中，p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；所述信号处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者所述信号处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
在第八方面的第二种可能的实现方式中，所述信号处理器用于，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
在以上任意方面或任意实现方式中，所述编码参数包括以下中的一种：编码码率R待编码的信息比特序列长度Kc、信息块的长度K或目标码长M；所述预设条件包括以下中的任意一种：对于给定的编码码率R，待编码的信息比特序列长度Kc大于预设的阈值；对于给定的编码码率R，所述信息块的长度K大于预设的阈值；或对于给定的编码码率R，目标码长M大于预设的阈值。
在以上任意方面或任意实现方式中，确定母码长度 表示向上取整，min(·)表示取最小值，Nmax表示系统支持的最大母码长。
以p＝2，Nmax＝1024，Polar编码为PC-Polar编码为例，所述预设条件为以下中的一种：
对于R＝1/12，所述待编码的信息比特序列长度Kc预设阈值Kc1，Kc1属于区间[330,370]的整数；
对于R＝1/6，所述待编码的信息比特序列长度Kc大于预设阈值Kc2，Kc2属于区间[345,365]的整数；
对于R＝1/4，所述待编码的信息比特序列长度Kc大于预设阈值Kc3，Kc3属于区间[370,380]的整数；
对于R＝1/3，所述待编码的信息比特序列长度Kc大于预设阈值Kc4，Kc4属于区间[450,460]的整数；
对于R＝2/5，所述待编码的信息比特序列长度Kc大于预设阈值Kc5，Kc5属于区间[500,510]的整数；
对于R＝1/12，所述信息块的长度K大于预设阈值Kt1，Kt1属于区间[314-354]的整数；
对于R＝1/6，所述信息块的长度K大于预设阈值Kt2，Kt2属于区间[329-349]的整数；
对于R＝1/4，所述信息块的长度K大于预设阈值Kt3，Kt3属于区间[354-364]的整数；
对于R＝1/3，所述信息块的长度K大于预设阈值Kt4，Kt4属于区间[434-444]的整数；
对于R＝2/5，所述信息块的长度K大于预设阈值Kt5，Kt5属于区间[484-494]的整数；
对于R＝1/12，所述目标码长M大于预设阈值Mt1，Mt1属于区间[3768-4248]的整数；
对于R＝1/6，所述目标码长M大于预设阈值Mt2，Mt2属于区间[1974-2094]的整数；
对于R＝1/4，所述目标码长M大于预设阈值Mt3，Mt3属于区间[1416-1456]的整数；
对于R＝1/3，所述目标码长M大于预设阈值Mt4，Mt4属于区间[1302-1332]的整数；或
对于R＝2/5，所述目标码长M大于预设阈值Mt5，Mt5属于区间[1210-1235]的整数。
在一个例子中，上述阈值可以为以下中的任意一个：Kc1＝360，Kc2＝360，Kc3＝380，Kc4＝460，Kc5＝510；Kt1＝344，Kt2＝344，Kt3＝364，Kt4＝444，Kt5＝494；Mt1＝4128，Mt2＝2064，Mt3＝1456，Mt4＝1332，或Mt5＝1235。
以p＝2，Nmax＝1024，Polar编码为CA-Polar编码，所述预设条件为以下中的一种：
对于R＝1/12，所述待编码的信息比特序列长度Kc预设阈值Kc1，Kc1属于区间[310-340]的整数；
对于R＝1/6，所述待编码的信息比特序列长度Kc大于预设阈值Kc2，Kc2属于区间[350-365]的整数；
对于R＝1/4，所述待编码的信息比特序列长度Kc大于预设阈值Kc3，Kc3属于区间[410-450]的整数；
对于R＝1/3，所述待编码的信息比特序列长度Kc大于预设阈值Kc4，Kc4属于区间[470-495]的整数；
对于R＝2/5，所述待编码的信息比特序列长度Kc大于预设阈值Kc5，Kc5属于区间[520-530]的整数；
对于R＝1/12，所述信息块的长度K大于预设阈值Kt1，Kt1属于区间[291-321]的整数；
对于R＝1/6，所述信息块的长度K大于预设阈值Kt2，Kt2属于区间[331-346]的整数；
对于R＝1/4，所述信息块的长度K大于预设阈值Kt3，Kt3属于区间[391-431]的整数；
对于R＝1/3，所述信息块的长度K大于预设阈值Kt4，Kt4属于区间[451-476]的整数；
对于R＝2/5，所述信息块的长度K大于预设阈值Kt5，Kt5属于区间[501-511]的整数；
对于R＝1/12，所述目标码长M大于预设阈值Mt1，Mt1属于区间[3492-3852]的整数；
对于R＝1/6，所述目标码长M大于预设阈值Mt2，Mt2属于区间[1986-2076]的整数；
对于R＝1/4，所述目标码长M大于预设阈值Mt3，Mt3属于区间[1564-1724]的整数；
对于R＝1/3，所述目标码长M大于预设阈值Mt4，Mt4属于区间[1353-1428]的整数；或
对于R＝2/5，所述目标码长M大于预设阈值Mt5，Mt5属于区间[1253-1278]的整数。
在一个例子中，上述阈值可以为以下中的任意一个：Kc1＝320，Kc2＝360，Kc3＝430，Kc4＝490，Kc5＝530；Kt1＝301，Kt2＝341，Kt3＝411，Kt4＝471，Kt5＝511；Mt1＝3612，Mt2＝2046，Mt3＝1644，Mt4＝1413，或Mt5＝1278。
第九方面，提供一种通信装置，包括：总线、处理器、存储介质、总线接口、网络适配器、用户接口、天线；
所述总线，用于连接处理器、存储介质、总线接口和用户接口；
所述处理器，用于执行第一方面的编码方法或其任意一种实现方式，或用于执行第五方面的译码方法或其任意一种实现方式，。
所述存储介质，用于存储操作系统，以及待发送或接收的数据
所述总线接口，连接网络适配器；
所述网络适配器，用于实现无线通信网络中物理层的信号处理功能；
所述用户接口，用于连接用户输入设备；
所述天线，用于信号的发送和接收。
本申请的又一方面提了供一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本申请的又一方面提供了一种计算机程序，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本申请实施例中，当目标码长超过根据约定规则确定的母码长度的时候，若编码参数满足预设的条件，对待编码的信息比特序列进行分段独立编码，减少了重复速率匹配方法的使用概率，降低了重复带来的性能损失。
附图说明
图1是无线通信发送端和接收端的基本流程示意图；
图2所示为本申请实施例提供的编码方法流程示意图；
图3所示为本申请实施例提供的编码方法流程示意图；
图4为Arikan Polar的编码方法和译码方法流程示意图；
图5为PC-Polar的编码方法和译码方法流程示意图；
图6为PC-CA-SCL译码方法流程示意图；
图7为普通PC-Polar编码和分段PC-Poar编码的译码性能对比图；
图8为CA-Polar的编码方法和译码方法流程示意图；
图9为另一种CA-Polar的编码方法和译码方法流程示意图；
图10为又一种CA-Polar的编码方法和译码方法流程示意图；
图11为本申请实施例的一种编码装置1100的结构示意图；
图12为本申请实施例提供的另外一种编码装置1200的结构示意图；
图13为本申请实施例提供的另外一种编码装置1300的结构示意图；
图14为本申请实施例提供的一种译码装置1400的结构示意图；
图15为本申请实施例提供的一种译码装置1500的结构示意图；
图16为本申请实施例提供的一种译码装置1600的结构示意图；
图17为本申请实施例提供的一种通信装置1700的结构示意图。
具体实施方式
图1是无线通信的基本流程，在发送端，信源依次信源编码、信道编码、数字调制后发出。在接收端，依次通过数字解调、信道解码、信源解码输出信宿。信道编解码可以采用Polar码，由于原始Polar码(母码)的码长为2的整数次幂，在实际应用中需要通过速率匹配实现任意码长的Polar码。图1所示的，在发送端在信道编码后进行速率匹配实现任意的目标码长，在接收端，信道解码之前先进行解速率匹配。
本申请实施例的技术方案可以应用5G通信系统，也可以用于其他各种通信系统，例如：全球移动通讯(GSM，Global System of Mobile communication)系统、码分多址(CDMA，Code Division Multiple Access)系统、宽带码分多址(WCDMA，Wideband CodeDivision Multiple Access)系统、通用分组无线业务(GPRS，General Packet RadioService)长期演进(LTE，Long Term Evolution)系统、LTE频分双工(FDD，FrequencyDivision Duplex)系统、LTE时分双工(TDD，Time Division Duplex)通用移动通信系统(UMTS，Universal Mobile Telecommunication System)等。
在某些情况下，通信系统中通常会根据约定的规则确定一个母码长度，当确定的母码长度大于目标码长的时候，可以通过缩短或者打孔的速率匹配方案实现速率匹配。当确定的母码长度小于目标码长的时候，可以通过重复的速率匹配方案进行速率匹配，重复的方案会带来性能损失。某些通信系统还会规定Polar码采用的最大母码长度，例如规定通信系统中下行最大母码长度为512，上行最大母码长度为1024之类的。由于Polar码编码有最大母码长度的限制，在目标码长大于Nmax时，单纯重复发送码长为Nmax的Polar码会带来性能损失，且重复的比特越多损失越大。
对Polar码进行分段编码再合并虽然也会带来性能损失，但是一定条件下(例如母码码率即K/N较大时)，分段编码带来的编码增益将会在一定程度上弥补分段编码带来的损失，因此在一定条件下(例如大于一定母码码率时)分段编码性能将优于重复速率匹配方案。
本申请在编码参数满足预设的条件下，采用将待编码的信息比特进行分段编码，降低现有速率匹配方案(重复)对Polar码性能造成的损失。对于目标码长M小于母码长度的情况，可以按照母码长度N进行Polar编码，得到长度为N的编码比特序列，然后通过打孔或者缩短，得到长度为M的编码比特序列。
如图2所示为本申请实施例提供的编码方法流程示意图，该方法包括：
201、获取待发送的信息块和Polar码的目标码长M。
所述信息块的长度为K，编码码率为R，M＝INT(K/R)，INT表示取整。
203、确定母码码长N，当所述目标码长M大于步骤201确定的母码长度时，若所述信息块的编码参数满足预设的条件(也可以叫做分段编码条件)，将待编码的信息比特序列分成p个子段，并对p个子段分别进行独立编码，得到p个编码比特序列，其中，p为大于等于2的整数，待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，其中Kc＝K1+K2,+...,+Kp。
具体的，对p个子段分别进行独立Polar编码后的目标码长分别为M1，M2，...，Mp，其中M＝M1+M2,+...,+Mp。根据确定M1，M2，...，Mp每个子段的母码长度分别N1，N2，...，Np，采用母码长度分别N1，N2，...，Np对p个子段分别进行Polar编码。
也就是说，对每个Mi，i＝1,2,...,p，当Mi>Ni时，采用母码码长Ni对Ki对应的子段进行Polar编码，得到长度为Ni的编码比特序列，则后续用采用重复的速率匹配方式。当Mi≤Ni时，采用母码码长Ni对Ki对应的子段进行编码，得到长度为Ni的编码序列，后续采用缩短或者打孔的速率匹配方案。
确定母码码长N有多种方式，下面介绍三种：
(1)若通信系统中规定有最大母码长度Nmax，可以根据来确定母码长度的值。也就是说，当M>Nmax时，确定N＝Nmax按照传统的方式，采用母码长度N进行编码得到长度为N的编码比特序列，并通过重复至少一部分比特得到长度为M的编码比特序列。当M≤Nmax时，采用对进行编码得到长度为N的编码比特序列，采用缩短或者打孔的速率匹配方案，得到长度为M的编码比特序列，其中表示向上取整。
(2)N优先选择小于目标码长且满足母码码率小于等于码率门限的值，否则选择其中表示向上取整。母码码率门限定义为R0＝K/N，N＝2n，n是小于等于log2M的整数，K是信息块的长度。例如，码率门限可以设置为1/6或者1/4。假设码率门限为1/4，M＝288，K＝40，满足K/N小于1/4的N值为256，则取N＝256。若K＝80，找不到小于等于256的2的整数次幂的N值能符合80/N小于等于1/4的，则可以确定
(3)N优先选择小于目标码长且满足M≤N*(1+δ)的值，否则选择其中表示向上取整。δ可以为常数，例如设置为1/8,1/4或3/8。δ也可以取与母码码率相关的值，δ＝FUNCTION(R0)，R0＝K/N，K是信息块的长度，一般随着R0的增加递减。δ关于码率R的函数可以设计为：δ＝β*(1-R0)，β为预设的常数，例如β可以为1/2，3/8，1/4，1/8或1/16等。也即是说，δ是R1的线性函数，R0越大，δ越小，即允许重复比特数量越少。δ关于码率R的函数可以设计为：δ＝β*(1-R0)^2，β是常数，例如β可以为1/2。即δ是R0的两次函数，R0越大，δ越小，即允许重复比特数量越少。
这三种方式，适用于对待编码的信息比特序列的母码长度选择，也适用于分段后的子段的母码长度选择。
205、对p个子段进行分别进行相应的速率匹配，得到p个长度分别为子段目标码长的编码比特序列。具体的，若每个子段的目标码长Mi大于母码长度Ni，则重复长度为Ni的编码比特序列中的至少一部分比特，得到长度为Mi的编码比特序列。若每个子段的目标码长Mi小于等于母码长度Ni，则采用打孔或缩短的速率匹配方案，删除打孔位置或者缩短位置的编码比特，得到长度为Mi的编码比特序列。
206、合并步骤205得到的p个编码比特序列，得到长度为M的编码比特序列。
可选的，步骤203划分成p个子段之后，还可以将p个子段中编码参数满足预设的条件进一步划分成p个子段并分别进行独立的编码和速率匹配。
也就是说，对于每个Mi，i＝1,2,...,p，若目标码长Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列。若目标码长Mi大于母码长度Ni，但Mi对应的子段的编码参数不满足所述预设的条件，采用母码长度Ni对Mi对应的子段进行Polar编码，得到长度为Ni的编码比特序列，重复所述第三编码比特序列中的至少一部分比特，得到长度为Mi的编码序列。若目标码长Mi小于等于最大母码长度Ni，采用母码长度Ni，对Mi对应的子段进行Polar编码得到编码比特序列，对所述编码比特序列进行缩短或者打孔，得到长度为Mi的编码序列
可选的，当所述目标码长M大于步骤201确定的母码长度时，若所述信息块的编码不参数满足预设的条件(分段编码条件)可以进行步骤204。
204、采用母码长度N对待编码的信息比特序列进行Polar编码并采用重复的速率匹配方案。具体的，Polar编码得到长度为N的编码比特序列，重复所述长度为N的编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；
可选的，若所述目标码长M小于等于所述母码长度N，可以进行步骤202。
202、采用母码长度N对所述待编码的信息比特序列进行Polar编码并采用缩短或者打孔的速率匹配方案。具体的，Polar编码得到长度为N的编码比特序列，对所述长度为N的编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
如图3所示为本申请实施例提供的编码方法流程示意图，该方法包括：
301、接收待译码信息比特的LLR，待译码的长度为编码时的目标码长M。
接收端对编码端有关的编码参数可以通过系统的调度信息中获取，例如K,M，R，N等值。接收端也可以根据接收到的LLR可以确定目标码长M
303、确定母码长度N，当所述目标码长M大于步骤301确定的母码长度N时，若编码参数满足预设的条件(也可以叫做分段编码条件)，将待译码信息比特的LLR序列划分为p段并分别进行解速率匹配。具体的，将待译码的信息比特的LLR序列分成p个子段，p为大于等于2的整数；待译码的信息比特序列总长度为M，p个子段的信息比特长度分别为M1，M2，...，Mp，其中M＝M1+M2,+...,+Mp。
按照约定的规则确定母码码长N及对应的速率匹配方式，具体方法与编码端一致，可以参考流程中步骤203所介绍的三种方式。
305、对步骤203划分的p个子段并分别进行解速率匹配。具体的，分别确定每个子段的母码长度分别N1，N2，...，Np。对每个Mi，i＝1,2,...,p，当Mi>Ni时，确定发送端采用的是重复的方式进行速率匹配，则将重复位置的LLR进行合并，得到速率匹配后的长度为Ni的LLR序列。当Mi≤Ni时，确定发送端采用的是缩短或打孔的方式进行速率匹配，将缩短或者打孔位置的LLR进行恢复(设为约定的固定值)，得到速率匹配后的长度为Ni的LLR序列。
306、对P个子段分别进行独立的SCL译码，分别得到p个子段的译码结果。具体的，根据速率匹配后的P个子段的LLR进行SCL译码，得到p个译码结果。
307、合并步骤305得到的p个子段的译码结果，输出最终的译码比特序列。
可选的，步骤304划分成p个子段之后，还可以将p个子段中编码参数满足预设的条件进一步划分成p个子段后再分别进行速率匹配和译码，得到p个子段的译码结果并进行合并。
可选的，当所述目标码长M大于母码长度N时，若所述信息块的编码不参数满足预设的条件(分段编码条件)可以进行步骤304。
304、将重复位置的LLR进行合并，得到速率匹配后的长度为N的LLR序列并译码。
可选的，若所述目标码长M小于等于所述母码长度N，可以进行步骤302。
302、将打孔或者缩短位置的LLR进行恢复，得到速率匹配后的长度为N的LLR序列并译码。
本申请实施例涉及的编码方法和解码方法，p个子段可以是均匀的子段，例如待编码比特序列的总长度为Kc，则每个子段的长度为Kc/p，相应的每个子段的目标码长也为M/p，若不能除尽则略作调整。根据不同类型的Polar编码方法，待编码的信息比特序列可能仅包含待发送的信息块，即Kc＝K；也可能包括信息块和CRC比特，此时Kc＝K+Lcrc，Lcrc为CRC的长度。
本申请所说的编码参数，包括以下中的一种或多种：编码码率R，目标码长M，母码长度N，信息块的长度K或CRC长度Lrc等。本申请的预设的条件(分段编码条件)可以包括如下中的任一种：
(1)对于给定的编码码率R，信息块的长度K大于预设的阈值。
(2)对于给定的编码码率R，目标码长M大于预设的阈值。
(3)对于给定的编码码率R，待编码的信息比特序列长度Kc大于预设的阈值。
本申请提到的信息块，是指在通信系统中实际要发送的信息。本申请实施例所说的“待编码的信息比特序列”，是指在Polar编码中将通过信息比特索引的集合对应的信息比特携带的信息构成的序列。本文中的“长度”，也可以说是“个数”。
本申请实施例所说的的Polar码，包括但不限于Arikan Polar码，还可以是CA-Polar码、PC-Polar码或者PC-CA-Polar码。Arikan Polar是指原始的Polar码，没有与其它码级联，只有信息比特和冻结比特。CA-Polar码是Polar码级联了循环冗余校验(CyclicRedundancy Check，简称CRC)的Polar码，PC-Polar码是Polar码级了奇偶校验(ParityCheck，简称PC)的码，PC-CA-Polar码是同时级联了CRC和PC的码。PC-Polar、CA-Polar以及PC-CA-Pola是通过级联不同的码来提高Polar码的性能。
本申请在描述“若M大于母码长度N”时，作为一种等价的方式，也可以表示为“若大于母码长度N”，因为母码长度为2的整数次幂，所以从效果上来看，“大于母码长度N”必然能得出“M大于母码长度N”，反之若“M大于母码长度N”，也必然能得出“大于母码长度N”，其中表示向上取整。
以下，将结合不同类型的Polar码编码方式介绍不同实施方式中的编码方法和译码方法。在同一个实施方式将把编码方法和译码方法结合在一起介绍，但本领域技术人员能够理解，发送端的编码方法和接收端的译码方法是相互对应但独立的流程。为了描述的方便，下面介绍的实施方式均采用p＝2，即在分段时均匀分成2段。
母码码长的确定方式将以采用编码方法中步骤201介绍的第(1)中方式为例，假设通信系统规定了最大母码长度Nmax，根据来确定每次编码所采用的母码长度的值，也就是说，当M>Nmax时，N＝Nmax，通常采用重复的速率匹配方案方案，而本申请是进一步判断是否进行分段编码，减少重复带来的损失。因此如果是根据来确定N的值，那么本申请的编码和译码方法中的，当M大于N时，可以简化为当M>Nmax或者时，若判断编码参数满足预设的条件，采用分段编码的方法，若不满足预设的条件，仍然采用N＝Nmax进行一次编码并采用重复的速率匹配方法。当M≤N时，因此可以简化为当M≤Nmax或者时，采用进行Polar编码，并采用缩短或者打孔的速率匹配方法得到目标码长。因此，以下实施例在将“M大于N”替换为“大于Nmax”，将“M小于等于N”替换为“小于等于Nmax”；当然，也可以在将“M大于N”替换为“M大于Nmax”，将“M小于等于N”替换为“M小于等于Nmax”，仍然能够实现本申请的目的。
对于Arikan Polar，信息比特仅携带信息块，因此信息块的长度即是信息比特的个数。将目标码长M大于最大母码长度Nmax，且满足Polar码分段编码条件的待编码比特序列进行Polar码的分段编码，接收端进行译码并完成译码结果的合并。Arikan Polar的编码方法和译码方法流程示意图如图4所示，编译码过程包括：
(1)目标码长M由分配的物理资源，或信息比特个数K和码率R确定，例如M＝INT(K/R)，INT表示取整；
(2)根据目标码长M，确定母码长度N＝min(2n,Nmax)，n是大于等于log2M的最小整数，即 表示向上取整，min(·)表示取最小值，Nmax表示系统支持的最大母码长度；
(3)若大于最大母码长度Nmax且满足Polar码分段编码条件，将信息分为子段0、与子段1分别进行Polar码的编码，即采用(K+，M+)与(K-，M-)分别进行Polar码的分段编码，其中K＝K++K-，M＝M++M-。K+为子段0的信息比特个数，M+为子段0的目标码长，M-为子段1的目标码长。若子段0或子段1的母码长度仍大于最大母码长且满足Polar码分段编码条件，继续进行分段。不满足分段编码条件的情况下采用重复的速率匹配方法。
这里K+对应前面说的K1，K-对应前面说的K2，这里M+对应前面说的M1，M-对应前面说的M2，为了描述方便后续统一以K+、K-表示K1和K2，M+、M-表示M1和M2。
Polar码分段编码条件由码率R，以及信息块长度K、目标码长M或者待编码信息比特序列长度Kc确定。对于给定的编码码率R，信息块的长度K大于预设的阈值，目标码长M大于预设的阈值，或者待编码信息比特序列长度Kc大于预设的阈值。不同参数的条件对应的阈值不同，对于不同的Nmax值阈值的设置也可能不同。
(4)进行速率匹配。若第(3)步采用了分段编码，合并对每个子段编码得到的编码比特序列，得到最终的编码比特序列。
(5)接收端进行对应的解速率匹配，最后根据编码规则对子段信息进行译码，完成信息的合并。
Polar码分段编码适用于PC-Polar的编码和译码过程，流程示意图图如图5，包括：
(1)目标码长M由分配的物理资源，或信息比特个数K和码率R确定，M＝INT(K/R)，INT表示取整；例如取K＝30，R＝1/6；则M＝180。
(2)根据目标码长M，确定母码长度N＝min(2n,Nmax)，n是大于等于log2M的最小整数，即 表示向上取整，min(·)表示取最小值，Nmax表示系统支持的最大母码长；如取M＝180，Nmax＝1024，则n＝8，N＝min(256,1024)＝256；又如取M＝1800，Nmax＝1024，则n＝11，N＝min(2048,1024)＝1024。
(3)若2n大于最大母码长度，且满足PC-Polar码分段编码条件，将待编码比特序列进行Polar码的分段编码，即采用(K+，M+)与(K-，M-)分别进行子段0与子段1的PC-Polar码的编码，其中K+LCRC＝K++K-，M＝M++M-，其中LCRC为CRC的长度。。其中K-＝K+LCRC-K+，M-＝M-M+。若子段母码长度仍大于最大母码长且满足PC-Polar码分段编码条件，继续进行分段。若2n大于最大母码长度Nmax，且不满足PC-Polar码分段编码条件，采用N＝Nmax进行编码，并采用重复的速率匹配方式。若2n小于等于最大母码长度Nmax，采用N＝2n进行编码，并采用缩短或者打孔的速率匹配方式。
此处是以PC-Polar级联CRC比特为例，又称为PC-CA-Polar，该CRC比特可以用于辅助PC-SCL译码(纠错)。对于纯PC-Polar来说，CRC比特不用于辅助PC-SCL译码，而可以在译码结束后用于检错。
PC-Polar码的分段编码条件由码率R，以及待编码信息比特序列长度Kc或者信息块长度K或者目标码长M确定，其中Kc对应于Polar码构造时采用的信息位个数。不同码率下PC-Polar码的分段编码条件如表1所示。表1中，列出了不同码率值及其对应的分段编码条件，但无法穷举所有码率及其对应的分段编码条件，本领域技术人员可以其他码率制定合适的分段编码条件。
R 1/12 1/6 1/4 1/3 2/5
Kc ≥Kc1 ≥Kc2 ≥Kc3 ≥Kc4 ≥Kc5
K ≥Kt1 ≥Kt2 ≥Kt3 ≥Kt4 ≥Kt5
M ≥Mt1 ≥Mt2 ≥Mt3 ≥Mt4 ≥Mt5
表1
若Nmax＝1024，Kc1的取值范围可以是属于区间[330-370]的整数；Kc2的取值范围可以是属于区间[345-365]的整数，Kc3的取值范围可以是属于区间[370-380]的整数；Kc4的取值范围可以是属于区间[450-460]的整数；Kc5的取值范围可以是属于区间[500-510]的整数。
若Nmax＝1024，Kt1的取值范围可以是属于区间[314-354]的整数，Kt2的取值范围可以是属于区间[329-349]的整数，Kt3的取值范围可以是属于区间[354-364]的整数；Kt4的取值范围可以是属于区间[434-444]的整数；Kt5的取值范围可以是属于区间[484-494]的整数。
若Nmax＝1024，Mt1的取值范围可以是属于区间[3768-4248]的整数；Mt2的取值范围可以是属于区间[1974-2094]的整数，Mt3的取值范围可以是属于区间[1416-1456]的整数；Mt4的取值范围可以是属于区间[1302-1332]的整数；Mt5的取值范围可以是属于区间[1210-1235]的整数。
若Nmax＝1024，在一个例子中，Kc1＝360，Kc2＝360，Kc3＝380，Kc4＝460，Kc5＝510；Kt1＝344，Kt2＝344，Kt3＝364，Kt4＝444，Kt5＝494；Mt1＝4128，Mt2＝2064，Mt3＝1456，Mt4＝1332，Mt5＝1235。分段编条件如表2所示。
R 1/12 1/6 1/4 1/3 2/5
Kc ≥360 ≥360 ≥380 ≥460 ≥510
K ≥344 ≥344 ≥364 ≥444 ≥494
M ≥4128 ≥2064 ≥1456 ≥1332 ≥1235
表2 Nmax＝1024
若Nmax＝512，Kc1的取值范围可以是属于区间[200-220]的整数；Kc2的取值范围可以是属于区间[205-225]的整数，Kc3的取值范围可以是属于区间[210-220]的整数；Kc4的取值范围可以是属于区间[120-240]的整数；Kc5的取值范围可以是属于区间[265-275]的整数。
若Nmax＝512，Kt1的取值范围可以是属于区间[184-204]的整数,Kt2的取值范围可以是属于区间[189-209]的整数，Kt3的取值范围可以是属于区间[194-214]的整数；Kt4的取值范围可以是属于区间[214-224]的整数；Kt5的取值范围可以是属于区间[249-259]的整数。
若Nmax＝512，Mt1的取值范围可以是属于区间[2208-2448]的整数；Mt2的取值范围可以是属于区间[1134-1254]的整数，Mt3的取值范围可以是属于区间[776-856]的整数；Mt4的取值范围可以是属于区间[642-672]的整数；Mt5的取值范围可以是属于区间[623-648]的整数。
若Nmax＝512，在一个例子中，若Nmax＝512，在一个例子中，Kc1＝210，Kc2＝220，Kc3＝220，Kc4＝235，Kc5＝270；Kt1＝194，Kt2＝204，Kt3＝204，Kt4＝219，Kt5＝254；Mt1＝2328，Mt2＝1224，Mt3＝816，Mt4＝657，Mt5＝635。分段编条件如表3所示。
R 1/12 1/6 1/4 1/3 2/5
Kc ≥210 ≥220 ≥220 ≥235 ≥270
K ≥194 ≥204 ≥204 ≥219 ≥254
M ≥2328 ≥1224 ≥816 ≥657 ≥635
表3
本申请的预设条件，即分段编码条件，表1-表3中每一个R值和其对应的Kc的阈值构成一个分段编码条件，每一个R值和其对应的K的阈值构成一个分段编码条件，每一个R值和其对应的M的阈值构成一个分段编码条件。因此，表1-3仅是为了表示方便，把这种分段编码条件放在一起展示，并不表示表格整体作为一个分段编码条件，也就是说并不表示必须同时满足表里所列的条件。
假设Nmax＝1024，分段编码条件为Kc大于预设的阈值，例如，K＝401，Lcrc＝16，N＝1024，R＝1/6，M＝2406，则Kc＝K+Lcrc＝417。根据表3，分段编码条件为Kc≥220，满足分段条件，则K-＝417-209＝208；M+＝2406/2＝1203；M-＝2406-1203＝1203；采用编码参数(Kc,M)编码，所以对两个子段采用(209,1203)和(208,1203)编码。对于两个子段，通过步骤(2)得到均为母码长度N＝Nmax＝1024，M>N此时不满足分段编码条件，因此不继续分段，速率匹配采用重复的方式：重复1024个编码比特中的179(1203-1024)个比特，得到1203个编码比特。
假设Nmax＝1024，分段编码条件为Kc大于预设的阈值，K＝800，Lcrc＝16，N＝1024，M＝2400，R＝1/3，Kc＝K+Lcrc＝816，满足分段条件Kc≥460，则K+＝(800+16)/2＝408；K-＝816-208＝408；M+＝2400/2＝1200；M-＝2400-1200＝1200；采用(408,1200)和(408,1200)编码，对于两个子段，通过步骤(2)得到母码长度N＝1024，此时满足重复条件及分段编码条件，继续进行分段。以其中一段(408,1200)举例，K++＝204；M++＝600；K+-＝204；M+-＝600，对(204,600)进行编码，通过步骤(2)得到母码长度N＝1024>M，速率匹配方案采用打孔或者缩短：从1024编码比特打孔或者缩短为600编码比特。
(4)进行速率匹配，若存在分段编码的情况，合并各个子段的编码比特序列，得长度为M的编码比特序列。
(5)经过信道传输之后，接收端根据调度信息按照约定规则对接收的LLR序列(待译码比特对应的LLR序列)进行处理。
a、接收段已知编码参数(K,M,R,N)后，根据步骤(3)判断是否满足分段编码条件，若满足分段编码条件，则将接收LLR序列分成两段并分别进行后续步骤的处理。
(i)假设Nmax＝1024，K＝400，M＝2400，R＝1/6，N＝1024；Kc＝400+16＝416>，满足重复条件和分段条件，将接收的2400长LLR分为两段处理。
(ii)假设Nmax＝1024，K＝200，M＝2400，R＝1/12，N＝1024；但Kc＝216<360，不满足分段编码条件，接收的长度为2400的LLR序列不进行分段译码。
(iii)假设Nmax＝1024，K＝200，M＝800，R＝1/4，N＝1024；不满足分段条件，接收的长度为800的LLR序列不作分段处理。
b、根据速率匹配方案对LLR进行补0，补无穷大或叠加(对应打孔，缩短和重复的速率匹配方案)，获得解速率匹配后的LLR序列。
(i)速率匹配方案为重复，将重复的176个(1200-1024)位置的行LLR进行按照重复模式叠加，最终每段的LLR序列长度为1024，共2段。
(ii)速率匹配方案为重复，将重复的1376个(2400-1024)位置的LLR按照重复模式叠加，得到一段长度为1024的LLR序列。
(iii)速率匹配方案为缩短，进行LLR补无穷大，将长度为800的LLR按照缩短模式恢复，将缩短的224个(1024-800)位置设置为无穷大值，得到一段长度为1024的LLR序列。
(6)若编码端为分段编码，分别对步骤(5)得到的子段的LLR序列进行独立PC-SCL译码，各输出一条子段的译码结果，最后将两条子段的译码结果合并，此时CRC比特没有用于辅助PC-SCL译码。
作为一种可选的方式，对每个分段的PC-SCL译码也可以参考图6，此时CRC比特用于辅助译码。一个PC-SCL译码器可以输出Lp条候选信息及Lp个PM值，将子段0与子段1共2Lp条子段候选路径进行两两组合，得到Lp×Lp条候选路径，组合得到的每个路径中两个子段的候选路径的PM值相加。根据PM的大小进行升序或降序排序，选择其中最优的Tp条进行CRC校验，选择校验通过的第一条路径作为译码输出或者对Tp条候选路径均进行CRC校验，选择校验通过的候选路径中PM值最优的路径，其中Tp≤Lp×Lp，Lp等于PC-SCL的list数，Tp是参与CRC校验筛选的候选路径数量。
例如，一个PC-SCL译码器输出8条候选信息及8个PM值，将两个译码器输出共16条候选信息两两组合，得到64条候选信息，并将对应PM相加，根据PM大小升序排序，选择其中最优的8条参与CRC校验此时原始CRC需要增加log2(8)＝3比特用于保证虚警概率FAR)，从最优的候选路径开始校验，选择CRC校验通过的第一条路径作为译码输出。
图7是Nmax＝1024下，采用Kc设置分段编码条件的仿真结果图，比较了普通PC-Polar编码和分段Pc-Polar编码在不同码率下的译码性能。图7中kc＝380，实线是采用分段编码的译码性能，虚线是采用普通PC-Polar编码的译码性能。可以看出，在相同码率下，分段编码的译码性能优于普通PC-Polar编码的译码性能。
Polar码分段编码适用于CA-Polar的编码和译码过程如图8所示，该过程可以包括：
(1)目标码长由分配的物理资源或信息比特个数K和码率R确定，M＝INT(K/R)，INT表示取整；
(2)根据目标码长M，确定母码长度N＝min(2n,Nmax)，n是大于等于log2M的最小整数，即 表示向上取整，min(·)表示取最小值，Nmax表示系统支持的最大母码长；
(3)若2n大于最大母码长度，且满足CA-Polar码分段编码条件，将将待编码比特序列进行Polar码的分段编码，即采用(K+，M+)与(K-，M-)分别进行子段0与子段1的PC-Polar码的编码，其中K+LCRC＝K++K-，M＝M++M-，其中LCRC为CRC的长度，K-＝K+LCRC-K+，M-＝M-M+。
在一个例子中，CRC长度可以为19。若子段母码长度仍大于最大母码长且满足CA-Polar码分段编码条件，继续进行分段，否则采用其他速率匹配方法。
若2n大于最大母码长度Nmax，且不满足CA-Polar码分段编码条件，采用N＝Nmax进行编码，并采用重复的速率匹配方式。若2n小于等于最大母码长度Nmax，采用N＝2n进行编码，并采用缩短或者打孔的速率匹配方式。
(4)进行速率匹配，若存在分段编码的情况，合并各个子段的编码比特序列，得长度为M的编码比特序列。
(5)接收端进行解速率匹配，并分别对子段进行独立SCL译码，输出LP条子段候选路径及PM，其中LP为候选列表的大小。将2LP条子段候选路径两两组合为LP×LP条候选路径，根据PM值取其中最优TP条候选路径。CA-Polar级联了CRC比特，用于辅助SCL译码，因此可以从并TP条候选路径中，从PM值最优的路径开始进行CRC校验，选择CRC校验通过的第一条路径作为译码输出，其中TP≤LP×LP。
CA-Polar码的分段编码条件由码率R，以及待编码信息比特序列长度Kc或者信息块长度K或者目标码长M确定，其中Kc对应于Polar码构造时采用的信息位个数。不同码率下PC-Polar码的分段编码条件如表1所示。
若Nmax＝1024，Kc1的取值范围可以是属于区间[310-340]的整数；Kc2的取值范围可以是属于区间[350-365]的整数，Kc3的取值范围可以是属于区间[410-450]的整数；Kc4的取值范围可以是属于区间[470-495]的整数；Kc5的取值范围可以是属于区间[520-530]的整数。
若Nmax＝1024，Kt1的取值范围可以是属于区间[291-321]的整数，Kt2的取值范围可以是属于区间[331-346]的整数，Kt3的取值范围可以是属于区间[391-431]的整数；Kt4的取值范围可以是属于区间[451-476]的整数；Kt5的取值范围可以是属于区间[501-511]的整数。
若Nmax＝1024，Mt1的取值范围可以是属于区间[3492-3852]的整数；Mt2的取值范围可以是属于区间[1986-2076]的整数，Mt3的取值范围可以是属于区间[1564-1724]的整数；Mt4的取值范围可以是属于区间[1353-1428]的整数；Mt5的取值范围可以是属于区间[1253-1278]的整数。
若Nmax＝1024，在一个例子中，Kc1＝320，Kc2＝360，Kc3＝430，Kc4＝490，Kc5＝530；Kt1＝301，Kt2＝341，Kt3＝411，Kt4＝471，Kt5＝511；Mt1＝3612，Mt2＝2046，Mt3＝1644，Mt4＝1413，Mt5＝1278。CA-Polar分段编条件如表4所示。
R 1/12 1/6 1/4 1/3 2/5
Kc ≥320 ≥360 ≥430 ≥490 ≥530
K ≥301 ≥341 ≥411 ≥471 ≥511
M ≥3612 ≥2046 ≥1644 ≥1413 ≥1278
表4
若Nmax＝512，Kc1的取值范围可以是属于区间[170-190]的整数；Kc2的取值范围可以是属于区间[185-195]的整数，Kc3的取值范围可以是属于区间[210-230]的整数；Kc4的取值范围可以是属于区间[250-260]的整数；Kc5的取值范围可以是属于区间[270-280]的整数。
若Nmax＝512，Kt1的取值范围可以是属于区间[151-171]的整数,Kt2的取值范围可以是属于区间[166-176]的整数，Kt3的取值范围可以是属于区间[191-211]的整数；Kt4的取值范围可以是属于区间[231-241]的整数；Kt5的取值范围可以是属于区间[251-261]的整数。
若Nmax＝512，Mt1的取值范围可以是属于区间[1812-2052]的整数；Mt2的取值范围可以是属于区间[996-1056]的整数，Mt3的取值范围可以是属于区间[764-844]的整数；Mt4的取值范围可以是属于区间[693-723]的整数；Mt5的取值范围可以是属于区间[693-723]的整数。
若Nmax＝512，在一个例子中，若Nmax＝512，在一个例子中，Kc1＝180，
Kc2＝190，Kc3＝220，Kc4＝255，Kc5＝275；Kt1＝161，Kt2＝171，Kt3＝201，Kt4＝236，Kt5＝256；Mt1＝1932，Mt2＝1026，Mt3＝804，Mt4＝708，Mt5＝640。分段编码条件如表5所示。
R 1/12 1/6 1/4 1/3 2/5
Kc ≥180 ≥190 ≥220 ≥255 ≥275
K ≥161 ≥171 ≥201 ≥236 ≥256
M ≥1932 ≥1026 ≥804 ≥708 ≥640
表5
图8介绍了一种CA-Polar分段编码和译码方法。在另一个实施方式中，如图9所示，CA-Polar分段编码中，待编码信息比特包括常规的用于检错的CRC比特，但不包括辅助SCL译码的CRC比特。可以在对长度为K+Lcrc的信息块划分成子段0和子段1后，将用于辅助SCL译码的CRC比特分成两段，分别加入到子段0和子段1中，分别进行独立编码。若2n大于最大母码长度，且满足CA-Polar码分段编码条件，将信息块分成两段，子段0的长度为K+，子段1的长度为K-。将子段0和子段1加入LCRC2的CRC,并采用(K++LCRC2，M+)与(K-+LCRC2，M-)分别进行Polar码的分段编码，其中K+LCRC＝K++K-，M＝M++M-，其中LCRC为CRC的长度。若子段母码长度仍大于最大母码长且满足CA-Polar码分段编码条件，继续进行分段，否则采用其他速率匹配方法。接收端进行解速率匹配，并分别对子段进行独立CA-SCL译码，各输出一条子段的译码结果，最后将两条子段的译码结果合并。
在另一个实施方式中，如图10所示，CA-Polar分段编码中，待编码信息比特不包括任何CRC比特。但可以在对长度为K的信息块划分成子段0和子段1后，将用于辅助SCL译码的CRC比特分成两段，分别加入到子段0和子段1中，分别进行独立编码。因此，若2n大于最大母码长度，且满足CA-Polar码分段编码条件，将信息块分成两段，子段0的长度为K+，子段1的长度为K-。将子段0和子段1分别加入长度LCRC2的CRC,并采用(K++LCRC2，M+)与(K-+LCRC2，M-)分别进行Polar码的分段编码，其中K＝K++K-，M＝M++M-，其中其中K-＝K-K+，M-＝M-M+，Kc＝K。若子段母码长度仍大于最大母码长且满足CA-Polar码分段编码条件，继续进行分段，否则采用其他速率匹配方法。接收端进行解速率匹配，并分别对子段进行独立CA-SCL译码，各输出一条子段的译码结果，最后将两条子段的译码结果合并。
本申请描述的方法步骤所采用的标号仅作为标记使用，并不表示步骤被执行的先后顺序。
本申请实施例所说的打孔包括准均匀打孔(Quasi-Uniform Puncture，简称QUP)。首先确定母码长度为大于等于目标码长的2的整数次幂，然后根据母码长度和目标码长确定打孔模式(打孔位置)。打孔模式可以通过二进制序列(00…011…1)表示，其中，确定“0”表示打孔位置，“1”表示未打孔位置。将打孔位置对应的信道容量设为0(或者错误概率设置为1或信噪比SNR设置为无穷小)，利用密度进化、高斯近似或者线性拟合的方法计算极化信道的可靠度并排序，确定信息比特和固定比特(冻结比特)位置。编码端将编码后处于打孔位置的比特删除得到polar码。
本申请所说的缩短(Shorten)Polar码的方案，确定母码长度为大于等于目标码长的2的整数次幂。缩短(Shorten)位置的编码比特只与固定比特有关。过程包括：根据母码计算极化信道的可靠度，然后确定Shorten位置，对应的极化信道放置固定比特，从余下的极化信道中根据可靠度确定信息比特和冻结比特(固定比特)位置，将编码后处于缩短位置的比特删除得到Polar码，实现速率匹配。基于Shorten的编码和速率匹配方案，由于不需要根据缩短位置重新计算极化信道的可靠度，只是将缩短位置对应的极化信道放置固定比特，大大降低Polar码的构造复杂度。
图11所示为本申请提供的一种编码装置1100的结构示意图，编码装置1100包括：
获取单元1101，用于获取待发送的信息块和Polar码的目标码长M；
编码单元1102，确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；
速率匹配单元1103，用于对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；；
合并单元1104，用于合并合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
可选的，所述编码单元1102还用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列；所述速率匹配单元用于重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；
可选的，所述编码单元1102还用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列；所述速率匹配单元用于对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
可选的，所述编码单元1102还用于，若目标码长Mi大于母码长度Ni，且Mi对应子段的编码参数不满足所述预设的条件，采用母码长度Ni对Mi对应的子段进行Polar编码，得到长度为Ni的第三编码比特序列；所述速率匹配单元用于重复所述第三编码比特序列中的至少一部分比特，得到长度为Mi的编码序列；或者
可选的，所述编码单元1102还用于，若目标码长Mi小于等于母码长度Ni，采用母码长度Ni对Ki对应的子段进行Polar编码得到第四编码比特序列；所述速率匹配单元用于对所述第四编码比特序列进行缩短或者打孔，得到长度为Mi的编码序列。
图12所示为本申请提供的另外一种编码装置1200的结构示意图，码装置1200包括：
存储器1201，用于存储程序；
处理器1202，用于执行所述存储器存储的所述程序，当所述程序被执行时，获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
可选的，所述处理器1202还用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；
可选的，所述处理器1202还用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
可选的，所述待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝
M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；所述处理器1202还用于，对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
图12的编码装置还可以进一步包括发送器(图中未示出)，用于发送处理器得到的长度为M的编码比特序列。
图13所示为本申请提供的另外一种编码装置1300的结构示意图，编码装置1300包括：
至少一个输入端1301，用于接收信息块；
信号处理器1302，用于获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列；
至少一个输出端1303，用于输出信号处理器得到的编码比特序列。
可选的，所述信号处理器1302还用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；或者
可选的，所述信号处理器1302还用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
可选的，待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；
所述信号处理器1302还用于，对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
图13的编码装置还可以进一步包括发送器(图中未示出)，用于发送至少一个输出端输出的长度为M的编码比特序列。
本申请图11-13的编码装置可以是任何具有无线通信功能的设备，例如接入点、站点、用户设备、基站等。编码装置中各个部件所执行的功能及其具体的执行方法可以参考图2图4、图5、图8-10及其实施例中的相关部分，此处不再重复描述。
图14所示为本申请提供的一种译码装置1400的结构示意图，译码装置1400包括：
接收单元1401，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；
解速率匹配单元1402，用于确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配，其中p为大于等于2的整数；
译码单元1403，用于对解速率匹配后的p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；
输出单元1404，合并p个子段的译码结果，输出译码比特序列。
图15所示为本申请提供的一种译码装置1500的结构示意图，译码装置1500包括：
存储器1501，用于存储程序；
处理器1502，用于执行所述存储器存储的所述程序，当所述程序被执行时，接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配；对解速率匹配后的p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列，其中p为大于等于2的整数。
图16所示为本申请提供的一种译码装置1600的结构示意图，译码装置1600包括：
至少一个输入端1601，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；
信号处理器1602，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配；对解速率匹配后的p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列，其中p为大于等于2的整数；
至少一个输出端1603，用于输出信号处理器得到的译码比特序列。
可选的p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；
所述信号处理器1602还用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者
所述信号处理器1602还用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
可选的，所述信号处理器1602还用于，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
本申请图14-16的译码装置可以是任何具有无线通信功能的设备，例如接入点、站点、用户设备、基站等。译码装置中各个部件所执行的功能及其具体的执行方法可以参考图3-6、图8-10及其实施例中的相关部分，此处不再重复描述。
本领域技术人员可以理解，本申请的编码方法或译码方法可以硬件或者软硬件结合的方式实现。许多情况下，通信系统中的通信装置同时具有收发功能，既能作为发送端给接收端发送信息，又能作为接收端接收发送端发送的信息。因此该通信装置具有编码功能，也有解码功能。该通信装置可配置成通用处理系统，例如通称为芯片，该通用处理系统包括:提供处理器功能的一个或多个微处理器；以及提供存储介质的至少一部分的外部存储器，所有这些都可以通过外部总线体系结构与其它支持电路连接在一起。
通信装置可以包括具有处理器、总线接口、用户接口的ASIC(专用集成电路)；以及集成在单个芯片中的存储介质的至少一部分。或者，通信装置由一个或多个FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、控制器、状态机、门逻辑、分立硬件部件、任何其它适合的电路、或者能够执行本申请通篇所描述的各种功能的电路的任意组合。
图17为本申请实施例所提供的一种通信装置1700的结构示意图(例如接入点、基站、站点或者终端等通信装置)。如图17所示，通信装置1700，可以由总线1701作一般性的总线体系结构来实现。根据通信装置1700的具体应用和整体设计约束条件，总线1701可以包括任意数量的互连总线和桥接。总线1701将各种电路连接在一起，这些电路包括处理器1702、存储介质1703和总线接口1704。存储介质用于存储操作系统以及待发送的数据、接收的数据。可选的，通信装置1700使用总线接口1704将网络适配器1705等经由总线1701连接。网络适配器1705可用于实现无线通信网络中物理层的信号处理功能，并通过天线1707实现射频信号的发送和接收。用户接口1706可以连接各种用户输入设备，例如：键盘、显示器、鼠标或者操纵杆等。总线1701还可以连接各种其它电路，如定时源、外围设备、电压调节器或者功率管理电路等，这些电路是本领域所熟知的，因此不再详述。
其中，处理器1702负责管理总线和一般处理(包括执行存储在存储介质1203上的软件)。处理器1702可以使用一个或多个通用处理器和/或专用处理器来实现。处理器的例子包括微处理器、微控制器、DSP处理器和能够执行软件的其它电路。应当将软件广义地解释为表示指令、数据或其任意组合，而不论是将其称作为软件、固件、中间件、微代码、硬件描述语言还是其它。
在图17存储介质1703被示为与处理器1702分离，然而，本领域技术人员很容易明白，存储介质1703或其任意部分可位于通信装置1700之外。举例来说，存储介质1703可以包括传输线、用数据调制的载波波形、和/或与无线节点分离开的计算机制品，这些介质均可以由处理器1702通过总线接口1704来访问。可替换地，存储介质1703或其任意部分可以集成到处理器1702中，例如，可以是高速缓存和/或通用寄存器。
处理器1702可以用于执行图12和15中处理器1201和处理器的功能。处理器1702可执行本申请描述的编码方法和译码方法，在此不再对处理器1702的执行过程进行赘述。
本申请实施例所说的串行抵消列表SCL译码算法，包括其他按顺序译码、提供多条候选路径的类似SCL的译码算法或者对SCL译码算法的改进算法。
本申请实施例所说的编码装置或译码装置，在实际使用中可能是分别独立的设备；也可能是集成在一起的设备，用于待发送信息进行编码后发送，或者对接收到的信息进行译码。
本申请实施例描述的各示例的单元及方法过程，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统。方法中的一些步骤可以忽略，或不执行。此外，各个单元相互之间的耦合或直接耦合或通信连接可以是通过一些接口实现，这些接口可以是电性、机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，既可以位于一个地方，也可以分布到多个网络单元上。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者通过所述计算机可读存储介质进行传输。所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心、等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带、U盘、ROM、RAM等)、光介质(例如，CD、DVD等)、或者半导体介质(例如固态硬盘SolidState Disk(SSD))等。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (29)

1.一种Polar码的编码方法，其特征在于，包括：
获取待发送的信息块和Polar码的目标码长M；
确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；
对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；
合并速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
2.根据权利要求1所述的方法，其特征在于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；或者
若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
3.根据权利要求1或2所述的方法，其特征在于，待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；
对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
4.根据权利要求3所述的方法，其特征在于，若目标码长Mi大于母码长度Ni，且Mi对应子段的编码参数不满足所述预设的条件，采用母码长度Ni对Mi对应的子段进行Polar编码，得到长度为Ni的第三编码比特序列，重复所述第三编码比特序列中的至少一部分比特，得到长度为Mi的编码序列；或者
若目标码长Mi小于等于母码长度Ni，采用母码长度Ni对Ki对应的子段进行Polar编码得到第四编码比特序列，对所述第四编码比特序列进行缩短或者打孔，得到长度为Mi的编码序列。
5.根据权利要求1-4任意一项所述的方法，其特征在于，所述编码参数包括以下中的一种：编码码率R待编码的信息比特序列长度Kc、信息块的长度K或目标码长M；
所述预设条件包括以下中的任意一种：
对于给定的编码码率R，待编码的信息比特序列长度Kc大于预设的阈值；
对于给定的编码码率R，所述信息块的长度K大于预设的阈值；或
对于给定的编码码率R，目标码长M大于预设的阈值。
6.根据权利要求1-5任意一项所述的方法，其特征在于，确定母码长度 表示向上取整，min(·)表示取最小值，Nmax表示系统支持的最大母码长。
7.根据权利要求6所述的方法，其特征在于，
p＝2，Nmax＝1024，所述Polar编码为PC-Polar编码，所述预设条件为以下中的一种：
对于R＝1/12，所述待编码的信息比特序列长度Kc预设阈值Kc1，Kc1属于区间[330,370]的整数；
对于R＝1/6，所述待编码的信息比特序列长度Kc大于预设阈值Kc2，Kc2属于区间[345,365]的整数；
对于R＝1/4，所述待编码的信息比特序列长度Kc大于预设阈值Kc3，Kc3属于区间[370,380]的整数；
对于R＝1/3，所述待编码的信息比特序列长度Kc大于预设阈值Kc4，Kc4属于区间[450,460]的整数；
对于R＝2/5，所述待编码的信息比特序列长度Kc大于预设阈值Kc5，Kc5属于区间[500,510]的整数；
对于R＝1/12，所述信息块的长度K大于预设阈值Kt1，Kt1属于区间[314-354]的整数；
对于R＝1/6，所述信息块的长度K大于预设阈值Kt2，Kt2属于区间[329-349]的整数；
对于R＝1/4，所述信息块的长度K大于预设阈值Kt3，Kt3属于区间[354-364]的整数；
对于R＝1/3，所述信息块的长度K大于预设阈值Kt4，Kt4属于区间[434-444]的整数；
对于R＝2/5，所述信息块的长度K大于预设阈值Kt5，Kt5属于区间[484-494]的整数；
对于R＝1/12，所述目标码长M大于预设阈值Mt1，Mt1属于区间[3768-4248]的整数；
对于R＝1/6，所述目标码长M大于预设阈值Mt2，Mt2属于区间[1974-2094]的整数；
对于R＝1/4，所述目标码长M大于预设阈值Mt3，Mt3属于区间[1416-1456]的整数；
对于R＝1/3，所述目标码长M大于预设阈值Mt4，Mt4属于区间[1302-1332]的整数；或
对于R＝2/5，所述目标码长M大于预设阈值Mt5，Mt5属于区间[1210-1235]的整数。
8.根据权利要求6所述的方法，其特征在于，p＝2，Nmax＝1024，所述Polar编码为CA-Polar编码，所述预设条件为以下中的一种：
对于R＝1/12，所述待编码的信息比特序列长度Kc预设阈值Kc1，Kc1属于区间[310-340]的整数；
对于R＝1/6，所述待编码的信息比特序列长度Kc大于预设阈值Kc2，Kc2属于区间[350-365]的整数；
对于R＝1/4，所述待编码的信息比特序列长度Kc大于预设阈值Kc3，Kc3属于区间[410-450]的整数；
对于R＝1/3，所述待编码的信息比特序列长度Kc大于预设阈值Kc4，Kc4属于区间[470-495]的整数；
对于R＝2/5，所述待编码的信息比特序列长度Kc大于预设阈值Kc5，Kc5属于区间[520-530]的整数；
对于R＝1/12，所述信息块的长度K大于预设阈值Kt1，Kt1属于区间[291-321]的整数；
对于R＝1/6，所述信息块的长度K大于预设阈值Kt2，Kt2属于区间[331-346]的整数；
对于R＝1/4，所述信息块的长度K大于预设阈值Kt3，Kt3属于区间[391-431]的整数；
对于R＝1/3，所述信息块的长度K大于预设阈值Kt4，Kt4属于区间[451-476]的整数；
对于R＝2/5，所述信息块的长度K大于预设阈值Kt5，Kt5属于区间[501-511]的整数；
对于R＝1/12，所述目标码长M大于预设阈值Mt1，Mt1属于区间[3492-3852]的整数；
对于R＝1/6，所述目标码长M大于预设阈值Mt2，Mt2属于区间[1986-2076]的整数；
对于R＝1/4，所述目标码长M大于预设阈值Mt3，Mt3属于区间[1564-1724]的整数；
对于R＝1/3，所述目标码长M大于预设阈值Mt4，Mt4属于区间[1353-1428]的整数；或
对于R＝2/5，所述目标码长M大于预设阈值Mt5，Mt5属于区间[1253-1278]的整数。
9.一种编码装置，其特征在于，包括：
获取单元，用于获取待发送的信息块和Polar码的目标码长M；
编码单元，确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；
速率匹配单元，用于对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；
合并单元，用于合并合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
10.根据权利要求9所述的装置，其特征在于，所述编码单元用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列；所述速率匹配单元用于重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；或
所述编码单元用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列；所述速率匹配单元用于对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
11.根据权利要求9或10所述的装置，其特征在于，所述编码单元用于，若目标码长Mi大于母码长度Ni，且Mi对应子段的编码参数不满足所述预设的条件，采用母码长度Ni对Mi对应的子段进行Polar编码，得到长度为Ni的第三编码比特序列；所述速率匹配单元用于重复所述第三编码比特序列中的至少一部分比特，得到长度为Mi的编码序列；或者
所述编码单元用于，若目标码长Mi小于等于母码长度Ni，采用母码长度Ni对Ki对应的子段进行Polar编码得到第四编码比特序列；所述速率匹配单元用于对所述第四编码比特序列进行缩短或者打孔，得到长度为Mi的编码序列。
12.一种编码装置，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列。
13.根据权利要求12所述的装置，其特征在于，
所述处理器用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；或者
所述处理器用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
14.根据权利要求12或13所述的装置，其特征在于，
待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；
所述处理器用于，对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
15.一种编码装置，其特征在于，包括：
至少一个输入端，用于接收信息块；
信号处理器，用于获取待发送的信息块和Polar码的目标码长M；确定Polar编码采用的母码码长N，当所述目标码长M大于N，若所述信息块的编码参数满足预设的条件，将待编码的信息比特序列分成p个子段，对P个子段分别进行独立的Polar编码，得到p个长度为分别子段母码长度的编码比特序列，其中p为大于等于2的整数；对p个编码结果分别进行速率匹配，得到p个长度分别为子段的目标码长的编码比特序列；合并所述速率匹配后的p个编码比特序列，得到长度为M的编码比特序列；
至少一个输出端，用于输出信号处理器得到的编码比特序列。
16.根据权利要求15所述的装置，其特征在于，
所述信号处理器用于，若所述信息块的编码参数不满足所述预设的条件，采用所述母码码长N对待编码的信息比特序列进行Polar编码，得到长度为N的第一编码比特序列，重复所述第一编码比特序列中的至少一部分比特，得到长度为M的编码比特序列；或者
所述信号处理器用于，若所述目标码长M小于等于所述母码长度N，采用母码长度N对所述待编码的信息比特序列进行Polar编码得到第二编码比特序列，对所述第二编码比特序列进行缩短或者打孔，得到长度为M的编码比特序列。
17.根据权利要求15或16所述的装置，其特征在于，
待编码的信息比特序列总长度为Kc，p个子段的信息比特长度分别为K1，K2，...，Kp，p个子段分别进行独立Polar编码采用的母码长度分别为N1，N2，...，Np，对应的目标码长分别为M1，M2，...，Mp，其中Kc＝K1+K2,+...,+Kp，M＝M1+M2,+...,+Mp，所述待编码的信息比特序列包括所述信息块，Kc大于等于所述信息块的长度K；
所述信号处理器用于，对于每个Mi，若Mi对应的子段的目标码长Mi大于母码长度Ni，且Ki对应的子段的编码参数满足所述预设的条件，将Mi对应的子段进一步划分为p个子段分别进行独立的编码和速率匹配，得到对应的p个编码比特序列并进行合并，得到目标码长Mi的编码比特序列，其中，i＝1,2,...,p。
18.一种Polar码译码方法，其特征在于，包括：
接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；
确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配，其中p为大于等于2的整数；
对解速率匹配后的p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；
合并p个子段的译码结果，输出译码比特序列。
19.根据权利要求18所述的译码方法，其特征在于，p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；
对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者
对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
20.根据权利要求18所述的译码方法，其特征在于，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
21.一种译码装置，其特征在于，包括：
接收单元，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；
解速率匹配单元，用于确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配，其中p为大于等于2的整数；
译码单元，用于对p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；
输出单元，合并p个子段的译码结果，输出译码比特序列。
22.根据权利要求21所述的装置，其特征在于，
p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；
所述解速率匹配单元用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配，所述译码单元用于对p个解速率匹配后的LLR并译码，得到对应的p个子段的译码结果，所述合并单元用于合并p个子段的译码结果得到对应的Ki个信息比特；或者
所述速率匹配单元用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到速率匹配后的长度为Ni的LLR序列；所述译码单元用于对长度为Ni的LLR序列进行译码，得到子段Mi的译码结果。
23.根据权利要求21所述的装置，其特征在于，
所述解速率匹配单元，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到速率匹配后的长度为N的LLR序列，所述译码单元用于对长度为N的LLR序列进行译码，得到译码比特序列。
24.一种译码装置，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配；对p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列，其中p为大于等于2的整数。
25.根据权利要求24所述的装置，其特征在于，
p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；
所述处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者
所述处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
26.根据权利要求24所述的装置，其特征在于，所述处理器用于，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
27.一种译码装置，其特征在于，包括：
至少一个输入端，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；
信号处理器，用于接收待译码比特对应的对数似然比LLR，待译码比特长度为编码时的目标码长M；确定编码时的母码长度N，当所述目标码长M大于母码长度N时，若编码参数满足预设的条件，将待译码比特对应的LLR分成p个子段，对p个子段并分别进行解速率匹配；对p个子段的LLR分别进行独立SCL译码，得到p个子段的译码结果；合并p个子段的译码结果，输出译码比特序列，其中p为大于等于2的整数；
至少一个输出端，用于输出信号处理器得到的译码比特序列。
28.根据权利要求27所述的装置，其特征在于，
p个子段的编码时采用的母码长度分别为N1，N2，...，Np，目标码长分别为M1，M2，...，Mp，对应的信息比特长度为K1，K2，...，Kp；
所述信号处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi大于母码长度Ni，且Mi对应的子段的编码参数满足所述预设的条件，将Mi对应的子段的LLR序列进一步划分为p个子段分别进行解速率匹配并译码，得到对应的p个子段的译码结果，合并p个子段的译码结果得到对应的Ki个信息比特；或者
所述信号处理器用于，对于每个子段Mi，i＝1,2,...,p，若Mi小于母码长度Ni，且Mi对应的子段的编码参数不满足所述预设的条件，将重复位置的LLR进行叠加，得到解速率匹配后的长度为Ni的LLR序列并进行译码，得到子段Mi的译码结果。
29.根据权利要求27所述的装置，其特征在于，所述信号处理器用于，当所述目标码长M小于母码长度N时，将打孔或者缩短位置的LLR进行恢复，得到解速率匹配后的长度为N的LLR序列并译码，得到译码比特序列。
CN201710184922.6A 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置 Active CN108631930B (zh)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201811162243.XA CN109412608B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置
CN201710184922.6A CN108631930B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置
BR112019019532-7A BR112019019532B1 (pt) 2017-03-24 2018-03-24 Método e aparelho de codificação, método e aparelho de decodificação, mídia de armazenamento legível por computador
EP21177059.9A EP3934138B1 (en) 2017-03-24 2018-03-24 Data transmission method and related device
JP2019552518A JP6986091B2 (ja) 2017-03-24 2018-03-24 符号化方法および装置、復号方法および装置、コンピュータ読み取り可能記憶媒体
PCT/CN2018/080394 WO2018171790A1 (zh) 2017-03-24 2018-03-24 一种数据传输方法及相关设备
EP18770517.3A EP3598673B1 (en) 2017-03-24 2018-03-24 Data transmission method and related device
US16/579,867 US10637609B2 (en) 2017-03-24 2019-09-24 Method and coding apparatus for processing information using a polar code
US16/817,626 US11251903B2 (en) 2017-03-24 2020-03-13 Method and coding apparatus for processing information using a polar code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710184922.6A CN108631930B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811162243.XA Division CN109412608B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置

Publications (2)

Publication Number Publication Date
CN108631930A true CN108631930A (zh) 2018-10-09
CN108631930B CN108631930B (zh) 2023-08-22

Family

ID=63584150

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811162243.XA Active CN109412608B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置
CN201710184922.6A Active CN108631930B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811162243.XA Active CN109412608B (zh) 2017-03-24 2017-03-24 Polar编码方法和编码装置、译码方法和译码装置

Country Status (6)

Country Link
US (2) US10637609B2 (zh)
EP (2) EP3934138B1 (zh)
JP (1) JP6986091B2 (zh)
CN (2) CN109412608B (zh)
BR (1) BR112019019532B1 (zh)
WO (1) WO2018171790A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600194A (zh) * 2017-09-30 2019-04-09 华为技术有限公司 Ploar编码方法和编码装置、译码方法和译码装置
WO2020156095A1 (zh) * 2019-01-29 2020-08-06 华为技术有限公司 译码的方法和译码装置
CN111865487A (zh) * 2019-04-29 2020-10-30 华为技术有限公司 一种编码方法及通信设备
CN112003672A (zh) * 2020-08-12 2020-11-27 广东省新一代通信与网络创新研究院 一种Polar码的速率匹配方法、解速率匹配方法及装置
CN112583522A (zh) * 2019-09-27 2021-03-30 华为技术有限公司 一种极化码分段编码的方法及通信设备
CN113708887A (zh) * 2020-05-20 2021-11-26 中国电信股份有限公司 极化码编码及译码方法和装置、信息传输系统
WO2022206675A1 (zh) * 2021-03-31 2022-10-06 华为技术有限公司 一种极化码分段编码方法及相关装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115720128A (zh) * 2017-01-09 2023-02-28 中兴通讯股份有限公司 一种数据处理方法和装置
CN108540259B (zh) * 2017-03-01 2020-07-10 电信科学技术研究院 一种极化码编译码方法及装置
CN108599891B (zh) * 2017-03-17 2020-05-08 华为技术有限公司 编码方法、编码装置和通信装置
CN115173992A (zh) * 2017-03-25 2022-10-11 华为技术有限公司 一种速率匹配的方法和装置
CN108809486B (zh) * 2017-05-03 2020-09-04 华为技术有限公司 Polar码编译码方法及装置
WO2018205051A1 (en) * 2017-05-06 2018-11-15 Qualcomm Incorporated Rate-matching scheme for polar codes
CN109600201B (zh) * 2017-10-01 2024-04-26 大唐移动通信设备有限公司 一种极化编码方法、装置、电子设备及存储介质
CN111434042A (zh) * 2017-11-15 2020-07-17 Idac控股公司 利用极性码进行urllc传输
WO2019107452A1 (ja) * 2017-11-29 2019-06-06 株式会社Ｎｔｔドコモ 通信装置、及び復号方法
KR102541319B1 (ko) * 2018-03-29 2023-06-08 삼성전자주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
CN112152639A (zh) 2019-06-27 2020-12-29 深圳市中兴微电子技术有限公司 一种极化码的译码方法、装置、存储介质和终端
CN113381838A (zh) * 2020-03-09 2021-09-10 华为技术有限公司 数据传输方法及通信装置
CN113810061A (zh) * 2020-06-17 2021-12-17 华为技术有限公司 Polar码编码方法、Polar码译码方法及其装置
CN111934693B (zh) * 2020-07-28 2024-04-12 国网湖北省电力有限公司信息通信公司 一种基于分段双crc校验的极化码编译码方法
CN113507289B (zh) * 2021-07-29 2022-08-26 上海交通大学 一种编码器、解码器及码字生成方法
CN115882867B (zh) * 2023-03-01 2023-05-12 山东水发紫光大数据有限责任公司 一种基于大数据的数据压缩存储方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124979A (zh) * 2013-04-27 2014-10-29 华为技术有限公司 极性码的译码方法和译码装置
CN105164956A (zh) * 2013-11-04 2015-12-16 华为技术有限公司 Polar码的速率匹配方法和设备、无线通信装置
WO2016195754A1 (en) * 2015-06-01 2016-12-08 Intel IP Corporation Latency reduction techniques for radio access networks

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105158A (en) * 1998-04-03 2000-08-15 Lucent Technologies, Inc. Screening for undetected errors in data transmission systems
FI106416B (fi) * 1999-02-09 2001-01-31 Nokia Mobile Phones Ltd Menetelmä ja laite dekoodatun symbolisarjan luotettavuuden määrittämiseksi
US6848069B1 (en) * 1999-08-10 2005-01-25 Intel Corporation Iterative decoding process
US8826093B2 (en) * 2005-01-19 2014-09-02 Qualcomm Incorporated Power saving method for coded transmission
US8442163B2 (en) * 2009-08-24 2013-05-14 Eric Morgan Dowling List-viterbi hard iterative decoder for multilevel codes
US8677227B2 (en) * 2010-08-25 2014-03-18 Royal Institution for the Advancement of Learning / McGill University Method and system for decoding
CN103368583B (zh) * 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
CN103516476B (zh) * 2012-06-29 2016-12-21 华为技术有限公司 编码方法和设备
US9642138B2 (en) * 2012-07-16 2017-05-02 Qualcomm Incorporated Systems and methods for frequency interleaving for whitespace transmission
CN103684477B (zh) * 2012-09-24 2017-02-01 华为技术有限公司 混合极性码的生成方法和生成装置
CN107659384A (zh) * 2012-11-16 2018-02-02 华为技术有限公司 数据处理的方法和装置
US8948272B2 (en) * 2012-12-03 2015-02-03 Digital PowerRadio, LLC Joint source-channel decoding with source sequence augmentation
US9362956B2 (en) * 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN104038234B (zh) * 2013-03-07 2017-09-29 华为技术有限公司 极性码的译码方法和译码器
USRE49547E1 (en) * 2013-08-20 2023-06-06 Lg Electronics Inc. Method for transmitting data by using polar coding in wireless access system
US9467164B2 (en) * 2013-10-01 2016-10-11 Texas Instruments Incorporated Apparatus and method for supporting polar code designs
CN109861694B (zh) * 2013-11-20 2021-10-26 华为技术有限公司 极化码的处理方法和设备
JP6184603B2 (ja) 2013-12-24 2017-08-23 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． Ｐｏｌａｒコード復号方法および復号装置
CN105493424B (zh) * 2013-12-31 2019-02-01 华为技术有限公司 一种Polar码的处理方法、系统及无线通信装置
CN105637767B (zh) * 2014-02-20 2020-12-15 华为技术有限公司 编码的速率匹配处理方法和装置
RU2637476C1 (ru) * 2014-02-21 2017-12-04 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости для полярного кода
RU2571587C2 (ru) * 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
KR102157667B1 (ko) * 2014-05-15 2020-09-18 삼성전자주식회사 천공 장치 및 그의 천공 방법
US9923665B2 (en) * 2014-06-06 2018-03-20 Huawei Technologies Co., Ltd. System and method for forward error correction
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
US9954645B2 (en) * 2014-12-05 2018-04-24 Lg Electronics Inc. Method and device for providing secure transmission based on polar code
CN105991227B (zh) * 2015-02-15 2020-03-03 中兴通讯股份有限公司 数据编码方法及装置
US9742440B2 (en) * 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US9628114B2 (en) * 2015-03-31 2017-04-18 Macronix International Co., Ltd. Length-compatible extended polar codes
CN110708141B (zh) * 2015-06-30 2021-11-02 展讯通信（上海）有限公司 数据传输方法、装置及微型基站
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
US20170111060A1 (en) * 2015-10-15 2017-04-20 Macronix International Co., Ltd. Method and device for performing polar codes channel-aware procedure
KR102474598B1 (ko) * 2015-12-22 2022-12-06 삼성전자주식회사 무선 통신 시스템에서 부호화를 위한 장치 및 방법
WO2017156792A1 (en) * 2016-03-18 2017-09-21 Qualcomm Incorporated Transmission of new data in a hybrid automatic repeat request (harq) retransmission with polar coded transmissions
US10728080B2 (en) * 2016-05-20 2020-07-28 Qualcomm Incorporated Polar codes and modulation mappings
US10903857B2 (en) * 2016-06-14 2021-01-26 Lg Electronics Inc. Data retransmission method for polar code, and device therefor
WO2018030794A1 (ko) * 2016-08-09 2018-02-15 엘지전자 주식회사 폴라 코드를 이용한 harq 수행 방법
JP6817412B2 (ja) * 2016-08-12 2021-01-20 テレフオンアクチーボラゲット エルエム エリクソン（パブル） レート可変ポーラ符号の軟復号
CN117375765A (zh) * 2017-01-05 2024-01-09 华为技术有限公司 速率匹配方法、编码装置和通信装置
US10523369B2 (en) * 2017-01-09 2019-12-31 Qualcomm Incorporated Mutual-information based recursive polar code construction
GB2563568A (en) * 2017-05-05 2018-12-26 Tcl Communication Ltd Transmitting and receiving data using polar codes
CN108649964B (zh) * 2017-09-30 2019-06-11 华为技术有限公司 Ploar编码方法和编码装置、译码方法和译码装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124979A (zh) * 2013-04-27 2014-10-29 华为技术有限公司 极性码的译码方法和译码装置
CN105164956A (zh) * 2013-11-04 2015-12-16 华为技术有限公司 Polar码的速率匹配方法和设备、无线通信装置
WO2016195754A1 (en) * 2015-06-01 2016-12-08 Intel IP Corporation Latency reduction techniques for radio access networks

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HUAWEI等: "R1-1611254 Details of the Polar code design", 《3GPP TSG_RAN\WG1_RL1》 *
MEDIATEK INC.: "R1-1609338_Resolving Polar code memory complexity issue", 《3GPP TSG_RAN\WG1_RL1》 *
ZTE等: "R1-1703426 Further considerations on polar codes for eMBB", 《3GPP TSG_RAN\WG1_RL1》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600194A (zh) * 2017-09-30 2019-04-09 华为技术有限公司 Ploar编码方法和编码装置、译码方法和译码装置
WO2020156095A1 (zh) * 2019-01-29 2020-08-06 华为技术有限公司 译码的方法和译码装置
CN111865487A (zh) * 2019-04-29 2020-10-30 华为技术有限公司 一种编码方法及通信设备
US11764812B2 (en) 2019-04-29 2023-09-19 Huawei Technologies Co., Ltd. Encoding method and communications device
CN112583522A (zh) * 2019-09-27 2021-03-30 华为技术有限公司 一种极化码分段编码的方法及通信设备
WO2021057461A1 (zh) * 2019-09-27 2021-04-01 华为技术有限公司 一种极化码分段编码的方法及通信设备
CN112583522B (zh) * 2019-09-27 2022-09-23 华为技术有限公司 一种极化码分段编码的方法及通信设备
US11888614B2 (en) 2019-09-27 2024-01-30 Huawei Technologies Co., Ltd. Polar code segment encoding method and communication device
CN113708887A (zh) * 2020-05-20 2021-11-26 中国电信股份有限公司 极化码编码及译码方法和装置、信息传输系统
CN112003672A (zh) * 2020-08-12 2020-11-27 广东省新一代通信与网络创新研究院 一种Polar码的速率匹配方法、解速率匹配方法及装置
CN112003672B (zh) * 2020-08-12 2023-07-04 广东省新一代通信与网络创新研究院 一种Polar码的速率匹配方法、解速率匹配方法及装置
WO2022206675A1 (zh) * 2021-03-31 2022-10-06 华为技术有限公司 一种极化码分段编码方法及相关装置

Also Published As

Publication number Publication date
EP3934138A1 (en) 2022-01-05
EP3934138B1 (en) 2023-05-03
EP3598673A1 (en) 2020-01-22
CN109412608B (zh) 2019-11-05
WO2018171790A1 (zh) 2018-09-27
US20200021392A1 (en) 2020-01-16
CN109412608A (zh) 2019-03-01
US20200322086A1 (en) 2020-10-08
JP6986091B2 (ja) 2021-12-22
US10637609B2 (en) 2020-04-28
JP2020519045A (ja) 2020-06-25
CN108631930B (zh) 2023-08-22
BR112019019532B1 (pt) 2021-10-13
BR112019019532A2 (pt) 2020-04-22
EP3598673B1 (en) 2021-08-25
US11251903B2 (en) 2022-02-15
EP3598673A4 (en) 2020-04-08

Similar Documents

Publication Publication Date Title
CN109412608B (zh) Polar编码方法和编码装置、译码方法和译码装置
CN108649964B (zh) Ploar编码方法和编码装置、译码方法和译码装置
CN109889304A (zh) 速率匹配方法、编码装置和通信装置
CN108736899B (zh) 一种极化码编译码方法及装置
CN107113090B (zh) 极化Polar码的生成方法和设备
CN107342774B (zh) 编码方法、译码方法、装置和设备
JP7189161B2 (ja) 通信及び放送システムのためのレートマッチング方法及び装置
CN108289010B (zh) 一种数据处理方法和装置
CN107425941A (zh) 速率匹配和解速率匹配的方法及装置
US11211947B2 (en) Polar code encoding method and apparatus, polar code decoding method and apparatus, and device
CN108390740A (zh) 一种信息的传输方法、译码方法和装置
CN108631792A (zh) 一种极化码编译码方法及装置
CN110611551B (zh) 一种基于嵌套极化码的控制信道编码与盲检方法
US11909417B2 (en) Data processing method and device
CN108696333A (zh) Polar码编解码的方法、装置和设备
CN110391874A (zh) 极化码的速率匹配、解速率匹配方法及设备
CN108540140A (zh) 一种极化码译码方法及装置
CN108696334A (zh) 极化Polar码的速率匹配方法和装置、通信设备
CN108631931A (zh) 一种构造极化码序列的方法及装置
US11705990B2 (en) Channel encoding method and apparatus
CN103081391A (zh) 用于停止迭代Turbo解码器中的迭代的方法和迭代Turbo解码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant