CN109032834B - 一种基于Polar码的码率自适应方法 - Google Patents

一种基于Polar码的码率自适应方法 Download PDF

Info

Publication number
CN109032834B
CN109032834B CN201810593249.6A CN201810593249A CN109032834B CN 109032834 B CN109032834 B CN 109032834B CN 201810593249 A CN201810593249 A CN 201810593249A CN 109032834 B CN109032834 B CN 109032834B
Authority
CN
China
Prior art keywords
code
bit
polar
storage
code rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810593249.6A
Other languages
English (en)
Other versions
CN109032834A (zh
Inventor
孔令军
卞建慧
赵生妹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN201810593249.6A priority Critical patent/CN109032834B/zh
Publication of CN109032834A publication Critical patent/CN109032834A/zh
Application granted granted Critical
Publication of CN109032834B publication Critical patent/CN109032834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种基于Polar码的码率自适应方法，包括如下步骤：计算各存储单元比特的巴氏参数，选择巴氏参数较低的存储单元比特为信息位构造Polar码原码；构造好的Polar码原码经过Polar码编码器得到编码序列，并通过格雷映射得到比特对序列；对比特对序列进行码率自适应设计，得到删余后剩余的存储码字；仅将删余后剩余码字经过MLC型NAND闪存存储信道进行传输；经过读取操作得到可能被信道噪声干扰了的读取码字；将读取码字送至Polar码自适应译码器进行初始化操作；得到译码码字以实现存储数据的输出。本发明根据MLC型闪存存储信道特性，实现Polar码的码率自适应构造设计，以提升存储系统的整体性能和效率。

Description

一种基于Polar码的码率自适应方法
技术领域
本发明涉及信息存储技术领域，具体涉及一种MLC型NAND闪存中基于Polar码的码率自适应方法。
背景技术
近年来，随着对存储容量要求的不断提高，进一步加速了NAND存储技术的发展。其中，多级存储单元(Multi-Level Cell,MLC)凭借其存储容量大，单位存储成本低以及功耗小等特点成为目前存储市场上的主流产品。然而，随着存储密度的增大及单元尺寸的减小，导致降低MLC型NAND闪存的可靠性。如何在高密度存储中实现数据的可靠性存储正成为现阶段存储领域研究的重点之一。
NAND闪存的基本数据存储单元是浮置栅单元，可以简称其为存储单元(Cell)。通过对浮置栅单元进行充电，使其电压值达到不同的阈值范围以表示不同的数据来进行数据存储。闪存存储技术的发展使其一个存储单元中能够存储的比特数从1bit/cell、2bit/cell增加到3bit/cell等。MLC型NAND闪存中，每个存储单元可以存储2个信息比特。正是由于闪存的每个存储单元中存储比特个数的增加，导致电压阈值窗口分布之间的间隙变小，对于闪存中存储数据正确读取的难度也会进一步加大，导致译码失败，进而降低闪存数据存储的可靠性及使用寿命。
信道编码可有效的改善存储可靠性、延长其使用寿命，而传统的纠错码受限于其纠错能力，无法满足MLC型NAND闪存中数据可靠性存储的要求。因此，容量限可达的Polar码凭借其更强的纠错性能在MLC型NAND闪存中的应用引起了广泛的关注。
所以，基于Polar码的编码技术来研究高密度、低功耗闪存存储可靠性问题对提升MLC闪存存储器的综合性能有着深远意义。
发明内容
发明目的：为了克服现有技术中存在的不足，提供一种MLC型NAND闪存中基于Polar码的码率自适应方法，根据MLC型闪存存储信道特性，实现Polar码的码率自适应构造设计，优化MLC存储使用期内不同阶段的系统性能，以提升存储系统的整体性能和效率。
技术方案：为实现上述目的，本发明提供一种基于Polar码的码率自适应方法，包括如下步骤：
1)计算各存储单元比特
Figure BDA0001691215760000011
的巴氏参数
Figure BDA0001691215760000012
选择巴氏参数较低的存储单元比特为信息位构造Polar码原码u；
2)构造好的Polar码原码u经过Polar码编码器得到编码序列x，并通过格雷映射得到比特对序列v；
3)对比特对序列v进行码率自适应设计，得到删余后剩余的存储码字v′；
4)仅将删余后剩余码字v′经过MLC型NAND闪存存储信道进行传输；
5)经过读取操作得到可能被信道噪声干扰了的读取码字y′；
6)将读取码字y′送至Polar码自适应译码器进行初始化操作，将删余位信息补齐，即删余位置处似然比赋值为1；
7)将补充完整后的码字序列通过Polar码译码得到译码码字
Figure BDA0001691215760000027
以实现存储数据的输出。
进一步地，所述步骤1中各存储单元比特
Figure BDA0001691215760000021
的巴氏参数
Figure BDA0001691215760000022
的计算方法为：
Figure BDA0001691215760000023
公式(1)N为存储比特的个数，也即Polar码码长。i为存储单元比特序号，按序号分奇偶对其存储单元比特的巴氏参数进行迭代计算。
其中，迭代计算的初始值Z(W1 (1))可由公式(2)计算得出：
Z(W1 (1))＝1-C(ε) (2)
存储单元比特的容量C(ε)可根据公式(3)计算得出：
Figure BDA0001691215760000024
其中，T表示信息存储过程中元素的种类，
Figure BDA0001691215760000025
表达式如下：
Figure BDA0001691215760000026
基于MLC型NAND闪存存储信道的方差特性，公式(4)中，选取α＝σ，σ为MLC型NAND闪存存储信道的方差。
进一步地，所述步骤3的具体方法为：首先通过删余码率计算删余比特个数，然后将各存储单元比特的巴氏参数值按从高到低的顺序对其比特索引号pi进行排序，选择前K′个索引号对应的比特为删余比特，得到删余后剩余的存储码字v′。
所述删余比特的位数K′的计算方法为：
K′＝N-K/R (5)
公式(5)中N、K分别为构造的Polar码母码的码长和信息位个数，R表示删余码率。
有益效果：本发明与现有技术相比，具备如下优点：
1、本发明充分考虑MLC型NAND闪存存储信道的特性，实现在该信道下的Polar码编码方法，提高存储系统性能的可靠性。
2、本发明能够自动调节存储码字的码率参数，适应存储环境的要求，提升存储效率。
附图说明
图1是本发明的系统框图；
图2是本发明的设计方法原理图。
具体实施方式
下面结合附图和具体实施例，对本发明做进一步说明。
如图1所示，本发明提供一种基于Polar码的码率自适应方法，包括如下步骤：
1)计算各存储单元比特
Figure BDA0001691215760000031
的巴氏参数
Figure BDA0001691215760000032
选择巴氏参数较低的存储单元比特为信息位构造Polar码原码u；
各存储单元比特
Figure BDA0001691215760000033
的巴氏参数
Figure BDA0001691215760000034
的计算方法为：
Figure BDA0001691215760000035
公式(1)N为存储比特的个数，也即Polar码码长。i为存储单元比特序号，按序号分奇偶对其存储单元比特的巴氏参数进行迭代计算。
其中，迭代计算的初始值Z(W1 (1))可由公式(2)计算得出：
Z(W1 (1))＝1-C(ε) (2)
存储单元比特的容量C(ε)可根据公式(3)计算得出：
Figure BDA0001691215760000036
其中，T表示信息存储过程中元素的种类，
Figure BDA0001691215760000037
表达式如下：
Figure BDA0001691215760000038
基于MLC型NAND闪存存储信道的方差特性，公式(4)中，选取α＝σ，σ为MLC型NAND闪存存储信道的方差。
2)构造好的Polar码原码u经过Polar码编码器得到编码序列x，并通过格雷映射得到比特对序列v；
3)对比特对序列v进行码率自适应设计，具体如图2所示，首先通过删余码率计算删余比特个数，然后将各存储单元比特的巴氏参数值按从高到低的顺序对其比特索引号pi进行排序，选择前K′个索引号对应的比特为删余比特，得到删余后剩余的存储码字v′。
所述删余比特的位数K′的计算方法为：
K′＝N-K/R (5)
公式(5)中N、K分别为构造的Polar码母码的码长和信息位个数，R表示删余码率。
4)仅将删余后剩余码字v′经过MLC型NAND闪存存储信道进行传输；
5)经过读取操作得到可能被信道噪声干扰了的读取码字y′；
6)将读取码字y′送至Polar码自适应译码器进行初始化操作，将删余位信息补齐，即删余位置处似然比赋值为1；
7)将补充完整后的码字序列通过Polar码译码得到译码码字
Figure BDA0001691215760000041
以实现存储数据的输出。

Claims (5)

1.一种基于Polar码的码率自适应方法，其特征在于：包括如下步骤：
1)计算各存储单元比特
Figure FDA0003063635930000011
的巴氏参数
Figure FDA0003063635930000012
根据巴氏参数选择存储单元比特为信息位构造Polar码原码u；
2)构造好的Polar码原码u经过Polar码编码器得到编码序列x，并通过格雷映射得到比特对序列v；
3)对比特对序列v进行码率自适应设计，得到删余后剩余的存储码字v′；
4)仅将删余后剩余码字v′经过MLC型NAND闪存存储信道进行传输；
5)经过读取操作得到被信道噪声干扰了的读取码字y′；
6)将读取码字y′送至Polar码自适应译码器进行初始化操作，将删余位信息补齐，即删余位置处似然比赋值为1；
7)将补充完整后的码字序列通过Polar码译码得到译码码字
Figure FDA0003063635930000019
以实现存储数据的输出。
2.根据权利要求1所述的一种基于Polar码的码率自适应方法，其特征在于：所述步骤1中各存储单元比特
Figure FDA0003063635930000013
的巴氏参数
Figure FDA0003063635930000014
的计算方法为：
Figure FDA0003063635930000015
公式(1)N为存储比特的个数，也即Polar码母码的码长；i为存储单元比特序号，按序号分奇偶对其存储单元比特的巴氏参数进行迭代计算；
其中，迭代计算的初始值Z(W1 (1))可由公式(2)计算得出：
Z(W1 (1))＝1-C(ε) (2)
存储单元比特的容量C(ε)可根据公式(3)计算得出：
Figure FDA0003063635930000016
其中，T表示信息存储过程中元素的种类，
Figure FDA0003063635930000017
的表达式如下：
Figure FDA0003063635930000018
3.根据权利要求1或2所述的一种基于Polar码的码率自适应方法，其特征在于：所述步骤3的具体方法为：首先通过删余码率计算删余比特个数，然后将各存储单元比特的巴氏参数值按从高到低的顺序对其比特索引号pi进行排序，选择前K′个索引号对应的比特为删余比特，得到删余后剩余的存储码字v′。
4.根据权利要求3所述的一种基于Polar码的码率自适应方法，其特征在于：所述删余比特的位数K′的计算方法为：
K′＝N-K/R (5)
公式(5)中N、K分别为构造的Polar码母码的码长和信息位个数，R表示删余码率。
5.根据权利要求2所述的一种基于Polar码的码率自适应方法，其特征在于：所述步骤1中的公式(4)中，选取α＝σ，σ为MLC型NAND闪存存储信道的方差。
CN201810593249.6A 2018-06-11 2018-06-11 一种基于Polar码的码率自适应方法 Active CN109032834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810593249.6A CN109032834B (zh) 2018-06-11 2018-06-11 一种基于Polar码的码率自适应方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810593249.6A CN109032834B (zh) 2018-06-11 2018-06-11 一种基于Polar码的码率自适应方法

Publications (2)

Publication Number Publication Date
CN109032834A CN109032834A (zh) 2018-12-18
CN109032834B true CN109032834B (zh) 2021-07-09

Family

ID=64612555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810593249.6A Active CN109032834B (zh) 2018-06-11 2018-06-11 一种基于Polar码的码率自适应方法

Country Status (1)

Country Link
CN (1) CN109032834B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109739682B (zh) * 2018-12-21 2021-04-02 山东华芯半导体有限公司 应用于闪存控制器中的自适应polar码纠错码系统和方法
CN110401455B (zh) * 2019-06-03 2021-04-30 中国地质大学（武汉） 基于格雷码结构的无线随钻测量系统极化信道编解码方法
CN113395071B (zh) * 2021-08-17 2021-11-26 北京理工大学 极化码打孔方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868478A (zh) * 2011-07-07 2013-01-09 中国科学院研究生院 联合信道安全编码中的Turbo码删余器设计方法
CN102916774A (zh) * 2012-10-12 2013-02-06 大连理工大学 一种容误码的ldpc码编码码长和码率的识别方法
CN103516476A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 编码方法和设备
CN106788724A (zh) * 2016-12-09 2017-05-31 暨南大学 一种基于极化码的可见光通信系统及其实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868478A (zh) * 2011-07-07 2013-01-09 中国科学院研究生院 联合信道安全编码中的Turbo码删余器设计方法
CN103516476A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 编码方法和设备
CN102916774A (zh) * 2012-10-12 2013-02-06 大连理工大学 一种容误码的ldpc码编码码长和码率的识别方法
CN106788724A (zh) * 2016-12-09 2017-05-31 暨南大学 一种基于极化码的可见光通信系统及其实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Designs of Bhattacharyya Parameter in the Construction of Polar Codes;Shengmei Zhao ET AL;《2011 7th International Conference on Wireless Communications,Netwroking and Mobile Computing》;20110925;第1-4页 *
退化窃听信道中Polar码的优化设计方法研究;武凡涛;《中国优秀硕士学位论文全文数据库（电子期刊）》;20130630;第1-11页 *

Also Published As

Publication number Publication date
CN109032834A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
Wang et al. Soft information for LDPC decoding in flash: Mutual-information optimized quantization
TWI533304B (zh) 用於儲存資料於具有跨頁區段、多頁編碼及每頁編碼之多位準單元快閃記憶體器件中之方法及裝置
CN109032834B (zh) 一种基于Polar码的码率自适应方法
US8625347B2 (en) Memory device and control method of memory device
TWI581269B (zh) 利用解碼器效能回饋用於記憶體裝置之軟性資料產生的設備及方法
JP5345201B2 (ja) 符号化および／または復号化メモリ装置および方法
TWI613674B (zh) 在具有選擇性二元及非二元解碼之快閃記憶體中之偵測及解碼
JP4818381B2 (ja) 半導体メモリ装置
US20110083060A1 (en) Memory system and control method for the same
US20100138594A1 (en) Flash memory data read/write processing method
US11768732B2 (en) Soft decoding method using LLR conversion table
US8832525B2 (en) Memory controller with low density parity check code decoding capability and relevant memory controlling method
JP2011515785A (ja) メモリ装置およびデータ判定方法
WO2013006579A2 (en) Non-volatile memory error mitigation
CN111294061B (zh) 一种原始比特错误率感知的译码软判决延迟降低方法
CN106601305A (zh) 一种使用检错码和纠错码相结合的固态盘纠错方法
US8463982B2 (en) Method of storing and accessing error correcting code in NAND flash
CN109872764B (zh) 一种多级存储单元闪存的ecc多码率编解码系统及方法
US9639421B2 (en) Operating method of flash memory system
CN107294542B (zh) Mlc闪存中基于双层ldpc码的编、译码方法
CN110098895B (zh) 基于变量节点动态分块更新的ldpc码译码方法
CN109935261B (zh) 一种用于存储器差错控制的多级译码方法和装置
Kim et al. On the soft information extraction from hard-decision outputs in MLC NAND flash memory
CN111858137B (zh) 一种原始比特错误率感知的读电平施加方法
CN117176185B (zh) 一种基于极化码的数据编解码方法、装置和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant