CN111446969B - 一种级联crc码的极化码编码方法及装置 - Google Patents
一种级联crc码的极化码编码方法及装置 Download PDFInfo
- Publication number
- CN111446969B CN111446969B CN201910042371.9A CN201910042371A CN111446969B CN 111446969 B CN111446969 B CN 111446969B CN 201910042371 A CN201910042371 A CN 201910042371A CN 111446969 B CN111446969 B CN 111446969B
- Authority
- CN
- China
- Prior art keywords
- bits
- equal
- polarization
- matrix
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本申请提供一种级联CRC码的极化码编码方法及装置。该方法在发送端获取长度为K的比特序列;选取该序列K个比特中的M个比特进行CRC编码,其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或第一矩阵中对应放置所述K个比特的K个极化子信道的K行的行重确定的,或者所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的K个极化子信道的K行的行重确定的,所述第一矩阵为极化编码的编码矩阵;对所述K个比特和得到的CRC校验比特进行极化编码并输出。仿真结果表明,该方法与同样CRC码长的传统极化码级联方法相比,能够有效降低误帧率,获得性能增益。
Description
技术领域
本申请涉及通信技术领域,并且更具体地,涉及一种级联CRC码的极化码编码方法及装置。
背景技术
信道编码作为最基本的无线接入技术,在保证数据的可靠性传输方面起到至关重要的作用。在现有的无线通信系统中,一般采用Turbo码、低密度奇偶校验码(low densityparity check,LDPC)和极化(Polar)码进行信道编码。极化码(也称为Polar码,极性码)是Arikan教授基于信道极化提出的一种编码方式。极化码是第一种、也是目前已知的唯一一种能够被严格证明“达到”信道容量的信道编码方法。在不同码长下,尤其对于有限码,Polar码的性能远优于Turbo码和LDPC码。另外,Polar码在编译码方面具有较低的计算复杂度。这些优点让Polar码在通信领域具有很大的发展和应用前景。但是,随着无线通信系统的快速演进,这些通信场景对于Polar码的性能提出了更高的要求。
发明内容
本申请提供一种级联CRC码的极化码编码方法和装置,采用该方法级联CRC码的Polar码比传统级联方案性能更佳。
第一方面,提供一种编码方法,该方法包括:
获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
对所述K个比特中的M个比特进行循环冗余校验CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;
对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
输出所述编码后的码字。
第二方面,提供一种编码装置,该装置包括:
获取单元,用于获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
CRC编码单元,用于对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;
极化编码单元,用于对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
输出单元,用于输出所述编码后的码字。
第三方面、提供一种译码方法,包括:
对待译码信息进行串行抵消列表SCL译码,所述待译码信息包含K个待译码比特;
对候选路径进行CRC校验,其中,CRC校验比特为L个,所述L个CRC校验比特用于校验所述K个待译码比特中的M个比特,M和L均为正整数,M小于K,确定CRC校验通过的候选路径作为译码结果,所述译码结果包括所述待译码信息的译码结果;
输出所述待译码信息的译码结果;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,第一矩阵为极化编码的编码矩阵;或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
第四方面、提供一种译码装置,包括:
译码单元,用于对待译码信息进行串行抵消列表SCL译码,所述待译码信息包含K个待译码比特;
CRC校验单元,用于对候选路径进行CRC校验,其中,CRC校验比特为L个,所述L个CRC校验比特用于校验所述K个比特中的M个比特,M和L均为正整数,M小于K,确定CRC校验通过的候选路径作为译码结果,所述译码结果包括所述待译码信息的译码结果;
输出单元,用于输出所述待译码信息的译码结果;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,第一矩阵为极化编码的编码矩阵;或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
结合第一方面至第四方面中的任一方面,在某些实现方式中,所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。所述第一矩阵是指极化码的编码矩阵,一般来说,对于极化码,编码矩阵行重小的极化子信道可靠性低,通过编码矩阵的行重确定极化子信道的可靠性十分方便。
结合第一方面至第四方面中的任一方面,在某些实现方式中,所述M个比特对应的M个行的行重小于或等于第一阈值。在一种可能的设计中,所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。在另一种可能的设计中,所述第一阈值是根据所述极化码的最小码距确定的。
结合第一方面至第四方面中的任一方面,在某些实现方式中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的。在一种可能的设计中,所述M个比特为放置所述K个比特的K个极化子信道中可靠性较低的M个极化子信道对应的M个比特的。针对信道可靠性低的比特进行CRC编码,信道可靠性高的比特直接映射到极化子信道上,相比于同样CRC码长的传统级联方案降低了误帧率。
结合第一方面至第四方面中的任一方面,在某些实现方式中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。在一种可能的设计中,确定所述M个比特的步骤包括:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M,所述M1为正整数;
从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特。
结合第一方面至第四方面中的任一方面,在某些实现方式中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。在一种可能的设计中,确定所述M个比特的步骤包括:
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化子信道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数;
从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
结合第一方面至第四方面中的任一方面,在某些实现方式中,按照表征可靠性的表格或者序列确定所述可靠性较低的M个极化子信道对应的M个比特,或者
按照表征可靠性的表格或者序列确定所述M1个比特的M1个极化子信道的可靠性排序。
结合第一方面至第四方面中的任一方面,在某些实现方式中,按照容量(I(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照容量(I(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
结合第一方面至第四方面中的任一方面,在某些实现方式中,按照Bhattacharyya参数(Z(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照Bhattacharyya参数(Z(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
结合第一方面至第四方面中的任一方面,在某些实现方式中,按照错误概率(P(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照错误概率(P(W))确定所述M1个比特的M1个极化信子道的可靠性排序。
第五方面,提供一种编码装置,包括:
处理器,用于执行存储器中存储的程序,当程序被执行时,使得所述装置执行第一方面或第一方面的所有实现方式中所述的方法。
结合第五方面,在某些实现方式中,所述存储器位于所述装置内。
结合第五方面,在某些实现方式中,所述存储器与所述处理器集成在一起。
结合第五方面,在某些实现方式中,所述存储器位于所述装置之外。
结合第五方面,在某些实现方式中,所述装置为基站或终端。
结合第五方面,在某些实现方式中,所述装置为芯片或集成电路。
第六方面,本申请提供一种计算机可读存储介质,该计算机可读存储介质中存储有计算机程序指令,当指令在计算机上运行时,使得计算机执行上述第一方面、第二方面,或第一方面、第二方面任意可能的实现方式中的方法。
第七方面,本申请提供一种计算机程序产品,该计算机程序产品包括计算机程序代码,当计算机程序代码在计算机上运行时,使得计算机执行上述第一方面、第二方面,或第一方面、第二方面任意可能的实现方式中的方法。
第八方面,提供一种极化编码装置,该装置具有实现上述第一方面和第一方面的任一种可能的设计中所述的方法的功能。所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的实现方式中,所述极化编码装置包括:处理器,用于执行上述第一方面和第一方面的任一种可能的设计中所述的方法。
可选的,所述极化编码装置还包括存储单元,用于存储所述处理器执行上述第一方面和第一方面的任一种可能的设计中所述的方法过程中产生或使用的数据。
可选的,该存储单元可以位于编码装置之外,可以是物理上独立的单元,也可以是云服务器上的存储空间或网络硬盘。
可选的,所述极化编码装置可以是芯片或者集成电路。
在一个可能的实现中,当所述功能的部分或全部通过硬件实现时,所述极化编码装置包括:输入接口,用于获取比特序列;编码电路,用于执行上述第一方面和第一方面的任一种可能的设计中所述的方法中除获取和输出以外的步骤;输出接口,用于输出编码后的码字。
可选的,所述极化编码装置可以是芯片或者集成电路。
第九方面,提供了一种通信系统,该通信系统包网络设备和终端,所述网络设备或终端可以执行如上述第一方面及其可能的设计所述的方法。
第十方面,提供了一种无线设备,包括用于实施第一方面和第一方面的任一可能设计的极化编码装置和收发器,
所述调制器用于调制经过处理的编码后的码字得到调制后的码字;
所述收发器用于发送调制后的码字。
在一个可能的实现方式中,所述无线设备为终端或者网络设备。
第十一方面,提供一种极化译码装置,该装置具有实现上述第三方面和第三方面的任一种可能的设计中所述的方法的功能。所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中,所述极化译码装置包括:处理器,用于执行上述第三方面和第三方面的任一种可能的设计中所述的方法。
可选的,所述极化译码装置还包括存储单元,用于存储所述处理器执行上述第一方面和第一方面的任一种可能的设计中所述的方法过程中产生或使用的数据。
可选的,该存储单元可以位于编码装置之外,可以是物理上独立的单元,也可以是云服务器上的存储空间或网络硬盘。
可选的,所述极化译码装置可以是芯片或者集成电路。
在一个可能的实现方式中,当所述功能的部分或全部通过硬件实现时,所述Polar码编码装置包括:输入接口,用于获取长度为K的比特序列的待译码比特;译码电路,用于执行上述第一方面和第一方面的任一种可能的设计中所述的方法中除获取和输出以外的步骤;输出接口,用于输出译码结果中的比特序列。
可选的,所述极化译码装置可以是芯片或者集成电路。
第十二方面,提供了一种通信系统,该通信系统包网络设备和终端,所述网络设备或终端可以执行如上述第三方面及其可能的设计所述的方法。
第十三方面,提供了一种无线设备,包括用于实施第三方面和第三方面的任一可能设计的极化译码装置、解调器和收发器,
所述收发器接收调制后的码字。
所述解调器用于解调调制后的码字,得到待译码信息。
在一个可能的实现方式中,所述无线设备为终端或者网络设备。
本申请实施例从编码矩阵(第一矩阵)的行重或极化子信道的可靠性,或者综合考虑行重和可靠性等角度,选择进行CRC编码的比特序列,该级联CRC校验码的极化码编码方法可以取得更好的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。
图1(a)本申请实施例中的无线通信系统示意图;
图1(b)本申请实施例中的无线通信系统简化示意图;
图2为一种无线通信系统的流程示意图;
图3为传统的Polar码级联CRC码的编码流程框图;
图4(a)为本申请实施例提供的一种级联CRC码的极化码编码方法的基本流程图;
图4(b)为本申请实施例提供的一种级联CRC码的极化码编码方法的示意框图;
图5为本申请实施例提供的一种基于极化码的CRC码生成方法的流程图;
图6为本申请实施例提供的另一种基于极化码的CRC码生成方法的流程图;
图7为本申请实施例提供的另一种基于极化码的CRC码生成方法的流程图;
图8为一定条件下本申请方案与传统级联方案之间误帧率FER的仿真对比曲线;
图9为本申请提供的一种编码装置900的结构示意图;
图10为本申请实施例提供的一种级联CRC码的极化码译码方法的基本流程图;
图11为本申请提供的一种译码装置1100的结构示意图;
图12为本申请提供的另外一种编码装置1200的结构示意图;
图13为本申请提供的一种芯片1300的结构示意图;
图14为本申请提供的另外一种译码装置1400的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚地描述。在本申请的描述中,“多个”是指两个或两个以上。另外,为了便于清楚描述本申请实施例的技术方案,在本申请的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。基于本申请实施例提供的内容中的步骤和流程或其中的一部分的组合,可以获得其他的方法。基于这些获得的方法和步骤,提供相应的装置,包括分别用于执行方法和步骤的单元、模块、手段或其组合。本申请实施例描述的网络架构以及业务场景是为了更加清楚的说明本申请实施例的技术方案,并不构成对于本申请实施例提供的技术方案的限定,本领域普通技术人员可知,随着网络架构的演变和新业务场景的出现,本申请实施例提供的技术方案对于类似的技术问题,同样适用。在对本申请实施例的技术方案说明之前,首先结合附图对本申请实施例的技术场景进行说明。
本申请实施例可以应用于无线通信系统。本申请实施例提及的无线通信系统包括但不限于:长期演进系统(Long Term Evolution,LTE)以及下一代5G移动通信系统的三大应用场景增强型移动宽带(Enhanced Mobile Broad Band,eMBB)、URLLC以及大规模机器通信(Massive Machine-Type Communications,mMTC)。或者该无线通信系统还可以是终端对终端(Device to Device,D2D)通信系统,其它的通信系统,或者未来的通信系统等。
本申请涉及的通信装置可以配置在通信设备中,而通信设备主要包括网络设备或者终端设备。本申请中的发送端如果为网络设备,则接收端可以为终端设备;本申请中的发送端如果为终端设备,则接收端可以为网络设备。
本申请实施例中的无线通信系统如图1(a)所示,无线通信系统100包括网络设备110和终端112。当无线通信网络100包括核心网时,该网络设备110还可以与核心网相连。网络设备101还可以与IP网络200进行通信,例如,因特网(internet),私有的IP网,或其它数据网等。网络设备为覆盖范围内的终端提供服务。例如,参见图1(a)所示,网络设备110为网络设备110覆盖范围内的一个或多个终端提供无线接入。除此之外,网络设备之间的覆盖范围可以存在重叠的区域,例如网络设备110和120。网络设备之间还可以可以互相通信,例如,网络设备110可以与网络设备120之间进行通信。
由于网络设备110或终端112发送信息或数据时均可以使本申请实施例中描述的方法,为方便描述,本申请实施例将通信系统100简化为如图1(b)所示的包括发送端101和接收端102的系统。发送端101可以为网络设备110,接收端102为终端112;或者,发送端101为终端112,接收端102为网络设备110。网络设备110可以是用于与终端设备进行通信的设备。例如,可以是LTE系统中的演进型基站(Evolved Node B,eNB或eNodeB),5G网络中的网络侧设备,其它网络中与终端进行通信的网络侧设备,或者未来网络中的网络侧设备等。或者该网络设备还可以是中继站、接入点、车载设备等。在终端对终端(Device to Device,D2D)通信系统中,该网络设备还可以是担任基站功能的终端。另外,网络设备可以包含BBU(Baseband Unit,基带单元)和RRU(Remote Radio Unit,远端射频单元)。BBU和RRU可以放置在不同的地方,例如:可以将RRU拉远,放置于高话务量的区域,BBU放置于中心机房。BBU和RRU也可以放置在同一机房。BBU和RRU也可以为一个机架下的不同部件。
终端可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备,以及各种形式的用户设备(user equipment,UE),移动台(mobile station,MS)等。
图2为一种无线通信的流程示意图,如图2所示,在发送端,信源依次经过信源编码、信道编码、速率匹配(可选步骤)和调制后发出。在接收端,依次通过解调、解速率匹配(可选步骤)、信道译码和信源译码输出到信宿。本申请的实施例涉及信道编码,在信道编码模块,可以采用本申请实施例中描述的极化码级联CRC码的方法。本申请提供的方法及装置既适用于控制信道,也适用于数据信道。
极化码(Polar code,Polar码或称为极性码)是一种理论上可以取得香农容量极限且具有低编译码复杂度的编码方式,可以用于信道编码。极化码是一种线性分组码,在二进制离散无记忆信道(BDMC)下,当极化码码长趋于无穷的时候,采用连续消除(SC)译码方法,极化码能够接近理论信道容量。
Polar码的编码矩阵为GN,编码过程为其中/>是一个二进制的行矢量,长度为N;GN是一个N×N的矩阵,且/> 是一个长度为N的二进制的行矢量,也可以称为编码序列,输出序列,或者码字。Polar编码得到的长度为N的码字或序列又称为母码,那么N又可以称为母码长度或者母码码长。/>定义为log2N个矩阵F2的克罗内克(Kronecker)乘积。上述矩阵/>GN的另一种形式是/>即将/>乘于一个转置矩阵BN,例如比特反转(Bit Reversal)矩阵。
Polar码的编码过程中,中的一部分比特用来携带信息,称为信息比特集合或者信息比特序列,这些比特的索引的集合可以称作信息比特索引集合或信息比特位置集合,记作/>另外的一部分比特设置为接收端和发送端预先约定的固定值,这些称之为冻结比特(frozen bits)或冻结比特集合(frozen bitset),这些冻结比特对应的索引的集合可以称作冻结比特索引集合或者冻结比特位置集合,用/>的补集/>表示。冻结比特也称为固定比特,表示这些位置放置固定的比特,不用于放置信息。
Polar码的编码过程相当于:这里,GN(A)是GN中由集合/>中的索引对应的那些行得到的子矩阵,GN(AC)是GN中由集合/>中的索引对应的那些行得到的子矩阵。/>为/>中的信息比特集合,数量为K,一般地,包括但不限于循环冗余校验(Cyclic Redundancy Check,简称CRC)比特和奇偶校验(Parity Check,简称PC)比特在内的各类校验比特也都包括在信息比特集合中;/>为/>中的固定比特集合,其数量为(N-K),是已知比特。这些固定比特通常被设置为0,但是只要接收端和发送端预先约定,固定比特可以被任意设置。从而,Polar码的编码过程可简化为:/>这里/>为/>中的信息比特集合,/>为长度K的行矢量,即/>|·|表示集合中元素的个数,K为信息块大小,/>是矩阵GN中由集合/>中的索引对应的那些行得到的子矩阵,/>是一个K×N的矩阵。
循环冗余校验(Cyclic Redundancy Check,简称CRC)码作为一种常用的检错码,是一种最为常见的与Polar码级联的外码。传统的Polar码级联CRC码的编码流程框图如图3所示,在发送端,根据给定的CRC多项式对全部待编码比特序列进行CRC编码,CRC编码后,将生成的CRC校验比特拼接在原比特序列末尾,并把经CRC编码后得到的CRC校验比特和该比特序列进行极化编码。在CRC码字长度较小的情况下,传统的极化码级联CRC码的方案由于漏检导致性能不是最优,如何在这种情况下使极化码获得更好的性能增益值得研究。
可以理解,本申请文件中的比特序列(或信息向量)不同于上述信息比特集合或者信息比特序列,本申请文件中的比特序列包括有效载荷比特(payload),当存在PC比特时,信息比特也包括PC比特。
本申请方案提供一种级联CRC码的极化码编码方法及装置,该方法对输入比特中的一部分比特进行CRC编码,这部分比特按照特定的规则选择,所述规则从行重或者可靠性或者综合考虑行重和可靠性等三个可能的角度考虑,将CRC编码后的得到的CRC码和所述输入比特进行极化编码,使得级联后的极化码的性能得到改进。仿真实验证明,在加性高斯白噪声(AWGN,Additive White Gaussian Noise)信道下,采用本申请方案的级联CRC码的Polar码比传统级联方案性能更佳,在FER=10-2的情况下,性能提升0.4db。本申请方案在polar码和CRC级联且CRC长度较短的情况下效果更好。
如图4a所示为本申请实施例提供的一种级联CRC码的极化码编码方法的基本流程图,该方法从待编码的比特序列中按照一定规则选择出部分比特参与CRC编码,生成CRC校验比特,再将这部分比特和CRC校验比特映射到极化子信道,比特序列中的其余比特则直接映射到极化子信道。对比特序列的所有比特和生成的CRC校验比特进行极化编码,生成编码后码字。该方法应用于发送设备。如图4a所示,该方法包括如下步骤:
S101、获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数。
S102、对所述K个比特中的M个比特进行循环冗余校验CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,或者所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述第一矩阵为极化编码的编码矩阵。
S103、对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
S104、输出所述编码后的码字。
本申请实施例提供的方案中比特序列输入和输出过程示意图如图4(b)所示,长度为K的比特序列中,部分比特(M个比特)被选出,该部分比特是基于行重或可靠度确定的,或者基于行重和可靠度两者确定的。对该部分比特进行CRC编码,获得长度为L的CRC校验比特,该L个CRC校验比特与K个比特一起作为极化编码的输入,生成长度为N的编码后的码字,N又可以称为极化码的长度。该极化编码后的码字作为编码环节的输出。
可选的,所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。所述第一矩阵是指极化码的编码矩阵。
具体地,该第一矩阵可以是NxN的矩阵,其中N为Polar码的码长,N为正整数。例如,N可以为2n,n为非负整数。
可选地,可根据N的值生成第一矩阵,例如可按照现有方式产生第一矩阵。具体地,Polar码是一种线性块码。其生成矩阵(或称编码矩阵)为GN.,其编码过程为这里/>
这里BN是转置矩阵,例如比特反转(bit reversal)矩阵,可选的,也可以不采用比特反转矩阵,即/>
是F的克罗内克幂(Kronecker power),定义为/>这里/>是N×N的矩阵。
可以将上述矩阵GN.或其变型(如)作为所述第一矩阵。在一种方式中,Polar码的编码过程可简化为:/> 是一个K×N的矩阵,作为所述第一矩阵。
可选地,作为另一实施例,可读取预先存储的对应于N的值的第一矩阵。换句话说,可在本地预先存储对应于不同N值的第一矩阵。
可选地,作为另一实施例,可根据N的值生成1×N的所述序列,如上述该序列为包括信息比特和冻结比特的集合。或者,可读取预先存储的1×N的所述序列。换句话说,可在本地预先存储对应于不同N值的序列/>
可以理解,中的每一个元素对应N×N的第一矩阵的N个行,/>包含信息比特集合和冻结比特集合,S101所述的比特序列可以认为是信息比特集合中的子集,本申请文件中的比特序列是指有效载荷比特(payload),当存在PC比特时,比特序列可能包括PC比特也可能不包括PC比特。所以比特序列中的K个比特会对应N×N的第一矩阵中的K个行,该K个比特中的M个比特会对应N×N的第一矩阵中的M个行。
具体地,在本申请文件中,涉及到的矩阵中的每一行的“行重”或“重量”指的是该行中非“0”元素的个数。确定行的重量(行重)的一种方式是将每行的非“0”元素相加,因此,一行的重量可以等于该行中元素“1”的总数。所以所述K个比特会对应N×N的第一矩阵中的K个行的行重,所述K个比特中的M个比特会对应N×N的第一矩阵中的M个行的行重。
在一个具体实施例中,选择所述K个行中行重较小的M个行对应的M个比特作为进行CRC编码的比特。
可选的,所述M个比特对应的M个行的行重小于或等于第一阈值。
可选的,所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。
可选的,所述第一阈值是根据所述极化码的最小码距确定的。在需要速率匹配(打孔或缩短)使编码后码长满足目标码长时,需要根据计算传统线性分组码的最小距离来确定进行CRC编码的比特的对应最小行重,从该最小行重开始,按照行重从小到大的顺序选择行重较小的M个行对应的比特,第M个行的行重可以作为第一阈值。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的。
具体地,所述M个比特为放置所述K个比特的K个极化子信道中可靠性较低的M个极化子信道对应的M个比特的。针对信道可靠性低的比特进行CRC编码,信道可靠性高的比特直接映射到极化子信道上,与传统级联方案相比降低了误帧率。确定极化子信道的可靠性的具体方法见下述实施例。
可选的,所所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,确定所述M个比特的步骤包括:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M;
从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特,所述M1为正整数。
在一个具体实施例中,综合考虑第一矩阵的行重和极化子信道的可靠性来选择进行CRC编码的比特,首先对K个行重按照从小到大排序,按照设定的阈值,选择较小的M1个行重对应的比特,其中,M1大于或等于进行CRC编码的比特数量M。再从极化子信道的可靠性角度考虑,对所述M1个比特对应的极化子信道可靠性排序,选择可靠性较低的M个极化子信道对应的比特作为CRC编码器的输入比特。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,确定所述M个比特的步骤包括:
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化子信道可靠性较低的M2个比特,M2大于或等于M;
从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值,所述M2为正整数。
在另一个具体实施例中,综合考虑第一矩阵的行重和极化子信道的可靠性来选择进行CRC编码的比特,首先从极化子信道的可靠性角度考虑,对所述K个比特对应的极化子信道可靠性排序,选择可靠性较低的M2个极化子信道对应的比特,其中,M2大于或等于进行CRC编码的比特数量M。再对M2个行重按照从小到大排序,按照设定的阈值,选择其中较小的M个行重对应的比特作为CRC编码器的输入比特。
本申请实施例同时考虑可靠性和行重这两项因素,但是本申请实施例并不对这两项因素的使用顺序做任何限制。
如图5所示为本申请实施例提供的一种基于极化码的CRC码生成方法的流程图,该方法应用于发送设备(或称为发送端)。该方法从编码矩阵的行重角度选取进行CRC编码的比特序列中的比特,该方法包括如下步骤:
S201,发送端获取N×N的第一矩阵,其中N为Polar码的码长,N为正整数。
在一个具体实施例中,N为32,第一矩阵G32是一个32×32的矩阵,该矩阵由克罗内克幂产生:这里/>第一矩阵G32具体如下所示:
S202,发送端获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数。
在上述具体实施例中,K=12。
S203,所述发送端对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K,其中,所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。
可选的,K个比特的索引i对应于第一矩阵(可以是极化码的生成矩阵)的K个行,记A为所述比特的索引i的集合;记w代表每个行的重量(即行重指该行中1的个数),将所述比特的索引对应于第一矩阵行的重量记为wi,在没有打孔的情况下,可以将所述比特索引i对应第一矩阵的行重中的最小值记做最小距离dmin,即dmin=mini∈Awi。
可以选择所述第一矩阵的行重为dmin对应的那部分比特进行CRC编码,作为CRC编码器的输入比特;或者
从所述第一矩阵的行重为dmin的行中对应的那部分比特中选择M个比特进行CRC编码,作为CRC编码器的输入比特;或者
选择所述第一矩阵的行重为dmin,2*dmin对应的行重的的那部分比特进行CRC编码,作为CRC编码器的输入比特,z为正整数;或者
选择所述第一矩阵的行重为dmin,2*dmin,…,z*dmin对应的行的那部分比特进行CRC编码,作为CRC编码器的输入比特,z为正整数;或者
或者,所述第一矩阵的每个行的行重以dmin为基本单位,第i行的行重表示为δi*dmin,选择所述第一矩阵中行重为δi小于一定阈值的行对应的那部分比特进行CRC编码,作为CRC编码器的输入比特,δ为正数。
可以理解,本申请文件中,涉及到的矩阵中的每一行的“行重”或“重量”指的是该行中非“0”元素的个数。确定行的重量(行重)的一种方式是将每行的非“0”元素相加,因此,一行的重量可以表示该行中元素“1”的总数。具体地,信息比特对应的生成矩阵行重就是该信息比特的索引i对应生成矩阵的对应行的重量。
可选的,最小距离dmin根据条件的不同,可以有多种定义方式。在需要打孔来调节码长的情况下,确定最小距离dmin的一种方式是由传统的计算线性分组码的最小距离算法得到,比如Anne Canteaut算法。
可选的,可以对所述L个CRC校验比特进行交织操作。
在上述具体实施例中,矩阵的行按照从上到下的顺序依次对应极化编码的输入向量 包含信息比特集合和冻结比特集合,/>的每个元素对应一个极化子信道。其中,记[1]为上述第一矩阵G32的第1行,对应第1个极化子信道;[2]为上述第一矩阵G32的第2行,对应第2个极化子信道,…,[32]为上述第一矩阵G32的第32行,对应第32个极化子信道。选择[32 31 30 28 24 16 29 23 26 27 22 15 14 20 12 8]对应的极化子信道放置信息比特集合,具体地,设定[32 31 30 28]对应的极化子信道放置CRC校验码,[24 16 29 23 26 2722 15 14 20 12 8]对应的极化子信道放置所述比特序列。根据每行中1的个数,可知其中[24 16 29 23 26 27 22 15 14 20 12 8]分别为8,8,8,8,8,8,8,8,8,8,16,16,其中行重为16的有2个,行重为8的有10,[32 31 30 28]对应的行重分别为16,16,16,32。可以从行重为8对应的那部分信息比特中选择4个比特进行CRC编码,作为CRC编码器的输入比特。
S204,对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
S205(可选步骤),所述发送端对所述极化编码后的比特序列执行包括但不限于速率匹配、调制映射、模数变换、变频等中的部分或全部步骤。
需要说明的是,步骤S105中的速率匹配步骤是可选的,由于极化编码后码字(母码)的码长为2的整数次幂,在实际应用中需要通过速率匹配实现任意码长的Polar码。当然,如果极化编码后码块的码长与目标码的码长相同,则不需要速率匹配。由于本发明实施例的重点不在于步骤S105,因此,此处不再详细描述。
S206,输出所述编码后的码字。
如图6所示为本申请实施例提供的另一种基于极化码的CRC码生成方法的流程图,该方法应用于发送设备。该方法包括如下步骤:
S301,发送端获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数。
S302,所述发送端对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K,其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的。
可选的,按照表征可靠性的表格或者序列确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照表征可靠性的表格或者序列确定所述M1个比特的M1个极化子信道的可靠性排序。
具体地,可以按照预先规定的表征可靠性的表格或者序列对所述K个极化子信道进行可靠性排序,得到全部所述K个极化子信道的可靠性高低的情况。例如,可以按照3GPP(第三代合作伙伴计划,3rd Generation Partnership Project)发布的技术规范TS38.212中表5.3.1.2-1极化序列与其对应可靠性/>表格确定K个极化子信道的可靠性排序。根据可靠性排序,从所述K个极化子信道中选择可靠性靠后的t个极化子信道对应的t个比特作为步骤S302中的M个比特,其中t为正整数,t=M。
可选的,按照容量(I(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照容量(I(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
具体地,可以通过确定所述K个极化子信道中每个子信道的容量(I(W))来确定可靠性排序,其中容量大的子信道可靠性高,容量小的子信道可靠性低。根据可靠性排序,从所述K个极化子信道中选择可靠性靠后的t个极化子信道对应的t个比特作为步骤S302中的M个比特,其中t为正整数,t=M。可按照现有方式计算每个信道的容量,例如,给定二进制离散无记忆信道W,容量I(W)的定义如下:
可选的,按照Bhattacharyya参数(Z(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照Bhattacharyya参数(Z(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
具体地,由于Bhattacharyya参数和最大似然译码误帧率的上界相关,还可以通过确定所述K个极化子信道中每个子信道的Bhattacharyya参数(Z(W))来确定可靠性排序,其中Bhattacharyya参数小的极化子信道的可靠性高,Bhattacharyya参数大的极化子信道的可靠性低。根据可靠性排序,从所述K个极化子信道中选择可靠性靠后的t个极化子信道对应的t个比特作为步骤S302中的M个比特,其中t为正整数,t=M。给定二进制离散无记忆信道W,Bhattacharyya参数Z(W)的定义如下:
可选的,按照错误概率(P(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照错误概率(P(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
具体地,还可以通过确定所述K个极化子信道中每个子信道的错误概率(P(W))来确定可靠性排序,其中错误概率小的极化子信道的可靠性高,错误概率大的极化子信道可靠性低。例如,可以通过蒙托卡洛仿真得到各个信道的错误图样,结合仿真的次数确定每个信道的错误概率。根据可靠性排序,从所述K个极化子信道中选择可靠性靠后的t个极化子信道对应的t个比特作为步骤S302中的M个比特,其中t为正整数,t=M。
可选的,还可以通过函数关系f(I(W),Z(W),P(W),C)来确定所述K个比特的可靠性排序,其中,I(W)代表比特容量,Z(W)代表Bhattacharyya参数,P(W)代表错误概率,C代表调整参数(根据码长、码率等参数确定)。通过计算f(I(W),Z(W),P(W),C)的函数值,函数值越大,可靠性越高,函数值越小,可靠性越高。可以理解,通过对f(I(W),Z(W),P(W),C)取倒数等运算操作构造新的函数,新函数值越小,可靠性越高,新函数值越大,可靠性越低。
根据可靠性排序,从所述K个信息比特中选择可靠性靠后的t个极化子信道对应的t个比特作为步骤S302中的M个比特,其中t为正整数,t=M。
本申请实施例对可靠性的度量的形式不作限制,可参考可靠性度量的参数进行选择,例如比特容量、Bhattacharyya参数、错误概率等参数及其组合来选择可靠性低的t个信息比特,通过构造可靠性与比特容量、Bhattacharyya参数、错误概率等参数的函数关系的方式确定信息比特可靠性也落入本申请实施例的范围内。
S303,所述发送端对所述CRC编码后的比特序列进行极化编码,得到极化编码后的比特序列。
S304(可选步骤),所述发送端对所述极化编码后的比特序列执行包括但不限于速率匹配、调制映射、模数变换、变频等中的部分或全部步骤。
S305,发送端输出极化编码后的码字。
可选步骤在上述实施例中已经讨论,在此不再赘述。
如图7所示为本申请实施例提供的另一种基于极化码的CRC码生成方法的流程图,该方法应用于发送设备。该方法包括如下步骤:
S401,发送端获取N×N的第一矩阵,其中N为Polar码的码长,N为正整数。
发送端获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
S402,所述发送端获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数。
S403,所述发送端对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K,其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。
可选的,所述M个比特中的M1个比特是基于NxN的第一矩阵中行重为第三集合对应的比特确定的,所述第三集合为:dmin,2dmin,…,zdmin;或者第三集合为dmin;或者第三集合为δi*dmin,δi小于一定阈值,i属于(1,2,...32),对应第一矩阵的第i行,其中z为正整数,δi为正数。所述dmin指NxN的第一矩阵中所述K个比特对应行重的最小值;所述M个比特中的其余(M-M1)个比特是所述K个极化子信道中可靠性较低的(M-M1)个子信道确定的,先将所述M个比特中的M1个比特对应的极化子信道从可靠性排序中排除,再从排序中选择可靠性较低的(M-M1)个子信道,所述可靠性较低的(M-M1)个子信道对应的(M-M1)个比特即为所述M个比特中的其余(M-M1)个比特,其中M1小于M。
在一个具体实施例中,通过行重确定M1比特作为进行CRC编码的待编码比特,具体的选择所述第一矩阵的行重为dmin,2*dmin,…,z*dmin对应的那M1个比特。可以理解,以上行重集合仅为举例,并不对该具体实施例构成限制。所述M个比特中的其余(M-M1)个比特通过极化子信道的可靠性确定,首先将所述M个比特中的M1个比特对应的极化子信道从可靠性排序中排除,再从所述排序中按照可靠性从低到高的顺序,选择可靠性较低的(M-M1)个子信道,则可靠性较低的(M-M1)个子信道对应的(M-M1)个比特即为所述M个比特中的其余(M-M1)个比特,其中M1小于M。首选,排除M1个比特对应的极化子信道的目的是如果直接从可靠性排序中选择(M-M1)个子信道,可能所述M1个比特对应的极化子信道与所述的(M-M1)个信道存在交集,这样最终选出的比特数量会小于M个。
可以理解,也可以基于行重确定M1个比特对应的极化子信道,这种情况下M1大于M。按照可靠性从低到高的顺序,在所述M1个极化子信道的基础上继续选择可靠度较低的M个,直到选出的极化子信道数量达到M个,则这M个极化子信道对应的比特即是步骤S403所述的M个比特。
确定dmin的方法和上述实施例中的方法相同,确定可靠性排序的方法也和上述实施例中的方法相同,不再赘述。
S404,对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
该步骤可以包括交织,成为DCRC。
S405(可选步骤),发送端对极化编码后的码块执行包括但不限于速率匹配、调制映射、模数变换、变频等中的部分或全部步骤。
S406,输出所述编码后的码字。
可选步骤在上述实施例中已经进行说明,在此不再赘述。
如图8所示是一定条件下本申请方案与传统级联方案之间误帧率FER的仿真对比曲线(在AWGN信道下,极化码的码率R为1/2,母码长度N为128,CRC码长为4),图中数据点为菱形的实线是传统的级联4个CRC校验比特的极化码的FER曲线,数据点为米星号的虚线是采用本申请级联方案的极化码的FER曲线。该方案按照编码矩阵的行重确定进行CRC编码的信息比特,S取2,其他条件不变;经过仿真实验验证,在AWGN信道下,采用本申请方案与传统的级联CRC码的极化码方案相比,整体性能更优,误帧率显著下降,在FER=10-2的情况下,性能提升0.4db。采用类似仿真实验,考虑极化子信道可靠度的方案(AWGN信道下,极化码的码率R为1/2,母码长度N为128,CRC码长为4,放置在可靠性较低的极化子信道的比特数t为48)与综合考虑编码矩阵行重和信道可靠度的方案(AWGN信道下,极化码的码率R为1/2,母码长度N为128,CRC码长为4,放置在可靠性较低的极化子信道的比特数t为48,S取2)均取得不错的性能结果。
本申请对于CRC长度较小的情况下,能取得更佳的性能。例如,可以考虑CRC长度小于或者等于预设阈值的情况下,采用本申请实施例提供的极化编码方法。
图9所示为本申请提供的一种编码装置900的结构示意图,编码装置900包括:
获取单元901,用于获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
CRC编码单元902,用于对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;
极化编码单元903,用于对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
输出单元904,用于输出所述编码后的码字。
可选的,所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。所述第一矩阵是指极化码的编码矩阵,一般来说,对于极化码,编码矩阵行重小的极化子信道可靠性低,通过编码矩阵的行重确定极化子信道的可靠性十分方便。
可选的,所述M个比特对应的M个行的行重小于或等于第一阈值。
可选的,所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。
可选的,所述第一阈值是根据所述极化码的最小码距确定的。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的,具体地,所述M个比特为放置所述K个比特的K个极化子信道中可靠性较低的M个极化子信道对应的M个比特的。针对信道可靠性低的比特进行CRC编码,信道可靠性高的比特直接映射到极化子信道上,从而降低了误帧率。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,确定所述M个比特的步骤包括:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M;
从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特,所述M1为正整数。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,确定所述M个比特的步骤包括:
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化子信道可靠性较低的M2个比特,M2大于或等于M,M2为正整数;
从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
可选的,按照表征可靠性的表格或者序列确定所述可靠性较低的M个极化子信道对应的M个比特,或者
按照表征可靠性的表格或者序列确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照容量(I(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照容量(I(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照Bhattacharyya参数(Z(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照Bhattacharyya参数(Z(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照错误概率(P(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照错误概率(P(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
如图10所示为本申请实施例提供的一种级联CRC码的极化码译码方法的基本流程图,该方法包括如下步骤:
S501、所述接收端对待译码信息进行串行抵消列表SCL译码,所述待译码信息包含K个待译码比特。
S502、对候选路径进行CRC校验,其中,CRC校验比特为L个,所述L个CRC校验比特用于校验所述K个待译码比特中的M个比特,M和L均为正整数,M小于K,确定CRC校验通过的候选路径作为译码结果,所述译码结果包括所述待译码信息的译码结果。
S503、输出所述待译码信息的译码结果。
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,第一矩阵为极化编码的编码矩阵;或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
可选的,所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。所述第一矩阵是指极化码的编码矩阵。
可选的,所述M个比特对应的M个行的行重小于或等于第一阈值。在一种可能的设计中,所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。在另一种可能的设计中,所述第一阈值是根据所述极化码的最小码距确定的。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的。在一种可能的设计中,所述M个比特为放置所述K个比特的K个极化子信道中可靠性较低的M个极化子信道对应的M个比特的。针对信道可靠性低的比特进行CRC编码,信道可靠性高的比特直接映射到极化子信道上,相比于同样CRC码长的传统级联方案降低了误帧率。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。在一种可能的设计中,确定所述M个比特的步骤包括:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M,所述M1为正整数;
从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。在一种可能的设计中,确定所述M个比特的步骤包括:
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化子信道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数;
从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
可选的,按照表征可靠性的表格或者序列确定所述可靠性较低的M个极化子信道对应的M个比特,或者
按照表征可靠性的表格或者序列确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照容量(I(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照容量(I(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照Bhattacharyya参数(Z(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照Bhattacharyya参数(Z(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照错误概率(P(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照错误概率(P(W))确定所述M1个比特的M1个极化信子道的可靠性排序。
图11所示为本申请提供的一种译码装置1100的结构示意图,编码装置1100包括:
译码单元1101,用于对待译码信息进行串行抵消列表SCL译码,所述待译码信息包含K个待译码比特;
CRC校验单元1102,用于对候选路径进行CRC校验,其中,CRC校验比特为L个,所述L个CRC校验比特用于校验所述K个比特中的M个比特,M和L均为正整数,M小于K,确定CRC校验通过的候选路径作为译码结果,所述译码结果包括所述待译码信息的译码结果;
输出单元1103,用于输出所述待译码信息的译码结果;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,第一矩阵为极化编码的编码矩阵;或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N。
可选的,所述M个比特对应的M个行的行重小于或等于第一阈值。在一种可能的设计中,所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。在另一种可能的设计中,所述第一阈值是根据所述极化码的最小码距确定的。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的。在一种可能的设计中,所述M个比特为放置所述K个比特的K个极化子信道中可靠性较低的M个极化子信道对应的M个比特的。针对信道可靠性低的比特进行CRC编码,信道可靠性高的比特直接映射到极化子信道上,相比于同样CRC码长的传统级联方案降低了误帧率。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。在一种可能的设计中,确定所述M个比特的步骤包括:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M,所述M1为正整数;
从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的。在一种可能的设计中,确定所述M个比特的步骤包括:
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化子信道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数;
从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
可选的,按照表征可靠性的表格或者序列确定所述可靠性较低的M个极化子信道对应的M个比特,或者
按照表征可靠性的表格或者序列确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照容量(I(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照容量(I(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照Bhattacharyya参数(Z(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照Bhattacharyya参数(Z(W))确定所述M1个比特的M1个极化子信道的可靠性排序。
可选的,按照错误概率(P(W))确定所述可靠性较低的M个极化子信道对应的M个比特,或者按照错误概率(P(W))确定所述M1个比特的M1个极化信子道的可靠性排序。
上述实施例所述的编码方法中的部分或者全部可以通过硬件来实现也可以通过软件来实现,当通过软件来实现时,如图12所示为本申请提供的另外一种编码装置1200的结构示意图,编码装置1200包括:
处理器1201,用于执行存储器1202或存储器1203或存储器1204中存储的程序,当程序被执行时,使得所述装置执行上述任一实施例所述的编码方法。
存储器1202或存储器1203或存储器1204存储的也可以是处理器执行编码方法过程中产生或使用的数据。例如,存储器是缓存。存储器可以是物理上独立的单元,也可以是云服务器上的存储空间或网络硬盘等。
可选的,所述存储器1202位于所述装置内。
可选的,所述存储器1203与所述处理器1201集成在一起。
可选的,所述存储器1204位于所述装置之外。
可选的,所述装置为基站或终端。
可选的,所述装置为芯片或集成电路。
处理器1201可以是中央处理器(central processing unit,CPU),网络处理器(network processor,NP)或者CPU和NP的组合。
处理器1201还可以是硬件芯片,可以是专用集成电路(application-specificintegrated circuit,ASIC),可编程逻辑器件(programmable logic device,PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device,CPLD),现场可编程逻辑门阵列(field-programmable gate array,FPGA),通用阵列逻辑(genericarray logic,GAL)或其任意组合。
本申请实施例中的存储器(或存储单元)可以包括易失性存储器(volatilememory),例如随机存取存储器(random-access memory,RAM);存储器也可以包括非易失性存储器(non-volatile memory),例如快闪存储器(flash memory),硬盘(hard diskdrive,HDD)或固态硬盘(solid-state drive,SSD)、云存储(cloud storage)、网络附接存储(NAS:network attached Storage)、网盘(network drive)等;存储器还可以包括上述种类的存储器的组合或者其他具有存储功能的任意形态的介质或产品。
可选的,所述装置为基站或终端。
可选的,所述装置为芯片或集成电路。
图13所示为本申请提供的一种芯片1300的结构示意图,芯片1300包括:
输入接口1301,用于获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
编码电路1302,用于对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;
编码电路1302,还用于对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,或者
所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
输出接口1303,用于输出所述编码后的码字。
可选的,所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。
可选的,所述M个比特对应的M个行的行重小于或等于第一阈值。
可选的,所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的,具体地,所述M个比特为放置所述K个比特的K个极化子信道中可靠性较低的M个极化子信道对应的M个比特的。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和第一矩阵的行重确定的,确定所述M个比特的步骤包括:
确定第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M;
从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特。
可选的,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和第一矩阵的行重确定的,确定所述M个比特的步骤包括:
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化子信道可靠性较低的M2个比特,M2大于或等于M;
从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
本申请实施例还提供了一种通信系统,该通信系统包网络设备和终端,所述网络设备或终端可以执行如上述实施例所述的编码方法。
本申请实施例还提供了一种无线设备,包括用于实施上述实施例中的编码装置和收发器,所述调制器用于调制经过处理的编码后的码字得到调制后的码字;所述收发器用于发送调制后的码字。
可选的,所述无线设备为终端或者网络设备。
上述实施例所述的译码方法中的部分或者全部可以通过硬件来实现也可以通过软件来实现,当通过软件来实现时,如图14所示为本申请提供的另外一种译码装置1400的结构示意图,译码装置1400包括:
处理器1401,用于执行存储器1402或存储器1403或存储器1404中存储的程序,当程序被执行时,使得所述装置执行上述任一实施例所述的译码方法。
存储器1402或存储器1403或存储器1404存储的也可以是处理器执行译码方法过程中产生或使用的数据。存储器可以是物理上独立的单元,也可以是云服务器上的存储空间或网络硬盘等。例如,存储器是缓存或云盘。
可选的,所述存储器1402位于所述装置内。
可选的,所述存储器1403与所述处理器1401集成在一起。
可选的,所述存储器1404位于所述装置之外。
可选的,所述装置为基站或终端。
可选的,所述装置为芯片或集成电路。
处理器1401可以是中央处理器(central processing unit,CPU),网络处理器(network processor,NP)或者CPU和NP的组合。
处理器1401还可以是硬件芯片,可以是专用集成电路(application-specificintegrated circuit,ASIC),可编程逻辑器件(programmable logic device,PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device,CPLD),现场可编程逻辑门阵列(field-programmable gate array,FPGA),通用阵列逻辑(genericarray logic,GAL)或其任意组合。
本申请实施例中的存储器(或存储单元)可以包括易失性存储器(volatilememory),例如随机存取存储器(random-access memory,RAM);存储器也可以包括非易失性存储器(non-volatile memory),例如快闪存储器(flash memory),硬盘(hard diskdrive,HDD)或固态硬盘(solid-state drive,SSD)、云存储(cloud storage)、网络附接存储(NAS:network attached Storage)、网盘(network drive)等;存储器还可以包括上述种类的存储器的组合或者其他具有存储功能的任意形态的介质或产品。
可选的,所述装置为基站或终端。
可选的,所述装置为芯片或集成电路。
本申请实施例还提供了一种通信系统,该通信系统包网络设备和终端,所述网络设备或终端可以执行如上述实施例所述译码的方法。
本申请实施例还提供了一种无线设备,包括用于实施上述实施例中的译码装置、解调器和收发器,所述收发器接收调制后的码字。所述解调器用于解调调制后的码字,得到待译码信息。
可选的,所述无线设备为终端或者网络设备。
本申请实施例还提供了一种计算机可读存储介质,其上存储有计算机程序指令,该计算机程序指令被计算机执行时实现上述任一实施例中的译码方法。
本申请实施例还提供了一种计算机程序产品,当其在计算机上运行时,使得所述计算机执行时实现上述任一实施例中的译码方法。
本申请实施例还提供了一种系统芯片,该系统芯片包括:处理单元和通信单元。该处理单元,例如可以是处理器。该通信单元例如可以是输入/输出接口、管脚或电路等。该处理单元可执行计算机指令,以使该通信装置内的芯片执行上述本申请实施例中提供的任一种的方法。
以上模块或单元的一个或多个可以软件、硬件或二者结合来实现。当以上任一模块或单元以软件实现的时候,所述软件以计算机程序指令的方式存在,并被存储在存储器中,处理器可以用于执行所述程序指令并实现以上方法流程。所述处理器可以包括但不限于以下至少一种:中央处理单元(central processing unit,CPU)、微处理器、数字信号处理器(DSP)、微控制器(microcontroller unit,MCU)、或人工智能处理器等各类运行软件的计算设备,每种计算设备可包括一个或多个用于执行软件指令以进行运算或处理的核。该处理器可以内置于SoC(片上系统)或专用集成电路(application specific integratedcircuit,ASIC),也可是一个独立的半导体芯片。该处理器内处理用于执行软件指令以进行运算或处理的核外,还可进一步包括必要的硬件加速器,如现场可编程门阵列(fieldprogrammable gate array,FPGA)、PLD(可编程逻辑器件)、或者实现专用逻辑运算的逻辑电路。
当以上模块或单元以硬件实现的时候,该硬件可以是CPU、微处理器、DSP、MCU、人工智能处理器、ASIC、SoC、FPGA、PLD、专用数字电路、硬件加速器或非集成的分立器件中的任一个或任一组合,其可以运行必要的软件或不依赖于软件以执行以上方法流程。
尽管结合具体特征及其实施例对本申请进行了描述,显而易见的,在不脱离本申请的精神和范围的情况下,可对其进行各种修改和组合。相应地,本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明,且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (17)
1.一种编码方法,其特征在于,包括:
获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
对所述K个比特中的M个比特进行循环冗余校验CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;
对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
输出所述编码后的码字;
其中,确定所述M个比特的步骤包括:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M,所述M1为正整数;从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特;或者,
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化信子道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数;从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
2.根据权利要求1所述的方法,其特征在于,
所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。
3.根据权利要求2所述的方法,其特征在于,
所述M个比特对应的M个行的行重小于或等于第一阈值。
4.根据权利要求3所述的方法,其特征在于,
所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。
5.根据权利要求1所述的方法,其特征在于,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的,具体地,
所述M个比特是基于放置所述K个比特的K个极化子信道中,可靠性较低的M个极化子信道对应的M个比特确定的。
6.一种编码装置,其特征在于,包括:
获取单元,用于获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
CRC编码单元,用于对所述K个比特中的M个比特进行CRC编码,得到L个CRC校验比特,M和L均为正整数,M小于K;
极化编码单元,用于对所述K个比特和所述L个CRC校验比特进行极化编码,得到长度为N的编码后的码字,所述极化编码的编码矩阵为第一矩阵;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
输出单元,用于输出所述编码后的码字;
其中,所述极化编码单元用于根据以下步骤确定所述M个比特:
确定所述第一矩阵的行重小于或等于第一阈值对应的M1个比特,所述M1大于或等于M,所述M1为正整数;从所述M1个比特中确定M个比特,所述M个比特为所述M1个比特中对应极化子信道可靠性较低的M个比特;或者,
从所述K个比特中确定M2个比特,所述M2个比特为所述K个比特中对应的极化信子道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数;从所述M2个比特中确定M个比特,所述M个比特对应的M行的行重小于或等于第二阈值。
7.根据权利要求6所述的装置,其特征在于,
所述M个比特是基于所述第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,所述M个比特为所述K行中或者(K+L)行中行重较小的M个行对应的比特。
8.根据权利要求7所述的装置,其特征在于,
所述M个比特对应的M个行的行重小于或等于第一阈值。
9.根据权利要求8所述的装置,其特征在于,
所述第一阈值大于或等于所述K个比特对应的所述K行的行重中的最小值。
10.根据权利要求6所述的装置,其特征在于,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性确定的,具体地,
所述M个比特为基于放置所述K个比特的K个极化子信道中,可靠性较低的M个极化子信道对应的M个比特确定的。
11.一种编码装置,其特征在于,包括:
处理器,用于执行存储器中存储的程序,当程序被执行时,使得所述装置执行如权利要求1-5任一项所述的方法。
12.如权利要求11所述的装置,其特征在于,所述存储器位于所述装置之外。
13.一种计算机可读存储介质,其特征在于,包括计算机程序指令,当其在计算机上运行时,使得所述计算机执行如权利要求1-5中任意一项所述的极化编码方法。
14.一种包含指令的计算机程序产品,其特征在于,当其在计算机上运行时,使得所述计算机执行如权利要求1-5中任意一项所述的极化编码方法。
15.一种编码装置,其特征在于,包括:
输入接口,用于获取长度为K的比特序列,所述比特序列包括K个比特,K为正整数;
编码电路,用于执行权利要求1-5任意一项方法中除获取和输出以外的步骤;
输出接口,用于输出所述编码后的码字。
16.一种译码方法,其特征在于,包括:
对待译码信息进行串行抵消列表SCL译码,所述待译码信息包含K个待译码比特;
对候选路径进行CRC校验,其中,CRC校验比特为L个,所述L个CRC校验比特用于校验所述K个待译码比特中的M个比特,M和L均为正整数,M小于K,确定CRC校验通过的候选路径作为译码结果,所述译码结果包括所述待译码信息的译码结果;
输出所述待译码信息的译码结果;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
其中,所述M个比特为M1个比特中对应极化子信道可靠性较低的M个比特,所述M1个比特对应的第一矩阵的行重小于或等于第一阈值,所述M1大于或等于M,所述M1为正整数;或者,
所述M个比特为M2个比特中对应的M行的行重小于或等于第二阈值,所述M2个比特为所述K个比特中对应的极化信子道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数。
17.一种译码装置,其特征在于,包括:
译码单元,用于对待译码信息进行串行抵消列表SCL译码,所述待译码信息包含K个待译码比特;
CRC校验单元,用于对候选路径进行CRC校验,其中,CRC校验比特为L个,所述L个CRC校验比特用于校验所述K个比特中的M个比特,M和L均为正整数,M小于K,确定CRC校验通过的候选路径作为译码结果,所述译码结果包括所述待译码信息的译码结果;
输出单元,用于输出所述待译码信息的译码结果;
其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和第一矩阵中对应放置所述K个比特的所述K个极化子信道的K行的行重确定的,N为2的正整数次幂,K小于或等于N,L小于N,(K+L)小于或等于N;
其中,所述M个比特为M1个比特中对应极化子信道可靠性较低的M个比特,所述M1个比特对应的第一矩阵的行重小于或等于第一阈值,所述M1大于或等于M,所述M1为正整数;或者,
所述M个比特为M2个比特中对应的M行的行重小于或等于第二阈值,所述M2个比特为所述K个比特中对应的极化信子道可靠性较低的M2个比特,M2大于或等于M,所述M2为正整数。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910042371.9A CN111446969B (zh) | 2019-01-17 | 2019-01-17 | 一种级联crc码的极化码编码方法及装置 |
PCT/CN2019/127792 WO2020147526A1 (zh) | 2019-01-17 | 2019-12-24 | 一种级联crc码的极化码编码方法及装置 |
EP19910624.6A EP3852274A4 (en) | 2019-01-17 | 2019-12-24 | METHOD AND DEVICE FOR CODING POLAR CODES FOR CRC CODE CHAIN |
US17/322,451 US11558068B2 (en) | 2019-01-17 | 2021-05-17 | Method and apparatus for encoding polar code concatenated with CRC code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910042371.9A CN111446969B (zh) | 2019-01-17 | 2019-01-17 | 一种级联crc码的极化码编码方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111446969A CN111446969A (zh) | 2020-07-24 |
CN111446969B true CN111446969B (zh) | 2023-10-20 |
Family
ID=71614032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910042371.9A Active CN111446969B (zh) | 2019-01-17 | 2019-01-17 | 一种级联crc码的极化码编码方法及装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11558068B2 (zh) |
EP (1) | EP3852274A4 (zh) |
CN (1) | CN111446969B (zh) |
WO (1) | WO2020147526A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110727633A (zh) * | 2019-09-17 | 2020-01-24 | 广东高云半导体科技股份有限公司 | 基于SoC FPGA的边缘人工智能计算系统构架 |
CN113438023B (zh) * | 2021-06-18 | 2022-08-05 | 重庆理工大学 | 一种自由空间光通信中极化码级联编码方法及装置 |
EP4177900A3 (en) | 2021-10-12 | 2023-07-26 | Purecodon (Hong Kong) Biopharma Limited | Levenshtein distance-based ires screening method and polynucleotide screened based on same |
CN115086684B (zh) * | 2022-08-22 | 2022-11-18 | 中科金勃信(山东)科技有限公司 | 一种基于crc的图像压缩方法、系统及介质 |
CN118138189A (zh) * | 2022-12-02 | 2024-06-04 | 华为技术有限公司 | 编码方法、译码方法以及通信装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108540141A (zh) * | 2017-03-02 | 2018-09-14 | 华为技术有限公司 | Polar码编译码方法及装置 |
CN109120376A (zh) * | 2018-06-30 | 2019-01-01 | 中国人民解放军陆军工程大学 | 基于极化码级联的低复杂度crc设计方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101951663B1 (ko) * | 2012-12-14 | 2019-02-25 | 삼성전자주식회사 | Crc 부호와 극 부호에 의한 부호화 방법 및 장치 |
US9917675B2 (en) * | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10637607B2 (en) * | 2016-09-15 | 2020-04-28 | Huawei Technologies Co., Ltd. | Method and apparatus for encoding data using a polar code |
US10075197B1 (en) * | 2017-03-07 | 2018-09-11 | Lg Electronics Inc. | Method and apparatus for transmitting hamming weight and codeword |
WO2019000190A1 (en) * | 2017-06-26 | 2019-01-03 | Nokia Technologies Oy | CRC AND POLAR CODE TRANSMISSION SCHEME |
CN109150383B (zh) | 2017-06-27 | 2021-08-27 | 华为技术有限公司 | 一种Polar码的编码方法及装置 |
CN111448763B (zh) * | 2017-10-10 | 2023-10-10 | 瑞典爱立信有限公司 | 用于极化码的简单奇偶校验比特计算 |
US11956077B2 (en) * | 2018-08-30 | 2024-04-09 | Lg Electronics Inc. | Method and device for performing channel coding on basis of polar coding in wireless communication system |
-
2019
- 2019-01-17 CN CN201910042371.9A patent/CN111446969B/zh active Active
- 2019-12-24 EP EP19910624.6A patent/EP3852274A4/en active Pending
- 2019-12-24 WO PCT/CN2019/127792 patent/WO2020147526A1/zh unknown
-
2021
- 2021-05-17 US US17/322,451 patent/US11558068B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108540141A (zh) * | 2017-03-02 | 2018-09-14 | 华为技术有限公司 | Polar码编译码方法及装置 |
CN109120376A (zh) * | 2018-06-30 | 2019-01-01 | 中国人民解放军陆军工程大学 | 基于极化码级联的低复杂度crc设计方法 |
Non-Patent Citations (1)
Title |
---|
GUIPING LI ET AL.Low complexity successive cancellation list decoding of CRC-aided polar codes .《ICIC EXPRESS LETTERS》.2014,第3307-3314页. * |
Also Published As
Publication number | Publication date |
---|---|
US11558068B2 (en) | 2023-01-17 |
CN111446969A (zh) | 2020-07-24 |
WO2020147526A1 (zh) | 2020-07-23 |
EP3852274A4 (en) | 2021-12-22 |
US20210273658A1 (en) | 2021-09-02 |
EP3852274A1 (en) | 2021-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111446969B (zh) | 一种级联crc码的极化码编码方法及装置 | |
CN109600194B (zh) | Polar编码方法和编码装置、译码方法和译码装置 | |
CN107342845B (zh) | 一种速率匹配的方法和装置 | |
KR102378324B1 (ko) | 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치 | |
CN110166167B (zh) | 编码的方法、译码的方法、编码设备和译码设备 | |
CN108282259B (zh) | 一种编码方法及装置 | |
CN107659381B (zh) | 编译码方法及装置 | |
CN108365850B (zh) | 编码方法、编码装置和通信装置 | |
US11936402B2 (en) | Puncturing of polar codes with complementary sequences | |
KR20200015779A (ko) | 폴라 코딩 방법 및 장치 | |
WO2020098461A1 (zh) | Polar码编码方法及装置 | |
CN109802713B (zh) | 信道状态信息csi编码方法及装置、存储介质和处理器 | |
EP3910827B1 (en) | Polar coding and decoding method and apparatus | |
US20230113448A1 (en) | Polar code rate matching method and apparatus | |
CN108390739B (zh) | 数据处理的方法和装置 | |
WO2019042370A1 (zh) | 数据传输方法及装置 | |
CN115529105A (zh) | 一种网络编码方法及装置 | |
US11296724B2 (en) | Encoding method and apparatus | |
US10999009B2 (en) | Channel encoding method and apparatus in wireless communications | |
US20230208442A1 (en) | Encoding method and apparatus | |
WO2023226690A1 (zh) | 一种编码、译码方法及装置 | |
WO2022007621A1 (zh) | 一种Polar码编解码方法及装置 | |
CN109474377B (zh) | 编译码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |