JP6902062B2 - 適応層を形成するのに用いる装置及びそれを用いた方法 - Google Patents

適応層を形成するのに用いる装置及びそれを用いた方法 Download PDF

Info

Publication number
JP6902062B2
JP6902062B2 JP2019045145A JP2019045145A JP6902062B2 JP 6902062 B2 JP6902062 B2 JP 6902062B2 JP 2019045145 A JP2019045145 A JP 2019045145A JP 2019045145 A JP2019045145 A JP 2019045145A JP 6902062 B2 JP6902062 B2 JP 6902062B2
Authority
JP
Japan
Prior art keywords
substrate
pattern layer
layer
pattern
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019045145A
Other languages
English (en)
Other versions
JP2019176139A (ja
Inventor
チェララ アンシュマン
チェララ アンシュマン
ヨハネス マイスル マリオ
ヨハネス マイスル マリオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2019176139A publication Critical patent/JP2019176139A/ja
Application granted granted Critical
Publication of JP6902062B2 publication Critical patent/JP6902062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本開示は、装置に関し、より詳細には、適応層を形成するのに用いられる装置に関する。
リソグラフィ装置及びプロセスは、電子デバイスの製造において、半導体基板上にナノスケールのパターンを形成するのに有用である。そのような装置及びプロセスは、液体ドロップレットディスペンスなどの技術を用いて、成形可能な材料、例えば、樹脂又はレジストなどの重合可能な材料を基板上に堆積させる液体ディスペンスシステムの使用を含むことができる。ディスペンスされた材料は、所望のパターンフィーチャを有するインプリントテンプレート（又はモールド）と接触し、次いで、固化し、基板上にパターン層を形成する。テンプレートフィーチャ充填率及び関連する欠陥は、一部分において、テンプレートパターンフィーチャ密度及び配向、及び、液体ドロップレットピッチを含むドロップレットパターン配置に依存する。
現在の水準でパターンレジスト層を形成する場合、パターンレジスト層は、前のパターン層に対して適切に重ね合わせる必要がある。前のパターン層は、光リソグラフィ、インプリントリソグラフィ又は別のパターニング技術を用いて形成されていてもよい。層の間のずれは、オーバーレイ誤差と称される。リソグラフィ装置のいずれの部分の非常に小さいずれでさえも、現在及び前のパターニング水準で形成されたフィーチャの非常に小さい寸法に起因して、重大なオーバーレイ誤差をもたらす。
１つの側面において、装置は、第１基板チャック及び第２基板チャックに関連する平坦度プロファイルの差に少なくとも部分的に基づいて、現在の基板上に形成すべき適応層に対応する情報を生成する論理素子を有する。
実施形態において、平坦度プロファイルの差は、少なくとも部分的に、前の基板上の第１パターン層と第２パターン層との間のロー（ｒａｗ）オーバーレイ誤差に基づき、第１パターン層は、第１基板チャックを用いてパターン化され、第２パターン層は、第２基板チャックを用いてパターン化されている。
特定の実施形態において、論理素子は、更に、第１パターン層と第２パターン層との間の位置ずれ（ｍｉｓａｌｉｇｎｍｅｎｔ）に対応するアライメント寄与（ａｌｉｇｎｍｅｎｔ ｃｏｎｔｒｉｂｕｔｉｏｎ）を除去する。
別の特定の実施形態において、論理素子は、更に、第１パターン層を形成するのに用いた第１インプリントテンプレート、第２パターン層を形成するのに用いた第２インプリントテンプレート又は第１及び第２インプリントテンプレートに関連するインプリントディストーションに対応するインプリントディストーション寄与を除去する。
更に別の特定の実施形態において、論理素子は、更に、平均場シグネチャを除去する。
更なる特定の実施形態において、論理素子は、更に、第１及び第２基板チャックに関連する平坦度誘導ディストーション寄与を除去する。
別の実施形態において、論理素子は、更に、前の基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差を計測し、第１パターン層は、第１基板チャックを用いてパターン化され、第２パターン層は、第２基板チャックを用いてパターン化され、第１パターン層と第２パターン層との間の位置ずれに対応するアライメント寄与を除去し、第１パターン層を形成するのに用いた第１インプリントテンプレート、第２パターン層を形成するのに用いた第２インプリントテンプレート又は第１及び第２インプリントテンプレートに関連するインプリントディストーションディストーションに対応するインプリントディストーション寄与を除去し、第２基板チャックに関連する平坦度誘導ディストーション寄与を除去する。
特定の実施形態において、論理素子は、更に、平均場シグネチャを除去する。
更なる実施形態において、適応層に対応する情報は、適応層に関連する液体ドロップレットパターンを含む。
別の側面において、方法は、第１基板チャック及び第２基板チャックに関連する平坦度プロファイルの差を決定し、現在の基板上に適応層を形成し、適応層は、平坦度プロファイルの差の逆関数である厚さプロファイルを有する。
実施形態において、平坦度プロファイルの差を決定することは、前の基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差を計測することを有し、第１パターン層は、第１基板チャックを用いてパターン化され、第２パターン層は、第２基板チャックを用いてパターン化されている。
特定の実施形態において、平坦度プロファイルの差を決定することは、更に、第１パターン層と第２パターン層との間の位置ずれに対応するアライメント寄与を除去することを有する。
別の特定の実施形態において、平坦度プロファイルの差を決定することは、更に、第１パターン層を形成するのに用いた第１インプリントテンプレート、第２パターン層を形成するのに用いた第２インプリントテンプレート又は第１及び第２インプリントテンプレートに関連するインプリントディストーションに対応するインプリントディストーション寄与を除去することを有する。
更なる特定の実施形態において、平坦度プロファイルの差を決定することは、更に、平均場シグネチャを除去することを有する。
より特定の実施形態において、平坦度プロファイルの差を決定することは、更に、第１パターン層を形成するのに用いた第１インプリントテンプレート、第２パターン層を形成するのに用いた第２インプリントテンプレート又は第１及び第２インプリントテンプレートに関連する平均場シグネチャを決定することを有する。
別の特定の実施形態において、平坦度プロファイルの差を決定することは、更に、第１及び第２基板チャックに関連する平坦度誘導ディストーション寄与を除去することを有する。
より特定の実施形態において、方法は、更に、第１及び第２基板チャックの平坦度プロファイルの差に起因するディストーションを推定することを有し、推定されたディストーションは、平坦度誘導ディストーション寄与に対応する。
別の実施形態において、平坦度プロファイルの差を決定することは、前の基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差を計測することと、第１パターン層は、第１基板チャックを用いてパターン化され、第２パターン層は、第２基板チャックを用いてパターン化され、第１及び第２パターン層の間の位置ずれに対応するアライメント寄与を除去することと、第１パターン層を形成するのに用いた第１インプリントテンプレート、第２パターン層を形成するのに用いた第２インプリントテンプレート又は第１及び第２インプリントテンプレートに関連するインプリントディストーションに対応するインプリントディストーション寄与を除去することと、第１及び第２基板チャックの平坦度プロファイルの差に起因するディストーションを推定することと、を有する。
特定の実施形態において、平坦度プロファイルの差を決定することは、更に、平均場シグネチャを除去することを有する。
更なる実施形態において、方法は、更に、適応層及び現在の基板上に成形可能な材料を形成することと、成形可能な材料をインプリントテンプレートと接触させることと、パターンレジスト層を形成するために、成形可能な材料を硬化させることと、を有する。
実施形態は、例として示され、添付の図面に限定されない。
図１は、例示的な装置の側面図の説明図を含む。 図２は、パターン層を形成した後の図１に示す基板の断面図の説明図を含む。 図３は、異なる基板チャックを用いて形成された２つのパターン層の間のローオーバーレイ誤差から開始するときの適応層の厚さプロファイルを決定するためのフローチャートを含む。 図４は、前の基板上の２つの異なるパターン層の間のローオーバーレイ誤差を示すプロットの説明図を含む。 図５は、ローオーバーレイ誤差に対するアライメント及びディストーション寄与を除去した後の図４のプロットの説明図を含む。 図６は、平均場シグネチャのプロットの説明図を含む。 図７は、平均場シグネチャ寄与を除去した後の図５のプロットの説明図を含む。 図８は、図７のプロットにおける平坦度プロファイルの差に起因する推定されたディストーションの説明図を含む。 図９は、平坦度プロファイルの例示的な差、及び、平坦度プロファイルに起因して誘導される面内ディストーションの説明図を含む。 図１０は、平坦度プロファイルの例示的な差、及び、平坦度プロファイルに起因して誘導される面内ディストーションの説明図を含む。 図１１は、現在の基板上に適応層及びパターンレジスト層を形成するためのフローチャートを含む。 図１２は、基板チャック、現在の基板、適応層、パターンレジスト層及びテンプレートの一部の断面図の説明図を含む。 当業者は、図面における要素が単純、且つ、明確さのために図示され、必ずしも一定の縮尺で描かれていないことを理解する。例えば、図面における幾つかの要素の寸法は、発明の実施形態の理解を向上させるのを助けるために、その他の要素に対して誇張されていることがある。
図面と組み合わされた以下の説明は、ここに開示される教示を理解するのをアシストするために提供される。以下の議論は、教示の特定の実現及び実施形態にフォーカスされるであろう。このフォーカスは、教示を説明するのをアシストするために提供され、教示の範囲又は適用性を限定するものとして解釈されるべきではない。
他に定義されない限り、ここで使用される全ての技術的及び科学的タームは、この発明が属する技術分野の当業者によって一般的に理解されるのと同一の意味を有する。材料、方法及び例は、一例にすぎず、限定することを意図するものではない。ここに記載されていない範囲で、特定の材料及びプロセス行為に関する多くの詳細は、従来通りであり、インプリント及びリソグラフィ分野内の教科書及びその他のソースで見出すことができる。
ここに記載されるような実施形態は、オーバーレイ誤差に関して異なる基板チャックの間の平坦度プロファイルの差の影響を低減するのに有用である。２つの基板チャックの平坦度プロファイルの差に関するデータは、適応層の厚さプロファイルを決定するために用いられる。実施形態において、前の基板は、２つの異なるパターン層を有することができ、パターン層の一方は、他方に対して位置合わせされ、パターン層は、異なる基板チャック上で処理される。ローオーバーレイ誤差は決定され、平坦度プロファイルの差が決定されるまで、ローオーバーレイ誤差に対する種々の寄与が除去される。パターン層が形成された後、下層のパターン層に位置合わせされるパターンレジスト層が形成される前に、適応層は、現在の基板上に形成される。適応層は、基板チャックの平坦度プロファイルの差の逆関数である厚さプロファイルを有することができる。適応層は、基板チャックの平坦度プロファイルの差に起因する影響に対抗するのを助けることができる。従って、パターンレジスト層は、オーバーレイ誤差を少なくして、以前に形成されたパターン層に形成及び位置合わせされる。
装置及び方法に関する詳細は、図面と併せてこの明細書を読んだ後に、よく理解される。以下の説明は、実施形態を説明することを意図し、添付の請求項で定義される本発明の範囲を限定することを意図していない。
図１を参照するに、ここに記載される実施形態における装置１０は、基板１２の上にレリーフパターンを形成するのに用いられる。基板１２は、基板チャック１４に結合されてもよい。図示するように、基板チャック１４は、真空チャックであるが、その他の実施形態において、基板チャック１４は、真空、ピン型、溝型、静電式、電磁式などを含む任意のチャックであってもよい。基板１２及び基板チャック１４は、更に、ステージ１６によって支持される。ステージ１６は、Ｘ、Ｙ又はＺ方向に沿って並進又は回転運動を提供する。ステージ１６、基板１２及び基板チャック１４は、ベース（不図示）の上に配置されてもよい。
基板１２から離間しているのは、テンプレート１８である。テンプレート１８は、第１面及び第２面を有する本体を含み、一方の面は、そこから基板１２に向かって延在するモールド２０を有する。モールド２０は、時々、メサと称される。実施形態において、テンプレート１８は、モールド２０をなくして形成することができる。
テンプレート１８、モールド２０又は両方は、石英ガラス、石英、シリコン、有機ポリマー、シロキサンポリマー、ホウケイ酸ガラス、フルオロカーボンポリマー、金属、硬化サファイア、その他の同様な材料又はそれらの任意の組み合わせを含む、そのような材料から形成されてもよい。テンプレート１８及びモールド２０は、一体成形の構造を含むことができる。また、テンプレート１８及びモールド２０は、互いに結合された別々の構成要素を含むことができる。図示するように、モールド２０のインプリント面２２は、離間した凹部２４及び凸部２６によって定義されるフィーチャを含む。インプリント面２２は、基板１２の上に形成すべきパターンの基礎を形成する任意のオリジナルパターンを定義してもよい。別の実施形態において、インプリント面２２は、ブランクであり、即ち、インプリント面２２は、凹部又は凸部を全く有していない。
テンプレート１８は、チャック２８に結合される。チャック２８は、真空、ピン型、溝型、静電式、電磁式又は別の同様なチャック型として構成することができる。実施形態において、チャック２８は、チャック２８又はヘッド３０がテンプレート１８の移動を容易にすることができるように、ヘッド３０に結合されてもよい。
装置１０は、更に、基板１２の上に成形可能な材料３４を堆積させるのに用いられる液体ディスペンスシステム３２を含む。例えば、成形可能な材料３４は、樹脂などの重合可能な材料を含むことができる。成形可能な材料３４は、ドロップレットディスペンス、スピンコーティング、ディップコーティング、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、薄膜堆積、厚膜堆積又はそれらの組み合わせなどの技術を用いて、１つ以上の層で基板１２の上に配置することができる。成形可能な材料３４は、設計検討に応じて、所望の体積がモールド２０と基板１２との間に定義される前又は後に、基板１２の上にディスペンスされる。例えば、成形可能な材料３４は、紫外線、熱などを用いて硬化することができるモノマー混合物を含むことができる。
装置１０は、更に、パス４２に沿ってダイレクトエネルギー４０に結合されたエネルギーソース３８を含むことができる。ヘッド３０及びステージ１６は、パス４２に重ね合わせて、テンプレート１８及び基板１２を配置させることができる。装置１０は、ステージ１６、ヘッド３０、液体ディスペンスシステム３２又はソース３８と通信する論理素子５４によって調整され、メモリ５６に随意に記憶されたコンピュータ読み取り可能なプログラム上で動作してもよい。論理素子５４は、プロセッサ（例えば、マイクロプロセッサ又はマイクロコントローラの中央処理装置）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）などであってもよい。プロセッサ、ＦＰＧＡ又はＡＳＩＣは、装置内にある。別の実施形態（不図示）において、論路素子は、装置１０の外部のコンピュータであり、装置１０に双方向で結合される。
特定の側面において、論理素子５４は、ここに記載される方法の１つ以上の動作を実行するために、装置１０の別の構成要素に命令を実行又は提供するように構成される。例えば、論理素子５４は、第１基板チャック及び第２基板チャックに関連する平坦度プロファイルの差に少なくとも部分的に基づいて、現在の基板の上に形成すべき適応層に対応する情報を生成するために、１つ以上の論理演算を実行するように構成される。平坦度プロファイルの差は、少なくとも部分的に、前の基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差に基づくことができ、第１パターン層は、第１基板チャックを用いてパターン化され、第２パターン層は、第２基板チャックを用いてパターン化されている。
論理素子５４は、前の基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差を計測するために、１つ以上の論理演算を実行するように構成され、第１パターン層は、第１基板チャックを用いてパターン化され、第２パターン層は、第２基板チャックを用いてパターン化されている。第１パターン層は、光リソグラフィ又はインプリントリソグラフィなどの任意の適切なリソグラフィパターニング技術を用いて形成されていてもよい。また、そのようなオーバーレイ誤差情報は、計測ツールによって提供されてもよい。
別の側面において、論理素子５４は、第１及び第２パターン層の間の位置ずれに対応するアライメント寄与を除去するために、１つ以上の論理演算を実行するように構成される。更に、論理素子５４は、第１パターン層を形成するのに用いた第１インプリントテンプレート、第２パターン層を形成するのに用いた第２インプリントテンプレート又は第１及び第２インプリントテンプレートに関連するインプリントディストーションに対応するインプリントディストーション寄与を除去するために、１つ以上の論理演算を実行するように構成される。更に別の側面において、論路素子５４は、更に、平均場シグネチャを除去し、基板チャックの平坦度プロファイルの差に起因するディストーションを推定するために、１つ以上の論理演算を実行するように構成される。
適切な厚さを有する適応層を形成するために情報を生成する方法に関する更なる詳細は、この明細書において後述される。次の数段落における説明は、インプリントリソグラフィ技術を用いてパターン層を形成する装置１０及びその使用に対処する。
図１及び図２を参照するに、実施形態において、ヘッド３０、ステージ１６又はヘッド３０及びステージ１６の両方は、成形可能な材料３４によって充填される所望の体積をその間に定義するために、モールド２０と基板１２との間の距離を変化させる。例えば、ヘッド３０は、モールド２０が基板１２の上の成形可能な材料３４に接触するように、テンプレート１８に力を与えることができる。所望の体積が成形可能な材料３４で充填された後、ソース３８は、エネルギー４０、例えば、紫外線放射を生成し、基板１２の上にパターン層４６を定義するために、成形可能な材料３６を凝固又は架橋させる。パターン層４６は、基板１２の表面４４の形状に一致する下面と、インプリント面２２の形状に一致する上面と、を有する。図２に示すように、パターン層４６は、凸部５０及び凹部５２として示されるフィーチャを含み、凸部５０は、厚さｔ１を有し、凹部５２は、残膜厚（ＲＬＴ）である、厚さｔ２を有する残留層４８に対応する。
成形可能な材料３４に対してドロップレットディスペンス方法を用いる場合、インプリント動作は、一般的に、（１）基板１２と液体ディスペンスシステム３２の液体ディスペンスポートとを互いに相対的に移動させることと、（２）液体ドロップレットパターンで、基板１２の表面上に成形可能な材料３４の液体ドロップレットをディスペンス（堆積）することと、（３）液体が広がり、インプリント面２２のトポグラフィを充填するように、テンプレート１８のインプリント面２２を液体ドロップレットに接触させることと、（４）成形可能な材料３４を凝固（例えば、光硬化又は熱硬化）させることと、（５）基板１２からテンプレート１８を引き離し、基板表面上に成形可能な材料３４のパターン層４６を残すことと、を含み、パターン層４６は、インプリントパターン２２のレリーフ像を有する。
パターン層４６の形成は、概念的に、比較的簡単であるものの、パターン層４６は、特に小さい寸法を考慮すると、テンプレート１８と基板１２との間の直接接触を回避し、装置１０の高スループットを望むことから、形成するのが著しく困難である。パターン層４６の形成は、それが以前に形成されたパターン層に位置合わせされる必要があるとき、更により困難である。理論的には、基板チャックは、完全に平坦であるべきである。実際には、小さなずれが発生し、オーバーレイ誤差の一因となる。例えば、基板チャックのピンなどの孤立した又は相対的に狭いフィーチャは、基板チャックのポリッシング又はエッチングの間のディッシング（ｄｉｓｈｉｎｇ）又はその他の影響に起因して、ランドなどのより高密度にされた又は相対的に広いフィーチャと比較して、僅かに低い高度に位置する。更に、２つの基板チャックは、完全に同一ではないため、異なる基板チャックの間の平坦度プロファイルに幾らかの差が生じる。異なる基板チャックの間の平坦度プロファイルの差に対抗するために、適応層が形成される。
２つの基板チャックの間には、製造技術が同一であるにもかかわらず、差がある。例えば、ランドの上面及び構造は、異なるポリッシングパッドで研磨されてもよい。同一のポリッシングパッドが用いられる場合であっても、ポリッシングパッドは、第２基板チャックを研磨するとき、第１基板チャックと比較して、より摩耗する可能性がある。ポリッシングツールと基板チャックとの間のポリッシングスラリー、ダウンフォース圧力、回転運動、軌道運動又はそれらの任意の組み合わせは、非常に類似しているが、同一ではない。これらの差は、オーバーレイ誤差に寄与する。後述するように、基板チャックの間の平坦度プロファイルの差を決定することができ、かかる差に対抗するように、適応層が形成される。
一般的に、特定の基板に対するオーバーレイ誤差は、多数の変数によって影響を受ける。第１基板チャックは、層０パターンをプリントするために用いられ、第２基板チャックは、層１パターンをプリントするために用いられる。全体的に、基板１２、装置１０及びプロセスは、前の基板上の２つのパターン層の間のオーバーレイ誤差に寄与する。非限定的な実施形態において、パターン層は、フィールド絶縁層とゲート層、ゲート層とコンタクト層、又は、層の別の組み合わせであってもよい。実施形態において、ゲート層は、フィールド絶縁層に対して位置合わせされてもよく、コンタクト層は、ゲート層又はフィールド絶縁層に対して位置合わせされてもよい。ローオーバーレイ誤差データは、決定され、その後、ローオーバーレイ誤差データに対する既知の寄与は、基板チャックの平坦度プロファイルの差のみが残存するように、ローオーバーレイ誤差データから除去される。
現在の基板は、光又はインプリントリソグラフィを用いて形成されたパターン層の１つを有し、パターンレジスト層は、パターン層上に形成されることになる。レジスト層を形成する前に、適応層が形成される。適応層は、平坦度プロファイルの差の逆関数である厚さプロファイルを有する。レジスト層は、適応層上に形成される。
異なる基板チャックの間の平坦度プロファイルの差を決定することから取得される情報から生成される適応層を用いて物品を製造することに関する詳細に対処する前に、異なる基板チャックの間の平坦度プロファイルの差を決定する方法に関する更なる詳細が説明される。
図３は、半導体基板上にナノスケールパターンを形成する間に用いられる基板チャックの平坦度プロファイルの差を取得する方法のためのプロセスフローを含む。図３に関して説明される方法を用いて生成された情報は、２つの異なる基板チャックを用いて同一の基板上にインプリントされた２つの異なる層から取得することができる。ブロック３０２で開始して、方法は、前の基板上のパターン層の間のローオーバーレイ誤差データを計測することを含む。特定の側面において、ローオーバーレイ誤差データは、基板の種々のプリントフィールド内の面内誤差の量を含む。ローオーバーレイ誤差データは、アライメント寄与、ディストーション寄与、平均場シグネチャ寄与、平坦度誘導ディストーション寄与、ローオーバーレイ誤差に対するその他の寄与、又は、それらの組み合わせも含む。
図４は、前の基板上の２つの異なるパターン層の間のローオーバーレイ誤差を表すプロット５００の説明図を示す。図４に示すプロット５００は、縦座標５０２と、横座標５０４と、縦座標５０２及び横座標５０４に対してプロットされた個々のフィールド５０６と、を含む。プロット５００内の各フィールド５０６は、前の基板上のフィールドを表し、基板の個々のフィールド内の面内誤差の量を含む。図４は、４つのフィールドを含む。基板は、１００の近傍又は超えるフィールドなどのより多くのフィールドを有することができる。この明細書を読んだ後、当業者は、ここでの教示を基板全体に対して用いることができる。特定の側面において、各フィールド内の面内誤差の量は、オーバーレイ計測マーク５１０で計測される誤差としてプロットすることができる。オーバーレイ計測マークの非限定的な例は、ＫＬＡアーチャーマークを含む。
図３を参照するに、ブロック３２２において、方法は、ローオーバーレイ誤差から、第１及び第２パターン層の間の位置ずれに対応するアライメント寄与を除去することを含む。オーバーレイ誤差データに対するアライメント寄与は、２つのパターン層、例えば、第１パターン層と第２パターン層（即ち、層０と層１）の間のアライメントディストーションデータに基づくことができる。特定の実施形態において、第２パターン層は、第１パターン層に対して位置合わせされる。また、ブロック３２４において、方法は、ローオーバーレイ誤差から、ディストーション寄与を除去することを含む。ディストーションは、主に、プロセスの物理的本質に起因する。図５は、図４において導入されたプロット５００の説明図を含むが、アライメント及びディストーション寄与が除去されている。
方法の説明に戻って、ブロック３２６において、方法は、ローオーバーレイ誤差データから、平均場シグネチャを除去することを含む。特定の側面において、方法のこの動作は、随意的である。平均場シグネチャは、全てのフィールドにわたって平均化された反復誤差に対応する。図６は、平均場シグネチャプロット７００の説明図を含む。平均場シグネチャプロット７００は、縦座標７０２と、横座標７０４と、を含む。平均場シグネチャプロット７００は、基板の全てのフィールドにおいて繰り返される誤差を表す複数のオーバーレイ計測マーク７０６を含む。
図７は、図４で導入され、図５で更新されたプロット５００の別の説明図を含むが、（図５に示すように）以前に除去されたアライメント及びディストーション寄与に加えて、プロット５００の各ブロック５０２の各インプリントフィールドから平均場シグネチャが除去されている。
図３のブロック３２８において、方法は、ローオーバーレイ誤差データから、ウエハチャックの平坦度プロファイルの差に起因するディストーションを推定することを含む。図８は、図４で導入され、図５及び図７で更新されたプロット５００の別の説明図であり、ウエハチャックの間の平坦度プロファイルの差に起因して誘導される、推定されたディストーションを示している。従って、図８は、基板チャックの間の平坦度プロファイルの差に対応する情報を含む。
図３のブロック３４２において、方法は、基板チャックの間の平坦度プロファイルの差に少なくとも部分的には適応層に対応する情報を生成することを含む。図９は、種々の例示的な表面パターンを有する、１６の例示的な面内ディストーションプロット１００２、１００４、１００６、１００８、１０１２、１０１４、１０１６、１０１８、１０２２、１０２４、１０２６、１０２８、１０３２、１０３４、１０３６及び１０３８を含む。これらの１６の例示的なオーバーレイ計測マークプロット１００２、１００４、１００６、１００８、１０１２、１０１４、１０１６、１０１８、１０２２、１０２４、１０２６、１０２８、１０３２、１０３４、１０３６及び１０３８は、予め決定され、特定の基板チャック上に存在する潜在的な表面トポグラフィをモデル化するために用いられる。
図１０は、図９の例示的なディストーションプロット１００２、１００４、１００６、１００８、１０１２、１０１４、１０１６、１０１８、１０２２、１０２４、１０２６、１０２８、１０３２、１０３４、１０３６及び１０３８におけるパターンに対応する、１６の３次元（３−Ｄ）モデル１１０２、１１０４、１１０６、１１０８、１１１２、１１１４、１１１６、１１１８、１１２２、１１２４、１１２６、１１２８、１１３２、１１３４、１１３６及び１１３８を含む。図１０に示す３−Ｄモデル１１０２、１１０４、１１０６、１１０８、１１１２、１１１４、１１１６、１１１８、１１２２、１１２４、１１２６、１１２８、１１３２、１１３４、１１３６及び１１３８から、異なる基板チャックの表面の平坦度プロファイルの差は、数学的関数を用いて、記載され、或いは、モデル化される。面内ディストーションと平面曲げ形状とを関連づける基本的な平板方程式は、以下で与えられる。
Figure 0006902062
（１）
ここで、
Δｘ＝平面曲げに起因するＸ方向におけるディストーション
Δｙ＝平面曲げに起因するＹ方向におけるディストーション
ｚ＝曲げに起因する、平板の形状の変化ｚ（ｘ，ｙ）
ｔ＝平板の有効厚さ
上述した式は、状況に適する小さな変形を備える薄い平板に対して導き出される。
基板チャックに対して推定される平坦度の差は、面内ディストーションデータから、上述したように、モデル化することができる。チャック平坦度及びそれらの逆をモデル化することによって、リソグラフィ装置、例えば、図１に関連して上述した装置１０は、基板に対する適応層を生成するために、このデータを用いることができる。
上述した情報は、前の基板から取得される。この情報は、基板チャックの間の平坦度プロファイルの差を説明するための適応層の形成を含む、現在の基板のプロセスに用いられる。実施形態において、現在の基板は、同一の基板チャックで処理される。前の基板に対して用いられたのと同一の層又は異なる層が用いられる。例えば、前の基板は、基板チャック０上の層０で処理され、基板チャック１上の層１で処理される。従って、現在の基板は、基板チャック０上の層０で処理され、基板チャック１上の層１で処理される。別の実施形態において、現在の基板は、基板チャック０上の層１で処理され、基板チャック１上の層２で処理される。層１は、層０に対して位置あわせされ、層２は、層１に対して位置合わせされる。
ここで、図１１を参照するに、ブロック１３０２において、方法は、現在の基板上にパターン層を形成することを含む。パターン層は、適応層を形成する前に形成される。上述した例を参照するに、現在の基板のパターン層は、基板チャック０を用いて処理された層０である。ブロック１３２２において、方法は、パターン層上に適応層を形成することを含む。適応層は、ここに記載したように、基板チャックの平坦度の差の逆関数である厚さを有することができる。例に戻って、適応層は、基板チャック０及び１の間の平坦度プロファイルの差の逆関数である厚さプロファイルを有するであろう。
現時点では、プロセスは、適応層及び現在の基板上に層１を形成するために継続され、インプリントは、基板チャック１を用いて行われる。ブロック１３４２において、方法は、適応層上に成形可能な層を形成することを含む。その後、ブロック１３４４において、方法は、成形可能な材料をインプリントテンプレートに接触させることを含む。適応層は、基板チャック０及び１の平坦度プロファイルの差を補償し、オーバーレイ誤差に対するそれらの対応する寄与を低減する。最後に、ブロック１３４６において、方法は、パターンレジスト層を形成するために、成形可能な材料を硬化させることを含む。例において、パターンレジスト層は、層１である。
図１２は、インプリント動作の間の装置１６００の一部の断面図を含む。図示するように、基板１６０２は、装置１６００の基板チャック１６０４によって支持される。基板１６０２は、パターン層を含むが、層は、図１２に個別に示されていない。この例において、基板１６０２の上のパターン層は、層０である。適応層１６０６は、基板１６０２のパターン層上に形成される、或いは、配置される。その後、成形可能な材料は、適応層１６０６の上に形成される。マスク１６１０は、レジスト層１６０８を形成するために硬化される成形可能な材料をインプリントするのに用いられる。このように、マスクは、適応層１６０６の上に層１を形成する。層１を形成するために用いた基板チャックは、位置１６１２において局所的な平坦度誤差を有し、層０の局所的な面内ディストーションを引き起こし、層０及び１の間のオーバーレイ誤差につながる。チャック平坦度プロファイルの逆関数である適応層１６０６の形状は、オーバーレイ誤差を減衰させる。
ここに記載したような実施形態は、オーバーレイ誤差に対する異なる基板チャックの間の平坦度プロファイルの差の影響を低減するのに有利である。適応層は、平坦度プロファイルの差に起因する影響に対抗するのを助ける。従って、パターン層は、より少ないオーバーレイ誤差で、以前に形成されたパターン層に形成及び位置合わせされる。
なお、一般的な説明又は例において上述した全ての動作が必要とされるのではなく、特定の動作の一部が必要とされないこともあり、それらの説明に加えて、１つ以上の更なる動作が行われることもある。更に、動作がリストされている順番は、必ずしもそれらが行われる順番ではない。利得、その他の利点及び課題に対する解決は、特定の実施形態に関して上述されている。但し、いかなる利得、利点、又は、解決の発生又は更なる公表を引き起こす利得、利点、課題に対する解決及びいかなるフィーチャは、いずれか又は全てのクレームの重要な、必須の、本質的なフィーチャとして解釈されるべきではない。
ここに記載された実施形態の明細書及び説明図は、種々の実施形態の構造の一般的な理解を提供することを意図する。明細書及び説明図は、ここに記載した構造又は方法を用いる装置及びシステムの全ての要素及びフィーチャの徹底的及び包括的な説明として役立つことを意図するものではない。個々の実施形態は、単一の実施形態を組み合わせて提供されてもよいし、反対に、簡略するために、単一の実施形態の内容で説明した種々の特徴を個々に、又は、任意のサブコンビネーションで提供されてもよい。更に、範囲で定められた値への言及は、その範囲内のありとあらゆる値を含む。多数のその他の実施形態は、この明細書を読んで初めて、当業者に明らかとなる。その他の実施形態は、開示の範囲から逸脱することなく、構造的置換、論理的置換又はその他の変更を行えるように、開示から使用され、導き出される。従って、開示は、限定的ではなく、例示的とみなされるべきである。

Claims (10)

  1. 論理素子を有する装置であって、
    前記論理素子は、
    第１基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差を取得し、前記第１パターン層は、第１基板チャックを用いてパターン化され、前記第２パターン層は、第２基板チャックを用いてパターン化されており、
    前記第１基板チャック及び前記第２基板チャックに関連する平坦度プロファイルの差を決定し、前記平坦度プロファイルの差は、少なくとも部分的に、前記第１パターン層と前記第２パターン層との間の前記ローオーバーレイ誤差に基づいており、
    前記第１基板チャック及び前記第２基板チャックに関連する前記平坦度プロファイルの差に応じて、第２基板上であって、成形可能な材料の下に形成すべき、異なる基板チャックの間の平坦度プロファイルの差に対抗するための適応層の高さに関連する情報を生成し、
    前記第１パターン層を形成するのに用いた第１テンプレート、前記第２パターン層を形成するのに用いた第２テンプレート又は前記第１及び第２テンプレートにおける前記平坦度プロファイルの前記差に関連するディストーションに対応するディストーション寄与を除去することを特徴とする装置。
  2. 前記論理素子は、更に、前記第１パターン層と前記第２パターン層との間の位置ずれであるアライメント寄与を除去することを特徴とする請求項１に記載の装置。
  3. 前記論理素子は、前記ディストーション寄与を除去した後、更に、前記第１及び第２パターン層に関連する平均場シグネチャを除去し、前記平均場シグネチャは、全てのフィールドにわたって平均化された反復誤差に対応することを特徴とする請求項１に記載の装置。
  4. 前記適応層に対応する情報は、前記適応層を形成するための液体ドロップレットパターンを含むことを特徴とする請求項１に記載の装置。
  5. 論理素子を有する装置であって、
    前記論理素子は、
    第１基板上の第１パターン層と第２パターン層との間のローオーバーレイ誤差を取得し、前記第１パターン層は、第１基板チャックを用いてパターン化され、前記第２パターン層は、第２基板チャックを用いてパターン化されており、
    前記第１基板チャック及び前記第２基板チャックに関連する平坦度プロファイルの差に少なくとも部分的に基づいて、第２基板上であって、成形可能な材料の下に形成すべき、異なる基板チャックの間の平坦度プロファイルの差に対抗するための適応層の高さに関連する情報を生成し、
    前記第１及び第２パターン層の間の位置ずれに対応するアライメント寄与を除去し、
    前記第１パターン層を形成するのに用いた第１テンプレート、前記第２パターン層を形成するのに用いた第２テンプレート又は前記第１及び第２テンプレートにおける前記平坦度プロファイルの前記差に関連するディストーションに対応するディストーション寄与を除去することを特徴とする装置。
  6. 前記論理素子は、前記ディストーション寄与を除去した後、更に、前記第１及び第２パターン層に関連する平均場シグネチャを除去し、前記平均場シグネチャは、全てのフィールドにわたって平均化された反復誤差に対応することを特徴とする請求項５に記載の装置。
  7. 方法であって、
    第１基板チャック及び第２基板チャックに関連する平坦度プロファイルの差を決定することと、
    第１基板上であって、成形可能な材料の下に、異なる基板チャックの間の平坦度プロファイルの差に対抗するための適応層を形成することであって、前記適応層は、前記第１基板チャックの平坦度を基準としたときの、前記第２基板チャックの平坦度の差に対抗するように、当該平坦度の差をキャンセルする厚さプロファイルを有することと、を有し、
    前記平坦度プロファイルの差を決定することは、
    第２基板上の第１パターン層と第２パターン層との間のオーバーレイ誤差を計測することであって、前記第１パターン層は、第１基板チャックを用いてパターン化され、前記第２パターン層は、第２基板チャックを用いてパターン化されていることと、
    前記第１及び第２パターン層の間の位置ずれであるアライメント寄与を除去することと、
    前記第１パターン層を形成するのに用いた第１テンプレート、前記第２パターン層を形成するのに用いた第２テンプレート又は前記第１及び第２テンプレートに関連するディストーションに対応するディストーション寄与を除去することと、
    前記第１及び第２基板チャックの平坦度プロファイルの差に起因するディストーションを推定することと、
    を有することを特徴とする方法。
  8. 前記平坦度プロファイルの差を決定することは、前記ディストーション寄与を除去した後、更に、前記第１及び第２パターン層に関連する平均場シグネチャを除去することを有し、前記平均場シグネチャは、全てのフィールドにわたって平均化された反復誤差に対応することを特徴とする請求項７に記載の方法。
  9. 前記平坦度プロファイルの差を決定することは、更に、前記第１パターン層を形成するのに用いた第１テンプレート、前記第２パターン層を形成するのに用いた第２テンプレート又は前記第１及び第２テンプレートに関連する前記平均場シグネチャを決定することを有することを特徴とする請求項８に記載の方法。
  10. 前記適応層上に前記成形可能な材料を形成すること、
    を更に有することを特徴とする請求項７に記載の方法。
JP2019045145A 2018-03-28 2019-03-12 適応層を形成するのに用いる装置及びそれを用いた方法 Active JP6902062B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/938,958 US10553501B2 (en) 2018-03-28 2018-03-28 Apparatus for use in forming an adaptive layer and a method of using the same
US15/938,958 2018-03-28

Publications (2)

Publication Number Publication Date
JP2019176139A JP2019176139A (ja) 2019-10-10
JP6902062B2 true JP6902062B2 (ja) 2021-07-14

Family

ID=68053853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019045145A Active JP6902062B2 (ja) 2018-03-28 2019-03-12 適応層を形成するのに用いる装置及びそれを用いた方法

Country Status (5)

Country Link
US (1) US10553501B2 (ja)
JP (1) JP6902062B2 (ja)
KR (1) KR102452892B1 (ja)
CN (1) CN110320741B (ja)
TW (1) TWI724383B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11567401B2 (en) * 2019-12-20 2023-01-31 Canon Kabushiki Kaisha Nanofabrication method with correction of distortion within an imprint system
US11262652B2 (en) * 2020-06-25 2022-03-01 Canon Kabushiki Kaisha Nanofabrication method with correction of distortion within an imprint system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251362B2 (ja) * 1993-01-11 2002-01-28 三菱電機株式会社 露光装置及び露光方法
US6890795B1 (en) * 2003-12-30 2005-05-10 Agency For Science, Technology And Research Wafer level super stretch solder
US8850980B2 (en) * 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
JP5349588B2 (ja) * 2008-06-09 2013-11-20 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 適応ナノトポグラフィ・スカルプティング
JP6243898B2 (ja) * 2012-04-19 2017-12-06 インテヴァック インコーポレイテッド 太陽電池製造のための２重マスク装置
US8956789B2 (en) * 2013-03-15 2015-02-17 GlobalFoundries, Inc. Methods for fabricating integrated circuits including multi-patterning of masks for extreme ultraviolet lithography
MY175436A (en) 2013-08-19 2020-06-26 Univ Texas Programmable deposition of thin films of a user-defined profile with nanometer scale accuracy
US10509329B2 (en) * 2014-09-03 2019-12-17 Kla-Tencor Corporation Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
US10067898B2 (en) * 2015-02-25 2018-09-04 Qualcomm Incorporated Protocol adaptation layer data flow control for universal serial bus
CN108885414B (zh) * 2016-02-18 2021-07-06 Asml荷兰有限公司 光刻装置、器件制造方法以及相关的数据处理装置和计算机程序产品
US9993962B2 (en) * 2016-05-23 2018-06-12 Canon Kabushiki Kaisha Method of imprinting to correct for a distortion within an imprint system

Also Published As

Publication number Publication date
KR102452892B1 (ko) 2022-10-11
TWI724383B (zh) 2021-04-11
CN110320741A (zh) 2019-10-11
TW201942663A (zh) 2019-11-01
JP2019176139A (ja) 2019-10-10
US10553501B2 (en) 2020-02-04
KR20190113599A (ko) 2019-10-08
US20190304850A1 (en) 2019-10-03
CN110320741B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
JP5306989B2 (ja) 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法
US8647554B2 (en) Residual layer thickness measurement and correction
TWI391986B (zh) 於晶圓邊緣作局部區域之壓印
JP6924071B2 (ja) インプリント装置、およびインプリントシステム内の歪みを補正するインプリント方法
US10481491B2 (en) Fluid droplet methodology and apparatus for imprint lithography
US20120315349A1 (en) Template, template manufacturing method, and template manufacturing apparatus
JP6902062B2 (ja) 適応層を形成するのに用いる装置及びそれを用いた方法
US11209730B2 (en) Methods of generating drop patterns, systems for shaping films with the drop pattern, and methods of manufacturing an article with the drop pattern
US10468247B2 (en) Fluid droplet methodology and apparatus for imprint lithography
US10634993B2 (en) Fluid droplet methodology and apparatus for imprint lithography
JP7071484B2 (ja) インプリントシステム内のディストーションの補正を伴うナノ製作方法
JP6875879B2 (ja) インプリント装置、インプリント方法、および物品の製造方法
TWI756514B (zh) 壓印方法、壓印裝置、模具之製造方法及物品之製造方法
KR20180067415A (ko) 임프린트 리소그래피를 위한 유체 액적 방법 및 장치
US20210296121A1 (en) Planarization of Spin-On Films
US20220128907A1 (en) Fluid droplet methodology and apparatus for imprint lithography
CN110807273A (zh) 基于半导体晶片的局部畸变的确定的全局晶片畸变的改善
JP7194068B2 (ja) モールド作製方法、および物品の製造方法
JP2024019002A (ja) インプリントツールのオーバーレイ制御のための制御値を生成するシステム及び方法
KR20110077908A (ko) 나노 임프린트 마스크의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210618

R151 Written notification of patent or utility model registration

Ref document number: 6902062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151