CN110320741B - 用于形成自适应层的装置及其使用方法 - Google Patents

用于形成自适应层的装置及其使用方法 Download PDF

Info

Publication number
CN110320741B
CN110320741B CN201910226016.7A CN201910226016A CN110320741B CN 110320741 B CN110320741 B CN 110320741B CN 201910226016 A CN201910226016 A CN 201910226016A CN 110320741 B CN110320741 B CN 110320741B
Authority
CN
China
Prior art keywords
layer
substrate
patterned layer
patterned
substrate chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910226016.7A
Other languages
English (en)
Other versions
CN110320741A (zh
Inventor
A·切若拉
M·J·迈斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN110320741A publication Critical patent/CN110320741A/zh
Application granted granted Critical
Publication of CN110320741B publication Critical patent/CN110320741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及用于形成自适应层的装置及其使用方法。一种装置可以包括逻辑元件，所述逻辑元件被配置为至少部分地基于与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异来生成与要在当前衬底上方形成的自适应层相对应的信息。在另一方面中，一种方法可以包括使用先前的衬底获得第一卡盘和第二卡盘的厚度分布的差异，以及在形成与先前形成的图案化层对准的图案化抗蚀剂层之前并且在当前衬底的先前形成的图案化层上方形成自适应层。在一个实施例中，自适应层的厚度分布是衬底卡盘的平坦度分布的差异的倒数的函数。自适应层可以帮助减少与衬底卡盘的不同平坦度分布相关联的重叠误差。

Description

用于形成自适应层的装置及其使用方法
技术领域
本公开涉及一种装置，更具体地涉及一种用于形成自适应层的装置。
背景技术
光刻装置和工艺在电子器件制造中在半导体衬底上形成纳米级图案方面是有用的。这样的装置和工艺可以包括使用流体分配系统，用于使用诸如流体液滴分配的技术将可成形材料(例如，诸如树脂或抗蚀剂的可聚合材料)沉积到衬底上。分配的材料与具有期望的图案特征的压印模板(或模具)接触，然后固化，从而在衬底上形成图案化层。模板特征填充率和相关缺陷部分地取决于模板图案特征密度和取向以及液滴图案布置，包括流体液滴节距(pitch)。
当以当前的水平形成图案化的抗蚀剂层时，图案化的抗蚀剂层需要相对于先前的图案化层被适当地重叠。可能是使用光学光刻、压印光刻或另一图案化技术形成了先前的图案化层。层之间的任何偏差称为重叠误差(overlay error)。即使与光刻装置的任何部分的非常小的偏差也会由于以当前和先前的图案化水平形成的特征的非常小的尺寸而导致显著的重叠误差。
发明内容
在一个方面中，一种装置包括：逻辑元件，所述逻辑元件被配置为至少部分地基于与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异来生成与要在当前衬底上方形成的自适应层相对应的信息。
在一个实施例中，平坦度分布的差异至少部分地基于先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化。
在一个特定实施例中，逻辑元件还被配置为去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献。
在另一个特定实施例中，逻辑元件还被配置为去除对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的压印失真的压印失真贡献。
在又一个特定实施例中，逻辑元件还被配置为去除平均场标签(mean fieldsignature)。
在再一个特定实施例中，逻辑元件还被配置为去除与第一衬底卡盘和第二衬底卡盘相关联的平坦度引起的失真贡献。
在另一个实施例中，逻辑元件还被配置为：测量先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化；去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献；去除对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的压印失真的压印失真贡献；以及去除与第二衬底卡盘相关联的平坦度引起的失真贡献。
在一个特定实施例中，逻辑元件还被配置为：去除平均场标签。
在另一个实施例中，对应于自适应层的信息包括与自适应层相关联的流体液滴图案。
在另一个方面中，一种方法包括确定与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异；以及在当前衬底上方形成自适应层，其中，自适应层具有厚度分布，该厚度分布是所述平坦度分布的差异的倒数的函数。
在一个实施例中，确定平坦度分布的差异包括测量先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化。
在一个特定实施例中，确定平坦度分布的差异还包括去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献。
在另一个特定实施例中，确定平坦度分布的差异还包括去除对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的压印失真的压印失真贡献。
在又一个特定实施例中，确定平坦度分布的差异还包括去除平均场标签。
在一个更特定的实施例中，确定平坦度分布的差异还包括确定与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的平均场标签。
在另一个特定实施例中，确定平坦度分布的差异还包括去除与第一衬底卡盘和第二衬底卡盘相关联的平坦度引起的失真贡献。
在一个更特定的实施例中，所述方法还包括估计由于第一衬底卡盘和第二衬底卡盘的平坦度分布的差异引起的失真，其中，估计的失真对应于平坦度引起的失真贡献。
在另一个实施例中，确定平坦度分布的差异包括：测量先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化；去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献；去除对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的压印失真的压印失真贡献；以及估计由于第一衬底卡盘和第二衬底卡盘的平坦度分布的差异引起的失真。
在一个特定实施例中，确定平坦度分布的差异还包括去除平均场标签。
在另一个实施例中，所述方法还包括在自适应层和当前衬底上方形成可成形材料；使可成形材料与压印模板接触；以及固化可成形层以形成图案化的抗蚀剂层。
附图说明
实施例通过举例的方式被图示，并不限于附图。
图1包括示例性装置的侧视图的图示。
图2包括形成图案化层之后的图1所示的衬底的横截面图的图示。
图3包括当从使用不同衬底卡盘形成的两个图案化层之间的原始重叠误差开始时确定自适应层的厚度分布的流程图。
图4包括表示先前的衬底上的两个不同图案化层之间的原始重叠误差的图的图示。
图5包括去除对原始重叠误差的对准和失真贡献之后的图4的图的图示。
图6包括场平均标签的图的图示。
图7包括去除场平均标签贡献之后的图5的图的图示。
图8包括由于图7的图中的平坦度分布差异引起的估计失真的图示。
图9和图10包括平坦度分布的示例性差异和由于平坦度分布引起的相应的平面内失真的图示。
图11包括用于在当前衬底上方形成自适应层和图案化抗蚀剂层的流程图。
图12包括衬底卡盘、当前衬底、自适应层、图案化抗蚀剂层和模板的部分的横截面图的图示。
本领域技术人员认识到，为了简单和清楚起见，图中的元件被图示，并不一定按比例绘制。例如，为了帮助提高对本发明实施例的理解，附图中的一些元件的尺寸可能会相对于其他元件被放大。
具体实施方式
提供以下结合附图的描述以帮助理解在此公开的教导。以下讨论的重点将在于教导的具体实现方式和实施例。提供这个重点是为了帮助描述教导，不应该被解释为对教导的范围或适用性的限制。
除非另有定义，本文中使用的所有技术术语和科学术语具有与本发明所属技术领域的普通技术人员所通常理解的含义相同的含义。材料、方法和示例仅是说明性的而不是限制性的。就本文未描述的程度而言，关于具体材料和处理行为的许多细节是常规的，并且可以在压印和光刻技术领域内的教科书和其它来源中找到。
如本文所述的实施例可用于减少不同衬底卡盘之间的平坦度分布差异对于重叠误差的影响。关于两个衬底卡盘的平坦度分布的差异的数据可用于确定自适应层的厚度分布。在一个实施例中，先前的衬底可以具有两个不同的图案化层，其中一个图案化层与另一个图案化层对准，并且在不同的衬底卡盘上处理这些图案化层。可以确定原始重叠误差，并且可以去除原始重叠误差的各种贡献者，直到确定平坦度分布的差异。在形成图案化层之后并且在形成与下面的图案化层对准的图案化抗蚀剂层之前，可以在当前衬底上形成自适应层。自适应层可以具有厚度分布，该厚度分布是衬底卡盘的平坦度分布的差异的倒数的函数。自适应层可以帮助抵消由于衬底卡盘的平坦度分布的差异导致的影响。因此，可以形成图案化的抗蚀剂层并以较小的重叠误差将其与先前形成的图案化层对准。
在结合附图阅读本说明书之后，关于装置和方法的细节将被更好地理解。下面的描述意在说明实施例而不是限制在所附权利要求中限定的本发明的范围。
参照图1，根据本文所述的实施例的装置10可用于在衬底12上形成浮雕图案。衬底12可以耦接到衬底卡盘14。如图所示，衬底卡盘14是真空吸盘；然而，在其他实施例中，衬底卡盘14可以是任何卡盘，包括真空的、销型的、凹槽型的、静电的、电磁的等卡盘。衬底12和衬底卡盘14可进一步由台架16支撑。台架16可提供沿X、Y或Z方向的平移或旋转运动。台架16、衬底12和衬底卡盘14也可以定位在基座(未示出)上。
与衬底12间隔开的是模板18。模板18可包括具有第一侧和第二侧的主体，其一侧具有从其朝向衬底12延伸的模具20。模具20有时被称为台面(mesa)。在一个实施例中，模板18可以在没有模具20的情况下形成。
可以由包括熔融二氧化硅、石英、硅、有机聚合物、硅氧烷聚合物、硼硅酸盐玻璃、氟碳聚合物、金属、硬化蓝宝石、其他类似材料或其任何组合的这种材料形成模板18、模具20或二者。模板18和模具20可以包括单件结构。可替代地，模板18和模具20可以包括耦接在一起的分开的部件。如图所示，模具20的压印表面22包括由间隔开的凹部24和凸起26限定的特征。压印表面22可以限定任何原始图案，其形成要在衬底12上形成的图案的基础。在另一个实施例中，压印表面22可以是坯料，也就是说，压印表面22不具有任何凹陷或凸起。
模板18可以耦接到卡盘28。卡盘28可以被配置为真空的、销型的、凹槽型的、静电的、电磁的或其他类似的卡盘类型。在一个实施例中，卡盘28可以耦接到头部30，使得卡盘28或头部30可以便于模板18的移动。
装置10还可以包括流体分配系统32，其用于将可成形材料34沉积在衬底12上。例如，可成形材料34可以包括可聚合材料，例如树脂。可以使用诸如液滴分配、旋涂、浸涂、化学气相沉积(CVD)、物理气相沉积(PVD)、薄膜沉积、厚膜沉积或其组合之类的技术将可成形材料34以一层或多层的形式定位在衬底12上。根据设计考虑事项，可成形材料34可以在模具20和衬底12之间限定期望体积之前或之后被分配在衬底12上。例如，可成形材料34可包括可使用紫外光、热等固化的单体混合物。
装置10还可以包括沿着路径42耦合到直接能量40的能量源38。头部30和台架16可以被配置成将模板18和衬底12定位成与路径42重叠。可以通过与台架16、头部30、流体分配系统32或源38通信的逻辑元件54来调节装置10，并且，装置10可以在计算机可读程序(可选地，存储在存储器56中)上操作。逻辑元件54可以是处理器(例如，微处理器或微控制器的中央处理单元)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)等。处理器、FPGA或ASIC可以在该装置内。在另一个实施例(未示出)中，逻辑元件可以是装置10外部的计算机，并且被双向耦合到装置10。
在一个特定方面，逻辑元件54可以被配置为执行或提供用于装置10的另一部件的指令，以执行本文描述的方法的一个或多个操作。例如，逻辑元件54可以被配置为执行一个或多个逻辑操作，以至少部分地基于与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异来生成与要在当前衬底上方形成的自适应层相对应的信息。平坦度分布的差异可以至少部分地基于先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化。
逻辑元件54可以被配置为执行一个或多个逻辑操作，以测量先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化。可以是使用任何合适的光刻图案化技术(例如光学光刻或压印光刻)形成了第一图案化层。可替代地，这种重叠误差信息可以由计量工具提供。
在另一个方面中，逻辑元件54可以被配置为执行一个或多个逻辑操作，以去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献。此外，逻辑元件54还可以被配置为执行一个或多个逻辑操作，以去除对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的压印失真的压印失真贡献。在又一个方面中，逻辑元件54还可以被配置为执行一个或多个逻辑操作，以去除平均场标签并估计由于衬底卡盘的平坦度分布的差异而导致的失真。
关于产生信息以形成具有适当厚度的自适应层的方法的更多细节将在本说明书中稍后描述。接下来的几段中的描述针对装置10及其在使用压印光刻技术形成图案化层中的用途。
参照图1和图2，在一个实施例中，头部30、台架16，或者头部30和台架16二者都改变模具20与衬底12之间的距离，以在其间限定由可成形材料34填充的期望体积。例如，头部30可以向模板18施加力，使得模具20接触衬底12上的可成形材料34。在用可成形材料34填充该期望体积之后，源38可以产生能量40，例如紫外线辐射，使得可成形材料34固化或交联来限定衬底12上的图案化层46。图案化层46具有与衬底12的表面44的形状一致的下表面，以及与压印表面22的形状一致的上表面。如图2所示，图案化层46可以包括图示为凸起50和凹部52的特征，其中凸起50具有厚度t1，并且，凹部52对应于具有作为残留层厚度(RLT)的厚度t2的残留层48。
当使用液滴分配方法用于可成形材料34时，压印操作通常包括：(1)将衬底12和流体分配系统32的流体分配端口相对于彼此移动；(2)按流体液滴图案在衬底12的表面上分配(或沉积)可成形材料34的流体液滴；(3)使模板18的压印表面22与流体液滴接触，使得流体扩散并填充压印表面22的形貌；(4)固化(例如，光固化或热固化)可成形材料34；以及(5)将模板18与衬底12分离，将可成形材料34的图案化层46留在衬底表面上，其中图案化层46具有压印图案22的浮雕图像。
虽然在概念的基础上图案化层46的形成相对简单，但是图案化层46非常难以形成，特别是考虑到小尺寸、避免模板18和衬底12之间的直接接触并且希望装置10具有高吞吐量。当需要与先前形成的图案化层对准时，图案化层46的形成甚至更进一步困难。理论上，衬底卡盘应该是完全平坦的。实际上，可能会出现小的偏差并导致重叠误差。例如，由于在衬底卡盘的抛光或蚀刻期间的凹陷(dishing)或其他影响，与更密集填充(packed)或相对更宽的特征(例如平台)相比，衬底卡盘的隔离或相对窄的特征(例如销)可位于稍低的高度处。此外，没有两个衬底卡盘完全相同，因此不同的衬底卡盘之间将会出现一定的平坦度分布的差异。可以形成自适应层以抵消不同的衬底卡盘之间的平坦度分布的差异。
在两个衬底卡盘之间，即使制造技术可能相同，也会存在差异。例如，平台的上表面和结构可以用不同的抛光垫抛光。即使当使用相同的抛光垫时，与第一衬底卡盘相比，抛光第二衬底卡盘时抛光垫可能磨损了更多。抛光工具和衬底卡盘之间的抛光浆料、下压力、旋转运动、轨道运动或其任何组合将非常相似但不相同。这些差异会导致重叠误差。如下面将讨论的，可以确定衬底卡盘之间的平坦度分布的差异，并且可以形成自适应层以抵消该差异。
通常，特定衬底的重叠误差可能受许多变量的影响。第一衬底卡盘可用于印刷层0图案，并且，第二衬底卡盘可用于印刷层1图案。总的来说，衬底12、装置10和工艺会导致在先前的衬底上的两个图案化层之间的重叠误差。在非限制性实施例中，图案化层可以是场隔离层和栅极层，栅极层和接触层，或层的另一组合。在一个实施例中，栅极层可以与场隔离层对准，并且接触层可以与栅极层或场隔离层对准。可以确定原始重叠误差数据，此后，可以从原始重叠误差数据中去除原始重叠误差数据的已知贡献者，从而仅保留衬底卡盘的平坦度分布的差异。
当前衬底可以具有使用光学或压印光刻形成的图案化层之一，并且图案化抗蚀剂层将形成在图案化层上方。在形成抗蚀剂层之前，形成自适应层。自适应层具有厚度分布，该厚度分布是所述平坦度分布的差异的倒数的函数。在自适应层上方形成抗蚀剂层。
在针对关于使用从确定不同衬底卡盘之间的平坦度分布的差异获得的信息生成的自适应层来制造物品的细节之前，描述了关于用于确定不同衬底卡盘之间的平坦度分布的差异的方法的更多细节。
图3包括获得衬底卡盘的平坦度分布的差异的方法的工艺流程，在半导体衬底上形成纳米级图案期间可使用所述衬底卡盘。使用关于图3描述的方法生成的信息可以从两个不同的层获得，这两个不同的层使用两个不同的衬底卡盘被压印在同一衬底上。从框302开始，该方法可以包括测量先前的衬底上方的图案化层之间的原始重叠误差数据。在一个特定方面中，原始重叠误差数据可包括衬底的各种印刷区域内的平面内误差量。原始重叠误差数据还可以包括对准贡献、失真贡献、场平均标签贡献、平坦度引起的失真贡献、原始重叠误差的其他贡献、或者其组合。
图4包括表示先前的衬底上的两个不同图案化层之间的原始重叠误差数据的图的图示。图4中示出的图包括纵坐标和横坐标以及相对于纵坐标和横坐标绘制的各个场。图4内的每个场表示先前的衬底上的场，并且包括衬底的各个场内的平面内误差量。图4包括四个场。衬底可以具有更多的场，例如接近或超过100个场。在阅读本说明书之后，对于整个衬底，技术人员可以使用本文的教导。在一个特定方面中，每个场内的平面内误差量可以被绘制为在重叠度量标记处测量的误差。重叠度量标记的非限制性示例可以包括KLA Archer标记。
返回到图3，在框322处，该方法可包括从原始重叠误差中去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献。对重叠误差数据的对准贡献可以基于两个图案化层(例如，第一图案化层和第二图案化层(即，层0和层1))之间的对准失真数据。在一个特定实施例中，第二图案化层将与第一图案化层对准。此外，在框324处，该方法可以包括从原始重叠误差中去除失真贡献。在很大程度上失真是由于工艺的物理性质引起的。图5包括从原始重叠误差中去除了对准和失真贡献之后的图4的图的图示。
返回到方法的描述，在框326处，该方法可以包括从原始重叠误差数据中去除平均场标签。在一个特定方面中，该方法的此操作可以是可选的。场平均标签对应于在所有场上平均的重复误差。图6包括场平均标签图的图示。场平均标签图包括纵坐标和横坐标。场平均标签图包括多个重叠度量标记，其表示在衬底的所有场中重复的误差。
图7包括图4中引入且图5中更新的图的另一个图示，但是，除了先前去除的对准和失真贡献(如图5所示)之外，还从图的每个压印场中去除了场平均标签。
在图3的框328处，该方法可以包括根据原始重叠误差数据估计由于晶片卡盘中的平坦度分布的差异引起的失真。图8是图4中引入且图5和图7中更新的图的另一个图示，其示出了估计的由于晶片卡盘之间的平坦度分布的差异而引起的失真。因此，图8包括与衬底卡盘之间的平坦度分布的差异相对应的信息。
在图3的框342处，该方法可以包括至少部分地基于衬底卡盘之间的平坦度分布的差异来生成对应于自适应层的信息。图9包括具有各种示例性表面图案的十六个示例性平面内失真图1002,1004,1006,1008,1012,1014,1016,1018,1022,1024,1026,1028,1032,1034,1036和1038。这16个示例性重叠度量标记图1002,1004,1006,1008,1012,1014,1016,1018,1022,1024,1026,1028,1032,1034,1036和1038是预先确定的，并且用于对可能会存在于特定的衬底卡盘上的潜在的表面形貌进行建模。
图10包括对应于图9的示例性失真图1002,1004,1006,1008,1012,1014,1016,1018,1022,1024,1026,1028,1032,1034,1036和1038中的图案的十六个三维(3-D)模型1102,1104,1106,1108,1112,1114,1116,1118,1122,1124,1126,1128,1132,1134,1136和1138。根据图10中所示的3-D模型1102,1104,1106,1108,1112,1114,1116,1118,1122,1124,1126,1128,1132,1134,1136和1138，可以用数学函数描述或以其他方式对不同衬底卡盘的表面的平坦度分布的差异进行建模。连接平面内失真和板弯曲形状的基本板方程由下式给出：
其中，
Δx＝由于板弯曲引起的X方向的失真
Δy＝由于板弯曲引起的Y方向的失真
z＝z(x,y)由于弯曲导致的板形状的变化
t＝板的有效厚度
上面的公式是针对很适合这种情况的具有小变形的薄板而得到的。
可以根据平面内失真数据如上所述对估计的衬底卡盘的平坦度的差异进行建模。通过对卡盘平坦度及其倒数进行建模，光刻装置，例如，上面结合图1描述的装置10，可以使用该数据来生成用于衬底的自适应层。
以上信息是从先前的衬底获得的。该信息可用于处理当前衬底，其包括形成自适应层以解决衬底卡盘之间的平坦度分布的差异。在一个实施例中，当前衬底将用相同的衬底卡盘处理。可以使用用于先前的衬底的相同的层或者不同的层。例如，先前的衬底在衬底卡盘0上的层0处被处理，并在衬底卡盘1上的层1处被处理。因此，当前衬底在衬底卡盘0上的层0处被处理，并在衬底卡盘1上的层1处被处理。在另一个实施例中，当前衬底在衬底卡盘0上的层1处被处理，并在衬底卡盘1上的层2处被处理。层1可以与层0对准，并且层2可以与层1对准。
现在参照图11，在框1302处，该方法可包括在当前衬底上方形成图案化层。可以在形成自适应层之前形成图案化层。参考上面的示例，当前衬底的图案化层可以使用衬底卡盘0进行层0处理。在框1322处，该方法可以包括在图案化层上方形成自适应层。如本文所述，自适应层可以具有厚度，所述厚度是衬底卡盘的平坦度的差异的倒数的函数。返回到该示例，自适应层将具有厚度分布，所述厚度分布是衬底卡盘0和1之间的平坦度分布的差异的倒数的函数。
此时，可继续处理以在自适应层和当前衬底上方形成层1，其中将使用衬底卡盘1执行压印。在框1342处，该方法可包括在自适应层上方形成可成形层。此后，在框1344处，该方法可以包括使可成形材料与压印模板接触。自适应层补偿衬底卡盘0和1的平坦度分布的差异，并减小它们对重叠误差的相应贡献。最后，在框1346处，该方法可以包括固化可成形材料以形成图案化的抗蚀剂层。在该示例中，图案化的抗蚀剂层是层1。
图12包括在压印操作期间装置1600上的一部分的横截面图。如图所示，衬底1602由装置1600的衬底卡盘1604支撑。衬底1602包括图案化层，尽管图12中未单独示出该层。在该示例中，衬底1602上的图案化层是层0。可以在衬底1602的图案化层上方形成或以其他方式设置自适应层1606。之后，在自适应层1606上方形成可成形材料。使用掩模1610来压印可成形材料，该可成形材料被固化以形成抗蚀剂层1608。以这种方式，掩模在自适应层1606顶部上形成层1。用于形成层1的衬底卡盘1604在位置1612处具有局部平坦度误差，导致层0的局部平面内失真，这导致层0和1之间的重叠误差。作为卡盘平坦度分布的反函数的自适应层1606的形状使重叠误差衰减。
如本文所述的实施例可用于减少不同衬底卡盘之间的平坦度分布差异对于重叠误差的影响。自适应层可以帮助抵消由于平坦度分布的差异而产生的影响。因此，可以形成图案化的抗蚀剂层并以较小的重叠误差将其与先前形成的图案化层对准。
请注意，并非所有在一般性描述或实例中描述的活动都是必需的，特定活动的一部分可能不是必需的，并且除了所描述的那些之外还可以执行一个或多个另外的活动。更进一步，活动列出的顺序不一定是它们的执行顺序。
以上关于具体实施例描述了益处、其他优点和问题的解决方案。然而，任何可能导致任何益处、优点或解决方案发生或变得更明显的益处、优点、问题的解决方案以及任何特征都不应被解释为任何或所有权利要求的关键的、必需的或必要的特征。
这里描述的实施例的说明书和图示旨在提供对各种实施例的结构的总体理解。说明书和图示不旨在用作对使用在此描述的结构或方法的装置和系统的所有元件和特征的详尽和全面的描述。不同的实施例也可以在单个实施例中组合提供，相反地，为了简洁起见而在单个实施例的上下文中描述的各种特征也可以分开被提供或以任何子组合提供。此外，对范围中所述的值的提及包括该范围内的每一个值。只有在阅读本说明书之后，许多其他实施例才能对本领域技术人员显而易见。可以使用其他实施例并从本公开导出它们，使得可以在不脱离本公开的范围的情况下进行结构替换、逻辑替换或其他改变。因此，本公开被认为是说明性的而不是限制性的。

Claims (8)

1.一种用于形成自适应层的装置，其特征在于，所述装置包括逻辑元件，所述逻辑元件被配置为：
获得先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化；
确定与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异，其中，平坦度分布的差异至少部分地基于第一图案化层和第二图案化层之间的原始重叠误差；
响应于与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异来生成与要在当前衬底上方形成的自适应层相对应的信息；以及
去除压印失真贡献，压印失真贡献对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板中的平坦度分布的差异相关联的压印失真。
2.根据权利要求1所述的装置，其中，所述逻辑元件还被配置为去除对应于第一图案化层和第二图案化层之间的未对准的对准贡献。
3.根据权利要求1所述的装置，其中，所述逻辑元件还被配置为去除平均场标签，其中，平均场标签对应于在所有场上平均的重复误差，并且其中，所述逻辑元件还被配置为去除与第一衬底卡盘和第二衬底卡盘相关联的平坦度引起的失真贡献。
4.一种用于形成自适应层的装置，其特征在于，所述装置包括逻辑元件，所述逻辑元件被配置为：
获得先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化；
至少部分地基于与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异来生成与要在当前衬底上方形成的自适应层相对应的信息；
去除对准贡献，对准贡献对应于第一图案化层和第二图案化层之间的未对准；
去除压印失真贡献，压印失真贡献对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板中的平坦度分布的差异相关联的压印失真；
去除与第二衬底卡盘相关联的平坦度引起的失真贡献；以及
去除平均场标签，其中，平均场标签对应于在所有场上平均的重复误差。
5.根据权利要求4所述的装置，其中，对应于自适应层的信息包括与自适应层相关联的流体液滴图案。
6.一种形成自适应层的方法，其特征在于，所述方法包括：
确定与第一衬底卡盘和第二衬底卡盘相关联的平坦度分布的差异；以及
在当前衬底上方形成自适应层，其中，自适应层具有厚度分布，所述厚度分布是所述平坦度分布的差异的倒数的函数，并且
其中，确定平坦度分布的差异包括：
测量先前的衬底上方的第一图案化层和第二图案化层之间的原始重叠误差，其中，使用第一衬底卡盘对第一图案化层进行图案化，并且使用第二衬底卡盘对第二图案化层进行图案化；
去除对准贡献，对准贡献对应于第一图案化层和第二图案化层之间的未对准；
去除压印失真贡献，压印失真贡献对应于与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的压印失真；以及
估计由于第一衬底卡盘和第二衬底卡盘的平坦度分布的差异引起的失真。
7.根据权利要求6所述的方法，其中，确定平坦度分布的差异还包括：
去除平均场标签，其中，平均场标签对应于在所有场上平均的重复误差；以及
确定与用于形成第一图案化层的第一压印模板、用于形成第二图案化层的第二压印模板、或者第一压印模板和第二压印模板相关联的平均场标签。
8.根据权利要求7所述的方法，其中，确定平坦度分布的差异还包括：
去除与第一衬底卡盘和第二衬底卡盘相关联的平坦度引起的失真贡献，其中，所估计的失真对应于平坦度引起的失真贡献。
CN201910226016.7A 2018-03-28 2019-03-25 用于形成自适应层的装置及其使用方法 Active CN110320741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/938,958 US10553501B2 (en) 2018-03-28 2018-03-28 Apparatus for use in forming an adaptive layer and a method of using the same
US15/938,958 2018-03-28

Publications (2)

Publication Number Publication Date
CN110320741A CN110320741A (zh) 2019-10-11
CN110320741B true CN110320741B (zh) 2024-04-26

Family

ID=68053853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910226016.7A Active CN110320741B (zh) 2018-03-28 2019-03-25 用于形成自适应层的装置及其使用方法

Country Status (5)

Country Link
US (1) US10553501B2 (zh)
JP (1) JP6902062B2 (zh)
KR (1) KR102452892B1 (zh)
CN (1) CN110320741B (zh)
TW (1) TWI724383B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11567401B2 (en) * 2019-12-20 2023-01-31 Canon Kabushiki Kaisha Nanofabrication method with correction of distortion within an imprint system
US11262652B2 (en) * 2020-06-25 2022-03-01 Canon Kabushiki Kaisha Nanofabrication method with correction of distortion within an imprint system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890795B1 (en) * 2003-12-30 2005-05-10 Agency For Science, Technology And Research Wafer level super stretch solder
US20140273306A1 (en) * 2013-03-15 2014-09-18 GlobalFoundries, Inc. Methods for fabricating integrated circuits including multi-patterning of masks for extreme ultraviolet lithography
CN104685095A (zh) * 2012-04-19 2015-06-03 因特瓦克公司 用于制造太阳能电池的双掩模装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251362B2 (ja) * 1993-01-11 2002-01-28 三菱電機株式会社 露光装置及び露光方法
US8850980B2 (en) * 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
JP5349588B2 (ja) * 2008-06-09 2013-11-20 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 適応ナノトポグラフィ・スカルプティング
MY175436A (en) 2013-08-19 2020-06-26 Univ Texas Programmable deposition of thin films of a user-defined profile with nanometer scale accuracy
US10509329B2 (en) * 2014-09-03 2019-12-17 Kla-Tencor Corporation Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
US10067898B2 (en) * 2015-02-25 2018-09-04 Qualcomm Incorporated Protocol adaptation layer data flow control for universal serial bus
CN108885414B (zh) * 2016-02-18 2021-07-06 Asml荷兰有限公司 光刻装置、器件制造方法以及相关的数据处理装置和计算机程序产品
US9993962B2 (en) * 2016-05-23 2018-06-12 Canon Kabushiki Kaisha Method of imprinting to correct for a distortion within an imprint system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890795B1 (en) * 2003-12-30 2005-05-10 Agency For Science, Technology And Research Wafer level super stretch solder
CN104685095A (zh) * 2012-04-19 2015-06-03 因特瓦克公司 用于制造太阳能电池的双掩模装置
US20140273306A1 (en) * 2013-03-15 2014-09-18 GlobalFoundries, Inc. Methods for fabricating integrated circuits including multi-patterning of masks for extreme ultraviolet lithography

Also Published As

Publication number Publication date
KR102452892B1 (ko) 2022-10-11
JP6902062B2 (ja) 2021-07-14
TWI724383B (zh) 2021-04-11
CN110320741A (zh) 2019-10-11
TW201942663A (zh) 2019-11-01
JP2019176139A (ja) 2019-10-10
US10553501B2 (en) 2020-02-04
KR20190113599A (ko) 2019-10-08
US20190304850A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US7802978B2 (en) Imprinting of partial fields at the edge of the wafer
US7140861B2 (en) Compliant hard template for UV imprinting
US20070228593A1 (en) Residual Layer Thickness Measurement and Correction
EP2222764A2 (en) Controlling thickness of residual layer
US10481491B2 (en) Fluid droplet methodology and apparatus for imprint lithography
US9993962B2 (en) Method of imprinting to correct for a distortion within an imprint system
CN110320741B (zh) 用于形成自适应层的装置及其使用方法
US10634993B2 (en) Fluid droplet methodology and apparatus for imprint lithography
US10468247B2 (en) Fluid droplet methodology and apparatus for imprint lithography
US20200096863A1 (en) Method of fluid droplet offset and apparatus for imprint lithography
JP6875879B2 (ja) インプリント装置、インプリント方法、および物品の製造方法
KR102468655B1 (ko) 임프린트 방법, 임프린트 장치, 몰드의 제조 방법, 및 물품 제조 방법
JP2018101779A (ja) テンプレートの形状を調整する方法、システム、インプリントリソグラフィ方法
US11762295B2 (en) Fluid droplet methodology and apparatus for imprint lithography
JP7451141B2 (ja) インプリント装置、インプリント方法、および物品の製造方法
KR102286380B1 (ko) 임프린트 장치, 임프린트 방법 및 물품의 제조 방법
WO2017213133A1 (ja) 位置合わせ方法、インプリント装置、プログラム、および物品の製造方法
US20230152687A1 (en) Method for improving accuracy of imprint force application in imprint lithography
US11249405B2 (en) System and method for improving the performance of a nanoimprint system
JP2017224812A (ja) 位置合わせ方法、インプリント装置、プログラム、および物品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant