JP6900691B2 - 制御装置および通信装置 - Google Patents
制御装置および通信装置 Download PDFInfo
- Publication number
- JP6900691B2 JP6900691B2 JP2017020411A JP2017020411A JP6900691B2 JP 6900691 B2 JP6900691 B2 JP 6900691B2 JP 2017020411 A JP2017020411 A JP 2017020411A JP 2017020411 A JP2017020411 A JP 2017020411A JP 6900691 B2 JP6900691 B2 JP 6900691B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- unit
- processing unit
- arithmetic processing
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 title claims description 229
- 238000004891 communication Methods 0.000 title claims description 227
- 238000012545 processing Methods 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 47
- 230000004044 response Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 9
- 230000006870 function Effects 0.000 description 27
- 238000012546 transfer Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 18
- 239000000872 buffer Substances 0.000 description 11
- 102100026205 1-phosphatidylinositol 4,5-bisphosphate phosphodiesterase gamma-1 Human genes 0.000 description 8
- 101000691599 Homo sapiens 1-phosphatidylinositol 4,5-bisphosphate phosphodiesterase gamma-1 Proteins 0.000 description 8
- 230000000737 periodic effect Effects 0.000 description 6
- 101100408464 Caenorhabditis elegans plc-1 gene Proteins 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
- H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40019—Details regarding a bus master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40143—Bus networks involving priority mechanisms
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15056—DMA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/4026—Bus for use in automation systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
好ましくは、通信ユニットは、複数のチャネルのうち第1チャネルを介して、機能ユニットが収集しているデータの通信ユニットへの送信、および、通信ユニットが保持しているデータの機能ユニットへの送信のうち、少なくとも一方を実行するための第1通信フレームを第1周期で送出する第1タスクと、複数のチャネルのうち第2チャネルを介して、機能ユニットが収集しているデータの通信ユニットへの送信、および、通信ユニットが保持しているデータの機能ユニットへの送信のうち、少なくとも一方を実行するための第2通信フレームを第1周期とは異なる第2周期で送出する第2タスクとを実行するように構成される。
<A.PLCの装置構成>
まず、実施の形態1に係るPLCの装置構成について説明する。図1は、実施の形態1に係るPLCの要部構成を示す模式図である。図1を参照して、実施の形態1に係るPLC1は、典型的には、CPUユニット100と、1または複数の機能ユニット200とから構成される。CPUユニット100は、PLC1を構成する一要素であり、PLC1全体の処理を制御する演算ユニットに相当する。機能ユニット200は、PLC1による様々な機械や設備の制御を実現するための各種機能を提供する。CPUユニット100と1または複数の機能ユニット200との間は、通信線の一例であるローカルバス2を介して接続されている。一例として、ローカルバス2としては、一種のデイジーチェーンの構成が採用される。
実施の形態1に係るPLC1においては、それぞれ優先度が設定された1または複数の定周期タスクが実行される。このような定周期タスクのうち、最高優先度のタスク(以下、「プライマリ定周期タスク」とも称す。)の一つとしてIOリフレッシュ処理がある。IOリフレッシュ処理の優先度より低い優先度のタスクとして、各種のタスク(以下、「通常定周期タスク」とも称す。)がある。これらのタスクは、予め設定されたそれぞれの一定周期が繰返し実行されることになる。
図3は、実施の形態1に係るPLC1のCPUユニット100を構成する制御回路140を中心とした要部構成を示す模式図である。図3を参照して、制御回路140は、DMAを用いてプロセッサ112によるデータアクセスなどの処理を低減しつつ、データ転送をより高速化する。
次に、図3に示すCPUユニット100を構成する制御回路140における動作手順の一例について説明する。図4は、実施の形態1に係るPLC1の制御回路140における動作手順の一例を示す模式図である。図4には、一例として、演算処理部110から通信回路130への起動要求に応答して、制御回路140を主体として、IOリフレッシュ処理が実行される例を示す。なお、演算処理部110から通信回路130への起動要求のタイミングは、高精度タイマ160(図1)が示す値(カウント値)に基づいて、高い精度で管理される。IOリフレッシュ処理を実行するプライマリ定周期タスク1221は、演算処理部110のプロセッサ112がシステムプログラム122などを実行することで実行される。IOリフレッシュ処理によって、メインメモリ114には、入力データおよび出力データが記憶されるとともに、IOリフレッシュ周期に応じて、各値が更新される。通信回路130は、ローカルバス2上で通信フレームを用いて遣り取りされる入力データ134および出力データ135を格納するバッファ132を含む。
次に、ディスクリプタテーブルのデータ構造の一例について説明する。
次に、ディスクリプタテーブル148に従ってDMAコアで処理を実行する場合の起動方法およびディスクリプタテーブル148の格納方法の一例について説明する。
実施の形態1に係るCPUユニット100においては、制御回路140のDMAコアが、ディスクリプタテーブルに従って指定された処理を順次実行することで、CPUユニット100(プロセッサ112)と機能ユニット200との間のIOリフレッシュ処理などを含む各種通信処理を実現できる。ディスクリプタテーブルを用いることで、プロセッサ112は、通信に係る処理を制御回路140へ委譲できるので、プロセッサ112の処理能力が制限される場合や、演算処理部110と通信回路130との間のデータ転送の能力が制限される場合などであっても、CPUユニット100と1または複数の機能ユニット200との間で遣り取りされるデータ転送のスループットを向上させることができる。
実施の形態1においては、CPUユニット100とローカルバス2を介して接続された1または複数の機能ユニット200との間で、IOリフレッシュフレームが遣り取りされる構成について主として説明した。しかしながら、フィールドネットワークを介して接続される1または複数の機能ユニット200に対しても、同様のスキームを適用可能である。
実施の形態3においては、CPUユニットと1または複数の機能ユニットとの間の通信線を二重化することで、IOリフレッシュ処理などをより高速かつ柔軟に行うことができる構成について例示する。
図8は、実施の形態3に係るPLC1Bの要部構成を示す模式図である。図8を参照して、PLC1BのCPUユニット100Bと1または複数の機能ユニット200Bとの間は、互いに独立した複数のチャネルを有するローカルバス群2Bを採用してもよい。図8には、通信線として、第1ローカルバス21および第2ローカルバス22を含むローカルバス群2Bを介して接続される構成例を示す。なお、図8には、2つのチャネルを有するローカルバス群2Bを採用する構成を例示するが、互いに独立した複数のチャネルを有するものであればいずれでもよく、2つより多いチャネルを有する構成を採用してもよい。
実施の形態3に係るPLC1Bにおいては、ローカルバス群2Bを構成する第1ローカルバス21および第2ローカルバス22を用いて、異なる周期(一定周期)でのIOリフレッシュ処理をそれぞれ独立に行うことができる。
再度図9を参照して、一例として、機能ユニット200B−1,200B−2,200B−5がプライマリ定周期タスク1221に関連付けられており、機能ユニット200B−3,200B−4が通常定周期タスク1222に関連付けられている。
IOリフレッシュフレーム1およびIOリフレッシュフレーム2は、いずれもローカルバス群2Bに接続されるすべての機能ユニット200Bを順次転送されることになるが、機能ユニット200Bの各々は、予め設定されたいずれかのIOリフレッシュフレームのみを処理するようにしてもよい。
実施の形態3に係るPLC1Bにおいては、互いに独立したチャネルを有するローカルバス群2Bを採用することで、それぞれのチャネルを利用して、IOリフレッシュフレームをそれぞれ独立に伝送させることができる。これによって、各機能ユニット200Bは、各機能ユニット200Bが扱う入力データおよび出力データの特性や用途に応じて、より好ましいIOリフレッシュフレームにてIOリフレッシュ処理を行うことができる。
実施の形態3に係るPLC1Bに示される複数の互いに独立したチャネルを有しているローカルバス群2Bを採用した構成については、図7に示す実施の形態2に係るPLC1Aにおいて、通信カプラユニットと1または複数の機能ユニットとを接続するためのローカルバス群として採用してもよい。このような構成を採用することで、通信カプラユニットでのデータ伝送についてもより高速化することができる。
本実施の形態に係るPLCを構成するCPUユニットにおいては、タスクを実行するプロセッサ112およびメインメモリ114などを含む演算処理部110と、ローカルバスを介した通信を担当する通信回路130との間に、制御回路140が配置される。制御回路140は、複数のDMAコアを有しており、各DMAコアは、ディスクリプタテーブルに従って指定された処理を順次実行する。これによって、演算処理部110と通信回路130との間のデータ伝送を含む、CPUユニット100(プロセッサ112)と機能ユニット200との間のIOリフレッシュ処理といった各種通信処理を高速に実現できる。特に、演算処理部110のプロセッサ112は、ディスクリプタテーブルを用いることで、通信に係る処理を制御回路140へ委譲できるので、プロセッサ112の処理リソースが少ない場合であっても、効率的なデータ転送を実現できる。
Claims (9)
- 制御装置であって、
通信ユニットと、
1または複数の機能ユニットと、
前記通信ユニットと前記1または複数の機能ユニットとの間を接続する通信線とを備え、前記通信線は、互いに独立した複数のチャネルを有しており、
前記通信ユニットは、
プロセッサが1または複数のタスクを実行する演算処理部と、
前記通信線を介した通信フレームの送受信を担当する通信回路と、
前記演算処理部および前記通信回路に接続される制御回路とを備え、
前記制御回路は、
前記演算処理部にアクセスするための第1DMA(DirectMemoryAccess)コアと、
前記通信回路にアクセスするための第2DMAコアと、
前記演算処理部からのトリガに応じて、予め定義されたディスクリプタテーブルに従って、前記第1DMAコアおよび前記第2DMAコアに順次コマンドを与えるコントローラとを備え、
前記通信ユニットは、
前記複数のチャネルのうち第1チャネルを介して、前記機能ユニットが収集しているデータの前記通信ユニットへの送信、および、前記通信ユニットが保持しているデータの前記機能ユニットへの送信のうち、少なくとも一方を実行するための第1通信フレームを第1周期で送出する第1タスクと、
前記複数のチャネルのうち第2チャネルを介して、前記機能ユニットが収集しているデータの前記通信ユニットへの送信、および、前記通信ユニットが保持しているデータの前記機能ユニットへの送信のうち、少なくとも一方を実行するための第2通信フレームを前記第1周期とは異なる第2周期で送出する第2タスクとを実行するように構成される、制御装置。 - 前記1または複数の機能ユニットの各々は、前記通信ユニットとの間のデータの遣り取りを行うために、いずれかの1つの通信フレームのみを処理する、請求項1に記載の制御装置。
- 前記制御回路は、互いに異なる優先度が予め設定された複数のディスクリプタテーブルのうちから指定されたディスクリプタテーブルを選択的に起動するための起動手段を備える、請求項1または2に記載の制御装置。
- 制御装置であって、
通信ユニットと、
1または複数の機能ユニットと、
前記通信ユニットと前記1または複数の機能ユニットとの間を接続する通信線とを備え、
前記通信ユニットは、
プロセッサが1または複数のタスクを実行する演算処理部と、
前記通信線を介した通信フレームの送受信を担当する通信回路と、
前記演算処理部および前記通信回路に接続される制御回路とを備え、
前記制御回路は、
前記演算処理部にアクセスするための第1DMA(DirectMemoryAccess)コアと、
前記通信回路にアクセスするための第2DMAコアと、
前記演算処理部からのトリガに応じて、互いに異なる優先度が予め設定された複数のディスクリプタテーブルのうちから指定されたディスクリプタテーブルを選択的に起動するための起動手段と、
前記起動されたディスクリプタテーブルに従って、前記第1DMAコアおよび前記第2DMAコアに順次コマンドを与える優先度別に構成された複数のコントローラとを備える、制御装置。 - 前記制御回路は、異なるディスクリプタテーブルに従う処理が同時に要求されると、各ディスクリプタテーブルに設定されている優先度に基づいて調停するアービタをさらに備える、請求項3または4に記載の制御装置。
- 前記複数のディスクリプタテーブルは、前記演算処理部のメモリおよび前記制御回路の記憶領域の少なくとも一方に格納される、請求項3〜5のいずれか1項に記載の制御装置。
- 前記演算処理部では、互いに異なる優先度が設定された複数のタスクが実行され、
前記複数のディスクリプタテーブルの各々は、対応するタスクの優先度に応じて、前記演算処理部のメモリおよび前記制御回路の記憶領域のいずれかに格納される、請求項6に記載の制御装置。 - 通信線を介して1または複数の機能ユニットと接続される通信装置であって、
プロセッサが1または複数のタスクを実行する演算処理部と、
前記通信線を介した通信フレームの送受信を担当する通信回路とを備え、前記通信線は、互いに独立した複数のチャネルを有しており、
前記演算処理部および前記通信回路に接続される制御回路とを備え、
前記制御回路は、
前記演算処理部にアクセスするための第1DMA(DirectMemoryAccess)コアと、
前記通信回路にアクセスするための第2DMAコアと、
前記演算処理部からのトリガに応じて、予め定義されたディスクリプタテーブルに従って、前記第1DMAコアおよび前記第2DMAコアに順次コマンドを与えるコントローラとを備え、
前記通信装置は、
前記複数のチャネルのうち第1チャネルを介して、前記機能ユニットが収集しているデータの前記通信装置への送信、および、前記通信装置が保持しているデータの前記機能ユニットへの送信のうち、少なくとも一方を実行するための第1通信フレームを第1周期で送出する第1タスクと、
前記複数のチャネルのうち第2チャネルを介して、前記機能ユニットが収集しているデータの前記通信装置への送信、および、前記通信装置が保持しているデータの前記機能ユニットへの送信のうち、少なくとも一方を実行するための第2通信フレームを前記第1周期とは異なる第2周期で送出する第2タスクとを実行するように構成される、通信装置。 - 通信線を介して1または複数の機能ユニットと接続される通信装置であって、
プロセッサが1または複数のタスクを実行する演算処理部と、
前記通信線を介した通信フレームの送受信を担当する通信回路と、
前記演算処理部および前記通信回路に接続される制御回路とを備え、
前記制御回路は、
前記演算処理部にアクセスするための第1DMA(DirectMemoryAccess)コアと、
前記通信回路にアクセスするための第2DMAコアと、
前記演算処理部からのトリガに応じて、互いに異なる優先度が予め設定された複数のディスクリプタテーブルのうちから指定されたディスクリプタテーブルを選択的に起動するための起動手段と、
前記起動されたディスクリプタテーブルに従って、前記第1DMAコアおよび前記第2DMAコアに順次コマンドを与える優先度別に構成された複数のコントローラとを備える、通信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020411A JP6900691B2 (ja) | 2017-02-07 | 2017-02-07 | 制御装置および通信装置 |
US16/478,470 US11068423B2 (en) | 2017-02-07 | 2017-11-20 | Control device and communication device |
EP17895783.3A EP3582444B1 (en) | 2017-02-07 | 2017-11-20 | Control device and communication device |
PCT/JP2017/041660 WO2018146900A1 (ja) | 2017-02-07 | 2017-11-20 | 制御装置および通信装置 |
CN201780083610.4A CN110178344B (zh) | 2017-02-07 | 2017-11-20 | 控制装置以及通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020411A JP6900691B2 (ja) | 2017-02-07 | 2017-02-07 | 制御装置および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129614A JP2018129614A (ja) | 2018-08-16 |
JP6900691B2 true JP6900691B2 (ja) | 2021-07-07 |
Family
ID=63108049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017020411A Active JP6900691B2 (ja) | 2017-02-07 | 2017-02-07 | 制御装置および通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11068423B2 (ja) |
EP (1) | EP3582444B1 (ja) |
JP (1) | JP6900691B2 (ja) |
CN (1) | CN110178344B (ja) |
WO (1) | WO2018146900A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7192427B2 (ja) | 2018-11-19 | 2022-12-20 | オムロン株式会社 | 制御システムおよび制御装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309445A (ja) * | 1988-06-07 | 1989-12-13 | Fujitsu Ltd | データ転送方式 |
JPH05252163A (ja) * | 1992-03-05 | 1993-09-28 | Mitsubishi Heavy Ind Ltd | リモート入出力装置 |
EP0803821A3 (en) * | 1996-04-26 | 1998-01-28 | Texas Instruments Incorporated | DMA channel assignment in a data packet transfer device |
JP3895888B2 (ja) * | 1999-06-29 | 2007-03-22 | 株式会社日立製作所 | パケット通信方法およびノード装置 |
US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
US6754735B2 (en) * | 2001-12-21 | 2004-06-22 | Agere Systems Inc. | Single descriptor scatter gather data transfer to or from a host processor |
JP3970728B2 (ja) * | 2002-09-20 | 2007-09-05 | 株式会社リコー | データ通信装置 |
JP3800338B2 (ja) * | 2003-11-17 | 2006-07-26 | 横河電機株式会社 | 通信制御システム |
JP2005258509A (ja) * | 2004-03-09 | 2005-09-22 | Fujitsu Ltd | ストレージ装置 |
WO2007003986A1 (en) * | 2005-06-30 | 2007-01-11 | Freescale Semiconductor, Inc. | Device and method for controlling an execution of a dma task |
JP2007027951A (ja) * | 2005-07-13 | 2007-02-01 | Matsushita Electric Ind Co Ltd | Dmaコントローラおよび通信処理装置 |
US7689732B2 (en) * | 2006-02-24 | 2010-03-30 | Via Technologies, Inc. | Method for improving flexibility of arbitration of direct memory access (DMA) engines requesting access to shared DMA channels |
CN101482853B (zh) | 2008-01-10 | 2010-10-27 | 松翰科技股份有限公司 | 直接存储器访问系统及方法 |
JP2010021866A (ja) | 2008-07-11 | 2010-01-28 | Omron Corp | 通信システム及びマスタ |
CN103064808A (zh) * | 2011-10-24 | 2013-04-24 | 北京强度环境研究所 | 优先级可调多通道dma控制器 |
CN202404581U (zh) * | 2011-10-24 | 2012-08-29 | 北京强度环境研究所 | 优先级可调多通道dma控制器 |
CN103593437A (zh) | 2013-11-14 | 2014-02-19 | 浪潮电子信息产业股份有限公司 | 一种基于dma的数据压缩芯片结构及其实现方法 |
-
2017
- 2017-02-07 JP JP2017020411A patent/JP6900691B2/ja active Active
- 2017-11-20 CN CN201780083610.4A patent/CN110178344B/zh active Active
- 2017-11-20 EP EP17895783.3A patent/EP3582444B1/en active Active
- 2017-11-20 WO PCT/JP2017/041660 patent/WO2018146900A1/ja unknown
- 2017-11-20 US US16/478,470 patent/US11068423B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129614A (ja) | 2018-08-16 |
EP3582444A4 (en) | 2020-12-02 |
WO2018146900A1 (ja) | 2018-08-16 |
CN110178344A (zh) | 2019-08-27 |
EP3582444A1 (en) | 2019-12-18 |
US20210133131A1 (en) | 2021-05-06 |
EP3582444B1 (en) | 2022-04-27 |
CN110178344B (zh) | 2021-11-26 |
US11068423B2 (en) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6428805B2 (ja) | 演算装置、制御装置および制御方法 | |
JP6900690B2 (ja) | 制御装置 | |
JP7396393B2 (ja) | 制御システム、装置および制御方法 | |
WO2016189294A1 (en) | Single-chip multi-processor communication | |
JP2007299102A (ja) | プログラマブルコントローラおよび通信ユニット | |
JP6900691B2 (ja) | 制御装置および通信装置 | |
JP6772748B2 (ja) | 演算装置および制御システム | |
JP7089842B2 (ja) | 演算装置および制御装置 | |
WO2019171845A1 (ja) | 制御装置および制御システム | |
JP6419400B1 (ja) | Plc、ネットワークユニット、cpuユニット、及びデータ転送方法 | |
JP2022048289A (ja) | 制御装置および制御システム | |
JP2008299581A (ja) | データ転送制御装置 | |
JPH0319499A (ja) | 分散型コントローラ | |
JP2016111633A (ja) | 回路情報に従って論理回路を構成可能な回路を持つデバイスと、複数の制御手段とを有する情報処理システム | |
JPH02183854A (ja) | 一斉通知方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6900691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |