JP7192427B2 - 制御システムおよび制御装置 - Google Patents
制御システムおよび制御装置 Download PDFInfo
- Publication number
- JP7192427B2 JP7192427B2 JP2018216587A JP2018216587A JP7192427B2 JP 7192427 B2 JP7192427 B2 JP 7192427B2 JP 2018216587 A JP2018216587 A JP 2018216587A JP 2018216587 A JP2018216587 A JP 2018216587A JP 7192427 B2 JP7192427 B2 JP 7192427B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- time
- communication data
- arithmetic processing
- transfer method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15056—DMA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
<適用例>
[PLC1の装置構成]
まず、第1の実施の形態に係るPLCの装置構成について説明する。図1は、第1の実施の形態に係るPLCの要部構成を示す模式図である。図1を参照して、第1の実施の形態に係るPLC1は、典型的には、制御装置100と、1または複数の機能ユニット200とから構成される。制御装置100は、PLC1を構成する一要素であり、PLC1全体の処理を制御する演算ユニットに相当する。機能ユニット200は、PLC1による様々な機械や設備の制御を実現するための各種機能を提供する。制御装置100と1または複数の機能ユニット200との間は、通信線の一例であるローカルバス2を介して接続されている。一例として、ローカルバス2としては、一種のデイジーチェーンの構成が採用される。
第1の実施の形態に係るPLC1においては、それぞれ優先度が設定された1または複数の周期タスクが実行される。このような周期タスクのうち、最高優先度のタスク(以下、「プライマリ周期タスク」とも称す。)の一つとして上述のIOリフレッシュ処理がある。IOリフレッシュ処理の優先度より低い優先度のタスクとして、各種のタスク(以下、「通常周期タスク」とも称す。)がある。これらのタスクは、予め設定されたそれぞれの一定周期が繰返し実行されることになる。
図3を参照して、転送方式と転送時間との関係について説明する。図3は、転送方式ごとのデータ量に応じた転送時間を表わす図である。図3に示す転送時間は、例えば、実験で算出されたデータである。転送方式としては、例えば、PIO方式と、DMA方式とがある。PIO方式とDMA方式とにおける具体的な転送方法については後述する。
図4および図5を参照して、PIO方式およびDMA方式の転送方式について説明する。以下では、入力データ134の転送について説明するが、出力データ135の転送であってもこれらの転送方式のうち、データ量の変化に応じていずれかの転送方式が適用される。IOリフレッシュ処理が実行される場合に、入力データ134は、PIO方式およびDMA方式のいずれかの方式により、通信回路130のバッファ132から記憶部114に転送される。プロセッサ112は、記憶部114に格納された入力データ134を用いて、演算処理を実行する。
図6を参照して、第1転送時間および第2転送時間と、プライマリ周期タスク1221との対応関係について説明する。図6は、プライマリ周期タスク1221の一例を表わす図である。プライマリ周期タスク1221は、IOリフレッシュ処理を含む。また、プライマリ周期タスク1221は、IOリフレッシュ処理後に、最優先で行われる演算処理およびユーザプログラム等を含む。例えば、IOリフレッシュ処理、演算処理、およびユーザプログラムが実行される制御周期T1のうち、第1転送方式による第1転送時間、または、第2転送方式による第2転送時間は、IOリフレッシュ処理が行われる周期Taに含まれる時間である。これに対して、第1転送時間または第2転送時間は、IOリフレッシュ処理と演算処理とが行われる周期Tbに含まれる時間であってもよい。演算処理は、プロセッサ112がバッファ132から記憶部114に転送された入力データ134を用いて実行する処理である。
図8を参照して、制御装置100の制御構造について説明する。図8は、演算処理部110が、予め定められた条件を満たす転送方式を選択する処理を表わすフローチャートである。ステップS1001において、演算処理部110は、ユーザプログラム124に基づく計測指示を受け付ける。計測指示は、例えば、制御装置100に電力が供給(電源ON)された場合、または、機能ユニット200の構成が変更された(「段取り替え」が行われた)場合に出力される。
以下、本開示に係る第2の実施の形態について説明する。第2の実施の形態に係るPLC1は、前述の実施の形態に係るPLC1と同一のハードウェア構成を用いて実現される。したがって、同一のハードウェア構成の説明は繰り返さない。
図9を参照して、選択部118の機能等を実現するユーザプログラム124の具体例について説明する。図9は、転送方式を選択するユーザプログラムの124の一例を表わす図である。図8の例では、ユーザプログラム124は、ラダープログラムで規定される。当該ユーザプログラム124は、例えば、制御装置100へ電力が供給されていない状態から電力の供給が開始された場合、または、機能ユニット200の構成が変更された(段取り替えが行われた)場合に、第1転送時間と第2転送時間との計測を開始する。第1転送時間および第2転送時間の計測が終了した後に、転送方式が選択された場合は、選択された新しい転送方式によりデータの転送が実行される。このように、PLC1は、システム運用中において、現在設定されている転送方式とは別の転送方式を選択される可能性があるタイミングで、転送時間の計測を行える。
以下、本開示に係る第3の実施の形態について説明する。第3の実施の形態に係るPLC1aは、前述の実施の形態に係るPLC1と一部が異なる構成であり残りは同一の構成を用いて実現される。したがって、同一の構成の説明は繰り返さない。以下、異なる構成と処理とについて説明する。
図10は、第2の実施の形態に係るPLC1aの要部構成を示す模式図である。PLC1aは、典型的には、制御装置100と、1または複数の機能ユニット200と、サポート装置300とから構成される。サポート装置300は、制御装置100と電気的に接続され、制御装置100により計測された計測データを受け付ける。サポート装置300は、表示部310を含み、計測データに基づく画像を表示する。表示部310に表示される画像については後述する。
図12および図13を参照して、サポート装置300の表示部310に表示される画像について説明する。より具体的には、第1転送方式(例えば、PIO方式)による転送時間を含む計測データに基づく画像と、第2転送方式(例えば、DMA方式)による転送時間を含む計測データに基づく画像とについて説明する。図12は、第1転送方式による転送時間を含む計測データに基づいて生成された画像である。図13は、第2転送方式による転送時間を含む計測データに基づいて生成された画像である。
図14は、本実施の形態に係るPLC1を構成するサポート装置300のハードウェア構成例を示すブロック図である。図14を参照して、サポート装置300は、CPUまたはMPUなどのプロセッサ311と、光学ドライブ315と、主記憶装置306と、二次記憶装置308と、表示部310と、USB(Universal Serial Bus)コントローラ312と、ローカルネットワークコントローラ314と、入力部316と、表示部310とを含む。これらのコンポーネントはバス320を介して接続される。
図15は、演算処理部110が、ユーザからの指示に応答して、転送方式を選択する処理を表わすフローチャートである。ステップS1006において、演算処理部110は、第1転送時間および第2転送時間と、第1転送時間のばらつき度合いおよび第2転送時間のばらつき度合いとを含む計測データを出力する。演算処理部110は、計測データをサポート装置300に出力する。
第1および第2の実施の形態において、演算処理部110のプロセッサ112がプログラムを実行することで必要な機能が提供される構成例を示したが、これらの提供される機能の一部または全部を、専用のハードウェア回路(例えば、ASICまたはFPGAなど)を用いて実装してもよい。あるいは、制御装置100の主要部を、汎用的なアーキテクチャに従うハードウェア(例えば、汎用パソコンをベースとした産業用パソコン)を用いて実現してもよい。この場合には、仮想化技術を用いて、用途の異なる複数のOS(Operating System)を並列的に実行させるとともに、各OS上で必要なアプリケーションを実行させるようにしてもよい。
以上のように、本実施形態は以下のような開示を含む。
1または複数の機能ユニット(200)と、
前記1または複数の機能ユニット(200)間で巡回的に伝送される通信データ(20)を遣り取りする制御装置(100)とを備え、
前記制御装置(100)は、
前記通信データ(20)を一時的に格納する第1記憶部(132)を有する通信回路(130)と、
複数の転送方式のいずれかに従って、前記第1記憶部(132)から転送される前記通信データ(20)を格納する第2記憶部(114)と、
前記第2記憶部(114)に格納された前記通信データ(20)を用いて、演算処理を実行する演算処理部(110)と、
前記演算処理部(110)と前記通信回路(130)とに接続されたDMAコントローラ(140)とを備え、
前記複数の転送方式は、前記演算処理部(110)が前記通信データ(20)を転送する第1転送方式と、前記DMAコントローラ(140)が前記通信データ(20)を転送する第2転送方式とを含み、
前記演算処理部(110)は、ユーザからの指示に従って、または、予め定められた条件に従って、前記第1転送方式と前記第2転送方式とのうち、いずれかの転送方式を選択する、制御システム。
前記演算処理部(110)は、
前記第1転送方式により前記通信データ(20)が前記第2記憶部(114)に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第1転送時間と、前記第2転送方式により前記通信データ(20)が前記第2記憶部(114)に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずかの第2転送時間とを計測し、
前記第1転送時間と第2転送時間とを含む計測データを出力する、構成1に記載の制御システム。
前記演算処理部(110)は、前記制御装置(100)への電力の供給が開始された場合、または、前記制御装置(100)に接続された前記1または複数の機能ユニット(200)の構成が変更された場合に、前記第1転送時間と前記第2転送時間とを計測する、構成2に記載の制御システム。
前記計測データは、前記第1転送方式による前記通信データ(20)における転送が、複数回実行されたときの前記第1転送時間における平均第1転送時間と、前記第2転送方式による前記通信データ(20)における転送が、複数回実行されたときの前記第2転送時間における平均第2転送時間とを含み、
前記演算処理部(110)は、前記平均第1転送時間で転送が実行される前記第1転送方式と、前記平均第2転送時間で転送が実行される前記第2転送方式とのうち、短い時間で転送が実行される転送方式を選択可能する、構成2または3に記載の制御システム。
前記計測データは、前記第1転送方式による前記通信データ(20)における転送が、複数回実行されたときの前記第1転送時間におけるばらつき度合いと、前記第2転送方式による前記通信データ(20)における転送が、複数回実行されたときの前記第2転送時間におけるばらつき度合いとを含み、
前記演算処理部(110)は、前記第1転送時間におけるばらつき度合いで転送が実行される第1転送方式と、前記第2転送時間におけるばらつき度合いで転送が実行される第2転送方式のうち、小さいばらつきの度合いで転送が実行される転送方式を選択可能とする、構成2または3に記載の制御システム。
前記計測データを受け付けるサポート装置(300)をさらに備え、
前記サポート装置(300)は、受け付けた前記計測データに基づいて、前記通信データ(20)の転送において許容される最大の時間と、前記第1転送方式および前記第2転送方式のうち、いずれかの転送方式により前記通信データ(20)が転送されたときに実測された時間とを比較可能な画像を表示する表示部(310)を含む、構成2~5のいずれか1項に記載の制御システム。
1または複数の機能ユニット(200)間で巡回的に伝送される通信データ(20)を遣り取りする制御装置(100)であって、
前記通信データ(20)を一時的に格納する第1記憶部(132)を有する通信回路(130)と、
複数の転送方式のいずれかに従って、前記第1記憶部(132)から転送される前記通信データ(20)を格納する第2記憶部(114)と、
前記第2記憶部(114)に格納された前記通信データ(20)を用いて、演算処理を実行する演算処理部(110)と、
前記演算処理部(110)と前記通信回路(130)とに接続されたDMAコントローラ(140)とを備え、
前記複数の転送方式は、前記演算処理部(110)が前記通信データ(20)を転送する第1転送方式と、前記DMAコントローラ(140)が前記通信データ(20)を転送する第2転送方式とを含み、
前記演算処理部(110)は、ユーザからの指示に従って、または、予め定められた条件に従って、前記第1転送方式と前記第2転送方式とのうち、いずれかの転送方式を選択する、制御装置。
Claims (5)
- 1または複数の機能ユニットと、
前記1または複数の機能ユニット間で巡回的に伝送される通信データを遣り取りする制御装置とを備え、
前記制御装置は、
前記通信データを一時的に格納する第1記憶部を有する通信回路と、
複数の転送方式のいずれかに従って、前記第1記憶部から転送される前記通信データを格納する第2記憶部と、
前記第2記憶部に格納された前記通信データを用いて、ユーザプログラムに従って、演算処理を実行する演算処理部と、
前記演算処理部と前記通信回路とに接続されたDMAコントローラとを備え、
前記複数の転送方式は、前記演算処理部が前記通信データを転送する第1転送方式と、前記DMAコントローラが前記通信データを転送する第2転送方式とを含み、
前記演算処理部は、予め定められた条件に従って、前記第1転送方式と前記第2転送方式とのうち、いずれかの転送方式を選択し、
前記演算処理部は、
前記第1転送方式により前記通信データが前記第2記憶部に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第1転送時間と、前記第2転送方式により前記通信データが前記第2記憶部に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第2転送時間とを計測し、
前記第1転送時間と前記第2転送時間とを含む計測データを出力し、
前記計測データは、前記第1転送方式による前記通信データにおける転送が、複数回実行されたときの前記第1転送時間におけるばらつき度合いと、前記第2転送方式による前記通信データにおける転送が、複数回実行されたときの前記第2転送時間におけるばらつき度合いとを含み、
前記演算処理部は、前記第1転送時間におけるばらつき度合いで転送が実行される第1転送方式と、前記第2転送時間におけるばらつき度合いで転送が実行される第2転送方式のうち、小さいばらつきの度合いで転送が実行される転送方式を選択可能である、制御システム。 - 1または複数の機能ユニットと、
前記1または複数の機能ユニット間で巡回的に伝送される通信データを遣り取りする制御装置とを備え、
前記制御装置は、
前記通信データを一時的に格納する第1記憶部を有する通信回路と、
複数の転送方式のいずれかに従って、前記第1記憶部から転送される前記通信データを格納する第2記憶部と、
前記第2記憶部に格納された前記通信データを用いて、ユーザプログラムに従って、演算処理を実行する演算処理部と、
前記演算処理部と前記通信回路とに接続されたDMAコントローラとを備え、
前記複数の転送方式は、前記演算処理部が前記通信データを転送する第1転送方式と、前記DMAコントローラが前記通信データを転送する第2転送方式とを含み、
前記演算処理部は、予め定められた条件に従って、前記第1転送方式と前記第2転送方式とのうち、いずれかの転送方式を選択し、
前記演算処理部は、
前記第1転送方式により前記通信データが前記第2記憶部に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第1転送時間と、前記第2転送方式により前記通信データが前記第2記憶部に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第2転送時間とを計測し、
前記第1転送時間と前記第2転送時間とを含む計測データを出力し、
前記計測データを受け付けるサポート装置をさらに備え、
前記サポート装置は、受け付けた前記計測データに基づいて、前記通信データの転送において許容される最大の時間と、前記第1転送方式および前記第2転送方式のうち、いずれかの転送方式により前記通信データが転送されたときに実測された時間とを比較可能な画像を表示する表示部を含む、制御システム。 - 前記演算処理部は、前記制御装置への電力の供給が開始された場合、または、前記制御装置に接続された前記1または複数の機能ユニットの構成が変更された場合に、前記第1転送時間と前記第2転送時間とを計測する、請求項1または2に記載の制御システム。
- 前記計測データは、前記第1転送方式による前記通信データの転送が、複数回実行されたときの前記第1転送時間における平均第1転送時間と、前記第2転送方式による前記通信データの転送が、複数回実行されたときの前記第2転送時間における平均第2転送時間とを含み、
前記演算処理部は、前記平均第1転送時間で転送が実行される前記第1転送方式と、前記平均第2転送時間で転送が実行される前記第2転送方式とのうち、短い時間で転送が実行される転送方式を選択可能する、請求項1~3のいずれか1項に記載の制御システム。 - 1または複数の機能ユニット間で巡回的に伝送される通信データを遣り取りする制御装置であって、
前記通信データを一時的に格納する第1記憶部を有する通信回路と、
複数の転送方式のいずれかに従って、前記第1記憶部から転送される前記通信データを格納する第2記憶部と、
前記第2記憶部に格納された前記通信データを用いて、ユーザプログラムに従って、演算処理を実行する演算処理部と、
前記演算処理部と前記通信回路とに接続されたDMAコントローラとを備え、
前記複数の転送方式は、前記演算処理部が前記通信データを転送する第1転送方式と、前記DMAコントローラが前記通信データを転送する第2転送方式とを含み、
前記演算処理部は、予め定められた条件に従って、前記第1転送方式と前記第2転送方式とのうち、いずれかの転送方式を選択し、
前記演算処理部は、
前記第1転送方式により前記通信データが前記第2記憶部に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第1転送時間と、前記第2転送方式により前記通信データが前記第2記憶部に転送される時間と、該転送される時間および前記演算処理が実行される時間とのうちのいずれかの第2転送時間とを計測し、
前記第1転送時間と前記第2転送時間とを含む計測データを出力し、
前記計測データは、前記第1転送方式による前記通信データにおける転送が、複数回実行されたときの前記第1転送時間におけるばらつき度合いと、前記第2転送方式による前記通信データにおける転送が、複数回実行されたときの前記第2転送時間におけるばらつき度合いとを含み、
前記演算処理部は、前記第1転送時間におけるばらつき度合いで転送が実行される第1転送方式と、前記第2転送時間におけるばらつき度合いで転送が実行される第2転送方式のうち、小さいばらつきの度合いで転送が実行される転送方式を選択可能である、制御装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216587A JP7192427B2 (ja) | 2018-11-19 | 2018-11-19 | 制御システムおよび制御装置 |
EP19886224.5A EP3885922A4 (en) | 2018-11-19 | 2019-10-24 | CONTROL SYSTEM AND CONTROL DEVICE |
PCT/JP2019/041736 WO2020105358A1 (ja) | 2018-11-19 | 2019-10-24 | 制御システムおよび制御装置 |
CN201980057878.XA CN112673362A (zh) | 2018-11-19 | 2019-10-24 | 控制系统以及控制装置 |
US17/286,487 US20210389741A1 (en) | 2018-11-19 | 2019-10-24 | Control system and control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216587A JP7192427B2 (ja) | 2018-11-19 | 2018-11-19 | 制御システムおよび制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088479A JP2020088479A (ja) | 2020-06-04 |
JP7192427B2 true JP7192427B2 (ja) | 2022-12-20 |
Family
ID=70774109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018216587A Active JP7192427B2 (ja) | 2018-11-19 | 2018-11-19 | 制御システムおよび制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20210389741A1 (ja) |
EP (1) | EP3885922A4 (ja) |
JP (1) | JP7192427B2 (ja) |
CN (1) | CN112673362A (ja) |
WO (1) | WO2020105358A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11025544B2 (en) * | 2019-06-07 | 2021-06-01 | Intel Corporation | Network interface for data transport in heterogeneous computing environments |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016194823A (ja) | 2015-03-31 | 2016-11-17 | オムロン株式会社 | 制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0512181A (ja) * | 1991-07-01 | 1993-01-22 | Nec Eng Ltd | 電子計算機 |
JPH11353269A (ja) * | 1998-06-04 | 1999-12-24 | Matsushita Electric Ind Co Ltd | データ転送判別装置及びデータ転送判別方法 |
US7072996B2 (en) * | 2001-06-13 | 2006-07-04 | Corrent Corporation | System and method of transferring data between a processing engine and a plurality of bus types using an arbiter |
US7689732B2 (en) * | 2006-02-24 | 2010-03-30 | Via Technologies, Inc. | Method for improving flexibility of arbitration of direct memory access (DMA) engines requesting access to shared DMA channels |
JP2010282352A (ja) * | 2009-06-03 | 2010-12-16 | Renesas Electronics Corp | Dma転送制御装置 |
JP4894961B1 (ja) * | 2011-03-15 | 2012-03-14 | オムロン株式会社 | Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体 |
JP6900691B2 (ja) | 2017-02-07 | 2021-07-07 | オムロン株式会社 | 制御装置および通信装置 |
-
2018
- 2018-11-19 JP JP2018216587A patent/JP7192427B2/ja active Active
-
2019
- 2019-10-24 EP EP19886224.5A patent/EP3885922A4/en active Pending
- 2019-10-24 WO PCT/JP2019/041736 patent/WO2020105358A1/ja unknown
- 2019-10-24 CN CN201980057878.XA patent/CN112673362A/zh active Pending
- 2019-10-24 US US17/286,487 patent/US20210389741A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016194823A (ja) | 2015-03-31 | 2016-11-17 | オムロン株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3885922A1 (en) | 2021-09-29 |
US20210389741A1 (en) | 2021-12-16 |
WO2020105358A1 (ja) | 2020-05-28 |
CN112673362A (zh) | 2021-04-16 |
EP3885922A4 (en) | 2022-08-17 |
JP2020088479A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10761515B2 (en) | Control system for controlling control object and control device for linking control applications in control system | |
JP4905597B1 (ja) | コントローラサポート装置、その装置において実行されるためのコントローラサポートプログラム、およびそのプログラムを格納する記録媒体 | |
JP6406466B1 (ja) | 制御装置、制御方法および制御プログラム | |
EP3379358B1 (en) | Control system, control device, control program, and control method | |
US11301294B2 (en) | Control device, control method, and control program | |
JP2018173883A (ja) | 制御装置、制御プログラム、制御システム、および制御方法 | |
JP2016110458A (ja) | プログラマブル・ロジック・コントローラ、基本ユニット、制御方法およびプログラム | |
EP2533114A1 (en) | Controller support device, controller support program to be executed in said device, recording medium storing said program, and method for estimating execution duration of control program | |
US11231700B2 (en) | Communication system, communication method, and information storage medium | |
JP7192427B2 (ja) | 制御システムおよび制御装置 | |
JP7067406B2 (ja) | 制御システム、制御装置および制御方法 | |
JP6502908B2 (ja) | スレーブ機器 | |
JP6772748B2 (ja) | 演算装置および制御システム | |
EP3764175B1 (en) | Control device and control system | |
WO2019176287A1 (ja) | 制御装置、制御システム、制御方法、および、制御プログラム | |
WO2021084771A1 (ja) | 制御システム、制御システムの通信制御方法、および制御装置 | |
JP2019215818A (ja) | 制御装置およびその制御方法 | |
JP6320151B2 (ja) | エンコーダと割り当てられた処理装置との間でデータを伝送するための方法及び当該方法のためのエンコーダ | |
JP6969454B2 (ja) | 制御装置、制御方法、および、制御プログラム | |
US12009914B2 (en) | Control system, communication control method of control system, and control device | |
JP7230989B2 (ja) | 通信システム、通信方法、及びプログラム | |
JP2020071520A (ja) | コントローラおよびコントローラの備える通信制御部の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7192427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |