JP6900518B2 - メモリアクセス技術およびコンピュータシステム - Google Patents
メモリアクセス技術およびコンピュータシステム Download PDFInfo
- Publication number
- JP6900518B2 JP6900518B2 JP2019570989A JP2019570989A JP6900518B2 JP 6900518 B2 JP6900518 B2 JP 6900518B2 JP 2019570989 A JP2019570989 A JP 2019570989A JP 2019570989 A JP2019570989 A JP 2019570989A JP 6900518 B2 JP6900518 B2 JP 6900518B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- length
- subblock
- read
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005516 engineering process Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 62
- 239000000872 buffer Substances 0.000 claims description 57
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Saccharide Compounds (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
102 プロセッサ
104 プロセッサコア(core)、core
105 バス
106 メモリコントローラ
108 不揮発性デュアルインラインメモリモジュール(NVDIMM)、NVDIMM
110 メディアコントローラ
112 不揮発性メモリNVM、NVM
114 バッファ
802 バッファリング順序
804、904 スケジューリング順序
1062 通信インターフェース
1064 制御回路
Claims (22)
- コンピュータシステムであって、
メディアコントローラと、前記メディアコントローラに結合され、データを記憶するように構成された、不揮発性メモリ(NVM)と、
前記メディアコントローラに結合され、
前記メディアコントローラに第1の読取りコマンドを送ることであって、前記第1の読取りコマンドが、第1の識別子(ID)と、第1のアドレスと、第1の長さとを備え、前記第1のIDが、前記第1の読取りコマンドの識別子であり、前記第1の長さが、前記第1の読取りコマンドによって前記NVMから読み取られるべき第1のデータのサイズを示す、送ること、
第3の長さの少なくとも2つのデータをフェッチするために、前記メディアコントローラに少なくとも2つのsendコマンドを送ることであって、前記第3の長さが前記第1の長さ未満である、送ること
を行うように構成された、メモリコントローラとを備え、
前記メディアコントローラが、前記メモリコントローラに接続され、
前記少なくとも2つのsendコマンドに応答して、前記メモリコントローラに、前記第3の長さの少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックのメタデータとを送ることであって、各データサブブロックのメタデータが、前記第1のIDとロケーション識別子とを備え、前記ロケーション識別子が、前記第1のアドレスに対応する、前記第1のデータにおける対応するデータサブブロックのオフセットを示す、送ること
を行うように構成され、
前記メモリコントローラが、前記少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックの前記メタデータにおけるロケーション識別子とに基づいて、前記第1のデータを取得するようにさらに構成される、コンピュータシステム。 - 前記メモリコントローラが、前記メディアコントローラに第2の読取りコマンドを送ることであって、前記第2の読取りコマンドが、第2のIDと、第2のアドレスと、第2の長さとを搬送し、前記第2の長さが、前記第2の読取りコマンドによって前記NVMから読み取られるべき第2のデータのサイズを示す、送ること、および
前記第3の長さのデータブロックをフェッチするために、前記メディアコントローラに第2のsendコマンドを送ることであって、前記第2の長さが前記第3の長さに等しい、送ること
を行うようにさらに構成され、
前記メディアコントローラが、
前記第2のsendコマンドに応答して、前記メモリコントローラに、前記第2のアドレスに対応する前記第2のデータと、前記第2のデータのメタデータとを送ることであって、前記第2のデータの前記メタデータが、前記第2のIDを搬送する、送ること
を行うようにさらに構成される、請求項1に記載のコンピュータシステム。 - 前記メディアコントローラが、
前記NVMから読み取られた前記第1のデータを、一時的に記憶するために、前記少なくとも2つのデータサブブロックに分割し、前記少なくとも2つのデータサブブロックの前記メタデータを記録すること
を行うようにさらに構成される、請求項1または2に記載のコンピュータシステム。 - 前記NVMから読み取られた前記第1のデータの前記少なくとも2つのデータサブブロックと、前記第2のデータとを、一時的に記憶するように構成された、バッファ
をさらに備え、
前記メディアコントローラが、前記第2のデータが前記バッファにおける前記第1のデータの第1のデータサブブロックの後に位置し、前記バッファにおける前記第1のデータの第2のデータサブブロックの前に位置するとき、前記第1のデータサブブロックの前方で、前記メモリコントローラに前記第2のデータを送ることであって、前記第1のデータサブブロックの前記メタデータにおける送信識別子が、前記第1のデータサブブロックが前記第1のデータの最後の送信されるべきデータサブブロックではないことを示し、前記第2のデータサブブロックの前記メタデータにおける送信識別子が、前記第2のデータサブブロックが前記第1のデータの前記最後の送信されるべきデータサブブロックであることを示す、送ることを行うようにさらに構成される、請求項2または3に記載のコンピュータシステム。 - 前記メモリコントローラに第1のアクセス要求を送ることであって、前記第1のアクセス要求が、前記第1のIDと、前記第1のアドレスと、前記第1の長さとを備える、送ることを行うように構成されたプロセッサ
をさらに備え、
前記メモリコントローラが、前記第1のアクセス要求に基づいて、前記メディアコントローラに前記第1の読取りコマンドを送るようにさらに構成される、請求項1から4のいずれか一項に記載のコンピュータシステム。 - ストレージであって、
データを記憶するように構成された、不揮発性メモリ(NVM)と、
前記NVMに接続され、
コンピュータシステムにおけるメモリコントローラから、第1のIDと、第1のアドレスと、第1の長さとを備える第1の読取りコマンドを受信することであって、前記第1のIDが、前記第1の読取りコマンドの識別子であり、前記第1の長さが、前記第1の読取りコマンドによって前記NVMから読み取られるべき第1のデータのサイズを示す、受信すること、
第3の長さの少なくとも2つのデータをフェッチするために、前記メモリコントローラから、少なくとも2つのsendコマンドを受信することであって、前記第3の長さが前記第1の長さ未満である、受信すること、および
前記少なくとも2つのsendコマンドに応答して、前記メモリコントローラに、前記第3の長さの少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックのメタデータとを送ることであって、各データサブブロックのメタデータが、前記第1のIDとロケーション識別子とを備え、前記ロケーション識別子が、前記第1のアドレスに対応する、前記第1のデータにおける対応するデータサブブロックのオフセットを示す、送ること
を行うように構成された、メディアコントローラと
を備えるストレージ。 - 前記メディアコントローラが、
前記メモリコントローラから、第2のIDと、第2のアドレスと、第2の長さとを備える第2の読取りコマンドを受信することであって、前記第2の長さが、前記第2の読取りコマンドによって前記NVMから読み取られるべき第2のデータのサイズを示す、受信すること
前記第3の長さのデータブロックをフェッチするために、前記メモリコントローラから、第2のsendコマンドを受信することであって、前記第2の長さが前記第3の長さに等しい、受信すること、および
前記第2のsendコマンドに応答して、前記メモリコントローラに、前記第2のアドレスに対応する前記第2のデータと、前記第2のデータのメタデータとを送ることであって、前記第2のデータの前記メタデータが、前記第2のIDを備える、送ること
を行うようにさらに構成される、請求項6に記載のストレージ。 - 前記メディアコントローラに接続され、前記第1のデータの前記少なくとも2つのデータサブブロックを一時的に記憶するように構成された、バッファ
をさらに備える、請求項6または7に記載のストレージ。 - 前記バッファが、前記第2のデータを一時的に記憶するようにさらに構成され、
前記メディアコントローラが、前記第2のデータが前記バッファにおける前記第1のデータの第1のデータサブブロックの後に位置し、前記バッファにおける前記第1のデータの第2のデータサブブロックの前に位置するとき、前記第1のデータサブブロックの前方で、前記メモリコントローラに前記第2のデータを送ることであって、前記第1のデータサブブロックの前記メタデータにおける送信識別子が、前記第1のデータサブブロックが前記第1のデータの最後の送信されるべきデータサブブロックではないことを示し、前記第2のデータサブブロックの前記メタデータにおける送信識別子が、前記第2のデータサブブロックが前記第1のデータの前記最後の送信されるべきデータサブブロックであることを示す、送ることを行うようにさらに構成される、請求項8に記載のストレージ。 - コンピュータシステムに適用されるメモリアクセス方法であって、
前記コンピュータシステムにおけるメモリコントローラによって、前記コンピュータシステムにおける不揮発性メモリ(NVM)に接続されたメディアコントローラに、第1の読取りコマンドを送るステップであって、前記第1の読取りコマンドが、第1のIDと、第1のアドレスと、第1の長さとを備え、前記第1のIDが、前記第1の読取りコマンドの識別子であり、前記第1の長さが、前記第1の読取りコマンドによって前記NVMから読み取られるべき第1のデータのサイズを示す、ステップと、
前記メモリコントローラによって、第3の長さの少なくとも2つのデータをフェッチするために、前記メディアコントローラに少なくとも2つのsendコマンドを送るステップであって、前記第3の長さが前記第1の長さ未満である、ステップと、
前記少なくとも2つのsendコマンドに応答して、前記メディアコントローラによって、前記メモリコントローラに、前記第3の長さの少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックのメタデータとを送るステップであって、各データサブブロックのメタデータが、前記第1のIDとロケーション識別子とを備え、前記ロケーション識別子が、前記第1のアドレスに対応する、前記第1のデータにおける対応するデータサブブロックのロケーションを示す、ステップと、
前記メモリコントローラによって、前記少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックの前記メタデータにおけるロケーション識別子とに基づいて、前記第1のデータを取得するステップと
を含むメモリアクセス方法。 - 前記メモリコントローラによって、前記メディアコントローラに第2の読取りコマンドを送るステップであって、前記第2の読取りコマンドが、第2のIDと、第2のアドレスと、第2の長さとを搬送し、前記第2の長さが、前記第2の読取りコマンドによって前記NVMから読み取られるべき第2のデータのサイズを示す、ステップと、
前記メモリコントローラによって、前記第3の長さのデータブロックをフェッチするために、前記メディアコントローラに第2のsendコマンドを送るステップであって、前記第2の長さが前記第3の長さに等しい、ステップと、
前記メモリコントローラによって、前記第2のsendコマンドに応答して、前記メディアコントローラによって返される、前記第2のアドレスに対応する前記第2のデータと、前記第2のデータのメタデータとを受信するステップであって、前記第2のデータの前記メタデータが、前記第2のIDを備える、ステップと
をさらに含む、請求項10に記載のメモリアクセス方法。 - 前記メディアコントローラによって、前記NVMから読み取られた前記第1のデータを、一時的に記憶するために、前記少なくとも2つのデータサブブロックに分割し、前記少なくとも2つのデータサブブロックの前記メタデータを記録するステップ
をさらに含む、請求項10または11に記載のメモリアクセス方法。 - 各データサブブロックのメタデータが、送信識別子をさらに備え、前記送信識別子が、前記データサブブロックが前記第1のデータの最後の送信されるべきデータサブブロックであるか否かを示すために使用され、
前記方法が、
前記メディアコントローラによって、前記第2のデータが、前記コンピュータシステムのバッファにおける前記第1のデータの第1のデータサブブロックの後に位置し、前記バッファにおける前記第1のデータの第2のデータサブブロックの前に位置すると決定するステップと、
前記メディアコントローラによって、前記決定に基づいて、前記第1のデータサブブロックの前方で、前記メモリコントローラに前記第2のデータを送るステップであって、前記第1のデータサブブロックの前記メタデータにおける送信識別子が、前記第1のデータサブブロックが前記第1のデータの前記最後の送信されるべきデータサブブロックではないことを示し、前記第2のデータサブブロックの前記メタデータにおける送信識別子が、前記第2のデータサブブロックが前記第1のデータの前記最後の送信されるべきデータサブブロックであることを示す、ステップと
をさらに含む、請求項11または12に記載のメモリアクセス方法。 - 前記メモリコントローラによって、前記コンピュータシステムのプロセッサから第1のアクセス要求を受信するステップであって、前記第1のアクセス要求が、前記第1のIDと、前記第1のアドレスと、前記第1の長さとを備える、ステップと、
前記メモリコントローラによって、前記第1のアクセス要求に基づいて、前記メディアコントローラに前記第1の読取りコマンドを送るステップと
をさらに含む、請求項10から13のいずれか一項に記載の方法。 - メディアコントローラによって行われるメモリアクセス方法であって、
コンピュータシステムのメモリコントローラから、第1のIDと、第1のアドレスと、第1の長さとを備える第1の読取りコマンドを受信するステップであって、前記第1のIDが、前記第1の読取りコマンドの識別子であり、前記第1の長さが、前記第1の読取りコマンドによって、前記メディアコントローラに接続された不揮発性メモリ(NVM)から読み取られるべき第1のデータのサイズを示す、ステップと、
第3の長さの少なくとも2つのデータをフェッチするために、前記メモリコントローラから、少なくとも2つのsendコマンドを受信するステップであって、前記第3の長さが前記第1の長さ未満である、ステップと、
前記少なくとも2つのsendコマンドに応答して、前記メモリコントローラに、前記第3の長さの少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックのメタデータとを送るステップであって、各データサブブロックのメタデータが、前記第1のIDとロケーション識別子とを備え、前記ロケーション識別子が、前記第1のアドレスに対応する、前記第1のデータにおける対応するデータサブブロックのオフセットを示す、ステップと
を含むメモリアクセス方法。 - 前記メモリコントローラから、第2のIDと、第2のアドレスと、第2の長さとを備える第2の読取りコマンドを受信するステップであって、前記第2の長さが、前記第2の読取りコマンドによって前記NVMから読み取られるべき第2のデータのサイズを示す、ステップと、
前記第3の長さのデータブロックをフェッチするために、前記メモリコントローラから、第2のsendコマンドを受信するステップであって、前記第2の長さが前記第3の長さに等しい、ステップと、
前記第2のsendコマンドに応答して、前記メモリコントローラに、前記第2のアドレスに対応する前記第2のデータと、前記第2のデータのメタデータとを送るステップであって、前記第2のデータの前記メタデータが、前記第2のIDを備える、ステップと
をさらに含む、請求項15に記載の方法。 - 前記NVMから読み取られた前記第1のデータを、一時的に記憶するために、前記少なくとも2つのデータサブブロックに分割するステップと、
前記少なくとも2つのデータサブブロックの前記メタデータを記録するステップと
をさらに含む、請求項15または16に記載の方法。 - 前記コンピュータシステムが、バッファをさらに備え、各データサブブロックの前記メタデータが、送信識別子をさらに備え、前記送信識別子が、前記データサブブロックが前記第1のデータの最後の送信されるべきデータサブブロックであるか否かを示すために使用され、
前記方法が、
前記第2のデータが、前記コンピュータシステムのバッファにおける前記第1のデータの第1のデータサブブロックの後に位置し、前記バッファにおける前記第1のデータの第2のデータサブブロックの前に位置すると決定するステップと、
前記決定に基づいて、前記第1のデータサブブロックの前方で、前記メモリコントローラに前記第2のデータを送るステップであって、前記第1のデータサブブロックの前記メタデータにおける送信識別子が、前記第1のデータサブブロックが前記第1のデータの前記最後の送信されるべきデータサブブロックではないことを示し、前記第2のデータサブブロックの前記メタデータにおける送信識別子が、前記第2のデータサブブロックが前記第1のデータの前記最後の送信されるべきデータサブブロックであることを示す、ステップと
をさらに含む、請求項16または17に記載の方法。 - 前記第1のアドレスに基づいて、前記NVMから前記第1のデータを読み取るステップ
をさらに備える、請求項15から16のいずれか一項に記載の方法。 - メモリアクセス方法であって、前記方法がコンピュータシステムに適用され、前記コンピュータシステムが、メモリコントローラと、メディアコントローラと、前記メディアコントローラに接続された不揮発性メモリNVMとを備え、前記方法が、
前記メモリコントローラによって、前記メディアコントローラに第1の読取りコマンドを送るステップであって、前記第1の読取りコマンドが、第1のIDと、第1のアドレスと、第1の長さとを搬送し、前記第1のIDが、前記第1の読取りコマンドの識別子であり、前記第1の長さが、前記第1の読取りコマンドによって読み取られるべき第1のデータのサイズを示すために使用される、ステップと、
前記メモリコントローラによって、前記メディアコントローラに少なくとも2つのsendコマンドを送るステップであって、前記少なくとも2つのsendコマンドが、第3の長さの少なくとも2つのデータを取得するために使用され、前記第3の長さが前記第1の長さ未満である、ステップと、
前記メモリコントローラによって、前記第3の長さの少なくとも2つのデータサブブロックと、前記少なくとも2つのデータサブブロックのメタデータとを受信するステップであって、前記少なくとも2つのデータサブブロックおよび前記メタデータが、前記少なくとも2つのsendコマンドに応答して、前記メディアコントローラによって送られ、前記少なくとも2つのデータサブブロックが、前記第1のアドレスに基づいて、前記メディアコントローラによって前記NVMから取得され、各データサブブロックのメタデータが、前記第1のIDとロケーション識別子とを備え、前記ロケーション識別子が、前記第1のデータにおける対応するデータサブブロックのロケーションを示すために使用される、ステップと、
前記少なくとも2つのデータサブブロックの前記メタデータにおけるロケーション識別子に基づいて、前記少なくとも2つのデータサブブロックを前記第1のデータへと結合するステップと
を含む、メモリアクセス方法。 - 前記メモリコントローラによって、前記メディアコントローラに第2の読取りコマンドを送るステップであって、前記第2の読取りコマンドが、第2のIDと、第2のアドレスと、第2の長さとを搬送し、前記第2の長さが、前記第2の読取りコマンドによって読み取られるべき第2のデータのサイズを示すために使用される、ステップと、
前記メモリコントローラによって、前記メディアコントローラに第2のsendコマンドを送るステップであって、前記第2のsendコマンドが、前記第3の長さのデータブロックを取得するために使用され、前記第2の長さが前記第3の長さに等しい、ステップと、
前記メモリコントローラによって、前記第2のsendコマンドに基づいて、前記メディアコントローラによって返される、前記第2のデータと、前記第2のデータのメタデータとを受信するステップであって、前記第2のデータが、前記第2のアドレスに基づいて、前記メディアコントローラによって前記NVMから取得され、前記第2のデータの前記メタデータが、前記第2のIDを搬送する、ステップと
をさらに含む、請求項20に記載の方法。 - コンピュータ可読記憶媒体であって、1つまたは複数のコンピュータ実行可能命令を備え、前記1つまたは複数のコンピュータ実行可能命令がコンピュータ上で実行されるとき、前記コンピュータが、請求項10から14または15から19のいずれか一項に記載の方法を行う、コンピュータ可読記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021099325A JP7162102B2 (ja) | 2017-06-23 | 2021-06-15 | メモリアクセス技術およびコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2017/089774 WO2018232736A1 (zh) | 2017-06-23 | 2017-06-23 | 内存访问技术及计算机系统 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021099325A Division JP7162102B2 (ja) | 2017-06-23 | 2021-06-15 | メモリアクセス技術およびコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020524859A JP2020524859A (ja) | 2020-08-20 |
JP6900518B2 true JP6900518B2 (ja) | 2021-07-07 |
Family
ID=64735409
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019570989A Active JP6900518B2 (ja) | 2017-06-23 | 2017-06-23 | メモリアクセス技術およびコンピュータシステム |
JP2021099325A Active JP7162102B2 (ja) | 2017-06-23 | 2021-06-15 | メモリアクセス技術およびコンピュータシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021099325A Active JP7162102B2 (ja) | 2017-06-23 | 2021-06-15 | メモリアクセス技術およびコンピュータシステム |
Country Status (8)
Country | Link |
---|---|
US (3) | US10732876B2 (ja) |
EP (3) | EP4152166A3 (ja) |
JP (2) | JP6900518B2 (ja) |
KR (3) | KR102532173B1 (ja) |
CN (1) | CN109478168B (ja) |
BR (1) | BR112019026942B1 (ja) |
ES (1) | ES2840423T3 (ja) |
WO (1) | WO2018232736A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10877669B1 (en) * | 2011-06-30 | 2020-12-29 | Amazon Technologies, Inc. | System and method for providing a committed throughput level in a data store |
US10831650B2 (en) * | 2018-03-07 | 2020-11-10 | Exten Technologies, Inc. | Systems and methods for accessing non-volatile memory and write acceleration cache |
US11442634B2 (en) * | 2018-04-12 | 2022-09-13 | Micron Technology, Inc. | Replay protected memory block command queue |
US11074007B2 (en) | 2018-08-08 | 2021-07-27 | Micron Technology, Inc. | Optimize information requests to a memory system |
US11409436B2 (en) * | 2018-08-08 | 2022-08-09 | Micron Technology, Inc. | Buffer management in memory systems for read and write requests |
US10782916B2 (en) | 2018-08-08 | 2020-09-22 | Micron Technology, Inc. | Proactive return of write credits in a memory system |
US10969994B2 (en) * | 2018-08-08 | 2021-04-06 | Micron Technology, Inc. | Throttle response signals from a memory system |
US11210093B2 (en) | 2019-04-08 | 2021-12-28 | Micron Technology, Inc. | Large data read techniques |
US11256423B2 (en) * | 2019-10-14 | 2022-02-22 | Western Digital Technologies, Inc. | Efficiently identifying command readiness based on system state and data spread in multi queue depth environment |
CN110781120B (zh) * | 2019-10-23 | 2023-02-28 | 山东华芯半导体有限公司 | 一种axi总线主机设备跨4kb传输的实现方法 |
US11599485B2 (en) * | 2020-11-25 | 2023-03-07 | Micron Technology, Inc. | Status check using signaling |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302176A (ja) * | 1994-05-09 | 1995-11-14 | Toshiba Corp | 半導体ディスク装置 |
US7480781B2 (en) * | 2004-12-30 | 2009-01-20 | Intel Corporation | Apparatus and method to merge and align data from distributed memory controllers |
WO2010093356A1 (en) * | 2009-02-11 | 2010-08-19 | Stec, Inc. | A flash backed dram module |
US8438453B2 (en) | 2009-05-06 | 2013-05-07 | Apple Inc. | Low latency read operation for managed non-volatile memory |
US20110041039A1 (en) * | 2009-08-11 | 2011-02-17 | Eliyahou Harari | Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device |
TWI454906B (zh) * | 2009-09-24 | 2014-10-01 | Phison Electronics Corp | 資料讀取方法、快閃記憶體控制器與儲存系統 |
CN101876944B (zh) * | 2009-11-26 | 2012-02-15 | 威盛电子股份有限公司 | 动态随机存取存储器控制器和控制方法 |
JP5611889B2 (ja) * | 2011-05-17 | 2014-10-22 | 株式会社東芝 | データ転送装置、データ送信システムおよびデータ送信方法 |
US9294564B2 (en) * | 2011-06-30 | 2016-03-22 | Amazon Technologies, Inc. | Shadowing storage gateway |
US8793343B1 (en) * | 2011-08-18 | 2014-07-29 | Amazon Technologies, Inc. | Redundant storage gateways |
CN102609378B (zh) * | 2012-01-18 | 2016-03-30 | 中国科学院计算技术研究所 | 一种消息式内存访问装置及其访问方法 |
CN103034603B (zh) | 2012-12-07 | 2014-06-18 | 天津瑞发科半导体技术有限公司 | 多通道闪存卡控制装置及其控制方法 |
CN104216837A (zh) * | 2013-05-31 | 2014-12-17 | 华为技术有限公司 | 一种内存系统、内存访问请求的处理方法和计算机系统 |
CN104375946B (zh) * | 2013-08-16 | 2018-04-20 | 华为技术有限公司 | 一种数据处理的方法及装置 |
JP6217241B2 (ja) | 2013-08-28 | 2017-10-25 | コニカミノルタ株式会社 | 胸部診断支援システム |
US9021154B2 (en) | 2013-09-27 | 2015-04-28 | Intel Corporation | Read training a memory controller |
JP6287571B2 (ja) * | 2014-05-20 | 2018-03-07 | 富士通株式会社 | 演算処理装置、情報処理装置、及び、演算処理装置の制御方法 |
US9733847B2 (en) | 2014-06-02 | 2017-08-15 | Micron Technology, Inc. | Systems and methods for transmitting packets in a scalable memory system protocol |
KR102249416B1 (ko) * | 2014-06-11 | 2021-05-07 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 구동 방법 |
JP6306737B2 (ja) * | 2014-11-04 | 2018-04-04 | 株式会社日立製作所 | 半導体メモリデバイス、及び、半導体メモリデバイスを有するストレージ装置 |
US9711194B2 (en) * | 2015-01-28 | 2017-07-18 | Xilinx, Inc. | Circuits for and methods of controlling the operation of a hybrid memory system |
US9778864B2 (en) * | 2015-03-10 | 2017-10-03 | SK Hynix Inc. | Data storage device using non-sequential segment access and operating method thereof |
JP6515602B2 (ja) * | 2015-03-12 | 2019-05-22 | 日本電気株式会社 | データ処理装置及びデータ処理方法 |
JP6541998B2 (ja) * | 2015-03-24 | 2019-07-10 | 東芝メモリ株式会社 | メモリデバイス、半導体装置および情報処理装置 |
US10353747B2 (en) * | 2015-07-13 | 2019-07-16 | Futurewei Technologies, Inc. | Shared memory controller and method of using same |
US10254990B2 (en) * | 2015-12-07 | 2019-04-09 | Netapp, Inc. | Direct access to de-duplicated data units in memory-based file systems |
US9460791B1 (en) * | 2015-12-08 | 2016-10-04 | Inphi Corporation | Data clock synchronization in hybrid memory modules |
US10152237B2 (en) * | 2016-05-05 | 2018-12-11 | Micron Technology, Inc. | Non-deterministic memory protocol |
KR102554416B1 (ko) * | 2016-08-16 | 2023-07-11 | 삼성전자주식회사 | 메모리 장치의 내부 상태 출력 장치 및 이를 적용하는 메모리 시스템 |
US20180059933A1 (en) * | 2016-08-26 | 2018-03-01 | Sandisk Technologies Llc | Electrically-Buffered NV-DIMM and Method for Use Therewith |
CN106843772A (zh) * | 2017-02-14 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种基于一致性总线扩展非易失内存的系统及方法 |
US10542089B2 (en) * | 2017-03-10 | 2020-01-21 | Toshiba Memory Corporation | Large scale implementation of a plurality of open channel solid state drives |
-
2017
- 2017-06-23 CN CN201780043116.5A patent/CN109478168B/zh active Active
- 2017-06-23 ES ES17914958T patent/ES2840423T3/es active Active
- 2017-06-23 JP JP2019570989A patent/JP6900518B2/ja active Active
- 2017-06-23 EP EP22188013.1A patent/EP4152166A3/en active Pending
- 2017-06-23 WO PCT/CN2017/089774 patent/WO2018232736A1/zh unknown
- 2017-06-23 KR KR1020227031161A patent/KR102532173B1/ko active IP Right Grant
- 2017-06-23 KR KR1020207001375A patent/KR102336232B1/ko active IP Right Grant
- 2017-06-23 BR BR112019026942-8A patent/BR112019026942B1/pt active IP Right Grant
- 2017-06-23 EP EP20195180.3A patent/EP3822798B1/en active Active
- 2017-06-23 EP EP17914958.8A patent/EP3480702B1/en active Active
- 2017-06-23 KR KR1020217039534A patent/KR102443106B1/ko active IP Right Grant
-
2019
- 2019-02-25 US US16/284,609 patent/US10732876B2/en active Active
-
2020
- 2020-07-13 US US16/927,066 patent/US11231864B2/en active Active
-
2021
- 2021-06-15 JP JP2021099325A patent/JP7162102B2/ja active Active
-
2022
- 2022-01-06 US US17/569,911 patent/US11681452B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN109478168A (zh) | 2019-03-15 |
EP3822798A3 (en) | 2021-06-09 |
US20200393965A1 (en) | 2020-12-17 |
KR20220129100A (ko) | 2022-09-22 |
KR20210150611A (ko) | 2021-12-10 |
JP2021152933A (ja) | 2021-09-30 |
KR102532173B1 (ko) | 2023-05-16 |
US20190196716A1 (en) | 2019-06-27 |
EP3480702A1 (en) | 2019-05-08 |
EP3480702A4 (en) | 2019-09-04 |
EP3822798B1 (en) | 2022-08-24 |
KR102443106B1 (ko) | 2022-09-14 |
US10732876B2 (en) | 2020-08-04 |
EP3480702B1 (en) | 2020-09-30 |
US20220206686A1 (en) | 2022-06-30 |
US11681452B2 (en) | 2023-06-20 |
EP4152166A2 (en) | 2023-03-22 |
EP4152166A3 (en) | 2023-04-26 |
CN109478168B (zh) | 2020-12-04 |
BR112019026942B1 (pt) | 2024-02-15 |
US11231864B2 (en) | 2022-01-25 |
BR112019026942A2 (pt) | 2020-07-07 |
KR20200019706A (ko) | 2020-02-24 |
KR102336232B1 (ko) | 2021-12-07 |
EP3822798A2 (en) | 2021-05-19 |
JP2020524859A (ja) | 2020-08-20 |
WO2018232736A1 (zh) | 2018-12-27 |
JP7162102B2 (ja) | 2022-10-27 |
ES2840423T3 (es) | 2021-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6900518B2 (ja) | メモリアクセス技術およびコンピュータシステム | |
JP4748610B2 (ja) | 取り出されたデータをメモリに直接に書き込むストレージコントローラによるバッファスペースの最適な使用 | |
TWI546672B (zh) | 用於低電力記憶體裝置之通用晶粒實作技術 | |
JP2012523619A (ja) | データストレージデバイスのコマンド及び割り込みのグループ化 | |
US9092275B2 (en) | Store operation with conditional push of a tag value to a queue | |
EP3470971B1 (en) | Method, apparatus, and system for accessing memory device | |
CN111448543B (zh) | 内存访问技术及计算机系统 | |
TWI730454B (zh) | 主機輸出入命令的執行裝置及方法及電腦程式產品 | |
US10929332B2 (en) | USB transmission device and transmission method | |
US20200242040A1 (en) | Apparatus and Method of Optimizing Memory Transactions to Persistent Memory Using an Architectural Data Mover | |
JP2014211801A (ja) | インターフェース制御装置、データ記憶装置及びインターフェース制御方法 | |
US8856389B1 (en) | Efficient data transfers over serial data streams | |
CN117312201B (zh) | 一种数据传输方法、装置及加速器设备、主机和存储介质 | |
JPWO2018003244A1 (ja) | メモリコントローラ、メモリシステムおよび情報処理システム | |
KR101485246B1 (ko) | 확장 원형 버퍼 | |
JP2012118906A (ja) | 相互接続装置、および、その制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6900518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |