JP6515602B2 - データ処理装置及びデータ処理方法 - Google Patents

データ処理装置及びデータ処理方法 Download PDF

Info

Publication number
JP6515602B2
JP6515602B2 JP2015049691A JP2015049691A JP6515602B2 JP 6515602 B2 JP6515602 B2 JP 6515602B2 JP 2015049691 A JP2015049691 A JP 2015049691A JP 2015049691 A JP2015049691 A JP 2015049691A JP 6515602 B2 JP6515602 B2 JP 6515602B2
Authority
JP
Japan
Prior art keywords
data
request
reply
buffer memory
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015049691A
Other languages
English (en)
Other versions
JP2016170607A (ja
Inventor
雅夫 深川
雅夫 深川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015049691A priority Critical patent/JP6515602B2/ja
Publication of JP2016170607A publication Critical patent/JP2016170607A/ja
Application granted granted Critical
Publication of JP6515602B2 publication Critical patent/JP6515602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、バッファメモリの管理に関する。
バッファメモリの記憶容量を有効に利用するための種々の技術が知られている(例えば、特許文献1)。一般に、読み出し側と書き込み側で動作周波数及びデータバス幅が異なる場合には、データバス幅が太い(大きい)方に合わせてバッファメモリの管理が行われている。
特開平2−278938号公報
上述した管理方法では、管理されているデータバス幅よりも少ない容量でリードリクエストが発生した場合に、バッファメモリの容量を使い切れるようなリードリクエストを発行することができなかった。
本発明は、読み出し側と書き込み側のデータバス幅が異なる場合において、バッファメモリを効率的に使用できるようにすることを目的の一つとする。
本発明は、一の態様において、バッファメモリと、第1の動作周波数で動作するとともにmビットのデータバス幅を有し、前記バッファメモリにデータを書き込む第1の処理手段と、前記第1の動作周波数よりも低い第2の動作周波数で動作するとともにnビット(ただし、nはn>mを満たすmの倍数)のデータバス幅を有し、前記バッファメモリからデータを読み出す第2の処理手段と、前記バッファメモリに記憶されるデータを管理する管理手段とを備え、前記バッファメモリは、前記第2の処理手段からのリクエストに応じて前記第1の処理手段が受信したデータを記憶し、前記管理手段は、前記バッファメモリに記憶されるデータに対してmビット単位で付与される識別子に基づいて当該データを管理し、前記第2の処理手段は、前記バッファメモリから読み出したデータを前記識別子に基づいて並べ替えてnビットのデータを生成するデータ処理装置を提供する。
本発明によれば、読み出し側と書き込み側のデータバス幅が異なる場合において、バッファメモリを効率的に使用することが可能である。
図1は、データ処理装置10の構成を示すブロック図である。 図2は、リプライ管理部7の構成を示すブロック図である。 図3は、データサイズとデータ位置の対応関係を示す図である。 図4は、リプライデータの生成手順を例示する図である。 図5は、データ処理装置10の動作を示すフローチャートである。 図6は、リプライ管理部7aの構成を示すブロック図である。 図7は、データ処理装置20のハードウェア構成を示すブロック図である。
[実施形態]
図1は、本発明の一実施形態に係るデータ処理装置10の構成を示すブロック図である。データ処理装置10は、リクエスト送信部1と、リクエスト受信部2と、リクエストバッファ3と、リクエスト生成部4と、リプライ受信部5と、リプライバッファ6と、リプライ管理部7と、リプライ送信部8と、リプライ受信部9とを備える。
データ処理装置10において、リクエスト生成部4及びリプライ受信部5は、メモリ等を含む図示せぬ外部装置に接続されている。この外部装置は、データ処理装置10からのリクエストに応じたデータ(以下「リプライデータ」という。)をデータ処理装置10に送信する。なお、リクエストとリプライデータは、後述するIDによって互いに関連付けられている。
データ処理装置10は、動作周波数が異なる回路を組み合わせて構成されている。具体的には、図1中のリクエストバッファ3及びリプライバッファ6よりも下段にある回路(リクエスト生成部4、リプライ受信部5など)は、第1の動作周波数で動作する。これに対し、リクエストバッファ3及びリプライバッファ6よりも上段にある回路(リクエスト受信部2、リプライ送信部8など)は、第1の動作周波数よりも遅い(低い)第2の動作周波数で動作する。
リクエスト送信部1は、データの読み書きを行う場合に、リクエスト受信部2にリクエストを送信する。ここでいうリクエストには、データの読み出しを要求するリードリクエストと、データの書き込みを要求するライトリクエストとが含まれる。リクエスト送信部1は、リクエスト受信部2がリクエストを受信可能である場合に、リクエスト受信部2にリクエストを送信する。なお、リクエスト受信部2がリクエストを受信可能な状態とは、例えば、リクエストバッファ3に空きがある状態である。
リクエスト受信部2は、リクエスト送信部1からリクエストを受信する。リクエスト受信部2は、リクエスト送信部1から受信したリクエストをリクエストバッファ3に格納し、格納したリクエストのアドレス(ライトアドレス)をリクエスト生成部4に供給する。
リクエストバッファ3は、リクエスト受信部2から供給されたリクエストを記憶するバッファメモリである。また、リクエストバッファ3は、リクエスト生成部4から読み出し指示があった場合にデータを出力する。また、リクエストバッファ3は、リクエスト受信部2とリクエスト生成部4とで動作周波数が異なるため、いわゆる周波数の乗り換えを実行する。
リクエスト生成部4は、リクエスト受信部2により格納されたリクエストをリクエストバッファ3から読み出す。リクエスト生成部4は、リクエストを読み出したら、読み出したリクエストのアドレス(リードアドレス)をリクエスト受信部2に供給する。
また、リクエスト生成部4は、リクエスト受信部2からライトアドレスを受け取り、リードアドレスと比較する。リクエスト生成部4は、ライトアドレスとリードアドレスに差分があり、リクエストを受け取ることができる場合に、リクエストバッファ3に対して読み出し指示を行い、リクエストを受け取る。
リクエスト生成部4は、リクエストがリードリクエストであった場合には、所定のデータサイズに応じたIDを付与したリクエストを外部装置に対して発行する。また、リクエスト生成部4は、ID、データサイズ、データ位置及びスタートフラグをリプライ管理部7に供給する。
一例として、本実施形態においては、リードリクエストにより要求可能なデータのサイズが8/16/32ビットのいずれかであるとする。この場合において、リクエスト生成部4は、リプライ送信部8が送信するデータバス幅(すなわち第2の動作周波数側のデータバス幅)が32ビット幅であり、リプライ受信部5が受信するデータバス幅(すなわち第1の動作周波数側のデータバス幅)が8ビット幅であるときには、8ビット単位でIDを付加してリクエストを生成する。この場合、データ位置は、この8ビット単位のデータが32ビットのどの位置に相当するか(すなわち並び替え後の位置)を例えば2ビットの値(00、01、10、11)で表す。また、スタートフラグは、要求されたデータのうちの最初の8ビットを識別するためのフラグであり、該当するデータについてのみ「1」となり、その他のデータについて「0」となる。リクエスト生成部4は、例えば、要求されたデータが16ビットである場合には、8ビットずつに分割した2個のリードリクエストを発行する。
リプライ受信部5は、リクエストに応じて外部装置から送信されたリプライデータのIDを参照し、リプライバッファ6の当該IDに対応する格納場所にリプライデータを書き込む。また、リプライ受信部5は、このIDをリプライ管理部7に送る。
リプライバッファ6は、リプライデータを記憶するバッファメモリである。リプライバッファ6においては、第1の動作周波数側のデータバス幅でデータ及びIDが管理されている。図1の例では、第2の動作周波数側のデータバス幅が32ビット、第1の動作周波数側のデータバス幅が8ビットである。そのため、リプライバッファ6は、32ビットのデータが同時に読み出せるように、IDによって8ビット単位で管理された格納場所を4組ずつ用意している。図1に示すように、リプライバッファ6は、データの格納場所がID(#0、#1、…、#n)によって決められている。リプライバッファ6は、リプライ受信部5から送られるIDに基づいてデータを書き込む。例えば、データサイズがそれぞれ8ビット、16ビットの2個のリードリクエストが供給された場合、最初の8ビットのリードリクエストに応じたデータが#0、次の16ビットのリードリクエストに応じたデータが#1、#2に、それぞれ格納される。また、リプライバッファ6は、リプライ管理部7から読み出し指示が供給された場合には、該当するデータを読み出してリプライ送信部8に供給する。
リプライ管理部7は、リプライデータをIDに基づいて管理する。具体的には、リプライ管理部7は、リプライデータを8ビットに分割した単位によって管理する。以下においては、必要に応じて、このように分割されたリプライデータのそれぞれのことを「分割データ」ともいう。
図2は、リプライ管理部7の構成をより詳細に示すブロック図である。リプライ管理部7は、レジスタ設定部71と、レジスタ72と、ID比較部73とを備える。
レジスタ設定部71は、レジスタ72にデータを設定する。レジスタ設定部71は、より詳細には、リクエスト生成部4から送られるIDに対応したエントリに、データサイズ、データ位置及びスタートフラグを格納する。また、レジスタ設定部71は、これらのデータを格納したら、有効フラグをオフからオン(0から1)にする。レジスタ72は、有効フラグ、データサイズ、データ位置、スタートフラグ及び受信完了フラグをIDと関連付けて記憶する。
ID比較部73は、リプライ受信部5からIDを受け取ったら、レジスタ72の当該IDに対応する有効フラグを参照し、有効フラグがオン(1)であれば受信完了フラグをオンにする。同時に、ID比較部73は、データサイズ、スタートフラグおよび受信完了フラグを参照し、要求されたデータが全て格納されているか判断する。この判断は、スタートフラグがオンであるエントリのデータサイズを参照し、参照したデータサイズ分のデータの受信が完了しているか否かを受信完了フラグによって判断することで可能である。
ID比較部73は、要求された分割データが全て格納されていた場合には、リプライバッファ6に対して読み出し指示を実行する。このとき、ID比較部73は、リプライ送信部8に対してIDとデータ位置を通知するとともに、読み出し指示によって解放されるエントリ数(すなわちID数)をリクエスト生成部4に対して通知する。レジスタ設定部71は、分割データの読み出し後、読み出したデータ位置に対応する有効フラグをオフにする。
リプライ管理部7は、リプライバッファ6の解放に際し、ID順(ここでは昇順)にのみ分割データが解放されるように制限する。これにより、分割データが順不同(out of order)でデータ処理装置10に入力された場合であっても、リクエスト順(in order)に並んだリプライデータを生成することが可能となる。
リプライ送信部8は、リプライ管理部7から受け取ったID及びデータ位置を用いて、リプライバッファ6から供給される分割データを並び替えて32ビットのリプライデータを生成する。リプライ送信部8は、生成したリプライデータをリプライ受信部9に送信する。リプライ受信部9は、リプライ送信部8からリプライデータを受信して出力する。
図3は、データサイズとデータ位置の対応関係を示す図である。リプライ送信部8は、リプライ管理部7から受け取ったIDに基づいてリプライバッファ6における分割データの格納場所を判断するとともに、リプライ管理部7から受け取ったデータ位置に基づいて32ビット中のどの位置に当該分割データを配置するか判断する。なお、分割データが要求されていない格納場所(図中のハッチングで示されていない部分)に関しては、データの値は不定とする。ここにおいて、不定とは、値を問わないことをいい、例えば、以前のデータのままであっても一定値(0)であってもよい。
図4は、リプライ送信部8によるリプライデータの生成手順を例示する図である。ここでは、リプライ管理部7からID及びデータ位置が“#3,10”、“#4,11”である8ビットのデータがそれぞれ要求された場合を示している。このとき、リプライ送信部8は、先頭の16ビットを不定とし、ここにIDがそれぞれ「#3」、「#4」である8ビットの分割データを付加して32ビットのリプライデータを生成する。
図5は、データ処理装置10の動作を示すフローチャートである。データ処理装置10は、リードリクエスト又はライトリクエストに応じて以下に示すように動作する。
ステップS1において、リクエスト受信部2は、リクエスト送信部1からリクエストを受信し、受信したリクエストをリクエストバッファ3に格納する。リクエストの格納後、リクエスト受信部2は、ライトアドレスをインクリメント(+1)する。
ステップS2において、リクエスト生成部4は、リクエストバッファ3にリクエストが格納されているか否かを判断する。リクエスト生成部4は、自らがカウントしているリードアドレスとリクエスト受信部2によりカウントされたライトアドレスとを比較し、読み出すべきリクエストが格納されているか否かを両者の異同に基づいて判断する。
ライトアドレスがリードアドレスより大きい場合、リクエストバッファ3には、リクエスト生成部4がまだ読み出していないリクエストが存在する。この場合(ステップS2:YES)、リクエスト生成部4は、読み出していないリクエストをリクエストバッファ3から読み出す(ステップS3)。リクエストを読み出した後、リクエスト生成部4は、リードアドレスをインクリメントする。
一方、リードアドレスとライトアドレスが等しい場合、リクエストバッファ3には、新たに読み出すべきリクエストが格納されていない。この場合(ステップS2:NO)、リクエスト生成部4は、新たなリクエストが格納されるまで待機する。
ステップS4において、リクエスト生成部4は、読み出したリクエストがリードリクエスト又はライトリクエストのいずれであるかを判断する。ライトアドレスを読み出した場合(ステップS4:YES)、リクエスト生成部4は、外部装置に対してライトリクエストを発行する(ステップS5)。
一方、リードリクエストを読み出した場合(ステップS4:NO)、リクエスト生成部4は、データサイズを判定する(ステップS6)。続いて、リクエスト生成部4は、ステップS7において、データサイズに応じたIDを生成し、生成したID、データサイズ、データ位置及びスタートフラグといった情報をリプライ管理部7に渡す。リプライ管理部7は、リクエスト生成部4から渡された情報を内部に保持する。
ステップS8において、リクエスト生成部4は、生成したIDを用いてリードリクエストを外部装置に発行する。続いて、リクエスト生成部4は、ステップS9において、リクエストによって要求されたデータ分のリードリクエストを外部装置に対して発行したか否かを判断する(ステップS9)。ここで、必要なリードリクエストが発行されていない場合(ステップS9:NO)、リクエスト生成部4は、ステップS8の処理を繰り返す。
一方、必要なリードリクエストが発行されていれば(ステップS9:YES)、リプライ受信部5は、リードリクエストに応じたリプライデータ(分割データ)の受信(すなわち返却)を待機し、受信したリプライデータをリプライバッファ6に格納する(ステップS10)。このとき、リプライ受信部5は、リプライデータに付与されたIDに応じた格納場所にリプライデータを格納する。また、リプライ受信部5は、格納したリプライデータのIDをリプライ管理部7に通知する。
ステップS11において、リプライ管理部7は、リードリクエストによって要求された分のリプライデータが格納されたか否かをIDに基づいて判断する。リプライ管理部7は、リードリクエストによって要求された分のリプライデータがまだ格納されていなければ(ステップS11:NO)、リプライ受信部5による格納を待機する。
一方、リードリクエストによって要求された分のリプライデータが格納されていた場合(ステップS11:YES)、リプライ管理部7は、当該リプライデータをリプライバッファ6から読み出す読み出し指示を実行する(ステップS12)。
ステップS13において、リプライ送信部8は、リプライバッファ6から読み出された分割データを受信してリプライデータを生成する。リプライ送信部8は、リプライ管理部7から供給されるID及びデータ位置を用いることでリプライデータを生成することができる。リプライ送信部8は、生成したリプライデータをリプライ受信部9に送信する。
以上のとおり、本実施形態によれば、リプライ管理部7が複数あるデータ幅のうちの小さい方(狭い方)に合わせてリプライデータを管理することにより、より多くのリプライデータを格納することが可能になる。例えば、本実施形態によれば、リードリクエストが8ビットのリクエストのみであるとした場合には、エントリ数の4倍のリードリクエストを処理することが可能である。したがって、本実施形態によれば、リプライバッファ6をより効率的に使用することが可能である。
また、本実施形態によれば、リプライ管理部7による管理によって、さまざまなサイズのリードリクエストに対して効率的にリプライバッファ6を使用することが可能である。これにより、小さいサイズのリードリクエストをより多く発行することが可能になる。
さらに、本実施形態によれば、分割データが順不同で返却された場合であっても、IDに基づいて適切な順序で分割データを並び替えてリプライデータを生成することが可能である。したがって、IDによるリプライデータの管理を行わない場合に比べ、データを並び替えるための内部論理回路等を別途設ける必要がなく、構成及び制御を簡略化することが可能である。
[変形例]
本発明は、上述した実施形態に限らず、以下の変形例に示す形態でも実施可能である。また、本発明は、複数の変形例を組み合わせてもよい。
(1)変形例1
図6は、リプライ管理部7aの構成を示すブロック図である。リプライ管理部7aは、上述したデータ処理装置10に適用可能なリプライ管理部7(図2参照)の変形例である。つまり、データ処理装置10は、リプライ管理部7をリプライ管理部7aに置換可能である。リプライ管理部7aは、リプライ管理部7と比較すると、レジスタ72に代えてレジスタ72aを備える点において相違し、その他の点において共通の構成を有する。また、レジスタ72aは、関連ID情報を含む点においてレジスタ72と異なる。
関連ID情報は、同一のリクエストに割り当てられるIDを示す情報である。ここにおいて、同一のリクエストとは、分割前に単一であったリクエスト同士をいう。例えば、16ビット分のデータを要求するリクエストが2個のリクエストに分割された場合、リクエスト生成部4は、これらのリクエストに割り当てるIDを事前に決定しておく。この場合、2個のリクエストのうちの先行する一方のリクエストに対応するエントリには、後続する他方のリクエストに割り当てられたIDが関連ID情報として格納される。同様に、他方のリクエストに対応するエントリにも、一方のリクエストに割り当てられたIDが関連ID情報として格納される。また、32ビット分のデータが要求される場合であれば、関連ID情報には3個のIDが格納される。
なお、有効な関連ID情報の数は、データサイズから判断することが可能である。リプライ管理部7aは、リプライ受信部5から分割データのIDを受け取ると、当該IDに対応するデータサイズに基づいて有効な関連ID情報の数を判断するとともに、関連ID情報に示されたIDに対応する受信完了フラグが全てオンであるか否かを判断する。リプライ管理部7aは、これらの受信完了フラグが全てオンであれば、リプライデータの生成に必要な分割データが揃っていると判断し、読み出し指示を実行する。また、リプライ管理部7aは、読み出した分割データに対応する有効フラグをオフにし、解放したIDをリクエスト生成部4に通知する。なお、この場合において、リクエスト生成部4は、IDを順番に使用するのではなく、空いているIDから順次使用する。
本例においては、リプライデータが順不同で返却されるものの、ID順という制限を受けないため、リクエスト時に要求されたリプライデータが揃った時点でこれを返却することが可能になる。これにより、同一のリクエストでIDを連続して(連番で)確保する必要がなくなるため、リプライバッファ6をより効率的に使用することが可能になる。
(2)変形例2
図7は、本発明の別の実施形態に係るデータ処理装置20のハードウェア構成を示すブロック図である。データ処理装置20は、第1の処理部11と、バッファメモリ12と、第2の処理部13と、管理部14とを備える。データ処理装置20は、第2の処理部13からのリクエストに応じて外部装置から送信されるデータを第1の処理部11において受信し、バッファメモリを介して第2の処理部13に供給(返却)する。
第1の処理部11は、バッファメモリ12にデータを書き込む。第2の処理部13は、バッファメモリ12からデータを読み出す。第1の処理部11と第2の処理部13は、例えば、上述した実施形態のリプライ受信部6とリプライ送信部8にそれぞれ相当する。
ここにおいて、第1の処理部11と第2の処理部13は、互いに動作周波数及びデータバス幅が異なる。具体的には、第1の処理部11の動作周波数をf(第1の動作周波数)、第2の処理部13の動作周波数をf(第2の動作周波数)としたとき、これらはf>fを満たす関係にある。ただし、f、fの具体的な値は、特に限定されない。
また、第1の処理部11及び第2の処理部13のデータバス幅は、典型的には、8、16、32、64ビットのいずれかである。なお、第2の処理部13のデータバス幅は、第1の処理部11のデータバス幅よりも大きい(太い)ものとする。以下においては、第1の処理部11のデータバス幅をmとし、第2の処理部13のデータバス幅をnとする。ここにおいて、mは1以上の整数であり、nはn>mを満たすmの倍数である。
バッファメモリ12は、第1の処理部11により書き込まれたデータを記憶する。バッファメモリ12に記憶されたデータは、管理部14による読み出し指示に応じて読み出される。バッファメモリ12は、例えば、上述した実施形態のリプライバッファ6に相当する。
管理部14は、バッファメモリ12に記憶されるデータを管理する。管理部14は、バッファメモリ12に記憶されるデータに対してmビット単位で付与される識別子に基づいて当該データを管理する。ここでいう識別子は、上述したIDに相当する。第2の処理部13は、この識別子に基づいて、バッファメモリ12から読み出したmビット単位のデータを並べ替えてnビットのデータを生成する。管理部14は、例えば、上述した実施形態のリプライ管理部7に相当する。具体的には、リプライ管理部7においては、n=32、m=8である。
本例においても、上述した実施形態と同様に、複数あるデータ幅のうちの小さい方(狭い方)に合わせてデータを管理することが可能であるため、バッファメモリ12により多くのデータを効率的に格納することが可能である。
(3)変形例3
上述した実施形態におけるデータサイズやデータバス幅などの数値は、あくまでも一例である。本発明は、これらの数値について、その実施を妨げない範囲でさまざまな値を用いることが可能である。
1 リクエスト送信部
2 リクエスト受信部
3 リクエストバッファ
4 リクエスト生成部
5 リプライ受信部
6 リプライバッファ
7、7a リプライ管理部
71 レジスタ設定部
72 レジスタ
73 ID比較部
8 リプライ送信部
9 リプライ受信部
10、20 データ処理装置
11 第1の処理部
12 バッファメモリ
13 第2の処理部
14 管理部

Claims (7)

  1. バッファメモリと、
    第1の動作周波数で動作するとともにmビットのデータバス幅を有し、前記バッファメモリにデータを書き込む第1の処理手段と、
    前記第1の動作周波数よりも低い第2の動作周波数で動作するとともにnビット(ただし、nはn>mを満たすmの倍数)のデータバス幅を有し、前記バッファメモリからデータを読み出す第2の処理手段と、
    前記バッファメモリに記憶されるデータを管理する管理手段とを備え、
    前記バッファメモリは、前記第2の処理手段からのリクエストに応じて前記第1の処理手段が受信したデータを記憶し、
    前記管理手段は、前記バッファメモリに記憶されるデータに対してmビット単位で付与される識別子に基づいてmビット単位のデータがnビットのどの位置に相当するかを示す当該データのデータ位置を管理し、
    前記第2の処理手段は、前記識別子と前記データ位置とに基づいて前記バッファメモリから読み出したデータを並べ替えてnビットのデータを生成する
    データ処理装置。
  2. 前記リクエストは、mの倍数であってnよりも小さいサイズのデータを要求するリクエストを含む
    請求項1に記載のデータ処理装置。
  3. 前記管理手段は、前記データ位置を前記識別子と関連付けて記憶する
    請求項1又は2に記載のデータ処理装置。
  4. 前記管理手段は、前記バッファメモリに記憶されるデータに対応する前記リクエストのデータサイズを前記識別子と関連付けて記憶する
    請求項1ないし3のいずれか1項に記載のデータ処理装置。
  5. 前記管理手段は、前記バッファメモリのデータが前記識別子によって決められた順序で読み出されるように前記第2の処理手段による読み出しを制限する
    請求項1ないし4のいずれか1項に記載のデータ処理装置。
  6. 前記管理手段は、前記バッファメモリに記憶される第1のデータ及び第2のデータが同一の前記リクエストに対応するデータである場合に、当該第1のデータ及び当該第2のデータの一方に付与された識別子を他方の識別子と関連付けて記憶する
    請求項1ないし4のいずれか1項に記載のデータ処理装置。
  7. 第1の動作周波数で動作するとともにmビットのデータバス幅を有する第1の処理手段によって、前記第1の動作周波数よりも低い第2の動作周波数で動作するとともにnビット(ただし、nはn>mを満たすmの倍数)のデータバス幅を有する第2の処理手段からのリクエストに応じて受信されたデータをバッファメモリに書き込み、
    前記バッファメモリに記憶されるデータに対してmビット単位で付与される識別子に基づいてmビット単位のデータがnビットのどの位置に相当するかを示す当該データのデータ位置を管理し、
    前記第2の処理手段によって前記バッファメモリからデータを読み出し、前記識別子と前記データ位置とに基づいて読み出したデータを並べ替えてnビットのデータを生成する
    データ処理方法。
JP2015049691A 2015-03-12 2015-03-12 データ処理装置及びデータ処理方法 Active JP6515602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015049691A JP6515602B2 (ja) 2015-03-12 2015-03-12 データ処理装置及びデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015049691A JP6515602B2 (ja) 2015-03-12 2015-03-12 データ処理装置及びデータ処理方法

Publications (2)

Publication Number Publication Date
JP2016170607A JP2016170607A (ja) 2016-09-23
JP6515602B2 true JP6515602B2 (ja) 2019-05-22

Family

ID=56983837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015049691A Active JP6515602B2 (ja) 2015-03-12 2015-03-12 データ処理装置及びデータ処理方法

Country Status (1)

Country Link
JP (1) JP6515602B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102443106B1 (ko) 2017-06-23 2022-09-14 후아웨이 테크놀러지 컴퍼니 리미티드 메모리 액세스 기술 및 컴퓨터 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118501A (ja) * 2009-12-01 2011-06-16 Yokogawa Electric Corp データ転送システム
US8984203B2 (en) * 2012-10-09 2015-03-17 Sandisk Technologies Inc. Memory access control module and associated methods
JP2014194672A (ja) * 2013-03-28 2014-10-09 Fujitsu Ltd メモリ制御装置、及びメモリ制御方法

Also Published As

Publication number Publication date
JP2016170607A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
WO2014038070A1 (ja) 情報処理装置,並列計算機システム及び情報処理装置の制御方法
JP6880402B2 (ja) メモリアクセス制御装置及びその制御方法
CN105320608A (zh) 用于控制存储器设备处理访问请求的存储器控制器和方法
JP7461895B2 (ja) Gpu主導の通信のためのネットワークパケットテンプレーティング
JP5658336B1 (ja) ストアマージ処理装置、ストアマージ処理システム、ストアマージ処理方法、及び、ストアマージ処理プログラム
JP6515602B2 (ja) データ処理装置及びデータ処理方法
CN105677583B (zh) 一种缓存管理方法及装置
JP4855864B2 (ja) ダイレクトメモリアクセスコントローラ
JP6290761B2 (ja) データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム
CN113535087A (zh) 数据迁移过程中的数据处理方法、服务器及存储系统
JP4789269B2 (ja) ベクトル処理装置及びベクトル処理方法
US11138186B2 (en) Database identifier generation in transaction processing systems
US10579428B2 (en) Data token management in distributed arbitration systems
JP2013186658A (ja) データ伝送装置、データ伝送方法、及びプログラム
JP2013182373A (ja) 記憶装置及びその制御方法
US11392517B2 (en) Access control method, bus system, and semiconductor device
JP4882116B2 (ja) バッファ制御装置およびバッファ制御方法
JP2009015783A (ja) インタフェースコントローラ
JP6192781B1 (ja) データ管理プログラム及びデータ管理装置
KR100841130B1 (ko) 상호접속 네트워크를 통한 효율적인 순서화 저장을 위한방법 및 장치
JP2020017043A (ja) ノード装置、並列計算機システム、及び並列計算機システムの制御方法
CN113312277B (zh) 存储体地址映射装置、方法及电子设备
US10200472B2 (en) Coordination for one-sided memory access in a partitioned global address space
JP5246810B2 (ja) 出力制御回路、出力制御回路の制御方法及びその制御プログラム
JP2021064166A (ja) メモリ制御装置、および制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6515602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150