JP6893942B2 - サンプリング位相検出器を有する位相ロックループ - Google Patents

サンプリング位相検出器を有する位相ロックループ Download PDF

Info

Publication number
JP6893942B2
JP6893942B2 JP2018562932A JP2018562932A JP6893942B2 JP 6893942 B2 JP6893942 B2 JP 6893942B2 JP 2018562932 A JP2018562932 A JP 2018562932A JP 2018562932 A JP2018562932 A JP 2018562932A JP 6893942 B2 JP6893942 B2 JP 6893942B2
Authority
JP
Japan
Prior art keywords
control
circuit
current
pll
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018562932A
Other languages
English (en)
Other versions
JP2019520751A (ja
Inventor
マヤンク ラジ，
マヤンク ラジ，
パラッグ ウパディヤヤ，
パラッグ ウパディヤヤ，
アデバベイ エム． ベケレ，
アデバベイ エム． ベケレ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2019520751A publication Critical patent/JP2019520751A/ja
Application granted granted Critical
Publication of JP6893942B2 publication Critical patent/JP6893942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Description

本開示の例は、一般に電子回路に関し、詳しくはサンプリング位相検出器を有する位相ロックループ（ＰＬＬ）に関する。
位相ロックループ（ＰＬＬ）の帯域内ジッタ寄与は、位相検出器および電荷ポンプのノイズによって支配される。このジッタ寄与は、位相検出器および電荷ポンプの実効利得を増加させることによって低減される。実効利得は、電荷ポンプ電流を増加させることによって増加させることができる。しかしながら、電荷ポンプ電流を増加させることは、より高い電力消費およびより高い出力ノイズをもたらす。追加として、電荷ポンプ電流は、特により低い電圧電源を用いる基準化プロセスにおいて、電流源の飽和マージン限界に起因して任意に増加させることができない。それ故に、電荷ポンプ電流を増加させることなく実行利得を増加させることが、望ましい。
サンプリング位相検出器を有する位相ロックループ（ＰＬＬ）を提供するための技法が、述べられる。一例では、位相ロックループ（ＰＬＬ）回路は、基準クロックおよびフィードバッククロックを受け取り、第１の制御電流およびパルス信号を供給するように構成されるサンプリング位相検出器を含む。ＰＬＬはさらに、第１の制御電流およびパルス信号に基づいて第２の制御電流を生成するように構成される電荷ポンプを含む。ＰＬＬはさらに、第２の制御電流をフィルタリングし、発振器制御電圧を生成するように構成されるループフィルタを含む。ＰＬＬはさらに、発振器制御電圧に基づいて出力クロックを生成するように構成される電圧制御発振器（ＶＣＯ）を含む。ＰＬＬはさらに、出力クロックから基準クロックを生成するように構成される周波数分割器を含む。
オプションとして、サンプリング位相検出器は、フィードバッククロックのスルーレートを調整するための第１の制御信号を受け取るように構成される第１の制御入力、パルス信号のパルス幅を調整するための第２の制御信号を受け取るように構成される第２の制御入力、および第１の制御電流の生成に使用される利得を調整するための第３の制御信号を受け取るように構成される第３の制御入力を含んでもよい。
オプションとして、サンプリング位相検出器は、制御電圧を生成するために基準クロックを使用してフィードバッククロックをサンプリングするように構成されるサンプラ、制御電圧を第１の制御電流に変換するように構成される相互コンダクタンス回路、および基準クロックに応答してパルス信号を生成するように構成されるパルサ回路を含んでもよい。
オプションとして、電荷ポンプは、供給電圧と第１のスイッチを通じて制御電圧を提供するノードとの間に選択的に結合される第１の電流源、および基準電圧と第２のスイッチを通じて制御電圧を提供するノードとの間に選択的に結合される第２の電流源を含んでもよい。第１および第２のスイッチの制御入力はそれぞれ、パルス信号を受け取るために結合されてもよく、第１および第２の電流源の制御入力は、第１および第２の電流をそれぞれ受け取るために結合されてもよい。
オプションとして、サンプラは、第１の制御信号に基づいてサンプラの出力においてキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含んでもよい。
オプションとして、サンプラは、第２の制御信号に基づいてサンプラの入力においてフィードバッククロックに増加したまたは減少したスキューを提供するように構成可能なインバータを含んでもよい。
オプションとして、パルサ回路は、制御信号に基づいて基準クロックを受け取る経路のキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含んでもよい。
オプションとして、相互コンダクタンス回路は、第１の制御信号に基づいて差動増幅器にバイアス電流を提供する可変電流源を含んでもよい。
オプションとして、相互コンダクタンス回路は、第２の制御信号に応答するブリーダ回路を含んでもよい。
別の例では、位相ロックループ（ＰＬＬ）システムは、ＰＬＬおよび制御回路を含む。ＰＬＬは、基準クロックおよびフィードバッククロックを受け取り、第１の制御電流およびパルス信号を供給するように構成されるサンプリング位相検出器を含む。ＰＬＬはさらに、第１の制御電流およびパルス信号に基づいて第２の制御電流を生成するように構成される電荷ポンプを含む。ＰＬＬはさらに、第２の制御電流をフィルタリングし、発振器制御電圧を生成するように構成されるループフィルタを含む。ＰＬＬはさらに、発振器制御電圧に基づいて出力クロックを生成するように構成される電圧制御発振器（ＶＣＯ）を含む。ＰＬＬはさらに、出力クロックから基準クロックを生成するように構成される周波数分割器を含む。ＰＬＬシステムはさらに、サンプリング位相検出器のスルーレート、パルス幅、または利得の少なくとも１つを制御するように構成される、ＰＬＬに結合される制御回路を含む。
オプションとして、サンプリング位相検出器は、フィードバッククロックのスルーレートを調整するための第１の制御信号を制御回路から受け取るように構成される第１の制御入力、パルス信号のパルス幅を調整するための第２の制御信号を制御回路から受け取るように構成される第２の制御入力、および第１の制御電流の生成に使用される利得を調整するための第３の制御信号を制御回路から受け取るように構成される第３の制御入力を含んでもよい。
オプションとして、サンプリング位相検出器は、制御電圧を生成するために基準クロックを使用してフィードバッククロックをサンプリングするように構成されるサンプラ、制御電圧を第１の制御電流に変換するように構成される相互コンダクタンス回路、および基準クロックに応答してパルス信号を生成するように構成されるパルサ回路を含んでもよい。
オプションとして、電荷ポンプは、供給電圧と第１のスイッチを通じて制御電圧を提供するノードとの間に選択的に結合される第１の電流源、および基準電圧と第２のスイッチを通じて制御電圧を提供するノードとの間に選択的に結合される第２の電流源を含んでもよい。第１および第２のスイッチの制御入力はそれぞれ、パルス信号を受け取るために結合されてもよく、第１および第２の電流源の制御入力は、第１および第２の電流をそれぞれ受け取るために結合されてもよい。
オプションとして、サンプラは、第１の制御信号に基づいてサンプラの出力においてキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含んでもよい。
オプションとして、サンプラは、第２の制御信号に基づいてサンプラの入力においてフィードバッククロックに増加したまたは減少したスキューを提供するように構成可能なインバータを含んでもよい。
オプションとして、パルサ回路は、制御信号に基づいて基準クロックを受け取る経路のキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含んでもよい。
オプションとして、相互コンダクタンス回路は、第１の制御信号に基づいて差動増幅器にバイアス電流を提供する可変電流源を含んでもよい。
オプションとして、相互コンダクタンス回路は、第２の制御信号に応答するブリーダ回路を含んでもよい。
別の例では、位相ロックループ（ＰＬＬ）回路内のサンプリング位相検出器を制御する方法は、基準クロックに基づいてサンプリング位相検出器のサンプラによってサンプリングされるフィードバッククロックのスルーレートを調整するステップを含み、フィードバッククロックは、ＰＬＬの電圧制御発振器（ＶＣＯ）の出力クロックを分割することによって生成される。本方法はさらに、ＰＬＬの電荷ポンプのスイッチを制御するために使用されるパルスのパルス幅を調整するステップを含む。本方法はさらに、電荷ポンプを制御するための電流にサンプラによって出力される電圧を変換するために使用される相互コンダクタンス回路の利得を調整するステップを含む。
オプションとして、相互コンダクタンス回路の利得を調整するステップは、相互コンダクタンス回路内の差動増幅器に供給されるバイアス電流を増加させるまたは減少させるステップ、および温度制御信号に応答してブリーダ回路内の電流を選択的に下げるステップを含んでもよい。
これらの態様および他の態様は、次に来る詳細な記述を参照して理解されてもよい。
上で列挙された特徴が、詳細に理解できるように、上で簡潔に要約された、より詳しい記述が、例となる実施を参照することによってなされてもよく、その実施のいくつかが、添付の図面に例示される。しかしながら、添付の図面は、典型的な例となる実施を示すだけであり、従ってその範囲を制限すると考えるべきでないことに留意すべきである。
一例による位相ロックループ（ＰＬＬ）を描写するブロック図である。 一例によるサンプラを描写する概略図である。 一例によるパルサ回路を描写する概略図である。 一例による相互コンダクタンス（Ｇｍ）回路を描写する概略図である。 一例によるサンプリング位相検出器の利得を制御する方法を描写する流れ図である。 図１のＰＬＬが利用可能なプログラマブル集積回路（ＩＣ）のアーキテクチャを例示する図である。 一例によるサンプリング位相検出器の特性を描写するグラフである。
理解を容易にするために、同一の参照数字が、図に共通する同一の要素を指定するために、可能であれば使用された。一例の要素が、他の例に有益に組み込まれてもよいと考えられる。
様々な特徴が、図を参照して以下で述べられる。図は、一定の縮尺で描かれることもありまたは描かれないこともあり、似た構造または機能の要素は、図全体にわたって類似の参照数字によって表されることに留意すべきである。図は、特徴の記述を容易にすることを目的とするだけであることに留意すべきである。図は、特許請求される発明の包括的記述または特許請求される発明の範囲への制限となることを目的としていない。加えて、示される例は、図に示されるすべての態様または利点を有する必要はない。特定の例と併せて述べられる態様または利点は、必ずしもその例に制限されず、たとえそのように例示されなくても、またはそのように明確に述べられなくても、任意の他の例において実践されてもよい。
サンプリング位相検出器を有する位相ロックループ（ＰＬＬ）を提供するための技法が、述べられる。上で論じられたように、ＰＬＬの帯域内ジッタ寄与は、位相検出器および電荷ポンプの実効利得を増加させることによって低減される。実効利得は、サブサンプリング位相検出器を使用することによって増加させることができる。サブサンプリング検出器は、電圧制御発振器（ＶＣＯ）の出力を直接サンプリングすることによってより高い利得を実現する。しかしながら、この技法は、いくつかの欠点を有する。ＶＣＯ出力を直接サンプリングすることは、動作のより高い周波数に起因してより高い電力消費を提示する。その上、この技法は、小さいロッキング範囲を有し、別個の周波数校正回路を必要とする高調波へのロッキングの傾向がある。最後に、サブサンプリング技法は、複雑なデジタル／時間コンバータ回路を使用することなく分数合成（fractional synthesis）のために使用することができない。
本明細書で述べられる例では、ＰＬＬは、位相検出器および電荷ポンプの組み合わせの実効利得を増加させるサンプリング位相検出器を含み、それによってＰＬＬの帯域内ジッタ寄与を低減する。上で述べられたサブサンプリング位相検出器に反して、サンプリング位相検出器は、ＶＣＯ出力を直接サンプリングしない。むしろ、サンプリング位相検出器は、ＶＣＯの周波数分割された出力について動作する。サンプリングされた出力は、相互コンダクタンス（Ｇｍ）セルにおいて電圧／電流変換を受ける。Ｇｍセルの出力は、電荷ポンプの上下する電流（up and down currents）を制御するために使用される。パルサ回路は、サンプリング位相検出器の利得を制御するために使用される。本明細書で述べられるサンプリング位相検出器の構造は、電力消費を低減し、ジッタ性能を改善しながら、ロッキング範囲を増加させる。これらの態様および他の態様は、図面に関して以下で述べられる。
図１は、一例によるＰＬＬ１００を描写するブロック図である。ＰＬＬ１００は、サンプラ１０２、相互コンダクタンス（Ｇｍ）回路１０４、パルサ回路（「パルサ１０６」）、電荷ポンプ１０７、ループフィルタ１０９、電圧制御発振器（ＶＣＯ）１１６、および周波数分割器（「分割器１１８」）を含む。一例では、電荷ポンプ１０７は、電流源１１２、スイッチ１０８および１１０、ならびに電流源１１４を含む。一例では、ループフィルタ１０９は、抵抗器ＲならびにキャパシタＣ１およびＣ２を含む。ＰＬＬ１００は、複数の制御入力を含む。一例では、ＰＬＬ１００は、制御入力を駆動するように構成される制御回路１２０に結合される。サンプラ１０２、Ｇｍ回路１０４、およびパルサ回路１０６は、サンプリング位相検出器（ＳＰＤ）１０３を実施する。
サンプラ１０２は、基準クロック（ｒｅｆ＿ｃｌｋ）およびフィードバッククロック（ｆｂ＿ｃｌｋ）をそれぞれ受け取るように構成される一対の入力を含む。サンプラ１０２は、Ｇｍ回路１０４の一対の入力に結合される一対の出力を含む。サンプラ１０２の出力は、正の端部（ＶｓａｍＰ）および負の端部（ＶｓａｍＮ）を有する差動電圧を供給する。Ｇｍ回路１０４は、電荷ポンプ１０７の一対の入力に結合される一対の出力を含む。Ｇｍ回路１０４の出力は、正の端部（ＩｓａｍＰ）および負の端部（ＩｓａｍＮ）を有する差動電流を供給する。サンプラ１０２の例は、図２に関して以下で述べられる。Ｇｍ回路１０４の例は、図４に関して以下で述べられる。
パルサ回路１０６の入力は、基準クロックを受け取るように構成される。パルサ回路１０６の出力は、電荷ポンプ１０７の入力に結合される。電荷ポンプ１０７の出力は、ＶＣＯ１１６の入力に結合される。電荷ポンプ１０７の出力は、電流Ｉｃｐを供給する。ループフィルタ１０９は、電荷ポンプ１０７の出力と基準電圧（例えば、電気接地）との間に結合される。ループフィルタ１０９は、電流Ｉｃｐに応答して電圧Ｖｃｔｒｌを生成する。ＶＣＯ１１６の入力は、制御電圧Ｖｃｔｒｌを受け取る。ＶＣＯ１１６の出力は、分割器１１８の入力に結合される。ＶＣＯ１１６の出力は、出力クロック（ｏｕｔ＿ｃｌｋ）を提供する。分割器１１８の出力は、基準クロックを提供するためにサンプラ１０２に結合される。サンプラ１０２、Ｇｍ回路１０４、およびパルサ回路１０６の制御入力は、制御回路１０２の出力に結合される。パルサ回路１０６の例は、図３に関して以下で述べられる。ＶＣＯ１１６は、インダクタ−キャパシタ（ＬＣ）発振器、リング発振器、または類似のものとすることができる。分割器１１８は、整数分割器（例えば、Ｎ分割）または分数分割器（例えば、Ｎ．Ｆ分割）とすることができる。
一例では、電流源１１２は、スイッチ１０８を通じて供給電圧（Ｖｄｄ）とノードＶｃｔｒｌとの間に選択的に結合される。電流源１１４は、スイッチ１１０を通じてノードＶｃｔｒｌと基準電圧との間に選択的に結合される。スイッチ１０８および１１０の制御入力は、パルサ１０６の出力に結合される。スイッチ１０８および１１０の出力は、電流Ｉｃｐを提供し、電流Ｉｃｐは、ループフィルタ１０９によって電圧Ｖｃｔｒｌに変換される。電流源１１２の制御入力は、電流ＩｓａｍＰをＧｍ回路１０４から受け取るために結合される。電流源１１４の制御入力は、電流ＩｓａｍｐＮをＧｍ回路１０４から受け取るために結合される。電流源１１２および１１４は、電流制御電流源を実施するための任意の知られた回路とすることができる。スイッチ１０８および１１０は、電圧制御スイッチを実施するための任意の知られた回路とすることができる。
一例では、抵抗器Ｒは、キャパシタＣ１と直列に結合される。抵抗器ＲおよびキャパシタＣ１の直列組み合わせは、ノードＶｃｔｒｌと基準電圧との間に結合される。キャパシタＣ２は、抵抗器ＲおよびＣ１の直列組み合わせと並列に結合される。このため、キャパシタＣ２は、ノードＶｃｔｒｌと基準電圧との間に結合される。当業者は、ループフィルタ１０９が、ＶＣＯ１１６を制御するための電圧を生成するために電流をフィルタリングするための他の知られたアーキテクチャを有することができるということを認識するであろう。
動作時には、ＳＰＤ１０３は、出力クロックよりもむしろ、分割されたフィードバッククロックついて動作する。特に、サンプラ１０２は、基準クロックを使用してフィードバッククロックをサンプリングする。サンプラ１０２によって出力される差動電圧は、位相誤差情報（例えば、フィードバッククロックと基準クロックとの間の位相誤差）を含有する。Ｇｍ回路１０４は、サンプラ１０２によって出力される差動電圧を差動電流に変換する。差動電流は、電荷ポンプ１０７に供給され、電荷ポンプ１０７は、位相ロッキングのために電流源１１２および１１４によって供給されるＩｕｐおよびＩｄｏｗｎ電流を制御する。パルサ回路１０６は、スイッチ１０８および１１０が同時にオン／オフするように制御し、スイッチ１０８および１１０のオン状態の持続時間は、パルス幅によって決定される。出力電流Ｉｃｐはそれ故に、スイッチ１０８および１１０が、それぞれ閉じているかまたは開いているかに応じてＩｕｐ−Ｉｄｏｗｎまたはゼロである。電荷ポンプのシングルエンド出力電流Ｉｃｐは、ループフィルタ１０９によってフィルタリングされ、ループフィルタ１０９は、ＶＣＯ１１６のための制御電圧Ｖｃｔｒｌを生成する。電荷ポンプ１０７は、シングルエンド出力を供給するように示されるが、他の例では、電荷ポンプ１０７は、差動出力を有することができる。さらに、他の例では、電荷ポンプ１０７内の分岐の数は、電荷ポンプ電流を増加させるまたは減少させるように変更することができる。
ＳＰＤ１０３の利得は、
ＫＳＰＤ＝（Ｓｌｗ×ｔｐｕｌ×Ｇｍ）／２π 方程式１
である。
ただし、Ｓｌｗは、フィードバッククロックのスルーレートであり、ｔｐｕｌは、パルサ回路１０６の出力のパルス幅であり、Ｇｍは、Ｇｍ回路１０４の実効相互コンダクタンスである。パラメータＳｌｗ、ｔｐｕｌ、およびＧｍを変えることによって、ＳＰＤ１０３の利得は、Ｉｃｐ／２πより大きくなるように制御することができる。加えて、Ｓｌｗを増加させることによってＳＰＤ１０３の利得を増加させることは、出力ノイズを変化させない。このため、ＳＰＤ１０３の利得を倍にすることは、ＰＬＬ１００出力の６デジベル（ｄＢ）位相ノイズ改善をもたらし、その６ｄＢは、電荷ポンプ出力電流を増加ささせる従来の手法よりも３ｄＢ良好である。さらに、ＳＰＤ１０３は、ＳＰＤ１０３の動作のより低い周波数に起因して、ＶＣＯの出力を直接サンプリングするサブサンプリング位相検出器アーキテクチャよりも消費する電力が少ない。さらに、ＳＰＤ１０３は、基準クロックおよびフィードバッククロックの両方が、同じ周波数にあるので、高調波へのロッキングの傾向がなく、そのことは、サブサンプリング位相検出器と比較してアーキテクチャを簡略化する。その上、ＳＰＤ１０３は、分数合成とともに使用することができる。
図７は、一例によるＳＰＤ１０３の特性を描写するグラフ７００である。グラフ７００は、位相の変化を表すＸ軸および平均電荷ポンプ出力電流Ｉｃｐを表すＹ軸を含む。曲線は、どのように電荷ポンプ出力電流が、フィードバッククロックと基準クロックとの間の位相差に従って変わるかを示す。最大Ｉｃｐと最小Ｉｃｐとの間の曲線の傾き（すなわち、ＳＰＤ１０３の利得）は、上記の方程式１によって示される値である。曲線の傾きが、Ｓｌｗ、ｔｐｕｌ、およびＧｍの１つまたは複数を変えることによって変えることができることは、明らかである。
図２は、一例によるサンプラ１０２を描写する概略図である。本例では、サンプラ１０２は、インバータ２０２、２０４、２０６、および２０８を含む。サンプラ１０２はさらに、スイッチ回路２１０、スイッチドキャパシタバンク２１２、およびスイッチ回路２１４を含む。本例では、スイッチドキャパシタバンク２１２は、スイッチ２１１、キャパシタＣ３、Ｃ４、Ｃ５、およびＣ６、ならびにスイッチ２１３を含む。スイッチドキャパシタバンク２１２は、４つのキャパシタを有するように示されるが、一般にスイッチドキャパシタバンク２１２は、複数のキャパシタを使用して可変キャパシタンスを提供する。
インバータ２０２の入力は、フィードバッククロック（ｆｂ＿ｃｌｋ）を受け取る。インバータ２０２の出力は、インバータ２０４の入力に結合される。インバータ２０４の出力は、スイッチ回路２１０内のスイッチを通じてノード２１６に結合される。インバータ２０６の入力は、フィードバッククロックの論理的補数（ｆｂ＿ｃｌｋ＿ｂ）を受け取る。インバータ２０６の出力は、インバータ２０８の入力に結合される。インバータ２０８の出力は、スイッチ回路２１０内のスイッチを通じてノード２１８に結合される。スイッチ回路２１０内のスイッチの制御入力は、基準クロックの補数（ｒｅｆ＿ｃｌｋ＿ｂ）を受け取るために結合される。
スイッチドキャパシタバンク２１２は、ノード２１６とノード２１８との間に結合される。本例では、キャパシタＣ３〜Ｃ６は、スイッチ２１１とスイッチ２１３との間に並列に結合される。スイッチ２１１は、キャパシタＣ３〜Ｃ６をノード２１６に選択的に結合する。スイッチ２１３は、キャパシタＣ３〜Ｃ６をノード２１８に選択的に結合する。スイッチ２１１および２１３の制御入力は、制御信号（ｓｌ＿ｃｔｒｌ）を受け取る。本例では、制御信号（ｓｌ＿ｃｔｒｌ）は、４ビットの幅を有する。制御信号（ｓｌ＿ｃｔｒｌ）は、キャパシタＣ３〜Ｃ６の異なる１つおよびキャパシタＣ３〜Ｃ６の異なる並列組み合わせによって提供される１５の異なるキャパシタンスの中から選択するようにスイッチ２１１および２１３を制御することができる。キャパシタＣ３〜Ｃ６は、異なるキャパシタンス値を有することができる。例えば、キャパシタＣ４は、キャパシタＣ３のキャパシタンスの二倍を有することができ、キャパシタＣ５は、キャパシタＣ４のキャパシタンスの二倍を有することができ、キャパシタＣ６は、キャパシタＣ５のキャパシタンスの二倍を有することができる。
ノード２１６は、スイッチ回路２１４内のスイッチを通じて電圧ＶｓａｍＰを選択的に供給する。ノード２１８は、スイッチ回路２１４内のスイッチを通じて電圧ＶｓａｍＮを選択的に供給する。スイッチ回路２１４内のスイッチは、基準クロック（ｒｅｆ＿ｃｌｋ）によって制御される。
動作時には、制御信号ｓｌ＿ｃｔｒｌは、フィードバッククロックのスルーレート（Ｓｌｗ）を制御するために、このためＳＰＤ１０３の利得を制御するために使用される。ＳＰＤ１０３の利得を増加させるために、制御信号ｓｌ＿ｃｔｒｌは、スイッチドキャパシタバンク２１２によって供給されるキャパシタンスの量を低減するためにより低いデジタルコードを供給することができる。ＳＰＤ１０３の利得を減少させるために、制御信号ｓｌ＿ｃｔｒｌは、スイッチドキャパシタバンク２１２によって供給されるキャパシタンスの量を増加させるためにより高いデジタルコードを供給することができる。インバータ２０４および２０８は、Ｇｍ回路１０４の共通モードを制御するためにプログラム可能なスキューを有することができる。制御回路１２０は、インバータ２０４および２０８のスキューを制御するための信号と同様に、制御信号ｓｌ＿ｃｔｒｌを供給することができる。
図３は、一例によるパルサ回路１０６を描写する概略図である。本例では、パルサ回路１０６は、インバータ３０２、３０４、および３１０を含む。パルサ回路１０６はさらに、スイッチドキャパシタバンク３０６および３１２を含む。パルサ回路１０６はさらに、論理的ＮＡＮＤ関数を提供するように構成されるロジックゲート３１４（例えば、ＮＡＮＤゲートまたはＮＡＮＤ関数を提供するゲートの組み合わせ）を含む。
インバータ３０２および３０４の入力は、基準クロック（ｒｅｆ＿ｃｌｋ）を受け取る。インバータ３０２の出力は、インバータ３１０の入力に結合される。インバータ３１０の出力は、ロジックゲート３１４の入力に結合される。インバータ３０４の出力は、ロジックゲート３１４の別の入力に結合される。ロジックゲート３１４の出力は、パルス信号（ｐｕｌ）を提供する。
スイッチドキャパシタバンク３０６は、インバータ３０２の出力と基準電圧（例えば、電気接地）との間に結合される。同様に、スイッチドキャパシタバンク３１２は、インバータ３１０の出力と基準電圧との間に結合される。スイッチドキャパシタバンク３０６は、スイッチ３０８ならびにキャパシタＣ７およびＣ８を含む。キャパシタＣ７およびＣ８は、スイッチ３０８と基準電圧との間で並列に結合される。キャパシタＣ７およびＣ８は、スイッチ３０８を通じてインバータ３０２の出力に選択的に結合される。スイッチドキャパシタバンク３１２は、スイッチドキャパシタバンク３０６と同様に構成される。特に、スイッチドキャパシタバンク３１２は、スイッチ３１３ならびにキャパシタＣ９およびＣ１０を含む。キャパシタＣ９およびＣ１０は、スイッチ３１３と基準電圧との間で並列に結合される。キャパシタＣ９およびＣ１０は、スイッチ３１３を通じてインバータ３１０の出力に選択的に結合される。スイッチ３０８および３１３の制御入力はそれぞれ、パルス制御信号（ｐｕｌ＿ｃｔｒｌ）を受け取る。スイッチドキャパシタバンク３０６および３１２の各々は、２つのキャパシタを有するように示されるが、一般にスイッチドキャパシタバンク３０６および３１２の各々は、複数のキャパシタを使用して可変キャパシタンスを提供する。
動作時には、パルサ回路１０６は、基準クロックを並列経路、すなわちインバータ３０２および３１０を通る１つの経路ならびにインバータ３０４を通る別の経路に沿って遅延させる。２つの経路の遅延の差は、実効パルス幅である。信号ｐｕｌ＿ｃｔｒｌは、スイッチドキャパシタバンク３０６および３１２によって供給されるキャパシタンスを増加させるまたは減少させるために使用することができ、それによってパルス幅ｔｐｕｌを増加させるまたは減少させる。キャパシタンスを増加させることは、インバータ３０２および３１０を通る経路の遅延を増加させ、キャパシタンスを減少させることは、インバータ３０２および３１０を通る経路の遅延を減少させる。増加したパルス幅は、ＳＰＤ１０３の利得を増加させ、減少したパルス幅は、ＳＰＤ１０３の利得を減少させる。パルス制御信号ｐｕｌ＿ｃｔｒｌは、制御回路１２０によって供給することができる。
図４は、一例によるＧｍ回路１０４を描写する概略図である。本例では、Ｇｍ回路１０４は、可変電流源４０２およびトランジスタＭ１からＭ８を含む。トランジスタＭ３、Ｍ４、Ｍ５、およびＭ８は、Ｐ型金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）などの、Ｐチャンネル電界効果トランジスタ（ＦＥＴ）を備える。トランジスタＭ１、Ｍ２、Ｍ６、およびＭ７は、Ｎ型ＭＯＳＦＥＴなどの、ＮチャンネルＦＥＴを備える。
トランジスタＭ３のソースは、電圧供給源（Ｖｄｄ）に結合される。トランジスタＭ３のゲートは、そのソースに結合され、ソースは次に、トランジスタＭ１のドレインに結合される。トランジスタＭ３のゲートは、電流ＩｓａｍＰを支給する。トランジスタＭ１のソースは、基準電圧（例えば、電気接地）に結合される。トランジスタＭ１のゲートは、トランジスタＭ２のゲートに結合される。トランジスタＭ２のゲートはまた、そのドレインにも結合される。トランジスタＭ２のソースは、基準電圧に結合される。
トランジスタＭ４のドレインは、トランジスタＭ２のドレインに結合される。トランジスタＭ４のゲートは、電圧ＶｓａｍＰを受け取る。トランジスタＭ４のソースは、可変電流源４０２の出力に結合される。可変電流源４０２の入力は、供給電圧Ｖｄｄに結合される。トランジスタＭ５のソースは、可変電流源４０２の出力に結合される。トランジスタＭ５のドレインは、トランジスタＭ７のドレインに結合される。トランジスタＭ５のゲートは、電圧ＶｓａｍＮを受け取るために結合される。
トランジスタＭ７のゲートは、そのドレインに結合される。トランジスタＭ７のソースは、基準電圧に結合される。トランジスタＭ７のゲートは、電流ＩｓａｍＮを供給する。トランジスタＭ８のソースは、可変電流源４０２の出力に結合される。トランジスタＭ８のドレインは、トランジスタＭ６のドレインに結合される。トランジスタＭ８のゲートは、温度制御電圧（Ｖｔｃ）を受け取る。トランジスタＭ６のソースは、基準電圧に結合される。トランジスタＭ６のゲートは、温度制御イネーブル信号（ＴＣｅｎ）を受け取る。
動作時には、可変電流源４０２ならびにトランジスタＭ４およびＭ５は、差動増幅器４０４（ｐチャンネルベースの）を実施する。トランジスタＭ２およびＭ７は、ダイオード接続負荷（ｎチャンネルベースの）を実施する。トランジスタＭ１およびＭ２ならびに可変電流源４０２は、電流ミラー４１０を実施し、トランジスタＭ３は、ダイオード接続負荷を提供する。電流ＩｓａｍＰは、トランジスタＭ３のドレインによって供給される。電流ＩｓａｍＮは、トランジスタＭ５のドレインによって提供される。差動電圧ＶｓａｍＰおよびＶｓａｍＮは、差動増幅器４０４の入力に（例えば、トランジスタＭ４およびＭ５のゲートにそれぞれ）結合される。Ｇｍ回路１０４の利得、Ｇｍは、可変電流源４０２によって供給されるバイアス電流を変えることによって制御することができる。可変電流源４０２を制御するための制御信号は、制御回路１２０によって供給することができる。
Ｇｍ回路１０４はまた、トランジスタＭ８およびＭ６によって実施される電流ブリーダ４０８も含む。トランジスタＭ６は、電流ブリーダ４０８を有効にまたは無効にする制御信号ＴＣｅｎを受け取る。トランジスタＭ８は、電流ブリーダ４０８によって下げられる電流の量を制御する制御電圧Ｖｔｃを受け取る。電流ブリーダ４０８は、温度補償を提供する。制御回路１２０は、電圧Ｖｔｃを生成するために温度補償回路を含むことができる。低い温度では、制御信号Ｖｔｃは、低く、それ故に電流ブリーダ４０８は、オンにされ、そのことが、利得Ｇｍを低減する。高い温度では、制御信号Ｖｔｃは、高く、それ故に電流ブリーダ４０８は、オフにされ、そのことが、利得Ｇｍを不変のままにする。それに応じて、制御回路１２０は、温度範囲にわたり実質的に一定の利得Ｇｍを達成するために、温度が、変わるにつれて、電圧Ｖｔｃを変えることができる。
図５は、一例によるサンプリング位相検出器１０３の利得を制御する方法５００を描写する流れ図である。方法５００は、ＰＬＬ１００に結合される制御回路１２０によって実施することができる。方法５００は、ブロック５０２から始まり、ブロック５０２では、制御回路１２０は、フィードバッククロックのスルーレートを調整する。一例では、ブロック５０４において、制御回路１２０は、サンプラ１０２内のスイッチドキャパシタバンク２１２のキャパシタンスを増加させるまたは減少させる。ブロック５０６において、制御回路１２０は、サンプラ１０２内のインバータ２０４および２０８のスキューを調整する。
ブロック５０８において、制御回路１２０は、パルサ回路１０６によって出力されるパルスのパルス幅を調整する。一例では、ブロック５１０において、制御回路１２０は、スイッチドキャパシタバンク３０６および３１２によって供給されるキャパシタンスを増加させるまたは減少させる。
ブロック５１２において、制御回路１２０は、Ｇｍ回路１０４の利得を調整する。一例では、ブロック５１４において、制御回路１２０は、可変電流源４０２によって供給されるバイアス電流を増加させるまたは減少させる。ブロック５１６において、制御回路１２０は、Ｇｍ回路１０４内の電流ブリーダ４０８に適用される温度制御信号の形で温度補償を適用する。
本明細書で述べられるＰＬＬ１００は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他の種類のプログラマブルＩＣなどのＩＣまたは特定用途向け集積回路（ＡＳＩＣ）内に配置されるレシーバまたはトランシーバにおいて使用することができる。ＦＰＧＡは、例として示されるけれども、ＰＬＬ１００は、他の種類のＩＣまたは応用において実施することができることを理解すべきである。図６は、マルチギガビットトランシーバ（「ＭＧＴ」）１、構成可能なロジックブロック（「ＣＬＢ」）２、ランダムアクセスメモリブロック（「ＢＲＡＭ」）３、入出力ブロック（「ＩＯＢ」）４、構成およびクロッキングロジック（「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）５、デジタル信号処理ブロック（「ＤＳＰ」）６、特殊入出力ブロック（「Ｉ／Ｏ」）７（例えば、構成ポートおよびクロックポート）、ならびにデジタルクロックマネージャ、アナログ／デジタルコンバータ、システム監視ロジック、およびその他などの他のプログラマブルロジック８を含む多数の異なるプログラマブルタイルを含むＦＰＧＡ６００のアーキテクチャを例示する。いくつかのＦＰＧＡはまた、専用のプロセッサブロック（「ＰＲＯＣ」）１０も含む。
いくつかのＦＰＧＡでは、各プログラマブルタイルは、図１１の上部に含まれる例によって示されるように、同じタイル内のプログラマブルロジック素子の入力および出力端子２０への接続を有する少なくとも１つのプログラマブル相互接続素子（「ＩＮＴ」）１１を含むことができる。各プログラマブル相互接続素子１１はまた、同じタイルまたは他のタイル内の隣接プログラマブル相互接続素子の相互接続セグメント２２への接続も含むことができる。各プログラマブル相互接続素子１１はまた、ロジックブロック（示されず）間の一般的ルーティングリソースの相互接続セグメント２４への接続も含むことができる。一般的ルーティングリソースは、相互接続セグメント（例えば、相互接続セグメント２４）のトラックを備えるロジックブロック（示されず）と相互接続セグメントを接続するためのスイッチブロック（示されず）との間のルーティングチャンネルを含むことができる。一般的ルーティングリソースの相互接続セグメント（例えば、相互接続セグメント２４）は、１つまたは複数のロジックブロックに広がることができる。一般的ルーティングリソースと一緒に取り込まれるプログラマブル相互接続素子１１は、例示されるＦＰＧＡのためのプログラマブル相互接続構造（「プログラマブル相互接続」）を実施する。
例となる実施では、ＣＬＢ２は、単一のプログラマブル相互接続素子（「ＩＮＴ」）１１にプラスしてユーザロジックを実施するようにプログラムすることができる構成可能なロジック素子（「ＣＬＥ」）１２を含むことができる。ＢＲＡＭ３は、１つまたは複数のプログラマブル相互接続素子に加えてＢＲＡＭロジック素子（「ＢＲＬ」）１３を含むことができる。典型的には、タイルに含まれる相互接続素子の数は、タイルの高さに依存する。図示される例では、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、しかし他の数（例えば、４）がまた、使用されてもよい。ＤＳＰタイル６は、適切な数のプログラマブル相互接続素子に加えてＤＳＰロジック素子（「ＤＳＰＬ」）１４を含むことができる。ＩＯＢ４は、例えば、プログラマブル相互接続素子１１の１つのインスタンスに加えて入出力ロジック素子（「ＩＯＬ」）１５の２つのインスタンスを含むことができる。当業者には明白となるように、例えばＩ／Ｏロジック素子１５に接続される実際のＩ／Ｏパッドは典型的には、入出力ロジック素子１５のエリアに限定されない。
図示される例では、ダイの中心近くの水平エリア（図１１に示される）は、構成、クロック、および他の制御ロジックのために使用される。この水平エリアまたは列から延びる垂直列９は、ＦＰＧＡの広さにわたってクロックおよび構成信号を分配するために使用される。
図６に例示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を作り上げる規則的列状構造を破壊する追加のロジックブロックを含む。追加のロジックブロックは、プログラマブルブロックおよび／または専用ロジックとすることができる。例えば、プロセッサブロック１０は、ＣＬＢおよびＢＲＡＭのいくつかの列に広がる。プロセッサブロック１０は、単一のマイクロプロセッサからマイクロプロセッサ、メモリコントローラ、周辺機器、および類似のものの完全なプログラマブル処理システムに及ぶ様々なコンポーネントとすることができる。
図６は、例示的ＦＰＧＡアーキテクチャだけを示すことを目的とすることに留意されたい。例えば、行内のロジックブロックの数、行の相対的幅、行の数および順序、行に含まれるロジックブロックの種類、ロジックブロックの相対的サイズ、および図６の上部に含まれる相互接続／ロジック実施は、単に例示的である。例えば、実際のＦＰＧＡでは、ＣＬＢの２以上の隣接行は典型的には、ユーザロジックの効果的な実施を容易にするために、ＣＬＢが現れるところはどこにでも含まれるが、しかし隣接ＣＬＢ行の数は、ＦＰＧＡの全体的サイズとともに変わる。
前述のものは、特定の例に向けられるが、他の例およびさらなる例は、その基本的範囲から逸脱することなく考案されてもよく、その範囲は、次に来る特許請求の範囲によって決定される。

Claims (13)

  1. 位相ロックループ（ＰＬＬ）回路であって、
    基準クロックおよびフィードバッククロックを受け取り、第１の制御電流およびパルス信号を供給するように構成されるサンプリング位相検出器であって、前記サンプリング位相検出器が、制御電圧を生成するために前記基準クロックを使用して前記フィードバッククロックをサンプリングするように構成されるサンプラと、前記制御電圧を前記第１の制御電流に変換するように構成される相互コンダクタンス回路と、前記基準クロックに応答して前記パルス信号を生成するように構成されるパルサ回路と、を備え、前記位相ロックループのジッタ性能が、前記フィードバッククロックのスルーレート、前記パルス信号のパルス幅、および前記相互コンダクタンス回路の利得の少なくとも１つを変化させることによって、前記サンプリング位相検出器の利得を増加させることによって改善される、サンプリング位相検出器と、
    前記第１の制御電流および前記パルス信号に基づいて第２の制御電流を生成するように構成される電荷ポンプと、
    前記第２の制御電流をフィルタリングし、発振器制御電圧を生成するように構成されるループフィルタと、
    前記発振器制御電圧に基づいて出力クロックを生成するように構成される電圧制御発振器（ＶＣＯ）と、
    前記出力クロックから前記フィードバッククロックを生成するように構成される周波数分割器とを備える、位相ロックループ（ＰＬＬ）回路。
  2. 前記サンプリング位相検出器は、前記フィードバッククロックのスルーレートを調整するための第１の制御信号を受け取るように構成される第１の制御入力、前記パルス信号のパルス幅を調整するための第２の制御信号を受け取るように構成される第２の制御入力、および前記第１の制御電流の生成に使用される利得を調整するための第３の制御信号を受け取るように構成される第３の制御入力を含む、請求項１に記載のＰＬＬ回路。
  3. 前記電荷ポンプは、
    供給電圧と第１のスイッチを通じて前記発振器制御電圧を提供するノードとの間に選択的に結合される第１の電流源と、
    基準電圧と第２のスイッチを通じて前記発振器制御電圧を提供する前記ノードとの間に選択的に結合される第２の電流源とを備え、
    前記第１および第２のスイッチの制御入力はそれぞれ、前記パルス信号を受け取るために結合され、
    前記第１および第２の電流源の制御入力は、前記第１の制御電流の正および負の端部をそれぞれ受け取るために結合される、請求項１に記載のＰＬＬ回路。
  4. 前記サンプラは、第１の制御信号に基づいて前記サンプラの出力においてキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンク、および第２の制御信号に基づいて前記サンプラの入力において前記フィードバッククロックに増加したまたは減少したスキューを提供するように構成可能なインバータを含む、請求項１に記載のＰＬＬ回路。
  5. 前記パルサ回路は、制御信号に基づいて前記基準クロックを受け取る経路のキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含む、請求項１に記載のＰＬＬ回路。
  6. 前記相互コンダクタンス回路は、第１の制御信号に基づいて差動増幅器にバイアス電流を提供する可変電流源および第２の制御信号に応答するブリーダ回路を含む、請求項１に記載のＰＬＬ回路。
  7. 位相ロックループ（ＰＬＬ）システムであって、
    基準クロックおよびフィードバッククロックを受け取り、第１の制御電流およびパルス信号を供給するように構成されるサンプリング位相検出器であって、前記サンプリング位相検出器が、制御電圧を生成するために前記基準クロックを使用して前記フィードバッククロックをサンプリングするように構成されるサンプラと、前記制御電圧を前記第１の制御電流に変換するように構成される相互コンダクタンス回路と、前記基準クロックに応答して前記パルス信号を生成するように構成されるパルサ回路と、を備え、前記位相ロックループのジッタ性能が、前記フィードバッククロックのスルーレート、前記パルス信号のパルス幅、および前記相互コンダクタンス回路の利得の少なくとも１つを変化させることによって、前記サンプリング位相検出器の利得を増加させることによって改善される、サンプリング位相検出器と、
    前記第１の制御電流および前記パルス信号に基づいて第２の制御電流を生成するように構成される電荷ポンプと、
    前記第２の制御電流をフィルタリングし、発振器制御電圧を生成するように構成されるループフィルタと、
    前記発振器制御電圧に基づいて出力クロックを生成するように構成される電圧制御発振器（ＶＣＯ）と、
    前記出力クロックから前記フィードバッククロックを生成するように構成される周波数分割器と
    を含むＰＬＬと、
    前記ＰＬＬに結合され、前記サンプリング位相検出器のスルーレート、パルス幅、または利得の少なくとも１つを制御するように構成される制御回路とを備える、位相ロックループ（ＰＬＬ）システム。
  8. 前記サンプリング位相検出器は、前記フィードバッククロックのスルーレートを調整するための第１の制御信号を前記制御回路から受け取るように構成される第１の制御入力、前記パルス信号のパルス幅を調整するための第２の制御信号を前記制御回路から受け取るように構成される第２の制御入力、および前記第１の制御電流の生成に使用される利得を調整するための第３の制御信号を前記制御回路から受け取るように構成される第３の制御入力を含む、請求項７に記載のＰＬＬシステム。
  9. 前記電荷ポンプは、
    供給電圧と、第１のスイッチを通じて前記発振器制御電圧を提供するノードとの間に選択的に結合される第１の電流源と、
    基準電圧と、第２のスイッチを通じて前記発振器制御電圧を提供する前記ノードとの間に選択的に結合される第２の電流源とを備え、
    前記第１および第２のスイッチの制御入力はそれぞれ、前記パルス信号を受け取るために結合され、
    前記第１および第２の電流源の制御入力は、前記第１の制御電流の正および負の端部をそれぞれ受け取るために結合される、請求項７に記載のＰＬＬシステム。
  10. 前記サンプラは、第１の制御信号に基づいて前記サンプラの出力においてキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含む、請求項７に記載のＰＬＬシステム。
  11. 前記サンプラは、第２の制御信号に基づいて前記サンプラの入力において前記フィードバッククロックに増加したまたは減少したスキューを提供するように構成可能なインバータを含む、請求項１０に記載のＰＬＬシステム。
  12. 前記パルサ回路は、制御信号に基づいて前記基準クロックを受け取る経路のキャパシタンスを増加させるまたは減少させるように構成される切り替え可能なキャパシタバンクを含む、請求項７に記載のＰＬＬシステム。
  13. 前記相互コンダクタンス回路は、第１の制御信号に基づいて差動増幅器にバイアス電流を提供する可変電流源および第２の制御信号に応答するブリーダ回路を含む、請求項７に記載のＰＬＬシステム。
JP2018562932A 2016-06-01 2017-05-19 サンプリング位相検出器を有する位相ロックループ Active JP6893942B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/170,797 US9742380B1 (en) 2016-06-01 2016-06-01 Phase-locked loop having sampling phase detector
US15/170,797 2016-06-01
PCT/US2017/033472 WO2017209986A1 (en) 2016-06-01 2017-05-19 Phase-locked loop having a sampling phase detector

Publications (2)

Publication Number Publication Date
JP2019520751A JP2019520751A (ja) 2019-07-18
JP6893942B2 true JP6893942B2 (ja) 2021-06-23

Family

ID=58794213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562932A Active JP6893942B2 (ja) 2016-06-01 2017-05-19 サンプリング位相検出器を有する位相ロックループ

Country Status (6)

Country Link
US (1) US9742380B1 (ja)
EP (1) EP3465916B1 (ja)
JP (1) JP6893942B2 (ja)
KR (1) KR102409326B1 (ja)
CN (1) CN109644001B (ja)
WO (1) WO2017209986A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10574243B2 (en) * 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
US10530375B1 (en) 2018-09-05 2020-01-07 Xilinx, Inc. High speed frequency divider
US10630301B1 (en) 2018-11-15 2020-04-21 Xilinx, Inc. Temperature-dependent phase-locked loop (PLL) reset for clock synthesizers
KR20210009924A (ko) * 2019-07-18 2021-01-27 삼성전자주식회사 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기
US10931287B1 (en) * 2019-08-22 2021-02-23 Micron Technology, Inc. Phase locked loop circuit
TWI703828B (zh) * 2019-10-22 2020-09-01 瑞昱半導體股份有限公司 次取樣鎖相迴路
US11277143B1 (en) 2020-09-17 2022-03-15 Intel Corporation Reference sampling Type-I fractional-N phase locked loop
CN112350723B (zh) * 2020-11-17 2022-01-14 北京智芯微电子科技有限公司 用于检测环路振荡器锁定的电路
TWI734655B (zh) * 2020-12-07 2021-07-21 瑞鼎科技股份有限公司 提升時脈資料回復電路的追隨表現的方法及其適用之系統
EP4020798A1 (en) 2020-12-23 2022-06-29 Carrier Corporation Oscillator circuit comprising surface integrated waveguide resonator
DE102021211116A1 (de) * 2021-10-01 2023-04-06 Vitesco Technologies GmbH Integrierte Schaltungsanordnung mit einer steuerbaren Stromquelle, sowie Verfahren zum Steuern einer Stromquelle
CN116505939B (zh) * 2023-06-21 2023-10-20 南京美辰微电子有限公司 一种避免谐波锁定的亚采样锁相环电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410861A (en) * 1980-03-03 1983-10-18 Motorola, Inc. Out of lock detector for a sample and hold phase lock loop
US5258720A (en) * 1984-03-02 1993-11-02 Itt Corporation Digital sample and hold phase detector
JP2533518B2 (ja) * 1987-03-06 1996-09-11 株式会社日立製作所 位相同期回路
JP3649194B2 (ja) * 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
CN1980064B (zh) * 2005-11-29 2010-10-06 中芯国际集成电路制造(上海)有限公司 锁相环指示器
NO324467B1 (no) * 2006-03-30 2007-10-22 Norspace As Faselast oscillator
GB2454163A (en) * 2007-08-28 2009-05-06 Toumaz Technology Ltd Phase Detector and Phase Locked Loop
JP5044434B2 (ja) * 2008-02-14 2012-10-10 株式会社東芝 位相同期回路及びこれを用いた受信機
US7737743B1 (en) * 2008-03-07 2010-06-15 National Semiconductor Corporation Phase-locked loop including sampling phase detector and charge pump with pulse width control
KR20130058296A (ko) * 2011-11-25 2013-06-04 한국전자통신연구원 위상 잡음 특성을 개선한 위상 고정 루프 장치
US8536915B1 (en) * 2012-07-02 2013-09-17 Qualcomm Incorporated Low-noise and low-reference spur frequency multiplying delay lock-loop
US8760202B1 (en) * 2013-05-15 2014-06-24 Freescale Semiconductor, Inc. System for generating clock signal

Also Published As

Publication number Publication date
KR20190013743A (ko) 2019-02-11
KR102409326B1 (ko) 2022-06-14
CN109644001B (zh) 2023-04-28
EP3465916A1 (en) 2019-04-10
JP2019520751A (ja) 2019-07-18
EP3465916B1 (en) 2021-07-21
WO2017209986A1 (en) 2017-12-07
US9742380B1 (en) 2017-08-22
CN109644001A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
JP6893942B2 (ja) サンプリング位相検出器を有する位相ロックループ
US10720929B1 (en) Integrated circuit with oscillator signal based on switched-resistance circuitry
US10623008B2 (en) Reconfigurable fractional-N frequency generation for a phase-locked loop
US9608644B1 (en) Phase-locked loop having sub-sampling phase detector
JP5448870B2 (ja) Ｐｌｌ回路
US6462623B1 (en) Method and apparatus for PLL with improved jitter performance
US20030206066A1 (en) Use of configurable capacitors to tune a self based phase locked loops
US6859108B2 (en) Current biased phase locked loop
US20070046343A1 (en) PLL with controlled VCO bias
EP1811669A1 (en) Phase locked loop architecture with partial cascode
US6903586B2 (en) Gain control circuitry for delay locked loop circuit
US20100214025A1 (en) Low jitter and wide-range frequency synthesizer for low voltage operation
US10454418B1 (en) Voltage-controlled oscillator with high and low gain options
US20070247236A1 (en) Phase-locked loop filter capacitance with a drag current
KR100905444B1 (ko) 광대역 위상 고정 루프 장치
Soltani A low-jitter leakage-free digitally calibrated phase locked loop
Ahmad et al. Charge Pump and Loop Filter for Low Power PLL Using 130nm CMOS Technology
JP2013016995A (ja) Ｐｌｌ回路
Mittal et al. A successive approximation register based digital delay locked loop for clock and data recovery circuits
TW201234779A (en) Timing adjusting circuit
Babazadeh et al. A WIDE-RANGE PROGRAMMABLE PULSE WIDTH CONTROLLER

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210602

R150 Certificate of patent or registration of utility model

Ref document number: 6893942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150