JP6886013B2 - 複数の再構成可能な領域を有する構成可能な論理プラットフォーム - Google Patents
複数の再構成可能な領域を有する構成可能な論理プラットフォーム Download PDFInfo
- Publication number
- JP6886013B2 JP6886013B2 JP2019517010A JP2019517010A JP6886013B2 JP 6886013 B2 JP6886013 B2 JP 6886013B2 JP 2019517010 A JP2019517010 A JP 2019517010A JP 2019517010 A JP2019517010 A JP 2019517010A JP 6886013 B2 JP6886013 B2 JP 6886013B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- application
- host
- reconfigurable
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims description 180
- 230000002093 peripheral effect Effects 0.000 claims description 97
- 230000015654 memory Effects 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 36
- 230000004044 response Effects 0.000 claims description 34
- 238000012546 transfer Methods 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims description 2
- 238000004513 sizing Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 114
- 238000005192 partition Methods 0.000 description 47
- 238000003860 storage Methods 0.000 description 35
- 238000004891 communication Methods 0.000 description 31
- 230000003068 static effect Effects 0.000 description 28
- 239000008186 active pharmaceutical agent Substances 0.000 description 22
- 238000012545 processing Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 241000711969 Chandipura virus Species 0.000 description 12
- 208000015951 Cytophagic histiocytic panniculitis Diseases 0.000 description 12
- 239000004744 fabric Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 8
- 230000036961 partial effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 238000013507 mapping Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 230000011664 signaling Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 238000013475 authorization Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 230000036541 health Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000010200 validation analysis Methods 0.000 description 3
- 244000035744 Hura crepitans Species 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000037406 food intake Effects 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 1
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 1
- 208000025103 Congenital isolated hyperinsulinism Diseases 0.000 description 1
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 1
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009118 appropriate response Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000013515 script Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Description
1.構成可能な論理プラットフォームであって、
構成可能な論理プラットフォームをプロセッサに接続するための物理的相互接続と、
第1の再構成可能な論理領域に対応する構成データに基づいて構成される論理ブロックを備える、第1の再構成可能な論理領域と、
第2の再構成可能な論理領域に対応する構成データに基づいて構成される論理ブロックを備える、第2の再構成可能な論理領域と、
第1の再構成可能な論理領域が第1の再構成可能な論理領域に対応する構成データに基づいて構成され、第2の再構成可能な論理領域が第2の再構成可能な論理領域に対応する構成データに基づいて構成されるように、構成データを第1および第2の再構成可能な論理領域に適用するための構成ポートと、
物理的相互接続のトランザクションを介してアクセス可能な制御プレーン機能であって、制御プレーン機能が、構成ポートと通信し、制御プレーン機能が、物理的相互接続から構成ポートへの制限されたアクセスを提供する、制御プレーン機能と、
物理的相互接続のトランザクションを介してアクセス可能な第1のデータプレーン機能であって、物理的相互接続を通じて情報を伝送することを可能にし、かつ第1の再構成可能な論理領域が物理的相互接続に直接アクセスすることを防止する、第1の再構成可能な論理領域へのインターフェースを提供する、第1のデータプレーン機能と、
物理的相互接続のトランザクションを介してアクセス可能な第2のデータプレーン機能であって、物理的相互接続を通じて情報を伝送することを可能にし、かつ第2の再構成可能な論理領域が物理的相互接続に直接アクセスすることを防止する、第2の再構成可能な論理領域へのインターフェースを提供する、第2のデータプレーン機能と、
物理的相互接続の帯域幅を少なくとも第1のデータプレーン機能と第2のデータプレーン機能との間で分配するように構成された調停論理と、を備える、構成可能な論理プラットフォーム。
再構成可能な論理領域の各々を別個にカプセル化するためのホスト論理であって、
プロセッサと通信するためのホストインターフェースと、
ホストインターフェースを介してアクセス可能な複数のデータパス機能であって、各データパス機能が、ホストインターフェースと対応する再構成可能な論理領域のアプリケーション論理設計との間のデータ転送をフォーマットするための層を備え、ホストインターフェースが、それぞれの再構成可能な論理領域のアプリケーション論理設計のリソースを調停するように構成される、データパス機能と、を備える、ホスト論理と、を備える、装置。
ホストインターフェースを介してアクセス可能な管理機能であって、ホストインターフェースで受信した認可されたトランザクションに応じて、複数の再構成可能な論理領域の再構成可能な論理領域に、特定のアプリケーション論理設計を伴って構成させるように適合される、管理機能をさらに備える、付記6に記載の装置。
構成可能なハードウェアプラットフォームがホスト論理の動作を行うように、ホスト論理を再構成可能な論理の第1の領域にロードすることであって、ホスト論理が、ホストインターフェース、およびホストインターフェースからのトランザクションに対して制限されたアクセスを実施する制御プレーン機能を含む、ことと、
ホストインターフェースで第1のトランザクションを受信することに応じて、第1のアプリケーション論理設計を再構成可能な論理の第2の領域にロードすることであって、第1のトランザクションが、制御プレーン機能のアクセス基準を満たす、ことと、
ホストインターフェースで第2のトランザクションを受信することに応じて、第2のアプリケーション論理設計を再構成可能な論理の第3の領域にロードすることであって、第2のトランザクションが、制御プレーン機能のアクセス基準を満たす、ことと、
ホストインターフェースから情報を伝送するときに、ホスト論理を使用して、第1のアプリケーション論理設計および第2のアプリケーション論理設計の各々によって使用されるリソースを調停することと、を含む、方法。
Claims (15)
- 装置であって、
複数の再構成可能な論理領域であって、それぞれのアプリケーション論理構造を実装するために構成可能なハードウェアを各々が備える、複数の再構成可能な論理領域と、
前記再構成可能な論理領域の各々を別個にカプセル化するためのホスト論理であって、
プロセッサと通信するためのホストインターフェースと、
前記ホストインターフェースを介してアクセス可能な複数のデータパス機能であって、各データパス機能が、前記ホストインターフェースと対応する再構成可能な論理領域の前記アプリケーション論理構造との間のデータ転送をフォーマットするための層を備え、前記ホストインターフェースが、前記それぞれの再構成可能な論理領域の前記アプリケーション論理構造のリソースを調停するように構成される、データパス機能と、を備える、ホスト論理と、を備える、装置。 - 前記ホスト論理が、
前記ホストインターフェースを介してアクセス可能な管理機能であって、前記ホストインターフェースで受信した認可されたトランザクションに応じて、前記複数の再構成可能な論理領域の再構成可能な論理領域の構成に際して、当該再構成可能な論理領域に、特定のアプリケーション論理構造を伴わせるように適合される、管理機能をさらに備える、請求項1に記載の装置。 - 前記ホストインターフェースが、前記それぞれの再構成可能な論理領域の前記アプリケーション論理の最大転送サイズを実施するようにさらに構成される、請求項1または2に記載の装置。
- 前記管理機能、および前記データパス機能の各々が、前記機能のそれぞれに対応付けられたアドレス範囲を使用してアクセス可能であり、かつ、前記機能のそれぞれに対応付けられたアドレス範囲は、お互いに異なり重ならない非オーバーラップアドレス範囲である、請求項2に記載の装置。
- 前記ホストインターフェースが、前記ホスト論理の制御レジスタのプログラムされた値に基づいて、前記それぞれの再構成可能な論理領域の前記アプリケーション論理によって生成された前記データ転送の帯域幅を分配するように構成される、請求項1〜4のいずれかに記載の装置。
- 前記ホスト論理の少なくとも一部分が、前記ホストインターフェースで受信した認可されたトランザクションに応じて、前記装置にロードされる、再構成可能な論理である、請求項1〜5のいずれかに記載の装置。
- 前記ホスト論理が、前記それぞれの再構成可能な論理領域の前記アプリケーション論理とパブリック周辺機器との間に変換層をさらに含み、前記変換層が、前記アプリケーション論理と前記パブリック周辺機器との間のデータ転送をフォーマットするように適合される、請求項1〜6のいずれかに記載の装置。
- 前記ホスト論理が、前記再構成可能な論理領域の前記アプリケーション論理と前記パブリック周辺機器との間のデータ転送について、互いに異なる再構成可能な論理領域の間で、データ転送の帯域幅を分配するための論理をさらに備える、請求項7に記載の装置。
- 前記ホスト論理が、前記再構成可能な論理領域の前記アプリケーション論理から前記パブリック周辺機器へのアクセスについて、互いに異なる再構成可能な論理領域のそれぞれについて、アクセス制限を実施するための論理をさらに備える、請求項7または8に記載の装置。
- 再構成可能な論理を備える構成可能なハードウェアプラットフォームを動作させるための方法であって、前記方法が、
前記構成可能なハードウェアプラットフォームがホスト論理の動作を行うように、前記ホスト論理を前記再構成可能な論理の第1の領域にロードすることであって、前記ホスト論理が、ホストインターフェース、および前記ホストインターフェースからのトランザクションに対して制限されたアクセスを実施するための制御プレーン機能を含む、ことと、
前記ホストインターフェースで第1のトランザクションを受信することに応じて、第1のアプリケーション論理構造を前記再構成可能な論理の第2の領域にロードすることであって、前記第1のトランザクションが、前記制御プレーン機能のアクセス基準を満たす、ことと、
前記ホストインターフェースで第2のトランザクションを受信することに応じて、第2のアプリケーション論理構造を前記再構成可能な論理の第3の領域にロードすることであって、前記第2のトランザクションが、前記制御プレーン機能のアクセス基準を満たす、ことと、
前記ホストインターフェースから情報を伝送するときに、前記ホスト論理を使用して、前記第1のアプリケーション論理構造および前記第2のアプリケーション論理構造の各々によって使用されるリソースを調停することと、を含む、方法。 - 前記ホスト論理を、共有された周辺機器と、前記第1のアプリケーション論理構造および前記第2のアプリケーション論理構造との間のインターフェースとして使用することをさらに含む、請求項10に記載の方法。
- 前記ホスト論理を使用して、前記共有された周辺機器と、前記第1のアプリケーション論理構造および前記第2のアプリケーション論理構造との間のデータ転送の帯域幅を分配することをさらに含む、請求項11に記載の方法。
- 前記ホスト論理を使用して、前記共有された周辺機器と、前記第1のアプリケーション論理構造および前記第2のアプリケーション論理構造との間のデータ転送のサイズを実施することをさらに含む、請求項11または12に記載の方法。
- 前記ホスト論理を使用して、前記第1のアプリケーション論理構造から前記共有された周辺機器の第1のアドレス範囲へのアクセスを制限し、かつ前記第2のアプリケーション論理構造から前記共有された周辺機器の第2のアドレス範囲へのアクセスを制限することをさらに含む、請求項11〜13のいずれかに記載の方法。
- 前記第1のアプリケーション論理構造または前記第2のアプリケーション論理構造を分解することに応じて、内部メモリ、外部メモリ、または構成メモリのうちの1つ以上をクリアすることをさらに含む、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/280,624 | 2016-09-29 | ||
US15/280,624 US10282330B2 (en) | 2016-09-29 | 2016-09-29 | Configurable logic platform with multiple reconfigurable regions |
PCT/US2017/054179 WO2018064418A1 (en) | 2016-09-29 | 2017-09-28 | Configurable logic platform with multiple reconfigurable regions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019530100A JP2019530100A (ja) | 2019-10-17 |
JP6886013B2 true JP6886013B2 (ja) | 2021-06-16 |
Family
ID=60183104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019517010A Active JP6886013B2 (ja) | 2016-09-29 | 2017-09-28 | 複数の再構成可能な領域を有する構成可能な論理プラットフォーム |
Country Status (5)
Country | Link |
---|---|
US (3) | US10282330B2 (ja) |
EP (1) | EP3519961B1 (ja) |
JP (1) | JP6886013B2 (ja) |
CN (1) | CN109791508B (ja) |
WO (1) | WO2018064418A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8789065B2 (en) | 2012-06-08 | 2014-07-22 | Throughputer, Inc. | System and method for input data load adaptive parallel processing |
US9448847B2 (en) | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
US10795742B1 (en) | 2016-09-28 | 2020-10-06 | Amazon Technologies, Inc. | Isolating unresponsive customer logic from a bus |
US10338135B2 (en) | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10223317B2 (en) | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US10162921B2 (en) | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10282330B2 (en) | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10250572B2 (en) | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US10642492B2 (en) | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US11204747B1 (en) * | 2017-10-17 | 2021-12-21 | Xilinx, Inc. | Re-targetable interface for data exchange between heterogeneous systems and accelerator abstraction into software instructions |
GB2574800B (en) * | 2018-06-06 | 2021-01-06 | Kaleao Ltd | A system and method for bridging computer resources |
US10802995B2 (en) * | 2018-07-26 | 2020-10-13 | Xilinx, Inc. | Unified address space for multiple hardware accelerators using dedicated low latency links |
US10517189B1 (en) * | 2018-08-27 | 2019-12-24 | Quanta Computer Inc. | Application and integration of a cableless server system |
CN111414129B (zh) * | 2019-01-07 | 2023-05-05 | 阿里巴巴集团控股有限公司 | 基于云的fpga控制数据的配置系统和方法以及电子设备 |
CN110888834B (zh) * | 2019-11-06 | 2022-05-31 | 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) | 一种pcie设备中fpga功能动态重构的方法及系统 |
US20210303315A1 (en) * | 2020-03-31 | 2021-09-30 | Src Labs, Llc | Application logic architecture defining separate processing planes |
US11687629B2 (en) * | 2020-06-12 | 2023-06-27 | Baidu Usa Llc | Method for data protection in a data processing cluster with authentication |
CN111858461A (zh) * | 2020-07-10 | 2020-10-30 | 浪潮电子信息产业股份有限公司 | Fpga异构加速平台部分重置、系统、设备及介质 |
CN113400937B (zh) * | 2021-04-15 | 2022-05-24 | 浙江吉利控股集团有限公司 | 车辆娱乐信息显示系统及车辆 |
CN117724678B (zh) * | 2024-02-07 | 2024-05-17 | 深圳市纽创信安科技开发有限公司 | 执行方法、装置、系统、设备、芯片、介质及程序产品 |
Family Cites Families (118)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0978051A1 (en) | 1996-06-21 | 2000-02-09 | Mirage Technologies, Inc. | Dynamically reconfigurable hardware system for real-time control of processes |
US6161211A (en) | 1996-10-28 | 2000-12-12 | Altera Corporation | Method and apparatus for automated circuit design |
US6011407A (en) | 1997-06-13 | 2000-01-04 | Xilinx, Inc. | Field programmable gate array with dedicated computer bus interface and method for configuring both |
US8686549B2 (en) * | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
US6034542A (en) * | 1997-10-14 | 2000-03-07 | Xilinx, Inc. | Bus structure for modularized chip with FPGA modules |
JP3809727B2 (ja) | 1998-06-17 | 2006-08-16 | 富士ゼロックス株式会社 | 情報処理システム、回路情報管理方法および回路情報記憶装置 |
US6658564B1 (en) | 1998-11-20 | 2003-12-02 | Altera Corporation | Reconfigurable programmable logic device computer system |
US7678048B1 (en) | 1999-09-14 | 2010-03-16 | Siemens Medical Solutions Usa, Inc. | Medical diagnostic ultrasound system and method |
US6595921B1 (en) | 1999-09-14 | 2003-07-22 | Acuson Corporation | Medical diagnostic ultrasound imaging system and method for constructing a composite ultrasound image |
US6785816B1 (en) | 2000-05-01 | 2004-08-31 | Nokia Corporation | System and method for secured configuration data for programmable logic devices |
US6826717B1 (en) | 2000-06-12 | 2004-11-30 | Altera Corporation | Synchronization of hardware and software debuggers |
WO2002001425A2 (en) | 2000-06-23 | 2002-01-03 | Xilinx, Inc. | Method for remotely utilizing configurable hardware |
US8058899B2 (en) * | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US6802026B1 (en) | 2001-05-15 | 2004-10-05 | Xilinx, Inc. | Parameterizable and reconfigurable debugger core generators |
JP2002366597A (ja) | 2001-06-07 | 2002-12-20 | Pfu Ltd | Fpga設計システムおよびfpga設計プログラム |
US6693452B1 (en) * | 2002-02-25 | 2004-02-17 | Xilinx, Inc. | Floor planning for programmable gate array having embedded fixed logic circuitry |
US8914590B2 (en) * | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
GB0304628D0 (en) | 2003-02-28 | 2003-04-02 | Imec Inter Uni Micro Electr | Method for hardware-software multitasking on a reconfigurable computing platform |
US6938488B2 (en) | 2002-08-21 | 2005-09-06 | Battelle Memorial Institute | Acoustic inspection device |
US7117481B1 (en) | 2002-11-06 | 2006-10-03 | Vmware, Inc. | Composite lock for computer systems with multiple domains |
US6907595B2 (en) | 2002-12-13 | 2005-06-14 | Xilinx, Inc. | Partial reconfiguration of a programmable logic device using an on-chip processor |
US7313794B1 (en) * | 2003-01-30 | 2007-12-25 | Xilinx, Inc. | Method and apparatus for synchronization of shared memory in a multiprocessor system |
WO2004075056A1 (ja) | 2003-02-21 | 2004-09-02 | National Institute Of Advanced Industrial Science And Technology | ウイルスチェック装置及びシステム |
US7177961B2 (en) * | 2003-05-12 | 2007-02-13 | International Business Machines Corporation | Managing access, by operating system images of a computing environment, of input/output resources of the computing environment |
US7505891B2 (en) | 2003-05-20 | 2009-03-17 | Verisity Design, Inc. | Multi-user server system and method |
JP2005107911A (ja) | 2003-09-30 | 2005-04-21 | Daihen Corp | 書込情報生成用プログラム、ハードウェアへの情報書込用プログラム、これらのプログラムを記録したコンピュータ読み取り可能な記録媒体、書込情報生成装置及び情報書込装置 |
US7552426B2 (en) | 2003-10-14 | 2009-06-23 | Microsoft Corporation | Systems and methods for using synthetic instructions in a virtual machine |
US7243221B1 (en) | 2004-02-26 | 2007-07-10 | Xilinx, Inc. | Method and apparatus for controlling a processor in a data processing system |
US20050223227A1 (en) * | 2004-03-31 | 2005-10-06 | Deleeuw William C | Addressable authentication in a scalable, reconfigurable communication architecture |
US7721036B2 (en) | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
US7987373B2 (en) | 2004-09-30 | 2011-07-26 | Synopsys, Inc. | Apparatus and method for licensing programmable hardware sub-designs using a host-identifier |
US8621597B1 (en) | 2004-10-22 | 2013-12-31 | Xilinx, Inc. | Apparatus and method for automatic self-erasing of programmable logic devices |
US7886126B2 (en) | 2005-01-14 | 2011-02-08 | Intel Corporation | Extended paging tables to map guest physical memory addresses from virtual memory page tables to host physical memory addresses in a virtual machine system |
US7404023B1 (en) * | 2005-01-14 | 2008-07-22 | Xilinx, Inc. | Method and apparatus for providing channel bonding and clock correction arbitration |
US7716497B1 (en) | 2005-06-14 | 2010-05-11 | Xilinx, Inc. | Bitstream protection without key storage |
US7451426B2 (en) * | 2005-07-07 | 2008-11-11 | Lsi Corporation | Application specific configurable logic IP |
US7706417B1 (en) * | 2005-10-25 | 2010-04-27 | Xilinx, Inc. | Method of and circuit for generating a plurality of data streams |
US7739092B1 (en) | 2006-01-31 | 2010-06-15 | Xilinx, Inc. | Fast hardware co-simulation reset using partial bitstreams |
JP2007243671A (ja) * | 2006-03-09 | 2007-09-20 | Kddi Corp | 論理プログラマブルデバイス保護回路 |
US7856545B2 (en) | 2006-07-28 | 2010-12-21 | Drc Computer Corporation | FPGA co-processor for accelerated computation |
US7809936B2 (en) | 2006-08-02 | 2010-10-05 | Freescale Semiconductor, Inc. | Method and apparatus for reconfiguring a remote device |
US8176487B2 (en) * | 2007-08-02 | 2012-05-08 | International Business Machines Corporation | Client partition scheduling and prioritization of service partition work |
JP4593614B2 (ja) | 2007-12-27 | 2010-12-08 | 富士通株式会社 | 画像データ検証方法及び画像データ検証システム |
US8145894B1 (en) | 2008-02-25 | 2012-03-27 | Drc Computer Corporation | Reconfiguration of an accelerator module having a programmable logic device |
JP5246863B2 (ja) * | 2008-11-14 | 2013-07-24 | 独立行政法人産業技術総合研究所 | 再構成可能論理デバイスの論理プログラムデータ保護システム及び保護方法 |
US8280930B1 (en) * | 2008-12-19 | 2012-10-02 | Emc Corporation | Obtaining configuration information from host devices which store data into and load data from a data storage array |
US20100174865A1 (en) | 2009-01-06 | 2010-07-08 | International Business Machines Corporation | Dynamic data security erasure |
US8776090B2 (en) * | 2009-02-17 | 2014-07-08 | Broadcom Corporation | Method and system for network abstraction and virtualization for a single operating system (OS) |
JP5495336B2 (ja) | 2009-03-03 | 2014-05-21 | 日本電気株式会社 | 遅延ライブラリ生成装置、遅延ライブラリ生成装置の制御方法、コンピュータプログラム、及び記録媒体 |
JP5360194B2 (ja) * | 2009-03-18 | 2013-12-04 | 日本電気株式会社 | 再構成可能な論理回路 |
US8626970B2 (en) * | 2010-06-23 | 2014-01-07 | International Business Machines Corporation | Controlling access by a configuration to an adapter function |
US8516272B2 (en) | 2010-06-30 | 2013-08-20 | International Business Machines Corporation | Secure dynamically reconfigurable logic |
JP5646764B2 (ja) * | 2010-10-22 | 2014-12-24 | サムスン ヘビー インダストリーズ カンパニー リミテッド | 動作中に再構成可能な制御システム及びその方法 |
US8561065B2 (en) * | 2010-11-15 | 2013-10-15 | International Business Machines Corporation | Virtualization of vendor specific network interfaces of self-virtualizing input/output device virtual functions |
US8881141B2 (en) * | 2010-12-08 | 2014-11-04 | Intenational Business Machines Corporation | Virtualization of hardware queues in self-virtualizing input/output devices |
US9218195B2 (en) * | 2011-05-17 | 2015-12-22 | International Business Machines Corporation | Vendor-independent resource configuration interface for self-virtualizing input/output device |
US9448847B2 (en) * | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
JP5653865B2 (ja) | 2011-08-23 | 2015-01-14 | 日本電信電話株式会社 | データ処理システム |
JP6154378B2 (ja) | 2011-08-31 | 2017-06-28 | トムソン ライセンシングThomson Licensing | エンド・ユーザ装置の構成データの安全なバックアップと復元のための方法、および、その方法を利用する装置 |
US8726337B1 (en) * | 2011-09-30 | 2014-05-13 | Emc Corporation | Computing with presentation layer for multiple virtual machines |
CN103959245B (zh) | 2011-12-02 | 2016-08-24 | 英派尔科技开发有限公司 | 作为服务的集成电路 |
US9448846B2 (en) | 2011-12-13 | 2016-09-20 | International Business Machines Corporation | Dynamically configurable hardware queues for dispatching jobs to a plurality of hardware acceleration engines |
US9116812B2 (en) | 2012-01-27 | 2015-08-25 | Intelligent Intellectual Property Holdings 2 Llc | Systems and methods for a de-duplication cache |
US8775576B2 (en) | 2012-04-17 | 2014-07-08 | Nimbix, Inc. | Reconfigurable cloud computing |
US9009703B2 (en) * | 2012-05-10 | 2015-04-14 | International Business Machines Corporation | Sharing reconfigurable computing devices between workloads |
US9104453B2 (en) * | 2012-06-21 | 2015-08-11 | International Business Machines Corporation | Determining placement fitness for partitions under a hypervisor |
CN103577266B (zh) | 2012-07-31 | 2017-06-23 | 国际商业机器公司 | 用于对现场可编程门阵列资源进行分配的方法及系统 |
US8799992B2 (en) | 2012-10-24 | 2014-08-05 | Watchguard Technologies, Inc. | Systems and methods for the rapid deployment of network security devices |
WO2014116206A1 (en) | 2013-01-23 | 2014-07-31 | Empire Technology Development Llc | Management of hardware accelerator configurations in a processor chip |
WO2014120157A1 (en) * | 2013-01-30 | 2014-08-07 | Empire Technology Development Llc | Dynamic reconfiguration of programmable hardware |
US9766910B1 (en) | 2013-03-07 | 2017-09-19 | Amazon Technologies, Inc. | Providing field-programmable devices in a distributed execution environment |
JP2014178784A (ja) | 2013-03-13 | 2014-09-25 | Ricoh Co Ltd | 情報処理装置、情報処理システム及び情報処理プログラム |
US8928351B1 (en) | 2013-03-13 | 2015-01-06 | Xilinx, Inc. | Emulating power domains in an integrated circuit using partial reconfiguration |
US9396012B2 (en) * | 2013-03-14 | 2016-07-19 | Qualcomm Incorporated | Systems and methods of using a hypervisor with guest operating systems and virtual processors |
US8745561B1 (en) | 2013-03-15 | 2014-06-03 | Cadence Design Systems, Inc. | System and method for common path pessimism reduction in timing analysis to guide remedial transformations of a circuit design |
US9747185B2 (en) * | 2013-03-26 | 2017-08-29 | Empire Technology Development Llc | Acceleration benefit estimator |
JP6102511B2 (ja) | 2013-05-23 | 2017-03-29 | 富士通株式会社 | 集積回路、制御装置、制御方法、および制御プログラム |
WO2014189529A1 (en) | 2013-05-24 | 2014-11-27 | Empire Technology Development, Llc | Datacenter application packages with hardware accelerators |
US9672167B2 (en) | 2013-07-22 | 2017-06-06 | Futurewei Technologies, Inc. | Resource management for peripheral component interconnect-express domains |
US8910109B1 (en) | 2013-08-12 | 2014-12-09 | Altera Corporation | System level tools to support FPGA partial reconfiguration |
US10140639B2 (en) | 2013-08-23 | 2018-11-27 | Empire Technology Development Llc | Datacenter-based hardware accelerator integration |
US9098662B1 (en) | 2013-08-28 | 2015-08-04 | Altera Corporation | Configuring a device to debug systems in real-time |
US10037222B2 (en) | 2013-09-24 | 2018-07-31 | University Of Ottawa | Virtualization of hardware accelerator allowing simultaneous reading and writing |
CN105706053A (zh) | 2013-11-06 | 2016-06-22 | 英派尔科技开发有限公司 | 通过在数据中心处的协处理器的制图进行恶意攻击防止 |
US10461937B1 (en) * | 2013-12-18 | 2019-10-29 | Amazon Technologies, Inc. | Hypervisor supported secrets compartment |
US9841993B2 (en) * | 2013-12-27 | 2017-12-12 | Hitachi, Ltd. | Realtime hypervisor with priority interrupt support |
US9904749B2 (en) | 2014-02-13 | 2018-02-27 | Synopsys, Inc. | Configurable FPGA sockets |
US9483639B2 (en) | 2014-03-13 | 2016-11-01 | Unisys Corporation | Service partition virtualization system and method having a secure application |
US9298865B1 (en) | 2014-03-20 | 2016-03-29 | Altera Corporation | Debugging an optimized design implemented in a device with a pre-optimized design simulation |
US9503093B2 (en) | 2014-04-24 | 2016-11-22 | Xilinx, Inc. | Virtualization of programmable integrated circuits |
US9372956B1 (en) * | 2014-11-10 | 2016-06-21 | Xilinx, Inc. | Increased usable programmable device dice |
US10394731B2 (en) * | 2014-12-19 | 2019-08-27 | Amazon Technologies, Inc. | System on a chip comprising reconfigurable resources for multiple compute sub-systems |
US9703703B2 (en) | 2014-12-23 | 2017-07-11 | Intel Corporation | Control of entry into protected memory views |
WO2016118978A1 (en) * | 2015-01-25 | 2016-07-28 | Objective Interface Systems, Inc. | A multi-session zero client device and network for transporting separated flows to device sessions via virtual nodes |
US10574734B2 (en) | 2015-04-09 | 2020-02-25 | Rambus Inc. | Dynamic data and compute management |
US10027543B2 (en) | 2015-04-17 | 2018-07-17 | Microsoft Technology Licensing, Llc | Reconfiguring an acceleration component among interconnected acceleration components |
US9983938B2 (en) | 2015-04-17 | 2018-05-29 | Microsoft Technology Licensing, Llc | Locally restoring functionality at acceleration components |
EP3089035A1 (en) * | 2015-04-30 | 2016-11-02 | Virtual Open Systems | Virtualization manager for reconfigurable hardware accelerators |
US9684743B2 (en) | 2015-06-19 | 2017-06-20 | Synopsys, Inc. | Isolated debugging in an FPGA based emulation environment |
US9590635B1 (en) | 2015-12-03 | 2017-03-07 | Altera Corporation | Partial reconfiguration of programmable devices |
US10069681B2 (en) * | 2015-12-31 | 2018-09-04 | Amazon Technologies, Inc. | FPGA-enabled compute instances |
JP6620595B2 (ja) | 2016-02-25 | 2019-12-18 | 富士通株式会社 | 情報処理システム、情報処理装置、管理装置、処理プログラム、及び処理方法 |
US10169065B1 (en) * | 2016-06-29 | 2019-01-01 | Altera Corporation | Live migration of hardware accelerated applications |
US10833969B2 (en) | 2016-07-22 | 2020-11-10 | Intel Corporation | Methods and apparatus for composite node malleability for disaggregated architectures |
US10528765B2 (en) | 2016-09-16 | 2020-01-07 | Intel Corporation | Technologies for secure boot provisioning and management of field-programmable gate array images |
US11099894B2 (en) * | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10223317B2 (en) * | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US10338135B2 (en) | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US10250572B2 (en) * | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10162921B2 (en) | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10282330B2 (en) | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10642492B2 (en) | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US10691803B2 (en) | 2016-12-13 | 2020-06-23 | Amazon Technologies, Inc. | Secure execution environment on a server |
US11023258B2 (en) | 2016-12-30 | 2021-06-01 | Intel Corporation | Self-morphing server platforms |
US10747565B2 (en) * | 2017-04-18 | 2020-08-18 | Amazon Technologies, Inc. | Virtualization of control and status signals |
US10223014B1 (en) * | 2017-09-28 | 2019-03-05 | Intel Corporation | Maintaining reconfigurable partitions in a programmable device |
WO2019083991A1 (en) | 2017-10-23 | 2019-05-02 | Yuan Zhichao | SYSTEMS AND METHODS FOR DATA ENCRYPTION AND DECREASING BASED ON PROGRAMMABLE MATERIAL |
-
2016
- 2016-09-29 US US15/280,624 patent/US10282330B2/en active Active
-
2017
- 2017-09-28 EP EP17790887.8A patent/EP3519961B1/en active Active
- 2017-09-28 JP JP2019517010A patent/JP6886013B2/ja active Active
- 2017-09-28 CN CN201780060351.3A patent/CN109791508B/zh active Active
- 2017-09-28 WO PCT/US2017/054179 patent/WO2018064418A1/en unknown
-
2019
- 2019-03-21 US US16/361,007 patent/US10705995B2/en active Active
-
2020
- 2020-07-01 US US16/918,151 patent/US11182320B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180089119A1 (en) | 2018-03-29 |
WO2018064418A1 (en) | 2018-04-05 |
JP2019530100A (ja) | 2019-10-17 |
EP3519961B1 (en) | 2023-11-08 |
CN109791508A (zh) | 2019-05-21 |
US20190213155A1 (en) | 2019-07-11 |
US11182320B2 (en) | 2021-11-23 |
US20200334186A1 (en) | 2020-10-22 |
CN109791508B (zh) | 2023-10-17 |
EP3519961A1 (en) | 2019-08-07 |
US10705995B2 (en) | 2020-07-07 |
US10282330B2 (en) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6886013B2 (ja) | 複数の再構成可能な領域を有する構成可能な論理プラットフォーム | |
JP6942824B2 (ja) | 構成可能論理プラットフォーム | |
US11533224B2 (en) | Logic repository service supporting adaptable host logic | |
JP6841908B2 (ja) | 論理リポジトリサービス | |
US10203967B1 (en) | Client configurable hardware logic and corresponding data | |
US20240134811A1 (en) | Configurable logic platform | |
CN113312306B (zh) | 可配置逻辑平台 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190528 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20190806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6886013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |