JP6880430B2 - エンベロープトラッキング電流バイアス回路及び電力増幅装置 - Google Patents

エンベロープトラッキング電流バイアス回路及び電力増幅装置 Download PDF

Info

Publication number
JP6880430B2
JP6880430B2 JP2017076965A JP2017076965A JP6880430B2 JP 6880430 B2 JP6880430 B2 JP 6880430B2 JP 2017076965 A JP2017076965 A JP 2017076965A JP 2017076965 A JP2017076965 A JP 2017076965A JP 6880430 B2 JP6880430 B2 JP 6880430B2
Authority
JP
Japan
Prior art keywords
current
bias
circuit
bias current
envelope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017076965A
Other languages
English (en)
Other versions
JP2018074560A (ja
Inventor
ハク ジョー、ビョン
ハク ジョー、ビョン
オク ハー、ジョン
オク ハー、ジョン
フン キム、ジェオン
フン キム、ジェオン
スク キム、ヨウン
スク キム、ヨウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018074560A publication Critical patent/JP2018074560A/ja
Application granted granted Critical
Publication of JP6880430B2 publication Critical patent/JP6880430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

本発明は、通信システムに適用されることができるエンベロープトラッキング式の電流バイアス回路及び電力増幅装置に関する。
通常、電力増幅モジュール（ＰＡＭ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｍｏｄｕｌｅ）は、送信機（ｔｒａｎｓｍｉｔｔｅｒ）でＲＦ信号を増幅してアンテナに伝達する役割を果たす。このようなＰＡＭは様々な周波数帯域を支援するため、複数のスイッチ、フィルター、及びＲＦ信号を増幅する複数の電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）を含むことができる。
このような電力増幅モジュール（ＰＡＭ）の性能は、最大出力、効率、線形性、及び他の性能測定などで評価することができ、この他にも、電力増幅モジュール（ＰＡＭ）は携帯電話で相対的に多くの電流を使用する部品であるため、電流消費も電力増幅モジュール（ＰＡＭ）の性能評価項目の一つである。
電力増幅モジュール（ＰＡＭ）の電流消費を低減するための方法の一つとして、包絡線追跡技術とも呼ばれるエンベロープトラッキング（ＥＴ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）技術を用いる。エンベロープトラッキング（ＥＴ）技術とは、電力増幅器（ＰＡ）の電源電圧がＲＦ信号のエンベロープ（ｅｎｖｅｌｏｐｅ、包絡線）の波形に応じて変わるようにする方法である。すなわち、ＲＦ信号の電力が小さい場合には、電力増幅器（ＰＡ）の電源電圧の大きさを低めて平均的な電流消費を低減する方法である。反対に、ＲＦ信号の電力が大きい場合には、電力増幅器（ＰＡ）の電源電圧を高めて線形性が劣化しないようにする。
従来の電力増幅モジュールの一つでは、電流消費を低減して効率を高めるために、エンベロープトラッキングモジュレータ（ＥＴＭ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ Ｍｏｄｕｌｅ）またはエンベロープトラッカー（ＥＴ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｅｒ）を用いて、エンベロープ状信号を適切に加工して電力増幅器（ＰＡ）の電源電圧（ＶＣＣ ｏｒ ＶＣＣ＿ＰＡ）として用いる。
ところが、このような従来の電力増幅モジュールでは、電流消費をさらに低減するためにバイアス電流を効率的に供給する方法に関する技術を提供していない。
また、従来の電力増幅モジュールの他の一例では、電源電圧（ＶＣＣ）はＲＦ信号のエンベロープ信号（包絡線波形）に応じて変わるように設定し、バイアス電流は既に設定されたテーブル値によって予め決定される固定値として提供される。
ところが、このような電力増幅モジュールでは、バイアス電流が固定値として提供され、ＲＦ信号の電力が大きくなった場合であっても、バイアスが劣化しない状態を維持し続けるために比較的大きいバイアス電流を提供しなければならない。逆に、ＲＦ信号の電力が小さい場合には、必要以上に高いバイアス電流を提供することとなるため、相対的に電流消費が多くなってしまうという問題点がある。
また、従来の電力増幅モジュールでは、固定バイアス電流を用いながらエンベロープ信号に応じて電源電圧を供給する場合、電力増幅器の出力信号を入力側にカップリングする際、電力増幅器の出力信号位相に対して入力側が逆位相となるようにカップリングされ得る。この場合には、ＰＡＭのＡＭ−ＰＭ歪み（ｄｉｓｔｏｒｔｉｏｎ）特性が劣化し、ＰＡＭのＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）性能が劣化する恐れがあるという問題点がある。
米国特許公開第２０１６−０１２６９０１号公報
本発明の一実施形態によると、エンベロープトラッキング（包絡線追跡）技術に基づいて供給されるバイアス電流を用いることで、ＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができるエンベロープトラッキング電流バイアス回路及び電力増幅装置を提供することができる。
本発明の一実施形態によると、電力増幅器を含む電力増幅回路のエンベロープトラッキング電流バイアス回路において、基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、入力信号のエンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、上記第１バイアス電流と第２バイアス電流を用いて第１エンベロープトラッキングバイアス電流を生成し、第１エンベロープトラッキングバイアス電流を上記電力増幅回路に供給して、上記電力増幅回路の振幅変調−位相変調歪みを減少させるバイアス電流生成部と、を含むエンベロープトラッキング電流バイアス回路が提供される。
上記第１電流源回路は、第１制御信号に応じて上記第１バイアス電流の値を調節するように構成することができる。
上記第２電流源回路は、第２制御信号に応じて上記第２バイアス電流の値を調節するように構成することができる。
上記バイアス電流生成部は、上記第１電流源回路の出力ノードと上記第２電流源回路の出力ノードとの間に接続され、上記第１バイアス電流と第２バイアス電流を合算して上記第１エンベロープトラッキングバイアス電流を生成するように構成することができる。
本発明の他の実施形態によると、入力信号のエンベロープ電圧を用いて第１エンベロープトラッキングバイアス電流を生成するエンベロープトラッキング電流バイアス回路と、上記第１エンベロープトラッキングバイアス電流により電流バイアスされ、入力信号の電力を増幅する電力増幅回路と、を含む電力増幅装置であって、上記電力増幅回路は、ベースに入力信号が受信され、上記入力信号の電力を増幅するように構成される電力増幅器と、上記第１エンベロープトラッキングバイアス電流を用いて第２エンベロープトラッキングバイアス電流を生成し、上記第１エンベロープトラッキングバイアス電流を上記電力増幅器のベースに供給するように構成され、上記電力増幅回路の振幅変調−位相変調歪みを減少させる緩衝性バイアス回路と、を含む電力増幅装置が提供される。
上記エンベロープトラッキング電流バイアス回路は、基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、エンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、上記第１バイアス電流と第２バイアス電流を用いて上記第１エンベロープトラッキングバイアス電流を生成し、上記緩衝性バイアス回路に供給するバイアス電流生成部と、を含むことができる。
上記第１電流源回路は、第１制御信号に応じて上記第１バイアス電流の値を調節するように構成することができる。
上記第２電流源回路は、第２制御信号に応じて上記第２バイアス電流の値を調節するように構成することができる。
上記バイアス電流生成部は、上記第１電流源回路の出力ノードと上記第２電流源回路の出力ノードとの間に接続され、上記第１バイアス電流と第２バイアス電流を合算するように構成することができる。
上記電力増幅装置は、入力信号のエンベロープ電圧を上記電力増幅回路に電源電圧として供給するように構成されるエンベロープトラッキング回路をさらに含み、上記エンベロープトラッキング電流バイアス回路は、上記エンベロープトラッキング回路からの電源電圧を上記エンベロープ電圧として受信するように構成することができる。
上記電力増幅装置は、入力信号のエンベロープ電圧を検出するように構成されるエンベロープ検出回路をさらに含み、上記エンベロープトラッキング電流バイアス回路は、上記エンベロープ検出回路から上記エンベロープ電圧を受信するように構成することができる。
上記緩衝性バイアス回路は、上記エンベロープトラッキング電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、上記電流バイアス回路により電流バイアスされ、上記第１エンベロープトラッキングバイアス電流を増幅して上記第２エンベロープトラッキングバイアス電流を生成するように構成される電流増幅器と、を含むことができる。
上記電流バイアス回路は、上記エンベロープトラッキング電流バイアス回路の出力端と上記電流増幅器のベースとの間に接続された第１バイアス抵抗と、上記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含むことができる。
上記温度補償回路は、上記電流増幅器のベースと接地点（アース電位）との間に直列に接続される少なくとも２個のダイオード接続トランジスタを含むことができる。
上記温度補償回路は、上記電流増幅器のベースと接地点との間に直列に接続される少なくとも２個のダイオードを含むことができる。
上記電流増幅器は、上記第２エンベロープトラッキングバイアス電流を出力する上記電流増幅器の出力端に接続されて熱暴走を防止するための抵抗を含むことができる。
本発明のさらに他の実施形態によると、ベースを含み、上記ベースに印加される入力信号を増幅するように構成される電力増幅器と、固定基準値、及び入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ ｐａｒａｍｅｔｅｒ）に基づいて第１トラッキングバイアス電流を生成するように構成されるトラッキング電流バイアス回路と、上記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、上記第２トラッキングバイアス電流を上記電力増幅器のベースに印加して上記電力増幅器の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含む電力増幅装置が提供される。
上記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ ｐａｒａｍｅｔｅｒ）は、入力信号のエンベロープ信号のパラメータであってもよい。
上記トラッキング電流バイアス回路は、上記固定基準値に基づいて第１バイアス電流を生成するように構成される第１電流源回路と、上記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ ｐａｒａｍｅｔｅｒ）に基づいて第２バイアス電流を生成するように構成される第２電流源回路と、上記第１バイアス電流と上記第２バイアス電流を合算して上記第１トラッキングバイアス電流を生成するように構成されるバイアス電流生成部と、を含むことができる。
上記トラッキング電流バイアス回路は、上記第１トラッキングバイアス電流内の上記第１バイアス電流と上記第２バイアス電流の比率を調整するように構成することができる。
本発明のさらに他の実施形態によると、上記入力信号を増幅するように構成され、上記入力信号の電圧レベルに応じて変わる振幅変調−位相変調歪みを生産する特性を有する電力増幅回路と、上記入力信号のエンベロープ電圧及び固定基準電圧に基づいて第１トラッキングバイアス電流を生成するように構成され、上記第１トラッキングバイアス電流を上記電力増幅回路に印加して上記電力増幅回路の振幅変調−位相変調歪みを減らすエンベロープトラッキング電流バイアス回路と、を含む電力増幅装置が提供される。
上記電力増幅回路は、上記入力信号が印加されるベースを含み、上記ベースに印加される上記入力信号を増幅するように構成される電力増幅器と、上記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、上記第２トラッキングバイアス電流を上記電力増幅器のベースに印加して上記電力増幅回路の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含むことができる。
上記電力増幅器は、ベース、コレクター、エミッター、上記入力信号の電圧レベルに応えて変わるベース−エミッター直流電圧（ＶＢＥ）、及び上記ＶＢＥに応えて変わるコレクター−ベースのキャパシタンス（Ｃｃｂ）を有し、上記振幅変調−位相変調歪みを生産するバイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）を含むことができる。
上記入力信号のエンベロープ電圧に基づいて電源電圧（ＶＣＣ）を生成して、上記バイポーラ接合トランジスタのコレクターにＶＣＣを印加するように構成されるエンベロープトラッキング回路をさらに含み、上記バイポーラ接合トランジスタのコレクターは上記増幅された入力信号を出力するように構成され、上記バイポーラ接合トランジスタのエミッターは接地に接続されることができる。
本発明の一実施形態によると、エンベロープトラッキング（包絡線追跡）技術に基づいて供給されるバイアス電流を用いることで、入力信号の電力が大きくなった場合には電力増幅回路のベース−エミッター間の直流電圧が減少する変動を防止し、反対に、入力信号の電力が小さくなった場合には電力増幅回路のベース−エミッター間の直流電圧が上昇する変動を防止する。その結果、本発明の一実施形態によれば、入力信号の電力変動及び電源電圧（ＶＣＣ）の変動が生じても上記電力増幅回路のベース−エミッター間の直流電圧の変動が抑制されることにより、ＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができるという効果がある。
本発明の一実施形態による電力増幅装置の一例示図である。 本発明の一実施形態による電力増幅装置の他の例示図である。 本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の一例示図である。 本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の他の例示図である。 本発明の一実施形態による第１電流源回路１１０の一例示図である。 本発明の一実施形態による第２電流源回路１３０の一例示図である。 本発明の一実施形態による第１電流源回路１１０の他の例示図である。 本発明の一実施形態による第２電流源回路１３０の他の例示図である。 本発明の一実施形態による電力増幅装置のさらに他の例示図である。 本発明の一実施形態による電力増幅装置のさらに他の例示図である。 本発明の一実施形態による電力増幅回路の一例示図である。 本発明の一実施形態による緩衝性バイアス回路の一例示図である。 本発明の一実施形態による緩衝性バイアス回路の他の例示図である。 本発明の一実施形態による緩衝性バイアス回路のさらに他の例示図である。 電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの概念を説明するための図である。 （ａ）及び（ｂ）は、本発明による電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの改善を説明するための図である。 本発明の一実施形態による第１エンベロープトラッキングバイアス電流の一例示図である。 本発明の一実施形態によるバイアス電流によるベース−エミッター間の直流電圧の変化を説明するための図である。 本発明の一実施形態による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの一例示図である。 本発明の一実施形態によるＡＣＰＲ（隣接チャネル電力比）のシミュレーション結果を示すグラフである。 （ａ）〜（ｉ）は、本発明の一実施形態による第２バイアス電流と第１バイアス電流の比率による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの例示図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
図１は本発明の一実施形態による電力増幅装置の一例示図であり、図２は本発明の一実施形態による電力増幅装置の他の例示図である。
図１及び図２を参照すると、本発明の一実施形態による電力増幅装置は、エンベロープトラッキング（包絡線追跡）式の電流バイアス回路１００と、電力増幅回路３００と、を含む。
図２を参照すると、上記電力増幅装置は、入力信号ＲＦｉｎのエンベロープ電圧（包絡線波形電圧）に基づいて上記電力増幅回路３００に電源電圧ＶＣＣを供給するエンベロープトラッキング回路２００をさらに含むことができる。
上記エンベロープトラッキング式の電流バイアス回路１００は、上記入力信号ＲＦｉｎのエンベロープ電圧Ｖｅｎｖを用いて第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。
上記電力増幅回路３００は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１により電流バイアスされ、入力信号ＲＦｉｎの電力を増幅することができる。
上記電力増幅回路３００は、電力増幅器３１０と、緩衝性バイアス回路３３０と、を含むことができる。
上記電力増幅器３１０は上記電力増幅回路３００の入力端子を介し受信される入力信号ＲＦｉｎの電力を増幅して、上記電力増幅回路３００の出力端子に増幅された出力信号ＲＦｏｕｔを生産する。
上記緩衝性バイアス回路３３０は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を用いて第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を生成し、上記電力増幅器３１０のベースに供給することができる。
一例として、上記緩衝性バイアス回路３３０は、少なくとも１００倍程度の電流利得を有する場合、マイクロアンペア（μＡ）レベルの上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１をミリアンペア（ｍＡ）レベルの第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２に増幅することができる。
また、上記エンベロープトラッキング電流バイアス回路１００は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を上記電力増幅回路３００のベースに供給することで、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪みを低減することができる。
図１及び図２において、Ｃ３００は上記入力信号ＲＦｉｎ内の直流電圧をブロッキングするためのキャパシターであり、Ｌ３００は電源電圧ＶＣＣ内の電源ノイズを遮断するためのインダクターである。
図３は本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の一例示図である。
図３を参照すると、上記エンベロープトラッキング電流バイアス回路１００は、第１電流源回路１１０と、第２電流源回路１３０と、バイアス電流生成部１５０と、を含むことができる。
上記第１電流源回路１１０は基準電圧Ｖｒｅｆを用いて第１バイアス電流Ｉｂｉａｓ１を生成することができる。上記第１バイアス電流Ｉｂｉａｓ１は基準電圧Ｖｒｅｆを用いて生成されるため、一定の電流である。
上記第２電流源回路１３０は入力信号のエンベロープ電圧Ｖｅｎｖを用いて第２バイアス電流Ｉｂｉａｓ２を生成することができる。上記第２バイアス電流Ｉｂｉａｓ２はエンベロープ電圧Ｖｅｎｖを用いて生成されるため、入力信号のエンベロープに応じて変わる電流である。
そして、上記バイアス電流生成部１５０は、上記第１バイアス電流Ｉｂｉａｓ１と第２バイアス電流Ｉｂｉａｓ２を用いて第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成し、上記電力増幅回路３００に供給することができる。
この際、上記バイアス電流生成部１５０は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を上記電力増幅回路３００のベースに供給することで、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪みを低減することができる。
この際、上記図３に示す第１電流源回路１１０及び第２電流源回路１３０については、図５及び図６を参照して後述する。
一例として、上記バイアス電流生成部１５０は、上記第１電流源回路１１０の出力ノードと上記第２電流源回路１３０の出力ノードに接続され、上記第１バイアス電流Ｉｂｉａｓ１と第２バイアス電流Ｉｂｉａｓ２を合算して上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。
図４は本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の他の例示図である。
図４を参照すると、上記第１電流源回路１１０は、第１制御信号ＶＣ１に応じて上記基準電圧Ｖｒｅｆに基づいて生成された上記第１バイアス電流Ｉｂｉａｓ１の値を調節することができる。
また、上記第２電流源回路１３０は、第２制御信号ＶＣ２に応じて上記エンベロープ電圧Ｖｅｎｖに基づいて生成された上記第２バイアス電流Ｉｂｉａｓ２の値を調節することができる。
これにより、後述する図２１（ａ）〜（ｉ）に示すように、上記バイアス電流生成部１５０で生成される第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１は、上記第１制御信号ＶＣ１及び上記第２制御信号ＶＣ２に応じて調節される第１バイアス電流Ｉｂｉａｓ１と上記第２バイアス電流Ｉｂｉａｓ２の調整比率を有することができる。
上記図４に示す第１電流源回路１１０及び第２電流源回路１３０については、図７及び図８を参照して後述する。
図５は本発明の一実施形態による第１電流源回路１１０の一例示図である。
図５を参照すると、上記第１電流源回路１１０は、第１電流源１１１と、第１電流ミラー回路１１３と、を含むことができる。
上記第１電流源１１１は、第１演算増幅器Ａ１と、第１抵抗Ｒ１１と、第１ＭＯＳトランジスタＭ１１と、第２ＭＯＳトランジスタＭ１２と、を含むことができる。
上記第１演算増幅器Ａ１は、上記基準電圧Ｖｒｅｆが入力される第１入力端と、上記第１抵抗Ｒ１１の一端に接続された第２入力端と、上記第１ＭＯＳトランジスタＭ１１のゲートに接続された出力端と、を含む。
上記第１電流源１１１は、上記第１ＭＯＳトランジスタＭ１１により上記第１演算増幅器Ａ１の出力電圧に応じて内部電流を調節し、上記第２ＭＯＳトランジスタＭ１２を第１ＭＯＳトランジスタＭ１１に積層する形で実装した構造を有することができる。
上記第１演算増幅器Ａ１により基準電圧Ｖｒｅｆが上記第１抵抗Ｒ１１の一端に印加され、上記第１抵抗Ｒ１１の他端は接地に接続される。これにより、上記基準電圧Ｖｒｅｆと第１抵抗Ｒ１１の抵抗値に応じて内部電流が生成され、上記第２ＭＯＳトランジスタＭ１２及び第１ＭＯＳトランジスタＭ１１を介して流れる。
上記第１電流ミラー回路１１３は、上記第２ＭＯＳトランジスタＭ１２のゲートに共通接続されたゲートを有し、上記内部電流のミラーリングを行うＭＯＳトランジスタＭ１−１を含むことができる。
ここで、上記ＭＯＳトランジスタＭ１−１は、上記第２ＭＯＳトランジスタＭ１２のサイズとの比率に応じて上記内部電流がミラーリングされることで生じたミラーリング電流を提供することができ、上記ＭＯＳトランジスタＭ１−１によってミラーリングされた電流が第１バイアス電流Ｉｂｉａｓ１として上記バイアス電流生成部１５０に提供されることができる。
図６は本発明の一実施形態による第２電流源回路１３０の一例示図である。
図６を参照すると、上記第２電流源回路１３０は、第２電流源１３１と、第２電流ミラー回路１３３と、を含むことができる。
上記第２電流源１３１は、第２演算増幅器Ａ２と、第２抵抗Ｒ２１と、第３ＭＯＳトランジスタＭ２１と、第４ＭＯＳトランジスタＭ２２と、を含むことができる。
上記第２演算増幅器Ａ２は、エンベロープ電圧Ｖｅｎｖが入力される第１入力端と、上記第２抵抗Ｒ２１の一端に接続された第２入力端と、上記第３ＭＯＳトランジスタＭ２１のゲートに接続された出力端と、を含む。
上記第３ＭＯＳトランジスタＭ２１は上記第２演算増幅器Ａ２の出力電圧に応じて内部電流を調節し、上記第４ＭＯＳトランジスタＭ２２は第３ＭＯＳトランジスタＭ２１にスタックされた構造からなることができる。
上記第２演算増幅器Ａ２によりエンベロープ電圧Ｖｅｎｖが上記第２抵抗Ｒ２１の一端に印加され、上記第２抵抗Ｒ２１の他端は接地に接続される。これにより、上記エンベロープ電圧Ｖｅｎｖと第２抵抗Ｒ２１の抵抗値に応じて内部電流が生成され、上記第４ＭＯＳトランジスタＭ２２及び第３ＭＯＳトランジスタＭ２１を介して流れる。
上記第２電流ミラー回路１３３は、上記第４ＭＯＳトランジスタＭ２２のゲートに共通接続されたゲートを有し、電流ミラーリングを行うＭＯＳトランジスタＭ２−１を含むことができる。
上記ＭＯＳトランジスタＭ２−１は、上記第４ＭＯＳトランジスタＭ２２のサイズとの比率に応じて上記内部電流がミラーリングされたミラーリング電流を提供することができ、上記ＭＯＳトランジスタＭ２−１によりミラーリングされたミラーリング電流が第２バイアス電流Ｉｂｉａｓ２として上記バイアス電流生成部１５０に提供されることができる。
図７は本発明の一実施形態による第１電流源回路１１０の他の例示図である。
図７を参照すると、上記第１電流源回路１１０は、第１電流源１１１と、第１電流ミラー回路１１３と、を含むことができる。
上記第１電流源１１１は、第１演算増幅器Ａ１と、第１抵抗Ｒ１１と、第１ＭＯＳトランジスタＭ１１と、第２ＭＯＳトランジスタＭ１２と、を含むことができる。
上記第１演算増幅器Ａ１は、基準電圧Ｖｒｅｆが入力される第１入力端と、上記第１抵抗Ｒ１１の一端に接続された第２入力端と、上記第１ＭＯＳトランジスタＭ１１のゲートに接続された出力端と、を含む。
上記第１電流源１１１は、上記第１ＭＯＳトランジスタＭ１１により上記第１演算増幅器Ａ１の出力電圧に応じて内部電流を調節し、上記第２ＭＯＳトランジスタＭ１２を第１ＭＯＳトランジスタＭ１１に積層する形で実装した構造を有することができる。
上記第１演算増幅器Ａ１により基準電圧Ｖｒｅｆが上記第１抵抗Ｒ１１の一端に印加され、上記第１抵抗Ｒ１１の他端は接地に接続される。これにより、上記基準電圧Ｖｒｅｆと第１抵抗Ｒ１１の抵抗値に応じて内部電流が生成され、上記第２ＭＯＳトランジスタＭ１２及び第１ＭＯＳトランジスタＭ１１を介して流れる。
上記第１電流ミラー回路１１３は、上記第２ＭＯＳトランジスタＭ１２のゲートに共通接続されたゲートを有し、上記内部電流のミラーリングを行う複数のＭＯＳトランジスタＭ１−１、Ｍ１−２、Ｍ１−３〜Ｍ１−Ｎと、上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎと上記第１電流ミラー回路１１３の出力端との間にそれぞれ接続された複数のスイッチＳＷ１−１、ＳＷ１−２、ＳＷ１−３〜ＳＷ１−Ｎと、を含むことができる。
上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのそれぞれは、上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのそれぞれのサイズと上記第２ＭＯＳトランジスタＭ１２のサイズとの比率に応じて上記内部電流がミラーリングされることで生じたミラーリング電流を提供することができる。
上記複数のスイッチＳＷ１−１〜ＳＷ１−Ｎのそれぞれは、上記第１制御信号ＶＣ１＜０＞、ＶＣ１＜１＞、ＶＣ１＜２＞〜ＶＣ１＜Ｎ＞のそれぞれに応じてオン状態またはオフ状態になり、上記複数のスイッチがオン状態になると、上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのそれぞれによりミラーリングされたミラーリング電流を選択する。その後、選択されたミラーリング電流が合算されて第１バイアス電流Ｉｂｉａｓ１が生成され、上記バイアス電流生成部１５０に提供されることができる。
これにより、上記第１バイアス電流Ｉｂｉａｓ１は、複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのうち第１制御信号ＶＣ１＜０＞〜ＶＣ１＜Ｎ＞に応じてオン状態になるトランジスタの個数に応じてその電流値が決定されることができる。
図７には４個以上のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎ、４個以上のスイッチＳＷ１−１〜ＳＷ１−Ｎ、及び４個以上の第１制御信号ＶＣ１＜０＞〜ＶＣ１＜Ｎが示されているが、これは単に例示に過ぎず、２個または３個以上のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎ、２個または３個以上のスイッチＳＷ１−１〜ＳＷ１−Ｎ、及び２個または３個以上の第１制御信号ＶＣ１＜０＞〜ＶＣ１＜Ｎであってもよい。
図８は本発明の一実施形態による第２電流源回路１３０の他の例示図である。
図８を参照すると、上記第２電流源回路１３０は、第２電流源１３１と、第２電流ミラー回路１３３と、を含むことができる。
上記第２電流源１３１は、第２演算増幅器Ａ２と、第２抵抗Ｒ２１と、第３ＭＯＳトランジスタＭ２１と、第４ＭＯＳトランジスタＭ２２と、を含むことができる。
上記第２演算増幅器Ａ２は、エンベロープ電圧Ｖｅｎｖが入力される第１入力端と、上記第２抵抗Ｒ２１の一端に接続された第２入力端と、上記第３ＭＯＳトランジスタＭ２１のゲートに接続された出力端と、を含む。
上記第３ＭＯＳトランジスタＭ２１は上記第２演算増幅器Ａ２の出力電圧に応じて内部電流を調節し、上記第４ＭＯＳトランジスタＭ２２は第３ＭＯＳトランジスタＭ２１にスタックされた構造からなることができる。
上記第２演算増幅器Ａ２によりエンベロープ電圧Ｖｅｎｖが上記第２抵抗Ｒ２１の一端に印加され、上記第２抵抗Ｒ２１の他端は接地に接続される。これにより、上記エンベロープ電圧Ｖｅｎｖと第２抵抗Ｒ２１の抵抗値に応じて内部電流が生成され、上記第４ＭＯＳトランジスタＭ２２及び第３ＭＯＳトランジスタＭ２１を介して流れる。
上記第２電流ミラー回路１３３は、上記第４ＭＯＳトランジスタＭ２２のゲートに共通接続されたゲートを有し、上記内部電流のミラーリングを行う複数のＭＯＳトランジスタＭ２−１、Ｍ２−２、Ｍ２−３〜Ｍ２−Ｎと、上記複数のＭＯＳトランジスタＭ２−１、Ｍ２−２、Ｍ２−３〜Ｍ２−Ｎのそれぞれと上記第２電流ミラー回路１３３の出力端との間に接続された複数のスイッチＳＷ２−１、ＳＷ２−２、ＳＷ２−３〜ＳＷ２−Ｎと、を含むことができる。
上記複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのそれぞれは、上記第４ＭＯＳトランジスタＭ２２のサイズと上記複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのそれぞれのサイズの比率に応じて上記内部電流がミラーリングされることで生じたミラーリング電流を提供することができる。
上記複数のスイッチＳＷ２−１〜ＳＷ２−Ｎのそれぞれは、各第２制御信号ＶＣ２＜０＞、ＶＣ２＜１＞、ＶＣ２＜２＞〜ＶＣ２＜Ｎ＞に応じてオン状態またはオフ状態になり、上記複数のスイッチＳＷ２−１〜ＳＷ２−Ｎがオン状態になると、上記複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのそれぞれによってミラーリングされたミラーリング電流を選択する。その後、選択されたミラーリング電流が合算されて第２バイアス電流Ｉｂｉａｓ２が生成され、上記バイアス電流生成部１５０に提供されることができる。
これにより、上記第２バイアス電流Ｉｂｉａｓ２は、複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのうち第２制御信号ＶＣ２に応じてオン状態になったトランジスタの個数に応じて、その電流値が決定されることができる。
図８には４個以上のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎ、４個以上のスイッチＳＷ２−１〜ＳＷ２−Ｎ、及び４個以上の第２制御信号ＶＣ１＜０＞〜ＶＣ２＜Ｎ＞が示されているが、これは単に例示に過ぎず、２個または３個以上のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎ、２個または３個以上のスイッチＳＷ２−１〜ＳＷ２−Ｎ、及び２個または３個以上の第２制御信号ＶＣ２＜０＞〜ＶＣ２＜Ｎ＞であってもよい。
図９は本発明の一実施形態による電力増幅装置のさらに他の例示図である。
図９を参照すると、上記電力増幅装置は、図１の構造に加えて、エンベロープトラッキング回路２００をさらに含むことができる。上記エンベロープトラッキング回路２００は、入力信号のエンベロープ電圧Ｖｅｎｖを上記電力増幅回路３００に電源電圧ＶＣＣとして供給することができる。
一例として、上記エンベロープトラッキング電流バイアス回路１００は、上記エンベロープトラッキング回路２００からの電源電圧ＶＣＣを上記エンベロープ電圧Ｖｅｎｖとして受信することができる。
図１０は本発明の一実施形態による電力増幅装置のさらに他の例示図である。
図１０を参照すると、上記電力増幅装置は、図２の構造に加えて、エンベロープ検出回路５０をさらに含むことができる。上記エンベロープ検出回路５０は、入力信号のエンベロープ電圧Ｖｅｎｖを検出することができ、このエンベロープ電圧Ｖｅｎｖは上記エンベロープトラッキング電流バイアス回路１００に供給される。
これにより、上記エンベロープトラッキング電流バイアス回路１００は上記エンベロープ検出回路５０から上記エンベロープ電圧Ｖｅｎｖを受信することができる。
図１１は本発明の一実施形態による電力増幅回路の一例示図である。
図１１を参照すると、上記緩衝性バイアス回路３３０は、電流バイアス回路３３１と、電流増幅器３３３と、を含むことができる。
上記電流バイアス回路３３１は上記エンベロープトラッキング電流バイアス回路１００の出力端と接地との間に接続されることができる。一例として、上記電流バイアス回路３３１は、上記エンベロープトラッキング電流バイアス回路１００の出力と接地との間に直列に接続された２個の抵抗Ｒ３１、Ｒ３２を含んで電圧分配バイアス回路からなることができる。
上記電流増幅器３３３は、上記電流バイアス回路３３１により電流バイアスされ、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を増幅して上記第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を生成することができる。一例として、上記電流増幅器３３３は、基準電圧Ｖｒｅｆを受信するコレクターと、電力増幅器３１０のベースで接続されたエミッターと、上記電流バイアス回路３３１の２個の抵抗Ｒ３１、Ｒ３２の間のノードに接続されたベースを有するバイポーラ接合トランジスタ（ＢＪＴ）Ｑ３３０と、を含むことができる。
また、上記電力増幅回路３００に含まれた電力増幅器３１０は、上記第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を受信するベースを有するバイポーラ接合トランジスタＱ３００を含む。
上記バイポーラ接合トランジスタＱ３００のコレクターはコイルＬ３００を介して電源電圧ＶＣＣを受信し、上記電力増幅回路３００の信号入力端ＲＦｉｎに接続されたＤＣ遮断用キャパシターＣ３００を介して入力信号の入力を受ける。
図１２は本発明の一実施形態による緩衝性バイアス回路の一例示図である。
図１２を参照すると、上記電流バイアス回路３３１は、第１バイアス抵抗Ｒ３１と、温度補償回路３３１−ＴＣと、を含むことができる。
上記第１バイアス抵抗Ｒ３１は、上記エンベロープトラッキング電流バイアス回路１００の出力端と上記電流増幅器３３３のベースとの間に接続されることができる。
上記温度補償回路３３１−ＴＣは、電流増幅器３３３のベースと接地との間に接続され、温度を補償するために、温度によって可変される抵抗値を有する。
この場合、上記第１バイアス抵抗Ｒ３１の抵抗値と上記温度補償回路３３１−ＴＣの抵抗値に応じて上記温度補償回路３３１−ＴＣにかかる電圧が決定され、この電圧に応じてバイアス電流が決定されることができる。
図１３は本発明の一実施形態による緩衝性バイアス回路の他の例示図である。
図１３を参照すると、上記温度補償回路３３１−ＴＣは、上記電流増幅器３３３のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスタＱ３１、Ｑ３２を含むことができる。上記ダイオード接続トランジスタＱ３１、Ｑ３２は温度による抵抗値を有するため、温度補償を行うことができる。
図１４は本発明の一実施形態による緩衝性バイアス回路のさらに他の例示図である。
図１４を参照すると、上記温度補償回路３３１−ＴＣは、上記電流増幅器３３３のベースと接地との間に直列に接続される少なくとも２個のダイオードＤ３１、Ｄ３２を含むことができる。上記２個のダイオードＤ３１、Ｄ３２は、温度による抵抗値を有するため、温度補償を行うことができる。
上記電流増幅器３３３は、上記第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を出力する出力端に熱暴走を防止するための抵抗Ｒ３３０を含むことができる。
図１５は電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの概念を説明するための図である。
図１５を参照すると、電力増幅装置に含まれた電力増幅回路のベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）が入力信号の電圧レベルに応じて変化し、これにより、電力増幅回路のコレクター−ベース（Ｃ−Ｂ）間のダイオードによるコレクター−ベースのキャパシタンスＣｃｂが変化して、その結果、ＡＭ−ＰＭ歪みが発生し得る。
上記電力増幅回路のベースに供給されるバイアス電流が固定値であると、上述のようなＡＭ−ＰＭ歪みが発生するが、本発明の一実施形態によると、エンベロープトラッキング（ＥＴ）バイアス電流を電力増幅回路のベースに供給して、入力信号の電力が大きくなった場合には電力増幅回路のベース−エミッター間の直流電圧が減少する変動を防止し、反対に、入力信号の電力が小さくなった場合には電力増幅回路のベース−エミッター間の直流電圧が上昇する変動を防止する。その結果、本発明の一実施形態によれば、入力信号の電力変動及び電源電圧ＶＣＣの変動が生じても上記電力増幅回路のベース−エミッター間の直流電圧の変動を抑制することができる。これにより、ＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができる。
図１６の（ａ）及び（ｂ）は、本発明による電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの改善を説明するための図である。
図１６の（ａ）で、エンベロープトラッキング（ＥＴ）バイアス電流がない電力増幅回路３００のバイポーラ接合トランジスタＱ３００に入力される信号を参照すると、入力信号の電力が大きいと、バイポーラ接合トランジスタＱ３００のベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）が下がり、これによってバイポーラ接合トランジスタＱ３００のコレクター−ベースのキャパシタンスＣｃｂが増加して、ＡＭ−ＰＭ歪みが増加し得る。
図１６の（ｂ）で、エンベロープトラッキング（ＥＴ）バイアス電流を有する電力増幅回路３００のバイポーラ接合トランジスタＱ３００に入力される信号である従来のＶＢＥ（ＤＣ）、及び本発明のＶＢＥ（ＤＣ）を参照すると、入力信号の電力が大きいと、バイポーラ接合トランジスタＱ３００のベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）が下がることが、エンベロープトレッキング（ＥＴ）バイアス電流の印加により抑制される。これにより、バイポーラ接合トランジスタＱ３００のコレクター−ベースのキャパシタンスＣｃｂが減少し、ＡＭ−ＰＭ歪みが減少することができる。
図１７は本発明の一実施形態による第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１の一例示、及び従来の時間μｓに伴う固定電流バイアスＩｂｉａｓ＿ｆｉｘｅｄの一例示を示す図であり、図１８は本発明の一実施形態による第１エンベロープトラッキングバイアスＩｂｉａｓ＿ＥＴ１によるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）の一例示、及び時間μｓに伴う固定電流バイアスＩｂｉａｓ−ｆｉｘｅｄによるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）の一例示を示す図である。
図１８を参照すると、第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１（本発明）によるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）の変動が、固定電流バイアスＩｂｉａｓ−ｆｉｘｅｄによるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）（従来）の変動より減少したことが分かる。
図１９は本発明の一実施形態による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの一例示図であり、図２０は本発明の一実施形態によるＡＣＰＲ（隣接チャネル電力比）のシミュレーション結果を示すグラフである。
図１９において、Ｇ１１は従来の固定バイアス電流によるＡＭ−ＰＭ歪みを示すグラフであり、Ｇ１２は本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＭ−ＰＭ歪みを示すグラフである。
図１９のＧ１１及びＧ１２を参照すると、本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＭ−ＰＭ歪みが、従来の固定バイアス電流によるＡＭ−ＰＭ歪みに比べて約５度程度減少したことが分かる。
図２０において、Ｇ２１は従来の固定バイアス電流によるＡＣＰＲを示すグラフであり、Ｇ２２は本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＣＰＲを示すグラフである。
図２０のＧ２１及びＧ２２を参照すると、本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＣＰＲが、従来の固定バイアス電流によるＡＣＰＲに比べて、上側チャンネル（Ｕｐｐｅｒ Ｃｈａｎｎｅｌ）は７ｄＢ（例えば、−３３．０７６ｄＢ〜−４１．７７２ｄＢ）程度、下側チャンネル（Ｌｏｗｅｒ Ｃｈａｎｎｅｌ）は４ｄＢ（例えば、−３２．８４９ｄＢ〜−３６．９０２ｄＢ）程度改善したことを確認することができる。
図２１の（ａ）〜（ｉ）は、本発明の一実施形態による、第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの例示図である。
図２１の（ａ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が８０％及び２０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｂ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が７０％及び３０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｃ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が６０％及び４０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｄ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が５０％及び５０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｅ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が４０％及び６０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｆ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が３０％及び７０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｇ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が２０％及び８０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｈ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が１０％及び９０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｉ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が０％及び１００％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフである。ここで、０％の比率において、上記第２バイアス電流Ｉｂｉａｓ２は上記エンベロープ電圧Ｖｅｎｖに基づいて生成され、１００％の比率において、上記第１バイアス電流Ｉｂｉａｓ１は上記基準電圧Ｖｒｅｆに基づいて生成されるため、エンベロープトラッキング（ＥＴ）バイアス電流がないことを意味する。
図２１の（ａ）〜（ｉ）において、Ｇ１１は従来の固定バイアス電流によるＡＭ−ＰＭ歪みを示すグラフであり、Ｇ１２は本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＭ−ＰＭ歪みを示すグラフである。
図２１の（ａ）〜（ｉ）のＧ１１及びＧ１２を参照すると、本発明の一実施形態によるエンベロープトラッキングバイアス電流中に、エンベロープ電圧によって生成された第２バイアス電流Ｉｂｉａｓ２の比率が、基準電圧によって生成された第１バイアス電流Ｉｂｉａｓ１より多い場合に、相対的にＡＭ−ＰＭ歪みが改善することが分かる。
上述のような本発明の実施形態によると、ＲＦ信号の電力が大きいと、ＶＣＣ（電源電圧）が上がり、ベース−エミッター間の直流電圧は反対に下がるようになり、この場合、ＡＭ−ＰＭ歪みの発生を防止するために、エンベロープトラッキング（ＥＴ）バイアス電流の値を増加させることで、ベース−エミッター間の直流電圧が下がることを低減することができる。反対に、ＲＦ信号の電力が小さいと、ＶＣＣ（電源電圧）が下がり、ベース−エミッター間の直流電圧は反対に上がるようになり、この場合、エンベロープトラッキング（ＥＴ）バイアス電流の値を減少させることで、ベース−エミッター間の直流電圧が上がることを低減することができる。
その結果、電源電圧ＶＣＣの変動によるベース−エミッター間の直流電圧の変動を最小化してＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ エンベロープトラッキング電流バイアス回路
１１０ 第１電流源回路
１３０ 第２電流源回路
１５０ バイアス電流生成部
３００ 電力増幅回路
３１０ 電力増幅器
３３０ 緩衝性バイアス回路
３３１ 電流バイアス回路
３３３ 電流増幅器
Ｖｅｎｖ エンベロープ電圧
Ｉｂｉａｓ＿ＥＴ１ 第１エンベロープトラッキングバイアス電流
Ｉｂｉａｓ＿ＥＴ２ 第２エンベロープトラッキングバイアス電流
Ｖｒｅｆ 基準電圧

Claims (25)

  1. 電力増幅器を含む電力増幅回路のエンベロープトラッキング電流バイアス回路において、
    基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、
    入力信号のエンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、
    前記第１バイアス電流と第２バイアス電流を用いて第１エンベロープトラッキングバイアス電流を生成し、第１エンベロープトラッキングバイアス電流を前記電力増幅回路に供給して、前記電力増幅回路の振幅変調−位相変調歪みを減少させるバイアス電流生成部と、を含み、前記第１バイアス電流と前記第２バイアス電流の比率を調整するように構成され、
    前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成され、
    前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成され、
    前記エンベロープトラッキング電流バイアス回路は、前記第１制御信号及び前記第２制御信号に応じて前記比率を調整することにより前記振幅変調−位相変調歪みを低減するように構成される、エンベロープトラッキング電流バイアス回路。
  2. 前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成される、請求項１に記載のエンベロープトラッキング電流バイアス回路。
  3. 前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成される、請求項１または請求項２に記載のエンベロープトラッキング電流バイアス回路。
  4. 前記第２バイアス電流の比率は、前記第１バイアス電流の比率より多い、請求項１から３の何れか１つに記載のエンベロープトラッキング電流バイアス回路。
  5. 前記第１電流源回路は、
    第１電流源と、
    第１電流ミラー回路と
    を含み、
    前記第１電流源は、第１演算増幅器と、第１抵抗と、第１ＭＯＳトランジスタと、第２ＭＯＳトランジスタとを含み、
    前記第１演算増幅器は、前記基準電圧が入力される第１入力端と、前記第１抵抗の一端に接続される第２入力端と、前記第１ＭＯＳトランジスタのゲートに接続される出力端とを含み、
    前記第２ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタに直列に接続され、
    前記第１演算増幅器により前記基準電圧が前記第１抵抗の一端に印加され、前記第１抵抗の他端は接地され、前記基準電圧と前記第１抵抗の抵抗値に応じて第１内部電流が生成され、前記第２ＭＯＳトランジスタ及び前記第１ＭＯＳトランジスタを介して流れ、
    前記第１電流ミラー回路は、
    ゲートが前記第２ＭＯＳトランジスタのゲートに共通接続され、前記第１内部電流のミラーリングを行うＭＯＳトランジスタを含む、請求項１から４の何れか１つに記載のエンベロープトラッキング電流バイアス回路。
  6. 前記第２電流源回路は、
    第２電流源と、
    第２電流ミラー回路と
    を含み、
    前記第２電流源は、第２演算増幅器と、第２抵抗と、第３ＭＯＳトランジスタと、第４ＭＯＳトランジスタとを含み、
    前記第２演算増幅器は、前記エンベロープ電圧が入力される第１入力端と、前記第２抵抗の一端に接続される第２入力端と、前記第３ＭＯＳトランジスタのゲートに接続される出力端とを含み、
    前記第４ＭＯＳトランジスタは、前記第３ＭＯＳトランジスタに直列に接続され、
    前記第２演算増幅器により前記エンベロープ電圧が前記第２抵抗の一端に印加され、前記第２抵抗の他端は接地され、前記エンベロープ電圧と前記第２抵抗の抵抗値に応じて第２内部電流が生成され、前記第４ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタを介して流れ、
    前記第２電流ミラー回路は、
    ゲートが前記第４ＭＯＳトランジスタのゲートに共通接続され、前記第２内部電流のミラーリングを行うＭＯＳトランジスタを含む、請求項１から５の何れか１つに記載のエンベロープトラッキング電流バイアス回路。
  7. 請求項１から６の何れか１つに記載のエンベロープトラッキング電流バイアス回路と、
    前記第１エンベロープトラッキングバイアス電流により電流バイアスされ、入力信号の電力を増幅する電力増幅回路と、を含み、
    前記電力増幅回路は、
    入力端に入力信号が受信され、前記入力信号の電力を増幅するように構成される電力増幅器と、
    前記第１エンベロープトラッキングバイアス電流を用いて第２エンベロープトラッキングバイアス電流を生成し、前記第１エンベロープトラッキングバイアス電流を前記電力増幅器のベースに供給するように構成され、前記電力増幅回路の振幅変調−位相変調歪みを減少させる緩衝性バイアス回路と、を含む、電力増幅装置。
  8. 前記バイアス電流生成部は、前記第１電流源回路の出力ノードと前記第２電流源回路の出力ノードとの間に接続され、前記第１バイアス電流と第２バイアス電流を合算して前記第１エンベロープトラッキングバイアス電流を生成するように構成される、請求項１から請求項６の何れか一項に記載のエンベロープトラッキング電流バイアス回路。
  9. 入力信号のエンベロープ電圧を用いて第１エンベロープトラッキングバイアス電流を生成するエンベロープトラッキング電流バイアス回路と、
    前記第１エンベロープトラッキングバイアス電流により電流バイアスされ、入力信号の電力を増幅する電力増幅回路と、を含む電力増幅装置であって、
    前記電力増幅回路は、
    入力端に入力信号が受信され、前記入力信号の電力を増幅するように構成される電力増幅器と、
    前記第１エンベロープトラッキングバイアス電流を用いて第２エンベロープトラッキングバイアス電流を生成し、前記第１エンベロープトラッキングバイアス電流を前記電力増幅器のベースに供給するように構成され、前記電力増幅回路の振幅変調−位相変調歪みを減少させる緩衝性バイアス回路と、を含み、
    前記エンベロープトラッキング電流バイアス回路は、
    基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、
    エンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、
    前記第１バイアス電流と第２バイアス電流を用いて前記第１エンベロープトラッキングバイアス電流を生成し、前記緩衝性バイアス回路に供給するバイアス電流生成部と、を含み、
    前記第１バイアス電流と前記第２バイアス電流の比率を調整するように構成され、
    前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成され、
    前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成され、
    前記エンベロープトラッキング電流バイアス回路は、前記第１制御信号及び前記第２制御信号に応じて前記比率を調整することにより前記振幅変調−位相変調歪みを低減するように構成される、
    電力増幅装置。
  10. 前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成される、請求項９に記載の電力増幅装置。
  11. 前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成される、請求項９または請求項１０に記載の電力増幅装置。
  12. 前記バイアス電流生成部は、前記第１電流源回路の出力ノードと前記第２電流源回路の出力ノードとの間に接続され、前記第１バイアス電流と第２バイアス電流を合算するように構成される、請求項９から請求項１１の何れか一項に記載の電力増幅装置。
  13. 入力信号のエンベロープ電圧を前記電力増幅回路に電源電圧として供給するように構成されるエンベロープトラッキング回路をさらに含み、
    前記エンベロープトラッキング電流バイアス回路は、前記エンベロープトラッキング回路からの電源電圧を前記エンベロープ電圧として受信するように構成される、請求項９から請求項１２の何れか一項に記載の電力増幅装置。
  14. 入力信号のエンベロープ電圧を検出するように構成されるエンベロープ検出回路をさらに含み、
    前記エンベロープトラッキング電流バイアス回路は、前記エンベロープ検出回路から前記エンベロープ電圧を受信するように構成される、請求項９から請求項１３の何れか一項に記載の電力増幅装置。
  15. 前記緩衝性バイアス回路は、
    前記エンベロープトラッキング電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、
    前記電流バイアス回路により電流バイアスされ、前記第１エンベロープトラッキングバイアス電流を増幅して前記第２エンベロープトラッキングバイアス電流を生成するように構成される電流増幅器と、を含む、請求項９から請求項１４の何れか一項に記載の電力増幅装置。
  16. 前記電流バイアス回路は、
    前記エンベロープトラッキング電流バイアス回路の出力端と前記電流増幅器のベースとの間に接続された第１バイアス抵抗と、
    前記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含む、請求項１５に記載の電力増幅装置。
  17. 前記温度補償回路は、
    前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスタを含む、請求項１６に記載の電力増幅装置。
  18. 前記温度補償回路は、
    前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオードを含む、請求項１６または請求項１７に記載の電力増幅装置。
  19. 前記電流増幅器は、
    前記第２エンベロープトラッキングバイアス電流を出力する前記電流増幅器の出力端に接続されて熱暴走を防止するための抵抗を含む、請求項１５から請求項１８の何れか一項に記載の電力増幅装置。
  20. 入力端を含み、前記入力端に印加される入力信号を増幅するように構成される電力増幅器と、
    固定基準値、及び入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ ｐａｒａｍｅｔｅｒ）に基づいて第１トラッキングバイアス電流を生成するように構成されるトラッキング電流バイアス回路と、
    前記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、前記第２トラッキングバイアス電流を前記電力増幅器の入力端に印加して前記電力増幅器の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含み、
    前記トラッキング電流バイアス回路は、
    前記固定基準値に基づいて第１バイアス電流を生成するように構成される第１電流源回路と、
    前記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ ｐａｒａｍｅｔｅｒ）に基づいて第２バイアス電流を生成するように構成される第２電流源回路と、
    前記第１バイアス電流と前記第２バイアス電流を合算して前記第１トラッキングバイアス電流を生成するように構成されるバイアス電流生成部と、を含み、
    前記トラッキング電流バイアス回路は、前記第１トラッキングバイアス電流内の前記第１バイアス電流と前記第２バイアス電流の比率を調整するように構成され、
    前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成され、
    前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成され、
    前記トラッキング電流バイアス回路は、前記第１制御信号及び前記第２制御信号に応じて前記比率を調整することにより前記振幅変調−位相変調歪みを低減するように構成される、電力増幅装置。
  21. 前記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ ｐａｒａｍｅｔｅｒ）は、入力信号のエンベロープ信号のパラメータである、請求項１８に記載の電力増幅装置。
  22. 入力信号を増幅するように構成され、前記入力信号の電圧レベルに応じて変わる振幅変調−位相変調歪みを生産する特性を有する電力増幅回路と、
    前記入力信号のエンベロープ電圧及び固定基準電圧に基づいて第１トラッキングバイアス電流を生成するように構成され、前記第１トラッキングバイアス電流を前記電力増幅回路に印加して前記電力増幅回路の振幅変調−位相変調歪みを減らすエンベロープトラッキング電流バイアス回路と、を含み、
    前記エンベロープトラッキング電流バイアス回路は、
    基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、
    入力信号のエンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、
    前記第１バイアス電流と第２バイアス電流を用いて前記第１トラッキングバイアス電流を生成するバイアス電流生成部と、を含み、前記第１バイアス電流と前記第２バイアス電流の比率を調整するように構成され、
    前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成され、
    前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成され、
    前記エンベロープトラッキング電流バイアス回路は、前記第１制御信号及び前記第２制御信号に応じて前記比率を調整することにより前記振幅変調−位相変調歪みを低減するように構成される、電力増幅装置。
  23. 前記電力増幅回路は、
    前記入力信号が印加される入力端を含み、前記入力端に印加される前記入力信号を増幅するように構成される電力増幅器と、
    前記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、前記第２トラッキングバイアス電流を前記電力増幅器の入力端に印加して前記電力増幅回路の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含む、請求項２２に記載の電力増幅装置。
  24. 前記電力増幅器は、
    ベース、コレクター、エミッター、前記入力信号の電圧レベルに応えて変わるベース−エミッター直流電圧（ＶＢＥ）、及び前記ベース−エミッター直流電圧に応えて変わるコレクター−ベースのキャパシタンス（Ｃｃｂ）を有し、前記振幅変調−位相変調歪みを生産するバイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）を含む、請求項２３に記載の電力増幅装置。
  25. 前記入力信号のエンベロープ電圧に基づいて電源電圧（ＶＣＣ）を生成して、前記バイポーラ接合トランジスタのコレクターに前記電源電圧を印加するように構成されるエンベロープトラッキング回路をさらに含み、
    前記バイポーラ接合トランジスタのコレクターは前記増幅された入力信号を出力するように構成され、
    前記バイポーラ接合トランジスタのエミッターは接地に接続される、請求項２４に記載の電力増幅装置。
JP2017076965A 2016-10-28 2017-04-07 エンベロープトラッキング電流バイアス回路及び電力増幅装置 Active JP6880430B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0141913 2016-10-28
KR20160141913 2016-10-28
KR20160156628 2016-11-23
KR10-2016-0156628 2016-11-23

Publications (2)

Publication Number Publication Date
JP2018074560A JP2018074560A (ja) 2018-05-10
JP6880430B2 true JP6880430B2 (ja) 2021-06-02

Family

ID=62021872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076965A Active JP6880430B2 (ja) 2016-10-28 2017-04-07 エンベロープトラッキング電流バイアス回路及び電力増幅装置

Country Status (4)

Country Link
US (2) US10110173B2 (ja)
JP (1) JP6880430B2 (ja)
KR (2) KR101941953B1 (ja)
CN (1) CN108011597B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019190555A1 (en) * 2018-03-30 2019-10-03 Intel IP Corporation Autonomous power reduction
KR102069634B1 (ko) * 2018-07-05 2020-01-23 삼성전기주식회사 선형성 보상기능을 갖는 다단 파워 증폭 장치
KR102093150B1 (ko) * 2018-07-05 2020-03-25 삼성전기주식회사 바이어스 보상기능을 갖는 다단 파워 증폭 장치
KR102631608B1 (ko) * 2018-12-11 2024-01-30 삼성전기주식회사 바이어스 회로 및 증폭 장치
KR20200107199A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 바이어스 보상기능을 갖는 바이어스 회로 및 증폭 장치
US11082021B2 (en) * 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
WO2021061851A1 (en) 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Power amplifier bias modulation for low bandwidth envelope tracking
KR20210125373A (ko) 2020-04-08 2021-10-18 삼성전자주식회사 송신 신호 증폭을 위한 인가 전압 조절 방법 및 그 전자 장치
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
KR20220072279A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 복수의 주파수 대역을 이용한 통신을 수행하는 전자 장치 및 전자 장치의 동작 방법
TWI802858B (zh) * 2021-03-26 2023-05-21 立積電子股份有限公司 溫度偵測器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346127A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd 定電流回路及び半導体集積回路
US6427067B1 (en) 1999-06-10 2002-07-30 The Whitaker Corporation Detector driven bias circuit for power transistors
JP4548562B2 (ja) * 2001-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 カレントミラー回路及びアナログデジタル変換回路
KR101124116B1 (ko) * 2004-02-13 2012-03-21 더 리전트 오브 더 유니버시티 오브 캘리포니아 증폭기용 적응형 바이어스 전류 회로 및 방법
JP2008099489A (ja) * 2006-10-13 2008-04-24 Taiheiyo Cement Corp エネルギー変換装置
US20110006846A1 (en) * 2008-04-08 2011-01-13 Mitsubishi Electric Corporation High-frequency amplifier
JP2009284174A (ja) 2008-05-21 2009-12-03 Sony Corp 送信回路、電力制御方法およびコンピュータプログラム
JP2010124433A (ja) 2008-11-21 2010-06-03 Panasonic Corp 高周波電力増幅器
JP5532968B2 (ja) * 2010-01-29 2014-06-25 住友電気工業株式会社 信号処理回路とこの回路を有する通信装置
JP2011171854A (ja) * 2010-02-16 2011-09-01 Canon Inc バッファリング回路および増幅回路
CN201699848U (zh) * 2010-06-29 2011-01-05 苏州华芯微电子股份有限公司 可集成的22kHz包络检测及频带开关电路
JP5522465B2 (ja) * 2010-07-28 2014-06-18 日本電気株式会社 包絡線増幅器
US8587377B2 (en) 2010-12-13 2013-11-19 Skyworks Solutions, Inc. Apparatus and methods for biasing a power amplifier
JP5268036B2 (ja) 2011-03-03 2013-08-21 Ｔｄｋ株式会社 バイアス制御回路
US9154090B2 (en) * 2012-05-17 2015-10-06 Microsemi Corporation Integrated start-up bias boost for dynamic error vector magnitude enhancement
US9219445B2 (en) 2012-12-28 2015-12-22 Peregrine Semiconductor Corporation Optimization methods for amplifier with variable supply power
US20140266448A1 (en) 2013-03-14 2014-09-18 Qualcomm Incorporated Adapative power amplifier
EP2782245A1 (en) 2013-03-20 2014-09-24 ST-Ericsson SA Amplifier topology for envelope tracking
KR101738730B1 (ko) 2013-04-23 2017-05-22 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 시스템에서의 엔벨로프 정형화 장치 및 방법
US9503026B2 (en) * 2013-09-19 2016-11-22 Skyworks Solutions, Inc. Dynamic error vector magnitude duty cycle correction
KR101467230B1 (ko) * 2014-02-14 2014-12-01 성균관대학교산학협력단 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
KR101467231B1 (ko) * 2014-02-19 2014-12-01 성균관대학교산학협력단 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
JP6187444B2 (ja) * 2014-03-20 2017-08-30 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
CN108011597B (zh) 2021-08-10
US10110173B2 (en) 2018-10-23
JP2018074560A (ja) 2018-05-10
US20190267950A1 (en) 2019-08-29
KR102268387B1 (ko) 2021-06-24
KR101941953B1 (ko) 2019-01-24
US10630247B2 (en) 2020-04-21
CN108011597A (zh) 2018-05-08
KR20180046847A (ko) 2018-05-09
KR20190010684A (ko) 2019-01-30
US20180123528A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
JP6880430B2 (ja) エンベロープトラッキング電流バイアス回路及び電力増幅装置
JP6590323B2 (ja) 適応形マルチバンド電力増幅装置
KR102454811B1 (ko) 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
US7948317B2 (en) Power amplifier integrated circuit with compensation mechanism for temperature and output power
US6313705B1 (en) Bias network for high efficiency RF linear power amplifier
JP2017092526A (ja) 電力増幅回路
US20180375474A1 (en) Power amplifier circuit
US10892719B2 (en) Multistage power amplifier with linearity compensating function
US8907728B2 (en) High power wideband amplifier and method
US7057462B2 (en) Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
US20030201832A1 (en) HBT linearizer and power booster
TW201832460A (zh) 用於對放大器的線性度進行補償的前置補償器
US7414474B2 (en) Operational amplifier
US11431299B2 (en) Bias circuit and amplifying device with temperature compensation
JP2005101733A (ja) バイアス回路
US7019588B2 (en) Method to dynamically control the quiescent current of an operational amplifier arrangement and operational amplifier arrangement performing this method
KR101801938B1 (ko) 전력 증폭기
US10979008B2 (en) Power amplifier
US9998080B2 (en) Low voltage supply amplifier
CN219124180U (zh) 线性补偿偏置电路
CN112152568B (zh) 可调增益放大器装置
KR102361021B1 (ko) 전치 증폭장치
JPWO2004086613A1 (ja) 増幅回路
TW201843927A (zh) 用於對放大器的線性度進行補償的前置補償器
US10680565B2 (en) Power amplifier system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210413

R150 Certificate of patent or registration of utility model

Ref document number: 6880430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250