JP6874628B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6874628B2
JP6874628B2 JP2017194999A JP2017194999A JP6874628B2 JP 6874628 B2 JP6874628 B2 JP 6874628B2 JP 2017194999 A JP2017194999 A JP 2017194999A JP 2017194999 A JP2017194999 A JP 2017194999A JP 6874628 B2 JP6874628 B2 JP 6874628B2
Authority
JP
Japan
Prior art keywords
plating
layer
lead frame
plating portion
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017194999A
Other languages
Japanese (ja)
Other versions
JP2019068014A (en
Inventor
圭児 黒田
圭児 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017194999A priority Critical patent/JP6874628B2/en
Publication of JP2019068014A publication Critical patent/JP2019068014A/en
Application granted granted Critical
Publication of JP6874628B2 publication Critical patent/JP6874628B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームと、リードフレームにはんだ層を介して接合された半導体素子と、リードフレームと前記半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置に関する。 The present invention relates to a semiconductor device including at least a lead frame, a semiconductor element bonded to the lead frame via a solder layer, and a sealing resin body covering the lead frame and the semiconductor element.

この種の技術としては、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子とリードフレームとをはんだ層を介して接合した接合体を、封止樹脂体で封止した半導体装置が知られている。半導体装置は、リードフレームと封止樹脂体との密着性を高めるべく、これらの間にプライマ層を介在させることがある。 As this kind of technology, for example, a semiconductor device in which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) and a lead frame are bonded via a solder layer is sealed with a sealing resin body is known. There is. In a semiconductor device, a primer layer may be interposed between the lead frame and the sealing resin body in order to improve the adhesion between them.

この半導体装置を製造する方法として、特許文献１には、リードフレームの表面にＮｉめっき層を形成し、そのＮｉめっき層の表面にＡｕめっき層をさらに形成した後、半導体素子のはんだ付前後に熱処理をする方法が開示されている。この製造方法では、熱処理を行うことでＡｕめっき層内にＮｉめっき層のＮｉを拡散させることにより、プライマ層との密着強度を向上させることができる。 As a method for manufacturing this semiconductor device, Patent Document 1 describes that a Ni plating layer is formed on the surface of a lead frame, an Au plating layer is further formed on the surface of the Ni plating layer, and then before and after soldering of a semiconductor element. A method of heat treatment is disclosed. In this manufacturing method, the adhesion strength with the primer layer can be improved by diffusing Ni of the Ni plating layer into the Au plating layer by performing heat treatment.

特開２０１６−１２２７１９号公報Japanese Unexamined Patent Publication No. 2016-1272719

しかしながら、特許文献１に示すように、プライマ層との密着強度を高めるために、はんだ付前に上述した熱処理を行うと、Ａｕめっき層にＮｉが拡散し、拡散したＮｉが、Ａｕめっき層の表面においてＮｉ酸化物として生成されることがある。Ａｕめっき層の表面に、このＮｉ酸化物がより多く存在すると、得られた半導体装置のリードフレームとはんだ層との接合性が低下してしまう。 However, as shown in Patent Document 1, when the above-mentioned heat treatment is performed before soldering in order to increase the adhesion strength with the primer layer, Ni is diffused in the Au plating layer, and the diffused Ni is dispersed in the Au plating layer. It may be formed as a Ni oxide on the surface. If a larger amount of this Ni oxide is present on the surface of the Au plating layer, the bondability between the lead frame of the obtained semiconductor device and the solder layer is deteriorated.

一方、はんだ付後に上述した熱処理を行っても、はんだ層を構成する金属とＡｕめっき層に拡散したＮｉが反応し、金属間化合物層が生成され、Ｎｉめっき層のＮｉも、さらにＡｕめっき層に拡散し消費される。このような場合であっても、Ｎｉめっき層が薄くなり過ぎると、やはり、半導体装置のリードフレームとはんだ層との接合性が低下してしまう。 On the other hand, even if the above-mentioned heat treatment is performed after soldering, the metal constituting the solder layer reacts with Ni diffused in the Au plating layer to form an intermetallic compound layer, and Ni in the Ni plating layer is further added to the Au plating layer. It spreads and is consumed. Even in such a case, if the Ni plating layer becomes too thin, the bondability between the lead frame of the semiconductor device and the solder layer also deteriorates.

本発明は上記点に鑑みてなされたものであり、本発明では、リードフレームとプライマ層との密着性を確保しつつ、リードフレームとはんだ層との接合性を確保することができる半導体装置を提供する。 The present invention has been made in view of the above points, and the present invention provides a semiconductor device capable of ensuring the bondability between the lead frame and the solder layer while ensuring the adhesion between the lead frame and the primer layer. provide.

上記課題を解決すべく、本発明の半導体装置は、リードフレームと、前記リードフレームにはんだ層を介して接合された半導体素子と、前記リードフレームと前記半導体素子とを覆う封止樹脂体と、を備えている。前記リードフレームは、表面にＮｉめっき層が形成され、前記Ｎｉめっき層の表面にＡｕめっき層が形成されたものであり、前記半導体素子は、前記はんだ層を介して、前記リードフレームの前記Ａｕめっき層のうち、第１めっき部分に接合されており、前記封止樹脂体は、プライマ層を介して、前記半導体素子に接合された状態の前記リードフレームの前記Ａｕめっき層のうち、第２めっき部分に接合されており、前記はんだ層に隣接する前記第１めっき部分の表面のＮｉ濃度は、前記プライマ層に隣接する前記第２めっき部分の表面のＮｉ濃度よりも、低いことを特徴とする。 In order to solve the above problems, the semiconductor device of the present invention includes a lead frame, a semiconductor element bonded to the lead frame via a solder layer, and a sealing resin body covering the lead frame and the semiconductor element. It has. The lead frame has a Ni plating layer formed on its surface and an Au plating layer formed on the surface of the Ni plating layer, and the semiconductor element passes through the solder layer to the Au of the lead frame. Of the plating layers, the sealing resin body is bonded to the first plating portion, and the sealing resin body is the second of the Au plating layers of the lead frame in a state of being bonded to the semiconductor element via the primer layer. It is characterized in that the Ni concentration on the surface of the first plating portion adjacent to the solder layer, which is bonded to the plating portion, is lower than the Ni concentration on the surface of the second plating portion adjacent to the primer layer. To do.

本発明によれば、Ａｕめっき層の表面のうち、はんだ層に隣接する第１めっき部分の表面（界面）のＮｉ濃度が、プライマ層に隣接する第２めっき部分の表面（界面）のＮｉ濃度よりも低い。これにより、第１めっき部分の表面では、第２めっき部分の表面に比べてＮｉ濃度が低いため、Ｎｉ酸化物が少なく、リードフレームとはんだ層との接合性が確保される。一方、第２めっき部分の表面（界面）では、第１めっき部分の表面（界面）に比べてＮｉ濃度が高いので、リードフレームとプライマ層との密着性が確保される。したがって、このような半導体装置に対して、リードフレームとプライマ層との密着性を確保すべく、さらに熱処理を行って、第２めっき部分に、Ｎｉをさらに拡散させなくてもよい。 According to the present invention, among the surfaces of the Au plating layer, the Ni concentration on the surface (interface) of the first plating portion adjacent to the solder layer is the Ni concentration on the surface (interface) of the second plating portion adjacent to the primer layer. Lower than. As a result, since the Ni concentration on the surface of the first plating portion is lower than that on the surface of the second plating portion, the amount of Ni oxide is small, and the bondability between the lead frame and the solder layer is ensured. On the other hand, since the Ni concentration on the surface (interface) of the second plating portion is higher than that on the surface (interface) of the first plating portion, the adhesion between the lead frame and the primer layer is ensured. Therefore, it is not necessary to further heat-treat such a semiconductor device in order to ensure the adhesion between the lead frame and the primer layer so that Ni is not further diffused in the second plating portion.

ここで、本明細書において「リードフレーム」とは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板等の基板、純Ａｌからなる基板とＡｌＮ（窒化アルミニウム）からなる基板を積層してなるＤＢＡ（絶縁基板）、ヒートシンクなども包含されるものである。 Here, the term "lead frame" as used herein means, in addition to a literal lead frame, a die pad, a circuit board, a stress relaxation substrate, or a substrate, a substrate made of pure Al, and a substrate made of AlN (aluminum nitride) are laminated. DBA (insulated substrate), heat sink, etc. are also included.

また、本発明の半導体装置の製造方法は、リードフレームと、はんだ付によりはんだ層を介して前記リードフレームに接合された半導体素子と、前記リードフレームと前記半導体素子にプライマを塗布後、前記プライマからなるプライマ層を介して前記リードフレームと前記半導体素子とを覆う封止樹脂体と、を備えた半導体装置の製造方法である。該製造方法は、前記リードフレームの表面にＮｉめっき層が形成され、前記Ｎｉめっき層の表面にはＡｕめっき層が形成されたリードフレームを準備する工程と、前記Ａｕめっき層のうち、前記はんだ付を行う第１めっき部分の表面のＮｉ濃度が、前記プライマが塗布される第２めっき部分の表面のＮｉ濃度よりも低くなるように、前記リードフレームを加熱することにより、前記Ｎｉめっき層のＮｉを前記Ａｕめっき層に拡散させる工程と、前記第１めっき部分に、はんだ付により前記半導体素子を接合する工程と、前記第２めっき部分の表面および前記半導体素子の表面に、プライマを塗布後、前記プライマからなるプライマ層を形成する工程と、前記プライマ層を介して、前記リードフレームと前記半導体素子とを覆うように封止樹脂体を成形する工程と、を少なくとも含むことを特徴とする。 Further, in the method for manufacturing a semiconductor device of the present invention, a lead frame, a semiconductor element bonded to the lead frame via a solder layer by soldering, a lead frame and the semiconductor element are coated with a primer, and then the primer is applied. This is a method for manufacturing a semiconductor device including a sealing resin body that covers the lead frame and the semiconductor element via a prime layer made of the above. The manufacturing method includes a step of preparing a lead frame in which a Ni plating layer is formed on the surface of the lead frame and an Au plating layer is formed on the surface of the Ni plating layer, and the solder of the Au plating layers. By heating the lead frame so that the Ni concentration on the surface of the first plating portion to be attached is lower than the Ni concentration on the surface of the second plating portion to which the primer is applied, the Ni plating layer is subjected to. After applying a primer to the step of diffusing Ni into the Au plating layer, the step of joining the semiconductor element to the first plating portion by soldering, and the surface of the second plating portion and the surface of the semiconductor element. It is characterized by including at least a step of forming a primer layer made of the primer and a step of forming a sealing resin body so as to cover the lead frame and the semiconductor element via the primer layer. ..

本発明の半導体装置の製造方法によれば、Ａｕめっき層のうち、はんだ付を行う第１めっき部分の表面のＮｉ濃度が、プライマが塗布される第２めっき部分の表面のＮｉ濃度よりも低くなるように、リードフレームを加熱する。これにより、第１めっき部分では、Ｎｉ酸化物の生成を抑制ことができる。このため、はんだ付時のはんだの濡れ性を確保することができ、得られた半導体装置のリードフレームとはんだ層との接合性も確保することができる。一方、第２めっき部分は、第１めっき部分よりもＮｉ濃度が高いので、プライマ層とリードフレームとの密着性が確保される。 According to the method for manufacturing a semiconductor device of the present invention, the Ni concentration on the surface of the first plating portion to be soldered is lower than the Ni concentration on the surface of the second plating portion to which the primer is applied in the Au plating layer. Heat the lead frame so that it becomes. As a result, the formation of Ni oxide can be suppressed in the first plating portion. Therefore, the wettability of the solder at the time of soldering can be ensured, and the bondability between the lead frame of the obtained semiconductor device and the solder layer can also be ensured. On the other hand, since the second plating portion has a higher Ni concentration than the first plating portion, the adhesion between the primer layer and the lead frame is ensured.

本発明によれば、リードフレームとプライマ層との密着性を確保しつつ、リードフレームとはんだ層との接合性を確保することができる。 According to the present invention, it is possible to secure the bondability between the lead frame and the solder layer while ensuring the adhesion between the lead frame and the primer layer.

本実施形態に係る半導体装置の模式的断面図である。It is a schematic cross-sectional view of the semiconductor device which concerns on this embodiment. 本実施形態に係る半導体装置のＡｕめっき層の表面のＮｉ濃度を説明する図である。It is a figure explaining the Ni density | concentration of the surface of the Au plating layer of the semiconductor device which concerns on this embodiment. 本実施形態の変形例に係る半導体装置のＡｕめっきの表面のＮｉ濃度を説明する図である。It is a figure explaining the Ni density | concentration of the surface of Au plating of the semiconductor device which concerns on the modification of this embodiment. 本実施形態の半導体装置の製造方法の工程を説明するフロー図である。It is a flow figure explaining the process of the manufacturing method of the semiconductor device of this embodiment. （ａ）〜（ｅ）は、リードフレームの熱処理工程を説明する模式的概念図である。(A) to (e) are schematic conceptual diagrams for explaining the heat treatment process of the lead frame. 第１はんだ付工程を説明する模式的概念図である。It is a schematic conceptual diagram explaining the 1st soldering process. ワイヤーボンディング工程を説明する模式的概念図である。It is a schematic conceptual diagram explaining the wire bonding process. 第２はんだ付工程を説明する模式的概念図である。It is a schematic conceptual diagram explaining the 2nd soldering process. プライマ塗布工程およびプライマ乾燥工程を説明する模式的概念図である。It is a schematic conceptual diagram explaining a primer coating process and a primer drying process.

以下に、図１〜３を参照して、本発明の実施形態とその変形例について説明する。
図１は、本実施形態に係る半導体装置１の模式的断面図である。図２は、本実施形態に係る半導体装置１のＡｕめっき層３３の表面のＮｉ濃度を説明する図である。 Hereinafter, embodiments of the present invention and variations thereof will be described with reference to FIGS. 1 to 3.
FIG. 1 is a schematic cross-sectional view of the semiconductor device 1 according to the present embodiment. FIG. 2 is a diagram for explaining the Ni concentration on the surface of the Au plating layer 33 of the semiconductor device 1 according to the present embodiment.

本実施形態に係る半導体装置１は、両面冷却型半導体装置として利用されるものである。図１に示す形態は、２つのリードフレーム３，７の間に半導体素子４を備えた２つの接合体１１が並列に配置されているものである。一方の接合体１１の半導体素子４が、Ａｌ、Ｃｕ、またはＡｕなどからなるワイヤ８により、銅製の端子９と接続されている以外は、両者は同じ構造を有している。したがって、以下に、他方の接合体１１を参照して、共通の部材の説明をする。なお、本願の明細書では、半導体素子４のコレクタ側に配置されたリードフレームをリードフレーム３とし、エミッタ側に配置されたリードフレームをリードフレーム７とする。 The semiconductor device 1 according to the present embodiment is used as a double-sided cooling type semiconductor device. In the form shown in FIG. 1, two junctions 11 having a semiconductor element 4 are arranged in parallel between the two lead frames 3 and 7. Both have the same structure except that the semiconductor element 4 of one of the joints 11 is connected to the copper terminal 9 by a wire 8 made of Al, Cu, Au, or the like. Therefore, the common members will be described below with reference to the other bonded body 11. In the specification of the present application, the lead frame arranged on the collector side of the semiconductor element 4 is referred to as a lead frame 3, and the lead frame arranged on the emitter side is referred to as a lead frame 7.

本実施形態の半導体装置１は、リードフレーム３と、リードフレーム３にはんだ層２１を介して接合された半導体素子４と、リードフレーム３と半導体素子４とを覆う封止樹脂体５と、を少なくとも、備えている。 The semiconductor device 1 of the present embodiment includes a lead frame 3, a semiconductor element 4 bonded to the lead frame 3 via a solder layer 21, and a sealing resin body 5 covering the lead frame 3 and the semiconductor element 4. At least I have.

さらに、本実施形態の半導体装置１（具体的には、接合体１１）では、さらに、ターミナル６およびリードフレーム７を備えている。半導体素子４には、ターミナル６と、リードフレーム７とが順に配置されており、半導体素子４とターミナル６とは、はんだ層２２を介して接合され、ターミナル６とリードフレーム７とは、はんだ層２３を介して接合されている。プライマ層２６は、接合体１１の表面を覆い、プライマ層２６の表面を封止樹脂体５が覆っている。 Further, the semiconductor device 1 (specifically, the joint 11) of the present embodiment further includes a terminal 6 and a lead frame 7. A terminal 6 and a lead frame 7 are arranged in this order on the semiconductor element 4, the semiconductor element 4 and the terminal 6 are joined via a solder layer 22, and the terminal 6 and the lead frame 7 are a solder layer. It is joined via 23. The primer layer 26 covers the surface of the bonded body 11, and the surface of the primer layer 26 is covered with the sealing resin body 5.

図２に示すように、リードフレーム３は、アルミニウムやその合金、銅やその合金などからなるフレーム本体３１の表面に、Ｎｉめっき層３２が形成され、Ｎｉめっき層３２の表面にＡｕめっき層３３が形成されたものである。また、リードフレーム７は、アルミニウムやその合金、銅やその合金などからなってもよいが、リードフレーム３と同様に、フレーム本体と、Ｎｉめっき層と、Ａｕめっき層と、で構成されていてもよい。 As shown in FIG. 2, in the lead frame 3, a Ni plating layer 32 is formed on the surface of a frame body 31 made of aluminum or an alloy thereof, copper or an alloy thereof, and an Au plating layer 33 is formed on the surface of the Ni plating layer 32. Is formed. Further, the lead frame 7 may be made of aluminum or an alloy thereof, copper or an alloy thereof, or the like, but like the lead frame 3, it is composed of a frame body, a Ni plating layer, and an Au plating layer. May be good.

半導体素子４は、はんだ層２１を介して、リードフレーム３のＡｕめっき層３３のうち、第１めっき部分３３ａに接合されている。はんだ層２１は、Ｐｂ系はんだ、Ｐｂフリーはんだのいずれであってもよいが、Ｐｂフリーはんだであることが好ましい。このようなＰｂフリーはんだとしては、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｓｂ系はんだなどを挙げることができる。同様に、はんだ層２２，２３は、はんだ層２１と同様の材料を使用してよい。なお、ターミナル６は、半導体装置１の高さを調整するものであり、材料としては、例えば、Ｃｕなどが挙げられる。 The semiconductor element 4 is bonded to the first plating portion 33a of the Au plating layer 33 of the lead frame 3 via the solder layer 21. The solder layer 21 may be either Pb-based solder or Pb-free solder, but is preferably Pb-free solder. Examples of such Pb-free solder include Sn-Ag-based solder, Sn-Cu-based solder, Sn-Ag-Cu-based solder, Sn-Zn-based solder, and Sn-Sb-based solder. Similarly, the solder layers 22 and 23 may use the same material as the solder layer 21. The terminal 6 adjusts the height of the semiconductor device 1, and examples of the material include Cu and the like.

封止樹脂体５は、プライマ層２６を介して、半導体素子４に接合された状態のリードフレーム３のＡｕめっき層３３のうち、第２めっき部分３３ｂにも接合されている。プライマ層２６の材料としては、たとえば、ポリアミド樹脂、ポリアミドイミド樹脂、およびウレタン樹脂などを挙げることができる。 The sealing resin body 5 is also bonded to the second plating portion 33b of the Au plating layer 33 of the lead frame 3 in a state of being bonded to the semiconductor element 4 via the primer layer 26. Examples of the material of the primer layer 26 include a polyamide resin, a polyamide-imide resin, and a urethane resin.

封止樹脂体５の材料としてはエポキシ系熱硬化性樹脂が挙げられる。また、エポキシ系熱硬化性樹脂の中には、熱伝導性と熱膨張の改善を目的としてシリカやアルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、酸化マグネシウム等の無機フィラーが含有されていてもよい。 Examples of the material of the sealing resin body 5 include an epoxy-based thermosetting resin. Further, the epoxy-based thermosetting resin may contain inorganic fillers such as silica, alumina, boron nitride, silicon nitride, silicon carbide, and magnesium oxide for the purpose of improving thermal conductivity and thermal expansion. ..

本実施形態では、これまでとは異なり、Ａｕめっき層３３のうち、はんだ層２１が接合している第１めっき部分３３ａと、プライマ層２６が接合している第２めっき部分３３ｂに含有するＮｉの濃度（Ｎｉ濃度）が異なる。具体的には、図２に示す如く、はんだ層２１に隣接する第１めっき部分３３ａの表面のＮｉ濃度は、プライマ層２６に隣接する第２めっき部分３３ｂの表面のＮｉ濃度よりも、低い。なお、Ａｕめっき層３３に含有するＮｉは、後述するＮｉめっき層３２から拡散したＮｉである。本実施形態では、第２めっき部分３３ｂの表面のＮｉ濃度は、第１めっき部分３３ａに近づくに従って、低下している。また、第１めっき部分３３ａの表面には、Ｎｉが僅かに存在していてもよい。 In the present embodiment, unlike the conventional case, Ni contained in the first plating portion 33a to which the solder layer 21 is bonded and the second plating portion 33b to which the primer layer 26 is bonded in the Au plating layer 33. Concentration (Ni concentration) is different. Specifically, as shown in FIG. 2, the Ni concentration on the surface of the first plating portion 33a adjacent to the solder layer 21 is lower than the Ni concentration on the surface of the second plating portion 33b adjacent to the primer layer 26. The Ni contained in the Au plating layer 33 is Ni diffused from the Ni plating layer 32 described later. In the present embodiment, the Ni concentration on the surface of the second plating portion 33b decreases as it approaches the first plating portion 33a. Further, a small amount of Ni may be present on the surface of the first plating portion 33a.

本実施形態に係る半導体装置１によれば、第１めっき部分３３ａの表面では、第２めっき部分３３ｂの表面に比べてＮｉ濃度が低いため、Ｎｉ酸化物が少なく、リードフレーム３とはんだ層２１との接合性が確保される。 According to the semiconductor device 1 according to the present embodiment, the surface of the first plating portion 33a has a lower Ni concentration than the surface of the second plating portion 33b, so that the amount of Ni oxide is small, and the lead frame 3 and the solder layer 21 Bondability with is ensured.

一方、第２めっき部分３３ｂの表面（界面）では、第１めっき部分３３ａの表面（界面）に比べてＮｉ濃度が高いので、リードフレーム３とプライマ層２６との密着性が確保される。したがって、このような半導体装置１に対して、リードフレーム３とプライマ層２６との密着性を確保すべく、さらに熱処理を行って、第２めっき部分３３ｂに、Ｎｉをさらに拡散させなくてもよいので、本実施形態に係る半導体装置１では、Ｎｉめっき層３２のＮｉの消費を抑え、Ｎｉめっき層３２の厚さを確保し、リードフレーム３とはんだ層２１との接合の信頼性が保たれる。 On the other hand, since the Ni concentration on the surface (interface) of the second plating portion 33b is higher than that on the surface (interface) of the first plating portion 33a, the adhesion between the lead frame 3 and the primer layer 26 is ensured. Therefore, it is not necessary to further heat-treat such a semiconductor device 1 in order to ensure the adhesion between the lead frame 3 and the prime layer 26 so that Ni is not further diffused in the second plating portion 33b. Therefore, in the semiconductor device 1 according to the present embodiment, the consumption of Ni in the Ni plating layer 32 is suppressed, the thickness of the Ni plating layer 32 is secured, and the reliability of the bonding between the lead frame 3 and the solder layer 21 is maintained. Is done.

図３は、本実施形態の変形例に係る半導体装置１のＡｕめっき層３３の表面のＮｉ濃度を説明する図である。図３に示すように、本変形例の半導体装置１が上述した実施形態のものと相違する点は、Ａｕめっき層３３が形成される領域である。よって、以下に相違点について説明し、上述した実施形態と同じ部材および部分に関しては、同じ符号を付してその詳細な説明は省略する。 FIG. 3 is a diagram for explaining the Ni concentration on the surface of the Au plating layer 33 of the semiconductor device 1 according to the modified example of the present embodiment. As shown in FIG. 3, the difference between the semiconductor device 1 of this modification and that of the above-described embodiment is the region where the Au plating layer 33 is formed. Therefore, the differences will be described below, and the same members and parts as those in the above-described embodiment are designated by the same reference numerals and detailed description thereof will be omitted.

図３に示すように、変形例に係るリードフレーム３では、Ａｕめっき層３３のうち、第１めっき部分３３ａの周りの領域に、第２めっき部分３３ｂが形成され、第２めっき部分３３ｂの周りには、Ｎｉめっき層３２がＡｕめっき層３３から露出している。第２めっき部分３３ｂのＮｉ濃度は、Ｎｉめっき層３２が露出した部分に進むに従って、高くなっている。 As shown in FIG. 3, in the lead frame 3 according to the modified example, the second plating portion 33b is formed in the region around the first plating portion 33a in the Au plating layer 33, and the circumference of the second plating portion 33b is formed. The Ni plating layer 32 is exposed from the Au plating layer 33. The Ni concentration of the second plating portion 33b increases as the Ni plating layer 32 progresses to the exposed portion.

なお、このような第２めっき部分３３ｂは、図２に示すＡｕめっき層３３にＮｉめっき層３２からＮｉを拡散させた後、Ｎｉめっき層３２が露出するように、Ａｕめっき層３３を除去することにより、得ることができる。この変形例では、Ｎｉめっき層３２が露出している部分では、プライマ層２６との密着性が高い。これにより、封止樹脂体５とリードフレーム３との接合性を向上することができる。なお、変形例に示すＡｕめっき層３３において、第２めっき部分３３ｂにＮｉがほとんど含有していない場合には、第２めっき部分３３ｂとプライマ層２６との接合性（密着性）が低下することがあるので、好ましくない。 In such a second plating portion 33b, Ni is diffused from the Ni plating layer 32 into the Au plating layer 33 shown in FIG. 2, and then the Au plating layer 33 is removed so that the Ni plating layer 32 is exposed. By doing so, it can be obtained. In this modification, the portion where the Ni plating layer 32 is exposed has high adhesion to the primer layer 26. Thereby, the bondability between the sealing resin body 5 and the lead frame 3 can be improved. In the Au plating layer 33 shown in the modified example, when the second plating portion 33b contains almost no Ni, the bondability (adhesion) between the second plating portion 33b and the primer layer 26 is lowered. It is not preferable because there is.

次に、図４〜９を参照して、上述した半導体装置１の製造方法を以下に説明する。
図４は、本実施形態の半導体装置の製造方法の工程を説明するフロー図である。図５（ａ）〜（ｅ）は、リードフレームの熱処理工程を説明する模式的概念図である。図６は、第１はんだ付工程を説明する模式的概念図である。図７は、ワイヤーボンディング工程を説明する模式的概念図である。図８は、第２はんだ付工程を説明する模式的概念図である。図９は、プライマ塗布工程およびプライマ乾燥工程を説明する模式的概念図である。 Next, the manufacturing method of the semiconductor device 1 described above will be described below with reference to FIGS. 4 to 9.
FIG. 4 is a flow chart illustrating a process of a method for manufacturing a semiconductor device according to the present embodiment. 5 (a) to 5 (e) are schematic conceptual diagrams for explaining the heat treatment process of the lead frame. FIG. 6 is a schematic conceptual diagram illustrating the first soldering process. FIG. 7 is a schematic conceptual diagram illustrating a wire bonding process. FIG. 8 is a schematic conceptual diagram illustrating the second soldering process. FIG. 9 is a schematic conceptual diagram illustrating a primer coating process and a primer drying process.

まず、リードフレーム３の熱処理工程（ステップＳ１）を行う前に、以下のリードフレーム３を準備する。この工程では、半導体素子４が搭載される面にＮｉめっき層３２が形成され、Ｎｉめっき層３２の表面にＡｕめっき層３３がさらに形成されたリードフレーム３を２個準備する。 First, the following lead frame 3 is prepared before the heat treatment step (step S1) of the lead frame 3 is performed. In this step, two lead frames 3 are prepared in which the Ni plating layer 32 is formed on the surface on which the semiconductor element 4 is mounted and the Au plating layer 33 is further formed on the surface of the Ni plating layer 32.

＜リードフレームの熱処理工程（ステップＳ１）＞
この工程では、Ａｕめっき層３３のうち、はんだ付を行う第１めっき部分３３ａの表面のＮｉ濃度が、プライマが塗布される第２めっき部分３３ｂの表面のＮｉ濃度よりも低くなるように、各リードフレーム３を加熱することにより、Ｎｉめっき層３２のＮｉをＡｕめっき層３３に拡散させる。 <Heat treatment step of lead frame (step S1)>
In this step, in each of the Au plating layers 33, the Ni concentration on the surface of the first plating portion 33a to be soldered is lower than the Ni concentration on the surface of the second plating portion 33b to which the primer is applied. By heating the lead frame 3, Ni of the Ni plating layer 32 is diffused into the Au plating layer 33.

なお、上述の如く、リードフレーム７が、リードフレーム３と同様に、Ｎｉめっき層３２とＡｕめっき層３３とを有する場合には、各リードフレーム７についても同様に処理を行なう。このような熱処理方法は、図５（ａ）〜（ｅ）に示すいずれかの方法、もしくはこれらを適宜組み合わせて採用することができる。 As described above, when the lead frame 7 has the Ni plating layer 32 and the Au plating layer 33 as in the lead frame 3, each lead frame 7 is also processed in the same manner. Such a heat treatment method can be adopted by any of the methods shown in FIGS. 5A to 5E, or a combination thereof as appropriate.

図５（ａ）に示す熱処理方法では、第２めっき部分３３ｂとなる部分を、リードフレーム３の厚さ方向の両側から熱源（図示せず）により加熱する。一方、第１めっき部分３３ａとなる部分を、その厚さ方向の両側から空冷または冷却する。これにより、Ｎｉめっき層３２のＮｉをＡｕめっき層３３の第２めっき部分３３ｂとなる部分に主に拡散することができ、Ａｕめっき層３３の第２めっき部分３３ｂでは、第１めっき部分３３ａよりもＮｉ濃度が高くなる。なお、この方法および後述する方法では、第１めっき部分３３ａにＮｉが僅かに拡散してもよい。 In the heat treatment method shown in FIG. 5A, the portion to be the second plating portion 33b is heated by a heat source (not shown) from both sides of the lead frame 3 in the thickness direction. On the other hand, the portion to be the first plating portion 33a is air-cooled or cooled from both sides in the thickness direction thereof. As a result, Ni of the Ni plating layer 32 can be mainly diffused to the portion of the Au plating layer 33 that becomes the second plating portion 33b, and the second plating portion 33b of the Au plating layer 33 is more than the first plating portion 33a. Also, the Ni concentration becomes high. In this method and the method described later, Ni may be slightly diffused in the first plating portion 33a.

図５（ｂ）に示す熱処理方法では、リードフレーム３の側面のみを所定の時間、熱源（図示せず）で加熱する。加熱時間は、第２めっき部分３３ｂとなる部分が、所定のＮｉ濃度になるまで、Ｎｉめっき層３２からこの部分にＮｉを拡散させる時間である。必要に応じて、図５（ａ）に示すように、第１めっき部分３３ａとなる部分を、空冷または冷却してもよい。この場合も同様に、Ｎｉめっき層３２のＮｉをＡｕめっき層３３の第２めっき部分３３ｂとなる部分に主に拡散することができ、Ａｕめっき層３３の第２めっき部分３３ｂでは、第１めっき部分３３ａよりもＮｉ濃度が高くなる。 In the heat treatment method shown in FIG. 5B, only the side surface of the lead frame 3 is heated with a heat source (not shown) for a predetermined time. The heating time is the time for diffusing Ni from the Ni plating layer 32 into this portion until the portion to be the second plating portion 33b has a predetermined Ni concentration. If necessary, as shown in FIG. 5A, the portion to be the first plating portion 33a may be air-cooled or cooled. In this case as well, Ni of the Ni plating layer 32 can be mainly diffused to the portion of the Au plating layer 33 that becomes the second plating portion 33b, and the second plating portion 33b of the Au plating layer 33 is the first plating. The Ni concentration is higher than that of the portion 33a.

図５（ｃ）に示す熱処理方法では、第２めっき部分３３ｂとなる部分を、リードフレーム３の厚さ方向の両側から加熱された加熱治具５１で挟み込む。これにより、第２めっき部分３３ｂとなる部分を局所的に加熱することができるため、Ｎｉめっき層３２のＮｉをＡｕめっき層３３の第２めっき部分３３ｂとなる部分に拡散することができる。この場合も同様に、Ｎｉめっき層３２のＮｉをＡｕめっき層３３の第２めっき部分３３ｂとなる部分に主に拡散することができ、Ａｕめっき層３３の第２めっき部分３３ｂでは、第１めっき部分３３ａよりもＮｉ濃度が高くなる。 In the heat treatment method shown in FIG. 5C, the portion to be the second plating portion 33b is sandwiched between heating jigs 51 heated from both sides in the thickness direction of the lead frame 3. As a result, the portion to be the second plating portion 33b can be locally heated, so that Ni in the Ni plating layer 32 can be diffused to the portion to be the second plating portion 33b in the Au plating layer 33. In this case as well, Ni of the Ni plating layer 32 can be mainly diffused to the portion of the Au plating layer 33 that becomes the second plating portion 33b, and the second plating portion 33b of the Au plating layer 33 is the first plating. The Ni concentration is higher than that of the portion 33a.

図５（ｄ）に示す熱処理方法では、熱源（図示せず）を有した搬送装置５２上にリードフレーム３を配置し、搬送速度を変更しながら、リードフレーム３が加熱される時間を調整する。具体的には、第２めっき部分３３ｂとなる部分が加熱される時間が、第１めっき部分３３ａとなる部分が加熱される時間よりも長くなるように、リードフレーム３の搬送時間を変更する。これにより、第２めっき部分３３ｂとなる部分は、第１めっき部分３３ａとなる部分に比べて、高い温度になるため、第２めっき部分３３ｂには、第１めっき部分３３ａよりもＮｉがより多く拡散される。結果として、Ａｕめっき層３３の第２めっき部分３３ｂは、第１めっき部分３３ａよりもＮｉ濃度が高くなる。 In the heat treatment method shown in FIG. 5D, the lead frame 3 is arranged on the transfer device 52 having a heat source (not shown), and the time for heating the lead frame 3 is adjusted while changing the transfer speed. .. Specifically, the transport time of the lead frame 3 is changed so that the time for heating the portion to be the second plating portion 33b is longer than the time for heating the portion to be the first plating portion 33a. As a result, the temperature of the portion that becomes the second plating portion 33b becomes higher than that of the portion that becomes the first plating portion 33a, so that the second plating portion 33b contains more Ni than the first plating portion 33a. It is diffused. As a result, the second plating portion 33b of the Au plating layer 33 has a higher Ni concentration than the first plating portion 33a.

図５（ｅ）に示す熱処理方法は、第２めっき部分３３ｂとなる部分のＡｕめっき層３３の厚みを第１めっき部分３３ａとなる部分の厚みより小さくする。例えば、第２めっき部分３３ｂのＡｕめっき層３３の厚みを０．０１μｍとし、一方、第１めっき部分３３ａのＡｕめっき層３３の厚みを０．０５μｍとする。このようなリードフレーム３を加熱して、Ｎｉめっき層３２のＮｉをＡｕめっき層３３に拡散させると、第２めっき部分３３ｂは、第１めっき部分３３ａより厚みが薄いため、第１めっき部分３３ａよりもＮｉ濃度が高くなる。 In the heat treatment method shown in FIG. 5 (e), the thickness of the Au plating layer 33 of the portion to be the second plating portion 33b is made smaller than the thickness of the portion to be the first plating portion 33a. For example, the thickness of the Au plating layer 33 of the second plating portion 33b is 0.01 μm, while the thickness of the Au plating layer 33 of the first plating portion 33a is 0.05 μm. When such a lead frame 3 is heated to diffuse Ni of the Ni plating layer 32 into the Au plating layer 33, the second plating portion 33b is thinner than the first plating portion 33a, so that the first plating portion 33a The Ni concentration is higher than that.

＜第１はんだ付工程（ステップＳ２）＞
次いで、この工程では、第１めっき部分３３ａに、はんだ付により半導体素子４を接合する。これにより、リードフレーム３が、はんだ層２１を介して半導体素子４に接合される。さらに、半導体素子４の上に、はんだ付によりターミナル６を接合する。この結果、半導体素子４が、はんだ層２２を介してターミナル６に接合される。 <First soldering process (step S2)>
Next, in this step, the semiconductor element 4 is bonded to the first plating portion 33a by soldering. As a result, the lead frame 3 is bonded to the semiconductor element 4 via the solder layer 21. Further, the terminal 6 is joined onto the semiconductor element 4 by soldering. As a result, the semiconductor element 4 is joined to the terminal 6 via the solder layer 22.

ここで、Ａｕめっき層３３のうち第１めっき部分３３ａの表面のＮｉ濃度は、第２めっき部分３３ｂのものに比べて低いので、その表面には、Ｎｉ酸化物が少なく、第１めっき部分３３ａとはんだ層２１とのはんだ濡れ性が、第２めっき部分３３ｂの部分に比べて、高い。これにより、リードフレーム３に対するはんだ付の信頼性を高めることができる。 Here, since the Ni concentration on the surface of the first plating portion 33a of the Au plating layer 33 is lower than that of the second plating portion 33b, there is less Ni oxide on the surface, and the first plating portion 33a The solder wettability between the solder layer 21 and the solder layer 21 is higher than that of the second plating portion 33b. As a result, the reliability of soldering to the lead frame 3 can be improved.

＜ワイヤーボンディング工程（ステップＳ３）＞
次いで、この工程では、図７に示すように、２つの半導体素子４のうち、一方の半導体素子４と端子９とをワイヤ８を介して超音波を利用して接合する。 <Wire bonding process (step S3)>
Next, in this step, as shown in FIG. 7, one of the two semiconductor elements 4 and the terminal 9 are joined via the wire 8 by using ultrasonic waves.

＜第２はんだ付工程（ステップＳ４）＞
次いで、この工程では、図８に示すように、ターミナル６をリードフレーム７にはんだ付により接合する。これにより、ターミナル６は、はんだ層２３を介してリードフレーム７に接合される。このようにして、リードフレーム３とリードフレーム７との間に半導体素子４を備えた、２つの接合体１１を得ることができる。 <Second soldering process (step S4)>
Next, in this step, as shown in FIG. 8, the terminal 6 is soldered to the lead frame 7. As a result, the terminal 6 is joined to the lead frame 7 via the solder layer 23. In this way, it is possible to obtain two junctions 11 having a semiconductor element 4 between the lead frame 3 and the lead frame 7.

＜プライマ塗布工程（ステップＳ５）＞
次いで、この工程では、図９に示すように、各接合体１１の表面に、具体的には、各リードフレーム３、各半導体素子４、各ターミナル６、各リードフレーム７、および各はんだ層２１〜２３等の表面に、乾燥後、プライマ層２６となる溶液状のプライマを塗布する。この塗布は、例えば、スピンコートにより行うことができる。 <Primer application step (step S5)>
Next, in this step, as shown in FIG. 9, on the surface of each joint 11, specifically, each lead frame 3, each semiconductor element 4, each terminal 6, each lead frame 7, and each solder layer 21. After drying, a solution-like primer to be a primer layer 26 is applied to the surface of ~ 23 or the like. This coating can be performed, for example, by spin coating.

＜プライマ乾燥工程（ステップＳ６）＞
この工程では、塗布したプライマを乾燥させ、第２めっき部分３３ｂの表面および半導体素子４の表面等に、プライマ層２６を形成する。Ａｕめっき層３３のうち、第２めっき部分３３ｂでは、第１めっき部分３３ａに比べて、Ｎｉ濃度が高いため、第２めっき部分３３ｂとプライマ層２６との密着性が向上する。 <Primer drying step (step S6)>
In this step, the applied primer is dried to form a primer layer 26 on the surface of the second plating portion 33b, the surface of the semiconductor element 4, and the like. Of the Au plating layer 33, the second plating portion 33b has a higher Ni concentration than the first plating portion 33a, so that the adhesion between the second plating portion 33b and the primer layer 26 is improved.

＜モールド成形工程（ステップＳ７）＞
ついで、この工程では、図１に示すように、プライマ層２６を介して、リードフレーム３と半導体素子４とを覆うように封止樹脂体５を成形する。具体的には、各接合体１１のプライマ層２６の表面等を覆うように、エポキシ樹脂など封止樹脂をポッティングし、これを硬化させる。これにより、プライマ層２６を介して、各リードフレーム３、各半導体素子４、各ターミナル６、各リードフレーム７、各はんだ層２１〜２３を覆うように封止樹脂体５が成形される。なお、ステップＳ７で成形された封止樹脂体５を形成する封止樹脂の物性を調整するため、全体を加熱してもよい。 <Molding process (step S7)>
Then, in this step, as shown in FIG. 1, the sealing resin body 5 is formed so as to cover the lead frame 3 and the semiconductor element 4 via the primer layer 26. Specifically, a sealing resin such as an epoxy resin is potted so as to cover the surface of the primer layer 26 of each bonded body 11, and the sealing resin is cured. As a result, the sealing resin body 5 is formed so as to cover each lead frame 3, each semiconductor element 4, each terminal 6, each lead frame 7, and each solder layer 21 to 23 via the primer layer 26. In addition, in order to adjust the physical properties of the sealing resin forming the sealing resin body 5 formed in step S7, the whole may be heated.

＜加工工程（ステップＳ８）＞
最後に、上記工程で得られた半導体装置１に対して、切削などの外装処理を施し、所定の形状にする。これにより、本実施形態の半導体装置１を取得することができる。 <Processing process (step S8)>
Finally, the semiconductor device 1 obtained in the above step is subjected to exterior treatment such as cutting to obtain a predetermined shape. As a result, the semiconductor device 1 of the present embodiment can be acquired.

本実施形態の製造方法によれば、上述するように、Ａｕめっき層３３のうち、はんだ付を行う第１めっき部分３３ａの表面のＮｉ濃度が、プライマが塗布される第２めっき部分３３ｂの表面のＮｉ濃度よりも低くなるように、リードフレーム３を加熱した。これにより、第１めっき部分３３ａでは、Ｎｉ酸化物の生成を抑制ことができるため、はんだ付時のはんだの濡れ性を確保することができ、得られた半導体装置１のリードフレーム３とはんだ層２１との接合性も確保することができる。一方、第２めっき部分３３ｂは、第１めっき部分３３ａよりもＮｉ濃度が高いので、プライマ層２６とリードフレーム３との密着性が確保される。 According to the manufacturing method of the present embodiment, as described above, the Ni concentration on the surface of the first plating portion 33a to be soldered in the Au plating layer 33 is the surface of the second plating portion 33b to which the primer is applied. The lead frame 3 was heated so as to be lower than the Ni concentration of. As a result, the formation of Ni oxide can be suppressed in the first plating portion 33a, so that the wettability of the solder at the time of soldering can be ensured, and the lead frame 3 and the solder layer of the obtained semiconductor device 1 can be secured. Bondability with 21 can also be ensured. On the other hand, since the second plating portion 33b has a higher Ni concentration than the first plating portion 33a, the adhesion between the primer layer 26 and the lead frame 3 is ensured.

なお、従来では、熱処理前にはんだ付を行うことにより、Ｎｉ酸化物の生成を防止し、はんだ付後に、プライマ層の密着性を向上させるため、はんだ付後にＮｉを拡散させる熱処理を、例えば、２１０℃の温度にて０．５時間の条件で行うことがある。それに対して、本実施形態では、はんだ付前に、プライマ層の密着性を向上させるためのＮｉを拡散させる熱処理を完了しているため（上述のステップＳ１参照）、はんだ付後にこの熱処理を行う必要がない。そのため、本実施形態では、この熱処理によるＮｉめっき層３２のＮｉが拡散によりはんだ内で消費されることがないため、Ｎｉめっき層３２の厚さを確保することができ、リードフレーム３と、はんだ層２１のはんだ信頼性が向上する。 Conventionally, in order to prevent the formation of Ni oxide by soldering before the heat treatment and improve the adhesion of the primer layer after the soldering, for example, a heat treatment for diffusing Ni after the soldering is performed. It may be performed at a temperature of 210 ° C. for 0.5 hours. On the other hand, in the present embodiment, since the heat treatment for diffusing Ni for improving the adhesion of the primer layer is completed before soldering (see step S1 described above), this heat treatment is performed after soldering. No need. Therefore, in the present embodiment, the Ni of the Ni plating layer 32 due to this heat treatment is not consumed in the solder due to diffusion, so that the thickness of the Ni plating layer 32 can be secured, and the lead frame 3 and the solder The solder reliability of the layer 21 is improved.

ここで、発明者らは、リードフレーム３の熱処理により、第２めっき部分３３ｂの表面の端部のＮｉ濃度が１５ａｔ％となり、第２めっき部分３３ｂの表面と第１めっき部分３３ａの表面との境界のＮｉ濃度が９ａｔ％となり、第１めっき部分３３ａの表面にはＮｉがほとんど拡散していないものを準備した。その後、一連の工程により、半導体装置１を製造した。得られた半導体装置１の第２めっき部分３３ｂにおけるプライマ層２６との密着強度が十分確保されていることがわかった。このことから、第２めっき部分３３ｂの表面のＮｉの濃度を９ａｔ％以上にしておくと、プライマ層２６との密着強度を十分確保ことができると考えられる。 Here, the inventors have determined that the Ni concentration at the end of the surface of the second plating portion 33b becomes 15 at% by the heat treatment of the lead frame 3, and the surface of the second plating portion 33b and the surface of the first plating portion 33a are combined. A Ni concentration at the boundary was 9 at%, and Ni was hardly diffused on the surface of the first plating portion 33a. Then, the semiconductor device 1 was manufactured by a series of steps. It was found that the adhesion strength of the second plated portion 33b of the obtained semiconductor device 1 with the primer layer 26 was sufficiently secured. From this, it is considered that if the concentration of Ni on the surface of the second plating portion 33b is set to 9 at% or more, the adhesion strength with the primer layer 26 can be sufficiently secured.

以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。 Although one embodiment of the present invention has been described in detail above, the present invention is not limited to the above-described embodiment, and various types are described within the scope of the claims as long as the spirit of the present invention is not deviated. It is possible to make design changes.

１：半導体装置、３：リードフレーム、４：半導体素子、５：封止樹脂体、２１：はんだ層、２６：プライマ層、３２：Ｎｉめっき層、３３：Ａｕめっき層、３３ａ：第１めっき部分、３３ｂ：第２めっき部分 1: Semiconductor device, 3: Lead frame, 4: Semiconductor element, 5: Encapsulating resin body, 21: Solder layer, 26: Primer layer, 32: Ni plating layer, 33: Au plating layer, 33a: First plating part , 33b: 2nd plating part

Claims (1)

リードフレームと、前記リードフレームにはんだ層を介して接合された半導体素子と、前記リードフレームと前記半導体素子とを覆う封止樹脂体と、を備えた半導体装置であって、
前記リードフレームは、表面にＮｉめっき層が形成され、前記Ｎｉめっき層の表面にＡｕめっき層が形成されたものであり、
前記半導体素子は、前記はんだ層を介して、前記リードフレームの前記Ａｕめっき層のうち、第１めっき部分に接合されており、
前記封止樹脂体は、プライマ層を介して、前記半導体素子に接合された状態の前記リードフレームの前記Ａｕめっき層のうち、第２めっき部分に接合されており、
前記はんだ層に隣接する前記第１めっき部分の表面のＮｉ濃度は、前記プライマ層に隣接する前記第２めっき部分の表面のＮｉ濃度よりも、低いことを特徴とする半導体装置。 A semiconductor device including a lead frame, a semiconductor element bonded to the lead frame via a solder layer, and a sealing resin body covering the lead frame and the semiconductor element.
The lead frame has a Ni plating layer formed on its surface and an Au plating layer formed on the surface of the Ni plating layer.
The semiconductor element is bonded to the first plating portion of the Au plating layer of the lead frame via the solder layer.
The sealing resin body is bonded to the second plating portion of the Au plating layer of the lead frame in a state of being bonded to the semiconductor element via a primer layer.
A semiconductor device characterized in that the Ni concentration on the surface of the first plating portion adjacent to the solder layer is lower than the Ni concentration on the surface of the second plating portion adjacent to the primer layer.
JP2017194999A 2017-10-05 2017-10-05 Semiconductor device Active JP6874628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017194999A JP6874628B2 (en) 2017-10-05 2017-10-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017194999A JP6874628B2 (en) 2017-10-05 2017-10-05 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2019068014A JP2019068014A (en) 2019-04-25
JP6874628B2 true JP6874628B2 (en) 2021-05-19

Family

ID=66337909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017194999A Active JP6874628B2 (en) 2017-10-05 2017-10-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6874628B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093559A (en) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd Lead frame and its manufacturing method
JP6116857B2 (en) * 2012-10-25 2017-04-19 日産自動車株式会社 Au-based solder die attachment semiconductor device and manufacturing method thereof
JP2016122719A (en) * 2014-12-25 2016-07-07 トヨタ自動車株式会社 Method for manufacturing semiconductor module

Also Published As

Publication number Publication date
JP2019068014A (en) 2019-04-25

Similar Documents

Publication Publication Date Title
TWI489602B (en) Semiconductor structure and semiconductor packaging system
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
JP6479036B2 (en) Semiconductor device and method of manufacturing the same
JPH04162756A (en) Semiconductor module
US10658324B2 (en) Semiconductor device
JP2006013080A (en) Semiconductor module and manufacturing method thereof
JP6874645B2 (en) Manufacturing method of semiconductor devices
US10141199B2 (en) Selecting a substrate to be soldered to a carrier
JP4148123B2 (en) Radiator and power module
JP6874628B2 (en) Semiconductor device
JP2016122719A (en) Method for manufacturing semiconductor module
US9496228B2 (en) Integrated circuit and method of manufacturing an integrated circuit
JP2014143342A (en) Semiconductor module and manufacturing method of the same
JP2001068486A (en) Semiconductor device and manufacture thereof
JP2007200982A (en) Semiconductor device, and method for manufacturing same
JP6981192B2 (en) Manufacturing method of semiconductor device
JP6299578B2 (en) Semiconductor device
JP6926970B2 (en) Manufacturing method of semiconductor devices
WO2016031381A1 (en) Semiconductor device
JP6848493B2 (en) Semiconductor module and its manufacturing method
JP6922674B2 (en) Semiconductor device
JP7020328B2 (en) Manufacturing method of semiconductor device
JP2015037151A (en) Semiconductor device
JP7124637B2 (en) semiconductor equipment
JPH03218031A (en) Semiconductor integrated circuit device and preform bonding material used in the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R151 Written notification of patent or utility model registration

Ref document number: 6874628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151