JP6922674B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6922674B2 JP6922674B2 JP2017216534A JP2017216534A JP6922674B2 JP 6922674 B2 JP6922674 B2 JP 6922674B2 JP 2017216534 A JP2017216534 A JP 2017216534A JP 2017216534 A JP2017216534 A JP 2017216534A JP 6922674 B2 JP6922674 B2 JP 6922674B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- sealing resin
- resin body
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、リードフレームと、リードフレームに接合部を介して接合された半導体素子と、リードフレームと半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置に関する。 The present invention relates to a semiconductor device including at least a lead frame, a semiconductor element bonded to the lead frame via a bonding portion, and a sealing resin body covering the lead frame and the semiconductor element.
この種の技術としては、たとえば、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子とリードフレームとを接合部を介して接合した接合体を、封止樹脂体で封止した半導体装置が知られている。この半導体装置では、熱伝導性の改善など所望の物性を得るために、封止樹脂体にフィラーを含ませることがある。 As this kind of technology, for example, a semiconductor device in which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) and a lead frame are bonded via a bonding portion is sealed with a sealing resin body is known. There is. In this semiconductor device, a filler may be contained in the sealing resin body in order to obtain desired physical properties such as improvement of thermal conductivity.
このような半導体装置として、特許文献1には、フィラーを含ませた封止樹脂体で、リードフレームと、リードフレームに接合部を介して接合された半導体素子と、を覆っている半導体装置が開示されている。この半導体装置では、封止樹脂体の線膨張係数を半導体素子、リードフレーム、および接合部の線膨張係数に近づけることで、これらの線膨張係数の差から発生する、封止樹脂体とこれらの部材との応力を低減することができる。 As such a semiconductor device, Patent Document 1 describes a semiconductor device in which a lead frame and a semiconductor element bonded to the lead frame via a joint portion are covered with a sealing resin body containing a filler. It is disclosed. In this semiconductor device, the coefficient of linear expansion of the encapsulating resin body is brought close to the coefficient of linear expansion of the semiconductor element, the lead frame, and the joint, so that the encapsulating resin body and these are generated from the difference between these linear expansion coefficients. The stress with the member can be reduced.
しかしながら、特許文献1に記載の半導体装置では、例えば、繰り返される半導体素子の温度変化に起因して半導体素子とリードフレームとの接合部の一部が封止樹脂体から剥離する場合がある。この場合、接合部と封止樹脂体とが密着していない状態では、接合部の線膨張係数は、半導体素子の線膨張係数より大きいため、半導体素子の高温時に、半導体素子と接合部との間に熱応力が発生する。この結果、接合部には、ひずみが発生し、接合部に割れが入る可能性がある。 However, in the semiconductor device described in Patent Document 1, for example, a part of the joint portion between the semiconductor element and the lead frame may be peeled off from the sealing resin body due to repeated temperature changes of the semiconductor element. In this case, when the joint portion and the sealing resin body are not in close contact with each other, the coefficient of linear expansion of the joint portion is larger than the coefficient of linear expansion of the semiconductor element. Thermal stress is generated between them. As a result, strain is generated in the joint, and the joint may be cracked.
本発明は上記点に鑑みてなされたものであり、本発明では、熱応力により発生する接合部のひずみを低減することができる半導体装置を提供する。 The present invention has been made in view of the above points, and the present invention provides a semiconductor device capable of reducing strain at a joint generated by thermal stress.
上記課題を解決するために、発明者が、鋭意検討を重ねた結果、半導体素子が高温になった際に、接合部周辺の封止樹脂体を膨張させて、封止樹脂体で接合部の側面を圧縮することにより、接合部と封止樹脂体との密着度合いによらず接合部を拘束して接合部のひずみを低減することができると考えた。 As a result of diligent studies by the inventor in order to solve the above problems, when the temperature of the semiconductor element becomes high, the sealing resin body around the joint is expanded, and the sealing resin body is used to form the joint. It was considered that by compressing the side surface, the joint portion can be restrained and the strain of the joint portion can be reduced regardless of the degree of adhesion between the joint portion and the sealing resin body.
本発明は、このような考えに基づいてなされたものであり、本発明の半導体装置は、リードフレームと、前記リードフレームに接合部を介して接合された半導体素子と、前記リードフレームと前記半導体素子とを覆う封止樹脂体と、を備えたものである。前記リードフレームには、凹部が設けられ、前記凹部の底面上には、前記接合部が配置され、前記封止樹脂体は、高分子樹脂およびフィラーを含み、かつ、前記接合部の側面を覆うように前記凹部に充填されている充填部分を形成しており、少なくとも前記充填部分には、前記充填部分の線膨張係数が前記リードフレームの線膨張係数より大きくなるように、前記フィラーが含まれていることを特徴とする。 The present invention has been made based on such an idea, and the semiconductor device of the present invention includes a lead frame, a semiconductor element bonded to the lead frame via a junction, the lead frame and the semiconductor. It is provided with a sealing resin body that covers the element. The lead frame is provided with a recess, the joint is arranged on the bottom surface of the recess, and the sealing resin body contains a polymer resin and a filler and covers the side surface of the joint. As described above, the filling portion filled in the recess is formed, and at least the filling portion contains the filler so that the linear expansion coefficient of the filling portion is larger than the linear expansion coefficient of the lead frame. It is characterized by being.
本発明によれば、接合部は、リードフレームの凹部の底面上に配置されている。接合部の側面は、高分子樹脂およびフィラーを含む封止樹脂体の充填部分により覆われている。充填部分には、充填部分の線膨張係数がリードフレームの線膨張係数より大きくなるように、フィラーが含まれている。これにより、半導体素子の高温時に、その熱が周辺の封止樹脂体に伝導した場合、凹部内で充填部分が膨張しようとするため、接合部の側面は充填部分により圧縮される。この結果、接合部が充填部分により拘束され、接合部のひずみを抑制することができる。凹部の開口部から底面までの深さは、接合部の厚み以上であることが望ましい。 According to the present invention, the joint is arranged on the bottom surface of the recess of the lead frame. The side surface of the joint is covered with a filled portion of a sealing resin body containing a polymer resin and a filler. The filling portion contains a filler so that the linear expansion coefficient of the filling portion is larger than the linear expansion coefficient of the lead frame. As a result, when the heat of the semiconductor element is conducted to the surrounding sealing resin body at a high temperature, the filled portion tends to expand in the recess, so that the side surface of the joint portion is compressed by the filled portion. As a result, the joint portion is restrained by the filled portion, and the strain of the joint portion can be suppressed. It is desirable that the depth from the opening of the recess to the bottom surface is equal to or greater than the thickness of the joint.
ここで、本明細書において「リードフレーム」とは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板等の基板、純Alからなる基板とAlN(窒化アルミニウム)からなる基板を積層してなるDBA(絶縁基板)、ヒートシンクなども包含されるものである。 Here, the term "lead frame" as used herein means, in addition to a literal lead frame, a die pad, a circuit board, a stress relaxation substrate, or a substrate, a substrate made of pure Al, and a substrate made of AlN (aluminum nitride) are laminated. DBA (insulated substrate), heat sink, etc. are also included.
以下に、図1〜4を参照して、本発明の2つの実施形態とこれらの変形例について説明する。 Hereinafter, two embodiments of the present invention and examples of modifications thereof will be described with reference to FIGS. 1 to 4.
<第1実施形態>
図1(a)は、第1実施形態に係る半導体装置1の模式的断面図であり、図1(b)は、図1(a)の半導体装置1に係る半導体素子4とリードフレーム3とを接合する接合部21近傍の模式的な拡大断面図である。
<First Embodiment>
1 (a) is a schematic cross-sectional view of the semiconductor device 1 according to the first embodiment, and FIG. 1 (b) shows the
本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。図1(a)に示す形態では、半導体装置1は、半導体素子4のコレクタ側に配置された1つのリードフレーム3とエミッタ側に配置された1つのリードフレーム7との間に、半導体素子4を備えた積層部11が2つ並列に配置されている。2つの積層部11は同じ構造を有しているため、以下に、1つの積層部11とリードフレーム3、7とを参照して、本実施形態の半導体装置1の部材について説明をする。
The semiconductor device 1 according to the present embodiment is used as a double-sided cooling type semiconductor device. In the embodiment shown in FIG. 1A, in the semiconductor device 1, the
本実施形態の半導体装置1は、リードフレーム3と、リードフレーム3に接合部21を介して接合された半導体素子4と、リードフレーム3および半導体素子4を覆う封止樹脂体5と、を少なくとも備えている。
The semiconductor device 1 of the present embodiment includes at least a
さらに、本実施形態の半導体装置1では、スペーサーとなるブロック6およびリードフレーム7を備えている。半導体素子4には、ブロック6と、リードフレーム7とが順に配置されており、半導体素子4とブロック6とは、接合部22を介して接合され、ブロック6とリードフレーム7とは、接合部23を介して接合されている。封止樹脂体5は、封止樹脂体5との密着性を高めるプライマ層(不図示)を介して、積層部11(半導体素子4、ブロック6、および接合部21〜23)の表面およびリードフレーム3,7の対向する表面を覆っている。
Further, the semiconductor device 1 of the present embodiment includes a
リードフレーム3,7は、Alやその合金、Cuやその合金などからなってもよいが、これらを基材として、リードフレーム3,7の表面に、Niめっき層が形成され、Niめっき層の表面にAuめっき層が形成されていてもよい。
The
半導体素子4としては、Si素子が挙げることができる。接合部21は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn−Ag系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Zn系はんだ、Sn−Sb系はんだなどを挙げることができる。同様に、接合部22,23は、接合部21と同様の材料を使用してよい。なお、ブロック6は、半導体装置1の高さを調整するものであり、材料としては、例えば、Cuなどを挙げることができる。
Examples of the
封止樹脂体5は、高分子樹脂およびフィラーを含む。高分子樹脂は封止樹脂体5の基材となるものであり、高分子樹脂として、エポキシ系熱硬化性樹脂を用いることができる。フィラーは、封止樹脂体5に所望の物性を付与するものであり、フィラーとして、シリカ、アルミナ、および酸化マグネシウムなどの破砕状または球状のフィラーの少なくとも1種類以上を用いることができる。
The sealing
なお、プライマ層(不図示)の材料としては、たとえば、ポリアミド樹脂、ポリアミドイミド樹脂、およびウレタン樹脂などを挙げることができる。 Examples of the material of the primer layer (not shown) include a polyamide resin, a polyamide-imide resin, and a urethane resin.
本実施形態では、従来とは異なり、図1(b)に示すように、リードフレーム3には、凹部31が設けられている。凹部31は、底面31aと、開口部31bと、側面31cとで形成される空間である。凹部31の底面31a上には、接合部21が配置され、凹部31の開口部31bから底面31aまでの深さDは、接合部21の厚みH以上である。これにより、凹部31は、凹部31の側面31cで接合部21の側面21aを囲むようにして、接合部21を凹部31に収めることができる。
In the present embodiment, unlike the conventional case, the
また、封止樹脂体5は、接合部21の側面21aを覆うように凹部31に充填されている充填部分51を形成している。さらに、少なくとも充填部分51には、充填部分51の線膨張係数がリードフレーム3の線膨張係数より大きくなるように、フィラーが含まれている。これにより、半導体素子4が高温に発熱した場合、充填部分51の熱膨張量が、リードフレーム3のものより大きくなる。
Further, the sealing
ここで、本明細書では、充填部分51の線膨張係数とは、高分子樹脂とフィラーとを含む充填部分51の見かけの線膨張係数をいう。また、リードフレーム3の線膨張係数とは、リードフレーム3を構成する基材の線膨張係数をいう。
Here, in the present specification, the linear expansion coefficient of the filled
例えば、リードフレーム3が銅(線膨張係数16〜18ppm/K)で構成されている場合、充填部分51の線膨張係数は、線膨張係数28〜37ppm/Kの範囲にあることが好ましい。このような充填部分51の線膨張係数の範囲は、封止樹脂体5に添加するフィラーの種類および含有量を調整することにより、決定することができる。なお、本実施形態では、後述する第2実施形態とは異なり、充填部分51を含む封止樹脂体5に含まれるフィラーの種類および含有量は同じである。
For example, when the
ここで、図5(a)および(b)を参照して、従来の半導体装置1について説明する。図5(a)は、従来の半導体装置1の模式的断面図であり、図5(b)は、剥離部8が形成された(a)の半導体装置1に係る半導体素子4とリードフレーム3とを接合する接合部21近傍の模式的な拡大断面図である。なお、本実施形態と同じ部材および部分に関しては、同じ符号を付してその詳細な説明は省略する。
Here, the conventional semiconductor device 1 will be described with reference to FIGS. 5A and 5B. FIG. 5A is a schematic cross-sectional view of the conventional semiconductor device 1, and FIG. 5B shows the
従来では、図5(a)に示すように、半導体装置1は、本実施形態とは異なり、平板状のリードフレーム3に接合部21が配置されている。また、半導体素子4、リードフレーム3、および、接合部21と、封止樹脂体5との応力を低減するように、封止樹脂体5は、封止樹脂体5の線膨張係数が、半導体素子4、リードフレーム3、および接合部21の線膨張係数に近づくようにフィラーを含んでいる。なお、半導体素子4の線膨張係数は、リードフレーム3よりも小さいため、封止樹脂体5の線膨張係数を、これらの部材の線膨張係数に近づけた場合、フィラーを含む封止樹脂体5の線膨張係数は、リードフレーム3の線膨張係数よりも、小さくなる傾向なる。
Conventionally, as shown in FIG. 5A, in the semiconductor device 1, unlike the present embodiment, the
このような従来の半導体装置1では、例えば、半導体素子4の繰り返される温度変化により、図5(b)に示すように、接合部21の一部が封止樹脂体5から剥離した剥離部8が形成される場合がある。一般的に、半導体素子4の線膨張係数(数ppm/K)より接合部21の線膨張係数(20ppm/K以上)のほうが大きい。そのため、剥離部8が形成した状態など、封止樹脂体5と接合部21とが良好に密着していない状態では、半導体素子4が発熱により高温になると、接合部21が半導体素子4に対して膨張しようとする。この結果、接合部21のひずみが大きくなり、半導体装置1の信頼性が低下する。
In such a conventional semiconductor device 1, for example, due to repeated temperature changes of the
一方、図1(b)に示すように、本実施形態によれば、凹部31内に収まるように配置された接合部21の側面21aが、封止樹脂体5のうち凹部31内に充填された充填部分51により覆われている。充填部分51には、充填部分51の線膨張係数がリードフレーム3の線膨張係数より大きくなるように、フィラーが含まれている。
On the other hand, as shown in FIG. 1B, according to the present embodiment, the
これにより、半導体素子4の高温時に、その発熱した熱が周辺の封止樹脂体5に伝導すると、凹部31の容積よりも充填部分51が大きく膨張しようとするため、接合部21の側面21aには圧縮応力が加わる(図1(b)矢印Pを参照)。この結果、封止樹脂体5と接合部21とが良好な密着性を確保することができない場合であっても、半導体素子4の発熱時に、接合部21は充填部分51により拘束されるため、接合部21のひずみを抑制することができる。
As a result, when the heat generated by the
次に、本実施形態の半導体装置1の製造方法の概略を以下に説明する。
まず、凹部31の形成工程を行う。この工程では、リードフレーム3を準備し、リードフレーム3の半導体素子4を搭載する面に、所定の大きさの開口部31bを有し、かつリードフレーム3の厚さ方向に深さDを有するように、凹部31を2個並列して形成する。このような凹部31,31は、機械加工で形成することができる。
Next, the outline of the manufacturing method of the semiconductor device 1 of the present embodiment will be described below.
First, the step of forming the
上述した形成工程の次に、接合工程を行う。この工程では、凹部31,31の底面31a,31a上に接合部21,21を介して半導体素子4,4を接合する。この接合では、各半導体素子4が各凹部31内に収まるように、各接合部21の厚みHを各凹部31の深さD以下にする。次いで、半導体素子4,4の上に接合部22,22を介してブロック6,6を搭載した後、ブロック6,6の上に1つのリードフレーム7を、接合部23,23を介して接合する。これにより、リードフレーム3とリードフレーム7との間に二つの積層部11が形成される。
Following the forming step described above, a joining step is performed. In this step, the
このような接合工程の後に、プライマ層(不図示)を形成する工程を行う。この工程では、リードフレーム3,7、各接合部21〜23、各半導体素子4、各ブロック6の表面に、例えばスピンコートにより溶液状のプライマを塗布して、乾燥させて、プライマ層を形成する。
After such a joining step, a step of forming a prime layer (not shown) is performed. In this step, a solution-like primer is applied to the surfaces of the lead frames 3 and 7, the
次に、封止工程を行う。この工程では、リードフレーム3と半導体素子4とを覆うように封止樹脂体5を成形する。具体的には、封止樹脂体5の線膨張係数がリードフレーム3の線膨張係数より大きくなるように、エポキシ樹脂など高分子樹脂およびフィラーを含む組成物を予め調製しておく。次いで、プライマ層(不図示)を介して、リードフレーム3,7、各接合部21〜23、各半導体素子4、各ブロック6の表面を覆うように、調製した組成物をポッティングし、これを硬化させる。
Next, a sealing step is performed. In this step, the sealing
これにより、プライマ層(不図示)を介して、リードフレーム3,7、各接合部21〜23、各半導体素子4、各ブロック6の表面を覆うように封止樹脂体5が成形される。ここで、本実施形態では、接合部21が凹部31内に配置されているため、接合部21の側面21aを覆うように凹部31の側面31cと接合部21の側面21aとの間に充填された封止樹脂体5の充填部分51が成形される。
As a result, the sealing
最後に、外装処理工程を行う。この工程では、封止樹脂体5が成形された半導体装置1に対して、切削などの外装処理を施し、所定の形状にする。これにより、図1(a)および(b)に示す本実施形態の半導体装置1を取得することができる。
Finally, an exterior treatment step is performed. In this step, the semiconductor device 1 on which the sealing
<第1実施形態の変形例>
図2は、第1実施形態の変形例に係る半導体素子4とリードフレーム3とを接合する接合部21近傍の模式的な拡大断面図である。図2に示すように、本変形例では、半導体装置1のリードフレーム3の構造が上述した実施形態のものとは異なる。よって、以下に相違点について主に説明し、上述した実施形態と同じ部材および部分に関しては、同じ符号を付してその詳細な説明は省略する。
<Modified example of the first embodiment>
FIG. 2 is a schematic enlarged cross-sectional view of the vicinity of the
本変形例では、リードフレーム3は、リードフレーム本体33とリードフレーム本体33上に接合部21の側面21aを囲むように配置された枠部32とで構成されている。ここでは、凹部31は、リードフレーム本体33の上面と枠部32の内側壁面とで形成され、枠部32の高さが凹部31の開口部31bから底面31aまでの深さDに相当する。
In this modification, the
本変形例の半導体装置1の製造方法では、上述した製造方法の凹部31を形成する工程において、リードフレーム本体33上の所定の位置に枠部32を二個並列して凹部31を形成する。このような枠部32,32は、機械加工で形成することができる。この点以外は上述した製造方法と同様にして本変形例の半導体装置1を製造することができる。
In the manufacturing method of the semiconductor device 1 of this modification, in the step of forming the
このように、構成された半導体装置1であっても、上述した第1実施形態に係る半導体装置1と同様の効果を奏することは勿論のことである。 It goes without saying that even the semiconductor device 1 configured in this way has the same effect as the semiconductor device 1 according to the first embodiment described above.
<第2実施形態>
図3は、第2実施形態に係る半導体素子4とリードフレーム3とを接合する接合部21近傍の模式的な拡大断面図である。第2実施形態に係る半導体装置1が第1実施形態のものと相違する点は、充填部分51のみに、充填部分51の線膨張係数をリードフレーム3の線膨張係数より大きくなるようにフィラーが含まれている点である。よって、以下に相違点を主に説明し、その他の詳細な説明は省略する。
<Second Embodiment>
FIG. 3 is a schematic enlarged cross-sectional view of the vicinity of the
図3に示すように、第2実施形態では、封止樹脂体5は、充填部分(第1封止樹脂体)51と、充填部分51以外の部分(第2封止樹脂体)52と、で構成されている。第1封止樹脂体51のみに、第1封止樹脂体51の線膨張係数をリードフレーム3の線膨張係数より大きくなるようにフィラーが含まれている。
As shown in FIG. 3, in the second embodiment, the sealing
なお、第2封止樹脂体52は、フィラーを含まない、または、第2封止樹脂体52には、第1封止樹脂体51の線膨張係数をリードフレーム3の線膨張係数以下となるように、フィラーが含まれていてもよい。たとえば、第2封止樹脂体52には、第1封止樹脂体51とは異なる物性を発揮するようにフィラーが含まれていてもよい。異なる物性としては、封止樹脂体5全体の反りの抑制や封止樹脂体5の強度の向上などが挙げることができる。たとえば、第1封止樹脂体51と第2封止樹脂体52とに含有するフィラーは同じ材料および同じ材料からなるフィラーであり、第2封止樹脂体52のフィラーの含有率を、第1封止樹脂体51のフィラーの含有率よりも高くしてもよい。
The second
第2実施形態の半導体装置1の製造方法では、第1実施形態に係る製造方法の封止工程において、第1封止樹脂体51に相当する樹脂を各凹部31内にポッティングした後、これを硬化させて、各第1封止樹脂体51を成形する。
In the manufacturing method of the semiconductor device 1 of the second embodiment, in the sealing step of the manufacturing method according to the first embodiment, a resin corresponding to the first sealing
次いで、成型した各第1封止樹脂体51と、プライマ層が形成されたリードフレーム3,7、各接合部22,23、各半導体素子4、および各ブロック6との表面を覆うように第2封止樹脂体52に相当する樹脂をポッティングし、これを硬化させる。これにより、第2封止樹脂体52が成形される。このような第1封止樹脂体51および第2封止樹脂体52の形成以外は、上述した第1実施形態の半導体装置1の製造方法と同様である。
Next, the first sealed
本実施形態によれば、特性の異なる2種類の第1および第2封止樹脂体51,52を備えることにより、第1封止樹脂体51で、第1実施形態の如く、接合部21を拘束してひずみを防止する効果を発揮しながら、さらに、第2封止樹脂体52で、ひずみ防止効果とは異なる所望の効果を発揮することができる。
According to the present embodiment, by providing the first and second sealing
<第2実施形態の変形例>
図4は、第2実施形態の変形例に係る半導体素子4とリードフレーム3とを接合する接合部21近傍の模式的な拡大断面構造を説明する図である。本変形例では、リードフレーム3が上述した第1実施形態の変形例と同様の構成を有する点が、第2実施形態のものとは異なる。よって、以下に第2実施形態との相違点を主に説明し、その他の詳細な説明は省略する。
<Modified example of the second embodiment>
FIG. 4 is a diagram illustrating a schematic enlarged cross-sectional structure in the vicinity of the
図4に示す本変形例では、第1実施形態の変形例の如く、リードフレーム3は、リードフレーム本体33と枠部32とで構成されている。凹部31は、リードフレーム本体33の上面と枠部32の内側壁面とで形成され、枠部32の高さが凹部31の開口部31bから底面31aまでの深さDに対応する。
In the present modification shown in FIG. 4, the
本変形例の半導体装置1の製造方法では、上述した第1実施形態の変形例に係る製造方法の如く、第1実施形態の製造方法に係る凹部31の形成工程において、リードフレーム本体33上の所定の位置に枠部32を二個並列して凹部31,31を形成する。このような枠部32,32は、機械加工で形成することができる。この点以外は上述の第2実施形態の製造方法と同様にして、本変形例の半導体装置1を製造することができる。このような構成を有する本変形例であっても、第2実施形態と同様の効果を奏することは勿論のことである。
In the manufacturing method of the semiconductor device 1 of the present modification, as in the manufacturing method of the modification of the first embodiment described above, in the step of forming the
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。 Although one embodiment of the present invention has been described in detail above, the present invention is not limited to the above-described embodiment, and various types are described within the scope of the claims as long as the spirit of the present invention is not deviated. It is possible to make design changes.
たとえば、上述した実施形態およびこれらの変形例ではリードフレーム3に充填部分51が充填された凹部31設けたが、リードフレーム7に上述した実施形態およびこれらの変形例の如く、充填部分51が充填された凹部31を設けてもよい。
For example, in the above-described embodiment and these modifications, the
1:半導体装置、3:リードフレーム、21:接合部、21a:接合部の側面、4:半導体素子、5:封止樹脂体、31:凹部、31a:底面、31b:開口部、51:充填部分、D:開口部から底面までの深さ、H:接合部の厚み 1: Semiconductor device 3: Lead frame, 21: Joint, 21a: Side surface of joint, 4: Semiconductor element, 5: Encapsulating resin body, 31: Recess, 31a: Bottom surface, 31b: Opening, 51: Filling Part, D: Depth from opening to bottom, H: Thickness of joint
Claims (1)
前記リードフレームには、凹部が設けられ、
前記凹部の底面上には、前記接合部が配置され、
前記封止樹脂体は、高分子樹脂およびフィラーを含み、かつ、前記接合部の側面を覆うように前記凹部に充填されている充填部分となる第1封止樹脂部と、前記第1封止樹脂部を除く第2封止樹脂部と、を形成しており、
前記第1封止樹脂部には、前記第1封止樹脂部の線膨張係数が前記リードフレームの線膨張係数より大きくなるように、前記フィラーが含まれており、
前記第2封止樹脂部の前記フィラーの含有率は、前記第1封止樹脂部の前記フィラーの含有率よりも高く、
前記リードフレームには、前記凹部を形成するように、枠部が形成されており、
前記凹部に前記第1封止樹脂部が充填された状態の前記枠部が、前記第2封止樹脂部で覆われていることを特徴とする半導体装置。 A semiconductor device including a lead frame, a semiconductor element bonded to the lead frame via a bonding portion, and a sealing resin body covering the lead frame and the semiconductor element.
The lead frame is provided with a recess.
The joint is arranged on the bottom surface of the recess.
The sealing resin body contains a polymer resin and a filler, and has a first sealing resin portion which is a filling portion filled in the recess so as to cover the side surface of the joint portion, and the first sealing. It forms a second sealing resin part excluding the resin part.
The first seal resin portion before reporting, as the coefficient of linear expansion of the first sealing resin portion is greater than the coefficient of linear expansion of the lead frame, includes said filler,
The content of the filler in the second sealing resin portion is higher than the content of the filler in the first sealing resin portion.
A frame portion is formed in the lead frame so as to form the recess.
A semiconductor device characterized in that the frame portion in a state where the recess is filled with the first sealing resin portion is covered with the second sealing resin portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216534A JP6922674B2 (en) | 2017-11-09 | 2017-11-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216534A JP6922674B2 (en) | 2017-11-09 | 2017-11-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087692A JP2019087692A (en) | 2019-06-06 |
JP6922674B2 true JP6922674B2 (en) | 2021-08-18 |
Family
ID=66763400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017216534A Active JP6922674B2 (en) | 2017-11-09 | 2017-11-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6922674B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3024740B2 (en) * | 1995-09-19 | 2000-03-21 | サンケン電気株式会社 | Semiconductor sealing material and semiconductor device |
JP3895570B2 (en) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | Semiconductor device |
JP2004179552A (en) * | 2002-11-28 | 2004-06-24 | Nec Corp | Mounting structure and mounting method for semiconductor device, and reworking method |
JP2008091408A (en) * | 2006-09-29 | 2008-04-17 | Sharp Corp | Semiconductor device, and its manufacturing method |
JP5328740B2 (en) * | 2010-10-04 | 2013-10-30 | 三菱電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6129645B2 (en) * | 2013-05-29 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP2016149448A (en) * | 2015-02-12 | 2016-08-18 | 株式会社豊田中央研究所 | Semiconductor device |
-
2017
- 2017-11-09 JP JP2017216534A patent/JP6922674B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019087692A (en) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253515B2 (en) | Semiconductor package featuring metal lid member | |
CN107112316B (en) | Semiconductor module | |
CN109585385B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP6020731B2 (en) | Semiconductor module, semiconductor device, and automobile | |
US20120138946A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6072626B2 (en) | Power semiconductor device | |
US10813229B2 (en) | Electronic module having an electrically insulating structure with material having a low modulus of elasticity | |
US20080157300A1 (en) | Thermally Enhanced IC Package and Method | |
US10658324B2 (en) | Semiconductor device | |
JP6745901B2 (en) | Semiconductor device | |
JP5121354B2 (en) | Overmolded MCMIC package and manufacturing method thereof | |
JP6827545B2 (en) | Power semiconductor devices and methods for manufacturing power semiconductor devices | |
JP2013135061A (en) | Semiconductor device manufacturing method | |
JP6922674B2 (en) | Semiconductor device | |
JP6874645B2 (en) | Manufacturing method of semiconductor devices | |
US8377753B2 (en) | Method of fabricating a semiconductor device having a resin with warpage compensated structures | |
WO2016031381A1 (en) | Semiconductor device | |
JP6157320B2 (en) | Power semiconductor device, power semiconductor module, and method of manufacturing power semiconductor device | |
US20220359423A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6907670B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP7124637B2 (en) | semiconductor equipment | |
US20050029658A1 (en) | Circuit board and semiconductor device using the same | |
JP6874628B2 (en) | Semiconductor device | |
JP6981192B2 (en) | Manufacturing method of semiconductor device | |
JPH03218031A (en) | Semiconductor integrated circuit device and preform bonding material used in the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210712 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6922674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |