JP6869446B1

JP6869446B1 - 受電装置

Info

Publication number: JP6869446B1
Application number: JP2020567053A
Authority: JP
Inventors: 秀人吉田; 友一坂下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-07-29
Filing date: 2020-07-29
Publication date: 2021-05-12
Anticipated expiration: 2040-07-29
Also published as: JPWO2022024237A1; CN115769463A; WO2022024237A1

Abstract

三相交流を用いたワイヤレス給電の受電装置（３）であって、相ごとに設けられたコイルから受電電力を受け共振コンデンサ（１２３）を介して相ごとに電力端子（１２４）に出力する三相受電回路と、前記三相受電回路の前記電力端子に接続され、前記受電電力の相ごとに半導体スイッチ（１３４、１３５、１３６）を有する三相ブリッジ回路（１３）と、前記三相ブリッジ回路から負荷に供給する直流出力を平滑化するフィルタ（１４）と、前記半導体スイッチを周期的に入切りする駆動信号を出力し、前記駆動信号の周期を変更することによって前記負荷に供給する電力を調整する制御回路（２００）とを備え、出力電圧リプルを低減し、前記フィルタを小型化する。

Description

本願は、ワイヤレス給電における受電装置に関するものである。

空間を隔てたコイル間での磁界結合により電力を伝送するワイヤレス給電技術がある。本技術において給電電力を調整する方法は様々であり、その多くは送電側の電力変換器の制御によるものである。しかしながら、ワイヤレス給電技術の適用先における負荷の多くはバッテリなどの蓄電要素であるため、その充電状況に応じて給電電力を調整するためには負荷側（受電側）にある電力変換器で電力制御を行うことが望ましい。以上の理由から、受電側の電力変換器のみにより伝送電力制御する方法について研究がなされ、種々の手法が報告されている。

一方で、大電力アプリケーションへの適用も盛んである。特に、利便性の観点から、電気自動車の充電設備への適用が促進されている。大容量化にともない大電流がコイルに流れると、給電効率は低下してしまう。例えば、非特許文献１では三相構成のワイヤレス給電について記述しており、コイルへの電流を三相に分散することで、同じ電力でも低損失に給電可能といった効果が得られる。

特開２０１４−１９５３８７号公報

K. Kusaka and J. Itoh, "Three-phase Inductive Power Transfer System with 12 coils for Radiation Noise Reduction" in Proc. IPEC 2018, pp. 69-76, 2018.

非特許文献１ではワイヤレス給電を三相交流によって実現しているが、受電装置の側での電力制御については言及されていない。また、特許文献１は、受電装置で電力制御を行っており、受電コイルの出力端を短絡状態とする時間の時比率で給電電力を制御している。同文献の一態様では、一部のスイッチングのタイミングをコイル電流のゼロクロスに同期することで、スイッチング損失の低減を図っている。ただし、回路構成は単相構成であり、例えば非特許文献１に記載されているような三相構造への適用は想定されていない。
上述した受電装置での電力制御を三相構成に適用する場合、スイッチの駆動パターンが多様化するため、単相における手法をそのまま適用することはできない。また、単相構成での手法を延長するために、特定スイッチの状態を入りまたは切りに固定する方法が考えられるが、出力リプル電圧が大きくなり、出力フィルタの大形化による受電装置体積の増大に繋がるといった課題がある。

本願の目的は、三相構成のワイヤレス電力変換器を対象に、出力電圧リプルを低減し、フィルタの小形化により装置体積を低減可能な受電装置を提供することにある。

本願に係わる受電装置は、三相交流を用いたワイヤレス給電の受電装置であって、相ごとに設けられたコイルから受電電力を受け共振コンデンサを介して相ごとに電力端子に出力する受電回路と、前記受電回路の前記電力端子に接続され、前記受電電力の相ごとに半導体スイッチを有する三相ブリッジ回路と、前記三相ブリッジ回路から負荷に供給する直流出力を平滑化するフィルタと、前記半導体スイッチを周期的に入切りする駆動信号を出力し、前記駆動信号の周期を変更することによって前記負荷に供給する電力を調整する制御回路とを備え、前記半導体スイッチの相ごとの前記駆動信号のパターン形状は位相をずらした同一形状となり、前記位相のずれが前記駆動信号の周期の１／３としたものである。

受電電力の相ごとに半導体スイッチを有する三相ブリッジ回路によって、半導体スイッチの駆動信号の周期を変更することによって負荷に供給する電力を調整するようにしたので、出力電圧リプルを低減し、フィルタを小型化することが可能である。また、生成される駆動信号の位相差が、駆動信号の三相全体での繰返し周期の１／３の時間となるため、給電状態と非給電状態の時間的な偏りが抑制されリプル電圧を最小にすることができる。

実施の形態１に係わる受電装置含むワイヤレス給電システム全体の構成を示すブロック図である。実施の形態１に係わる受電装置の三相受電回路を示す回路図である。実施の形態１に係わる受電装置の三相受電回路を示す回路図である。実施の形態１に係わる受電装置を示す回路図である。実施の形態１に係わる受電装置の制御回路を示すブロック図である。実施の形態１に係わる受電装置の制御回路の動作を示すフローチャートである。実施の形態１に係わる受電装置の駆動信号を示すタイムチャートである。実施の形態１に係わる受電装置の制御回路の回路構成を示す図である。実施の形態２に係わる受電装置を示す回路図である。実施の形態２に係わる受電装置の制御回路を示すブロック図である。実施の形態２に係わる受電装置の制御を示すタイムチャートである。実施の形態２に係わる受電装置の制御回路を示すブロック図である。実施の形態２に係わる受電装置の制御回路を示すタイムチャートである。

実施の形態１．
以下、実施の形態１に係わる受電装置について説明する。図１は受電装置の全体構成を示すブロック図である。図１に示されるワイヤレス給電システム１は、送電装置２である三相交流電源１０および三相送電回路１１と、受電装置３である三相受電回路１２、三相ブリッジ回路１３、フィルタ１４、および負荷１５によって構成される。

三相交流電源１０から電力を供給し、三相送電回路１１と三相受電回路１２の間において非接触で電力が送られる。三相ブリッジ回路１３は、三相受電回路１２にて受電した交流電力を直流電力に変換する他に、受電電力を調整する役割を担う。フィルタ１４にて三相ブリッジ回路１３の出力電力に含まれる交流成分を減衰させ、負荷１５にて電力消費または蓄電等がなされる。

図２Ａおよび図２Ｂは、三相送電回路１１および三相受電回路１２の構成例を表している。三相送電回路１１と三相受電回路１２は、少なくとも三つのコイルと少なくとも三つの共振コンデンサ１２３を含む回路である。図２Ａは、デルタ結線コイル１２１を用いた構成例であり、図２Ｂは、スター結線コイル１２２を用いた構成例である。図２Ａおよび図２Ｂにおいて、一つのコイルが一つの相を構成しているが、各相に複数のコイルを用いた構成でもよい。各結線状態のコイルからは、外部回路に接続するために３つの電力端子１２４ａ、１２４ｂ、１２４ｃが引き出される。第一の電力端子１２４ａは第一の共振コンデンサ１２３ａを介して外部回路に接続され、第二の電力端子１２４ｂは第二の共振コンデンサ１２３ｂを介して外部回路に接続され、第三の電力端子１２４ｃは第三の共振コンデンサ１２３ｃを介して外部回路に接続される。なお、図２Ａおよび図２Ｂに示すコイルおよび共振コンデンサの接続構成は、種々存在する接続構成の一例であり、デルタ結線コイル１２１、スター結線コイル１２２および共振コンデンサ１２３の接続構成に限定するものではない。外部回路とは、三相送電回路１１の場合は三相交流電源１０に相当し、三相受電回路１２の場合は三相ブリッジ回路１３に相当する。通常、三相送電回路１１と三相受電回路１２は、それぞれが備えるコイルおよびコンデンサが共振し、三相交流電源１０から見たインピーダンスのリアクタンス成分が小さくなるように設計される。そして、三相交流電源１０の出力周波数を、三相送電回路１１と三相受電回路１２の共振周波数または略共振周波数として電力伝送を行う。

図３は実施の形態１による受電装置３の回路図を表す。三相ブリッジ回路１３は三つのダイオード１３１、１３２、１３３と三つの半導体スイッチ１３４、１３５、１３６から構成されている。半導体スイッチ１３４、１３５、１３６は、例えばＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）といった、スイッチとダイオードが逆方向並列に接続された特性を有する電気部品である。三相ブリッジ回路は並列接続された三つのレグにより構成されており、各レグの一方のアームはダイオード１３１、１３２、１３３、他方のアームは半導体スイッチ１３４、１３５、１３６により構成される。図３では、上アームがダイオード１３１、１３２、１３３、下アームが半導体スイッチ１３４、１３５、１３６の構成となっているが、すべて半導体スイッチでもよく、上アームが半導体スイッチ、下アームがダイオードの構成でもよい。各レグの上下アームの間からは交流端子が引き出され、三相受電回路１２が備えた三つの電力端子１２４ａ、１２４ｂ、１２４ｃと接続される。また、各レグにおけるダイオードのカソード側の一端は共通の直流配線の高圧側に接続され、各レグの他端は共通の直流配線の低圧側に接続される。

フィルタ１４は、直流配線に接続される直流コンデンサであり、三相ブリッジ回路１３の出力電圧が含有する交流成分であるリプル電圧を減衰させる役割を有する。リプル電圧を所定の量まで減衰させる場合、三相ブリッジ回路１３が出力するリプル電圧が大きい程、大容量の直流コンデンサが必要となる。換言すれば、三相ブリッジ回路１３が出力するリプル電圧を低減できれば、フィルタ１４は小容量でよくなり、直流コンデンサを小形化することが可能である。負荷１５は電力消費を行うモータまたは蓄電用のバッテリなどである。

電流検出センサ１６、１７は、三相ブリッジ回路の入力電流を検出する。図３の例においてはＩａとＩｂの二相の電流を検出しているが、取得する相に限定はなく、異なる組み合わせの電流情報を取得してもよい。また、三相のうち二相の電流を検出しているが、三相すべての電流を検出してもよい。二相のみの検出を行う場合には、演算により未検出相の電流を算出する必要がある。本願の実施の形態では二相のみの検出を行い、制御回路２００の内部で未検出相を含めた三相の電流を算出して検出している。

本願に係わる受電装置３において、すべての半導体スイッチ１３４、１３５、１３６が切りの状態である場合、スイッチはダイオードとして振る舞うため、三相ブリッジ回路１３は三相ダイオード整流回路として機能する。したがって、このとき三相受電回路１２が受電した電力がすべて負荷１５に供給される給電状態となる。一方で、すべての半導体スイッチが入り状態である場合、三相受電回路１２の出力端子は短絡状態となる。短絡状態において、三相受電回路１２から出力される電流はすべての半導体スイッチ１３４、１３５、１３６が切りの状態である場合とほぼ同じ電流波形となる。ただし、この電流は負荷に流れず、半導体スイッチ１３４、１３５、１３６を介して三相受電回路１２に戻るように環流する。その結果、三相ブリッジ回路１３から負荷１５への電力供給を遮断する非給電状態にすることができる。また、例えば、半導体スイッチ１３４と半導体スイッチ１３５を入り状態とし、半導体スイッチ１３６を切り状態とすると、ダイオード１３３を介して供給される電力のみを負荷１５に送る給電状態となり、この場合の負荷への給電電力は、すべての半導体スイッチが切り状態での給電電力の１／３の電力となる。以上のように、本願に係る受電装置３は、半導体スイッチ１３４、１３５、１３６の状態を制御することで、給電状態と非給電状態を制御することができる。給電状態と非給電状態の時間比率を制御することで、負荷１５に供給する電力を制御可能である。

本願に係る受電装置における半導体スイッチ１３４、１３５、１３６の駆動信号はパルス密度変調を行っており、半導体スイッチ１３４、１３５、１３６のスイッチングタイミングは、当該半導体スイッチ１３４、１３５、１３６の電流がゼロの期間となるように制御される。したがって、パルス幅変調等のハードスイッチングを伴う駆動方法と比べて、スイッチング損失を低減可能である分、高効率な動作が可能という長所がある。一方で、パルス幅変調の場合、一般的に相電流の一周期における給電状態と非給電状態の時間比率を制御するが、パルス密度変調の場合は相電流の複数周期における給電状態と非給電状態の時間比率を制御する。すなわち、パルス幅変調と比較して、パルス密度変調は時間調整に要する時間が大きい。その結果、リプル電圧が大きくなってしまい、フィルタ１４が大形化してしまう点が短所となる。そのため、パルス密度変調を適用しながら、フィルタ１４の体積増加量を最小限にするため、リプル電圧の増加量を最小限にする工夫が必要となる。

図４は、実施の形態１に係わる受電装置３における半導体スイッチ１３４、１３５，１３６の駆動信号の生成方法を説明している。三つの半導体スイッチの駆動信号は単一の駆動信号生成器２０を用いて生成される。駆動信号生成器２０は、電流検出手段２１、デルタシグマ変調器２２、およびデマルチプレクサ２３を有している。駆動信号生成器２０の入力は、電流検出センサ１６、１７により取得した電流情報と任意の変調率指令値ｍであり、出力は半導体スイッチ１３４、１３５、１３６の駆動信号である。また、これらの機器は制御回路２００内に構成されている。

電流検出手段２１は、電流検出センサ１６、１７を有し、これらのセンサから取得した電流値から位相補正器２１１、スイッチ電流ゼロクロス検出器２１２を通して、半導体スイッチ１３４、１３５、１３６の電流がゼロとなるタイミングを判断する。位相補正器２１１は、スイッチ電流の検出および制御装置への取り込み処理等に伴う位相変化量を補正し、電流と位相を実際のものと一致させる。位相補正器２１１が補正した電流情報に基づいて、スイッチ電流ゼロクロス検出器２１２が半導体スイッチ１３４、１３５、１３６に流れる電流のゼロクロス点を検出し、ゼロクロスタイミングをデルタシグマ変調器２２に出力する。また、三つの半導体スイッチ１３４〜１３６の電流のうち、どの半導体スイッチの電流がゼロになっているかをデマルチプレクサ２３に出力する。

デルタシグマ変調器２２は、任意の変調率指令値ｍを入力として、減算器２２１、積分器２２２、コンパレータ２２３、および遅延要素２２４で構成される。デルタシグマ変調器２２は、半導体スイッチ１３４、１３５、１３６のいずれかの電流がゼロとなるゼロクロスタイミングに同期したスイッチ電流ゼロクロス検出器２１２の出力信号が出力されるごとに作動する。各電流の位相がおよそ１２０°ずれており、一周期に二回ずつゼロクロスが存在することから、三相ブリッジ回路１３の入力電流周期のおよそ１／６周期ごとに積分演算が実行される。遅延要素２２４は、演算時において前回出力値を使用することを表す。

動作開始時は前回出力が存在しないため減算器２２１の減算値は０となり、変調率指令値ｍが積分器２２２に出力される。コンパレータ２２３は積分器２２２の出力と０．５を比較し、積分器出力が大きい場合は１を、積分器出力が小さい場合は０を出力する。このようにデルタシグマ変調器２２を動作させると、変調率指令値ｍに対して一定の周期でコンパレータ２２３の出力が１となるパルス信号を出力することができる。例えば、ｍ＝０．５とすると、積分器２２２の出力は０．５となり、コンパレータ２２３の出力は１となる。次のタイミングでは、遅延要素２２４の出力が１となり、減算器２２１の出力は−０．５となり、積分器２２２の出力は０となり、コンパレータ２２３の出力は０となる。さらに続けるとデルタシグマ変調器２２の出力はゼロクロスタイミングで１と０を繰返す。例えば、ｍ＝０．２５にすると、デルタシグマ変調器２２の出力はゼロクロスタイミングで１、０、０、０、１、０、０、０という繰返しとなる。

デマルチプレクサ２３は、スイッチ電流ゼロクロス検出器２１２から出力される電流がゼロの半導体スイッチ情報に基づき、当該半導体スイッチの駆動信号としてコンパレータ２２３の出力信号を受けて出力する。コンパレータ２２３の出力信号の値が１であれば半導体スイッチに入りの駆動信号を、また、その値が０であれば半導体スイッチに切りの駆動信号を出力する。このとき、電流がゼロではない他の二つの半導体スイッチの駆動信号に変更はなく、信号の状態は保持される。

以上のように、半導体スイッチ１３４、１３５、１３６の駆動信号生成において、デルタシグマ変調器２２とデマルチプレクサ２３を組合わせることにより半導体スイッチ１３４、１３５、１３６を周期的に入切りする駆動信号を作り出すことができる。
駆動信号生成器２０において、各半導体スイッチの駆動信号が変更されるタイミングは一周期に二回である。このように、三つのスイッチの駆動信号を一括して生成することで、制御回路実装を単純化できる。また、相電流一周期の期間内に給電電力を調整可能なタイミングは、単相構成の場合は二回であるのに対し、三相構成の場合は六回あるため出力リプル電圧を低減することが可能であり、単相構成と比較するとフィルタの小形化が可能となる。

図５は、実施の形態１に係わる受電装置３の起動時における駆動信号出力フローを説明している。本願に係わる受電装置３は、半導体スイッチ１３４、１３５、１３６の電流がゼロとなる時間にスイッチングを行うために、半導体スイッチ１３４、１３５、１３６の電流と同期して動作する。そのため、前述の通り、位相補正器２１１により実際の電流と検出した電流情報の位相差を補正している。位相差がある状態で駆動信号を生成すると半導体スイッチ１３４、１３５、１３６でスイッチング損失が発生し効率低下の要因となる。したがって、起動後に位相補正器２１１により半導体スイッチの電流位相に同期していない場合は、半導体スイッチ１３４、１３５、１３６をスイッチング動作させないことが望ましい。そこで、動作開始時において、図５に示すように、ステップＳ１にて位相同期完了前は半導体スイッチ１３４、１３５、１３６を入り状態とし、負荷１５への給電を遮断状態としておく。次にステップＳ２として位相補正器２１１による同期完了まで待つ。同期が完了すると、ステップＳ３で駆動信号生成を開始し、ステップＳ４にて位相同期完了後に生成した駆動信号を出力して給電を開始する。このようにして、所望の給電電力のみを送ることができる。

図６は、実施の形態１に係わる受電装置３における回路動作時の波形例を示す。本例は、変調率指令値ｍを０．２５に設定した場合の波形である。本願に係る受電装置における駆動信号は二つの特徴を有する。一つ目の特徴は、各半導体スイッチの駆動信号の位相差が、駆動信号繰返し周期の１／３の時間になる点である。各相からの給電が等しい時間間隔で行われることから、給電状態と非給電状態の時間的な偏りが抑制され、出力されるリプル電圧を最小にできる。その結果、フィルタ１４のコンデンサを小形化可能となる。二つ目の特徴は、各半導体スイッチの駆動信号のパターン形状が位相差を伴った同一のパターン形状となる点である。この特徴により、各レグに流れる電流は位相差を伴った同一の波形となり、レグを構成する素子で発生する損失も同一となる。したがって、各レグの放熱設計を共通化できるとともに、局所的な発熱を抑制可能といった利点がある。なお、理論上では変調率指令値ｍが１／３または２／３である場合は、特定の半導体スイッチのみが駆動し、損失にばらつきが生じる可能性がある。しかしながら、実際の制御装置において、１／３および２／３は循環小数であるため、近似値の有限小数として表現される。結果として、各半導体スイッチの駆動信号は、上記に述べたように位相差を伴った同一形状となる。このとき、変調率指令値ｍの有効桁数を調整することで、駆動信号繰返し周期を調整することが可能である。

図７は、実施の形態１に係わる制御回路２００の回路構成の一例を示すものである。制御回路２００は図７に示すようにプロセッサ２０１および記憶装置２０２を中核とする処理回路を備えており、各部の処理は、処理回路によって実現される。処理回路としてＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、各種の論理回路、および各種の信号処理回路等が備えられてもよい。

以上に示したように、実施の形態１に係わる受電装置３は、相ごとに設けられたコイルから受電電力を受け共振コンデンサ１２３を介して相ごとに電力端子に出力する三相受電回路１２と、三相受電回路１２の電力端子１２４ａ、１２４ｂ、１２４ｃに接続され、受電電力の相ごとに半導体スイッチ１３４、１３５，１３６を有する三相ブリッジ回路１３と、三相ブリッジ回路１３から負荷１５に供給する直流出力を平滑化するフィルタ１４と、半導体スイッチ１３４，１３５，１３６を周期的に入切りする駆動信号を出力し、駆動信号の周期を変更することによって負荷１５に供給する電力を調整する制御回路２００とを備えたものである。
このように半導体スイッチ１３４、１３５、１３６の駆動信号の周期を変更することによって負荷に供給する電力を調整するようにしたので、出力電圧リプルを低減し、フィルタ１４を小型化することが可能である。

また、本願に係わる受電装置によれば、パルス密度変調を適用しているため、スイッチング損失を低減し、高効率な動作が可能である。また、単一の駆動信号生成器２０により３つの半導体スイッチ１３４、１３５、１３６の駆動信号を生成しているため、各相個別に駆動信号を生成する場合よりも制御器設計が容易になる。さらに、生成される駆動信号の位相差が、駆動信号の三相全体での繰返し周期の１／３の時間となるため、給電状態と非給電状態の時間的な偏りが抑制されリプル電圧を最小にすることができる。その結果、リプル電圧を除去するフィルタ１４の小形化が可能である。くわえて、各半導体スイッチの駆動信号が同一となるため、各レグで発生する損失が均一となり、放熱設計を共通化可能となる上に、局所的な発熱を防止できる利点がある。

実施の形態２．
図８は実施の形態２による受電装置３を示す回路図である。なお、図３と同一または相当部分については同一符号を付し、その説明を省略する。実施の形態２は、実施の形態１の構成に電圧検出手段１８を追加した構成となる。電圧検出手段１８が検出する電圧は負荷電圧Ｖｄｃであり、検出した電圧情報は制御回路２００に入力される。
実施の形態２おいては、電流検出センサ１６、１７が検出する電流情報と電圧検出手段１８が検出する電圧情報に基づいて半導体スイッチ１３４、１３５、１３６の駆動信号を生成し、負荷電圧Ｖｄｃを制御することを特徴とする。電圧制御における電圧指令値は任意の目標電圧に設定してもよく、任意の電圧範囲の上限値と下限値を設定してもよい。また、目標電圧の範囲は、上限値のみ、または下限値のみで設定してもよい。

図９は、実施の形態２による目標電圧の範囲を上限値である任意の値（電圧指令値Ｖｄｃ＊）に設定した時の、駆動信号の生成方法を説明した図である。電圧指令値Ｖｄｃ＊は任意に設定される値であって、動作中に変更しても良い。コンパレータ２４は、電圧指令値Ｖｄｃ＊と電圧検出手段１８により得られる負荷電圧情報を比較する。マルチプレクサ２５は、コンパレータ２４の出力に応じて変調率指令値ｍを決定する。図９では、負荷電圧Ｖｄｃが電圧指令値Ｖｄｃ＊以上の場合には変調率指令値ｍをｍ１に設定し、負荷電圧Ｖｄｃが電圧指令値Ｖｄｃ＊未満の場合には変調率指令値ｍをｍ２に設定している。変調率指令値ｍ１は、負荷消費電力よりも給電電力が小さくなるような値を選定し、負荷電圧Ｖｄｃが減少する状態になるようにする。変調率指令値ｍ２は、負荷消費電力よりも給電電力が大きくなるような値を選定し、負荷電圧Ｖｄｃが増加する状態になるようにする。図１０は、図９に示す制御における動作波形の概形を図示したものである。電圧制御周期ごとに、負荷電圧Ｖｄｃと電圧指令値Ｖｄｃ＊を比較して変調率指令値ｍを設定しており、負荷電圧Ｖｄｃは電圧指令値Ｖｄｃ＊に制御される。電圧制御周期が短いほど、負荷電圧Ｖｄｃと電圧指令値Ｖｄｃ＊との誤差を小さくすることができるが、制御における変調率指令値ｍの変動回数も増加するため、指令値の変動による過渡変動の影響が大きくなる。また、電圧制御を滑らかに行うために、変調率指令値ｍの切換えを２つに限定せず複数設け、負荷電圧Ｖｄｃと目標電圧Ｖｄｃ＊との差に応じて変調率指令値ｍの値を切換えるような構成にしてもよい。

図１１は、実施の形態２による目標電圧を任意の範囲（Ｖｄｃ２≦Ｖｄｃ≦Ｖｄｃ１）に設定した時の、駆動信号の生成方法を説明した図である。電圧範囲の上限値Ｖｄｃ１および下限値Ｖｄｃ２は任意に設定される値であって、動作中に変更しても良い。電圧上限値Ｖｄｃ１または電圧下限値Ｖｄｃ２と電圧検出手段１８から得られる負荷電圧情報を比較し、その大小関係に応じて変調率指令値ｍを決定する。電圧範囲を設定する場合においては、ヒステリシスコンパレータ２６を用いた構成とし、負荷電圧Ｖｄｃが電圧上限値Ｖｄｃ１よりも大きくなったら変調率指令値ｍをｍ１に設定し、負荷電圧Ｖｄｃが電圧下限値Ｖｄｃ２よりも小さくなったら変調率指令値ｍをｍ２に設定する。ここでのｍ１とｍ２は上述したものと同様の特徴を有するものとする。図１２は、図１１に示す制御における動作波形の概形を図示したものである。電圧範囲を指定して制御を行う場合、図８のように電圧指令値を指定した場合よりも、負荷電圧Ｖｄｃの振れ幅は大きくなる。一方で、変調率指令値ｍの変動回数は少なくなるため、指令値の変動による過渡変動の影響は小さく動作が安定しやすい利点がある。

以上により、実施の形態２による受電装置３では、負荷電圧Ｖｄｃに応じて、変調率指令値を変更する機能を備えており、半導体スイッチ１３４、１３５、１３６の駆動信号の生成に用いることで、負荷電圧制御を行うことができる。

本願は、様々な例示的な実施の形態および実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１ワイヤレス給電システム、２送電装置、３受電装置、１０三相交流電源、１１三相送電回路、１２三相受電回路、１２１デルタ結線コイル、１２２スター結線コイル、１２３，１２３ａ，１２３ｂ，１２３ｃ共振コンデンサ、１２４ａ，１２４ｂ，１２４ｃ電力端子、１３三相ブリッジ回路、１３１，１３２，１３３ダイオード、１３４，１３５，１３６半導体スイッチ、１４フィルタ、１５負荷、１６，１７電流検出センサ、１８電圧検出手段、２００制御回路、２０１プロセッサ、２０２記憶装置、２０駆動信号生成器、２１電流検出手段、２１１位相補正器、２１２スイッチ電流ゼロクロス検出器、２２デルタシグマ変調器、２２１減算器、２２２積分器、２２３コンパレータ、２２４遅延要素、２３デマルチプレクサ、２４コンパレータ、２５マルチプレクサ、２６ヒステリシスコンパレータ。

Claims

三相交流を用いたワイヤレス給電の受電装置であって、
相ごとに設けられたコイルから受電電力を受け共振コンデンサを介して相ごとに電力端子に出力する三相受電回路と、
前記三相受電回路の前記電力端子に接続され、前記受電電力の相ごとに半導体スイッチを有する三相ブリッジ回路と、
前記三相ブリッジ回路から負荷に供給する直流出力を平滑化するフィルタと、
前記半導体スイッチを周期的に入切りする駆動信号を出力し、前記駆動信号の周期を変更することによって前記負荷に供給する電力を調整する制御回路と、
を備え、
前記半導体スイッチの相ごとの前記駆動信号のパターン形状は位相をずらした同一形状となり、前記位相のずれが前記駆動信号の周期の１／３となることを特徴とする受電装置。
前記三相ブリッジ回路は、相ごとに分かれて並列接続されたレグを有し、前記レグの一方のアームにダイオードを、他方のアームに半導体スイッチおよび前記半導体スイッチに逆方向並列となるダイオードを設け、前記レグの一端は前記フィルタの高圧側に、他の一端は前記フィルタの低圧側に接続され、また、前記レグの前記アームの間が前記三相受電回路の各相の前記電力端子に接続されていることを特徴とする請求項１に記載の受電装置。
前記制御回路は、前記三相受電回路からに受けた前記受電電力の相ごとの入力電流を検出する電流検出手段を有し、前記電流検出手段により検出された前記入力電流から各相の前記半導体スイッチの電流がゼロとなるタイミングを判断し、前記タイミングにて前記半導体スイッチを入切りすることを特徴とする請求項１または請求項２に記載の受電装置。
前記制御回路は、前記半導体スイッチの電流がゼロになる前記タイミングに変調率指令値によって定められた周期で、電流がゼロになった前記半導体スイッチに入りまたは切りの駆動信号を出力することを特徴とする請求項３に記載の受電装置。
前記制御回路には、前記半導体スイッチの電流がゼロになる前記タイミングごとに作動し、前記変調率指令値によって定められた周期でパルス信号を出力するデルタシグマ変調器と、
前記デルタシグマ変調器の出力信号を、電流がゼロになった前記半導体スイッチに入りまたは切りの駆動信号として出力するデマルチプレクサとを有することを特徴とする請求項４に記載の受電装置。
前記制御回路に設けられた前記デルタシグマ変調器の前記変調率指令値によって、前記半導体スイッチを入切りする前記駆動信号の周期を変更し、前記負荷に供給する電力を調整することを特徴とする請求項５に記載の受電装置。
前記制御回路に設けられた前記電流検出手段には、検出した電流の位相を補正する位相補正器を有し、受電装置の起動後、前記位相補正器により前記位相が補正され同期がとれるまでの間、前記半導体スイッチの出力を入り状態にし、かつ、前記同期がとれてから前記駆動信号を出力して給電を開始することを特徴とする請求項５に記載の受電装置。
前記制御回路は、前記三相ブリッジ回路の出力である出力電圧を検出する電圧検出手段を有し、前記出力電圧が目標電圧の範囲を外れたときに、前記半導体スイッチを入切りする前記駆動信号の周期を変更することを特徴とする請求項１から請求項７のいずれか一項に記載の受電装置。
前記制御回路は、前記三相ブリッジ回路の出力である出力電圧を検出する電圧検出手段を有し、前記デルタシグマ変調器の前記変調率指令値を複数設け、前記出力電圧が目標電圧の範囲を外れたときに、前記変調率指令値を切替えることを特徴とする請求項５に記載の受電装置。
前記デルタシグマ変調器の複数の前記変調率指令値は、前記電圧検出手段の検出した前記出力電圧が前記目標電圧の上限値を超えたときに切替えられる前記変調率指令値と、前記目標電圧の下限値を下回ったときに切替えられる前記変調率指令値とであることを特徴とする請求項９に記載の受電装置。