JP6861498B2 - 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 - Google Patents

半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 Download PDF

Info

Publication number
JP6861498B2
JP6861498B2 JP2016214893A JP2016214893A JP6861498B2 JP 6861498 B2 JP6861498 B2 JP 6861498B2 JP 2016214893 A JP2016214893 A JP 2016214893A JP 2016214893 A JP2016214893 A JP 2016214893A JP 6861498 B2 JP6861498 B2 JP 6861498B2
Authority
JP
Japan
Prior art keywords
semiconductor device
field plate
current
drain
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016214893A
Other languages
English (en)
Other versions
JP2017092466A (ja
Inventor
フォン エムデン ヴァルター
フォン エムデン ヴァルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2017092466A publication Critical patent/JP2017092466A/ja
Application granted granted Critical
Publication of JP6861498B2 publication Critical patent/JP6861498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体デバイス、好ましくはパワーMOSFETエレメント及び半導体デバイスの製造方法並びに車両用制御装置に関する。
従来技術
例えば機関制御のためのパワーエレクトロニクスシステムでは、システムを制御する相電流が決定的な意義を有する。スイッチング過程中の過度に高い電流は、エレメントのブレークダウンを引き起こすことがあり、場合によってはエレメントを破壊してしまう。従って、多くの場合、電流が例えば短絡によって測定される。相電流を短絡によって測定する場合、DBC(ダイレクトボンデッドカッパー)上又はリードフレーム上にこのための付加的な面積が必要となる。また、短絡にともなって別の素子も必要となり、これも同様にコスト増大の原因となる。
このため、電流輸送が行われる半導体で直接に電流を測定するコンセプトが開発されてきた。米国特許出願第2008/0088355号明細書(US2008/0088355A1)からは、例えば、機能性の負荷領域から幾つかのトランジスタセルを分割し、これらをいわゆる「センス領域」として専らトランジスタを流れる電流の検出に利用することが公知である。
別の手段として、ゲート電圧及びドレイン電圧を正確に測定することが挙げられる。ここから、デバイスの特性曲線とともに電流も求めることができる。この方法で問題となるのは、例えばはんだ劣化等に起因して時間の経過とともに発生する組立及び接続技術AVT上の変化により、チップオン抵抗Ronが時間の経過とともに変化することである。この場合、正確な電流測定が不可能となる。
米国特許出願第2008/0088355号明細書
発明の開示
本発明により、半導体基板を備えた半導体デバイスが提供される。当該半導体デバイスは、少なくとも一つのソースエレメントと、少なくとも一つのドレインエレメントと、少なくとも一つのゲートエレメントと、少なくとも一つのフィールドプレートとを備える。本発明に係る半導体デバイスは、少なくとも一つのフィールドプレートが少なくとも一つのソースエレメントから電気的に絶縁されており、かつ、フィールドプレート端子を介して半導体デバイスの外部から電気的に接続可能であることを特徴とする。
半導体デバイスは、例えばMOSFET(金属酸化物半導体電界効果トランジスタ即ちMetal-Oxide-Semiconductor Field Effect Transistor)であり得る。半導体基板は、例えば、シリコン基板もしくは他の半導体基板又はシリコン‐オン‐インシュレータ基板(SOI基板)であってよい。
半導体デバイスにおけるフィールドプレート及びその使用は、従来技術から広く公知である。この場合、活性の半導体領域から電気的に絶縁され、通例、ソース電極に短絡されるエレメントは、導電性材料、例えば金属又はポリシリコンから形成されるエレメントである。フィールドプレートは、通例、ドリフトゾーンの、空間的に直接近傍に配置される。フィールドプレートは、ドリフトゾーンでの電荷の補償に用いられ、そのドープによってドリフトゾーンでの電荷担体濃度が制御される。フィールドプレートによりドリフトゾーンでの高濃度のドープが可能となり、デバイスのスイッチオン状態での抵抗が低下するが、同時に半導体デバイスの確実な動作に必要な高いブレークダウン電圧が維持される。
本発明に係る半導体デバイスは、特に、車両用制御装置を実現するのに適する。
本発明に係る半導体デバイスのソースからドレインへの電流を測定する方法は、基本的に、
a.半導体デバイスのフィールドプレートに接続されたフィールドプレート端子に電圧を印加することにより、フィールドプレートを励起するステップと、
b.半導体デバイスのフィールドプレートとソースエレメントとの間の時間依存性の容量Cdsを求めるステップと、
c.求められた容量Cdsに基づいて、半導体デバイスのソースエレメントとドレインエレメントとの間を流れる電流Idsを求めるステップと、
を含む。
発明の利点
本発明に係る半導体デバイスは、例えばパワーMOSFET等の既存のデバイスに対して高度の互換性を有する。斯かるデバイスでは、必要な総ての構造体が既に設けられていることが多いので、フィールドプレート端子を付加的に形成するだけでよい。適切な励起回路及び評価回路も従来技術から同様に公知である。
さらに、半導体の活性領域に付加的なスペースを設ける必要はない。また、活性のセルの機能をセンサセルの機能へ切り換える必要もない。外部の電流センサ又はシャントも同様に不要である。なお、電流の測定は、組立及び接続技術等の構成に依存しないし、ランダムな要素又は時間的に可変の要素ひいては測定における不正確性がもたらす減損又は劣化にも依存しない。これら総ての点において、本発明に係る半導体デバイス及び本発明に係る製造方法は、従来技術から公知の手段を凌駕する。
さらに、半導体デバイスは、それぞれ並列接続された複数のソースエレメント及び複数のドレインエレメント及び複数のゲートエレメント並びに複数のフィールドプレートを含み得る。斯かる装置により、高電流及び場合により高電圧を切り換え可能なデバイス、例えばパワーMOSFET(即ちPower MOSFET)を切り換えることが可能である。
これに代えて、有利には、複数のフィールドプレートのうちの少なくとも幾つかのフィールドプレートはフィールドプレート端子に電気的に接続されているのに対して、残余のフィールドプレートはソースエレメントに電気的に接続されるように構成してもよい。この場合、フィールドプレート端子に対してより少ない数のコンタクトを形成すればよいが、電流を測定する信号の利得は同等にとどまる。なお、電流測定に使用されるフィールドプレートの数が多い方が、測定すべき全体容量が増大するので、信号対雑音比が改善されることになる。
本発明の好ましい一実施形態によれば、半導体デバイスが垂直構造を有するように構成される。斯かる構造は、パワーデバイスに対して有利である。垂直構造では、ブレークダウン電圧は、チャネル寸法に一義的には依存せず、特にドリフトゾーンのドープ状態及び寸法に依存する。このことは電圧耐性を要するパワーデバイスにとって有利である。
特に好ましくは、半導体デバイスが少なくとも一つのトレンチを備えたトレンチ構造を有し、各トレンチ内に少なくとも一つのゲートエレメントとフィールドプレートとが設けられる。斯かる構成により、スイッチング速度に大きく影響するMOSFETのミラー容量を著しく低減することができる。
本発明の別の実施形態では、フィールドプレート端子が、ソースエレメントとフィールドプレートとの間の容量を測定する測定回路に接続される。斯かる回路を用いて、デバイスを通って流れる電流、即ち、ソースからドレインへ流れる電流Idsを容易に測定することができる。相応の回路は従来技術から公知であり、必要に応じてフレキシブルに補充可能である。
代替的な実施形態では、ソースエレメントとフィールドプレートとの間の容量を測定する測定回路が、半導体デバイスとともに、共通のチップ上に配置される。特に、測定ロジック即ち測定回路を同じ半導体基板上に配置することができる。この場合、電流測定機能部が集積された特にコンパクトな構成が得られる。
有利には、測定回路は、例えば小さなオフセット電圧によってフィールドプレート端子を電気的に励起する活性回路を含む。斯かる活性回路により、求めるべき容量を特に正確に測定することができる。即ち、この場合、フィールドプレート端子に生じる電圧の簡単な測定とは異なり、より高い測定精度が得られるので、本来の関心測定量即ち電流Idsもより高精度に求めることができる。
本発明に係る方法の有利な別の実施形態では、電流Idsを求めるため、求められた容量Cdsが比例電圧へ変換されるように構成される。当該電圧は、電流Idsの値に対して単純な関係を有するので、この電圧から電流Idsを容易に求めることができる。
本発明に係る有利な実施形態は、各従属請求項に示されており、以下の説明に記載されている。
本発明の実施形態を図示し、以下に詳細に説明する。
従来技術から公知の半導体デバイスの断面図である。 本発明に係る半導体デバイスの断面図である。 従来技術から公知の半導体デバイスの等価回路図である。 本発明に係る半導体デバイスの等価回路図である。 従来技術から公知の、容量Cdsを測定する測定回路を示す図である。 従来技術から公知の、容量Cdsを測定する測定回路を示す図である。 dsとCdsとの依存関係を示すグラフである。
発明の実施の形態
図1には、トレンチ構造即ち溝構造を有する従来技術から公知のパワーMOSFET(即ちPower MOSFET)の断面が示されている。このデバイスは、ヴァーティカルエレメント、即ち、ソース及びドレインが垂直方向に上下に位置するエレメントであり、これに対して、従来のラテラルエレメントではソース及びドレインが相互に水平方向に間隔を置いて位置する。対応して電流Idsも、図示の例では、半導体デバイス10を通って垂直方向に流れる。
図から分かるように、図の上方領域にソースコンタクト12、図の下方領域にドレイン領域14が存在している。また、二つのトレンチ16が示されており、各トレンチ内にゲート電極18とフィールドプレート20とが一つずつ設けられている。任意の数のさらなるトレンチを設けることもできるが、図1では半導体デバイス10の一部分しか示されていないため、斯かるトレンチは見えない。従来技術から公知の例では、フィールドプレート20とソースコンタクト12とが導電性の接続線路22によって短絡される。二つのフィールドプレート20は図示されていない接続線路によって同様に相互に導電接続されているので、フィールドプレート20は双方ともソース電位に置かれる。
図2には、図1の例にほぼ対応する本発明の実施形態が示されている。従って、格別のことわりがない限り、ここで説明する総ての特性は、本発明に係る半導体デバイス10にも該当する。この場合も、ソースコンタクト12、ドレイン領域14、複数のトレンチ16、複数のゲート電極18及び複数のフィールドプレート20が示されている。図1と異なるのは、フィールドプレート20とソースコンタクト12とが相互に接続されていない点である。より正確には、フィールドプレート20は、接続線路24を介してフィールドプレート端子26に接続されている。このことが図1との唯一の構造的な相違点である。従って、本発明は、理想的には既存の製造プロセスに組み込み可能であることが明らかである。複数のフィールドプレート20が設けられる場合、総てのフィールドプレート20を相互に電気的に接続することができる。これに代えて、複数のフィールドプレートの任意の一部ずつのみを相互に接続してもよい。この場合、第1の一部をソースコンタクト12に接続し、第2の一部をフィールドプレート電極又はフィールドプレート端子26に接続することができる。
さらに、測定すべき容量Cdsと電流測定回路28とが記号的に示されている。
図3には、図1に示されているのと同様の従来の半導体デバイスの内部の接続状態が示されている。フィールドプレート20は、ここでもソースコンタクト12に短絡されている。また、ゲートコンタクト30及びソースコンタクト32も示されている。
図4には、比較のために、図2に示されている本発明の実施形態での内部の接続状態が示されている。ソースコンタクト12とフィールドプレート20とは接続されていない。その代わりに、フィールドプレート20は、フィールドプレート端子26に接続されている。また、励起回路によってフィールドプレート端子26に印加可能な励起電圧が波線で記号的に示されている。
図5,図6には、容量Cdsを測定する測定回路28の二つの例が示されている。図5に示されている回路28はいわゆる「カウンタベース」回路である。図6には「チャージベース」回路が示されている。これらの回路は双方とも従来技術に属しており、ここでは単に例として挙げられているのみであって、容量Cdsを求めることができるものであれば他の任意のあらゆる手法又は回路も同様に適する。適切な励起及び測定回路28は、例えば、10mVから100mVまでの範囲、好ましくは30mVから50mVまでの範囲の小さな信号での励起をフィールドプレート20に対して行うことができる。これにより容量の変化を検出可能である。次いで、測定回路28において、当該容量が比例出力電圧へ変換される。励起電圧はあまり大きくなってはならない。なぜなら、電圧が増大するにつれて、ドリフト領域に対するフィールドプレート20の効果が低下し、そのためにデバイス10のブレークダウンが起こり易くなりかねないからである。
容量Cdsは、電流に応じてドレイン領域に生じるドレイン電圧Udsに依存する。図7には、電圧Udsと容量Cds(図ではCFP−Dと称されている)との依存関係を明らかにするグラフが示されている。図示のグラフの形状には専ら半導体の特性のみが関係しており、このため、外部影響又は例えばはんだ劣化等の経時変化はほとんど意義を有さない。斯かる依存関係が既知であれば、容易に、測定された容量から発生している電圧を求め、そこから電流Idsを求めることができる。

Claims (10)

  1. 半導体基板と、少なくとも一つのソースエレメント(12)と、少なくとも一つのドレインエレメント(14)と、少なくとも一つのゲートエレメント(18)と、少なくとも一つのフィールドプレート(20)とを備えた半導体デバイス(10)において、
    前記少なくとも一つのフィールドプレート(20)は、前記少なくとも一つのソースエレメント(12)から電気的に絶縁されており、かつ、フィールドプレート端子(26)を介して前記半導体デバイス(10)の外部から電気的に接続可能であり、
    前記複数のフィールドプレート(20)のうちの少なくとも幾つかのフィールドプレート(20)は前記フィールドプレート端子(26)に電気的に接続されているのに対して、残余のフィールドプレート(20)は前記ソースエレメント(12)に電気的に接続されている、
    ことを特徴とする半導体デバイス(10)。
  2. 前記半導体デバイス(10)は、それぞれ並列接続された複数のソースエレメント(12)及び複数のドレインエレメント(14)及び複数のゲートエレメント(18)並びに複数のフィールドプレート(20)を含む、
    請求項1に記載の半導体デバイス(10)。
  3. 前記半導体デバイス(10)は、垂直構造を有する、
    請求項1又は2に記載の半導体デバイス(10)。
  4. 前記半導体デバイス(10)は、少なくとも一つのトレンチ(16)を備えたトレンチ構造を有しており、前記トレンチ(16)内に前記少なくとも一つのゲートエレメント(18)及び前記フィールドプレート(20)が設けられている、
    請求項1乃至のいずれか一項に記載の半導体デバイス(10)。
  5. 前記フィールドプレート端子(26)は、前記ドレインエレメント(14)と前記フィールドプレート(20)との間の容量を測定する測定回路(28)に接続されている、
    請求項1乃至のいずれか一項に記載の半導体デバイス(10)。
  6. 前記ドレインエレメント(14)と前記フィールドプレート(20)との間の容量を測定する前記測定回路(28)は、前記半導体デバイス(10)とともに、共通のチップ上に配置されている、
    請求項に記載の半導体デバイス(10)。
  7. 前記測定回路(28)は、前記フィールドプレート端子(26)を電気的に励起するための活性回路を含む、
    請求項又はに記載の半導体デバイス(10)。
  8. 半導体デバイス(10)のソースからドレインへの電流を測定する方法であって、
    a.前記半導体デバイス(10)のフィールドプレート(20)に接続されたフィールドプレート端子(26)に電圧を印加することにより、前記フィールドプレート(20)を励起するステップと、
    b.前記半導体デバイス(10)の前記フィールドプレート(20)とドレインエレメント(14)との間の時間依存性の容量Cdsを求めるステップと、
    c.求められた容量Cdsに基づいて、前記半導体デバイス(10)のソースエレメント(12)と前記ドレインエレメント(14)との間を流れる電流Idsを求めるステップと、
    を含む、方法。
  9. 前記電流Idsを求めるために、前記求められた容量Cdsを比例電圧へ変換する、
    請求項に記載の方法。
  10. 請求項1乃至のいずれか一項に記載の半導体デバイス(10)を少なくとも一つ含む、車両用制御装置。
JP2016214893A 2015-11-02 2016-11-02 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 Active JP6861498B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015221376.5 2015-11-02
DE102015221376.5A DE102015221376A1 (de) 2015-11-02 2015-11-02 Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements und Steuergerät für ein Fahrzeug

Publications (2)

Publication Number Publication Date
JP2017092466A JP2017092466A (ja) 2017-05-25
JP6861498B2 true JP6861498B2 (ja) 2021-04-21

Family

ID=58545991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016214893A Active JP6861498B2 (ja) 2015-11-02 2016-11-02 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置

Country Status (3)

Country Link
JP (1) JP6861498B2 (ja)
CN (1) CN107068738B (ja)
DE (1) DE102015221376A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411104B2 (en) 2020-03-10 2022-08-09 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1514300A1 (en) * 2002-05-31 2005-03-16 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of manufacturing
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
DE102005055954A1 (de) * 2005-11-24 2007-05-31 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Funktionsüberprüfung eines Leistungstransistors
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
JP2008177333A (ja) * 2007-01-18 2008-07-31 Institute Of National Colleges Of Technology Japan Soiトランジスタの評価方法および評価装置
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US9166028B2 (en) * 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
JP2016152357A (ja) * 2015-02-18 2016-08-22 株式会社東芝 半導体装置および半導体パッケージ

Also Published As

Publication number Publication date
JP2017092466A (ja) 2017-05-25
CN107068738B (zh) 2021-11-19
DE102015221376A1 (de) 2017-05-04
CN107068738A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US10712208B2 (en) Integrated temperature sensor for discrete semiconductor devices
US9964516B2 (en) Methods and apparatus for an ISFET
US9006738B2 (en) Reducing capacitive charging in electronic devices
US9683898B2 (en) Method and apparatus for determining an actual junction temperature of an IGBT device
JP6300316B2 (ja) 半導体装置
US20110198587A1 (en) Semiconductor apparatus
US6948847B2 (en) Temperature sensor for a MOS circuit configuration
US20080191779A1 (en) Circuit and Method For Determining Current In a Load
JP5559348B2 (ja) 半導体構成素子を備えた回路装置
US7126354B2 (en) Circuit configuration having a load transistor and a current measuring configuration, method for ascertaining the load current in a load transistor, semiconductor component, and measuring configuration
US20160164279A1 (en) Circuit and method for measuring a current
US9893175B2 (en) Integrated circuit with a power transistor and a driver circuit integrated in a common semiconductor body
US20150346037A1 (en) Integrated temperature sensor
US20160238635A1 (en) Offset voltage compensation
JP6861498B2 (ja) 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置
WO2021240891A1 (ja) 電力変換装置
US20130248861A1 (en) Integrated Power Transistor Circuit Having a Current-Measuring Cell
JP2007278760A (ja) 化学・物理現象検出装置
JPH07245401A (ja) 縦型半導体装置の特性測定方法
CN108291843B (zh) 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法
JP6548757B2 (ja) 半導体装置
JPH08116058A (ja) パワー半導体素子とその製造方法および使用法
JP2017143234A (ja) 評価方法、および、半導体装置の製造方法
JP6007507B2 (ja) トレンチゲート型mos半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法
US11175321B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210330

R150 Certificate of patent or registration of utility model

Ref document number: 6861498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150