JPH08116058A - パワー半導体素子とその製造方法および使用法 - Google Patents
パワー半導体素子とその製造方法および使用法Info
- Publication number
- JPH08116058A JPH08116058A JP7254020A JP25402095A JPH08116058A JP H08116058 A JPH08116058 A JP H08116058A JP 7254020 A JP7254020 A JP 7254020A JP 25402095 A JP25402095 A JP 25402095A JP H08116058 A JPH08116058 A JP H08116058A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- power semiconductor
- semiconductor device
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005259 measurement Methods 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 108010060486 acharan sulfate lyase 2 Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 本発明は、負荷トランジスタのほかに少なく
とも２つの別のトランジスタと少なくとも２つの抵抗モ
ノリシックに集積されており、第１の別のトランジスタ
と第１の抵抗から成る第１の直列接続体が前記の負荷ト
ランジスタと共に第１のカレントミラーをするパワー半
導体素子に関する。有利にポリシリコンから成る抵抗は
ゲート電極と同時に形成され、アルミニウムから成る抵
抗は接触層と同時に形成される。 【効果】 本発明による負荷半導体素子により、負荷ト
ランジスタの負荷電流、半導体温度および飽和電圧の独
立の測定が可能となり、さらに測定精度の改善が可能と
なる。
とも２つの別のトランジスタと少なくとも２つの抵抗モ
ノリシックに集積されており、第１の別のトランジスタ
と第１の抵抗から成る第１の直列接続体が前記の負荷ト
ランジスタと共に第１のカレントミラーをするパワー半
導体素子に関する。有利にポリシリコンから成る抵抗は
ゲート電極と同時に形成され、アルミニウムから成る抵
抗は接触層と同時に形成される。 【効果】 本発明による負荷半導体素子により、負荷ト
ランジスタの負荷電流、半導体温度および飽和電圧の独
立の測定が可能となり、さらに測定精度の改善が可能と
なる。
Description
【０００１】
【産業上の利用分野】本発明は、モノリシック集積化さ
れたセンサ装置を有するパワー半導体素子およびその製
造方法と使用法に関する。
れたセンサ装置を有するパワー半導体素子およびその製
造方法と使用法に関する。
【０００２】
【従来技術】パワー半導体素子たとえばＩＧＢＴまたは
ＭＯＳＦＥＴの温度、負荷電流および飽和電圧は重要な
動作量であり、それらを知ることは、パワー半導体素子
を有する電気回路の障害のない確実な作動のために重要
である。これにより過負荷状態を早期に検出可能とな
り、必要に応じて、素子およびこれに接続されている負
荷を保護するための適切な対抗手段を講ずることができ
る。
ＭＯＳＦＥＴの温度、負荷電流および飽和電圧は重要な
動作量であり、それらを知ることは、パワー半導体素子
を有する電気回路の障害のない確実な作動のために重要
である。これにより過負荷状態を早期に検出可能とな
り、必要に応じて、素子およびこれに接続されている負
荷を保護するための適切な対抗手段を講ずることができ
る。
【０００３】負荷電流検出のための集積化されたセンサ
を有するＩＧＢＴは、例えば雑誌Ｅｌｅｋｔｒｏｎｉｋ
Ｉｎｄｕｓｔｒｉｅ１−１９９２の論文Ｂｏｄｏ Ａ
ｒｌｔ“ＩＧＢＴ−Ｔｅｃｈｎｉｋ ｖｏｍ Ｅｒｆｉ
ｎｄｅｒ”第１４頁〜第１８頁に示されている。ここで
はカレントミラーを用いて測定電流が発生され、この測
定電流は外部抵抗を用いて、負荷電流に比例する測定電
圧へ変換される。
を有するＩＧＢＴは、例えば雑誌Ｅｌｅｋｔｒｏｎｉｋ
Ｉｎｄｕｓｔｒｉｅ１−１９９２の論文Ｂｏｄｏ Ａ
ｒｌｔ“ＩＧＢＴ−Ｔｅｃｈｎｉｋ ｖｏｍ Ｅｒｆｉ
ｎｄｅｒ”第１４頁〜第１８頁に示されている。ここで
はカレントミラーを用いて測定電流が発生され、この測
定電流は外部抵抗を用いて、負荷電流に比例する測定電
圧へ変換される。
【０００４】しかし例えば負荷電流が一定の場合、温度
上昇が測定電圧を上昇させ、そのため負荷電流が上昇し
たように誤らせる。これにより生じた測定誤差は次の時
に現われる。即ち測定抵抗がパワー半導体の活性面内に
集積化され、負荷電流により素子と共に加熱される時に
現われる。
上昇が測定電圧を上昇させ、そのため負荷電流が上昇し
たように誤らせる。これにより生じた測定誤差は次の時
に現われる。即ち測定抵抗がパワー半導体の活性面内に
集積化され、負荷電流により素子と共に加熱される時に
現われる。
【０００５】
【発明の解決すべき課題】本発明の課題は、集積化され
た測定抵抗を有する集積化された電流センサを有し、そ
れにもかかわらず温度に依存しない負荷電流が可能であ
り、かつその製造が付加的な工程ステップを必要としな
いようなパワー半導体素子を提供することである。
た測定抵抗を有する集積化された電流センサを有し、そ
れにもかかわらず温度に依存しない負荷電流が可能であ
り、かつその製造が付加的な工程ステップを必要としな
いようなパワー半導体素子を提供することである。
【０００６】
【課題を解決するための手段】この課題は本発明により
請求項１の特徴部分に示された構成により解決されてい
る。
請求項１の特徴部分に示された構成により解決されてい
る。
【０００７】請求項２〜５に示された構成は本発明の素
子の有利な実施例に関連する。請求項３〜５の構成によ
り、パワー半導体素子の飽和電圧の付加的な測定が可能
となる。
子の有利な実施例に関連する。請求項３〜５の構成によ
り、パワー半導体素子の飽和電圧の付加的な測定が可能
となる。
【０００８】請求項６の構成は本発明によるパワー半導
体素子の製造方法を示す。請求項７〜９は本発明による
素子の使用法に関する。
体素子の製造方法を示す。請求項７〜９は本発明による
素子の使用法に関する。
【０００９】次に本発明の実施例を図面を用いて説明す
る。
る。
【００１０】
【実施例】図１は本発明によるパワーＭＯＳＦＥＴの簡
単化されたスタテイックな等価回路を示す。このＭＯＳ
ＦＥＴは例えば３つのセンサトランジスタＳＴ１..ＳＴ
３および相応の個数の測定抵抗を有する。センサトラン
ジスタと測定抵抗は負荷トランジスタと共にモノリシッ
クに集積化されていて、それぞれカレントミラーとして
接続されている。センサトランジスタＳＴ１...ＳＴ３
と負荷トランジスタＬＴのゲート端子は１つの共通の外
部のゲート端子Ｇと接続されている。センサトランジス
タＳＴ１...ＳＴ３ と負荷トランジスタＬＴのドレイン
端子は１つの共通の外部のドレイン端子Ｄと接続されて
いる。さらにセンサトランジスタＳＴ１...ＳＴ３のそ
れぞれのソース端子１..３ はそれぞれの測定抵抗Ｒ１
..Ｒ３を介して、および負荷トランジスタＬＴのソース
端子は直接、１つの共通のソース電極Ｓと接続されてい
る。
単化されたスタテイックな等価回路を示す。このＭＯＳ
ＦＥＴは例えば３つのセンサトランジスタＳＴ１..ＳＴ
３および相応の個数の測定抵抗を有する。センサトラン
ジスタと測定抵抗は負荷トランジスタと共にモノリシッ
クに集積化されていて、それぞれカレントミラーとして
接続されている。センサトランジスタＳＴ１...ＳＴ３
と負荷トランジスタＬＴのゲート端子は１つの共通の外
部のゲート端子Ｇと接続されている。センサトランジス
タＳＴ１...ＳＴ３ と負荷トランジスタＬＴのドレイン
端子は１つの共通の外部のドレイン端子Ｄと接続されて
いる。さらにセンサトランジスタＳＴ１...ＳＴ３のそ
れぞれのソース端子１..３ はそれぞれの測定抵抗Ｒ１
..Ｒ３を介して、および負荷トランジスタＬＴのソース
端子は直接、１つの共通のソース電極Ｓと接続されてい
る。
【００１１】センサトランジスタのソース端子１..３は
外部で素子端子として用いられ、ソース端子Ｓの基準電
位から測った測定電圧Ｕ１...Ｕ３ を導びく。これらの
測定電圧を、負荷電流ＩLに比例する印加電流ＩS1..Ｉ
S3にもとづく、測定抵抗Ｒ１..Ｒ３における電圧降下が
形成する。
外部で素子端子として用いられ、ソース端子Ｓの基準電
位から測った測定電圧Ｕ１...Ｕ３ を導びく。これらの
測定電圧を、負荷電流ＩLに比例する印加電流ＩS1..Ｉ
S3にもとづく、測定抵抗Ｒ１..Ｒ３における電圧降下が
形成する。
【００１２】図２に本発明による素子の一部の等価回路
が示されている。この図示されている部分は、それぞれ
のセンサトランジスタ、負荷トランジスタ、測定抵抗Ｒ
i から成るカレントミラーの投入接続されている状態を
示す。この等価回路は、負荷トランジスタとミラートラ
ンジスタの両方に共通のいわゆるバルク抵抗ＲB およ
び、センサトランジスタのオン抵抗ｒDM(ON)、負荷トラ
ンジスタのオン抵抗 ｒA(ON)、および測定抵抗Ｒiから
成る。抵抗ｒDM(on)と測定抵抗Ｒiは直列に接続されて
おり、抵抗ｒAM(ON)はこれに並列に接続されており、こ
の並列接続体に抵抗ＲBが直列に接続されている。
が示されている。この図示されている部分は、それぞれ
のセンサトランジスタ、負荷トランジスタ、測定抵抗Ｒ
i から成るカレントミラーの投入接続されている状態を
示す。この等価回路は、負荷トランジスタとミラートラ
ンジスタの両方に共通のいわゆるバルク抵抗ＲB およ
び、センサトランジスタのオン抵抗ｒDM(ON)、負荷トラ
ンジスタのオン抵抗 ｒA(ON)、および測定抵抗Ｒiから
成る。抵抗ｒDM(on)と測定抵抗Ｒiは直列に接続されて
おり、抵抗ｒAM(ON)はこれに並列に接続されており、こ
の並列接続体に抵抗ＲBが直列に接続されている。
【００１３】負荷電流ＩLが流れると、直ちにミラー電
流ＩＳが抵抗ｒDM(on)と測定抵抗Ｒiを流れ、さらに電
流ＩL−ＩＳが抵抗ｒA(on)を流れる。この場合、共通の
直列接続体の両端に飽和電圧ＵCESat が現われる。測定
抵抗の値が著しく大きく選定されると、測定抵抗にほぼ
全部の飽和電圧ＵCESatが現われる。
流ＩＳが抵抗ｒDM(on)と測定抵抗Ｒiを流れ、さらに電
流ＩL−ＩＳが抵抗ｒA(on)を流れる。この場合、共通の
直列接続体の両端に飽和電圧ＵCESat が現われる。測定
抵抗の値が著しく大きく選定されると、測定抵抗にほぼ
全部の飽和電圧ＵCESatが現われる。
【００１４】電圧測定の場合すなわちＲi>>ｒDM(on) の
場合は、近似的に次の式が適用される： Ｕi＝［ｒA(on)/(ｒA)(on)＋ＲB）］*ＵCEsat； 電流測定すなわちＲi<<ｒDM(on)の場合は、近似的に次
の式が適用される： Ｕi＝１／（ＳＦ−１）*Ｒi ＩL ただしｒDM(on)／ｒA(on)はカレントミラー係数ＳＦで
ある。
場合は、近似的に次の式が適用される： Ｕi＝［ｒA(on)/(ｒA)(on)＋ＲB）］*ＵCEsat； 電流測定すなわちＲi<<ｒDM(on)の場合は、近似的に次
の式が適用される： Ｕi＝１／（ＳＦ−１）*Ｒi ＩL ただしｒDM(on)／ｒA(on)はカレントミラー係数ＳＦで
ある。
【００１５】これらの両方の式は、電流測定と電圧測定
のために使用できる、カレントミラーのための２つの作
動状態を表わす。
のために使用できる、カレントミラーのための２つの作
動状態を表わす。
【００１６】等価回路の抵抗ｒB，ｒDM(on)，ＲA(on)，
Ｒi は温度に依存する。作動状態において例えば負荷電
流が一定の場合に温度が上昇すると測定電圧Ｕiが上昇
する。そのため負荷電流ＩLが上昇したかのように誤ら
せる。１次の近似においてＵi，ＩL，ΔＴの間の関係は
次のように表わされる： Ｕi＝（ｋ１＋ｋ２ΔＴ）*ＩL＝ｋ１*ＩL＋ｋ２*ΔＴ ＩL ただしｋ１，ｋ２は比例定数である。
Ｒi は温度に依存する。作動状態において例えば負荷電
流が一定の場合に温度が上昇すると測定電圧Ｕiが上昇
する。そのため負荷電流ＩLが上昇したかのように誤ら
せる。１次の近似においてＵi，ＩL，ΔＴの間の関係は
次のように表わされる： Ｕi＝（ｋ１＋ｋ２ΔＴ）*ＩL＝ｋ１*ＩL＋ｋ２*ΔＴ ＩL ただしｋ１，ｋ２は比例定数である。
【００１７】そのため温度変化ΔＴに関する付加的な情
報がない場合は、ただ１つのカレントミラーによるＩL
の一義的な測定は可能ではない。
報がない場合は、ただ１つのカレントミラーによるＩL
の一義的な測定は可能ではない。
【００１８】次の式は、２つのカレントミラーを有する
センサ装置を１次の近似で表わす： Ｕ１＝（ｋ１１＋ｋ１２ΔＴ）*ＩL＝ｋ１１*ＩL＋ｋ１２*ΔＴ ＩL ただしｋ１１，ｋ１２は比例定数である。
センサ装置を１次の近似で表わす： Ｕ１＝（ｋ１１＋ｋ１２ΔＴ）*ＩL＝ｋ１１*ＩL＋ｋ１２*ΔＴ ＩL ただしｋ１１，ｋ１２は比例定数である。
【００１９】 Ｕ２＝（ｋ２１＋ｋ２２ΔＴ）*ＩL＝ｋ２１*ＩL＋ｋ２２*ΔＴ ＩL ただしｋ２１，ｋ２２は比例定数である。
【００２０】
【数１】
【００２１】ｋが逆マトリクスを有する時は、求める大
きさＩLとΔＴはセンサ電圧に依存して次のように一義
的に求められる：
きさＩLとΔＴはセンサ電圧に依存して次のように一義
的に求められる：
【００２２】
【数２】
【００２３】２つのカレントミラーではなく３つのカレ
ントミラーが設けられ、測定抵抗Ｒ３を有する第３のカ
レントミラーが飽和電圧ＵCESat の測定のために使用で
きる時は、センサ装置は次の式により表わせる。
ントミラーが設けられ、測定抵抗Ｒ３を有する第３のカ
レントミラーが飽和電圧ＵCESat の測定のために使用で
きる時は、センサ装置は次の式により表わせる。
【００２４】
【数３】
【００２５】カレントミラー測定抵抗の適切な値選定に
より、比例定数ｋ１３，ｋ２３，ｋ３１，ｋ３２は無視
できて、この式はＵCESatのための１つの２次の式とＵ
CESatのための１つの測定式へ分けられる。ｋが逆マト
リクスを有する時は、求められる値ＩL，ΔＴおよびＵ
CESatはセンサ電圧に依存して次の様に一義的に与えら
れる：
より、比例定数ｋ１３，ｋ２３，ｋ３１，ｋ３２は無視
できて、この式はＵCESatのための１つの２次の式とＵ
CESatのための１つの測定式へ分けられる。ｋが逆マト
リクスを有する時は、求められる値ＩL，ΔＴおよびＵ
CESatはセンサ電圧に依存して次の様に一義的に与えら
れる：
【００２６】
【数４】
【００２７】図３に本発明による素子の、たとえば３つ
のセンサトランジスタＳＴ１..ＳＴ３と３つの測定抵抗
Ｒ１..Ｒ３を有するＩＧＢＴの一部の図面が平面図とし
て示されている。測定抵抗は一方の端子がすべて１つの
共通の主電極と、たとえばエミッタ電極Ｅと接続されて
いる。それぞれの測定抵抗の他方の端子に測定電圧Ｕ１
..Ｕ３が現われる。
のセンサトランジスタＳＴ１..ＳＴ３と３つの測定抵抗
Ｒ１..Ｒ３を有するＩＧＢＴの一部の図面が平面図とし
て示されている。測定抵抗は一方の端子がすべて１つの
共通の主電極と、たとえばエミッタ電極Ｅと接続されて
いる。それぞれの測定抵抗の他方の端子に測定電圧Ｕ１
..Ｕ３が現われる。
【００２８】抵抗Ｒ１は有利にポリシリコンから成り、
この抵抗に降下する電圧Ｕ１が負荷電流ＩL の測定のた
めに用いられる抵抗Ｒ２は有利にアルミニウムから成
り、この抵抗に降下する電圧が温度ΔＴの測定のために
用いられる。抵抗Ｒ３は有利にポリシリコンから成り、
これに降下する電圧Ｕ３が飽和電圧ＵCESat の測定のた
めに用いられる。
この抵抗に降下する電圧Ｕ１が負荷電流ＩL の測定のた
めに用いられる抵抗Ｒ２は有利にアルミニウムから成
り、この抵抗に降下する電圧が温度ΔＴの測定のために
用いられる。抵抗Ｒ３は有利にポリシリコンから成り、
これに降下する電圧Ｕ３が飽和電圧ＵCESat の測定のた
めに用いられる。
【００２９】これらの測定抵抗の適切な値選定の一例
は、測定抵抗Ｒ１とＲ２のためにはそれぞれ約１０オー
ムの抵抗値にあり、測定抵抗Ｒ３のためには約１０ｋオ
ーム以上の抵抗値にある。
は、測定抵抗Ｒ１とＲ２のためにはそれぞれ約１０オー
ムの抵抗値にあり、測定抵抗Ｒ３のためには約１０ｋオ
ーム以上の抵抗値にある。
【００３０】カレントミラーの適切な値選定により、か
つ相応の個数のトランジスタセルにより、および測定抵
抗の材料の適切な選定により、センサ装置の精度を向上
できる。多数のセルたとえば１２のセルと、小さい温度
係数−約０．１％／ｋ−を有するポリシリコンから成る
測定抵抗とを備えたカレントミラーは、ＩL の測定のた
めに用いられる。測定抵抗−約９オーム／平方−のポリ
シリコンの高い層抵抗のため、著しく小さい所要面積を
有する例えば１０ｋオームよりも大きい高い測定抵抗も
製造できる。この所要面積は、小数のセル−たとえば６
より少ないセル−のカレントミラーと共に、ＵCESat の
ためのセンサとして適している。アルミニウムはより高
いその温度係数−約０．４％／ｋ−のため温度測定用セ
ンサのための抵抗材料として使用できる。
つ相応の個数のトランジスタセルにより、および測定抵
抗の材料の適切な選定により、センサ装置の精度を向上
できる。多数のセルたとえば１２のセルと、小さい温度
係数−約０．１％／ｋ−を有するポリシリコンから成る
測定抵抗とを備えたカレントミラーは、ＩL の測定のた
めに用いられる。測定抵抗−約９オーム／平方−のポリ
シリコンの高い層抵抗のため、著しく小さい所要面積を
有する例えば１０ｋオームよりも大きい高い測定抵抗も
製造できる。この所要面積は、小数のセル−たとえば６
より少ないセル−のカレントミラーと共に、ＵCESat の
ためのセンサとして適している。アルミニウムはより高
いその温度係数−約０．４％／ｋ−のため温度測定用セ
ンサのための抵抗材料として使用できる。
【００３１】図４に本発明によるパワー半導体素子の切
欠断面が示されている。この素子は半導体基体Ｈを有
し、そのストラクチャ化表面ＳＯの上に非導電層ＯＸ１
たとえばＳｉＯ2 層が設けられている。この層はゲート
電極ＧＥも測定抵抗Ｒ１のための抵抗路も半導体基体Ｈ
から絶縁する。この抵抗路はそれぞれ２つのセルＺ１，
Ｚ２の間の１つの横の領域の中に存在する。この場合、
セルＺ１はセンサトランジスタのセルを構成し、セルＺ
２は負荷トランジスタＬＴのセルを構成する。セルはゲ
ート電極と同様にポリシリコンから成る。たとえばＳｉ
Ｏ2 から成る別の非導電性の層ＯＸ２は、２つの別個の
領域ＡＬ１とＡＳＬ２から成る金属の接触層たとえばア
ルミニウムから成る接触層をゲート電極ＧＥから分離す
る。
欠断面が示されている。この素子は半導体基体Ｈを有
し、そのストラクチャ化表面ＳＯの上に非導電層ＯＸ１
たとえばＳｉＯ2 層が設けられている。この層はゲート
電極ＧＥも測定抵抗Ｒ１のための抵抗路も半導体基体Ｈ
から絶縁する。この抵抗路はそれぞれ２つのセルＺ１，
Ｚ２の間の１つの横の領域の中に存在する。この場合、
セルＺ１はセンサトランジスタのセルを構成し、セルＺ
２は負荷トランジスタＬＴのセルを構成する。セルはゲ
ート電極と同様にポリシリコンから成る。たとえばＳｉ
Ｏ2 から成る別の非導電性の層ＯＸ２は、２つの別個の
領域ＡＬ１とＡＳＬ２から成る金属の接触層たとえばア
ルミニウムから成る接触層をゲート電極ＧＥから分離す
る。
【００３２】領域ＡＬ１は、別の酸化層の中の切欠を通
って、センサトランジスタのセルＺ１を、抵抗Ｒ１のた
めの抵抗路の第１の端部と接続する。領域ＡＬ２は主電
極のための接触層たとえばエミッタ端子Ｅのための電極
を構成する。この領域ＡＬ２は、負荷トランジスタのセ
ルＺ２を抵抗Ｒ１のための抵抗路の他方の端部と接続す
る。ゲート電極ＧＥはゲート端子Ｇと接続されている。
半導体基体Ｈの、ストラクチャ化表面ＳＯとは反対側の
表面は別の主電極たとえばコレクタ端子Ｃのための電極
と接続されている。
って、センサトランジスタのセルＺ１を、抵抗Ｒ１のた
めの抵抗路の第１の端部と接続する。領域ＡＬ２は主電
極のための接触層たとえばエミッタ端子Ｅのための電極
を構成する。この領域ＡＬ２は、負荷トランジスタのセ
ルＺ２を抵抗Ｒ１のための抵抗路の他方の端部と接続す
る。ゲート電極ＧＥはゲート端子Ｇと接続されている。
半導体基体Ｈの、ストラクチャ化表面ＳＯとは反対側の
表面は別の主電極たとえばコレクタ端子Ｃのための電極
と接続されている。
【００３３】高い値の抵抗Ｒ３は抵抗Ｒ１と同様に製造
可能であり、相違点は例えばそれぞれの抵抗路の経過す
なわち長さだけである。
可能であり、相違点は例えばそれぞれの抵抗路の経過す
なわち長さだけである。
【００３４】抵抗Ｒ１とＲ３は例えばゲート電極ＧＥと
共通に製造され、抵抗Ｒ２は領域 ＡＬ１およびＡＬ２
と共通に製造される。
共通に製造され、抵抗Ｒ２は領域 ＡＬ１およびＡＬ２
と共通に製造される。
【００３５】ポリシリコンの所期のドーピング−これは
従来の製造工程の変更を意味する−により、ポリシリコ
ンの温度係数は負の値から正の値への広い範囲において
設定可能となる。
従来の製造工程の変更を意味する−により、ポリシリコ
ンの温度係数は負の値から正の値への広い範囲において
設定可能となる。
【００３６】この種の手段はマトリクスｋの主対角要素
の影響を、副対角要素の影響よりも増加させる。理想的
な場合は副対角要素は無視可能であり上述の式は、測定
量のための独立の算出式に分けれる。そのため測定精度
が向上し、さらにセンサ信号の評価が簡単になる。
の影響を、副対角要素の影響よりも増加させる。理想的
な場合は副対角要素は無視可能であり上述の式は、測定
量のための独立の算出式に分けれる。そのため測定精度
が向上し、さらにセンサ信号の評価が簡単になる。
【００３７】値ＩL，ΔＴおよびＵCEsatの測定のために
３つよりも多いセンサトランジスタと測定抵抗を有する
センサ装置も使用できる。付加的な情報（冗長）は統計
的な測定値変動（ノイズ）の影響を低減させることによ
り測定精度を向上させ、測定電圧Ｕi の、影響量ＩL，
ＵCEsatおよびΔＴへ依存する非線形の成分の考慮を可
能にする。
３つよりも多いセンサトランジスタと測定抵抗を有する
センサ装置も使用できる。付加的な情報（冗長）は統計
的な測定値変動（ノイズ）の影響を低減させることによ
り測定精度を向上させ、測定電圧Ｕi の、影響量ＩL，
ＵCEsatおよびΔＴへ依存する非線形の成分の考慮を可
能にする。
【００３８】次の式はＰ（Ｐ≧３）個のセンサを有する
センサ装置の場合の測定電圧Ｕi と影響量ＩLおよびΔ
ＴおよびＵCEsatとの間の関係を示す。
センサ装置の場合の測定電圧Ｕi と影響量ＩLおよびΔ
ＴおよびＵCEsatとの間の関係を示す。
【００３９】
【数５】
【００４０】ＫT＊Ｋ（ＫTは転置されたマトリクスＫで
ある）が逆行列を有する時は、求める値ＩL，ΔＴおよ
びＵCEsatは次に示されている様にセンサ電圧に依存す
る。
ある）が逆行列を有する時は、求める値ＩL，ΔＴおよ
びＵCEsatは次に示されている様にセンサ電圧に依存す
る。
【００４１】
【数６】
【００４２】ただし擬逆行列Ｋ+＝（ＫT＊Ｋ）−１＊Ｋ
T。
T。
【図１】本発明による素子の簡単化された等価回路図で
ある。
ある。
【図２】飽和電圧の検出を説明する、本発明による素子
の一部の等価回路図である。
の一部の等価回路図である。
【図３】本発明による素子の一部の平面図である。
【図４】抵抗路の製造過程と両立する製造過程を説明す
る本発明による素子の切欠図である。
る本発明による素子の切欠図である。
ＬＴ 負荷トランジスタ Ｕ１，Ｕ２ 測定電圧 ＳＯ ストラクチャ化された表面 ＵCEsat 飽和電圧 ＩL 負荷電流
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｆ Ｈ 29/78 ３０１ Ｔ
Claims (9)
- 【請求項１】 負荷トランジスタ（ＬＴ）のほかに少な
くとも２つの別のトランジスタ（ＳＴ１，ＳＴ２）と少
なくとも２つの抵抗（Ｒ１，Ｒ２）がモノリシックに集
積されており、第１の別のトランジスタ（ＳＴ１）と第
１の抵抗から成る第１の直列接続体が前記の負荷トラン
ジスタ（ＬＴ）と共に第１のカレントミラーを構成し、
第１の抵抗（Ｒ１）に第１の測定電圧（Ｕ１）が現わ
れ、第２の別のトランジスタ（ＳＴ２）と第２の抵抗
（Ｒ２）から成る第２の直列接続体が前記の負荷トラン
ジスタ（ＬＴ）と共に第２のカレントミラーを構成し、
該第２の抵抗（Ｒ２）に第２の測定電圧（Ｕ２）が現わ
れることを特徴とするパワー半導体素子。 - 【請求項２】 第１の抵抗（Ｒ１）が実質的にポリシリ
コン（ＰＯＬＹ）から成り、第２の抵抗（Ｒ２）が実質
的にアルミニウム（ＡＬ）から成る、請求項１記載のパ
ワー半導体素子。 - 【請求項３】 さらに第３の別のトランジスタ（ＳＴ
３）と第３の抵抗（Ｒ３）から成る第３の直列接続体が
前記の負荷トランジスタ（ＬＴ）と第３のカレントミラ
ーを構成し、該第３の抵抗（Ｒ３）に第３の測定電圧
（Ｕ３）が現われ、第３の抵抗（Ｒ３）は実質的にポリ
シリコンから成り、少なくとも２つのオーダー分だけ第
１の抵抗（Ｒ１）よりも高オームである、請求項１又は
２記載のパワー半導体素子。 - 【請求項４】 第３の別のトランジスタ（ＳＴ３）のセ
ル数が第１の別のトランジスタ（ＳＴ１）のセル数の半
分よりも少ない、請求項３記載のパワー半導体素子。 - 【請求項５】 第１の直列接続体（ＳＴ１，Ｒ１）およ
び／または第２の直列接続体（ＳＴ２，Ｒ２）および／
または必要に応じて第３の直列接続体（ＳＴ３，Ｒ３）
が多重に設けられている、請求項１から４までのいずれ
か１項記載のパワー半導体素子。 - 【請求項６】 第１の抵抗（Ｒ１）および必要に応じて
第３の抵抗（Ｒ３）をゲート電極（ＧＥ）と共に形成
し、第２の抵抗（Ｒ２）をストラクチャ化表面（ＳＯ）
において主電極（Ｅ）のための接触層（ＡＬ）と共に形
成することを特徴とする、パワー半導体素子の製造方
法。 - 【請求項７】 負荷電流（ＩL）を半導体温度を求める
ために用いる請求項１から５までのいずれか１項記載の
パワー半導体素子の用途。 - 【請求項８】 負荷トランジスタ（ＬＴ）の負荷電流
（ＩL）を、半導体温度および飽和電圧（ＵCEsat）を求
めるために用いる請求項３又は４記載のパワー半導体素
子の使用法。 - 【請求項９】 測定精度の改善のために用いる、請求項
５記載のパワー半導体素子の使用法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4434894.0 | 1994-09-29 | ||
| DE4434894A DE4434894C2 (de) | 1994-09-29 | 1994-09-29 | Leistungshalbleiterbauelement mit monolithisch integrierter Sensoranordnung sowie seine Herstellung und Verwendung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116058A true JPH08116058A (ja) | 1996-05-07 |
Family
ID=6529561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7254020A Withdrawn JPH08116058A (ja) | 1994-09-29 | 1995-09-29 | パワー半導体素子とその製造方法および使用法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5663574A (ja) |
| EP (1) | EP0704902B1 (ja) |
| JP (1) | JPH08116058A (ja) |
| DE (2) | DE4434894C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19644193C2 (de) * | 1996-10-24 | 2001-04-19 | Bosch Gmbh Robert | Integrierte Überlastschutzeinrichtung mit Temperatursensor |
| JP3037191B2 (ja) * | 1997-04-22 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| US5942910A (en) * | 1997-08-28 | 1999-08-24 | Texas Instruments Incorporated | Method and circuit for providing accurate voltage sensing for a power transistor, or the like |
| DE10134665C1 (de) * | 2001-07-20 | 2002-09-05 | Infineon Technologies Ag | Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz |
| DE10240914B4 (de) * | 2002-09-04 | 2007-01-25 | Infineon Technologies Ag | Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung und Verfahren zur Ermittlung des Laststroms eines Lasttransistors sowie Verwendung eines Halbleiterbauelements |
| US7800171B2 (en) * | 2006-10-13 | 2010-09-21 | Infineon Technologies Austria Ag | Integrated circuit including a semiconductor device |
| US8057094B2 (en) * | 2007-11-16 | 2011-11-15 | Infineon Technologies Ag | Power semiconductor module with temperature measurement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472678A (en) * | 1981-08-10 | 1984-09-18 | Mostek Corporation | Test apparatus for circuits having a multiplex input/output terminal including a load connected to the terminal together with circuitry for monitoring the current flow through the load when inputting a signal to the terminal |
| US4931844A (en) * | 1988-03-09 | 1990-06-05 | Ixys Corporation | High power transistor with voltage, current, power, resistance, and temperature sensing capability |
| US5153696A (en) * | 1989-12-29 | 1992-10-06 | Nec Corporation | MOS FET with current sensing terminal |
| US5237262A (en) * | 1991-10-24 | 1993-08-17 | International Business Machines Corporation | Temperature compensated circuit for controlling load current |
-
1994
- 1994-09-29 DE DE4434894A patent/DE4434894C2/de not_active Expired - Fee Related
-
1995
- 1995-09-18 DE DE59510490T patent/DE59510490D1/de not_active Expired - Lifetime
- 1995-09-18 EP EP95114638A patent/EP0704902B1/de not_active Expired - Lifetime
- 1995-09-29 JP JP7254020A patent/JPH08116058A/ja not_active Withdrawn
- 1995-09-29 US US08/536,607 patent/US5663574A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0704902A1 (de) | 1996-04-03 |
| EP0704902B1 (de) | 2002-12-04 |
| US5663574A (en) | 1997-09-02 |
| DE59510490D1 (de) | 2003-01-16 |
| DE4434894C2 (de) | 1998-07-02 |
| DE4434894A1 (de) | 1996-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931844A (en) | High power transistor with voltage, current, power, resistance, and temperature sensing capability | |
| US7952333B2 (en) | Circuit and method for determining current in a load | |
| KR930010102B1 (ko) | 전류 검출 기능 부착 트랜지스터 | |
| US7872322B2 (en) | Magnetic field sensor with a hall element | |
| US6948847B2 (en) | Temperature sensor for a MOS circuit configuration | |
| US5074152A (en) | Piezoresistive transducer with low drift output voltage | |
| KR970003901B1 (ko) | 전류 검출기능을 갖는 트랜지스터 | |
| GB2071946A (en) | Temperature detecting device | |
| JP2000121472A (ja) | 静電容量式圧力センサ | |
| US20020158654A1 (en) | Apparatus and method for determining a current through a power semiconductor component | |
| US5034796A (en) | Simplified current sensing structure for MOS power devices | |
| US10558286B2 (en) | Array substrate, touch display panel, and touch display device thereof | |
| US5869878A (en) | Semiconductor device with temperature detecting diode, method of forming the device and temperature detecting method using the device | |
| EP3736864B1 (en) | Semiconductor device | |
| US20160238635A1 (en) | Offset voltage compensation | |
| US20150346037A1 (en) | Integrated temperature sensor | |
| JPH08116058A (ja) | パワー半導体素子とその製造方法および使用法 | |
| US7617723B2 (en) | Thermal type flow rate measuring apparatus having decrease in coupling capacitance between wiring portions of detection element | |
| US6140680A (en) | Integrated power semiconductor transistor with current sensing | |
| JPH0964139A (ja) | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 | |
| US5962912A (en) | Power semiconductor component with monolithically integrated precision resistor and method for the manufacture thereof | |
| US7199435B2 (en) | Semiconductor devices containing on-chip current sensor and methods for making such devices | |
| JPS626673B2 (ja) | ||
| JP3148781B2 (ja) | 半導体装置 | |
| JP3127444B2 (ja) | 電流検出機能付トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |