JP6838403B2 - 処理装置 - Google Patents
処理装置 Download PDFInfo
- Publication number
- JP6838403B2 JP6838403B2 JP2017003602A JP2017003602A JP6838403B2 JP 6838403 B2 JP6838403 B2 JP 6838403B2 JP 2017003602 A JP2017003602 A JP 2017003602A JP 2017003602 A JP2017003602 A JP 2017003602A JP 6838403 B2 JP6838403 B2 JP 6838403B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- frequency
- correction
- storage area
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Detection And Correction Of Errors (AREA)
Description
実施形態に係る処理装置について説明する前に、実施形態に係る処理装置に関連する処理装置が搭載する制御装置について説明する。
図4は、ソフトエラー訂正部932によるソフトエラー訂正処理のフローチャートである。図4に示すソフトエラー訂正処理は、予め不揮発性メモリ92に記憶されているプログラムに基づいて、主に演算部93により制御装置90の各要素と協働して実行される。図4に示す処理は、演算部93において所定の設定時間毎に実行される。
図5は、第1実施形態に係る制御装置に関連する制御装置を含む送受信モジュールのブロック図である。送受信モジュールは、実施形態に係る処理装置の一例である。
図9(a)は演算部13によるソフトエラー訂正処理及び訂正頻度変更処理のフローチャートであり、図9(b)は図9(a)に示すS102の処理のより詳細な処理を示すフローチャートである。図9(a)に示すソフトエラー訂正処理及び訂正頻度変更処理は、予め不揮発性メモリ12に記憶されているプログラムに基づいて、主に演算部13により制御装置1の各要素と協働して実行される。図9(a)に示す処理は、演算部13において所定の設定時間毎に実行される。また、図9(a)において、ソフトエラー訂正処理及び訂正頻度変更処理は一連の処理として示されるが、ソフトエラー訂正処理及び訂正頻度変更処理は別個の処理として実行されてもよい。
第1実施形態に係る制御装置は、処理部が実行する処理に応じて、ソフトエラー訂正等の誤り訂正処理を実行する訂正頻度を変更することで、処理装置の出荷後の外的な状況の変化に応じて、誤り訂正の実行頻度を変更することができる。
図12は、第2実施形態に係る処理装置に搭載される制御装置のブロック図である。第2実施形態に係る処理装置は、制御装置2が制御装置1の代わりに搭載される以外は光送受信モジュール100と同様の構成を有するので図示及び詳細な説明は省略する。
図13(a)は演算部23によるソフトエラー訂正処理及び訂正頻度変更処理のフローチャートであり、図13(b)は図13(a)に示すS202の処理のより詳細な処理を示すフローチャートである。図13(a)に示すソフトエラー訂正処理及び訂正頻度変更処理は、予め不揮発性メモリ22に記憶されているプログラムに基づいて、主に演算部23により制御装置2の各要素と協働して実行される。図13(a)に示す処理は、演算部23において所定の設定時間毎に実行される。また、図13(a)において、ソフトエラー訂正処理及び訂正頻度変更処理は一連の処理として示されるが、ソフトエラー訂正処理及び訂正頻度変更処理は別個の処理として実行されてもよい。
第2実施形態に係る制御装置は、処理部が実行する処理に応じて、ソフトエラー訂正等の誤り訂正処理を実行する訂正頻度を変更することで、処理装置の出荷後の外的な状況の変化に応じて、誤り訂正の実行頻度を変更することができる。
図16は、第3実施形態に係る処理装置に搭載される制御装置のブロック図である。第3実施形態に係る処理装置は、制御装置3が制御装置1の代わりに搭載される以外は光送受信モジュール100と同様の構成を有するので図示及び詳細な説明は省略する。
図17(a)は演算部33によるソフトエラー訂正処理及び訂正頻度変更処理のフローチャートであり、図17(b)は図17(a)に示すS302の処理のより詳細な処理を示すフローチャートである。図17(a)に示すソフトエラー訂正処理及び訂正頻度変更処理は、予め不揮発性メモリ12に記憶されているプログラムに基づいて、主に演算部13により制御装置3の各要素と協働して実行される。図17(a)に示す処理は、演算部33において所定の設定時間毎に実行される。また、図17(a)において、ソフトエラー訂正処理及び訂正頻度変更処理は一連の処理として示されるが、ソフトエラー訂正処理及び訂正頻度変更処理は別個の処理として実行されてもよい。
第3実施形態に係る制御装置は、動作状態が変化した機能モジュールと機能対となる機能モジュールがあるか否かに応じて実行頻度情報の変更方法を変更することで、実行頻度情報を機能モジュールに応じてより適切に変更することができる。
図18は、第4実施形態に係る処理装置に搭載される制御装置のブロック図である。第4実施形態に係る処理装置は、制御装置4が制御装置1の代わりに搭載される以外は光送受信モジュール100と同様の構成を有するので図示及び詳細な説明は省略する。
図21(a)は演算部43によるソフトエラー訂正処理及び訂正頻度変更処理のフローチャートであり、図21(b)は図21(a)に示すS402の処理のより詳細な処理を示すフローチャートである。図21(a)に示すソフトエラー訂正処理及び訂正頻度変更処理は、予め不揮発性メモリ42に記憶されているプログラムに基づいて、主に演算部43により制御装置4の各要素と協働して実行される。図21(a)に示す処理は、演算部43において所定の設定時間毎に実行される。また、図21(a)において、ソフトエラー訂正処理及び訂正頻度変更処理は一連の処理として示されるが、ソフトエラー訂正処理及び訂正頻度変更処理は別個の処理として実行されてもよい。
第4実施形態に係る制御装置は、光送受信モジュール100の状態に応じて、ソフトエラー訂正等の誤り訂正処理を実行する訂正頻度を変更することで、処理装置の出荷後の外的な状況の変化に応じて、誤り訂正の実行頻度を変更することができる。
制御装置1〜4は、光送受信モジュール100に搭載されるが、実施形態の制御装置は、光送受信モジュール100以外の所定の処理を実行する処理装置に搭載されてもよい。また、制御装置1〜4は、ソフトエラー訂正処理を実行するが、実施形態の制御装置は、ハード故障に起因するビットエラーを検出する構成としてもよい。また、制御装置1〜4は、不揮発性メモリに記憶されたデータを揮発性メモリに記憶されたデータに上書きすることで誤り訂正するが、実施形態の制御装置は、誤り検出訂正(error detection and correction、ECC)により誤り訂正してもよい。
11 揮発性メモリ
12、22、42 不揮発性メモリ
13、23、33、43 演算部
14、24、34、44 処理部
15 処理状態記憶部
16 ソフトエラー訂正部
17、27、37、47 訂正頻度変更部
Claims (4)
- 複数の機能に対する設定値をそれぞれ記憶する複数の記憶領域を含む記憶部と、
前記設定値のそれぞれを使用して所定の処理を実行する処理部と、
前記記憶部に記憶される前記設定値のそれぞれに誤りがあるか否かを判定し誤りがある場合それぞれの誤りを訂正する誤り訂正処理を実行する誤り訂正部と、
前記処理部が実行する処理に応じて、前記誤り訂正部が前記誤り訂正処理を実行する頻度である訂正頻度を変更する訂正頻度変更部と、を有し、
前記訂正頻度変更部は、1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が高く変更されたときに、前記訂正頻度が高く変更された記憶領域以外の他の1つの前記記憶領域に対する前記誤り訂正処理による訂正頻度を、前記訂正頻度が高く変更された記憶領域の訂正頻度よりも低くし、且つ、1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が低く変更されたときに、前記訂正頻度が低く変更された記憶領域以外の他の1つの前記記憶領域に対する前記誤り訂正処理による訂正頻度を、前記訂正頻度が低く変更された記憶領域の訂正頻度よりも高くする第1訂正頻度変更部を有する、処理装置。 - 前記訂正頻度変更部は、
1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が高く変更されたときに、前記訂正頻度が高く変更された記憶領域以外の他の複数の前記記憶領域の少なくとも一部に対する前記誤り訂正処理を所定の頻度分だけ一律に低くし、且つ、1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が低く変更されたときに、前記訂正頻度が低く変更された記憶領域以外の他の複数の前記記憶領域の少なくとも一部に対する前記誤り訂正処理を所定の頻度分だけ一律に高くする第2訂正頻度変更部と、
前記1つの設定値を使用する第1処理を実行するときに処理を停止する第2処理に使用される設定値があるときに、前記第1訂正頻度変更部による訂正頻度変更処理を実行させ、前記第2処理に使用される設定値がないときに、前記第2訂正頻度変更部による訂正頻度変更処理を実行させる機能対判定部と、
を更に有する、請求項1に記載の処理装置。 - 複数の機能に対する設定値をそれぞれ記憶する複数の記憶領域を含む記憶部と、
前記設定値のそれぞれを使用して所定の処理を実行する処理部と、
前記記憶部に記憶される前記設定値のそれぞれに誤りがあるか否かを判定し誤りがある場合それぞれの誤りを訂正する誤り訂正処理を実行する誤り訂正部と、
前記処理部が実行する処理に応じて、前記誤り訂正部が前記誤り訂正処理を実行する頻度である訂正頻度を変更する訂正頻度変更部と、を有し、
前記訂正頻度変更部は、1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が高く変更されたときに、前記訂正頻度が高く変更された記憶領域以外の他の複数の前記記憶領域の少なくとも一部に対する前記誤り訂正処理を所定の頻度分だけ一律に低くし、且つ、1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が低く変更されたときに、前記訂正頻度が低く変更された記憶領域以外の他の複数の前記記憶領域の少なくとも一部に対する前記誤り訂正処理を所定の頻度分だけ一律に高くする第2訂正頻度変更部を有する、処理装置。 - 前記訂正頻度変更部は、
1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が高く変更されたときに、前記訂正頻度が高く変更された記憶領域以外の他の1つの前記記憶領域に対する前記誤り訂正処理による訂正頻度を、前記訂正頻度が高く変更された記憶領域の訂正頻度よりも低くし、且つ、1つの前記設定値を記憶する記憶領域に対する前記誤り訂正部による訂正頻度が低く変更されたときに、前記訂正頻度が低く変更された記憶領域以外の他の1つの前記記憶領域に対する前記誤り訂正処理による訂正頻度を、前記訂正頻度が低く変更された記憶領域の訂正頻度よりも高くする第1訂正頻度変更部と、
前記1つの設定値を使用する第1処理を実行するときに処理を停止する第2処理に使用される設定値があるときに、前記第1訂正頻度変更部による訂正頻度変更処理を実行させ、前記第2処理に使用される設定値がないときに、前記第2訂正頻度変更部による訂正頻度変更処理を実行させる機能対判定部と、
を更に有する、請求項3に記載の処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017003602A JP6838403B2 (ja) | 2017-01-12 | 2017-01-12 | 処理装置 |
US15/868,048 US10474531B2 (en) | 2017-01-12 | 2018-01-11 | Processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017003602A JP6838403B2 (ja) | 2017-01-12 | 2017-01-12 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018112939A JP2018112939A (ja) | 2018-07-19 |
JP6838403B2 true JP6838403B2 (ja) | 2021-03-03 |
Family
ID=62783346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003602A Active JP6838403B2 (ja) | 2017-01-12 | 2017-01-12 | 処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10474531B2 (ja) |
JP (1) | JP6838403B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7350488B2 (ja) * | 2019-01-30 | 2023-09-26 | ラピスセミコンダクタ株式会社 | 周辺装置制御システム、および周辺装置制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3123855B2 (ja) | 1993-05-17 | 2001-01-15 | 甲府日本電気株式会社 | メモリ装置のパトロール制御回路 |
JP2002091834A (ja) | 2000-09-19 | 2002-03-29 | Nissan Motor Co Ltd | Rom診断装置 |
JP4042466B2 (ja) | 2002-05-01 | 2008-02-06 | 株式会社デンソー | メモリ診断装置及び制御装置 |
US7100004B2 (en) * | 2004-04-06 | 2006-08-29 | International Business Machines Corporation | Method for scrubbing regions in central storage |
US7533322B2 (en) | 2005-11-03 | 2009-05-12 | Gm Global Technology Operations, Inc. | Method and system for performing function-specific memory checks within a vehicle-based control system |
US9454451B2 (en) * | 2013-02-11 | 2016-09-27 | Arm Limited | Apparatus and method for performing data scrubbing on a memory device |
-
2017
- 2017-01-12 JP JP2017003602A patent/JP6838403B2/ja active Active
-
2018
- 2018-01-11 US US15/868,048 patent/US10474531B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018112939A (ja) | 2018-07-19 |
US10474531B2 (en) | 2019-11-12 |
US20180196714A1 (en) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6054010B2 (ja) | データ判定装置、データ判定方法及びプログラム | |
JP6728158B2 (ja) | タイヤ状態検出装置 | |
CN102377102A (zh) | 激光振荡器控制装置 | |
TWI578162B (zh) | 發送指令給串接顯示器的方法 | |
JP2011123545A (ja) | 比較冗長型情報処理装置 | |
KR101722517B1 (ko) | 마이크로컨트롤러 및 실행 유닛의 작동 방법과 마이크로컨트롤러 및 실행 유닛 | |
JP6838403B2 (ja) | 処理装置 | |
KR100778114B1 (ko) | 통신에러를 개선하기 위한 통신방법 및 그 통신방법이적용된 전자장치 | |
JP2015103186A (ja) | プログラマブルコントローラ | |
US20210006570A1 (en) | Intrusion detection device, intrusion detection method, and computer readable medium | |
US9925935B2 (en) | In-vehicle communication system and in-vehicle communication method | |
US11169301B2 (en) | Determination device, multiple optical-axis photoelectric sensor, determination device control method, information processing program, and recording medium | |
CN108984199B (zh) | 应用功能更新方法、更新装置及电子设备 | |
US10880151B2 (en) | Notification control device, notification control system, notification control method, and storage medium | |
US9619310B2 (en) | High speed data transmission methods and systems upon error detection | |
JP5689838B2 (ja) | 通信システム | |
CN109756472A (zh) | 用于监测连接对象的至少一个活动的方法和设备 | |
JP5376990B2 (ja) | 中継装置および中継装置の中継方法 | |
US9128839B2 (en) | Numerical control system having removable filter circuit | |
KR102104967B1 (ko) | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 | |
KR20150007732A (ko) | 와치독 시스템 및 와치독 제어 방법 | |
JP2018196021A (ja) | 障害管理装置、障害管理システム及び処理方法 | |
WO2023012898A1 (ja) | 情報処理システム、情報処理装置、及び情報処理方法 | |
JP2009302672A (ja) | データスキュー自動補正システム | |
KR20170106797A (ko) | 펌웨어 다중 다운로드가 가능한 plc 모듈과 이를 포함하는 plc 시스템 및 이를 이용한 plc 시스템의 펌웨어 다중 다운로드 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6838403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |