JP7350488B2 - 周辺装置制御システム、および周辺装置制御方法 - Google Patents
周辺装置制御システム、および周辺装置制御方法 Download PDFInfo
- Publication number
- JP7350488B2 JP7350488B2 JP2019014475A JP2019014475A JP7350488B2 JP 7350488 B2 JP7350488 B2 JP 7350488B2 JP 2019014475 A JP2019014475 A JP 2019014475A JP 2019014475 A JP2019014475 A JP 2019014475A JP 7350488 B2 JP7350488 B2 JP 7350488B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- device control
- aggregate value
- registers
- divided areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Description
図1および図2を参照して、本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法について説明する。
図3を参照して、本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法について説明する。本実施の形態に係る周辺装置制御システム1Aは、周辺装置制御IC10A、MCU50および周辺装置70-1、70-2、・・・、70-mを含んで構成されている。本実施の形態は、上記実施の形態と比較して、周辺装置制御IC10Aが複数の管理ブロックを備えている点が異なる。その他の点については上記実施の形態と同様なので、同様の構成には同じ符号を付して詳細な説明を省略する。
10、10A 周辺装置制御IC
12、12-1、12-2、12-m 管理ブロック
14、14-1、14-2、14-m 集約値生成部
16、16-1、16-2、16-(n-1)、16-n レジスタ
50 MCU
70、70-1、70-2、70-m 周辺装置
100 周辺装置制御IC
Claims (4)
- 制御対象の各々に付随して設けられ前記制御対象の各々の動作に関する情報を記憶する複数のレジスタを含む1つ以上の管理ブロックと、前記管理ブロックに含まれる複数のレジスタの値に対して予め定められた処理を行い、前記複数のレジスタの値を集約した値であって、外部の制御装置によってリフレッシュおよび更新がなされる集約値を生成する第1の生成部と、を含み、前記複数のレジスタは複数の分割領域に分割され、前記複数の分割領域の各々は、前記複数のレジスタのうちの少なくとも1つを含み、前記第1の生成部は、前記複数の分割領域の各々について別個に前記集約値を生成する複数の集約値生成部を有し、前記複数の分割領域の各々には前記リフレッシュの優先順位が付与され、前記複数の分割領域の各々について生成された前記集約値は、前記優先順位に応じた回数でリフレッシュされる半導体装置と、
前記半導体装置の各々に対応して設けられ前記半導体装置の制御を受ける1つ以上の制御対象と、
前記半導体装置の第1の生成部にアクセスして前記集約値のリフレッシュおよび更新を行う制御装置と、を含む
周辺装置制御システム。 - 前記制御装置は、従前の集約値を記憶する記憶部を備えるとともに前記第1の生成部から定期的に前記集約値を取得し、取得した前記集約値が前記記憶部に記憶された集約値と異なる場合に前記半導体装置の異常を検知する検知部を備える
請求項1に記載の周辺装置制御システム。 - 前記制御装置は、前記第1の生成部と同じ機能を有する生成部であって、前記複数のレジスタを更新する場合に更新後の前記複数のレジスタの値を用いて集約値を生成する第3の生成部と、
前記第1の生成部から受け取った前記複数のレジスタの更新に伴い前記第1の生成部が生成した集約値と、前記第3の生成部で生成した集約値とを照合して前記半導体装置の異常を判定する判定部をさらに備える
請求項1または請求項2に記載の周辺装置制御システム。 - 制御対象の各々に付随して設けられ前記制御対象の各々の動作に関する情報を記憶する複数のレジスタを含む1つ以上の管理ブロックを設け、
前記管理ブロックに含まれる複数のレジスタの値に対して予め定められた処理を行い、前記複数のレジスタの値を集約した値であって、外部の制御装置によってリフレッシュおよび更新がなされる集約値を生成し、
前記複数のレジスタは複数の分割領域に分割され、前記複数の分割領域の各々は、前記複数のレジスタのうちの少なくとも1つを含み、
前記複数の分割領域の各々について別個に前記集約値を生成し、
前記複数の分割領域の各々には前記リフレッシュの優先順位が付与され、
前記複数の分割領域の各々について生成された前記集約値は、前記優先順位に応じた回数でリフレッシュされる
周辺装置制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014475A JP7350488B2 (ja) | 2019-01-30 | 2019-01-30 | 周辺装置制御システム、および周辺装置制御方法 |
CN201911348187.3A CN111506525A (zh) | 2019-01-30 | 2019-12-24 | 半导体装置、周边装置控制系统、以及周边装置控制方法 |
US16/730,523 US11151059B2 (en) | 2019-01-30 | 2019-12-30 | Semiconductor device, peripheral device control system, and peripheral device control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014475A JP7350488B2 (ja) | 2019-01-30 | 2019-01-30 | 周辺装置制御システム、および周辺装置制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020123137A JP2020123137A (ja) | 2020-08-13 |
JP7350488B2 true JP7350488B2 (ja) | 2023-09-26 |
Family
ID=71732549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019014475A Active JP7350488B2 (ja) | 2019-01-30 | 2019-01-30 | 周辺装置制御システム、および周辺装置制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11151059B2 (ja) |
JP (1) | JP7350488B2 (ja) |
CN (1) | CN111506525A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006004377A (ja) | 2004-06-21 | 2006-01-05 | Fujitsu Ten Ltd | データ処理装置およびデータ処理方法 |
JP2008003940A (ja) | 2006-06-23 | 2008-01-10 | Toshiba Corp | 保護制御装置、保護制御方法及び保護制御プログラム |
JP2017199052A (ja) | 2016-04-25 | 2017-11-02 | アズビル株式会社 | レジスタ異常検出装置 |
US20180121282A1 (en) | 2016-10-27 | 2018-05-03 | Nxp Usa, Inc. | Register error detection system |
JP2018112939A (ja) | 2017-01-12 | 2018-07-19 | 富士通オプティカルコンポーネンツ株式会社 | 処理装置 |
US20190018731A1 (en) | 2017-07-11 | 2019-01-17 | Nxp B.V. | Integrated circuit fault detection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1040177A (ja) * | 1996-07-19 | 1998-02-13 | Nippon Denki Ido Tsushin Kk | プログラムチェック方式 |
US6052522A (en) * | 1997-10-30 | 2000-04-18 | Infineon Technologies North America Corporation | Method and apparatus for extracting data stored in concatenated registers |
US6941435B2 (en) * | 2003-01-21 | 2005-09-06 | International Business Machines Corporation | Integrated circuit having register configuration sets |
US8036245B2 (en) * | 2008-06-30 | 2011-10-11 | ST-Ericsson S.A. | System and method for packet based communications and arrangement therefor |
US9384128B2 (en) * | 2014-04-18 | 2016-07-05 | SanDisk Technologies, Inc. | Multi-level redundancy code for non-volatile memory controller |
JP6433191B2 (ja) * | 2014-08-18 | 2018-12-05 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
US10656992B2 (en) * | 2014-10-22 | 2020-05-19 | Cavium International | Apparatus and a method of detecting errors on registers |
US10001999B2 (en) * | 2015-03-13 | 2018-06-19 | Cavium, Inc. | System and method for configuring a plurality of registers with soft error detection and low wiring complexity |
US9639418B2 (en) * | 2015-09-01 | 2017-05-02 | International Business Machines Corporation | Parity protection of a register |
JP2018128771A (ja) | 2017-02-07 | 2018-08-16 | 株式会社デンソー | 電子制御装置 |
-
2019
- 2019-01-30 JP JP2019014475A patent/JP7350488B2/ja active Active
- 2019-12-24 CN CN201911348187.3A patent/CN111506525A/zh active Pending
- 2019-12-30 US US16/730,523 patent/US11151059B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006004377A (ja) | 2004-06-21 | 2006-01-05 | Fujitsu Ten Ltd | データ処理装置およびデータ処理方法 |
JP2008003940A (ja) | 2006-06-23 | 2008-01-10 | Toshiba Corp | 保護制御装置、保護制御方法及び保護制御プログラム |
JP2017199052A (ja) | 2016-04-25 | 2017-11-02 | アズビル株式会社 | レジスタ異常検出装置 |
US20180121282A1 (en) | 2016-10-27 | 2018-05-03 | Nxp Usa, Inc. | Register error detection system |
JP2018112939A (ja) | 2017-01-12 | 2018-07-19 | 富士通オプティカルコンポーネンツ株式会社 | 処理装置 |
US20190018731A1 (en) | 2017-07-11 | 2019-01-17 | Nxp B.V. | Integrated circuit fault detection |
Also Published As
Publication number | Publication date |
---|---|
CN111506525A (zh) | 2020-08-07 |
US11151059B2 (en) | 2021-10-19 |
JP2020123137A (ja) | 2020-08-13 |
US20200242053A1 (en) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7328365B2 (en) | System and method for providing error check and correction in memory systems | |
US8365031B2 (en) | Soft error correction method, memory control apparatus and memory system | |
US8589763B2 (en) | Cache memory system | |
US5701313A (en) | Method and apparatus for removing soft errors from a memory | |
US10606696B2 (en) | Internally-generated data storage in spare memory locations | |
TWI655574B (zh) | Memory system and processor system | |
JP2009289170A (ja) | データ処理装置、メモリコントローラ及びそのアクセス制御方法 | |
JP2016167669A (ja) | プログラマブル論理回路装置及びそのエラー検出方法 | |
US6681299B1 (en) | Cache-tag control method in information processing apparatus having cache, with error checking mechanism in cache tag, and information processing apparatus using this control method | |
US20180314626A1 (en) | Storage device, control method and access system | |
JP7350488B2 (ja) | 周辺装置制御システム、および周辺装置制御方法 | |
KR101478907B1 (ko) | 신호 처리 회로 및 이를 사용한 시험 장치 | |
US20200201559A1 (en) | Semiconductor device, memory controller, and memory accessing method | |
JP7379932B2 (ja) | 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム | |
CN106201336B (zh) | 具有回写缓存器的设备及其相关方法 | |
JPS63187500A (ja) | 半導体記憶装置 | |
US11088711B2 (en) | Memory apparatus and data accessing method thereof | |
US10599364B2 (en) | Command processing method and storage controller | |
JP3123855B2 (ja) | メモリ装置のパトロール制御回路 | |
JPH0520215A (ja) | 情報処理装置 | |
JPH054266U (ja) | メモリ装置 | |
JP2004005304A (ja) | システムlsi制御装置 | |
JPH04318628A (ja) | 中央演算処理装置 | |
JPH05210597A (ja) | 記憶装置のパトロール回路 | |
JPS61110247A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7350488 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |