JP7350488B2 - 周辺装置制御システム、および周辺装置制御方法 - Google Patents

周辺装置制御システム、および周辺装置制御方法 Download PDF

Info

Publication number
JP7350488B2
JP7350488B2 JP2019014475A JP2019014475A JP7350488B2 JP 7350488 B2 JP7350488 B2 JP 7350488B2 JP 2019014475 A JP2019014475 A JP 2019014475A JP 2019014475 A JP2019014475 A JP 2019014475A JP 7350488 B2 JP7350488 B2 JP 7350488B2
Authority
JP
Japan
Prior art keywords
peripheral device
device control
aggregate value
registers
divided areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019014475A
Other languages
English (en)
Other versions
JP2020123137A (ja
Inventor
祐基 今任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019014475A priority Critical patent/JP7350488B2/ja
Priority to CN201911348187.3A priority patent/CN111506525A/zh
Priority to US16/730,523 priority patent/US11151059B2/en
Publication of JP2020123137A publication Critical patent/JP2020123137A/ja
Application granted granted Critical
Publication of JP7350488B2 publication Critical patent/JP7350488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Detection And Correction Of Errors (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Description

本発明は、半導体装置、周辺装置制御システム、および周辺装置制御方法、特に周辺装置の制御レジスタのリフレッシュ動作にともなう処理量の増大に対応した半導体装置、周辺装置制御システム、および周辺装置制御方法に関する。
今日、MCU(Micro Controller Unit)を搭載した機器が増加傾向にある。そのような趨勢下、MCUから制御を受ける外部機器、例えばセンサやディスプレイコントローラ、画像補正用チップ(以下、「周辺装置」)などを制御するLSI(Large Scale Integrated Circuit)(以下、「周辺装置制御IC」)も同時に増え、MCUと周辺装置制御IC、および各周辺装置が一体化されたシステムを構成している。そのようなシステムにおいては、周辺装置制御ICを介した各周辺装置の制御をMCUが一手に行う。
ここで問題となるのが、各周辺装置の設定である。各周辺装置の設定は各周辺装置に対応する周辺装置制御IC内のレジスタに記憶されるのが一般的である。そして、ノイズなどによる誤動作で当該レジスタが書き変わることがあるため、通常当該レジスタに対して定期的なリフレッシュを行い、全レジスタを上書きして各周辺装置の設定を最新の状態に保っている。「リフレッシュ」とは、一般的にはセンサなどの各周辺装置の制御、管理を行うMCUなどが、当該周辺装置に対応する周辺装置制御ICの制御を行う際に、設定したレジスタを定期的に確認し、上書きを行う機能をいう。
特許文献1には、上記リフレッシュに関連して、イベントの発生に応じて不揮発性メモリに記憶されているデータに基づき負荷の駆動を制御するため演算処理を行い、その処理結果である制御データをデータレジスタに格納するマイクロコンピュータと、制御データに基づいて負荷を駆動する駆動ICとを備え、駆動ICは、マイクロコンピュータと通信を行う通信部と、この通信部を介してマイクロコンピュータにより制御データの書込みが行われる制御レジスタと、この制御レジスタに格納されているデータをリフレッシュするためのトリガ信号を一定周期で発生させるリフレッシュタイマとを備え、トリガ信号が発生すると、マイクロコンピュータに割込み信号を出力し、マイクロコンピュータは、割込み信号が入力されると、リフレッシュ対象となる制御データについて再度演算処理を行い、その処理結果である制御データを前記駆動ICの制御レジスタに上書きすることでリフレッシュ動作を行う電子制御装置が開示されている。
特開2018-128771号公報
ところで、各周辺装置、特にディスプレイコントローラや画像補正用チップなどは、近年機能が増加し、その結果設定も増えてきている。そのため、リフレッシュ処理に伴うアクセス回数の増加に起因してMCUにおけるソフトウエアの負担も増え、レジスタへの書き込みやレジスタからの読み出しが頻繁に繰り返される。このためレジスタが破損する可能性も上昇する。さらに、リフレッシュにかかる時間が長くなればなるほど、破損した後の修復までの時間が長くなるという問題もある。つまり、周辺装置の増加や周辺装置の高機能化により、リフレッシュに割かれる時間が増大するという問題があり、またリフレッシュ処理に多大なソフトウエア容量が必要となるため、その他のソフトウエア処理に少なからぬ影響を及ぼすという問題があった。従って、多数の周辺装置の制御に伴うリフレッシュ処理におけるソフトウエア処理の軽減、およびアクセス時間の削減が求められている。
特許文献1でもリフレッシュ動作によるマイクロコンピュータの処理負荷を問題としているが、割り込み処理によって本問題を解決しようとするものであり、レジスタ自体の構成を検討したものではない。
本発明は、上述した課題を解決するためになされたものであり、マイクロコンピュータが管理すべき対象装置が増加した場合でも、該マイクロコンピュータの処理負担の増大や関連する装置への負荷の増大が抑制される半導体装置、周辺装置制御システム、および周辺装置制御方法を提供することを目的とする。
本発明に係る半導体装置は、制御対象の各々に付随して設けられ前記制御対象の各々の動作に関する情報を記憶する複数のレジスタを含む1つ以上の管理ブロックと、前記管理ブロックに含まれる複数のレジスタの値に対して予め定められた処理を行い、前記複数のレジスタの値を集約した値であって、外部の制御装置によってリフレッシュおよび更新がなされる集約値を生成する第1の生成部と、を含むものである。
本発明に係る周辺装置制御システムは、上記の半導体装置と、前記半導体装置の各々に対応して設けられ前記半導体装置の制御を受ける1つ以上の制御対象と、前記半導体装置の第1の生成部にアクセスして前記集約値のリフレッシュおよび更新を行う制御装置と、を含むものである。
本発明に係る周辺装置制御方法は、制御対象の各々に付随して設けられ前記制御対象の各々の動作に関する情報を記憶する複数のレジスタを含む1つ以上の管理ブロックを設け、前記管理ブロックに含まれる複数のレジスタの値に対して予め定められた処理を行い、前記複数のレジスタの値を集約した値であって、外部の制御装置によってリフレッシュおよび更新がなされる集約値を生成するものである。
本発明によれば、マイクロコンピュータが管理すべき対象装置が増加した場合でも、該マイクロコンピュータの処理負担の増大や関連する装置への負荷の増大が抑制される半導体装置、周辺装置制御システム、および周辺装置制御方法を提供することが可能となる。
第1の実施の形態に係る周辺装置制御IC、および周辺装置制御システムを示すブロック図である。 第1の実施の形態に係る周辺装置制御処理の流れを示すタイムチャートである。 第2の実施の形態に係る周辺装置制御IC、および周辺装置制御システムを示すブロック図である。 比較例に係る周辺装置制御IC、および周辺装置制御システムを示すブロック図である。
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。以下の実施の形態では本発明に係る半導体装置として周辺装置制御ICを例示して説明する。
[第1の実施の形態]
図1および図2を参照して、本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法について説明する。
図1は、本実施の形態に係る周辺装置制御システム1を示している。図1に示すように、周辺装置制御システム1は、本発明に係る半導体装置としての周辺装置制御IC10、MCU50、および周辺装置70を含んで構成されている。なお、周辺装置70、MCU50は、各々本発明に係る「制御対象」、「制御装置」の一例である。
MCU50は、周辺装置制御IC10および周辺装置70の制御も含めたシステム全体の制御を行っている。MCU50は、例えばナビゲーションシステム等の車載機器に搭載され、関連する周辺装置の全体を統括制御している。MCU50に相当する機能はSOC(System On a Chip)の一部として実現される場合もある。
周辺装置70は、上述したように例えば各種センサやディスプレイコントローラ、画像補正用チップ等の周辺装置制御システム1において制御対象となる特定の機能を有する部位である。
周辺装置制御IC10は、周辺装置70に対応した管理ブロック12を備えている。管理ブロック12は、図1に示すように複数(本実施の形態ではn個の場合を例示している)のレジスタ16-1、16-2、・・・、16-(n-1)、16-n(以下、総称する場合は「レジスタ16」)、および集約値生成部14を含んで構成されている。レジスタ16は、周辺装置70の現在の状態、設定、異常の有無等の動作に関する情報(以下、「動作情報」)を記憶する記憶手段(メモリ)である。レジスタ16のサイズは特に限定されないが、本実施の形態では一例として16ビットとしている。
図1に示すように、本実施の形態では、周辺装置制御IC10の内部の各レジスタ16が管理ブロック12によってまとめて管理されている。すなわち、各レジスタ16の個別の値(動作情報を示す数値)には予め定められた演算が施され、「集約値」として圧縮される。このことによって各レジスタ16の値は集約値というよりサイズの小さい値に集約され、MCU50がレジスタ16にアクセスする場合は集約値生成部14にアクセスしてこの集約値に対する処理を施す。管理ブロック12における管理の詳細については後述する。管理ブロック12は、例えば周辺装置70の機能ごとに分割して設けてもよいし、周辺装置制御システム1内に、例えば2つのディスプレイが設けられているような場合にはディスプレイごとに分割して設けてもよい。
ここで、図4を参照して、比較例に係る周辺装置制御IC100および周辺装置制御IC100を含んだ比較例に係る周辺装置制御システムついて説明する。比較例に係る周辺装置制御システムも周辺装置制御IC100以外に、MCU50、および周辺装置70を含んで構成されている。
図4に示すように、比較例に係る周辺装置制御システムでは、周辺装置制御IC100の内部のレジスタ16-1、16-2、・・・、16-(n-1)、16-nが独立している(本実施の形態のようにまとめて管理されていない)。レジスタ16は必要な動作情報の数等に応じて、例えば数1000程度設けられ、各動作情報には当該レジスタを構成する記憶手段のアドレスが付与されている。MCU50は当該アドレスを指定してレジスタ16にアクセスする。すなわち、アドレスを指定して、レジスタ16の動作情報のリフレッシュ、更新等を行い、またレジスタ16に記憶された動作情報を読み込む。そして、比較例に係る周辺装置制御システムでは、MCU50がレジスタ16の個数分だけ例えばリフレッシュ処理を実行する。そのため、MCU50は頻繁なリフレッシュ動作を行う必要があり、このことが例えばMCU50のソフトウエア上の負担となり、あるいはレジスタ16の劣化につながるという問題を発生させている。
なお、「リフレッシュ」という語は異なる意味で用いられる場合があるが、本実施の形態では、書き込んでその後書き込んだものを読み出すこと、あるいはこれにチェック(照合)を行うことを付加した処理を行うことと定義する。また、本実施の形態でいう「チェック」とは、現在読み込んだレジスタ16の値と、従前(例えば直近)に読み込んだレジスタ16との値を比較し、その異同の有無を検出することをいう。
上記比較例に係る周辺装置制御システムに対して、本実施の形態に係る周辺装置制御システム1の周辺装置制御IC10では、周辺装置制御IC10の内部において、一定数のレジスタ16を管理ブロック12としてまとめて管理し、各レジスタ16の値を例えば16ビット長のデータとして大幅に削減している。このことにより、リフレッシュ、更新等の動作におけるMCU50からの読み出し回数の削減、およびそのことによるMCU50におけるソフトウエア処理の負担を軽減させることが可能となった。また、このことによりMCU50がソフトウエア的な隘路によって例えばフリーズ動作となる可能性を低下させることができ、さらに周辺装置制御IC10、あるいは周辺装置70の状態異常を読み出す速度も上がるため、効率の良いシステムが実現される。
次に、管理ブロック12における処理についてより詳細に説明する。管理ブロック12に設けられた集約値生成部14は、レジスタ16-1~16-nの値に対して予め定められた演算処理を行い、各レジスタ16の値が反映された簡略的な値(集約された値)を生成する。例えばレジスタ16の各々が16ビットであるとすると、n×16ビットの値が16ビットに集約され(簡略化され)、MCU50がアクセスすべきデータ量が1/nに削減される。
集約値生成部14における演算方法は、各レジスタ16の値を用いて1つの値が生成できればよいので特に限定されないが、本実施の形態ではCRC(Cyclic Redundancy Check:巡回冗長検査)・チェックサムを用いている。CRCとは誤り検出符号の一種であり、主にデータ伝送などに伴う偶発的な誤りの検出に用いられている。送信側は定められた生成多項式で除算した余りを検査データとして付加して送信し、受信側で同じ生成多項式を使用してデータを除算し、その余りを比較照合することによって受信データの誤り・破損を検出する。CRCは生成多項式に応じて生成される検査データのビット長(4ビット、16ビット、32ビット等)が異なる。本実施の形態ではこの検査データを集約値としている。上述したように、本実施の形態では集約値のビット長を一例として16ビットとしている。
集約値生成部14では、集約値の生成を予め定められたタイミングで行い、生成された集約値を記憶部(図示せず)に保持している。集約値生成部14で集約値を生成するタイミングに特に制限はないが、例えば予め定められた周期で定期的に生成するようにしてもよい。あるいは、MCU50からアクセスされて設定が更新されたタイミングとしてもよい。
集約値生成部14における集約値の生成はレジスタ16-1から16-nのすべてについて一括して行ってもよいし、レジスタ16-1から16-nの記憶領域を複数に分割して(以下、「分割領域」)各々の分割領域ごとに行ってもよい。この場合、分割領域の指定はアドレスの範囲の指定によって行う。レジスタ16の記憶領域を複数の分割領域に分割することによって、分割領域ごとに処理を異ならせることもできる。例えばレジスタ16の内容の重要度等に応じて複数の分割領域をグレード分けし、より重要度の高い分割領域ではリフレッシュ処理の回数を多くし、より重要度の低い分割領域ではリフレッシュ処理の回数を少なくする等の構成が可能となる。このような構成によればレジスタ16を一律にリフレッシュする場合と比較して、より効率的なリフレッシュが可能となる。なお、分割領域は必ずしも固定する必要はなく、周辺装置70の動作条件等に応じて変化させてもよい。
次に、周辺装置制御システム1における監視機能について説明する。まず、周辺装置制御IC10における自己監視機能は以下のように動作する。すなわち、集約値生成部14は今回生成した集約値と、従前(例えば直近)に生成された集約値とを比較することによって自己監視することができる。つまり、MCU50からのアクセスが無い状態で集約値が変化したことを検出した場合には管理ブロック12でエラーが発生したものとみなし、例えばMCU50に報知する。本構成によればMCU50による周辺装置制御IC10の監視負担を軽減することができる。
一方、MCU50は、以下のようにして周辺装置制御IC10の異常を検出することができる。すなわちMCU50は周辺装置制御IC10から集約値を読み出すことにより、周辺装置制御IC10内のレジスタ16の値の異常の有無を判断する。エラーの出力は内部レジスタに各ブロックの値と、すべてのエラーの論理和を保持し、1回の読出しで、エラーの確認が可能となる。本異常の検出は定期的に行ってもよいし、レジスタ16の値の更新時等の特定のイベントに付随して行ってもよい。
さらに、MCU50は、周辺装置制御IC10の更新時に異常を検出することができる。すなわち、この場合例えばMCU50は集約値生成部14における生成手段と同じ生成手段を保有している。そしてMCU50が周辺装置制御IC10の再設定を行う場合には、周辺装置制御IC10のレジスタ16の値の更新を行うとともに、該更新の値に対して自身が保有する生成手段でも生成処理を行う。そして、周辺装置制御IC10の更新を行った後、集約値生成部14から読み出した集約値と、自身で生成した集約値とを比較し、それらが異なっていた場合には周辺装置制御システム1に異常があると判断することができる。MCU50による監視のタイミングは、周辺装置制御IC10の更新時以外にも、例えば予め定められた周期ごととしてもよい。
次に、図2を参照して、本実施の形態に係る周辺装置制御システム1において実行される周辺装置制御処理について説明する。図2は周辺装置制御処理について周辺装置制御IC10およびMCU50における処理と、両者の間での信号の送受信を時系列で示している。
図2(a)は、MCU50の側から周辺装置制御IC10の異常を検出する処理を示している。図2(a)に示すように、MCU50は時刻t1において、以前周辺装置制御IC10から取得した集約値を保持している。時刻t2において周辺装置制御IC10は集約値を生成する。この集約値の生成は例えば定期的に行っている生成の一部である。時刻t3においてMCU50が周辺装置制御IC10に対して、集約値の送信要求を行う。送信要求を受信した周辺装置制御IC10は時刻t4に集約値を送信し、MCU50が時刻t5に受信する。MCU50は時刻t7で受信した集約値と、時刻t1で保持されている集約値とを比較照合した結果、両者は一致しているので、周辺装置制御IC10に異常が発生していないと判断する。
一方、時刻t6に周辺装置制御IC10が集約値を生成しているが、時刻t8でレジスタ16に故障が発生し、レジスタ16の値が変化している。時刻t9にMCU50が周辺装置制御IC10に集約値の送信要求を行い、周辺装置制御IC10は時刻t10に集約値を送信する。MCU50は時刻t11に集約値を受信し、時刻t12で受信した集約値と時刻t5で受信した集約値とを比較する。その結果両者が異なっているので、MCU50は周辺装置制御IC10に異常が発生したと判断する。
図2(b)は、周辺装置制御IC10に故障が発生した場合、周辺装置制御IC10がMCU50に対し能動的に報知する形態である。時刻t20において、周辺装置制御IC10は集約値を生成し、生成した値を記憶部(図示せず)に記憶させて保持する。時刻21で周辺装置制御IC10は生成した集約値を以前に生成され保持されていた集約値とを比較照合し、両者が一致しているので異常なしと判断する。
ところが、時刻t22において周辺装置制御IC10に故障が発生し、レジスタ16の値が変化している。時刻t23において周辺装置制御IC10は定期的な動作の一環として集約値を生成し、保持する。時刻t24において周辺装置制御IC10は生成された集約値と時刻t20で保持された集約値とを比較し、両者が異なっているので周辺装置制御IC10は自身に異常が発生していることを検出する。周辺装置制御IC10は当該異常を時刻t25においてMCU50に報知する。なお、図2(b)の処理は、前述したような、周辺装置制御IC10の自己監視機能における処理に相当する。
図2(c)はMCU50が周辺装置制御IC10に対してレジスタ16の更新を指示した場合の処理である。時刻t30でMCU50は更新すべきレジスタ16の値を生成し、時刻t31でMCU50は更新すべきレジスタの値を用いて集約値を生成する。その後時刻t32でMCU50は周辺装置制御IC10にレジスタ16の更新を指示する。更新の指示を受信した周辺装置制御IC10は時刻t33でレジスタ16の値を更新するとともに、時刻t34で集約値を生成する。そして、周辺装置制御IC10は時刻t35で集約値をMCU50に送信し、MCU50は時刻t36に集約値を受信する。その後MCU50は、受信した集約値と時刻t31で生成した集約値とを比較し、レジスタ16の更新が成功したか否かを判定する。
以上詳述したように、本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法によれば、周辺装置制御IC10内のすべてのレジスタ16に書き込みを行うのではなく、集約値生成部14(例えば、記憶部)に書き込みを行うことによって、周辺装置制御IC10の内部状態を監視(モニタ)することが可能となる。MCU50から周辺装置制御IC10へのアクセス時間、例えばレジスタ16からの読み出し時間は、集約値を3バイト、管理ブロックをレジスタ16の256バイトごとに管理したとすると、3/256に短縮が可能である。なお、これは概算値で実際にはアクセス方法により、データの読み出し以外の時間が変わるので、低減率も変わる。すなわち本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法によれば、MCU50からの周辺装置制御IC10へのアクセスの処理時間が大幅に削減される。そのため、時間的に余裕が生じた分周辺装置制御IC10へのアクセス回数を増やしエラーの確認回数を増やすことで、エラーの早期発見、更新を行うことができる。一方、エラーのみの管理であれば、基本的にエラービットの読み出しで問題点を検出できるため、1回のアクセスでリフレッシュの役割を担うことが可能となる。
[第2の実施の形態]
図3を参照して、本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法について説明する。本実施の形態に係る周辺装置制御システム1Aは、周辺装置制御IC10A、MCU50および周辺装置70-1、70-2、・・・、70-mを含んで構成されている。本実施の形態は、上記実施の形態と比較して、周辺装置制御IC10Aが複数の管理ブロックを備えている点が異なる。その他の点については上記実施の形態と同様なので、同様の構成には同じ符号を付して詳細な説明を省略する。
図3に示すように、周辺装置制御IC10Aは、複数(図3ではm個の場合を例示している)の管理ブロック12-1、12-2、・・・、12-m、集約値生成部14-1、14-2、・・・、14-mを備えている。集約値生成部14-1、14-2、・・・、14-mの各々は個別にMCU50と接続され、管理ブロック12-1、12-2、・・・、12-mの各々は周辺装置70-1、70-2、・・・、70-mに接続されている。
管理ブロック12-1、12-2、・・・、12-mの各々は複数(図3では4個の場合を例示している)のレジスタ16を含んでいる。管理ブロック12-i(i=1~m)は各々対応する周辺装置70-i(i=1~m)を制御するために、動作に関する値をレジスタ16に保持している。周辺装置70-i(i=1~m)の各々はセンサやディスプレイコントローラ、画像補正用チップ等の異なる制御対象であってもよいし、ディスプレイA、B等同種の複数の制御対象であってもよい。
一方、MCU50は、集約値生成部14-1、14-2、・・・、14-mに対して個別にアクセスし、リフレッシュ、更新等の処理を個別に行う。周辺装置制御IC10AおよびMCU50による具体的な処理は上記実施の形態と同様なので、詳細な説明を省略する。
本実施の形態に係る半導体装置、周辺装置制御システム、および周辺装置制御方法によれば、周辺装置70ごとに周辺装置制御IC10を配置する場合と比較して、複数の周辺装置に対する処理が1つの周辺装置制御IC10Aにアクセスすることによって行うことができるので、より効率的な処理を行うことができる。また、1つのメモリのアドレスを分割して分割領域とし、各々の分割領域に周辺装置70-1、70-2、・・・、70-mを割り当てることもできるので、メモリの容量的にも効率的である。さらに、周辺装置制御IC10Aが1つに集約されているので、故障の発生確率も減少する。
なお、本実施の形態では周辺装置70-1、70-2、・・・、70-mの各々に対して個別に配置された集約値生成部14-1、14-2、・・・14-mによる集約値生成を例示して説明したが、これに限られず例えば集約値生成部14-1、14-2、・・・、14-mの値をさらに集約してさらに1つの集約値とする形態としてもよい。1度目の集約値を生成する生成方法と、2度目の集約値を生成する生成方法とは必ずしも同じものである必要はなく、異なる生成方法を用いてもよい。
1、1A 周辺装置制御システム
10、10A 周辺装置制御IC
12、12-1、12-2、12-m 管理ブロック
14、14-1、14-2、14-m 集約値生成部
16、16-1、16-2、16-(n-1)、16-n レジスタ
50 MCU
70、70-1、70-2、70-m 周辺装置
100 周辺装置制御IC

Claims (4)

  1. 制御対象の各々に付随して設けられ前記制御対象の各々の動作に関する情報を記憶する複数のレジスタを含む1つ以上の管理ブロックと、前記管理ブロックに含まれる複数のレジスタの値に対して予め定められた処理を行い、前記複数のレジスタの値を集約した値であって、外部の制御装置によってリフレッシュおよび更新がなされる集約値を生成する第1の生成部と、を含み、前記複数のレジスタは複数の分割領域に分割され、前記複数の分割領域の各々は、前記複数のレジスタのうちの少なくとも1つを含み、前記第1の生成部は、前記複数の分割領域の各々について別個に前記集約値を生成する複数の集約値生成部を有し、前記複数の分割領域の各々には前記リフレッシュの優先順位が付与され、前記複数の分割領域の各々について生成された前記集約値は、前記優先順位に応じた回数でリフレッシュされる半導体装置と、
    前記半導体装置の各々に対応して設けられ前記半導体装置の制御を受ける1つ以上の制御対象と、
    前記半導体装置の第1の生成部にアクセスして前記集約値のリフレッシュおよび更新を行う制御装置と、を含む
    周辺装置制御システム。
  2. 前記制御装置は、従前の集約値を記憶する記憶部を備えるとともに前記第1の生成部から定期的に前記集約値を取得し、取得した前記集約値が前記記憶部に記憶された集約値と異なる場合に前記半導体装置異常を検知する検知部を備える
    請求項に記載の周辺装置制御システム。
  3. 前記制御装置は、前記第1の生成部と同じ機能を有する生成部であって、前記複数のレジスタを更新する場合に更新後の前記複数のレジスタの値を用いて集約値を生成する第3の生成部と、
    前記第1の生成部から受け取った前記複数のレジスタの更新に伴い前記第1の生成部が生成した集約値と、前記第3の生成部で生成した集約値とを照合して前記半導体装置の異常判定する判定部をさらに備える
    請求項または請求項に記載の周辺装置制御システム。
  4. 制御対象の各々に付随して設けられ前記制御対象の各々の動作に関する情報を記憶する複数のレジスタを含む1つ以上の管理ブロックを設け、
    前記管理ブロックに含まれる複数のレジスタの値に対して予め定められた処理を行い、前記複数のレジスタの値を集約した値であって、外部の制御装置によってリフレッシュおよび更新がなされる集約値を生成し、
    前記複数のレジスタは複数の分割領域に分割され、前記複数の分割領域の各々は、前記複数のレジスタのうちの少なくとも1つを含み、
    前記複数の分割領域の各々について別個に前記集約値を生成し、
    前記複数の分割領域の各々には前記リフレッシュの優先順位が付与され、
    前記複数の分割領域の各々について生成された前記集約値は、前記優先順位に応じた回数でリフレッシュされる
    周辺装置制御方法。
JP2019014475A 2019-01-30 2019-01-30 周辺装置制御システム、および周辺装置制御方法 Active JP7350488B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019014475A JP7350488B2 (ja) 2019-01-30 2019-01-30 周辺装置制御システム、および周辺装置制御方法
CN201911348187.3A CN111506525A (zh) 2019-01-30 2019-12-24 半导体装置、周边装置控制系统、以及周边装置控制方法
US16/730,523 US11151059B2 (en) 2019-01-30 2019-12-30 Semiconductor device, peripheral device control system, and peripheral device control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019014475A JP7350488B2 (ja) 2019-01-30 2019-01-30 周辺装置制御システム、および周辺装置制御方法

Publications (2)

Publication Number Publication Date
JP2020123137A JP2020123137A (ja) 2020-08-13
JP7350488B2 true JP7350488B2 (ja) 2023-09-26

Family

ID=71732549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019014475A Active JP7350488B2 (ja) 2019-01-30 2019-01-30 周辺装置制御システム、および周辺装置制御方法

Country Status (3)

Country Link
US (1) US11151059B2 (ja)
JP (1) JP7350488B2 (ja)
CN (1) CN111506525A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004377A (ja) 2004-06-21 2006-01-05 Fujitsu Ten Ltd データ処理装置およびデータ処理方法
JP2008003940A (ja) 2006-06-23 2008-01-10 Toshiba Corp 保護制御装置、保護制御方法及び保護制御プログラム
JP2017199052A (ja) 2016-04-25 2017-11-02 アズビル株式会社 レジスタ異常検出装置
US20180121282A1 (en) 2016-10-27 2018-05-03 Nxp Usa, Inc. Register error detection system
JP2018112939A (ja) 2017-01-12 2018-07-19 富士通オプティカルコンポーネンツ株式会社 処理装置
US20190018731A1 (en) 2017-07-11 2019-01-17 Nxp B.V. Integrated circuit fault detection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040177A (ja) * 1996-07-19 1998-02-13 Nippon Denki Ido Tsushin Kk プログラムチェック方式
US6052522A (en) * 1997-10-30 2000-04-18 Infineon Technologies North America Corporation Method and apparatus for extracting data stored in concatenated registers
US6941435B2 (en) * 2003-01-21 2005-09-06 International Business Machines Corporation Integrated circuit having register configuration sets
US8036245B2 (en) * 2008-06-30 2011-10-11 ST-Ericsson S.A. System and method for packet based communications and arrangement therefor
US9384128B2 (en) * 2014-04-18 2016-07-05 SanDisk Technologies, Inc. Multi-level redundancy code for non-volatile memory controller
JP6433191B2 (ja) * 2014-08-18 2018-12-05 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
US10656992B2 (en) * 2014-10-22 2020-05-19 Cavium International Apparatus and a method of detecting errors on registers
US10001999B2 (en) * 2015-03-13 2018-06-19 Cavium, Inc. System and method for configuring a plurality of registers with soft error detection and low wiring complexity
US9639418B2 (en) * 2015-09-01 2017-05-02 International Business Machines Corporation Parity protection of a register
JP2018128771A (ja) 2017-02-07 2018-08-16 株式会社デンソー 電子制御装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004377A (ja) 2004-06-21 2006-01-05 Fujitsu Ten Ltd データ処理装置およびデータ処理方法
JP2008003940A (ja) 2006-06-23 2008-01-10 Toshiba Corp 保護制御装置、保護制御方法及び保護制御プログラム
JP2017199052A (ja) 2016-04-25 2017-11-02 アズビル株式会社 レジスタ異常検出装置
US20180121282A1 (en) 2016-10-27 2018-05-03 Nxp Usa, Inc. Register error detection system
JP2018112939A (ja) 2017-01-12 2018-07-19 富士通オプティカルコンポーネンツ株式会社 処理装置
US20190018731A1 (en) 2017-07-11 2019-01-17 Nxp B.V. Integrated circuit fault detection

Also Published As

Publication number Publication date
CN111506525A (zh) 2020-08-07
US11151059B2 (en) 2021-10-19
JP2020123137A (ja) 2020-08-13
US20200242053A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US7328365B2 (en) System and method for providing error check and correction in memory systems
US8365031B2 (en) Soft error correction method, memory control apparatus and memory system
US8589763B2 (en) Cache memory system
US5701313A (en) Method and apparatus for removing soft errors from a memory
US10606696B2 (en) Internally-generated data storage in spare memory locations
TWI655574B (zh) Memory system and processor system
JP2009289170A (ja) データ処理装置、メモリコントローラ及びそのアクセス制御方法
JP2016167669A (ja) プログラマブル論理回路装置及びそのエラー検出方法
US6681299B1 (en) Cache-tag control method in information processing apparatus having cache, with error checking mechanism in cache tag, and information processing apparatus using this control method
US20180314626A1 (en) Storage device, control method and access system
JP7350488B2 (ja) 周辺装置制御システム、および周辺装置制御方法
KR101478907B1 (ko) 신호 처리 회로 및 이를 사용한 시험 장치
US20200201559A1 (en) Semiconductor device, memory controller, and memory accessing method
JP7379932B2 (ja) 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム
CN106201336B (zh) 具有回写缓存器的设备及其相关方法
JPS63187500A (ja) 半導体記憶装置
US11088711B2 (en) Memory apparatus and data accessing method thereof
US10599364B2 (en) Command processing method and storage controller
JP3123855B2 (ja) メモリ装置のパトロール制御回路
JPH0520215A (ja) 情報処理装置
JPH054266U (ja) メモリ装置
JP2004005304A (ja) システムlsi制御装置
JPH04318628A (ja) 中央演算処理装置
JPH05210597A (ja) 記憶装置のパトロール回路
JPS61110247A (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230913

R150 Certificate of patent or registration of utility model

Ref document number: 7350488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150