JP6838104B2 - Substrates for semiconductor devices and semiconductor devices - Google Patents
Substrates for semiconductor devices and semiconductor devices Download PDFInfo
- Publication number
- JP6838104B2 JP6838104B2 JP2019106695A JP2019106695A JP6838104B2 JP 6838104 B2 JP6838104 B2 JP 6838104B2 JP 2019106695 A JP2019106695 A JP 2019106695A JP 2019106695 A JP2019106695 A JP 2019106695A JP 6838104 B2 JP6838104 B2 JP 6838104B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal portion
- overhanging
- semiconductor device
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 188
- 239000000758 substrate Substances 0.000 title claims description 131
- 229910052751 metal Inorganic materials 0.000 claims description 269
- 239000002184 metal Substances 0.000 claims description 269
- 239000003566 sealing material Substances 0.000 claims description 31
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000009751 slip forming Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 230000001105 regulatory effect Effects 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- -1 viscous Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、母型基板上に半導体素子搭載部や電極部を備える半導体装置用基板及びその製造方法、並びに該半導体装置用基板を用いて製造する半導体装置に関する。 The present invention relates to a substrate for a semiconductor device having a semiconductor element mounting portion and an electrode portion on a master substrate, a method for manufacturing the same, and a semiconductor device manufactured by using the substrate for the semiconductor device.
半導体素子支持用基板（プリント基板）上に半導体素子を搭載し、半導体素子と外部導出用の端子とを電気的に接続した上で、樹脂等の保護材で半導体素子を含む基板全体を被覆した構成とされる半導体装置は、その構造上、小型化には限界があった。これに対し、半導体素子搭載部や電極部となる金属部を備え、この金属部上に半導体素子を搭載して電気的接続等の処理後、半導体素子や金属部の表面側を樹脂等の封止材で封止し、金属部が底部から露出した構成とされる半導体装置は、その高さを低くして省スペース化が図れる他、露出した金属部を通じて半導体素子で生じた熱を外部に放出でき、放熱の面でも優れるといった特長を有しており、チップサイズなど小型の半導体装置の分野で利用が進んでいる。 A semiconductor element is mounted on a semiconductor element support substrate (printed substrate), the semiconductor element and an external lead-out terminal are electrically connected, and then the entire substrate including the semiconductor element is covered with a protective material such as resin. Due to the structure of the semiconductor device to be configured, there is a limit to miniaturization. On the other hand, a metal portion that serves as a semiconductor element mounting portion or an electrode portion is provided, and after the semiconductor element is mounted on the metal portion and processing such as electrical connection is performed, the surface side of the semiconductor element or the metal portion is sealed with a resin or the like. A semiconductor device that is sealed with a stopping material and has a structure in which the metal part is exposed from the bottom can reduce the height to save space, and the heat generated by the semiconductor element through the exposed metal part is transferred to the outside. It has the features of being able to emit light and being excellent in terms of heat dissipation, and is being used in the field of small semiconductor devices such as chip size.
こうした半導体装置は、主に、導電性を有する母型基板上に半導体素子搭載部や電極部となる金属部を、メッキ（電鋳）により半導体装置の所望個数分まとめて形成し、半導体素子搭載、半導体素子と電極部との電気的接続等の処理を経た金属部の表面側を封止材で封止した後、母型基板のみを除去し、一体にまとまった状態の多数の半導体装置を個別に切り分ける、といった製造過程を経て製造される。このような半導体装置の製造方法の一例として、特許文献１、特許文献２に開示されている。
In such a semiconductor device, mainly, a desired number of semiconductor device mounting portions and metal portions to be electrode portions are formed by plating (electrocasting) on a conductive mother die substrate, and the semiconductor element is mounted. After sealing the surface side of the metal part that has undergone processing such as electrical connection between the semiconductor element and the electrode part with a sealing material, only the master substrate is removed, and a large number of semiconductor devices in an integrated state are formed. It is manufactured through a manufacturing process such as cutting it into individual pieces.
従来の半導体装置の製造方法は前記特許文献に示されるように、母型基板上への金属部の形成にあたり、母型基板における金属部の非配置部分にレジスト層をあらかじめ形成して、金属部が電解メッキにより適切な位置に形成されるようにしていた。この金属部には、メッキによる形成に適したニッケル等の金属が使用されていた。そして、このレジスト層を溶剤等で溶解除去した上で、母型基板とその表面に形成された金属部が、半導体装置用基板として供給された。この半導体装置用基板を用いて、実際の半導体装置の製造工程において、半導体素子の搭載や配線、封止材による封止等を行うようにしていた。 As shown in the patent document, the conventional method for manufacturing a semiconductor device is to form a metal portion on a master substrate by forming a resist layer in advance on a non-arranged portion of the metal portion on the master substrate to form a metal portion. Was made to be formed at an appropriate position by electrolytic plating. A metal such as nickel suitable for formation by plating was used for this metal part. Then, after the resist layer was dissolved and removed with a solvent or the like, the master substrate and the metal portion formed on the surface thereof were supplied as a substrate for a semiconductor device. Using this substrate for a semiconductor device, in the actual manufacturing process of the semiconductor device, the semiconductor element is mounted, the wiring, the sealing with the sealing material, and the like are performed.
ここで、半導体装置用基板には、図１３（ａ）に示すごとく、金属部の上端周縁に張出部１０２ｃを形成したものがある。この張出部１０２ｃを形成することで、後工程の封止材による樹脂封止状態において、封止材は各張出部１０２ｃがくい込み状に位置した状態で硬化させることができ、この喰い付き効果により、樹脂封止体から母型基板１００を剥離（引き剥がし）除去する際に、金属部は封止材側に残留し、母型基板１００とともにくっついて引き離されることはなく、ズレや欠落等が効果的に防止でき、製造工程時の歩留まりが向上する。また、特有の庇形状を持つ張出部１０２ｃの存在により、金属部の裏面側の封止材との微細な隙間から侵入する水分等が結線部分や半導体素子搭載部１０２ａへの回り込みを阻止する効果もあり、半導体素子及び電極部１０２ｂとワイヤとの結線個所への耐水性をも向上し、完成した半導体装置自体の信頼性も向上させることもできる。この張出部１０２ｃは、図１３（ｂ）に示すように、電着範囲を規制するレジスト層１０６の厚みを越えて電着させる、いわゆるオーバーハングをさせることで、金属部の上端周縁に断面庇形状の張出部１０２ｃが一体に形成されるような形状を得ることができる。
Here, as shown in FIG. 13A, some semiconductor device substrates have an overhanging
しかしながら、従来の工程では金属部上部の張出部の張出し量を厳密に管理することは難しいため、張出部同士の間隔が後のレジスト層除去を妨げる狭小なものとならないように、金属部の配置間隔を広めに取らざるを得ず、これにより、半導体装置の更なる小型化、半導体装置用基板上での半導体装置の形成密度を高めることによる生産効率の向上が困難なものとなっていた。 However, in the conventional process, it is difficult to strictly control the amount of overhang of the overhanging portion above the metal portion, so that the distance between the overhanging portions does not become narrow so as to prevent the subsequent removal of the resist layer. This has made it difficult to improve production efficiency by further downsizing the semiconductor device and increasing the formation density of the semiconductor device on the substrate for the semiconductor device. It was.
本発明は、上記課題を解消するためになされたもので、張出部として抜けに対する十分な強度を得られる必要最小限の張出し量を確保しつつ、金属部の配置間隔を小さくすることができる、半導体装置用基板及びその製造方法、並びに、この半導体装置用基板を用いる半導体装置を提供することを目的とする。 The present invention has been made to solve the above problems, and it is possible to reduce the arrangement interval of the metal portion while ensuring the minimum necessary overhang amount that can obtain sufficient strength against pulling out as the overhanging portion. An object of the present invention is to provide a substrate for a semiconductor device, a method for manufacturing the same, and a semiconductor device using the substrate for the semiconductor device.
本発明に係る半導体装置用基板は、母型基板１０上に半導体素子搭載部１１ａ及び／又は電極部１１ｂとなる金属部１１を備える。金属部１１には張出部１１ｃが形成されている。そして、この張出部１１ｃは、金属部１１の軸方向と直交する方向に平行な下面と、金属部１１の上面に連続して形成される上面と、下面と上面の間に形成される側面とを有するものである。
The substrate for a semiconductor device according to the present invention includes a
また、張出部１１ｃの側面は、金属部１１の軸方向と平行となっているものである。また、張出部１１ｃの高さ寸法は、張出部１１ｃの幅寸法と同じ、あるいはそれよりも大きいものである。
Further, the side surface of the overhanging
また、金属部１１の上面及び張出部１１ｃの上面に表面金属層１３が形成されており、表面金属層１３の厚み分が張出部１１ｃの側面として現れるものである。
Further, the
さらに、金属部１１には前記張出部１１ｃ及び／又は張出部１１ｃ’が形成されており、この張出部１１ｃ’は、金属部１１の軸方向と直交する方向に平行な下面と、金属部１１の上面に連続して形成される上面とを有するものである。このように、金属部１１には側面を有する張出部１１ｃおよび／または側面を有さない張出部１１ｃ’が形成され、異なる張出部が混在した構成となる。
Further, the overhanging
また、本発明は、母型基板１０上に半導体素子搭載部１１ａ及び／又は電極部１１ｂとなる金属部１１を備える半導体装置用基板の製造方法であって、母型基板１０上に、金属部１１を形成するための所定パターンから成る第一レジスト層１２を形成する工程と、第一レジスト層１２上に、所定パターンから成る第二レジスト層１６を形成する工程と、母型基板１０の第一レジスト層１２で覆われていない露出領域に対し、金属部１１を形成する工程とを含み、金属部１１を形成する工程において、金属部１１は第一レジスト層１２の厚さを越える一方、第二レジスト層１６の厚さを越えない所定厚さであって、第二レジスト層１６の側面に接する部位を伴いつつ形成されることで、金属部１１に張出部１１ｃが形成されるものである。
Further, the present invention is a method for manufacturing a substrate for a semiconductor device including a
また、第二レジスト層１６の所定パターンの開口内面が母型基板１０の面方向と直交する方向に平行となるように形成されるものである。ここで、「第二レジスト層１６の所定パターンの開口内面が母型基板１０の面方向と直交」とは、第二レジスト層１６の所定パターンの開口内面から母型基板１０面に向けて直線（仮想線）を引いた時に、直角に交差することを言う。
Further, the inner surface of the opening of the predetermined pattern of the
また、第一レジスト層１２の所定パターンの開口内面と、第二レジスト層１６の所定パターンの開口内面との間に段差部２０が形成されており、段差部２０の幅寸法が５μｍ以上に設定されているものである。なお、この段差部２０が形成されていない箇所があっても良く、つまり、第一レジスト層１２上に第二レジスト層１６を形成しない領域があっても良く、これにより、金属部１１を形成する工程において、第一レジスト層１２の厚さを越えて金属層１１を形成することで、金属部１１に張出部１１ｃ’が形成される。
Further, a
また、本発明は、半導体素子１４と、半導体素子搭載部１１ａ及び／又は電極部１１ｂとなる金属部１１とを備え、金属部１１は張出部１１ｃが形成されており、金属部１１への半導体素子１４の搭載及び電気的接続がなされ、封止材１９によって封止された半導体装置であって、張出部１１ｃは、金属部１１の軸方向と直交する方向に平行な下面と、金属部１１の上面に連続して形成される上面と、該下面と上面の間に形成される側面とを有するものである。
Further, the present invention includes a
本発明によれば、張出部１１ｃで封止材からの抜けに対する十分な強度を得られる必要最小限の張出し量を確保しつつ、隣り合う張出部１１ｃ同士があらかじめ設定された適切な間隔をなす状態に調整できることから、母型基板１０上における金属部１１の配置間隔を従来に比べて小さくすることができ、半導体装置用基板１上で形成される半導体装置の一層の小型化が図れると共に、半導体装置用基板１上での半導体装置の形成密度を高められ、半導体装置の製造を効率化できる。そして、係る張出部１１ｃは、第一レジスト層１２及び第二レジスト層１６を所望の形状に形成することにより、容易に得ることができる。
According to the present invention, the adjacent overhanging
（第１実施形態）
以下、本発明の第１の実施形態に係る半導体装置用基板を図１ないし図３に基づいて説明する。前記各図に示すように、本実施形態に係る半導体装置用基板１は、導電性を有する材質からなる母型基板１０と、この母型基板１０上に複数組形成され、本半導体装置用基板１を用いて製造される半導体装置７０の半導体素子搭載部１１ａ又は電極部１１ｂとなる金属部１１とを備える構成であり、金属部１１表面にはメッキにより表面金属層１３が形成されている。
(First Embodiment)
Hereinafter, the semiconductor device substrate according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 3. As shown in each of the above figures, the
図２は、半導体装置用基板の概略構成を示すものであり、図３は、金属部１１の構成を模式的に示すものであって、図３（Ａ）は上面図、図３（Ｂ）は断面図、図３（Ｃ）は下面図、図３（Ｄ）は斜視図である。図３に示すように、金属部１１の周縁、好ましくは上端周縁には張出部１１ｃが設けられており、この張出部１１ｃは、金属部１１の軸方向と直交する方向に平行な下面Ａと、金属部１１の上面Ｄに連続して形成される上面Ｃと、該下面と上面の間に形成される側面Ｂとを有するものである。金属部１１及び張出部１１ｃは、上面視で円形状に形成されている。なお、図３において、金属部１１の上面Ｄと張出部１１ｃの上面Ｃとの境に線が描画されているが、これは金属部１１の上面Ｄと張出部１１ｃの上面Ｃの領域を明確に示すためであり、実際は、金属部１１の上面Ｄと張出部１１ｃの上面Ｃとは境のない連続する面である。
FIG. 2 shows a schematic configuration of a substrate for a semiconductor device, FIG. 3 schematically shows a configuration of a
また、張出部１１ｃの上面Ｃは、曲面となっている。具体的には、張出部１１ｃの上面Ｃは、金属部１１の上面Ｄから張出部１１ｃの側面Ｂに連続形成された曲面となっている。なお、金属部１１の表面（上面Ｄ、側面、下面）及び張出部１１ｃの表面（上面Ｃ、側面Ｂ、下面Ａ）は凸面であっても凹面であっても良い。
Further, the upper surface C of the overhanging
ここで、金属部１１（半導体素子搭載部１１ａ、電極部１１ｂ）と張出部１１ｃの寸法について説明すると、図３（Ｂ）に示すように、金属部１１の幅寸法Ｗ１は５０μｍ以上、金属部１１の高さ寸法Ｈ１は２０〜１００μｍ、張出部１１ｃの幅寸法Ｗ２は５μｍ以上、張出部１１ｃの高さ（厚さ）寸法Ｈ２は５〜５０μｍの範囲が好ましい。また、張出部１１ｃの幅寸法（張出し長さ）Ｗ２と張出部１１ｃの高さ寸法Ｈ２は、Ｗ２≦Ｈ２の関係を満たすことが好ましい。これにより、張出部１１ｃとしての強度を確保しつつ、金属部１１の配置間隔を小さくすることができる。このような金属部１１及び張出部１１ｃの外形寸法は、後述する第一レジスト層１２及び第二レジスト層１６を所望の形状に形成することで容易に設定することができる。なお、本実施形態では、金属部１１として、半導体素子搭載部１１ａの幅寸法Ｗ１を５００μｍ、電極部１１ｂの幅寸法Ｗ１を２５０μｍ、金属部１１の高さ寸法Ｈ１を７０μｍ、張出部１１ｃの幅寸法Ｗ２を２０μｍ、張出部１１ｃの高さ（厚さ）寸法Ｈ２を３０μｍに設定している。
Here, the dimensions of the metal portion 11 (semiconductor
係る半導体装置用基板１を用いて製造される半導体装置７０は、図４に示すように、半導体装置用基板１から得られる金属部１１及び表面金属層１３に加えて、金属部１１のうち半導体素子搭載部１１ａに搭載される半導体素子１４と、この半導体素子１４と金属部１１のうちの電極部１１ｂとを電気的に接続するワイヤ１５と、半導体素子１４やワイヤ１５を含む金属部１１の表面側を覆って封止する封止材１９とを備える構成である。
As shown in FIG. 4, the
この半導体装置７０は、その底部において、金属部１１の裏面が電極や放熱パッド等として封止材１９から露出した状態となっている（図４（Ｂ）参照）。また、この露出する金属部１１の裏面側と、装置外装の一部として現れる封止材１９の裏面側とが略同一平面上に位置する構成である。半導体装置７０における底部以外の各面は、装置外装をなす封止材１９のみがそれぞれ現れた状態となっている。なお、これに限らず、半導体装置７０における上部を除く各面（正面、背面、左右側面、底面 ）に、金属部１１の一部（金属部１１の側部）が露出されていても良い。
At the bottom of the
半導体装置用基板１は、母型基板１０上に金属部１１の非配置部分に対応する第一レジスト層１２を形成するのに続いて、金属部１１の上部形状（張出部１１ｃの張出し量）を調整制御する第二レジスト層１６を形成し、その後、メッキで金属部１１を形成して、第一レジスト層１２及び第二レジスト層１６を除去することで製造されるものである。表面金属層１３は、金属部１１の形成に続いて、張出部１１ｃ表面を含む金属部１１表面にメッキすることで形成できる。ここで、表面金属層１３を張出部１１の上面Ｃに形成することで、表面金属層１３の厚み分、張出部１１ｃの側面Ｂに現れるが、表面金属層１３を張出部１１ｃの側面Ｂ全面に形成するようにしても良い。これにより、張出部１１ｃとしての強度と金属部１１の配置間隔を確保しながら、ワイヤ１５との接合性に優れる領域をより拡げることができる。また、表面金属層１３を張出部１１ｃの側面Ｂ全面に形成すれば、表面金属層１３の厚み分、張出部１１ｃの下面Ａに現れることになる。このように、表面金属層１３は、張出部１１の上面Ｃだけでなく、張出部１１の側面Ｂ及び下面Ａの一部または全面に形成しても良い。
In the
また、この半導体装置用基板１を用いた半導体装置の製造の際は、この半導体装置用基板１に対し、金属部１１表面側への半導体素子１４の搭載及び配線、封止材１９による封止がなされた後、半導体装置部分（封止材による封止部分）から母型基板１０を除去して半導体装置７０を得る仕組みである。
Further, when manufacturing a semiconductor device using the
母型基板１０は、厚さ約０．１ｍｍのステンレス（ＳＵＳ４３０等）やアルミニウム、銅等の導電性の金属板で形成され、半導体装置の製造工程で除去されるまで、半導体装置用基板１の要部をなすものであり、半導体装置用基板製造工程の各段階で、表面側に第一レジスト層１２、第二レジスト層１６、金属部１１が形成され、また裏面側にレジスト層１８が配設される。金属部１１の形成の際には、この母型基板１０を介した通電がなされることで、母型基板１０表面の第一レジスト層１２及び第二レジスト層１６に覆われない通電可能な部分に電解メッキで金属部１１が形成されることとなる。また、表面金属層１３も電解メッキで形成する場合には、母型基板１０を介して通電がなされる。
The
金属部１１は、電解メッキに適したニッケルや銅、又はニッケル−コバルト等のニッケル合金からなり、母型基板１０上の第一レジスト層１２のない部分に、電解メッキで形成される構成である。半導体装置用基板１において、金属部１１は、母型基板１０表面で、半導体素子搭載部１１ａとその近傍に配置される電極部１１ｂの組み合わせを一つの単位として、この組み合わせを製造する半導体装置の数だけ多数整列状態で並べられた形態で形成されることとなる。
The
この金属部１１は、第一レジスト層１２の厚さを越える厚さ（例えば、厚さ約２０〜１００μｍ）で、且つ上端周縁には第二レジスト層１６側に向かって張出した略庇状の張出部１１ｃを有する形状として形成される。張出部１１ｃは、電解メッキの際、金属部１１を第一レジスト層１２の厚さまで形成した後も電解メッキを継続することで、金属部１１の成長を厚さ方向（金属部１１の軸方向）に加えて第二レジスト層１６に向かう方向（金属部１１の軸方向に直交する方向）にも進行させることで、第一レジスト層１２を越えた金属部１１上端部から第二レジスト層１６側へ張出した形状として得られるものである。ここで、電解メッキによる金属部１１の第二レジスト層１６に向かう方向への成長は、第二レジスト層１６が存在することで、係る方向へそれ以上成長することを規制でき、金属部１１間の間隔を一定にすることができる。なお、この張出部１１ｃは、封止材１９による封止に伴って、封止材１９で挟まれて固定された状態となる。
The
この他、金属部１１のうち、半導体素子搭載部１１ａには、半導体装置製造の際に半導体素子１４を挿入して搭載可能な凹部を設けることができる。この凹部に半導体素子１４が挿入配設されると、その凹部の深さの分、従来のように半導体素子搭載部の上面に搭載される場合と比べて、半導体素子１４の配設位置を下げることができる。この凹部は、凹部の下側に半導体素子搭載部１１ａが必要な強度を維持する厚さを十分確保可能な程度の深さとされる。また、電極部１１ｂにも凹部を設けることができる。この凹部に封止材１９が封止されると、その凹部の分、電極部上面と半導体装置の封止材とが広く接触することとなり、半導体装置における電極部の支持強度が向上し、耐久性を高めることができる。また、半導体装置の実装上の必要等から、電極部を底部だけでなく側面にも露出させる構造を採用する場合に、電極部１１ｂに凹部を設け、この凹部を切断して切り分けることで、その凹部の深さの分、切断位置が下がり、切断加工における金属の切断量を減らすことができ、切断に伴う切断加工用装置の負担を減らし、刃部の劣化を抑えられる。なお、凹部の形状は有底に限らず、貫通形成されたものであっても良い。
In addition, among the
金属部１１は、大部分を電解メッキに適したニッケルやニッケル合金等で形成されるが、金属部１１の裏面側には、半導体装置実装時のハンダ付けを適切に行えるようにするために、ニッケル等の主材質部よりハンダぬれ性の良好な金属、例えば、金、錫、パラジウム、ハンダ等の薄膜１１ｄが配設される構成である（図６（Ｂ）参照）。この薄膜１１ｄの厚さは０．０１〜１μｍ程度とするのが好ましい。また、薄膜１１ｄには、母型基板１０のエッチング除去の際に、エッチング液による金属部１１の侵食劣化を防ぐ機能を与えることもでき、その場合、金や銀、錫などの薄膜を配設するのが好ましい。なお、この金属部１１裏面側の薄膜形成は、電解メッキで金属部１１主材質部を形成する前に限られるものではなく、半導体装置７０の完成後、メッキにより金属部１１の露出した裏面側に薄膜１１ｄを形成するようにしてもかまわない。
Most of the
表面金属層１３は、配線用のワイヤ１５をなす金線等との接合性に優れる金属、例えば、金や銀等からなるメッキ膜として形成される。この表面金属層１３は、母型基板１０ごとのメッキ浴により金属部１１及び張出部１１ｃの表面に所定の厚さ、例えば、金メッキの場合は約０．１〜１μｍ、銀メッキの場合は約１〜１０μｍの厚さのメッキとして形成される。この表面金属層１３のメッキの際、母型基板１０の裏面側はレジスト層１８で覆われていることから、メッキの付着等は生じない（図６（Ｄ）参照）。このように、金属部１１の上面Ｄと張出部１１ｃの上面Ｃに表面金属層１３を形成することで、表面金属層１３の厚み分、張出部１１ｃの側面Ｂとして現れることになるので、ワイヤ１５との接合性に優れる表面金属層１３の表面積を大きくすることができる。なお、この表面金属層１３へのメッキに際しては、金属部１１のメッキの場合とはメッキ液を異ならせるなど、メッキの金属に対応するメッキ液を使用することとなる。
The
この表面金属層１３をメッキ形成する際、メッキが付着しにくい場合、表面金属層１３のメッキの前にあらかじめ金属部１１表面に下地メッキ（銅ストライクメッキ、銀ストライクメッキ、又は金ストライクメッキ）を行い、表面金属層１３の金属部１１への密着性を高めることが望ましい。
When the
次に、本実施形態に係る半導体装置用基板の製造方法及び半導体装置用基板を用いた半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device substrate and a method for manufacturing a semiconductor device using the semiconductor device substrate according to the present embodiment will be described.
半導体装置用基板の製造方法としては、母型基板１０の表裏にレジスト層１２、１８をそれぞれ形成する工程と、さらに第一レジスト層１２の上側で、張出部１１ｃとして形成される金属部１１の形成を抑えたい位置に対応させて、第二レジスト層１６を形成する工程と、母型基板１０表面の第一レジスト層１２及び第二レジスト層１６で覆われていない部分に金属部１１を所定厚さまで形成する工程と、金属部１１の表面に表面金属層１３を形成する工程と、母型基板１０表面側の第一レジスト層１２、第二レジスト層１６、及び裏面側のレジスト層１８をそれぞれ除去する工程とを含むものであるといえる。以下にこれらの半導体装置用基板製造の各工程について具体的に説明する。
As a method for manufacturing a substrate for a semiconductor device, a step of forming resist
はじめに、母型基板１０上に金属部１１をメッキ形成するために、金属部１１の配置部分を露出（金属部１１の非配置部分に対応）するように母型基板１０に第一レジスト層１２を形成する。具体的には、母型基板１０の表面側に、感光性レジスト１２ａを、形成する金属部１１に対応する所定厚さ（例えば約５０μｍ）となるようにして形成する（図５（Ａ）参照）。感光性レジスト１２ａに対しては、金属部１１の配置位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射による露光での硬化、非照射部分のレジストを除去する現像等の処理を行い、金属部１１の非配置部分に対応する開口パターンを有する第一レジスト層１２を形成する（図５（Ｂ）参照）。また、母型基板１０の裏面側にも、感光性レジストを表面側同様に形成し、そのまま全面に対する露光等の処理を経て、裏面全面にわたりレジスト層１８を形成する。
First, in order to form the
続いて、第二レジスト層１６を形成する工程では、最初に形成された第一レジスト層１２の上に、金属部１１の形成を抑えたい範囲に対応させて第二レジスト層１６を配設する。具体的には、母型基板１０と第一レジスト層１２の表面側に、感光性レジスト１６ａを、所定厚さ（例えば約４０μｍ）となるようにして密着配設する（図５（Ｃ）参照）。この感光性レジスト１６ａに対し、張出部１１ｃの形成を抑えたい位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射による露光での硬化、非照射部分のレジスト剤を除去する現像等の処理を行い、金属部１１を形成させない箇所に対応する開口パターンを有する第二レジスト層１６を形成する（図６（Ａ）参照）。この第二レジスト層１６の存在により、金属部１１をメッキ形成する際に、張出部１１ｃの張出量を規制することができる。なお、第一レジスト層１２の所定パターンの開口内面と、第二レジスト層１６の所定パターンの開口内面との間には段差部２０が形成されており（図６（Ａ）参照）、この段差部２０の幅寸法を設定することで、所望の張出量とすることができる。段差部２０の幅寸法は、５μｍ以上が好ましく、本実施形態では、２０μｍとしている。段差部２０の幅寸法が５μｍ未満であると、十分な張出量とならず、張出部１１ｃとしての効果が得られにくい。
Subsequently, in the step of forming the second resist
第二レジスト層１６を形成したら、母型基板１０表面の第一レジスト層１２並びに第二レジスト層１６で覆われていない露出領域に対し、めっき前処理（酸浸漬、陰極電解、化学エッチング、ストライクメッキなど）を行う。その後、この露出領域にメッキ等によりハンダぬれ性改善用の金の薄膜１１ｄを、例えば０．０１〜１μｍ厚で形成する（図６（Ｂ）参照）。そして、この薄膜１１ｄ上に、電解メッキによりニッケルを積層して金属部１１を形成する（図６（Ｃ）参照）。
After the second resist
この金属部１１の形成工程で、金属部１１は、第一レジスト層１２の厚さを越える一方、第二レジスト層１６の上面を越えない所定厚さ（例えば、厚さ約６０μｍ）として形成され、第一レジスト層１２寄りの金属部１１上端周縁には、第一レジスト層１２側に張出した略庇状の張出部１１ｃが、第二レジスト層１６の側面に接する部位を伴いつつ形成される（図６（Ｃ）参照）。この張出部１１ｃの形成範囲は、金属部１１が形成されないように配置された第二レジスト層１６で規制されることから、張出部１１ｃの張出し量はあらかじめ設定されたものとなる。また、金属部１１は、母型基板１０表面において、半導体素子搭載部１１ａとその近傍に複数配置される電極部１１ｂの組合せを一つの単位として、製造する半導体装置の数だけ前記組合せが多数整列状態で並べられた形態で形成されることとなる。
In the step of forming the
金属部１１を所定厚さまで形成した後は、金属部１１の表面に、表面金属層１３を所定の厚さ、例えば銀メッキの場合、厚さ約１〜１０μｍとなるように形成する（図６（Ｄ）参照）。メッキ浴に用いられるメッキ液に対し、第一レジスト層１２及び第二レジスト層１６は十分な耐性を有しているため、変質等が生じることはなく、レジスト層としての機能を維持し、金属部１１等必要箇所以外へのメッキ付着を防ぐことができる。また、この表面金属層１３のメッキの際、母型基板１０の裏面側はレジスト層１８で覆われていることから、メッキの付着はない。
After the
表面金属層１３形成後、母型基板１０表面側の第一レジスト層１２、第二レジスト層１６、及び裏面側のレジスト層１８を所定の除去剤で溶解させてそれぞれ除去すると、図２に示す半導体装置用基板１が完成する。
After the
このように、金属部１１が第一レジスト層１２の厚さを越えて形成されることで、第一レジスト層１２寄りの金属部１１の上端周縁には第一レジスト層１２側に張出した略庇状の張出部１１ｃが形成される（図６（Ｃ）参照）。この時、第一レジスト層１２上に第二レジスト層１６が配設されていることで、張出部１１ｃは、その形成範囲を第二レジスト層１６で規制され、第二レジスト層１６の側面に接する部位を伴いつつ形成される。結果として、張出部１１ｃの張出し量は、あらかじめ設定された第二レジスト層１６の配置に基づいた所定量に管理されることとなる。この場合、母型基板１０上で隣り合う金属部１１のそれぞれが上部に張出部１１ｃを備えつつ、これら張出部１１ｃ同士があらかじめ設定された適切な間隔をなす状態に調整できることから、母型基板１０上における金属部の配置間隔を従来に比べて小さくすることができる。すなわち、従来の工程では金属部の張出部の張出し量を厳密に管理できないため、張出部同士の間隔が後のレジスト除去を妨げる狭小なものとならないように金属部１１の配置間隔を広めにとる必要があったのに対し、本実施形態では、張出部１１ｃの張出し量を第二レジスト層１６の配置で調整できることから、金属部１１の配置間隔を詰めた場合でも、張出部１１ｃの張出し量をレジスト除去が問題なく行える程度に抑えて、隣り合う金属部１１の最小間隔を適切な量とすることができる。また、半導体装置（封止材１９）の側面と対向位置関係にある金属部１１において、張出部としての張出し量を調整することで、封止材１９から金属部１１がはみ出すことを防止できる。なお、金属部１１の配置間隔は、張出部１１ｃで抜けに対する十分な強度を得られる必要最小限の張出し量を確保でき、且つ金属部１１間に第一レジスト層１２の除去剤が到達して第一レジスト層１２が適切に除去できる状態が維持される範囲で、小さくすることができる（図７参照）。そして、張出部１１ｃの側面Ｂを金属部１１の軸方向と平行とすることで、金属部１１の配置間隔をより正確かつ適切なものとすることができる。これにより、半導体装置用基板１上で形成される半導体装置の一層の小型化が図れると共に、半導体装置用基板１上での半導体装置の形成密度を高められ、半導体装置の製造を効率化できる。
As described above, since the
また、母型基板１０上に第一レジスト層１２を形成する工程に続いて、第二レジスト層１６を形成し、その後に金属部１１を形成するようにすることで、第一レジスト層１２上側に達する金属部１１（張出部１１ｃ）の形成範囲を制御できることに加え、各レジスト層１２・１６を先にまとめて形成し、金属部１１の形成を一工程（１回のメッキ）で行うことができ、生産効率の向上が図れることとなる。なお、上記説明では、第一レジスト層１２及び第二レジスト層１６を形成するにあたり、第一レジスト層１２を形成してから第二レジスト層１６を形成しているが、第一レジスト層１２を形成する工程において、感光性レジスト１２ａに対して所定パターンで露光後、現像を行わずに、引き続き感光性レジスト１２ａ上に感光性レジスト１６ａを形成し、感光性レジスト１６ａに対して所定パターンで露光した後に、感光性レジスト１２ａ及び感光性レジスト１６ａ（未露光部）を併せて現像するようにしても良い。この場合、感光性レジスト１６ａ（第二レジスト層１６）は、母型基板１０の一面に形成した感光性レジスト１２ａ上に形成するので、感光性レジスト１６ａの形成が容易になるとともに、現像処理を１回で済ませることができる。さらに、感光性レジスト１２ａと感光性レジスト１６ａとで露光感度が異なるものを使用して形成することもでき、例えば、母型基板１０上に感光性レジスト１２ａと、感光性レジスト１２ａよりも露光感度が低い感光性レジスト１６ａとを順に積層すれば、１回の露光・現像処理より、図６（Ａ）に示す、第一レジスト層１２上に第二レジスト層１６を形成した状態を得ることができる。また、感光性レジスト１２ａ及び感光性レジスト１６ａに対する露光は、所定パターンが形成されたマスクを用いて行っているが、直描露光装置を用いて直接露光するようにしても良い。
Further, by forming the second resist
続いて、得られた半導体装置用基板１を用いた半導体装置の製造方法について説明すると、まず、半導体装置用基板１における金属部１１のうち半導体素子搭載部１１ａに、接着剤を介在させた上で半導体素子１４を搭載し、接着固定状態とし、さらに、半導体素子１４表面の電極と、これに対応する各電極部１１ｂとを、金線等のワイヤ１５によって接合し、半導体素子１４と各電極部１１ｂとを電気的接続状態とする（図８（Ａ）参照）。この配線による電気的接続は、超音波ボンディング装置等により実施される。電極部１１ｂの表面には表面金属層１３が形成されているため、ワイヤ１５との接合を確実なものとすることができ、接続の信頼性を高められる。この半導体素子１４は、微細な電子回路が形成されたいわゆるチップである。なお、接着材としては、固体状、粘体状、液体状のものがあり、例えば、銀ペースト、樹脂ペースト、ダイアタッチフィルムが挙げられる。また、半導体素子１４と電極部１１ｂとの電気的接続をワイヤボンディング方式で行っているが、フリップチップ方式で行ってもよい。
Next, a method of manufacturing a semiconductor device using the obtained
半導体素子１４と各電極部１１ｂとの接続が完了したら、母型基板１０の表面側における金属部１１等のある半導体装置となる範囲を、物理的強度の高い熱硬化性エポキシ樹脂等の封止材１９で封止し、半導体素子１４やワイヤ１５を外部から隔離した保護状態とする（図８（Ｂ）参照）。詳細には、母型基板１０の表面側を上型となるモールド金型に装着し、母型基板１０に下型の役割を担わせつつ、モールド金型内に封止材１９となる硬化前のエポキシ樹脂を圧入するという過程で封止が実行され、母型基板１０上では、一つの半導体装置となる半導体素子搭載部１１ａと複数の電極部１１ｂとの組合せが多数整列状態のままで一様に封止され、半導体装置が多数つながった状態で現れることとなる。なお、半導体素子１４がＬＥＤ等の発光素子の場合は、透光性の材質が用いられる。
After the connection between the
この多数つながった状態の半導体装置が得られたら、母型基板１０を除去し、各半導体装置の底部に金属部１１の裏面側が露出した状態を得る（図８（Ｃ）参照）。ステンレス材製である母型基板１０の除去には、半導体装置側から母型基板１０を物理的に引き剥がして除去する方法を用いる。母型基板１０として強度及び剥離性に優れるステンレス材を用いることで、半導体装置側から母型基板１０を引き剥がして速やかに分離除去することができる。この時、封止材１９を十分な物理的強度を有するものとすることで、母型基板１０を引き剥がし除去する場合にも、割れ等の破損もなく金属部１１との一体化状態を維持することができる。
When a large number of connected semiconductor devices are obtained, the
この他、母型基板１０が他の金属材、例えば、銅材である場合には、母型基板１０を除去する方法として、母型基板１０をエッチング液に浸漬して溶解させる方法を用いることもできる。このエッチングの場合、母型基板１０は溶解するが金属部１１や表面金属層１３の材質が冒されないような選択エッチング性を有するエッチング液を用いることとなる。溶解させて除去する場合では、半導体装置側に過大な力が加わらないため、母型基板１０の除去に伴って悪影響が生じる確率を小さくできる。
In addition, when the
母型基板１０を除去された半導体装置の底部では、露出する金属部１１の裏面側と、封止材１９の裏面側とが略同一平面上に位置する状態となっている。母型基板１０の除去後、多数つながった状態の半導体装置を一つ一つ切り離せば、半導体装置７０としての完成となる。
At the bottom of the semiconductor device from which the
得られた半導体装置７０内部において、金属部１１の上端周縁を張出部１１ｃとして略庇状に張り出し形成し、封止材１９による封止状態で、この張出部１１ｃが硬化した封止材１９に囲まれて固定されていることから、樹脂同士で密着し強固に一体化した封止材１９に張出部１１ｃが食込んで、金属部１１に加わる外力に対する抵抗体の役割を果すこととなり、母型基板１０にステンレス材等を用い、半導体装置側から母型基板１０を物理的に引き剥がして除去する場合など、金属部１１裏面側に装置外装から引離そうとする外力が加わっても、張出部１１ｃが金属部１１の移動を妨げ、金属部１１の他部分に対するずれ等をなくすことができ、製造時における歩留りを向上させられると共に、半導体装置としての強度を高められ、使用時の耐久性や半導体装置動作の信頼性も高められる。
Inside the obtained
第一レジスト層１２、第二レジスト層１６、及びレジスト層１８は、金属部１１のメッキや表面金属層１３のメッキで使用するメッキ液に対する耐溶解性を備えた絶縁性材で形成されている。また、第一レジスト層１２、第二レジスト層１６、及びレジスト層１８は、例えば、アルカリ現像タイプの感光性フィルムレジストを熱圧着等により配設し、露光や現像等の各処理を経て、形成することができる。なお、この第一レジスト層１２、第二レジスト層１６、及びレジスト層１８については、上記した感光性レジストに限られるものではなく、メッキ液に対し変質せず強度の高い塗膜が得られる塗料を、母型基板１０上における金属部１１の非配置部分や張出部１１ｃの形成を規制したい位置に、電着塗装等により必要な塗膜厚さとなるように塗装して形成することもできる。
The first resist
また、上記実施形態では、金属部１１は円柱状としているが、これに限らず、図９に示す四角柱状、その他にも三角柱状など種々の形状であっても良い。また、金属部１１の下部分（第一レジスト層１２の厚さ内に形成される部分）の外形と金属部１１の上部分及び張出部１１ｃ（第二レジスト層１６の厚さ内に形成される部分）の外形との形状を異ならせても良く、例えば、金属部１１の下部分を四角柱状に、金属部１１の上部分及び張出部１１ｃを円柱状に形成することができる。係る形状は、第一レジスト層１２における開口パターンを四角状に形成し、第二レジスト層１６における開口パターンを円状に形成することで得られる。このように、金属部１１及び張出部１１ｃの形状は、第一レジスト層１２及び第二レジスト層１６の開口パターンを所望の形状にすることで自由に設定することができる。
Further, in the above embodiment, the
また、張出部１１ｃの張出し量を規制するために第一レジスト層１２上に形成している第二レジスト層１６は部分的に形成しても良い。これは、金属部１１（半導体素子搭載部１１ａ）上に半導体素子１４を搭載する際に使用する接着剤（ペースト）が金属部１１（半導体素子搭載部１１ａ）表面から落ちないようにするために、金属部１１（半導体素子搭載部１１ａ）表面の面積をできるだけ大きく確保することが求められているが、半導体装置としての形状・寸法及び半導体装置の底部（封止材１９の裏面）から外部電極や放熱パッドなどとして露出する金属部１１の裏面の位置・形状・寸法は仕様として決まっているため、金属部１１の表面の形状・寸法を金属部１１の裏面の形状・寸法と同じにしてしまうと、金属部１１の表面積は小さいものとなってしまう。そこで、張出部として側面Ｂを有するものと有さないものが混在する構成、具体的には、図１０に示すように、半導体装置（封止材１９）の側面と対向位置関係にある張出部１１ｃのみが側面Ｂを有する構成とすることにより、金属部１１の表面積を大きく確保することができる。係る構成は、第二レジスト層１６を部分的に形成すること、つまり、金属部１１ｃにおいて、半導体装置（封止材１９）の側面と対向する側では張出部１１ｃの張出し量を規制し、金属部１１と隣接する側では張出部１１ｃの張出し量を規制しないようにしている。以下に、係る構成の半導体装置用基板の製造方法を図１１に基づいて説明する。
Further, the second resist
まず、母型基板１０の表面側に感光性レジスト１２ａを形成し、この感光性レジスト１２ａに対して、露光・現像等の処理を行って第一レジスト層１２を形成した後、母型基板１０と第一レジスト層１２の表面側に感光性レジスト１６ａを形成する。また、母型基板１０の裏面側にもレジスト層１８を形成する。ここまでの工程は上記実施形態（図５参照）と同じなので、具体的な説明は省略するが、感光性レジスト１２ａを２０〜４０μｍ（ここでは２５μｍ）の厚さで形成し、感光性レジスト１６ａを３０〜８０μｍ（ここでは４５μｍ）の厚さで形成する。次に、感光性レジスト１６ａに対して、張出部１１ｃの形成を抑えたい位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射による露光での硬化、非照射部分のレジストを除去する現像等の処理を行い、金属部１１を形成させない箇所に対応する開口パターンを有する第二レジスト層１６を形成する（図１１（Ａ）参照）。この第二レジスト層１６の存在により、金属部１１をメッキ形成する際に、張出部１１ｃの張出量を規制することができ、ここでは、半導体装置（封止材１９）の側面と対向する位置にあたる箇所に第二レジスト層１６を形成する。なお、第一レジスト層１２の所定パターンの開口内面と、第二レジスト層１６の所定パターンの開口内面との間には段差部２０が形成され、この段差部２０の幅寸法が張出部１１ｃの張出し量となり、段差部２０の幅寸法は、５μｍ以上が好ましい。
First, a photosensitive resist 12a is formed on the surface side of the
第二レジスト層１６を形成したら、母型基板１０表面の第一レジスト層１２並びに第二レジスト層１６で覆われていない露出領域に対し、めっき前処理（酸浸漬、陰極電解、化学エッチング、ストライクメッキなど）を行った後、この露出領域に薄膜１１ｄと金属部１１とを積層形成する（図１１（Ｂ）参照）。ここでは、薄膜１１ｄとして金を０．０１〜１μｍ厚でめっき形成し、この薄膜１１ｄ上に、金属部１１としてニッケルを５０〜１００μｍ厚でめっき形成する。この時、金属部１１は、第一レジスト層１２の厚さを越えて形成され、第二レジスト層１６が形成されている領域では、第二レジスト層１６の上面を越えない所定厚さ（ここでは６０μｍ）として形成され、第一レジスト層１２寄りの金属部１１上端周縁には、第一レジスト層１２側に張出した略庇状の張出部１１ｃが、第二レジスト層１６の側面に接する部位を伴いつつ形成される。なお、第二レジスト層１６が形成されている領域と形成されていない領域とでは張出部の形状が異なるものであり、特徴として、第二レジスト層１６が形成されている領域では側面Ｂを有する張出部１１ｃが形成され、第二レジスト層１６が形成されていない領域では側面Ｂを有さない張出部１１ｃ’が形成されることとなる。
After the second resist
金属部１１を形成した後は、金属部１１の表面に、表面金属層１３を形成する（図１１（Ｃ）参照）。ここでは、表面金属層１３として銀を１〜１０μｍ厚でめっき形成する。表面金属層１３を形成した後、母型基板１０表裏の第一レジスト層１２、第二レジスト層１６、及びレジスト層１８を除去することで、半導体装置用基板１が完成する（図１１（Ｄ）参照）。
After forming the
こうして得られた半導体装置用基板１を用いた半導体装置の製造方法については、上記実施形態（図８参照）のように、半導体素子搭載部１１ａ上に半導体素子１４を搭載し、この半導体素子１４の電極と、これに対応する各電極部１１ｂとをワイヤ１５によって接合して半導体素子１４と各電極部１１ｂとを電気的接続した後、封止材１９によって封止し、母型基板１０を除去して半導体装置として一つ一つ切り出すことで半導体装置用が完成する。これにより、半導体装置の底部（封止材１９の裏面）において、露出する金属部１１の裏面が外部電極や放熱パッドとして位置・形状・寸法が仕様として決められていても、金属部１１の表面形状を自由に設定でき、金属部１１の表面積を大きく確保することができる。
Regarding the method for manufacturing a semiconductor device using the
なお、第二レジスト層１６の形状（幅寸法）を小さくする（段差部２０の幅寸法を大きくする）ことでも、金属部１１の表面積を大きくすることはできるが、第二レジスト層１６の形状（幅寸法）を小さくし過ぎると、第二レジスト層１６の下部に形成されている第一レジスト層１２の除去が困難となるおそれがあるので、生産性も考慮すると、図１１に示す製造方法が好ましい。また、図１０に示す半導体装置及び図１１（Ｄ）に示す半導体装置用基板では、第二レジスト層１６を部分的に形成し、半導体装置（封止材１９）の側面と対向する側における張出部１１ｃの張出し量を規制しているが、図１２に示すように、金属部１１が隣接する側において張出部１１ｃの張出し量を規制するようにしても良い。この場合、金属部１１（半導体素子搭載部１１ａや電極部１１ｂ）が隣接する側を規制することで、金属部１１の配置間隔を小さくできつつ、金属部１１の表面積を大きく確保することができる。
Although the surface area of the
１ 半導体装置用基板
１０ 母型基板
１１ 金属部
１１ａ 半導体素子搭載部
１１ｂ 電極部
１１ｃ 張出部
１１ｄ 薄膜
１２ 第一レジスト層
１３ 表面金属層
１４ 半導体素子
１５ ワイヤ
１６ 第二レジスト層
１８ レジスト層
１９ 封止材
２０ 段差部
７０ 半導体装置
1 Substrate for
Claims (4)
前記金属部（１１）の上端周縁全体に張出部が形成され、
前記張出部を含めた前記金属部（１１）の上面の面積は、前記母型基板（１０）の表面と接する前記金属部（１１）の裏面の面積より大きく形成されており、
前記張出部は、前記金属部（１１）の軸方向と直交する方向に前記金属部（１１）から張出し形成され、
前記各金属部（１１）において、隣接する前記金属部（１１）と対向する側における前記張出部の張出し量が、隣接する前記金属部（１１）と対向する側を除く位置における前記張出部の張出し量より短く形成されていることを特徴とする半導体装置用基板。 The semiconductor element mounting portion on the matrix substrate (10) (11a) or electrode portions become metal portion (11b) (11) a plurality equipped semiconductor device substrate, and
An overhanging portion is formed on the entire upper peripheral edge of the metal portion (11).
The area of the upper surface of the metal portion (11) including the overhanging portion is formed to be larger than the area of the back surface of the metal portion (11) in contact with the front surface of the master substrate (10) .
The overhanging portion is formed overhanging from the metal portion (11) in a direction orthogonal to the axial direction of the metal portion (11).
In each of the metal portions (11), the overhang amount of the overhanging portion on the side facing the adjacent metal portion (11) is at a position other than the side facing the adjacent metal portion (11). A substrate for a semiconductor device, characterized in that it is formed shorter than the overhanging amount of the portion.
前記張出部（１１ｃ）は、前記金属部（１１）の軸方向と直交する方向に平行な下面と、前記金属部（１１）の上面に連続して形成される上面と、該下面と上面の間に形成される側面とを有し、
前記張出部（１１ｃ’）は、前記金属部（１１）の軸方向と直交する方向に平行な下面と、前記金属部（１１）の上面に連続して形成される上面とを有しており、
前記各金属部（１１）において、隣接する前記金属部（１１）と対向する側には前記張出部（１１ｃ）が形成され、隣接する前記金属部（１１）と対向する側を除く位置には前記張出部（１１ｃ’）が形成されていることを特徴とする請求項１に記載の半導体装置用基板。 Overhanging portions (11c and 11c') having different shapes are formed on the upper peripheral periphery of the metal portion (11).
The overhanging portion (11c) includes a lower surface parallel to the axial direction of the metal portion (11), an upper surface continuously formed on the upper surface of the metal portion (11), and the lower surface and the upper surface. With sides formed between
The overhanging portion (11c') has a lower surface parallel to the axial direction of the metal portion (11) and an upper surface continuously formed on the upper surface of the metal portion (11). Orthogonal
In each of the metal portions (11), the overhanging portion (11c) is formed on the side facing the adjacent metal portion (11), and at a position other than the side facing the adjacent metal portion (11). Is the substrate for a semiconductor device according to claim 1, wherein the overhanging portion (11c') is formed.
前記金属部（１１）の上端周縁全体に張出部が形成され、An overhanging portion is formed on the entire upper peripheral edge of the metal portion (11).
前記張出部を含めた前記金属部（１１）の上面の面積は、前記封止材（１９）の底面から露出する前記金属部（１１）の裏面の面積より大きく形成されており、The area of the upper surface of the metal portion (11) including the overhanging portion is formed to be larger than the area of the back surface of the metal portion (11) exposed from the bottom surface of the sealing material (19).
前記張出部は、前記金属部（１１）の軸方向と直交する方向に前記金属部（１１）から張出し形成され、The overhanging portion is formed overhanging from the metal portion (11) in a direction orthogonal to the axial direction of the metal portion (11).
前記各金属部（１１）において、隣接する前記金属部（１１）と対向する側における前記張出部の張出し量が、隣接する前記金属部（１１）と対向する側を除く位置における前記張出部の張出し量より短く形成されていることを特徴とする半導体装置。In each of the metal portions (11), the overhang amount of the overhanging portion on the side facing the adjacent metal portion (11) is at a position other than the side facing the adjacent metal portion (11). A semiconductor device characterized in that it is formed shorter than the overhanging amount of the portion.
前記張出部（１１ｃ）は、前記金属部（１１）の軸方向と直交する方向に平行な下面と、前記金属部（１１）の上面に連続して形成される上面と、該下面と上面の間に形成される側面とを有し、The overhanging portion (11c) includes a lower surface parallel to the axial direction of the metal portion (11), an upper surface continuously formed on the upper surface of the metal portion (11), and the lower surface and the upper surface. With sides formed between
前記張出部（１１ｃ’）は、前記金属部（１１）の軸方向と直交する方向に平行な下面と、前記金属部（１１）の上面に連続して形成される上面とを有しており、The overhanging portion (11c') has a lower surface parallel to the axial direction of the metal portion (11) and an upper surface continuously formed on the upper surface of the metal portion (11). Orthogonal
前記各金属部（１１）において、隣接する前記金属部（１１）と対向する側には前記張出部（１１ｃ）が形成され、隣接する前記金属部（１１）と対向する側を除く位置には前記張出部（１１ｃ’）が形成されていることを特徴とする請求項３に記載の半導体装置。In each of the metal portions (11), the overhanging portion (11c) is formed on the side facing the adjacent metal portion (11), and at a position other than the side facing the adjacent metal portion (11). The semiconductor device according to claim 3, wherein the overhanging portion (11c') is formed.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014266803 | 2014-12-27 | ||
| JP2014266803 | 2014-12-27 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015199424A Division JP6681165B2 (en) | 2014-12-27 | 2015-10-07 | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020174744A Division JP2021005739A (en) | 2014-12-27 | 2020-10-16 | Semiconductor device substrate and manufacturing method thereof, and semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019169729A JP2019169729A (en) | 2019-10-03 |
| JP2019169729A5 JP2019169729A5 (en) | 2020-03-26 |
| JP6838104B2 true JP6838104B2 (en) | 2021-03-03 |
Family
ID=56359832
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015199424A Active JP6681165B2 (en) | 2014-12-27 | 2015-10-07 | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and semiconductor device |
| JP2019106695A Active JP6838104B2 (en) | 2014-12-27 | 2019-06-07 | Substrates for semiconductor devices and semiconductor devices |
| JP2020174744A Pending JP2021005739A (en) | 2014-12-27 | 2020-10-16 | Semiconductor device substrate and manufacturing method thereof, and semiconductor device |
| JP2022096196A Active JP7426440B2 (en) | 2014-12-27 | 2022-06-15 | Substrates for semiconductor devices and semiconductor devices |
| JP2023186256A Pending JP2023181386A (en) | 2014-12-27 | 2023-10-31 | Substrate for semiconductor device and semiconductor device |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015199424A Active JP6681165B2 (en) | 2014-12-27 | 2015-10-07 | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and semiconductor device |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020174744A Pending JP2021005739A (en) | 2014-12-27 | 2020-10-16 | Semiconductor device substrate and manufacturing method thereof, and semiconductor device |
| JP2022096196A Active JP7426440B2 (en) | 2014-12-27 | 2022-06-15 | Substrates for semiconductor devices and semiconductor devices |
| JP2023186256A Pending JP2023181386A (en) | 2014-12-27 | 2023-10-31 | Substrate for semiconductor device and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (5) | JP6681165B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6681165B2 (en) * | 2014-12-27 | 2020-04-15 | マクセルホールディングス株式会社 | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and semiconductor device |
| JP7021635B2 (en) | 2016-06-28 | 2022-02-17 | コニカミノルタ株式会社 | Nursing care item input device, Nursing care item input method and Nursing care item management system |
| JP2018085487A (en) * | 2016-11-25 | 2018-05-31 | マクセルホールディングス株式会社 | Method of manufacturing semiconductor device and semiconductor device |
| JP7323116B2 (en) * | 2018-12-11 | 2023-08-08 | 株式会社Ｓｓテクノ | Semiconductor package manufacturing method and semiconductor package |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3626075B2 (en) * | 2000-06-20 | 2005-03-02 | 九州日立マクセル株式会社 | Manufacturing method of semiconductor device |
| JP2002289739A (en) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method |
| JP2003124421A (en) * | 2001-10-15 | 2003-04-25 | Shinko Electric Ind Co Ltd | Lead frame, manufacturing method therefor, and manufacturing method of semiconductor device using lead frame |
| JP2004214265A (en) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | Semiconductor device and its manufacturing method |
| JP3897704B2 (en) * | 2003-01-16 | 2007-03-28 | 松下電器産業株式会社 | Lead frame |
| JP2006148003A (en) * | 2004-11-24 | 2006-06-08 | Toshiba Corp | Manufacturing method of semiconductor device and semiconductor device |
| JP4091050B2 (en) * | 2005-01-31 | 2008-05-28 | 株式会社三井ハイテック | Manufacturing method of semiconductor device |
| US7579137B2 (en) * | 2005-12-24 | 2009-08-25 | International Business Machines Corporation | Method for fabricating dual damascene structures |
| US8089159B1 (en) * | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| JP2009135417A (en) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | Method for manufacturing substrate for mounting semiconductor element |
| US20090114345A1 (en) * | 2007-11-07 | 2009-05-07 | Sumitomo Metal Mining Co., Ltd. | Method for manufacturing a substrate for mounting a semiconductor element |
| JP4984253B2 (en) * | 2007-12-25 | 2012-07-25 | 大日本印刷株式会社 | Manufacturing method of semiconductor device and manufacturing method of substrate for semiconductor device |
| TWI527175B (en) * | 2010-04-28 | 2016-03-21 | 先進封裝技術私人有限公司 | Etch-back type semiconductor package, substrate and manufacturing method thereof |
| JP2012243840A (en) * | 2011-05-17 | 2012-12-10 | Renesas Electronics Corp | Semiconductor device and manufacturing method of the same |
| CN102324413B (en) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | Sequentially etched and plated lead frame structure with island prepacked plastic sealed material and producing method thereof |
| JP5979495B2 (en) * | 2013-03-19 | 2016-08-24 | Ｓｈマテリアル株式会社 | Manufacturing method of semiconductor device mounting substrate |
| JP6352009B2 (en) * | 2013-04-16 | 2018-07-04 | ローム株式会社 | Semiconductor device |
| JP6681165B2 (en) * | 2014-12-27 | 2020-04-15 | マクセルホールディングス株式会社 | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and semiconductor device |
-
2015
- 2015-10-07 JP JP2015199424A patent/JP6681165B2/en active Active
-
2019
- 2019-06-07 JP JP2019106695A patent/JP6838104B2/en active Active
-
2020
- 2020-10-16 JP JP2020174744A patent/JP2021005739A/en active Pending
-
2022
- 2022-06-15 JP JP2022096196A patent/JP7426440B2/en active Active
-
2023
- 2023-10-31 JP JP2023186256A patent/JP2023181386A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022120854A (en) | 2022-08-18 |
| JP2021005739A (en) | 2021-01-14 |
| JP2016127261A (en) | 2016-07-11 |
| JP2023181386A (en) | 2023-12-21 |
| JP6681165B2 (en) | 2020-04-15 |
| JP7426440B2 (en) | 2024-02-01 |
| JP2019169729A (en) | 2019-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6838104B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
| KR20110081813A (en) | Leadframe substrate, method for manufacturing same, and semiconductor device | |
| JP2015185619A (en) | Substrate for semiconductor device, manufacturing method of substrate, semiconductor device and semiconductor device manufacturing method | |
| JP2023164634A (en) | Substrate for semiconductor device, manufacturing method thereof, and semiconductor device | |
| JP6626639B2 (en) | Method of manufacturing substrate for semiconductor device | |
| JP7339231B2 (en) | Substrates for semiconductor devices, semiconductor devices | |
| JP6806436B2 (en) | Substrates for semiconductor devices, their manufacturing methods, and semiconductor devices | |
| JP6846484B2 (en) | Substrates for semiconductor devices and their manufacturing methods, semiconductor devices | |
| CN107658286B (en) | Substrate for mounting semiconductor element, semiconductor device, and method for manufacturing semiconductor device | |
| JP3993218B2 (en) | Manufacturing method of semiconductor device | |
| JP2017055024A (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing methods thereof | |
| JP6489615B2 (en) | Semiconductor element mounting substrate, semiconductor device and manufacturing method thereof | |
| JP7256303B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
| JP7011685B2 (en) | Semiconductor device | |
| JP6913993B2 (en) | Substrates for semiconductor devices, manufacturing methods for semiconductor devices | |
| JP2021090070A (en) | Substrate for semiconductor device and semiconductor device | |
| JP2022189979A (en) | Substrate for semiconductor device and semiconductor device | |
| JP2014022582A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP6579667B2 (en) | Semiconductor device substrate manufacturing method and semiconductor device manufacturing method | |
| JP6889531B2 (en) | Substrates for semiconductor devices and their manufacturing methods, semiconductor device manufacturing methods | |
| JP6579666B2 (en) | Semiconductor device substrate, method of manufacturing the substrate, and semiconductor device | |
| JP2023060010A (en) | Substrate of semiconductor device and semiconductor device | |
| JP4549318B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6460407B2 (en) | Semiconductor element mounting substrate, semiconductor device and manufacturing method thereof | |
| JP2022046334A (en) | Lead frame, semiconductor device, and manufacturing method of lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6838104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |