JP2023164634A - Substrate for semiconductor device, manufacturing method thereof, and semiconductor device - Google Patents
Substrate for semiconductor device, manufacturing method thereof, and semiconductor device Download PDFInfo
- Publication number
- JP2023164634A JP2023164634A JP2023151911A JP2023151911A JP2023164634A JP 2023164634 A JP2023164634 A JP 2023164634A JP 2023151911 A JP2023151911 A JP 2023151911A JP 2023151911 A JP2023151911 A JP 2023151911A JP 2023164634 A JP2023164634 A JP 2023164634A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- substrate
- protrusion
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 216
- 239000002184 metal Substances 0.000 claims abstract description 216
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000003566 sealing material Substances 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 24
- 239000010408 film Substances 0.000 description 42
- 239000000463 material Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 12
- 239000008393 encapsulating agent Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 238000011282 treatment Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000010935 stainless steel Substances 0.000 description 5
- 229910001220 stainless steel Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 2
- 230000000669 biting effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005323 electroforming Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- -1 nickel-cobalt Chemical compound 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、基板上にリードが形成された半導体装置用基板、該半導体装置用基板を用いて構成される半導体装置に関する。 The present invention relates to a semiconductor device substrate having leads formed on the substrate, and a semiconductor device configured using the semiconductor device substrate.
ガラエポ基板上に半導体素子を搭載し、半導体素子と外部導出用の端子とを配線接続した上で、半導体素子を含む基板表面を樹脂などの保護材で被覆した旧来の構造の半導体装置は、その構造上、小型化には限界があった。これに対して、半導体素子搭載部分や電極部分となる金属部を形成し、この金属部上に半導体素子を搭載し配線などの処理後、半導体素子や配線などのある金属部の表面側を樹脂などの封止材で封止し、金属部が底部に一部露出した構成とされる半導体装置は、その高さを低くして省スペース化が図れ、チップサイズなど超小型の半導体装置を必要とする分野で利用が進んでいる。 Semiconductor devices have a conventional structure in which a semiconductor element is mounted on a glass epoxy substrate, the semiconductor element and the terminal for external output are connected by wiring, and the surface of the substrate containing the semiconductor element is coated with a protective material such as resin. Due to its structure, there were limits to miniaturization. On the other hand, after forming a metal part that becomes the semiconductor element mounting part and electrode part, mounting the semiconductor element on this metal part and processing wiring etc., the surface side of the metal part where the semiconductor element and wiring etc. are located is covered with resin. Semiconductor devices are encapsulated with a sealing material such as, and the metal part is partially exposed at the bottom, so it is possible to reduce the height to save space, and it is necessary to use ultra-small semiconductor devices such as chip size. Its use is progressing in the following fields.
こうした半導体装置は、主に、導電性を有する母型基板上に半導体素子搭載部分や電極部分となる金属部を、めっき(電鋳)により、半導体装置の所望個数分をまとめて形成し、半導体素子が搭載され配線などの処理を経た金属部の表面側を封止材で封止した後、母型基板のみを除去し、一体にまとまった状態の多数の半導体装置を個別に切り分ける、といった製造過程を経て製造される。このような半導体装置の製造方法の一例として、特許文献1に開示されるものがある。
These semiconductor devices are manufactured by forming the desired number of semiconductor devices by plating (electroforming) metal parts that will serve as semiconductor element mounting parts and electrode parts on a conductive motherboard. A manufacturing process in which the surface side of the metal part on which the element is mounted and has undergone processing such as wiring is sealed with a sealing material, then only the mother board is removed, and a large number of integrated semiconductor devices are cut into individual pieces. Manufactured through a process. An example of a method for manufacturing such a semiconductor device is disclosed in
特許文献1には、半導体素子搭載部分および電極部分が封止材によって樹脂封止され、封止材の裏面よりも若干突出(スタンドオフ)させるように構成した半導体装置が開示されている。このように、半導体素子搭載部分および電極部分の裏面を封止材の裏面から突出させることで、半導体装置を実装基板に実装する際に、半導体装置の電極部分(リード)と実装基板の電極部分(パッド)との接合を良好にすることができる。
しかしながら、近年、電子機器の小型化を実現するために、実装基板の電極部分や配線部分が密集して形成されており、上記半導体装置の構造では、半導体素子搭載部分や電極部分の裏面全体が封止材の裏面から突出しているため、半導体装置の半導体素子搭載部分(ダイパッド)や電極部分(リード)と実装基板の電極部分(パッド)や配線部分が所望せぬ箇所で接触するおそれがある。 However, in recent years, in order to realize the miniaturization of electronic devices, the electrode parts and wiring parts of the mounting board have been formed densely. Because it protrudes from the back side of the encapsulant, there is a risk that the semiconductor element mounting part (die pad) or electrode part (lead) of the semiconductor device may come into contact with the electrode part (pad) or wiring part of the mounting board at an undesired location. .
本発明の目的は、半導体素子搭載部分や電極部分から突出部を部分的に突出させ、配線が密集して形成された実装基板にも容易で信頼性良く実装可能な半導体装置を製造できる半導体装置用基板とその製造方法、並びに、この半導体装置用基板を用いた半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device in which a protruding portion partially protrudes from a semiconductor element mounting portion or an electrode portion, and a semiconductor device that can be easily and reliably mounted even on a mounting board formed with dense wiring. An object of the present invention is to provide a substrate for semiconductor devices, a method for manufacturing the same, and a semiconductor device using this substrate for semiconductor devices.
本発明に係る半導体装置用基板は、母型基板10上に少なくとも電極部11bとなる金属部11が形成され、該金属部11の母型基板面側には部分的に突出する突出部11dが設けられており、金属部11の母型基板面側において、少なくとも突出部11dの表面に金属膜21が形成されていることを特徴とする。
In the semiconductor device substrate according to the present invention, at least a
また、金属膜21は、突出部11dの表面のみに形成されていることを特徴とする。
Further, the
また、金属部11の母型基板面側とは反対側の面には窪み部11eが設けられていることを特徴とする。
Further, a feature is that a
また、突出部11dと窪み部11eが金属部11の厚み方向において重なる位置に設けられていることを特徴とする。
Further, the
本発明に係る半導体装置用基板の製造方法は、母型基板10上に少なくとも電極部11bとなる金属部11が形成され、金属部11の母型基板面側には部分的に突出する突出部11dが設けられており、金属部11の母型基板面側において、少なくとも突出部11dの表面に金属膜21が形成されている半導体装置用基板の製造方法であって、母型基板10上に第一レジスト層12を形成する工程と、母型基板10の第一レジスト層12で覆われていない露出領域に凹部20を形成する工程と、少なくとも凹部20の表面に金属膜21を形成する工程と、第一レジスト層12を除去する工程と、母型基板10上に第二レジスト層16を形成する工程と、母型基板10の第二レジスト層16で覆われていない露出領域に金属層22を形成する工程とを有することを特徴とする。
In the method for manufacturing a substrate for a semiconductor device according to the present invention, at least a
また、金属膜21を形成する工程において、金属膜21は凹部20表面のみに形成することを特徴とする。さらに、金属層22を形成する工程において、前記凹部20内(金属膜21)表面に金属層22をめっき成長させることで、金属層22の表面に窪み部11eが形成されることを特徴とする。
Further, in the step of forming the
本発明に係る半導体装置は、半導体素子14と、該半導体素子14と電気的に接続する電極部11bとなる金属部11とを有し、金属部11上への半導体素子14の搭載、半導体素子14と金属部11との電気的接続、封止材19による封止がなされる半導体装置であって、封止材19の底部から露出する金属部11の裏面には、部分的に突出する突出部11dが設けられており、少なくとも突出部11dの表面に金属膜21が形成されていることを特徴とする。
The semiconductor device according to the present invention includes a
また、金属膜21は、突出部11dの表面のみに形成されていることを特徴とする。
Further, the
また、金属部11の表面には窪み部11eが設けられていることを特徴とする。
Further, the
また、突出部11dと窪み部11eが金属部11の厚み方向において重なる位置に設けられていることを特徴とする。
Further, the
本発明によれば、金属部11の裏面には、部分的に突出形成する突出部11dが設けられているので、係る金属部11を備えた半導体装置は、電極や配線が密集した実装基板に対しても、容易で的確な実装が可能となる。また、突出部11dの形状や寸法を実装基板の電極に対応して小さく形成せざるを得なくても、金属部11の表面(表面積)は突出部11dに比べ大きく形成することができ、搭載する半導体素子14の選択自由度を拡げることができる。さらに、少なくとも金属部11の裏面には金属膜21が形成されており、該金属膜21を突出部11dの表面のみに形成することで、当該半導体装置を実装基板に搭載する際に用いられるはんだを金属部11の裏面全体に広がるのを抑え、突出部11d以外の位置で実装基板上の電極や配線との不要な接触・接続を防止できる。
According to the present invention, the
(第1実施形態)
以下、本発明の第1実施形態に係る半導体装置用基板及び半導体装置について、図1ないし図6に基づいて説明する。本実施形態に係る半導体装置用基板1は、図2に示すように、導電性を有する材質からなる母型基板(基板)10と、この母型基板10上に形成された電極部11bとなる金属部11とを備える構成である。係る基板を用いて半導体装置70が製造される。
(First embodiment)
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device substrate and a semiconductor device according to a first embodiment of the present invention will be described below with reference to FIGS. 1 to 6. As shown in FIG. 2, the
母型基板10は、ステンレス(SUS430等)やアルミニウム、銅等の導電性の金属板(厚さ約0.1mm)で形成され、半導体装置の製造工程で除去されるまで、半導体装置用基板1の要部をなすものである。
The
金属部11は、めっき形成されるものであり、図1に示すように、母型基板10表面で、一又は複数配置される状態を一つの単位として、製造する半導体装置の数だけ多数整列状態で並べられた形態で形成されることとなる。
The
この金属部11の裏面(母型基板面)には、突出部11dが形成されている。係る突出部11dは、金属部11の裏面から部分的に突出するように形成されている。また、母型基板面側とは反対側の面である金属部11の表面、より詳しくは、金属部11の厚み方向における突出部11dの直上位置に窪み部11eが形成されている。そして、金属部11の上端部には、庇状に張り出す張出部11cが形成されている。
A protruding
金属部11は、大部分を金属層22によって構成されており、この金属層22は、電解めっきに適した、ニッケルや銅、又はニッケル-コバルト等のニッケル合金で形成されている。この金属層22の裏面側においては、金属層22よりもはんだぬれ性の良好な金属、例えば、金や銀、錫、パラジウム、はんだ等の金属膜21が少なくとも突出部11dの表面に形成され、本実施形態では、突出部11dの表面のみに形成される構成である。これにより、金属部11の裏面全体にはんだが広がるのを抑えられ、例えば、電極や配線が密集した実装基板に対して、適切な実相が可能となる。このように、金属膜21は突出部11dの表面のみに形成される構成としているが、突出部11dを含む金属層22の裏面全体に金属膜21を形成した場合には、半導体装置実装時のはんだ付けをより確実に行うことができ、エッチングによる母型基板10の除去の際には、エッチング液による金属層22の侵食劣化を防ぐ機能を与えることもできる。なお、金属層22の厚さは20~100μm程度、金属膜21の厚さは0.01~1μm程度とするのが好ましい。
The
また、金属層22の表面には、表面金属層23が形成されている。この表面金属層23は、半導体素子14の電極との接合性に優れる金や銀、パラジウム等からなるめっき層として形成され、母型基板10ごとのめっきにより金属層22の表面に所定の厚さ、例えば、金めっきの場合は約0.1~1μm、銀めっきの場合は約1~10μmの厚さがめっき形成される。
Furthermore, a
そして、この半導体装置用基板1を用いて製造される半導体装置70は、図3に示すように、半導体装置用基板1から得られる金属部11に加えて、金属部11のうちの電極部11bと電気的に接続する半導体素子14と、半導体素子14や金属部11(電極部11b)の表面側を覆って封止する封止材19とを備える構成である。
As shown in FIG. 3, a
この半導体装置70では、底部(実装基板対向側)に金属部11の裏面側が電極や放熱パッド等として露出した状態となり、この露出する金属部11の裏面から突出部11dが突出形成されるとともに、突出部11dを除く金属部11の裏面と、装置外装の一部として現れる封止材19の裏面とが略同一平面上に位置する構成である。半導体装置70における底部以外の各面は、装置外装をなす封止材19がそれぞれ現れた状態となっている(図3(B)参照)。
In this
半導体素子14は、微細な電子回路が形成されたいわゆるチップであり、半導体素子14の一面に設けられた電極が電極部11bと直接接合され、半導体素子14と電極部11bとを電気的に接続することとなる。
The
封止材19は、物理的強度の高い熱硬化性エポキシ樹脂等であり、金属部11や半導体素子14を覆った状態で封止し、構造的に弱い部分を外部から隔離した保護状態とするものである。なお、半導体素子14がLED等の発光素子の場合、透光性・透明性の材質が用いられる。
The sealing
この封止材19は、十分な物理的強度を有しており、半導体装置70の外装の一部として十分に内部を保護する機能を果し、母型基板10を半導体装置側から引き剥がすなど力を加えて物理的に除去する場合にも、割れ等の破損もなく金属部11との一体化状態を維持することとなる。
This sealing
次に、本実施形態に係る半導体装置用基板の製造方法及び半導体装置用基板を用いた半導体装置の製造方法の各工程について説明する。 Next, each step of the method of manufacturing a semiconductor device substrate and the method of manufacturing a semiconductor device using the semiconductor device substrate according to the present embodiment will be described.
半導体装置用基板の製造工程として、まず、母型基板10を用意し、この母型基板10上に金属部11(電極部11b)の突出部11dを形成するための凹部20に対応する第一レジスト層12を配設する(図4(A)参照)。具体的には、母型基板10の表面側に感光性レジスト材を配設し、このレジスト材に対して、凹部20(突出部11d)の形成位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射部分のレジスト材を硬化する露光、非照射部分のレジスト材を除去する現像等の処理を行い、凹部20(突出部11d)の形成位置が露出するように第一レジスト層12を形成する。第一レジスト層12は、母型基板10表面に凹部20を形成する際に使用するエッチング液に対する耐溶解性を備えた絶縁性材で形成されるものであり、詳しくは、アルカリ現像タイプの感光性レジスト材を母型基板10に所定の厚さ、例えば5~50μmの範囲、本実施形態では20μmの厚さとなるようにして密着配設される。
As a manufacturing process for a semiconductor device substrate, first, a
続いて、母型基板10の第一レジスト層12から露出する領域に凹部20を形成する(図4(B)参照)。具体的には、母型基板10の表面側のうち第一レジスト層12で覆われていない露出領域に対して、エッチングを施すことで凹部20を形成する。凹部20の形状としては、円形や多角形などが考えられ、凹部20の深さは5~50μmが望ましい。なお、凹部20の形成方法としては、エッチングに限らず、レーザー加工やブラスト処理によって形成しても良い。
Subsequently, a
続いて、凹部20領域にめっき前処理を適宜施したあとに、金属膜21をめっき形成し、母型基板10に形成された第一レジスト層12を除去(溶解除去、膨潤除去)することで、凹部20表面に金属膜21が形成された母型基板10を得る(図4(C)参照)。めっき前処理としては、脱脂、酸浸漬、化学エッチング、電解処理、活性化処理、ストライクめっきなどが挙げられ、本実施形態では、ステンレス製の母型基板10の凹部20領域に対して、化学エッチングを施したあと、0.01~1μm厚の金の金属膜21をめっき成長させている。ここで、金属膜21を構成する金属を凹部20が埋まるまでめっきすることによって、突出部11dを形成することも可能である。
Subsequently, after suitably performing plating pre-treatment on the
続いて、この母型基板10上に金属部11(電極部11b)を形成するための第二レジスト層16を配設する(図5(A)参照)。具体的には、母型基板10の表面側に感光性レジスト材を配設し、このレジスト材に対して、金属部11(電極部11b)の形成位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射部分のレジスト材を硬化する露光、非照射部分のレジスト材を除去する現像等の処理を行い、凹部20(金属膜21)を含む金属部11(電極部11b)の形成位置が露出するように第二レジスト層16を形成する。第二レジスト層16は、金属層22や表面金属層23を形成する際に使用するめっき液に対する耐溶解性を備えた絶縁性材で形成されるものであり、詳しくは、アルカリ現像タイプの感光性レジスト材を母型基板10に所定の厚さ、例えば10~80μmの範囲、本実施形態では50μmの厚さとなるようにして密着配設される。なお、第一レジスト層12及び第二レジスト層16については、感光性レジストに限られるものではなく、エッチング液やめっき液に対し変質せず強度の高い塗膜が得られる塗料を、母型基板10上における凹部20並びに金属部11の配置部分が露出されるように、電着塗装等により必要な塗膜厚さとなるように塗装して形成することもできる。
Subsequently, a second resist
続いて、母型基板10の第二レジスト層16から露出する領域に金属部11(電極部11b)を形成する(図5(B)参照)。具体的には、まず、母型基板10の表面側のうち第二レジスト層16で覆われていない露出領域において、少なくとも金属膜21形成領域を除く領域に対して、上述のめっき前処理を適宜施し、そのあと、金属膜21を含む母型基板10上に、めっき(電鋳)により金属層22を形成しており、本実施形態では、化学エッチングを施した後、70μm厚のニッケル-コバルトの金属層22を形成している。ここで、めっき前処理は、母型基板10や金属膜21、金属層22の材質によって、取捨選択して行うものであり、その中の化学エッチングとは、対象物(母型基板10)自体を溶解して、その表面の酸化被膜(不活性膜)を除去するものであり、対象物の表面は粗面となる。また、金属膜21の形成は、半導体装置のはんだ付け対策を目的とする場合、金属層22を形成する前に限られるものではなく、半導体装置70の完成後(母型基板10除去後)に行っても良く、例えば、半導体装置70の完成後(母型基板10除去後)に、該半導体装置70(封止材19)の裏面から露出する突出部11dを除く領域の一部または全体に絶縁材を形成し、突出部11dの表面にめっきにより金属膜21を形成するようにしても良い。この時、金属膜21が形成された突出部11dの高さ寸法は、絶縁材の厚さ寸法以上、好ましくは、絶縁材の厚さ寸法より大きく形成するのが良い。また、絶縁材は除去せずに形成したままでも良い。
Subsequently, a metal portion 11 (
また、金属層22を形成する際に、第二レジスト層16の厚さを越えてめっき成長させることで、金属部11(金属層22)の上端部に張出部11cが形成される。この張出部11cが存在することにより、半導体装置の製造工程において、封止材19で封止する際に、封止材19が張出部11cにくい込み状に位置した状態で硬化されるため、金属部11及び封止材19から母型基板10を引き剥がし除去する場合でも、封止材19と張出部11cとの食い付き効果により、金属部11は封止材19内に確実に残留し、母型基板10とともにくっついて引き離されることはなく、金属部11のズレや欠落等を防止することができる。なお、金属層22を形成する際に、第二レジスト層16の厚さを越えない範囲でめっき成長すれば、上端部に張出部のないストレート状の金属層22(金属部11)を得ることができる。
Further, when forming the
また、金属部11の裏面(実装基板対向面)には、この裏面の一部から部分的に突出する突出部11dが形成されており、金属部11の上面には窪み部11eが形成されている。この突出部11dと窪み部11eの位置関係は、窪み部11eが突出部11dの直上、つまり、突出部11dと窪み部11eは、金属部11の厚み方向(平面視)において重なる位置に形成されている。これは、金属部11をめっき形成する際、金属部11を構成する金属層22は、第二レジスト層16で覆われていない露出領域である、凹部20内面を含む母型基板10の表面からめっき成長されるものであり、こうして金属層22がめっき成長されることで凹部20内(金属膜21表面)に突出部11dが形成される一方で、突出部11d(凹部20)の直上に位置する金属層22の表面においては、凹部20の形状に倣って窪み部11eが形成されることによるものである。このように、金属部11の表面および裏面において、突出部11dと窪み部11eが対向して形成され、封止材19として透光性・透明性の材質を用いることで、半導体装置を実装基板に実装する際に、平面視でも突出部11dの位置を確認(予測)できるので、半導体装置の実装をより簡易的に行うことができる。なお、突出部11dと窪み部11eは相似、つまり、突出部11dの突出形状と窪み部11eの窪み形状が相似形となっており、突出部11dの高さ寸法及び窪み部11eの深さ寸法は、凹部20の形状・寸法に起因し、突出部11dの高さ寸法≧窪み部11eの深さ寸法の関係にある。
Further, on the back surface of the metal part 11 (the surface facing the mounting board), a protruding
続いて、所望形状の金属層22(金属部11)が得られたら、金属層22の表面に表面金属層23を形成する(図5(B)参照)。具体的には、金属層22の表面に、1~10μm厚の銀の表面金属層23をめっき形成している。なお、表面金属層23をめっき形成する際において、金属層22がニッケル系金属からなり、表面金属層23が密着形成しにくい場合には、表面金属層23をめっき形成する前にあらかじめ金属層22の表面に下地めっき(銅ストライク、ニッケルストライク、銀ストライク、又は金ストライクなど)を行い、表面金属層23の金属層22への密着性を高めることが望ましい。
Subsequently, after obtaining the metal layer 22 (metal portion 11) having a desired shape, a
続いて、母型基板10に形成された第二レジスト層16を除去(溶解除去、膨潤除去)することで、母型基板10に金属部11(電極部11b)が形成された半導体装置用基板が得られる(図5(C)参照)。係る金属部11は、母型基板10表面において、一又は複数配置される電極部11bを一つの単位として、製造する半導体装置の数だけ多数整列状態で並べられた形態で形成されることとなり、本実施形態では、6つの電極部11bを一つの単位としている。
Subsequently, the second resist
なお、母型基板10の表面側には第一レジスト層12や第二レジスト層16を形成しているが、母型基板10の裏面側にもレジスト層を形成しても良い。裏面側のレジスト層は、硬化状態でエッチング液とめっき液への耐性のある材質で、且つ不要となったら容易に除去可能なレジスト材、例えば、厚さ約50μmのアルカリ現像タイプの感光性フィルムレジストを熱圧着等により配設し、そのままマスクなしに紫外線照射による露光等の処理を経て、裏面全面にわたり形成することができる。この裏面側のレジスト層については、レジストに限られるものではなく、例えばカバーフィルムであっても良く、要は耐溶解性・絶縁性を有するものであれば良い。
Although the first resist
次に、得られた半導体装置用基板1を用いた半導体装置の製造について説明すると、まず、半導体装置用基板1における金属部11(電極部11b)上に、半導体素子14を載置して、半導体素子14の電極とこれに対応する各電極部11bとを電気的接続状態とする(図6(A)参照)。この電気的接続は、はんだ付けによって行われる。なお、半導体素子14を載置する際、平面視で半導体素子14の電極が窪み部11eと重ならないように、半導体素子14の電極を金属部11(電極部11b)の窪み部11eを避けた位置に載置・接続するのが好ましい。また、本実施形態では、半導体素子14と電極部11bとの電気的接続をフリップチップ方式で行っているが、もちろん、金、銅等の導電性線材からなるワイヤ15を用いたワイヤボンディング方式で行っても良い(図7参照)。
Next, manufacturing of a semiconductor device using the obtained
続いて、母型基板10の表面側を熱硬化性エポキシ樹脂等の封止材19で封止し、半導体素子14を外部から隔離した保護状態とする(図6(B)参照)。詳しくは、母型基板10の表面側を上型となるモールド金型に装着し、母型基板10に下型の役割を担わせつつ、モールド金型内に封止材19となるエポキシ樹脂を圧入するという過程で封止が実行され、母型基板10上では、一つの半導体装置となる複数の電極部11bが多数整列状態のままで一様に封止され、半導体装置が多数つながった状態で現れることとなる。
Subsequently, the front side of the
続いて、母型基板10を除去し、各半導体装置の底部に金属部11(電極部11b)が露出した状態を得る(図6(C)参照)。ステンレス製である母型基板10の除去には、半導体装置側から母型基板10を物理的に引き剥がして除去する方法を用いる。母型基板10に強度及び剥離性に優れるステンレスを用いることで、半導体装置側から母型基板10を引き剥がして速やかに分離除去することができる。
Subsequently, the
この他、母型基板10を除去する方法として、母型基板10をエッチング(溶解)させる方法を用いることもできる。このエッチングの場合、母型基板10は溶解するが金属膜21や金属層22の材質が冒されないような選択エッチング性を有するエッチング液を用いることとなる。溶解させて除去する場合では、半導体装置側に過大な力が加わらないため、母型基板10の除去に伴う悪影響が生じる確率を小さくできる。母型基板10をエッチング除去する場合は、耐食性を得るためにも金属層22の形成に先立って金属膜21を形成することが望ましい。
In addition, as a method for removing the
母型基板10が除去された半導体装置70の底部では、封止材19の裏面側から突出部11dが部分的に突出されるとともに、突出部11dを除く金属部11の裏面と、封止材19の裏面とが略同一平面上に位置する状態となっている。母型基板10の除去後、多数つながった状態の半導体装置を一つ一つ切り離せば、一つの半導体装置70としての完成品となる。
At the bottom of the
このように、本実施形態に係る半導体装置用基板1及びこの半導体装置用基板1を用いた半導体装置70は、金属部11(電極部11b)の裏面に突出部11dを有し、この突出部11dは、金属部11(電極部11b)の一部から部分的に突出形成されていることから、突出部11dの高さ寸法分だけ半導体装置70(封止材19)の裏面から突出形成された配線逃げ構造が得られることになるので、半導体装置70(封止材19)の裏面から電極部11bの裏面全体が突出した形態に比べ、接合を所望する実装基板の電極部分や配線部分以外での電極部11bの接触を避けることができ、信頼性に優れ、実装基板への搭載自由度が増す半導体装置を得ることができる。さらに、突出部11d表面のみに金属膜21を形成した構成であるから、はんだによって半導体装置を実装基板へ実装する際に、はんだを突起部11d表面に留めて金属部11(電極部11b)の裏面全体に広がるのが抑えられ、突出部11d以外の箇所での実装基板上の電極部分や配線部分との接触・接合を可及的に避けることができる。さらに、金属膜21が形成された突出部11d表面を除く金属部11(電極部11b)の裏面を絶縁材で被覆形成することで、突出部11d以外での実装基板上の電極部分や配線部分との接触・接合を確実に防ぐことができる。
As described above, the
また、半導体装置70内部において、金属部11の上端周縁を張出部11cとして略庇状に張り出し形成し、封止材19による封止状態で張出部11cが封止材19に囲まれて固定されること(アンカー効果)で、樹脂同士で密着し強固に一体化した封止材19に張出部11cが食込んで、金属部11に加わる外力に対する抵抗体の役割を果たすこととなり、母型基板10にステンレス等を用い、半導体装置側から母型基板10を物理的に引き剥がして除去する場合など、金属部11裏面側に装置外装から引離そうとする外力が加わっても、該張出部11cが金属部11の移動を妨げ、金属部11の他部分に対するズレ等をなくすことができ、製造時における歩留りを向上させられるとともに、半導体装置としての強度を高められ、使用時の耐久性や半導体装置動作の信頼性も高められる。しかも、金属部11の表面に窪み部11eを有することで、この窪み部11e内に封止材19が入り込むことになるので、張出部11cによる食い付き効果と相まって、金属部11と封止材19との密着をより強固にでき、半導体装置としての強度を高められ、半導体素子14の保護をより確実にできる。
Further, inside the
上記実施形態において、突出部11dの形状(平面視、断面視含む)としては、丸状、円状、多角状、球体状、半球体状、錐体状、柱体状が挙げられ、突出部11dと金属部11(裏面)との境はなだらかに連続する面となるように形成されるのが好ましい。また、上記実施形態において、金属部11(金属膜21、金属層22、表面金属層23)の形成方法としては、電解めっきに限らず、無電解めっき、蒸着、スパッタなどによって形成しても良い。また、上記実施形態において、半導体素子14を窪み部11eに重なるように載置する、詳しくは、半導体素子14をフリップチップ方式で接続する場合に、半導体素子14の電極が窪み部11eの内面にて接続できるように載置しても良く、これにより、窪み部11eの深さ寸法分または半導体素子14の電極の高さ寸法分を最大に、半導体素子14の高さ位置を低くでき、パッケージの低背化に寄与できる。なお、半導体素子14をワイヤボンディング方式で接続する場合に、ワイヤ15と電極部11bとの接続位置が窪み部11eの内面であっても良い。また、上記実施形態において、半導体素子14は電極部11b上に搭載しているが、図7に示すように、金属部11として半導体素子搭載部11aを設け、この半導体素子搭載部11a上に半導体素子14を搭載するようにしても良い。なお、図7に示す半導体装置において、半導体素子搭載部11aの裏面に突出部11dを設けることも可能であり、この突出部11dの表面や半導体素子搭載部11aの裏面に金属膜21を形成しても良い。また、金属部11(半導体素子搭載部11a、電極部11b)上に半導体素子14を搭載するための接着材としては、固体状、粘体状、液体状のものがあり、例えば、はんだ、銀ペースト、樹脂ペースト、ダイアタッチフィルムが挙げられる。
In the above embodiment, the shape of the
また、上記実施形態において、図3に示すように、金属部11(電極部11b)を直線状に形成することで、半導体装置の底部(封止材19の裏面)における有効利用面積(金属部11形成領域を除く領域)を最大限にできるので、実装基板における配線が複雑に配置されていても不具合を起こすおそれを減少させることができる。また、図8に示すように、半導体装置の底部(封止材19の裏面)において、金属部11の一端を外周部分に配設し、金属部11の他端を中心部分に集中するように配設すれば、隣り合う金属部11の配置間隔を一定にすることができる。係る構成は、半導体素子14の電極(実装基板の電極)が多数設けられているときに有効である。
In the above embodiment, as shown in FIG. 3, by forming the metal part 11 (
1 半導体装置用基板
10 母型基板
11 金属部
11a 半導体素子搭載部
11b 電極部
11c 張出部
11d 突出部
11e 窪み部
12 第一レジスト層
14 半導体素子
15 ワイヤ
16 第二レジスト層
19 封止材
20 凹部
21 金属膜
22 金属層
23 表面金属層
70 半導体装置
1
Claims (8)
前記母型基板(10)上の前記金属部(11)形成領域に凹部(20)が形成されており、
前記金属膜(21)は、前記凹部(20)内の表面に形成され、
前記突出部(11d)は、金属で構成され、前記金属膜(21)上であって前記凹部(20)内に埋設して形成され、
前記金属部(11)は、前記母型基板(10)上および前記突出部(11d)上に形成されていることを特徴とする半導体装置用基板。 A metal part (11) that becomes at least an electrode part (11b) is formed on the mother board (10), and a protrusion (11d) that partially projects from the mother board surface side of the metal part (11) is formed on the mother board (10). ), and a metal film (21) is formed only on the surface of the protrusion (11d),
A recess (20) is formed in the metal part (11) formation area on the mother substrate (10),
The metal film (21) is formed on the surface inside the recess (20),
The protrusion (11d) is made of metal and is formed on the metal film (21) and embedded in the recess (20),
A substrate for a semiconductor device, wherein the metal portion (11) is formed on the mother substrate (10) and the protrusion (11d).
前記母型基板(10)上に、第一レジスト層(12)を形成する工程と、
前記母型基板(10)の前記第一レジスト層(12)で覆われていない露出領域に、凹部(20)を形成する工程と、
前記凹部(20)内の表面に、金属膜(21)を形成する工程と、
前記第一レジスト層(12)を除去する工程と、
前記母型基板(10)上に、第二レジスト層(16)を形成する工程と、
前記凹部(20)を含む前記母型基板(10)の前記第二レジスト層(16)で覆われていない露出領域に、前記金属層(22)を形成する工程とを有することを特徴とする半導体装置用基板の製造方法。 A metal part (11) that becomes at least an electrode part (11b) is formed on the mother board (10), and a protrusion (11d) that partially projects from the mother board surface side of the metal part (11) is formed on the mother board (10). ), a metal film (21) is formed only on the surface of the protrusion (11d), and a recess (20) is formed in the area where the metal part (11) is formed on the mother substrate (10). The metal film (21) is formed on the surface inside the recess (20), the protrusion (11d) is made of metal, and the metal film (21) is formed on the surface of the recess (20). ), and the metal part (11) is formed on the mother substrate (10) and the protrusion part (11d),
forming a first resist layer (12) on the mother substrate (10);
forming a recess (20) in an exposed area of the mother substrate (10) not covered with the first resist layer (12);
forming a metal film (21) on the surface inside the recess (20);
removing the first resist layer (12);
forming a second resist layer (16) on the mother substrate (10);
forming the metal layer (22) in an exposed area of the mother substrate (10) that is not covered with the second resist layer (16) and includes the recess (20). A method for manufacturing a substrate for a semiconductor device.
半導体素子(14)と、前記半導体素子(14)と電気的に接続する電極部(11b)となる金属部(11)とが封止材(19)によって封止されており、
前記封止材(19)の底部から露出する前記金属部(11)の裏面には、金属で構成され、部分的に突出する突出部(11d)が設けられており、
前記突出部(11d)を除く金属部(11)の裏面と前記封止材(19)の裏面とが略同一平面上に位置し、
前記突出部(11d)の表面のみに金属膜(21)が形成されていることを特徴とする半導体装置。 A semiconductor device constructed using a semiconductor device substrate according to any one of claims 1 to 3, or a semiconductor device substrate manufactured by the method for manufacturing a semiconductor device substrate according to claim 4 or 5. hand,
A semiconductor element (14) and a metal part (11) that becomes an electrode part (11b) electrically connected to the semiconductor element (14) are sealed with a sealing material (19),
A protruding part (11d) made of metal and partially protruding is provided on the back surface of the metal part (11) exposed from the bottom of the sealing material (19),
The back surface of the metal part (11) excluding the protruding part (11d) and the back surface of the sealing material (19) are located on substantially the same plane,
A semiconductor device characterized in that a metal film (21) is formed only on the surface of the protrusion (11d).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023151911A JP2023164634A (en) | 2018-05-31 | 2023-09-20 | Substrate for semiconductor device, manufacturing method thereof, and semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018104222A JP2019212649A (en) | 2018-05-31 | 2018-05-31 | Substrate for semiconductor device, manufacturing method of the same, and semiconductor device |
JP2022143499A JP2022168143A (en) | 2018-05-31 | 2022-09-09 | Semiconductor device substrate and semiconductor device |
JP2023151911A JP2023164634A (en) | 2018-05-31 | 2023-09-20 | Substrate for semiconductor device, manufacturing method thereof, and semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022143499A Division JP2022168143A (en) | 2018-05-31 | 2022-09-09 | Semiconductor device substrate and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023164634A true JP2023164634A (en) | 2023-11-10 |
Family
ID=68845973
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018104222A Pending JP2019212649A (en) | 2018-05-31 | 2018-05-31 | Substrate for semiconductor device, manufacturing method of the same, and semiconductor device |
JP2022143499A Pending JP2022168143A (en) | 2018-05-31 | 2022-09-09 | Semiconductor device substrate and semiconductor device |
JP2023151911A Pending JP2023164634A (en) | 2018-05-31 | 2023-09-20 | Substrate for semiconductor device, manufacturing method thereof, and semiconductor device |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018104222A Pending JP2019212649A (en) | 2018-05-31 | 2018-05-31 | Substrate for semiconductor device, manufacturing method of the same, and semiconductor device |
JP2022143499A Pending JP2022168143A (en) | 2018-05-31 | 2022-09-09 | Semiconductor device substrate and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP2019212649A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7454781B2 (en) | 2020-01-28 | 2024-03-25 | 日亜化学工業株式会社 | Light emitting device and its manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3764587B2 (en) * | 1998-06-30 | 2006-04-12 | 富士通株式会社 | Manufacturing method of semiconductor device |
JP4464527B2 (en) * | 1999-12-24 | 2010-05-19 | 大日本印刷株式会社 | Semiconductor mounting member and manufacturing method thereof |
JP2006093575A (en) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | Semiconductor device and its manufacturing method |
JP6336298B2 (en) * | 2014-03-10 | 2018-06-06 | ローム株式会社 | Semiconductor device |
JP6806436B2 (en) * | 2015-11-19 | 2021-01-06 | マクセルホールディングス株式会社 | Substrates for semiconductor devices, their manufacturing methods, and semiconductor devices |
-
2018
- 2018-05-31 JP JP2018104222A patent/JP2019212649A/en active Pending
-
2022
- 2022-09-09 JP JP2022143499A patent/JP2022168143A/en active Pending
-
2023
- 2023-09-20 JP JP2023151911A patent/JP2023164634A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2019212649A (en) | 2019-12-12 |
JP2022168143A (en) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5407474B2 (en) | Manufacturing method of semiconductor element substrate | |
JP5532570B2 (en) | Lead frame type substrate, manufacturing method thereof, and semiconductor device | |
JP7426440B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
JP2023164634A (en) | Substrate for semiconductor device, manufacturing method thereof, and semiconductor device | |
JP2015185619A (en) | Substrate for semiconductor device, manufacturing method of substrate, semiconductor device and semiconductor device manufacturing method | |
JP6806436B2 (en) | Substrates for semiconductor devices, their manufacturing methods, and semiconductor devices | |
JP7339231B2 (en) | Substrates for semiconductor devices, semiconductor devices | |
JP2024003147A (en) | Substrate for semiconductor device, method of manufacturing the same, and semiconductor device | |
JP7412376B2 (en) | Substrate for semiconductor devices | |
JP6846484B2 (en) | Substrates for semiconductor devices and their manufacturing methods, semiconductor devices | |
JP6626639B2 (en) | Method of manufacturing substrate for semiconductor device | |
JP6644978B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof | |
JP5636184B2 (en) | Semiconductor device, substrate for semiconductor device, and manufacturing method thereof | |
JP7256303B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
JP6579667B2 (en) | Semiconductor device substrate manufacturing method and semiconductor device manufacturing method | |
JP2023060010A (en) | Substrate of semiconductor device and semiconductor device | |
JP6889531B2 (en) | Substrates for semiconductor devices and their manufacturing methods, semiconductor device manufacturing methods | |
JP2022046334A (en) | Lead frame, semiconductor device, and manufacturing method of lead frame | |
CN116529879A (en) | Premolded substrate and method for producing a premolded substrate | |
JP2019161238A (en) | Semiconductor device substrate, method for manufacturing the same, and semiconductor device | |
JP2018046310A (en) | Substrate for semiconductor device, method for manufacturing the substrate, and semiconductor device | |
JP2003332491A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230920 |