JP6832811B2 - 保護制御装置、および保護制御システム - Google Patents

Description

本開示は、電力系統を保護するための保護制御装置および保護制御システムに関する。

従来、電力系統で発生した事故を検出するディジタル保護制御装置が使用されている。ディジタル保護制御装置は、電力系統から電流および電圧などの電気量（系統電気量）を収集することにより、事故等が発生したことを検出し、遮断器へ制御信号を送出する。このような保護制御装置としては、系統電圧の位相変化を検出して系統事故等を判定するものが知られている。

例えば、特開２０１２−１５９３３４号公報（特許文献１）は、系統の保護継電装置に適用可能な位相検出装置を開示している。位相検出装置は、正弦波信号から基本周波数近辺帯域以外をカットした電圧信号を得るディジタルフィルタと、電圧信号を３相−２相変換した２相電圧信号の位相を検出する極座標復調器と、サンプリング周期毎に検出する位相の前回値と今回値からサンプリング周期毎の位相変化分を求める差分演算回路と、位相変化分を基に位相跳躍の有無を判定する比較器とを備える。

特開２０１２−１５９３３４号公報

ここで、電力系統内に事故が発生した場合、発電機が同期運転を保つことができず不安定な運転状態になる、いわゆる脱調が生じることがある。例えば、各電気所間での位相差を用いて脱調状態を検出する方式が知られている。この方式では、電圧の位相急変が発生した場合、誤った位相差により脱調と誤検出される可能性がある。特許文献１では、位相跳躍を判定することを検討しているが、脱調については考慮されておらず上記問題に対応する技術を何ら教示ないし示唆するものではない。

本開示における目的は、電力系統における脱調の誤検出による誤動作の発生をより精度よく防止することが可能な保護制御装置を提供することである。

ある実施の形態に従うと、電力系統を保護するための保護制御装置が提供される。保護制御装置は、電力系統の自端で検出された第１電圧の入力を受け付けて、予め定められたサンプリング周期でディジタル量に変換する電圧入力部と、ディジタル量に変換された第１電圧に基づいて、当該第１電圧の振幅がゼロとなるゼロクロス点を検出するゼロクロス検出部と、ゼロクロス点間のサンプリング数に基づいて、第１電圧の位相を算出する位相算出部と、電力系統の相手端で検出された第２電圧の位相を、他の保護制御装置から受信する位相受信部と、第１電圧および第２電圧の位相差に基づいて、電力系統の脱調状態を検出する脱調検出部と、各ゼロクロス点間のサンプリング数の比較結果に基づいて、脱調検出部による検出出力をロックするロック部とを備える。

他の実施の形態に従うと、電力系統を保護するための保護制御システムが提供される。保護制御システムは、第１および第２の保護制御装置を備える。第１の保護制御装置は、電力系統の自端で検出された第１電圧の入力を受け付けて、予め定められたサンプリング周期でディジタル量に変換する電圧入力部と、ディジタル量に変換された第１電圧に基づいて、当該第１電圧の振幅がゼロとなるゼロクロス点を検出するゼロクロス検出部と、ゼロクロス点間のサンプリング数に基づいて、第１電圧の位相を算出する位相算出部と、電力系統の相手端で検出された第２電圧の位相を、第２の保護制御装置から受信する位相受信部と、第１電圧および第２電圧の位相差に基づいて、電力系統の脱調状態を検出する脱調検出部と、各ゼロクロス点間のサンプリング数の比較結果に基づいて、脱調検出部による検出出力をロックするロック部とを含む。

本開示によると、各ゼロクロス点間のサンプリング数の比較結果に基づいて脱調検出部による検出出力をロックすることにより、電力系統における脱調の誤検出による誤動作の発生をより精度よく防止することが可能となる。

保護制御システムの構成例を示す図である。 保護制御装置のハードウェア構成の一例を示す図である。 位相の算出方式を説明するための図である。 ゼロクロス点の検出方式を説明するための図である。 脱調検出方式を説明するための図である。 位相急変の検出方式の一例を説明するための図である。 位相急変の検出方式の他の例を説明するための図である。 保護制御装置の機能構成を示すブロック図である。 保護制御装置の処理手順の一例を示すフローチャートである。

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、同一または相当する部分に同一の参照符号を付し、その説明を繰返さない場合がある。また、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。

＜保護制御システム＞
図１は、保護制御システム１０００の構成例を示す図である。図１を参照して、保護制御システム１０００は、電気所１Ａと、電気所１Ｂと、伝送路４０と、交流系統３０Ａ，３０Ｂと、送電線Ｌとを含む。

電気所１Ａおよび電気所１Ｂ間は、送電線Ｌにより接続されている。伝送路４０は、例えば、サイクリック伝送方式を採用した電力専用通信ネットワークである。なお、伝送路４０は、汎用伝送方式であるイーサネット（登録商標）網等のようなパケット通信の伝送形態を採用するＩＰ網対応のネットワークを使用してもよい。

電気所１Ａ，１Ｂは、例えば、変電所である。電気所１Ａは、母線２Ａと、保護制御装置１０Ａと、事故時などに送電線Ｌを切り離す遮断器２０Ａと、母線２Ａの電圧Ｖａを検出する計器用変圧器５Ａとを含む。電気所１Ｂは、母線２Ｂと、保護制御装置１０Ｂと、事故時などに送電線Ｌを切り離す遮断器２０Ｂと、母線２Ｂの電圧Ｖｂを検出する計器用変圧器５Ｂとを含む。母線２Ａと母線２Ｂとの間は、送電線Ｌ（一例として、３回線）で連絡されている。交流系統３０Ａ，３０Ｂは、それぞれ母線２Ａ，２Ｂの背後電源であり、例えば、発電機である。

保護制御装置１０Ａ，１０Ｂ（以下、「保護制御装置１０」とも総称する。）は、典型的には、ディジタル形の保護継電装置である。保護制御装置１０Ａは、計器用変圧器５Ａから送電線Ｌの自端電圧である電圧Ｖａを取り込み、電圧Ｖａをディジタル変換する。保護制御装置１０Ａは、電圧Ｖａの位相θａを算出し、伝送路４０を介して、位相θａを保護制御装置１０Ｂに送信する。また、保護制御装置１０Ａは、保護制御装置１０Ｂにより算出された、送電線Ｌの相手端電圧（すなわち、電圧Ｖｂ）の位相θｂを伝送路４０を介して受信する。

保護制御装置１０Ａは、自端の電圧Ｖａの位相θａと相手端の電圧Ｖｂの位相θｂの位相差Δθを算出し、当該位相差Δθに基づいて、電力系統の脱調状態（例えば、交流系統３０Ａまたは３０Ｂの脱調状態）を検出する。一方、保護制御装置１０Ａは、自端の電圧Ｖａに基づいて位相急変を検出した場合、脱調検出出力のロックを行なう。具体的には、保護制御装置１０Ａは、脱調ではなく位相急変が発生したと判定した場合には遮断器２０Ａに遮断指令（すなわち、トリップ信号）を出力せず、位相急変ではなく脱調が発生したと判定した場合には遮断器２０Ａに遮断指令を出力する。保護制御装置１０Ａの構成および処理の詳細については後述する。なお、保護制御装置１０Ｂでも保護制御装置１０Ａと同様な処理が実行される。

＜ハードウェア構成＞
図２は、保護制御装置１０のハードウェア構成の一例を示す図である。図２を参照して、保護制御装置１０は、補助変成器５０と、ＡＤ（Analog to Digital）変換部６０と、演算処理部７０とを含む。

補助変成器５０は、計器用変圧器５Ａ（または計器用変圧器５Ｂ）により検出された母線２Ａ（または母線２Ｂ）の系統電気量（すなわち、系統電圧）を取り込み、より小さな電気量に変換して出力する。

ＡＤ変換部６０は、補助変成器５０から出力される系統電気量を取り込んでディジタル量に変換する。具体的には、ＡＤ変換部６０は、アナログフィルタと、サンプルホールド回路と、マルチプレクサと、ＡＤ変換器とを含む。

アナログフィルタは、補助変成器５０から出力される電圧の波形信号から高周波のノイズ成分を除去する。サンプルホールド回路は、アナログフィルタから出力される電圧の波形信号を予め定められたサンプリング周期でサンプリングする。マルチプレクサは、演算処理部７０から入力されるタイミング信号に基づいて、サンプルホールド回路から入力される波形信号を時系列で順次切り替えてＡＤ変換器に入力する。ＡＤ変換器は、マルチプレクサから入力される波形信号をアナログデータからディジタルデータに変換する。ＡＤ変換器は、ディジタル変換した波形信号を演算処理部７０へ出力する。

演算処理部７０は、プロセッサ７２と、ＲＯＭ７３と、ＲＡＭ７４と、ＤＩ（ディジタル入力）回路７５と、ＤＯ（ディジタル出力）回路７６と、通信インターフェイス７７と、入力インターフェイス７８とを含む。これらは、バス７１で結合されている。

プロセッサ７２は、典型的には、ＣＰＵ（Central Processing Unit）やＭＰＵ（Multi Processing Unit）である。プロセッサ７２は、予めＲＯＭ７３に格納されたプログラムを読み出して実行することによって、保護制御装置１０の動作を制御する。なお、ＲＯＭ７３には、プロセッサ７２によって用いられる各種情報が格納されている。なお、当該ハードウェアは、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）およびその他の演算機能を有する回路などであってもよい。

プロセッサ７２は、バス７１を介して、ＡＤ変換部６０からディジタルデータを取り込む。プロセッサ７２は、ＲＯＭ７３に格納されているプログラムに従って、取り込んだディジタルデータを用いて制御演算を実行する。プロセッサ７２は、制御演算結果に基づいて、ＤＯ回路７６を介して、遮断器２０Ａ（または２０Ｂ）に制御指令を出力する。また、プロセッサ７２は、ＤＩ回路７５を介して、その制御指令に対する応答を受け取る。

また、プロセッサ７２は、通信インターフェイス７７を介して伝送路４０に接続して、他の保護制御装置１０と各種情報を送受信する。入力インターフェイス７８は、典型的には、各種ボタン等であり、系統運用者からの各種設定操作を受け付ける。

＜位相の算出方式＞
保護制御装置１０のプロセッサは、ＡＤ変換部６０によりディジタル変換された電圧Ｖａに対して、高調波成分や直流分を除去するための信号処理（すなわち、ディジタルフィルタ処理）を実行する。これにより、母線２Ａの電圧Ｖａから基本周波数（系統周波数）の成分を抽出した電圧データが得られる。電圧データは、サンプリング周期Ｔごとのディジタル値としてＲＡＭ７４に順次格納され、リレー演算に用いられる。

サンプリング周期Ｔは、定格周波数ｆｒのＫ倍（Ｋは偶数）のサンプリング周波数ｆｓ（ｆｓ＝Ｋ×ｆｒ）に対応する（Ｔ＝１／ｆｓ）。以下の説明では、Ｋ＝１２とし、サンプリング周期Ｔは電気角３０°に相当する時間であり、サンプリング周波数ｆｓは１２×ｆｒ（ｆｒは電力系統の定格周波数）であるとする。

図３は、位相の算出方式を説明するための図である。図３には、各サンプリング時刻における電圧データ（すなわち、正相電圧データ）が示されている。保護制御装置１０Ａは、当該電圧データを、電圧の時系列データとして格納する。具体的には、保護制御装置１０Ａは、脱調検出のリレー演算に必要な現時点から数サイクル前までの電圧データを格納する。

図３を参照して、現在のサンプリング時刻をｔ（ｍ）とし、１サンプリング周期（Ｔｓ＝１／ｆｓ）前の時刻をｔ（ｍ−１）とし、以下同様に、ｎサンプリング周期前の時刻をｔ（ｍ−ｎ）とする。また、現在の時刻ｔ（ｍ）の電圧値（すなわち、電圧のディジタル値）をｖ（ｍ）とし、時刻ｔ（ｍ−ｎ）の電圧値をｖ（ｍ−ｎ）とする。現時点からｎサンプリング周期前までの電流値がリレー演算に必要である場合、ｖ（ｍ）、ｖ（ｍ−１）、ｖ（ｍ−２）、・・・ｖ（ｍ−ｎ）のｎ＋１個の電圧値を含む時系列データがＲＡＭ７４に格納される。

この時系列データは、サンプリング周期Ｔ毎に順次更新される。最新の電圧値ｖ（ｍ）が入力されると、以前のデータは順次１個ずつ繰り下げられる。図３の例では、現時点から１サイクル前までの（１サイクル分の）電圧データとして、ｖ（ｍ）〜ｖ（ｍ−１１）の１２個の電圧値が示されている。

まず、保護制御装置１０Ａのプロセッサ７２は、前回のゼロクロス点から今回のゼロクロス点までのサンプリング数を算出する。具体的には、プロセッサ７２は、電圧値ｖ（ｍ）と電圧値ｖ（ｍ−１）と比較して、電圧値ｖ（ｍ）が０以上であり、電圧値ｖ（ｍ−１）が０未満であるとの条件Ｊ１、あるいは電圧値ｖ（ｍ）が０未満であり、電圧値ｖ（ｍ−１）が０以上であるとの条件Ｊ２が成立するか否かを判定する。

図３の例では、電圧値ｖ（ｍ−１０）が０以上であり電圧値ｖ（ｍ−１１）が０未満である（すなわち、条件Ｊ１が成立）ため、時刻ｔ（ｍ−１１）および時刻ｔ（ｍ−１０）の間にゼロクロス点Ｐ１が存在する。また、電圧値ｖ（ｍ−４）が０未満であり電圧値ｖ（ｍ−５）が０以上であるため（すなわち、条件Ｊ２が成立）、時刻ｔ（ｍ−５）および時刻ｔ（ｍ−４）の間にゼロクロス点Ｐ２が存在する。

図４は、ゼロクロス点の検出方式を説明するための図である。図４の例では、負から正へのゼロクロス点の検出方式を説明する。図４を参照して、時刻ｔ（ｍ）の正の電圧値ｖ（ｍ）と、時刻ｔ（ｍ−１）の負の電圧値ｖ（ｍ−１）とを結ぶ直線５０１と、直線５０２（すなわち、ｖ＝０）との交点がゼロクロス点として検出される。

この場合、ゼロクロス点は、時刻ｔ（ｍ）から時間Ｔα遡った時刻に対応する。そのため、時間Ｔαは以下の式（１）で表される。

Ｔα＝｛Ｖ（ｍ）×（Ｔα＋Ｔβ）｝／｛Ｖ（ｍ）−Ｖ（ｍ−１）｝・・（１）
ここで、（Ｔα＋Ｔβ）はサンプリング周期Ｔである（すなわち、１サンプリング期間に相当する）。｛Ｖ（ｍ）／｛Ｖ（ｍ）−Ｖ（ｍ−１）｝が、時間Ｔαに対応するサンプリング数となる。

再び、図３を参照して、式（１）を利用すると、ゼロクロス点Ｐ１から時刻ｔ（ｍ−１０）までのサンプリング数Ｘαは以下の式（２）で表され、時刻ｔ（ｍ−５）からゼロクロス点Ｐ２までのサンプリング数Ｘβは以下の式（３）で表される。

Ｘα＝Ｖ（ｍ−１０）／｛Ｖ（ｍ−１０）−Ｖ（ｍ−１１）｝・・・（２）
Ｘβ＝Ｖ（ｍ−５）／｛Ｖ（ｍ−５）−Ｖ（ｍ−４）｝・・・（３）
これにより、ゼロクロス点Ｐ１およびゼロクロス点Ｐ２間のサンプリング数Ｘは、サンプリング数Ｘα，Ｘβと、時刻ｔ（ｍ−１０）〜時刻ｔ（ｍ−５）までのサンプリング数Ｘγ（ここでは、Ｘγ＝５）を用いて、以下の式（４）により表される。

Ｘ＝Ｘα＋Ｘβ＋Ｘγ・・・（４）
サンプリング数Ｘは、電圧データの半サイクルに対応するサンプリング数であるため、１サンプリングで進む角度φは以下の式（５）で表される。

φ＝１８０°／Ｘ・・・（５）
これにより、ゼロクロス点Ｐ１から現在のサンプリング時刻ｔ（ｍ）までに進んだ位相、すなわち、サンプリング時刻ｔ（ｍ）での位相θ（ｍ）は、以下の式（６）のように表わされる。なお、Ｘｐは、時刻ｔ（ｍ−１０）〜時刻ｔ（ｍ）までのサンプリング数である（図３の例では、Ｘｐ＝１０）。

θ（ｍ）＝（Ｘα＋Ｘｐ）×φ・・・（６）
なお、半サイクル前のサンプリング数を基準に位相が算出されるため、時刻ｔ（ｍ）に対応する電圧値Ｖ（ｍ）が正である場合、サンプリング時刻ｔ（ｍ）での位相θ（ｍ）は、以下の式（７）のように表わされる。

θ（ｍ）＝（Ｘα＋Ｘｐ）×φ−１８０・・・（７）
＜脱調検出方式＞
保護制御装置１０は、上記の＜位相の算出方式＞を用いて算出された自端電圧の位相と、他の保護制御装置１０から受信した相手端電圧の位相との位相差を算出し、当該位相差に基づいて、電力系統の脱調状態を検出する。

図５は、脱調検出方式を説明するための図である。ここでは、電気所１Ａの場合を代表して説明する。図５には、自端の電圧Ｖａを基準ベクトルとし、相手端の電圧Ｖｂを判定ベクトルとした位相特性が示されている。ここで、図５で示される平面の第２象限をα領域と称し、第３象限をβ領域と称する。すなわち、α領域は、位相差Δθが９０°〜１８０°となる領域であり、β領域は、位相差Δθが１８０°〜２７０°となる領域である。

図５を参照して、この平面上において、相手端の電圧Ｖｂがα領域からβ領域に移動したり、β領域からα領域に移動したりした場合に、保護制御装置１０Ａは脱調を検出する。例えば、保護制御装置１０Ａは、電圧Ｖｂがα領域へ侵入してから予め定められた滞在確認時間を経過した後、β領域へ侵入した場合に脱調を検出する。また、保護制御装置１０Ａは、電圧Ｖｂがβ領域へ侵入してから予め定められた滞在確認時間を経過した後、α領域へ侵入した場合に脱調を検出する。

＜位相急変の検出方式＞
上記＜位相の算出方式＞を用いて算出された自端電圧の位相と、相手端電圧の位相との位相差Δθに基づいて脱調を検出する方式（すなわち、上記＜脱調検出方式＞）では、系統事故、機器操作等で電圧の位相が急変すると、周波数が変動したと誤認識して「脱調」と誤検出される可能性がある。例えば、ある時点において、自端電圧の位相が急変し、相手端の位相が急変していない場合には、位相差Δθが大きくなってしまい脱調と誤検出される可能性がある。また、滞在確認時間を長くすることにより位相急変を脱調と誤検出する可能性は低減できるが十分ではない。さらに、滞在確認時間を長くすると、脱調なのか、位相急変なのかを迅速に検出できず、その後の対応に遅れが生じてしまう。

そこで、本実施の形態に従う保護制御装置１０は、以下のように位相急変を確実に検出することにより、脱調と位相急変とを切り分けて検出する。

図６は、位相急変の検出方式の一例を説明するための図である。図６を参照して、時刻ｔ１〜ｔ５はサンプリング時刻を示している。図６の例では、ゼロクロス点Ｑ２を超えてから電圧の位相急変が発生したものとする。

保護制御装置１０のプロセッサ７２は、時刻ｔ４において、ゼロクロス点Ｑ２を検出するとともに、上述した＜位相の算出方式＞を用いてゼロクロス点Ｑ１およびゼロクロス点Ｑ２間のサンプリング数Ｘａ１を算出する。この場合、Ｘａ１＝２．１である。

ここで、プロセッサ７２は、前回のゼロクロス点間のサンプリング数に対する、今回のゼロクロス点間のサンプリング数の割合が閾値Ｔｈ１（ここでは、０．９とする）以下である場合、位相急変が発生したと判断する。換言すると、今回のゼロクロス点間のサンプリング数が、前回のゼロクロス点間のサンプリング数よりも１０％以上小さい場合には、位相急変が発生したと判断する。

プロセッサ７２は、時刻ｔ５において、ゼロクロス点Ｑ３を検出するとともに、ゼロクロス点Ｑ２およびゼロクロス点Ｑ３間のサンプリング数Ｘａ２を算出する。この場合、Ｘａ２＝１．５である。このＸａ２の値は、Ｘａ１×０．９＝１．８９以下であるため、プロセッサ７２は、時刻ｔ５において位相急変が発生したと判断する。この場合、プロセッサ７２は、脱調の誤検出により遮断器が開放されないように、脱調検出出力（すなわち、トリップ信号の出力）をロックする。

図７は、位相急変の検出方式の他の例を説明するための図である。図７を参照して、時刻ｔ１〜ｔ８はサンプリング時刻を示している。図７の例では、ゼロクロス点Ｑ２を超えてから電圧の位相急変が発生したものとする。

保護制御装置１０のプロセッサ７２は、時刻ｔ４において、ゼロクロス点Ｑ２を検出するとともに、ゼロクロス点Ｑ１およびゼロクロス点Ｑ２間のサンプリング数Ｘｂ１を算出する。この場合、Ｘｂ１＝２．３である。

プロセッサ７２は、今回のゼロクロス点間のサンプリング数に対する、次回のゼロクロス点間のサンプリング数の割合が閾値Ｔｈ２（ここでは、１．１とする）以上であると推定される場合、位相急変が発生したと判断する。換言すると、次回のゼロクロス点間のサンプリング数が、今回のゼロクロス点間のサンプリング数よりも１０％以上大きい場合には、位相急変が発生したと判断する。

具体的には、プロセッサ７２は、各サンプリング時刻において、直近のゼロクロス点Ｑ２から当該サンプリング時刻までのサンプリング数を算出し、当該算出したサンプリング数が、Ｘｂ１×１．１＝２．５３以上であるか否かを判断する。図７の例では、プロセッサ７２は、時刻ｔ７において、ゼロクロス点Ｑ２から時刻ｔ７までのサンプリング数が３．１であり、２．５３以上であると判断する。すなわち、プロセッサ７２は、時刻ｔ７において、次回のゼロクロス点間のサンプリング数は、今回のゼロクロス点間のサンプリング数よりも１０％以上大きいと推定し、位相急変が発生したと判断する。

この場合、プロセッサ７２は、脱調の誤検出により遮断器が開放されないように、脱調検出出力をロックする。このように、直流分が重畳される等により次のゼロクロス点Ｑ３が延びた場合であっても、プロセッサ７２は、次のゼロクロス点Ｑ３を待つことなく、位相急変が発生したと判断し脱調検出出力をロックできる。

＜機能構成＞
図８は、保護制御装置１０の機能構成を示すブロック図である。図８を参照して、保護制御装置１０は、主な機能構成として、ゼロクロス検出部１０４と、位相算出部１０６と、位相情報通信部１０８と、脱調検出部１１０と、ロック部１１２とを含む。これらの各機能は、例えば、演算処理部７０のプロセッサ７２がＲＯＭ７３に格納されたプログラムを実行することによって実現される。なお、これらの機能の一部または全部はハードウェアで実現されるように構成されていてもよい。保護制御装置１０は、主にＡＤ変換部６０により実現される電圧入力部１０２をさらに含む。以下の説明では、電気所１Ａに設けられた保護制御装置１０Ａの場合を代表して説明する。

電圧入力部１０２は、電力系統の自端（ここでは、母線２Ａ）で検出された電圧Ｖａの入力を受け付けて、予め定められたサンプリング周期Ｔでディジタル量に変換する。

ゼロクロス検出部１０４は、取り込まれた電圧Ｖａに基づいて、電圧Ｖａの振幅がゼロとなるゼロクロス点を検出する。ゼロクロス検出部１０４は、上記の図４で説明したような検出方式によりゼロクロス点を検出する。

位相算出部１０６は、ゼロクロス点間のサンプリング数に基づいて、電圧Ｖａの位相を算出する。位相算出部１０６は、上記の式（２）〜式（４）によりゼロクロス点間のサンプリング数を算出し、式（５）〜式（７）により電圧Ｖａの位相を算出する。

位相情報通信部１０８は、通信インターフェイス７７を介して、電力系統の相手端（ここでは、母線２Ｂ）で検出された電圧Ｖｂの位相θｂを保護制御装置１０Ｂから受信する。また、位相情報通信部１０８は、通信インターフェイス７７を介して、電圧Ｖａの位相θａを保護制御装置１０Ｂに送信する。

脱調検出部１１０は、電圧Ｖａの位相θａと、電圧Ｖｂの位相θｂとの位相差Δθを算出し、当該位相差Δθに基づいて、電力系統の脱調状態（例えば、交流系統３０Ａまたは３０Ｂの脱調状態）を検出する。脱調検出部１１０は、算出された位相差θａが基準位相差を超えた場合に、脱調状態を検出する。詳細には、脱調検出部１１０は、上記の図５で説明したような検出方式により脱調を検出する。後述するロック部１１２により脱調検出部１１０の検出出力がロックされていない場合、電力系統に接続された遮断器２０Ａを開放するための制御指令が出力される。

ロック部１１２は、各ゼロクロス点間のサンプリング数の比較結果に基づいて、脱調検出部１１０による検出出力をロックする。具体的には、ロック部１１２は、前回のゼロクロス点間のサンプリング数（例えば、Ｘａ１）に対する、今回のゼロクロス点間のサンプリング数（例えば、Ｘａ２）の割合が閾値Ｔｈ１未満であるとの条件Ｒ１を満たす場合、脱調検出部１１０による検出出力をロックする。

また、ロック部１１２は、今回のゼロクロス点間のサンプリング数（例えば、Ｘｂ１）に対する、次回のゼロクロス点間のサンプリング数の割合が閾値Ｔｈ２（例えば、１．１）以上と推定されるとの条件Ｒ２を満たす場合にも、脱調検出部１１０による検出出力をロックする。

＜処理手順＞
図９は、保護制御装置１０の処理手順の一例を示すフローチャートである。以下の説明では、保護制御装置１０Ａの場合を代表して説明する。典型的には、図９に示す各ステップは、保護制御装置１０Ａのプロセッサ７２によって実行される。

プロセッサ７２は、ＡＤ変換部６０によりディジタル変換された電圧Ｖａを取得して（ステップＳ１０）、電圧Ｖａの位相θａを算出する（ステップＳ１２）。プロセッサ７２は、電圧Ｖｂの位相θｂを受信し（ステップＳ１４）、位相差Δθを算出する（ステップＳ１６）。

プロセッサ７２は、電圧Ｖａの位相急変が発生しているか否かを判断する（ステップＳ１８）。具体的には、プロセッサ７２は、各ゼロクロス点間のサンプリング数に関する条件Ｒ１または条件Ｒ２が成立するか否かを判断する。具体的には、プロセッサ７２は、条件Ｒ１または条件Ｒ２が成立する場合には、位相急変が発生していると判断する。

位相急変が発生している場合には（ステップＳ１８においてＹＥＳ）、プロセッサ７２は、脱調検出の際に行われる遮断器２０Ａへのトリップ信号の出力をロックして（ステップＳ２０、処理を終了する。

位相急変が発生していない場合には（ステップＳ１８においてＮＯ）、プロセッサ７２は、脱調を検出したか否かを判断する（ステップＳ２２）。具体的には、プロセッサ７２は、位相差Δθが基準位相差以上である場合には脱調を検出したと判断する。

脱調を検出した場合（ステップＳ２２においてＹＥＳ）、プロセッサ７２は、ＤＯ回路７６を介して、遮断器２０Ａにトリップ信号を出力して（ステップＳ２４）、処理を終了する。脱調を検出しない場合（ステップＳ２２においてＮＯ）、プロセッサ７２は、トリップ信号を出力することなく処理を終了する。

＜利点＞
本実施の形態によると、位相急変と脱調とを切り分けて検出することにより、脱調の誤検出によるトリップ信号の出力を防止することができる。すなわち、電力系統において実際に発生した脱調状態をより精度よく検出することができる。また、直流分が重畳されてゼロクロス点が延びた場合には位相急変と判断するため、脱調検出出力を早くロックすることができる。

＜その他＞
上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１Ａ，１Ｂ 電気所、２Ａ，２Ｂ 母線、５Ａ，５Ｂ 計器用変圧器、１０Ａ，１０Ｂ 保護制御装置、２０Ａ，２０Ｂ 遮断器、３０Ａ，３０Ｂ 交流系統、４０ 伝送路、５０ 補助変成器、６０ ＡＤ変換部、７０ 演算処理部、７１ バス、７２ プロセッサ、７３ ＲＯＭ、７４ ＲＡＭ、７５ ＤＩ回路、７６ ＤＯ回路、７７ 通信インターフェイス、７８ 入力インターフェイス、１０２ 電圧入力部、１０４ ゼロクロス検出部、１０６ 位相算出部、１０８ 位相情報通信部、１１０ 脱調検出部、１１２ ロック部、１０００ 保護制御システム。

Claims (5)

1. 電力系統を保護するための保護制御装置であって、
   前記電力系統の自端で検出された第１電圧の入力を受け付けて、予め定められたサンプリング周期でディジタル量に変換する電圧入力部と、
   ディジタル量に変換された前記第１電圧に基づいて、当該第１電圧の振幅がゼロとなるゼロクロス点を検出するゼロクロス検出部と、
   ゼロクロス点間のサンプリング数に基づいて、前記第１電圧の位相を算出する位相算出部と、
   前記電力系統の相手端で検出された第２電圧の位相を、他の保護制御装置から受信する位相受信部と、
   前記第１電圧および前記第２電圧の位相差に基づいて、前記電力系統の脱調状態を検出する脱調検出部と、
   各ゼロクロス点間のサンプリング数の比較結果に基づいて、前記脱調検出部による検出出力をロックするロック部とを備える、保護制御装置。
2. 前記ロック部は、前回のゼロクロス点間のサンプリング数に対する、今回のゼロクロス点間のサンプリング数の割合が第１閾値未満である場合、前記脱調検出部による検出出力をロックする、請求項１に記載の保護制御装置。
3. 前記ロック部は、今回のゼロクロス点間のサンプリング数に対する、次回のゼロクロス点間のサンプリング数の割合が第２閾値以上と推定される場合、前記脱調検出部による検出出力をロックする、請求項１または請求項２に記載の保護制御装置。
4. 前記第１電圧は送電線の自端側の母線電圧であり、前記第２電圧は前記送電線の相手端側の母線電圧である、請求項１〜請求項３のいずれか１項に記載の保護制御装置。
5. 電力系統を保護するための保護制御システムであって、
   第１および第２の保護制御装置を備え、
   前記第１の保護制御装置は、
   前記電力系統の自端で検出された第１電圧の入力を受け付けて、予め定められたサンプリング周期でディジタル量に変換する電圧入力部と、
   ディジタル量に変換された前記第１電圧に基づいて、当該第１電圧の振幅がゼロとなるゼロクロス点を検出するゼロクロス検出部と、
   ゼロクロス点間のサンプリング数に基づいて、前記第１電圧の位相を算出する位相算出部と、
   前記電力系統の相手端で検出された第２電圧の位相を、前記第２の保護制御装置から受信する位相受信部と、
   前記第１電圧および前記第２電圧の位相差に基づいて、前記電力系統の脱調状態を検出する脱調検出部と、
   各ゼロクロス点間のサンプリング数の比較結果に基づいて、前記脱調検出部による検出出力をロックするロック部とを含む、保護制御システム。
   

Images