JP6830138B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6830138B2
JP6830138B2 JP2019160168A JP2019160168A JP6830138B2 JP 6830138 B2 JP6830138 B2 JP 6830138B2 JP 2019160168 A JP2019160168 A JP 2019160168A JP 2019160168 A JP2019160168 A JP 2019160168A JP 6830138 B2 JP6830138 B2 JP 6830138B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
semiconductor device
terminal
functional surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019160168A
Other languages
English (en)
Other versions
JP2019216269A (ja
Inventor
賢治 藤井
賢治 藤井
守 山上
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019160168A priority Critical patent/JP6830138B2/ja
Publication of JP2019216269A publication Critical patent/JP2019216269A/ja
Application granted granted Critical
Publication of JP6830138B2 publication Critical patent/JP6830138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体チップの機能面側がはんだからなるバンプなどの導通接合部材によって基板などの外部導通部材にフリップチップ接合された半導体装置が提案されている（たとえば、特許文献１）。このような半導体装置においては、たとえばワイヤ接合工程が省略できるなど、製造効率の向上において有利である。また、半導体チップと外部導通部材との間における低抵抗化を図ることができる。
しかしながら、半導体チップと外部導通部材とは、互いの線膨張係数が大きく異なることが一般的である。導通接合部材を挟んで半導体チップと外部導通部材とが比較的近接して位置するため、半導体チップと外部導通部材との間に熱ひずみが生じやすい。この熱ひずみに起因して、半導体チップと外部導通部材との間に存在する絶縁層などにクラックが生じることが懸念される。
特開２０１３−１５７６４７号公報
本発明は、上記した事情のもとで考え出されたものであって、絶縁層のクラック発生を抑制することが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、集積回路が形成された機能面を有する半導体チップと、前記半導体チップの前記機能面に形成された端子層と、前記端子層の一部を覆うとともに、前記端子層の他の一部を露出させる絶縁層開口を有する、絶縁層と、前記絶縁層を覆うとともに、前記端子層の一部を露出させる保護層開口を有する、保護層と、前記端子層に接するとともに、前記絶縁層の前記絶縁層開口および前記保護層の前記保護層開口を通じて前記保護層から露出する内部導通部材と、前記機能面に対向する位置に配置された外部導通部材と、前記内部導通部材および前記外部導通部材を接合する導通接合部材と、を備え、前記絶縁層は、前記機能面側に位置する第１絶縁層と、前記第１絶縁層に対して前記機能面とは反対側に位置する第２絶縁層とを含み、前記第２絶縁層のうち平面視において前記端子層に重なる第２絶縁層被覆部および前記端子層を避けた位置にある第２絶縁層退避部を有し、前記第２絶縁層退避部の前記機能面側の面である第２絶縁層裏面は、前記機能面が向く方向において前記端子層の前記機能面とは反対側に位置する端子層主面よりも前記機能面から離間している。
本発明の好ましい実施の形態においては、前記第２絶縁層は、前記保護層と接する。
本発明の好ましい実施の形態においては、前記第１絶縁層は、平面視において前記端子層に重なる第１絶縁層被覆部と、平面視において前記端子層を避けた位置にある第１絶縁層退避部と、を有している。
本発明の好ましい実施の形態においては、前記第１絶縁層被覆部と前記第２絶縁層被覆部とは、互いに接している。
本発明の好ましい実施の形態においては、前記第１絶縁層退避部と前記第２絶縁層退避部とは、互いに接している。
本発明の好ましい実施の形態においては、前記絶縁層は、前記第１絶縁層退避部と前記第２絶縁層退避部との間に介在する中間絶縁層を含む。
本発明の好ましい実施の形態においては、前記第１絶縁層被覆部の前記機能面とは反対側に位置する第１絶縁層主面と前記中間絶縁層の前記機能面とは反対側に位置する中間絶縁層主面とは、互いに面一である。
本発明の好ましい実施の形態においては、前記中間絶縁層は、酸化物からなる。
本発明の好ましい実施の形態においては、前記中間絶縁層は、ＳｉＯ2からなる。
本発明の好ましい実施の形態においては、前記保護層開口は、平面視において前記絶縁層開口に内包されている。
本発明の好ましい実施の形態においては、前記保護層は、ポリイミド樹脂からなる。
本発明の好ましい実施の形態においては、前記第１絶縁層は、酸化物からなる。
本発明の好ましい実施の形態においては、前記第１絶縁層は、ＳｉＯ2からなる。
本発明の好ましい実施の形態においては、前記第２絶縁層は、窒化物からなる。
本発明の好ましい実施の形態においては、前記第２絶縁層は、ＳｉＮからなる。
本発明の好ましい実施の形態においては、前記絶縁層は、前記機能面と前記第１絶縁層との間に介在する下地絶縁層を含む。
本発明の好ましい実施の形態においては、前記下地絶縁層は、窒化物からなる。
本発明の好ましい実施の形態においては、前記下地絶縁層は、ＳｉＮからなる。
本発明の好ましい実施の形態においては、前記端子層は、前記機能面が向く方向に対して直角である第１方向における端部である端子層端部を有しており、前記絶縁層開口は、前記第１方向における端部である絶縁層開口端部を有しており、前記第１方向における前記端子層端部と前記絶縁層開口端部との距離は、前記絶縁層開口の前記第１方向寸法である開口寸法の２０％以上である。
本発明の好ましい実施の形態においては、前記絶縁層開口は、平面視矩形状である。
本発明の好ましい実施の形態においては、前記第１方向における前記端子層端部と前記絶縁層開口端部との距離は、前記絶縁層の厚さの７０％以上である。
本発明の好ましい実施の形態においては、前記絶縁層は、平面視において前記端子層端部を超えている。
本発明の好ましい実施の形態においては、前記保護層は、平面視において前記端子層端部を超えている。
本発明の好ましい実施の形態においては、前記保護層は、平面視において前記絶縁層を超えている。
本発明の好ましい実施の形態においては、前記外部導通部材は、リードフレームである。
本発明の好ましい実施の形態においては、前記半導体チップを覆う封止樹脂を備える。
本発明の好ましい実施の形態においては、前記外部導通部材の一部が、前記封止樹脂から露出している。
本発明によれば、前記絶縁層の前記第１絶縁層退避部における前記第１絶縁層主面が、前記機能面が向く方向において前記端子層の前記端子層主面よりも前記機能面から離間している。これにより、前記第１絶縁層（前記絶縁層）の前記第１絶縁層被覆部と前記第１絶縁層退避部との間における部分の形状が、顕著にくびれることを緩和している。前記絶縁層の当該部分のくびれが大きいほど、当該部分に生じる熱応力が増大する。本発明においては、当該部分のくびれを緩和することにより、熱応力を低減することが可能である。したがって、前記絶縁層のクラック発生を抑制することができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す断面図である。 図１の半導体装置を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 本発明の第２実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第３実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第４実施形態に基づく半導体装置を示す要部拡大断面図である。 絶縁層に生じる熱応力を示すグラフである。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１および図２は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体チップ１、端子層２、絶縁層３、保護層４、内部導通部材５、複数の外部導通部材６、導通接合部材７および封止樹脂８を備えている。半導体装置Ａ１は、半導体チップ１が外部導通部材６にフリップチップ接合されており、図示された例においては、ＱＦＮパッケージの半導体装置として構成されている。ただし、本発明に係る半導体装置のパッケージ形式は特に限定されず、たとえばＢＧＡパッケージであってもよい。
図１は、半導体装置Ａ１を示す全体断面図である。図２は、端子層２と複数の外部導通部材６のいずれかとの接合箇所を示す要部拡大断面図である。
半導体チップ１は、Ｓｉなどからなる基板からなる。半導体チップ１は、機能面１１を有している。機能面１１は、集積回路が形成された面である。なお、参照する図におけるｚ方向は、機能面１１が向く方向である。また、図２に示す機能面１１は、単に半導体チップ１の一面であるように記載しているが、これは理解の便宜である。たとえば、作りこまれた機能面１１の集積回路から、平面視において所望の位置に端子層２を配置するための配線層（図示略）が形成されていてもよい。このような配線層が形成されている場合、配線層の表面を便宜上機能面１１と定義する。
端子層２は、半導体チップ１の機能面１１に形成された複数の導電体部分に接することにより、機能面１１に作りこまれた集積回路に導通する層である。端子層２は、平面視において矩形環状やマトリクス状に配置された複数の領域に区画されている。図２は、そのうちの１つの領域を含んでいる。端子層２の材質は特に限定されず、本実施形態においては、たとえばＡｌからなる。端子層２は、ｚ方向を向く端子層主面２０を有する。端子層２の厚さは、たとえば、１．０μｍ〜４．０μｍ程度である。
絶縁層３は、端子層２を部分的に覆うことにより、端子層２が意図しない部位と導通することを回避する層である。また、絶縁層３は、半導体チップ１の機能面１１などに外気や水分が進入することを防止する層である。絶縁層３は、たとえばパッシベーション層と称される。本実施形態においては、絶縁層３は、下地絶縁層３０、第１絶縁層３１および第２絶縁層３２からなる。
下地絶縁層３０は、もっとも半導体チップ１側に位置しており、半導体チップ１の機能面１１および端子層２の端子層主面２０に接している。下地絶縁層３０は、窒化物からなり、たとえばＳｉＮからなる。下地絶縁層３０の厚さは、たとえば０．１μｍ〜０．６μｍである。
第１絶縁層３１は、下地絶縁層３０上に積層された層である。第１絶縁層３１は、酸化物からなり、たとえばＳｉＯ2からなる。第１絶縁層３１の厚さは、たとえば１．０μｍ
〜５．０μｍである。第１絶縁層３１は、第１絶縁層主面３１１および第１絶縁層裏面３１２を有する。第１絶縁層主面３１１は、機能面１１と同じ側を向く面である。第１絶縁層裏面３１２は、機能面１１とは反対側を向く面であり、本実施形態においては、下地絶縁層３０に接している。
また、第１絶縁層３１は、第１絶縁層被覆部３１３および第１絶縁層退避部３１４を有する。第１絶縁層被覆部３１３は、平面視（ｚ方向視）において、端子層２と重なる部分である。第１絶縁層退避部３１４は、平面視において、端子層２を避けた位置に設けられた部分である。
第２絶縁層３２は、第１絶縁層３１上に積層されており、第１絶縁層３１に対して機能面１１とは反対側に位置している。第２絶縁層３２は、窒化物からなり、たとえばＳｉＮからなる。第２絶縁層３２の厚さは、たとえば０．７μｍ〜３．５μｍである。第２絶縁層３２は、第２絶縁層主面３２１および第２絶縁層裏面３２２を有する。第２絶縁層主面３２１は、機能面１１と同じ側を向く面である。第２絶縁層裏面３２２は、機能面１１とは反対側を向く面であり、本実施形態においては、第１絶縁層３１の第１絶縁層主面３１１に接している。
また、第２絶縁層３２は、第２絶縁層被覆部３２３および第２絶縁層退避部３２４を有する。第２絶縁層被覆部３２３は、平面視において、端子層２と重なる部分であり、第１絶縁層３１の第１絶縁層被覆部３１３とも重なっている。第２絶縁層退避部３２４は、平面視において、端子層２を避けた位置に設けられた部分であり、第１絶縁層３１の第１絶縁層退避部３１４と重なっている。
絶縁層３は、絶縁層開口３ａを有している。絶縁層開口３ａは、絶縁層３を厚さ方向（ｚ方向）に貫通している。絶縁層開口３ａは、端子層２の一部を露出させている。本実施形態においては、絶縁層開口３ａは、端子層２の中央部分を露出させている。絶縁層開口３ａの内側面は、下地絶縁層３０、第１絶縁層３１および第２絶縁層３２の内側面によって構成されている。下地絶縁層３０、第１絶縁層３１および第２絶縁層３２の内側面は、互いに面一である。
第２絶縁層３２のうち第２絶縁層退避部３２４の第２絶縁層裏面３２２は、ｚ方向において端子層２の端子層主面２０よりも機能面１１から離間している。すなわち、第２絶縁層裏面３２２は、端子層主面２０よりもｚ方向に距離Ｇｐずれた位置に配置されている。これは、第１絶縁層３１の第１絶縁層退避部３１４の厚さが、端子層２の厚さよりも厚いことによって実現されている。
保護層４は、半導体チップ１の機能面１１、端子層２および絶縁層３を保護するための層である。保護層４は、絶縁層３上に積層されている。本実施形態においては、保護層４は、絶縁層３の第２絶縁層３２の第２絶縁層主面３２１を覆っている。保護層４は、絶縁性の樹脂からなり、本実施形態においては、たとえばポリイミド樹脂からなる。保護層４の厚さは、たとえば５μｍ〜２０μｍである。
保護層４は、保護層開口４ａを有している。保護層開口４ａは、端子層２の一部を露出させている。本実施形態においては、保護層開口４ａは、端子層２の中央部分を露出させている。また、本実施形態においては、平面視において保護層開口４ａは、絶縁層開口３ａに内包されている。すなわち、絶縁層開口３ａの内側面は、保護層４によって覆われている。平面視において、絶縁層開口３ａの内側に、絶縁層開口３ａよりも小型の保護層開口４ａが配置されている。
内部導通部材５は、端子層２に接するとともに、絶縁層３の絶縁層開口３ａおよび保護層４の保護層開口４ａを通じて、保護層４から露出している。本実施形態においては、内部導通部材５は、保護層４を埋めている。内部導通部材５の材質は特に限定されず、本実施形態においては、たとえばＣｕからなる。
複数の外部導通部材６は、機能面１１と対向する位置に設けられている。外部導通部材６は、たとえば金属からなり、たとえば、Ｃｕ、Ｎｉ、Ｆｅなどの金属およびこれらの合金からなる。外部導通部材６は、実装面６１を有している。実装面６１は、半導体装置Ａ１を回路基板（図示略）等に実装するために用いられる。外部導通部材６の具体的構成は特に限定されず、本実施形態においてはたとえばリードフレームによって構成された例を示している。外部導通部材６の他の例としては、たとえば基板が挙げられる。
導通接合部材７は、内部導通部材５と外部導通部材６とを接合しており、内部導通部材５と外部導通部材６とを互いに導通させている。導通接合部材７の材質は特に限定されず、本実施形態においては、たとえばはんだからなる。
封止樹脂８は、半導体チップ１を覆うとともに半導体チップ１を保護するものである。また、封止樹脂８は、複数の外部導通部材６の一部ずつを覆うとともに他の一部ずつを露出させている。外部導通部材６のうち、封止樹脂８から露出したｚ方向を向く面が、実装面６１とされている。封止樹脂８の材質は特に限定されず、本実施形態においては、たとえばフィラーが混入された黒色のエポキシ樹脂からなる。
本実施形態においては、半導体装置Ａ１（封止樹脂８）は、たとえば平面視矩形状である。複数の外部導通部材６は、平面視において封止樹脂８からはみ出していない。また、複数の外部導通部材６は、平面視において封止樹脂８の外縁に沿って配置されている。
次に、半導体装置Ａ１の製造方法の一例について、図３〜図１１を参照しつつ以下に説明する。
まず、図３に示すように、機能面１１に集積回路が形成された半導体チップ１を用意する。次いで、機能面１１に端子層２を形成する。端子層２の形成は、たとえばＡｌからなる層をめっきによって形成することによって行う。
次いで、図４に示すように、下地絶縁層３０を形成する。下地絶縁層３０の形成は、たとえば、半導体チップ１の機能面１１および端子層２を覆うように、ＳｉＮからなる薄膜をＣＶＤ等の薄膜形成プロセスによって形成することによって行う。下地絶縁層３０の厚さは、たとえば０．１μｍ〜０．６μｍである。
次いで、図５に示すように、第１絶縁層３１を形成する。第１絶縁層３１の形成は、たとえば下地絶縁層３０を覆うように、ＳｉＯ2からなる薄膜をＣＶＤ等の薄膜形成プロセ
スによって形成することによって行う。第１絶縁層３１の厚さは、たとえば１．０μｍ〜５．０μｍである。
次いで、図６に示すように、第２絶縁層３２を形成する。第２絶縁層３２の形成は、たとえば第１絶縁層３１を覆うように、ＳｉＮからなる薄膜をＣＶＤ等の薄膜形成プロセスによって形成することによって行う。第２絶縁層３２の厚さは、たとえば０．７μｍ〜３．５μｍである。これにより、下地絶縁層３０、第１絶縁層３１および第２絶縁層３２からなる絶縁層３が構成される。
次いで、図７に示すように、絶縁層３に絶縁層開口３ａを形成する。絶縁層開口３ａの形成は、たとえば図６に示す絶縁層３に対してフォトリソグラフィの手法を用いたマスクを形成し、このマスクを利用して絶縁層３をエッチングすることによって行う。
次いで、図８に示すように、保護層４を形成する。保護層４の形成は、絶縁層３および端子層２を覆うように、ポリイミド樹脂からなる薄膜をＣＶＤ等の薄膜形成プロセスによって形成することによって行う。保護層４の厚さは、たとえば５μｍ〜２０μｍである。
次いで、図９に示すように、保護層４に保護層開口４ａを形成する。保護層開口４ａの形成は、たとえば図８に示す保護層４に対してフォトリソグラフィの手法を用いたマスクを形成し、このマスクを利用して保護層４をエッチングすることによって行う。なお、本実施形態においては、保護層開口４ａは、平面視において絶縁層開口３ａに内包される、絶縁層開口３ａよりも小サイズの開口とされている。
次いで、図１０に示すように、内部導通部材５を形成する。内部導通部材５の形成は、たとえばめっきによって保護層４を埋めるようにＣｕを堆積させることによって行う。
次いで、図１１に示すように、導通接合部材７を形成する。導通接合部材７の形成は、たとえば、内部導通部材５に接するはんだボールを形成することによって行う。
この後は、所定の形状および配置とされた外部導通部材６に、たとえばはんだリフローの手法によって導通接合部材７を溶融させることにより、端子層２、絶縁層３、保護層４および内部導通部材５が形成された半導体チップ１を接合する。続いて、たとえば金型成形により、半導体チップ１を覆う封止樹脂８を形成する。以上の工程を経ることにより、半導体装置Ａ１が得られる。
次に、半導体装置Ａ１の作用について説明する。
本実施形態によれば、図２に示すように、絶縁層３の第１絶縁層退避部３１４における第１絶縁層主面３１１が、ｚ方向において端子層２の端子層主面２０よりも機能面１１から離間している。これにより、第１絶縁層３１（絶縁層３）の第１絶縁層被覆部３１３と第１絶縁層退避部３１４との間における部分の形状が、顕著にくびれることを緩和している。絶縁層３の当該部分のくびれが大きいほど、当該部分に生じる熱応力が増大する。本実施形態においては、当該部分のくびれを緩和することにより、熱応力を低減することが可能である。したがって、絶縁層３のクラック発生を抑制することができる。
発明者らの試験によれば、本実施形態と異なり、絶縁層３の第１絶縁層退避部３１４における第１絶縁層主面３１１が、ｚ方向において端子層２の端子層主面２０よりも機能面１１に近接している参考例においては、熱サイクル試験を３００サイクル行うと、５つの参考例うち２つに絶縁層３のクラック発生が確認された。なお、前記熱サイクル試験は、環境温度を−６０℃と１５０℃とに交互に設定する試験である。一方、半導体装置Ａ１について前記熱サイクル試験を行った結果、３００サイクル終了の時点では５つの半導体装置Ａ１のいずれにもクラックは発生しなかった。そして、１０００サイクル行った結果、５つの半導体装置Ａ１うち２つの絶縁層３にクラックの発生が認められた。本試験の結果からも、半導体装置Ａ１が絶縁層３のクラック発生を抑制できることが裏付けられる。
本実施形態においては、外部導通部材６は、リードフレームによって構成されている。Ｓｉなどの半導体からなる半導体チップ１と金属からなるリードフレームである外部導通部材６とは、互いの線膨張係数が大きく相違する。このような外部導通部材６に内部導通部材５および導通接合部材７を介して端子層２が導通接合された場合、絶縁層３に生じる熱応力が増大しやすい。本実施形態においては、絶縁層３の上述したくびれを緩和することにより、絶縁層３のクラック発生を抑制可能である。すなわち、半導体チップ１が外部導通部材６にフリップチップ接合された形態のＱＦＮパッケージとされた半導体装置Ａ１において、絶縁層３のクラックを抑制することができる。
図１２〜図１５は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図１２は、本発明の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、主に絶縁層３の構成が、上述した半導体装置Ａ１と異なっている。
本実施形態においては、絶縁層３は、下地絶縁層３０、第１絶縁層３１、第２絶縁層３２および中間絶縁層３３からなる。中間絶縁層３３は、第１絶縁層３１の第１絶縁層退避部３１４と第２絶縁層３２の第２絶縁層退避部３２４との間に介在している。なお、本実施形態においても、第１絶縁層３１の第１絶縁層被覆部３１３と第２絶縁層３２の第２絶縁層被覆部３２３とは、互いに接している。中間絶縁層３３は、たとえば酸化物からなり、本実施形態においては、ＳｉＯ2からなる。中間絶縁層３３の厚さは、たとえば０．８
μｍ〜３．０μｍである。
中間絶縁層３３は、中間絶縁層主面３３１および中間絶縁層裏面３３２を有する。中間絶縁層主面３３１は、第２絶縁層３２の第２絶縁層主面３２１に接している。中間絶縁層裏面３３２は、第１絶縁層３１の第１絶縁層主面３１１に接している。本実施形態においても、第２絶縁層３２の第２絶縁層裏面３２２は、ｚ方向において端子層２の端子層主面２０よりも機能面１１から離間している。すなわち、第２絶縁層裏面３２２は、端子層主面２０よりもｚ方向に距離Ｇｐずれた位置に配置されている。さらに、本実施形態においては、中間絶縁層３３の中間絶縁層主面３３１は、第１絶縁層３１の第１絶縁層被覆部３１３の第１絶縁層主面３１１と面一とされている。また、本実施形態においては、絶縁層３の第１絶縁層３１の第１絶縁層退避部３１４の厚さは、端子層２の厚さよりも薄い。
中間絶縁層３３は、半導体装置Ａ２の製造方法において、たとえば、第１絶縁層３１を形成した後に、第１絶縁層３１を覆うようにたとえばＳｉＯ2からなる薄膜がＣＶＤ等の
薄膜形成プロセスによって形成されたものである。なお、第１絶縁層３１の第１絶縁層被覆部３１３の第１絶縁層主面３１１と中間絶縁層３３の中間絶縁層主面３３１とを面一とするために、中間絶縁層３３を形成した後に、第１絶縁層３１が中間絶縁層３３から露出する程度に研磨構成を行ってもよい。この場合、第１絶縁層３１の第１絶縁層被覆部３１３は、第１絶縁層退避部３１４よりも厚さが薄いものとなる。
本実施形態によっても、絶縁層３のクラック発生を抑制することができる。また、本実施形態においては、絶縁層３は、中間絶縁層３３を有している。中間絶縁層３３は、第１絶縁層退避部３１４と第２絶縁層退避部３２４との間に介在している。これにより、絶縁層３のくびれをより好適に縮小することが可能であり、絶縁層３のクラック発生を抑制するのに適している。特に、第１絶縁層被覆部３１３の第１絶縁層主面３１１と中間絶縁層３３の中間絶縁層主面３３１とが面一であることにより、絶縁層３に顕著なくびれ部分が生じることを回避することが可能である。これは、絶縁層３のクラック発生を抑制するのに好適である。なお、半導体装置Ａ２について前記熱サイクル試験を行った結果は、半導体装置Ａ１と同程度であった。
図１３は、本発明の第３実施形態に基づく半導体装置を示している。本実施形態半導体装置Ａ３は、絶縁層３の具体的な構成が半導体装置Ａ１や半導体装置Ａ２とは異なっている。本実施形態においては、絶縁層３は、下地絶縁層３０、第１絶縁層３１、第２絶縁層３２および中間絶縁層３３からなる。また、第１絶縁層３１の第１絶縁層退避部３１４の厚さは、端子層２の厚さよりも厚い。これに伴い、本実施形態においては、中間絶縁層３３の厚さが、たとえば半導体装置Ａ２の中間絶縁層３３よりも薄いものとされている。
本実施形態によっても、絶縁層３のクラック発生を抑制することができる。また、本実施形態においては、第１絶縁層３１の第１絶縁層退避部３１４の厚さは、端子層２の厚さよりも厚い。言い換えると、端子層２が、第１絶縁層３１の第１絶縁層退避部３１４よりも薄いものとされている。これにより、中間絶縁層３３を相対的に薄くしつつ、絶縁層３のくびれ抑制や、第１絶縁層主面３１１と中間絶縁層主面３３１とを面一とすることを達成可能である。また、半導体装置Ａ３について、前記熱サイクル試験を行った結果、１０００サイクル終了の時点で、５つの半導体装置Ａ３のいずれにも、クラック発生は認められなかった。
図１４は、本発明の第４実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ４は、内部導通部材５および導通接合部材７を介した端子層２および内部導通部材５の導通接合箇所と、ｚ方向と直角であるｘ方向（本発明で言う第１方向）における端子層２、絶縁層３および保護層４の端部との関係が特定されている。なお、内部導通部材５および導通接合部材７を介した端子層２および内部導通部材５の導通接合箇所の構成は、特に限定されず、半導体装置Ａ１〜Ａ３のいずれかの構成が適宜さようされる。図示された例においては、半導体装置Ａ１と同様の構成を例示している。
端子層２は、端子層端部２１を有している。端子層端部２１は、ｘ方向における端子層２の端部である。絶縁層開口３ａは、絶縁層開口端部３ｂを有している。絶縁層開口端部３ｂは、ｘ方向における絶縁層開口３ａの端部である。本実施形態においては、端子層端部２１と絶縁層開口３ａのｘ方向における距離である距離Ｌは、絶縁層開口３ａのｘ方向における寸法である開口寸法Ｄの２０％以上とされている。なお、本実施形態においては、絶縁層開口３ａは、平面視矩形状であり、開口寸法Ｄは、絶縁層開口３ａのｘ方向に沿う辺の長さである。これと異なり、絶縁層開口３ａが平面視円形状である場合、開口寸法Ｄは、絶縁層開口３ａの直径である。また、本実施形態においては、開口寸法Ｄは、絶縁層３の厚さである厚さＴの７０％以上とされている。
絶縁層３は、平面視において端子層端部２１を超えた部分を有している。この部分は、第１絶縁層退避部３１４や第２絶縁層退避部３２４を含む。保護層４は、平面視において端子層端部２１を超えた部分を有しており、さらに絶縁層３のｘ方向端部を超えた部分を有している。
図１５は、絶縁層３のうち第１絶縁層被覆部３１３と第１絶縁層退避部３１４との間（第２絶縁層被覆部３２３と第２絶縁層退避部３２４との間）の部分に発生する熱応力を示している。縦軸は、熱応力を相対的に表す無次元の指標である。横軸は、開口寸法Ｄに対する距離Ｌの大きさを百分率で示している。
同図に示すように、Ｄ／Ｌが１０％以下程度である領域においては、熱応力が７００程度であるのに対し、Ｄ／Ｌが１８％では、熱応力が５００以下に低下している。また、Ｄ／Ｌが１８％以上の領域においては、熱応力の大きさは明瞭な増減を示さず、比較的一定な値となっている。このような傾向は、厚さＴに対する距離Ｌの大きさに対する熱応力の大きさについても同様である。Ｄ／Ｔが７０％の場合に、熱応力が５００以下に低下する。また、Ｄ／Ｔが７０％以上の領域においては、熱応力の大きさは、明瞭な増減を示さず、比較的一定な値となっている。
本実施形態によっても、絶縁層３のクラック発生を抑制することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１〜Ａ４ 半導体装置
１ 半導体チップ
１１ 機能面
２ 端子層
２０ 端子層主面
２１ 端子層端部
３ 絶縁層
３ａ 絶縁層開口
３ｂ 絶縁層開口端部
３０ 下地絶縁層
３１ 第１絶縁層
３１１ 第１絶縁層主面
３１２ 第１絶縁層裏面
３１３ 第１絶縁層被覆部
３１４ 第１絶縁層退避部
３２ 第２絶縁層
３２１ 第２絶縁層主面
３２２ 第２絶縁層裏面
３２３ 第２絶縁層被覆部
３２４ 第２絶縁層退避部
３３ 中間絶縁層
３３１ 中間絶縁層主面
３３２ 中間絶縁層裏面
４ 保護層
４ａ 保護層開口
５ 内部導通部材
６ 外部導通部材
６１ 実装面
７ 導通接合部材
８ 封止樹脂

Claims (12)

  1. 集積回路が形成された機能面を有する半導体チップと、
    前記半導体チップの前記機能面に形成された端子層と、
    前記端子層の一部を覆うとともに、前記端子層の他の一部を露出させる絶縁層開口を有する、絶縁層と、
    前記絶縁層を覆うとともに、前記端子層の一部を露出させる保護層開口を有する、保護層と、
    前記端子層に接するとともに、前記絶縁層の前記絶縁層開口および前記保護層の前記保護層開口を通じて前記保護層から露出する内部導通部材と、
    前記機能面に対向する位置に配置された外部導通部材と、
    前記内部導通部材および前記外部導通部材を接合する導通接合部材と、を備え、
    前記内部導通部材と前記導通接合部材とは、互いに異なる材質からなり、
    前記内部導通部材は、前記保護層のうち前記機能面と同じ側を向く表面を超えて前記保護層開口から露出しており、
    前記導通接合部材は、前記保護層開口から前記保護層の前記表面が向く側に退避して設けられており、
    前記絶縁層は、前記機能面側に位置する第１絶縁層と、前記第１絶縁層に対して前記機能面とは反対側に位置する第２絶縁層とを含み、
    前記第２絶縁層のうち平面視において前記端子層に重なる第２絶縁層被覆部および前記端子層を避けた位置にある第２絶縁層退避部を有し、
    前記第２絶縁層退避部の前記機能面側の面である第２絶縁層裏面は、前記機能面が向く方向において前記端子層の前記機能面とは反対側に位置する端子層主面よりも前記機能面から離間している、半導体装置。
  2. 前記内部導通部材は、Ｃｕからなる、請求項１に記載の半導体装置。
  3. 前記導通接合部材は、はんだからなる、請求項１または２に記載の半導体装置。
  4. 前記第１絶縁層は、平面視において前記端子層に重なる第１絶縁層被覆部と、平面視において前記端子層を避けた位置にある第１絶縁層退避部と、を有しており、
    前記第１絶縁層被覆部と前記第２絶縁層被覆部とは、互いに接しており、
    前記絶縁層は、前記第１絶縁層退避部と前記第２絶縁層退避部との間に介在する中間絶縁層を含み、
    前記第１絶縁層被覆部の前記機能面とは反対側に位置する第１絶縁層主面と前記中間絶縁層の前記機能面とは反対側に位置する中間絶縁層主面とは、互いに面一である、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記第２絶縁層は、前記保護層と接する、請求項４に記載の半導体装置。
  6. 前記中間絶縁層は、酸化物からなる、請求項４または５に記載の半導体装置。
  7. 前記中間絶縁層は、ＳｉＯ2からなる、請求項６に記載の半導体装置。
  8. 前記保護層開口は、平面視において前記絶縁層開口に内包されている、請求項４ないし７のいずれかに記載の半導体装置。
  9. 前記保護層は、ポリイミド樹脂からなる、請求項４ないし８のいずれかに記載の半導体装置。
  10. 前記第１絶縁層は、酸化物からなる、請求項４ないし９のいずれかに記載の半導体装置。
  11. 前記第１絶縁層は、ＳｉＯ2からなる、請求項１０に記載の半導体装置。
  12. 前記第２絶縁層は、窒化物からなる、請求項４ないし１０のいずれかに記載の半導体装置。
JP2019160168A 2019-09-03 2019-09-03 半導体装置 Active JP6830138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019160168A JP6830138B2 (ja) 2019-09-03 2019-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019160168A JP6830138B2 (ja) 2019-09-03 2019-09-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015155187A Division JP2017034187A (ja) 2015-08-05 2015-08-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2019216269A JP2019216269A (ja) 2019-12-19
JP6830138B2 true JP6830138B2 (ja) 2021-02-17

Family

ID=68918999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019160168A Active JP6830138B2 (ja) 2019-09-03 2019-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JP6830138B2 (ja)

Also Published As

Publication number Publication date
JP2019216269A (ja) 2019-12-19

Similar Documents

Publication Publication Date Title
US9673182B2 (en) Package on package bonding structure and method for forming the same
KR100580970B1 (ko) 반도체장치
JP3596864B2 (ja) 半導体装置
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2017034187A (ja) 半導体装置
US9972555B2 (en) Semiconductor device and method of manufacturing same
JP6254217B2 (ja) 積層パッケージ素子およびその製造方法
KR100842921B1 (ko) 반도체 패키지의 제조 방법
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
TW201832297A (zh) 封裝堆疊構造及其製造方法
TWI585870B (zh) 晶片封裝體及其製造方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
JP6830138B2 (ja) 半導体装置
TWI428997B (zh) 半導體封裝結構及其製作方法
TW201709453A (zh) 無核心層封裝結構
KR102520106B1 (ko) 반도체 소자용 범프 구조물
JP7414563B2 (ja) 半導体装置
TWI592063B (zh) 線路結構及其製法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
TWI479617B (zh) 半導體結構及其製造方法
KR100969444B1 (ko) 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법
TWI597807B (zh) 無基板之晶片封裝構造
TWI579964B (zh) 堆疊封裝裝置及其製造方法
KR100965318B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
TW202335198A (zh) 半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210125

R150 Certificate of patent or registration of utility model

Ref document number: 6830138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250