JP6821440B2 - 電源装置及びこの電源装置を備えた照明装置 - Google Patents

電源装置及びこの電源装置を備えた照明装置 Download PDF

Info

Publication number
JP6821440B2
JP6821440B2 JP2017001405A JP2017001405A JP6821440B2 JP 6821440 B2 JP6821440 B2 JP 6821440B2 JP 2017001405 A JP2017001405 A JP 2017001405A JP 2017001405 A JP2017001405 A JP 2017001405A JP 6821440 B2 JP6821440 B2 JP 6821440B2
Authority
JP
Japan
Prior art keywords
circuit
terminal
power supply
switching element
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017001405A
Other languages
English (en)
Other versions
JP2018113736A (ja
Inventor
加藤 剛
剛 加藤
宇佐美 朋和
朋和 宇佐美
木村 俊介
俊介 木村
林 正明
正明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Toshiba Lighting and Technology Corp
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Toshiba Lighting and Technology Corp filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2017001405A priority Critical patent/JP6821440B2/ja
Priority to TW107100362A priority patent/TWI666969B/zh
Publication of JP2018113736A publication Critical patent/JP2018113736A/ja
Application granted granted Critical
Publication of JP6821440B2 publication Critical patent/JP6821440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明の実施形態は、電源装置及びこの電源装置を備えた照明装置に関する。
外部から供給された電圧を昇圧した後に降圧して所望の電力を得る電源装置は知られている。昇圧は、力率改善のためであり、電源装置では、力率改善回路が用いられる。降圧は、定電流制御のために電圧を調整するものであり、電源装置では、降圧チョッパ回路が用いられる。
降圧チョッパ回路は、チョッピングのためのスイッチング素子として、電界効果トランジスタ(FET:field-effect transistor)を使用するのが一般的である。電界効果トランジスタは、制御端子であるゲートと出力端子であるソースとの間の電位差により、入力端子であるドレインとソースとの間の導通をオンまたはオフする。
この電界効果トランジスタをスイッチング素子として用いた降圧チョッパ回路では、スイッチング素子の電源を供給する方法としてブートストラップ方式が広く適用されている。降圧チョッパ回路の場合、スイッチング素子がオフであるときに回生電流を生じさせるために、スイッチング素子のソース端子とグランドとの間にダイオードが接続される。ダイオードは、ソース端子からグランドに流れる電流を阻止する向きに接続される。このため、降圧チョッパ回路が動作していない状態では、スイッチング素子のソース端子は電位が不定となっている。スイッチング素子を起動させるためには、ソース端子の電位を基準とした一定値以上の電圧を制御端子に供給する必要がある。しかし、ソース端子の電位が不定であるとブートストラップ回路よりスイッチング素子の駆動電源が十分確保出来ず、起動が不安定となり、降圧チョッパ回路が安定に始動しない懸念がある。
そこで従来、起動時にスイッチング素子のソース端子をグランドと短絡してソース端子の電位をグランド電位とすることで、スイッチング素子を安定に起動させる技術がある。
そして、このような技術を導入する際、スイッチング素子のスイッチングを制御する回路とともに、当該スイッチング素子のソース端子をグランドと短絡させる回路を1チップの集積回路で構成すると、回路点数削減に伴う小型化、低コスト化等を図り得て好適であると考えられる。
特許第3775240号公報
その一方で、スイッチング素子のソース端子をグランドと短絡させる回路には、短絡時に降圧チョッパ回路側から電流が流れ込む。このため、この電流に耐えうる耐電流特性を有した回路素子を用いる必要がある。しかしながら、耐電流特性に優れた高性能の回路素子を採用して汎用の集積回路を構成することは、コスト面から好ましいものではない。
本発明の実施形態が解決しようとする課題は、スイッチング素子のソース端子をグランドと短絡させるための回路を、必要に応じて耐電流特性に優れた高性能の回路素子を使用して構成することができ、実用性に優れた電源装置及びこの電源装置を備えた照明装置を提供することにある。
一実施形態において、電源装置は、降圧チョッパ回路と、集積回路と、外部端子とを含む。降圧チョッパ回路は、スイッチング素子の出力端子とグランドとの間にインダクタとコンデンサとの直列回路を接続し、前記コンデンサの両端を負荷への給電端子として、前記スイッチング素子のスイッチングにより入力電圧を前記負荷に応じた出力電圧に変換し、前記給電端子に接続された前記負荷へと供給する。集積回路は、前記コンデンサと並列に接続され、動作時に前記インダクタと前記コンデンサとの接続点の電位を前記グランドの電位に引き込む短絡回路、及び、前記スイッチング素子のスイッチング制御を開始する前に前記短絡回路を動作させる信号を前記短絡回路へと出力する制御回路、を含む。外部端子は、前記集積回路に設けられ、前記制御回路から前記短絡回路へと出力される信号を前記集積回路の外部に出力するための端子である。
一実施形態において、照明装置は、上記の電源装置と、この電源装置の前記給電端子に接続されて点灯制御される発光負荷とを備える。
一実施形態によれば、スイッチング素子のソース端子をグランドと短絡させるための回路を、必要に応じて耐電流特性に優れた高性能の回路素子を使用して構成することができ、実用性に優れた電源装置を提供することができる。
一実施形態によれば、電源装置に設けられるスイッチング素子のソース端子をグランドと短絡させるための回路を、必要に応じて耐電流特性に優れた高性能の回路素子を使用して構成することができ、実用性に優れた照明装置を提供することができる。
本実施形態に係る電源装置を備えた照明装置の概略的な電気回路構成図。 図1における制御回路の要部構成を示すブロック図。 図1における制御回路の電源オン時における動作シーケンスを示す流れ図。 図1における制御回路の異常検出時における動作シーケンスを示す流れ図。
以下、実施形態について、図面を用いて説明する。
図1は、本実施形態に係る電源装置2を備えた照明装置100の電気回路構成図である。なお図1は、概略の回路構成を示しており、実際の回路構成で備える各種の要素の一部の図示を省略している。
照明装置100は、光源ユニット1及び電源装置2を備える。光源ユニット1は、電源装置2によって点灯制御される発光負荷であり、電源装置2に対して着脱自在である。電源装置2は、照明装置100の本体に固定的に備えられている。
光源ユニット1は、複数の発光ダイオード(LED:light emitting diode)D11と抵抗器R11とを備える。複数の発光ダイオードD11は直列に接続されている。また図示しないが、光源ユニット1は、発光ダイオードD11と並列に抵抗素子も接続されている。抵抗器R11は、発光ダイオードD11の直列回路における電流出力端に接続されている。光源ユニット1は、発光ダイオードD11の直列回路における電流入力端及び電流出力端と、抵抗器R11の発光ダイオードD11に接続されていない端部とにそれぞれ、電源装置2へと着脱自在に装着するための端子T11,T12,T13を設けている。
なお、発光ダイオードD11の数は任意である。光源ユニット1は、発光ダイオードD11を1つだけ設けたものであってもよい。また、図1に示す様な発光ダイオードD11の直列回路を、複数並列に接続したものであってもよい。なお光源ユニット1は、発光ダイオードD11に代えて例えば有機EL(electroluminescence)等の別の種類の発光デバイスを光源として設けていてもよい。
電源装置2は、商用電源等の外部電源200からの電力供給を受けて、負荷として接続される光源ユニット1の発光ダイオードD11を発光させるための直流電力を生成する。そして電源装置2は、生成した直流電力を給電端子T31,T32,T33に装着された光源ユニット1に供給して点灯を制御する。
電源装置2は、整流回路10、力率改善回路20、降圧チョッパ回路30、制御回路40及び装着検出回路50を含む。また電源装置2は、コンデンサC1,C2,C3,C4,C5、抵抗器R1,R2,R3,R4,R5,R6,R7,R8,R9,R101,R102及びダイオードD1の各種回路素子を備える。
整流回路10の一対の入力端は、2つの被給電端子T21,T22にそれぞれ接続されている。この2つの被給電端子T21,T22には、商用電源等の外部電源200に接続された2本の電源線がそれぞれ結線される。この結線により、整流回路10の一対の入力端に外部電源200から交流電力が供給される。整流回路10は、交流電力を整流して直流電力を出力する。整流回路10が一対の出力端の間に出力する直流電力は、コンデンサC1により平滑化された上で力率改善回路20へと供給される。コンデンサC1は、一端を整流回路10の出力端の1つに接続し、他端を主回路の基準電位であるグランドに接続している。なお、コンデンサC1の容量は数μF程度である為、この両端電圧は、正弦波を全波整流した脈流電圧となっている。
力率改善回路20は、コンデンサC1により平滑化された直流電力を力率改善のために昇圧する。力率改善回路20は、PFC(power factor correction)回路とも称される。力率改善回路20は、トランスTr21、スイッチング素子Q21、電解コンデンサC21、ダイオードD21及び抵抗器R21,22を含む。
トランスTr21は、一次側のコイルL21及び二次側のコイルL22を備える。トランスTr21は、一次側のコイルL21の入力端をコンデンサC1の一端に接続し、出力端をダイオードD21のアノードに接続している。トランスTr21は、二次側のコイルL22の入力端をグランドに接続し、出力端を抵抗器R22の一端に接続している。抵抗器R22は、一端をコイルL22の出力端に接続し、他端を制御回路40のZCD端子に接続している。
スイッチング素子Q21は、Nチャンネルの電界効果トランジスタ(FET)である。スイッチング素子Q21は、ドレイン端子をコイルL21の出力端とダイオードD21のアノードとの接続点に接続し、ソース端子を、抵抗器R21の一端と制御回路40のCS端子とに接続し、ゲート端子を制御回路40のGD端子に接続している。抵抗器R21は、一端をスイッチング素子Q21のソース端子に接続し、他端をグランドに接続している。ダイオードD21は、アノードをコイルL21の他端とスイッチング素子Q21のドレイン端子との接続点に接続し、カソードを電解コンデンサC21の一端に接続している。電解コンデンサC21は、一端をダイオードD21のカソードに接続し、他端をグランドEに接続している。電解コンデンサC21の両端子は、力率改善回路20の出力端子となる。
かかる接続により、スイッチング素子Q21のドレイン端子とソース端子との間に、ダイオードD21と電解コンデンサC21との直列回路が形成される。一方、スイッチング素子Q21は、ゲート端子に印加されるゲート信号がオンすると導通し、コンデンサC1、コイルL21及び抵抗器R21を含む閉回路を形成する。またスイッチング素子Q21は、ゲート端子に印加されるゲート信号がオフすると開放し、上記閉回路を遮断する。その結果、電解コンデンサC21は、スイッチング素子Q21が遮断状態にあるときコンデンサC1にチャージされた電圧によって充電され、導通状態にあるとき放電する。かくして力率改善回路20は、整流回路10で整流された直流電圧をスイッチング素子Q21のスイッチング動作により昇圧し、所定の直流電圧を得て、降圧チョッパ回路30に出力する。
降圧チョッパ回路30は、スイッチング素子Q31と、電力蓄積用のインダクタL31と、出力用のコンデンサC31と、回生用のダイオードD31と、抵抗器R31,R32とを含む。スイッチング素子Q31は、Nチャンネルの電界効果トランジスタ(FET)である。スイッチング素子Q31は、ドレイン端子を力率改善回路20の一方の出力端子である電解コンデンサC21の一端に接続し、ソース端子をインダクタL31の入力端とダイオードD31のカソードとの接続点に接続し、ゲート端子を制御回路40のHO端子に接続している。インダクタL31は、入力端をスイッチング素子Q31のソース端子に接続し、出力端をコンデンサC31の一端に接続している。コンデンサC31は、一端をインダクタL31の出力端に接続し、他端を抵抗器R31の一端に接続している。抵抗器R31は、一端をコンデンサC31の他端に接続し、他端をダイオードD31のアノードに接続している。ダイオードD31は、カソードをスイッチング素子Q31のソース端子とインダクタとの接続点に接続し、アノードをグランドに接続している。
降圧チョッパ回路30は、コンデンサC31の両端を電源装置2の給電端子T31,T32及びT33に接続している。具体的には、降圧チョッパ回路30は、コンデンサC31のインダクタL31の出力端と接続されている側を給電端子T31に接続し、コンデンサC31の抵抗器R31と接続されている側を給電端子T33に接続している。また、コンデンサC31の抵抗器R31と接続されている側を、抵抗器R32を介して給電端子T32に接続している。
因みに、負荷としての光源ユニット1が電源装置2に接続される場合、給電端子T31には光源ユニット1の端子T11が接続され、給電端子T32には光源ユニット1の端子T12が接続され、給電端子T33には光源ユニット1の端子T13が接続される。端子T11は、光源ユニット1の電流入力端子である。端子T12は、光源ユニット1の電流出力端子である。
かかる接続により、スイッチング素子Q31は、ゲート端子に印加されるゲート信号がオンすると導通し、力率改善回路20の出力電流をインダクタL31へと導く。スイッチング素子Q31は、ゲート端子に印加されるゲート信号がオフすると開放し、力率改善回路20の出力電流を遮断する。インダクタL31は、スイッチング素子Q31がオンして直流電圧が印加されているときその直流電力を蓄え、スイッチング素子Q31がオフして直流電圧が印加されなくなったならば、蓄えた直流電力を放出する。インダクタL31から放出された直流電力は、コンデンサC31で平滑され、給電端子T31,T32,T33に接続された負荷、例えば光源ユニット1へと供給される。
装着検出回路50は、ダイオードD51と、抵抗器R51,R52,R53及びR54とを含む。装着検出回路50は、抵抗器R54の一端を制御回路40のVC2端子に接続し、他端をダイオードD51のアノードに接続し、ダイオードD51のカソードを電源装置2の給電端子T31に接続している。また装着検出回路50は、抵抗器R51と抵抗器R52とで直列抵抗回路R51−R52を形成し、この直列抵抗回路R51−R52の一端をダイオードD51のアノードに接続し、他端をグランドに接続している。したがって、直列抵抗回路R51−R52は、降圧チョッパ回路30のコンデンサC31と並列に接続されている。
装着検出回路50は、直列抵抗回路R51−R52の中点に抵抗器R53の一端を接続し、この抵抗器R53の他端を制御回路40のLamp端子に接続している。ここに装着検出回路50は、直列抵抗回路R51−R52の抵抗比で分圧された電圧の変化により、電源装置2の給電端子T31,T32,T33に負荷が接続されたか否かを制御回路40で判定することを可能とするための回路である。
制御回路40は、1チップの集積回路(IC:Integrated Circuit)で構成される。制御回路40は、外部と接続するための外部端子としてMULT端子、GD端子、ZCD端子、CS端子、Vcc端子、VS端子、HO端子、VB端子、VFB端子、VDC端子、OCP端子、VC2端子、LGND端子、Vref端子、OP+端子、OP−端子、ABN端子、Lamp端子、DISin端子及びDIS端子を有する。なお、制御回路40が有する外部端子が上記の各端子に限定されないのは言うまでもない。
MULT端子は、抵抗器R1と抵抗器R2とで形成される直列抵抗回路R1−R2の中点に接続される。直列抵抗回路R1−R2は、コンデンサC1の両端子間に接続される。この接続によりMULT端子の電位は、コンデンサC1の出力電圧を直列抵抗回路R1−R2の抵抗比で分圧した電圧に依存する。制御回路40は、MULT端子の電位から力率改善回路20への入力電圧を検出する。
GD端子は、スイッチング素子Q21のゲート端子に接続される。制御回路40は、スイッチング素子Q21のゲート信号を生成する。そして制御回路40は、GD端子からスイッチング素子Q21のゲート端子にゲートオンまたはゲートオフのゲート信号を出力する。
ZCD端子は、抵抗器R22を介してコイルL22の出力端に接続される。コイルL22は、ZCD端子にコイルL21に流れる電流変化量に対応した電位を供給する。制御回路40は、ZCD端子の電位からトランスTr21の一次側のコイルL21を流れる電流がゼロとなるタイミングを検出し、スイッチング素子Q21をオンするためのトリガ信号を生成する。
CS端子は、スイッチング素子Q21のソース端子に接続される。CS端子の電位は、スイッチング素子Q21のドレイン−ソース間を流れる電流に依存する。制御回路40は、CS端子の電位からスイッチング素子Q21を流れる電流、いわゆるスイッチング電流を検出する。
Vcc端子は、ダイオードD1のアノードに接続される。ダイオードD1のカソードは、VB端子に接続されるとともに、ブートストラップ用のコンデンサC2の一端に接続される。コンデンサC2の他端は、VS端子に接続されるとともに、スイッチング素子Q31のソース端子に接続される。制御回路40は、Vcc端子に所定の回路動作電圧Vccを印加する。この回路動作電圧Vccの電位がスイッチング素子Q31のソース端子の電位よりも高いとき、コンデンサC2が充電される。制御回路40は、VB端子からコンデンサC2の一端側(ダイオードD1のカソードに接続されている側)の電位を検出し、VS端子からコンデンサC2の他端側(スイッチング素子Q31のソース端子に接続されている側)の電位を検出する。
HO端子は、スイッチング素子Q31のゲート端子に接続される。制御回路40は、コンデンサC2の両端の電位差に基づいてスイッチング素子Q31のゲート信号を生成する。そして制御回路40は、HO端子からスイッチング素子Q31のゲート端子にゲートオンまたはゲートオフのゲート信号を出力する。
VFB端子は、抵抗器R3と抵抗器R4とで形成される直列抵抗回路R3−R4の中点に接続される。直列抵抗回路R3−R4は、コンデンサC21の両端子間に接続される。この接続により、VFB端子の電位は、コンデンサC21の出力電圧を直列抵抗回路R3−R4の抵抗比で分圧した電圧に依存する。制御回路40は、VFB端子から、力率改善回路20から降圧チョッパ回路30へと出力される直流電圧の一定時間当たりの変化量を検出する。
VDC端子は、力率改善回路20におけるダイオードD21のカソードと降圧チョッパ回路30におけるスイッチング素子Q31のドレイン端子との接続点に接続される。この接続により、VDC端子には、力率改善回路20から出力される高電圧が印加される。制御回路40は、VDC端子に印加される高電圧から回路動作電圧Vcc等をドロッバ方式で生成する。
OCP端子は、抵抗器R5を介して、降圧チョッパ回路30のコンデンサC31と抵抗器R31との接続点に接続される。OCP端子の電位は、抵抗器R31を流れる電流に依存する。抵抗器R31を流れる電流は、降圧チョッパ回路30を流れる電流である。制御回路40は、OCP端子の電位から降圧チョッパ回路30を流れる電流を検出する。
VC2端子は、コンデンサC3を介してグランドに接続される。またVC2端子は、抵抗器R54及びダイオードD51を介して電源装置2の給電端子T31に接続される。この接続により、電源装置2の給電端子T31と給電端子T33との間にVC2端子の電位、すなわちコンデンサC3の充電電圧相当の電位が分圧された電圧が印加される。
LGND端子は、グランドに接続される。
Vref端子は、抵抗器R101と抵抗器R102とで形成される直列抵抗回路R101−R102とコンデンサC4との並列回路を介してグランドに接続される。OP+端子は、直列抵抗回路R101−R102の中点に接続される。またOP+端子は、コンデンサC5を介してグランドにも接続される。これらの接続により、OP+端子の電位は、抵抗器R101と抵抗器R102の抵抗分圧によって定まる基準電圧の電位となる。
OP−端子は、抵抗器R9を介して電源装置2の給電端子T32に接続される。OP−端子の電位は、抵抗器R11、R31、R32の合成抵抗を流れる電流に依存する。抵抗器R11、R31、R32の合成抵抗を流れる電流は、給電端子T31を流れる電流、すなわち負荷である光源ユニット1が電源装置2に装着された際に光源ユニット1のダイオードD11を流れる電流である。制御回路40は、OP−端子の電位から光源ユニット1のダイオードD11を流れる電流、いわゆる負荷電流を検出する。
ABN端子は、抵抗器R7と抵抗器R8とで形成される直列抵抗回路R7−R8の中点に接続される。直列抵抗回路R7−R8は、降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点とグランドとの間に接続される。すなわち直列抵抗回路R7−R8は、コンデンサC31に対して並列に接続される。この接続により、ABN端子の電位は、降圧チョッパ回路30から負荷へと供給される直流電圧を直列抵抗回路R7−R8の抵抗比で分圧した電位に依存する。制御回路40は、ABN端子の電位により、降圧チョッパ回路30から光源ユニット1へと供給される電圧を検出する。
Lamp端子は、抵抗器R53を介して直列抵抗回路R51−R52の中点に接続される。直列抵抗回路R51−R52は、電源装置2の給電端子T31と給電端子T33との間に、逆流防止用のダイオードD51を介して接続されている。この接続により、Lamp端子の電位は、電源装置2の給電端子T31と給電端子T33との間の電位差相当の電圧を直列抵抗回路R51−R52の抵抗比で分圧した電圧に依存する。抵抗素子を含む負荷が給電端子T31と給電端子T33との間に接続されると、負荷に電流が流れて給電端子T31と給電端子T33との間の電圧が降下する。負荷が接続されていないと電圧の降下はない。制御回路40は、Lamp端子の電位から、給電端子T31と給電出力端子T33との間の電圧降下を検出する。
DISin端子は、オープンである。DISin端子には、例えば回路素子である半導体素子を制御回路40の外部に接続する場合に用いられる。
DIS端子は、抵抗器R6を介して降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点に接続される。制御回路40のDIS端子-GND間にはスイッチが内蔵されており、制御回路40は、スイッチをオン・オフ制御する。DIS端子-GND間のスイッチがオンすると、抵抗器R6を介してコンデンサC31の電圧が放電され、インダクタL31とコンデンサC31との接続点電位は略GND電位まで低下する。
抵抗器R6は省略可能であるが、コンデンサC31の放電電流を抑制し、DIS端子-GND間に内蔵されるスイッチへのストレスを緩和するために接続している。なお、GNDは制御回路40の基準電位であり、LGND端子を介して主回路の基準電位であるグランドに接続される。
図2は、制御回路40の要部構成を示すブロック図である。
制御回路40は、PFC制御回路41、点灯制御回路42、保護回路43、電源回路44、オペアンプ45、監視回路46、判定回路47及び起動回路48を含む。制御回路40は、各回路41〜48をアナログ回路で構成する。なお制御回路40は、各回路41〜48の少なくとも一部をデジタル回路で構成し、各回路41〜48で行われる処理の少なくとも一部を、コンピュータを用いたソフトウェア処理により実現してもよい。
PFC制御回路41は、MULT端子、ZCD端子、CS端子及びVFB端子のそれぞれの電位に基づき、スイッチング素子Q21をオン/オフするためのゲート信号を生成する。そしてPFC制御回路41は、GD端子からゲート信号をスイッチング素子Q21のゲート端子に出力してスイッチング素子Q21をオン/オフさせることにより、力率改善回路20の動作を制御する。なお、PFC制御回路41による力率改善回路20の制御及びその制御による力率改善回路20の動作については周知であるので、ここでの説明は省略する。
点灯制御回路42は、VS端子及びVB端子のそれぞれの電位に基づき、スイッチング素子Q31をオン/オフするためのゲート信号を生成する。また点灯制御回路42は、オペアンプ45から出力される電圧信号により、ゲート信号の周波数及びデューティ比を決定する。そして点灯制御回路42は、HO端子からゲート信号をスイッチング素子Q31のゲート端子に出力してスイッチング素子Q31をオン/オフさせることにより、降圧チョッパ回路30の動作を制御する。なお、点灯制御回路42による降圧チョッパ回路30の制御及びその制御による降圧チョッパ回路30の動作については周知であるので、ここでの説明は省略する。
保護回路43は、通常はVDC端子を電源回路44に接続している。また保護回路43は、OCP端子の電位から降圧チョッパ回路30を流れる電流を監視している。そして、過電流等の電流異常を検出すると、保護回路43は、PFC制御回路41及び点灯制御回路42の動作を停止させ、VDC端子と電源回路44との接続を遮断する。またPFC制御回路41及び点灯制御回路42の動作を停止させる。また保護回路43は、監視回路46から異常信号を受信可能である。そして異常信号を受信した場合も、保護回路43は、PFC制御回路41及び点灯制御回路42の動作を停止させ、VDC端子と電源回路44との接続を遮断する。
電源回路44は、制御回路40の始動に先立ちVDC端子を介して取り込んだ高電圧の全波整流電圧からドロッバ方式にて回路動作電圧Vcc等を生成する。そして電源回路44は、Vcc端子に回路動作電圧Vccを印加する。また電源回路44は、回路動作電圧Vccを含むドロッバ電圧を他の回路に適宜印加する。
オペアンプ45は、正極端子(+)をOP+端子に接続し、負極端子(−)をOP−端子に接続し、出力端子を点灯制御回路42と監視回路46とに接続する。オペアンプ45は、OP−端子の電位とOP+端子の電位との差分に応じた大きさの電圧信号を点灯制御回路42と監視回路46とに出力する。前述したように点灯制御回路42は、オペアンプ45からの電圧信号に応じてスイッチング素子Q31のスイッチング周波数とデューティ比とを調整する。この調整は、OP−端子の電位に相当する負荷電流が、OP+端子の電位に相当する目標電流と一致するように、降圧チョッパ回路30の出力電流をフィードバック制御するものである。ここにオペアンプ45は、エラーアンプとして機能する。また、発光ダイオードには定電圧特性があるため出力電流を制御することによって、出力電圧が増減される。
監視回路46は、オペアンプ45から出力される電圧信号から、負荷電流が正常であるか否かを監視する。また監視回路46は、ABN端子の電位から、降圧チョッパ回路30の出力電圧が正常であるか否かを監視する。そして負荷電流又は出力電圧の異常を検知すると、監視回路46は、異常信号を保護回路43と起動回路48とに出力する。
判定回路47は、Lamp端子の電位、すなわち直列抵抗回路R51−R52の中点電位を監視する。電源装置2に負荷が装着されていないときは、VC2端子から印加される電圧と、抵抗器R7、R8、R51、R52、R54及びダイオードD51のVFで決まる電圧とがLamp端子に印加される。電源装置2に負荷が装着されているときは、直列抵抗回路R7―R8と並列に、負荷である光源ユニット1の発光ダイオードD11に並列に接続された抵抗器が接続されるため、Lamp端子には、負荷が装着されていないときよりも低い電圧が印加される。この電圧差を検出し、判定回路47は、電源装置2に負荷が装着されたと判定する。そして電源装置2に負荷が装着されたと判定すると、判定回路47は、起動回路48に起動信号を出力する。
起動回路48は、スイッチング素子Q48を備える。スイッチング素子Q48は、Nチャンネルの電界効果トランジスタ(FET)である。スイッチング素子Q48は、ドレイン端子をDIS端子に接続し、ソース端子をGNDに接続している。またスイッチング素子Q48は、ゲート端子を判定回路47から出力される起動信号の出力端と、監視回路46から出力される異常信号の出力端とにそれぞれ接続している。スイッチング素子Q48は、ゲート端子に起動信号または異常信号が入力されると導通し、DIS端子の電位をグランド電位に引き落とす。ここに、スイッチング素子Q48は、インダクタL31とコンデンサC31との接続点の電位をグランドの電位に引き込む短絡回路を構成する。
また判定回路47が、電源装置2に負荷が装着されたと判定すると、PFC制御回路41、点灯制御回路42、保護回路43及び監視回路46に始動信号を出力する。この始動信号によりPFC制御回路41、点灯制御回路42、保護回路43及び監視回路46は、リセットされる。
また起動回路48は、スイッチング素子Q48のゲート端子と制御回路40のDISin端子とを短絡している。この短絡により、DISin端子からはスイッチング素子Q48のゲート端子に供給される信号、すなわち起動信号又は異常信号が出力される。したがって、DISin端子に例えばNチャンネルの電界効果トランジスタ(FET)のベース端子が接続されていた場合、この電界効果トランジスタは、スイッチング素子Q48と同様に動作することとなる。
なお、PFC制御回路41、点灯制御回路42、保護回路43及び監視回路46には、電源回路44から回路動作電圧が印加されるが、判定回路47及び起動回路48には印加されない。判定回路47及び起動回路48は、電源ラインをVC2端子に接続しており、このVC2端子に生じる電圧を回路動作電圧としている。したがって、判定回路47及び起動回路48は、電源回路44がVDC端子を介して取り込んだ高電圧の全波整流電圧から回路動作電圧Vcc等を生成する前でも動作可能である。
次に、制御回路40の主要な動作シーケンスについて、図3及び図4を用いて説明する。
図3は、電源オン時の制御回路40の動作シーケンスを示す流れ図である。図示しない電源スイッチの投入により外部電源200が投入されると、制御回路40は、図3の流れ図に示す手順の動作を開始する。
先ず制御回路40は、ステップST1として電源装置2に光源ユニット1が装着されているか否かを確認する。すなわち外部電源200の投入により制御回路40のVC2端子に生じた電圧が抵抗器R54を介して電源装置2の給電端子T31と給電端子T33との間に印加されるので、制御回路40では、判定回路47がLamp端子の電位を監視する。電源装置2の給電端子T31,T32,T33に光源ユニット1の端子T11,T12.T13が装着されると、発光ダイオードD11と並列に接続された図示しない抵抗素子に電流が流れ、給電端子T31と給電端子T33との間の電圧が降下する。この電圧降下により、給電端子T31と給電端子T33との間に接続されている直列抵抗回路R51−R52の中点の電位が変動する。Lamp端子の電位は、直列抵抗回路R51−R52の中点電位に依存する。したがって、判定回路47がLamp端子の電位を監視することで、制御回路40は、電源装置2に光源ユニット1が装着されているか否かを確認できる。
なお、給電端子T31と給電端子T33との間に抵抗器を介して印加される電圧、すなわち制御回路40のVC2端子に生じる電圧は、発光ダイオードD11の順方向電圧以下とする。そうすることにより、電源装置2に光源ユニット1を装着しただけで発光ダイオードD11が点灯してしまう不具合を防止できる。
電源装置2に光源ユニット1が装着されていない場合(ステップST1でNO)、制御回路40は、ステップST1の監視動作を継続する。
電源装置2に光源ユニット1が装着されている場合、あるいは装着されたことが確認された場合(ステップST1でYES)、制御回路40は、ステップST2として起動回路48をオンする。すなわち制御回路40では、判定回路47が光源ユニット1の装着有りを確認すると、この判定回路47が起動回路48に起動信号を出力する。この起動信号により、起動回路48ではスイッチング素子Q48が導通する。したがって、判定回路47が起動回路48に起動信号を出力することで、制御回路40は、起動回路48をオンできる。
起動回路48のスイッチング素子Q48が導通すると、制御回路40のDIS端子の電位がグランド電位となる。DIS端子の電位がグランド電位になると、降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点の電位がグランド電位まで引き込まれる。その結果、スイッチング素子Q31のソース端子がグランドに短絡されたことと同等となる。
そこで制御回路40は、ステップST3として力率改善回路20のスイッチング素子Q21のスイッチング動作を開始させ、続いてステップST4として降圧チョッパ回路30のスイッチング素子Q31のスイッチングを開始させる。すなわち制御回路40では、判定回路47が電源装置2に負荷が装着されたと判定すると、起動回路48からPFC制御回路41、点灯制御回路42、保護回路43及び監視回路46に始動信号が出力される。この始動信号により、PFC制御回路41は、スイッチング素子Q21に対するゲート信号を生成し、生成したゲート信号をGD端子から力率改善回路20のスイッチング素子Q21に出力する。かくしてスイッチング素子Q21は、スイッチング動作を開始する。したがって、PFC制御回路41が制御動作を開始することで、制御回路40は、スイッチング素子Q21のスイッチング動作を開始させることができる。
同様に、始動信号により点灯制御回路42は、スイッチング素子Q31に対するゲート信号を生成し、生成したゲート信号をHO端子から降圧チョッパ回路30のスイッチング素子Q31に出力する。かくしてスイッチング素子Q31は、スイッチング動作を開始する。したがって、点灯制御回路42が制御動作を開始することで、制御回路40は、スイッチング素子Q31のスイッチング動作を開始させることができる。
ここで、制御回路40が起動回路48をオンする前は、スイッチング素子Q31のソース電位が不定である。しかし、点灯制御回路42が動作を開始するステップST4の時点では、ステップST2において起動回路48がオンしてスイッチング素子Q31のソース電位がグランド電位まで引き落とされているので、ブートストラップ回路で駆動電源を十分確保できる。よって、点灯制御回路42の制御によりスイッチング素子Q31を安定に起動させることができる。すなわち降圧チョッパ回路30を安定に始動することができる。なお、起動回路48のスイッチング素子Q48は、降圧チョッパ回路30が始動する直前に開放動作する。
その後、制御回路40は、ステップST5として定電流制御を行う。すなわち制御回路40では、OP−端子に入力される負荷電流がOP+端子に入力される目標の定電流となるように、オペアンプ45の電圧信号に応じて点灯制御回路42がスイッチング素子Q31のスイッチング周波数とデューティ比とを調整する。この調整を繰り返すことにより、負荷電流が目標の定電流に近づく。したがって、オペアンプ45をエラーアンプとしてフィードバック制御を行うことにより、制御回路40は、定電流制御を行うことができる。
次に、定電流制御が行われている中で、制御回路40が異常を検出したときの動作シーケンスについて、図4の流れ図を用いて説明する。
先ず、定電流制御が行われている中で、制御回路40は、ステップST11として異常の有無を判定する。すなわち起動回路48からの起動信号により起動した監視回路46は、オペアンプ45から出力される電圧信号から負荷電流が正常であるか否かを監視する。そして、例えば負荷電流が予め設定された上限の閾値または下限の閾値を超えると、監視回路46は異常有と判定する。したがって、監視回路46が負荷電流を監視することで、制御回路40は、異常の有無を判定できる。異常無しの場合(ステップST11でNO)、制御回路40は、異常有無の判定を継続する。
異常有の場合(ステップST11でYES)、制御回路40は、ステップST12として保護回路43を動作させる。すなわち制御回路40では、監視回路46が異常有と判定すると、この監視回路46が保護回路43にも異常信号を出力する。異常信号を受信すると、保護回路43は、VDC端子と電源回路44との接続を遮断する。また保護回路43は、PFC制御回路41及び点灯制御回路42の動作を停止させる。すなわち、スイッチング素子Q21及びQ31のスイッチングを停止させる。したがって、監視回路46が保護回路43に異常信号を出力することで、制御回路40は、保護回路43を動作させることができる。
制御回路40は、ステップST13として起動回路48をオンする。すなわち制御回路40では、監視回路46が異常有と判定すると、この監視回路46が起動回路48にも異常信号を出力する。この異常信号により、点灯制御回路42の動作停止後、すなわちスイッチング素子Q31のスイッチング停止後、起動回路48のスイッチング素子Q48が導通する。したがって、監視回路46が起動回路48に異常信号を出力することで、制御回路40は、起動回路48をオン、すなわち短絡回路(スイッチング素子Q48)を動作させることができる。なお、起動回路48がスイッチング素子Q48を導通させる時点で、VDC端子と電源回路44との接続を遮断しており、VCC供給が無くなっているため、監視回路46は動作を停止している。ただし、図示していないが、起動回路48には監視回路46の信号を保持する機能があるので、監視回路46が動作を停止していても起動回路48はスイッチング素子Q48をオン・オフ制御できる。
さて、起動回路48のスイッチング素子Q48が導通すると、前述したように制御回路40のDIS端子の電位がグランド電位となり、降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点の電位がグランド電位まで引き込まれる。
例えば定電流制御が行われているときに光源ユニット1が電源装置2から取り外されると、電源装置2の出力端子がオープンとなり、保護回路43が点灯制御回路42の動作を停止させるまで、出力電圧が上昇し、それに伴いコンデンサC31の電圧も上昇する。そしてこの電圧は、コンデンサC31の電荷が抜けきるまでの間、減衰特性に従い時間をかけて低下する。ここで、電圧が下がっているときに光源ユニット1が再度装着されると、光源ユニット1側に突入電流が流れて発光ダイオードD11が故障するおそれがある。
本実施形態では、監視回路46が異常有と判定すると、起動回路48の作用により、降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点をグランドに短絡する。このため、コンデンサC31にチャージされていた電荷は瞬間的にゼロとなるので、光源ユニット1が再度装着されても光源ユニット1側に突入電流が流れることはない。したがって、光源ユニット1の発光ダイオードD11が突入電流によって故障するおそれはない。
ところで、起動回路48に含まれるスイッチング素子Q48は、監視回路46からの異常信号により導通した場合、コンデンサC31にチャージされている電荷を引き抜くため、コンデンサC31がフル充電されているときの電荷を引き抜くのに耐えられる能力(耐電流特性)を持った素子が必要となる。逆を言えば、コンデンサC31の容量に合わせてスイッチング素子Q48の能力を決定し、起動回路48に組み込むことで、高能力(高価格)のスイッチング素子を使用する無駄を省くことができる。
その一方で、給電対象である光源ユニット1の性能等によっては、コンデンサC31の容量を現状よりも大きくしなければならない場合がある。例えば発光ダイオードを流れる電流の平滑度を現状よりも高めてフラットな波形とする光源ユニット1を制御対象とした場合、コンデンサC31の容量を大きくする必要がある。そして、コンデンサC31の容量を大きくした場合には、スイッチング素子Q48も耐電流特性が大きい高能力のものに変更する必要がある。しかし、スイッチング素子Q48はIC化された制御回路40に組み込まれているため、変更するとなると制御回路40そのものを作り直さなければならなくなる。
この点に関して本実施形態の電源装置2は、スイッチング素子Q48のゲート端子と制御回路40の外部端子であるDISin端子とを短絡している。したがって、制御回路40に対してコンデンサC31の容量に適合した能力のスイッチング素子を外付けし、このスイッチング素子のゲート端子をDISin端子と接続する。また、このスイッチング素子のドレイン端子をDIS端子に接続し、ソース端子をグランドに接続する。こうすることにより、現状の制御回路40を変更することなく、能力の高いスイッチング素子を短絡用のスイッチング素子として使用することができる。
以上詳述したように、一実施形態の電源装置2は、降圧チョッパ回路30と、集積回路からなる制御回路40とを含んでいる。また制御回路40は、降圧チョッパ回路30のコンデンサC31と並列に接続され、動作時に降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点の電位をグランドの電位に引き込むように構成された短絡回路を含んでいる。そして制御回路40は、降圧チョッパ回路30のスイッチング素子Q31のスイッチング制御を開始する前に、短絡回路を動作させる信号を短絡回路へと出力するように構成されている。かかる構成において、電源装置2はさらに、制御回路40から短絡回路へと出力される信号を集積回路の外部に出力するための外部端子、すなわちDISin端子を集積回路に設けている。
したがって電源装置2によれば、制御回路40に含まれた短絡回路と同一構成の回路を、DISin端子を介して集積回路の外部に設けることが可能である。よって、短絡回路を構成する回路素子(スイッチング素子Q48)の耐電流特性に支障が生じた場合には、集積回路を変更することなく、耐電流特性に優れた能力の高い回路素子で構成される新たな短絡回路を集積回路の外部に容易に設けることができる。よって、実用性に優れた電源装置2を提供することができる。
また制御回路40は、降圧チョッパ回路30のコンデンサC31と並列に接続された直列抵抗回路R51−R52の中点電位により給電端子T31,T32,T33に負荷である光源ユニット1が接続されているか否かを判定する判定回路47を含んでいる。そして制御回路40は、判定回路47で光源ユニット1が接続されていることが確認されたことを条件に短絡回路を動作させる信号を短絡回路へと出力するようにしている。
したがって、始動時、短絡回路を動作させてインダクタL31とコンデンサC31との接続点の電位をグランドの電位に引き込む前に、判定回路47によって光源ユニット1の着脱検出を行うようにしたので、電源装置2は、光源ユニット1の着脱検出を確実に行うことができる。そしてこの場合においても、集積回路を変更することなく短絡回路を集積回路の外部に設けることができるのは言うまでもないことである。
ところで電源装置2において、短絡回路は、導通時にインダクタL31とコンデンサC31との接続点をグランドに接続するスイッチング素子Q48を含んでいる。そして制御回路40は、このスイッチング素子Q48を導通させるための信号を短絡回路に出力することで、短絡回路を動作させている。したがって、スイッチング素子Q48の耐電流特性に支障が生じた場合には、耐電流特性に優れた能力の高いスイッチング素子を用いて新たな短絡回路を集積回路の外部に構成すればよいので、耐電流特性の変更に容易に対処することができる。
また制御回路40は、出力電圧を監視し、出力電圧の異常を検知すると短絡回路を動作させる信号を短絡回路へと出力する監視回路46を含んでいる。したがって、光源ユニット11へと出力される電圧が過電圧になる等の異常が生じた場合、監視回路46の作用により、降圧チョッパ回路30のインダクタL31とコンデンサC31との接続点の電位がグランドの電位に引き込まれてコンデンサ31の残容量が直ぐに小さくなる。よって、例えば一旦取り外された光源ユニット1を再度装着しても、その光源ユニット1に突入電流が流れ込む危険性はない。そしてこの場合においても、集積回路を変更することなく短絡回路を集積回路の外部に設けることができるのは勿論である。
その上、電源装置2は、短絡回路をスイッチング素子Q48で構成し、制御回路40の判定回路47又は監視回路46が、スイッチング素子Q48を導通させるための信号を出力するだけで短絡回路を動作できるようにしている。したがって、別のスイッチング素子を用いて短絡回路を集積回路の外部に構成する場合も、DISin端子からの信号によってスイッチング素子が導通するように短絡回路を構成すればよいので、回路構成が簡単である。
なお、この発明は前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
例えば前記実施形態では、短絡回路としてのスイッチング素子Q48を電界効果トランジスタで構成したが、電界効果トランジスタ以外のスイッチング素子を適用してもよい。
また前記実施形態では、短絡回路を含む起動回路48を制御回路40内に設けたが、この短絡回路を含む起動回路48を制御回路40の外部に設けてもよい。あるいは、短絡回路を制御回路40の外部に設け、短絡回路以外の起動回路48を制御回路40の内部に設けてもよい。
また前記実施形態では、負荷を光源ユニット1としたが、光源ユニット1以外の負荷に直流電力を供給する電源装置2であってもよい。
この他、前記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を組合わせてもよい。
1…光源ユニット、2…電源装置、10…整流回路、20…力率改善回路、30…降圧チョッパ回路、40…制御回路、41…PFC制御回路、42…点灯制御回路、43…保護回路、44…電源回路、45…オペアンプ、46…監視回路、47…判定回路、48…起動回路、50…装着検出回路。

Claims (6)

  1. スイッチング素子の出力端子とグランドとの間にインダクタとコンデンサとの直列回路を接続し、前記コンデンサの両端を負荷への給電端子として、前記スイッチング素子のスイッチングにより入力電圧を前記負荷に応じた出力電圧に変換し、前記給電端子に接続された前記負荷へと供給する降圧チョッパ回路と;
    前記コンデンサと並列に接続され、動作時に前記インダクタと前記コンデンサとの接続点の電位を前記グランドの電位に引き込む短絡回路、及び、前記スイッチング素子のスイッチング制御を開始する前に前記短絡回路を動作させる信号を前記短絡回路へと出力する制御回路、を含む集積回路と;
    前記集積回路に設けられ、前記制御回路から前記短絡回路へと出力される信号を前記集積回路の外部に出力するための外部端子と;
    を具備する電源装置。
  2. 前記集積回路は、前記コンデンサと並列に接続された直列抵抗回路の中点電位により前記給電端子に前記負荷が接続されているか否かを判定する判定回路;
    をさらに含み、
    前記制御回路は、前記判定回路で前記負荷が接続されていることが確認されたことを条件に前記短絡回路を動作させる信号を前記短絡回路へと出力する;
    請求項1記載の電源装置。
  3. 前記短絡回路は、導通時に前記インダクタと前記コンデンサとの接続点を前記グランドに接続するスイッチング素子、を含み;
    前記制御回路は、前記短絡回路のスイッチング素子を導通させるための信号を前記短絡回路へと出力する;
    請求項1又は2記載の電源装置。
  4. 前記集積回路は、前記出力電圧を監視し、前記出力電圧の異常を検知すると前記短絡回路を動作させる信号を前記短絡回路へと出力する監視回路;
    をさらに含み、
    前記外部端子はさらに、前記監視回路から前記短絡回路へと出力される信号を前記集積回路の外部に出力する;
    請求項1記載の電源装置。
  5. 前記短絡回路は、導通時に前記インダクタと前記コンデンサとの接続点を前記グランドに接続するスイッチング素子、を含み;
    前記監視回路は、前記短絡回路のスイッチング素子を導通させるための信号を前記短絡回路へと出力する;
    請求項4記載の電源装置。
  6. 請求項1乃至請求項5のうちいずれか1項に記載の電源装置と;
    この電源装置の給電端子に接続されて点灯制御される発光負荷と;
    を具備する照明装置。
JP2017001405A 2017-01-06 2017-01-06 電源装置及びこの電源装置を備えた照明装置 Active JP6821440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017001405A JP6821440B2 (ja) 2017-01-06 2017-01-06 電源装置及びこの電源装置を備えた照明装置
TW107100362A TWI666969B (zh) 2017-01-06 2018-01-04 電源裝置以及具備此電源裝置的照明裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017001405A JP6821440B2 (ja) 2017-01-06 2017-01-06 電源装置及びこの電源装置を備えた照明装置

Publications (2)

Publication Number Publication Date
JP2018113736A JP2018113736A (ja) 2018-07-19
JP6821440B2 true JP6821440B2 (ja) 2021-01-27

Family

ID=62914469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017001405A Active JP6821440B2 (ja) 2017-01-06 2017-01-06 電源装置及びこの電源装置を備えた照明装置

Country Status (1)

Country Link
JP (1) JP6821440B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155748A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 電源装置及び照明器具
JP5828104B2 (ja) * 2010-07-06 2015-12-02 パナソニックIpマネジメント株式会社 Led点灯装置及びそれを用いた照明器具
JP2013004396A (ja) * 2011-06-20 2013-01-07 Iwasaki Electric Co Ltd Led点灯装置及びそれを用いた照明装置
JP6011761B2 (ja) * 2011-12-19 2016-10-19 パナソニックIpマネジメント株式会社 点灯装置及びそれを用いた照明器具
JP6245433B2 (ja) * 2013-11-22 2017-12-13 岩崎電気株式会社 Led電源装置及びled照明装置
JP6237301B2 (ja) * 2014-02-10 2017-11-29 三菱電機株式会社 点灯装置および照明器具
JP6273894B2 (ja) * 2014-02-24 2018-02-07 岩崎電気株式会社 Led点灯装置及びled照明装置

Also Published As

Publication number Publication date
JP2018113736A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
US20160336856A1 (en) Voltage stabilizing circuit
JP2014130697A (ja) 発光素子点灯装置、および照明器具
JP6187024B2 (ja) Led電源装置及びled照明装置
JP6824752B2 (ja) 電源装置およびこの電源装置を備えた照明装置
JP6821440B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6804993B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6171754B2 (ja) Led点灯装置及びled照明装置
JP2018113733A (ja) 電源装置及びこの電源装置を備えた照明装置
JP6813235B2 (ja) 点灯装置
JP2018057100A (ja) 電源装置及びこの電源装置を備えた照明装置
JP2019169249A (ja) 点灯装置
JP7332981B2 (ja) 電源装置および照明装置
JP7097677B2 (ja) 電源装置および照明装置
JP2019040692A (ja) Led点灯装置及びled照明装置
TWI666969B (zh) 電源裝置以及具備此電源裝置的照明裝置
JP6620635B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6299295B2 (ja) 点灯装置および照明器具
JP6658193B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP2015176777A (ja) Led電源装置及びled照明装置
JP6405863B2 (ja) 照明装置
JP6817078B2 (ja) 電源装置およびこの電源装置を備えた照明装置
JP6721215B2 (ja) 点灯装置
JP6256755B2 (ja) 点灯装置及び照明装置
JP5637887B2 (ja) 点灯装置及び照明器具
JP2011125082A (ja) スイッチ回路の突入電流防止回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6821440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250