JP6807860B2 - ３ｄコンフォーマル処理用原子層処理チャンバ - Google Patents

３ｄコンフォーマル処理用原子層処理チャンバ Download PDF

Info

Publication number
JP6807860B2
JP6807860B2 JP2017549291A JP2017549291A JP6807860B2 JP 6807860 B2 JP6807860 B2 JP 6807860B2 JP 2017549291 A JP2017549291 A JP 2017549291A JP 2017549291 A JP2017549291 A JP 2017549291A JP 6807860 B2 JP6807860 B2 JP 6807860B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
processing chamber
processing
radical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017549291A
Other languages
English (en)
Other versions
JP2018514943A (ja
JP2018514943A5 (ja
Inventor
ウェイ リウ，
ウェイ リウ，
アビラシュ ジェー． マユール，
アビラシュ ジェー． マユール，
フィリップ スタウト，
フィリップ スタウト，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018514943A publication Critical patent/JP2018514943A/ja
Publication of JP2018514943A5 publication Critical patent/JP2018514943A5/ja
Application granted granted Critical
Publication of JP6807860B2 publication Critical patent/JP6807860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)
  • Formation Of Insulating Films (AREA)

Description

本明細書に記載の実施態様は半導体製造プロセスに関する。より詳細には、半導体基板上で材料層を形成或いは処置する方法が開示される。
数十年前に登場して以来、半導体デバイスの形状はそのサイズにおいて劇的に縮小している。現代の半導体製造設備は、日常的に４５ｎｍ、３２ｎｍ、及び２８ｎｍの特徴サイズでデバイスを生産しており、１２ｎｍ未満の寸法を有するデバイスを作製すべく新しい設備が開発、実装されている。更に、性能が向上し電力消費が低減したデバイスを求めて、チップの構造が２次元（２Ｄ）から３次元（３Ｄ）構造へと転換期を迎えている。その結果、そのようなデバイスを形成すべく材料をコンフォーマル（共形）に堆積することがますます重要となっている。
材料をコンフォーマルに堆積して３Ｄ構造を形成することは高温で行われることがある。しかしながら、熱収支が抑制され寸法形状に対する要件が厳格化するなか、高温での熱処理は高度なデバイスノードには不適切である。熱収支を減らす場合、プラズマ又は光を用いて反応物の結合を予め切断することが実施され得る。しかしながら、一般に、プラズマ又は光で発生させたイオン又はラジカルによる処理は、プラズマシースが存在することと、プラズマを維持するには圧力が低い（典型的には約５Ｔｏｒｒ未満）ことから、３Ｄコンフォーマルではない。
従って、材料層を形成或いは処置する改善された方法が、当技術分野で求められている。
本明細書に記載の実施態様は、半導体基板上で材料層を形成又は処置する方法に関する。一実施態様で、方法は、基板の表面に種を送達することを含む。基板は第１の温度にあり、種は基板の表面に吸着する。方法は、基板の表面を第２の温度に加熱することを更に含み、第２の温度で種が基板の表面と反応する。方法は、送達及び加熱プロセスを繰り返すことを更に含む。
別の実施態様で、方法は、種を基板の表面に送達することを含む。基板は第１の温度にあり、種は基板の表面に吸着する。方法は、基板の表面を第２の温度に加熱することを更に含み、第２の温度で種が基板の表面に拡散する。方法は、送達及び加熱プロセスを繰り返すことを更に含む。
別の実施態様で、方法は、基板を処理チャンバ内に配置すること、及び、第１の種を基板の表面に送達することを含む。基板は第１の温度にあり、第１の種は基板の表面に吸着する。方法は、基板の表面に吸着していない余分な第１の種を除去すること、及び、基板の表面を第２の温度に加熱することを更に含む。第２の温度で、第１の種が基板の表面と反応する。方法は、送達及び加熱プロセスを繰り返すことを更に含む。
本開示の上述の特徴が詳細に理解されるよう、上記で概説した本開示のより具体的な説明が実施形態を参照することにより得られる。それら実施形態の幾つかは添付図面で示されている。しかしながら、本開示は他の等しく有効な実施形態も許容し得るため、添付の図面は本開示の典型的な実施形態のみを示しており、従って本開示の範囲を限定するとみなすべきではないことに留意されたい。
様々な実施態様による処理シーケンスを示す。 一実施態様による処理シーケンスを示す。 一実施態様による処理シーケンスを示す。 一実施態様による処理シーケンスを示す。 別の実施態様による処理シーケンスを示す。 別の実施態様による処理シーケンスを示す。 別の実施態様による処理シーケンスを示す。 別の実施態様による処理シーケンスを示す。 別の実施態様による処理シーケンスを示す。 別の実施態様による処理シーケンスを示す。 一実施形態による処理チャンバの概略断面図を示す。 別の実施形態による処理チャンバの概略断面図を示す。 別の実施形態による処理チャンバの概略断面上面図である。
理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を示すのに同一の参照番号を使用した。一実施形態で開示する要素は、具体的な記述がなくとも、他の実施形態で有益に利用できることが企図されている。
本明細書に記載の実施態様は、半導体基板上で材料層を形成又は処置する方法に関する。一実施態様では、原子層プロセスを実施する方法が、第１の温度で種を基板の表面に送達すること、その後、基板の表面を第２の温度までスパイクアニールして、種と基板の表面の分子との間の反応を生じさせること、を含む。第２の温度は第１の温度よりも高い。送達及びスパイクアニール処理を繰り返すことにより、基板の表面でコンフォーマル層が形成されるか、或いは基板表面でコンフォーマルエッチング処理が実施される。
図１は、様々な実施態様による処理シーケンス１００を示す。処理シーケンス１００は、基板の表面に対して実施される原子層プロセスであり得る。処理シーケンス１００はブロック１０２で開始される。ブロック１０２で、種が基板の表面に送達される。基板は、シリコン基板などの任意の適切な基板であり得、基板表面がケイ素分子を含み得る。ある実施態様では、酸化物層などの誘電体層が基板上に形成され得、基板表面が酸化物分子を含み得る。基板の表面は複数の特徴を含み得る。基板は処理チャンバ内に配置され得る。一実施態様で、処理チャンバが１つの処理ステーションを含む。別の実施態様では処理チャンバが２つの処理ステーションを含む。他の実施態様では、処理チャンバが処理ステーションを２つよりも多く含む。基板の表面に種を送達することは、２つ以上の処理ステーションを有する処理チャンバ内の１つの処理ステーションで実施され得る。
種は、一又は複数のガスもしくはラジカルなどの任意の適切な種であり得る。ラジカルは遠隔で形成されて基板表面に送達されてもよい。或いは、ラジカルが、処理チャンバに導入されたガスを励起することにより形成されてもよい。処理チャンバ内のガスを励起するのに用いられるプラズマ源は、容量結合プラズマ源、誘導結合プラズマ源、又はマイクロ波プラズマ源などの任意の適切なプラズマ源であり得る。基板が第１の温度まで加熱又は冷却されている間、種は、基板の表面に導入され得る。第１の温度で、種は基板表面上の分子と反応しない。代わりに、種は、表面が種で飽和するまで基板表面に吸着する。基板の第１の温度は、種を基板表面に吸着させるのに十分高く、種と基板表面上の分子との間の反応を避けるのに十分低い。第１の温度に起因する種と基板の表面上の分子との間の反応がないので、基板の表面における種の飽和は、自己制御プロセスである。
ブロック１０４で、基板上でスパイクアニール処理が実施される。スパイクアニール処理は、基板表面の温度を、基板の他の部分の温度を有意に上昇させることなく、第２の温度に急速に上昇させることができる。スパイクアニール処理は、同じ処理チャンバ内で基板に対し実施される。一実施態様で、処理チャンバは、２つの処理ステーションを含む。基板表面への種の送達は一方の処理ステーションで実施され、基板は、スパイクアニール処理が実施される他方の処理ステーションへ移送される。基板の表面に吸着していない余分な種を除去するために、基板表面への種の送達の後、スパイクアニール処理の前に、パージ処理が実施され得る。
滞留時間（ｄｗｅｌｌｉｎｇ ｔｉｍｅ）、すなわちレーザ又はフラッシュランプなどフラッシュ熱源で基板を加熱する時間は、約１マイクロ秒などの短時間であり得る。滞留時間が短くバルク基板の温度が有意に上昇しないので、冷却期間中にバルク基板を通じた熱の素早い放散が確保される。基板の表面において第２の温度から開始温度へ戻る冷却期間も、例えば約１０から１００マイクロ秒と短い。
基板の表面がセ氏１０００度超などの第２の温度に急速に加熱されると、飽和した基板表面に吸着した種が基板表面の分子との反応性を有するようになる。第２の温度は、セ氏約１０００度からセ氏約１３００度の範囲であり得る。一実施態様で、種が基板表面内に拡散される。別の実施態様では、種が基板表面の一部分を、基板表面の当該部分との生成物を形成することによって、コンフォーマルに破断する。更に別の実施態様では、第２の種が処理チャンバに導入され、第２の温度で、第２の種が基板表面上の種と反応して基板表面上にコンフォーマル層を形成する。
次に、ブロック１０６で、ブロック１０２及び１０４に記載のプロセスが繰り返される。ブロック１０２及び１０４に記載のプロセスの繰り返しの結果、コンフォーマル層が基板表面上に形成されるか、或いは基板表面に拡散される。或いは、ブロック１０２及び１０４に記載のプロセスを繰り返すことにより、表面の一部分をコンフォーマルに除去する。
図２Ａ〜２Ｃは、一実施態様による処理シーケンス１００を示す。図２Ａに示すように、基板（図示せず）の表面２０４は特徴２０２を含み得る。図２Ａに示すように、特徴２０２は二酸化ケイ素で作製されている。しかしながら、特徴２０２の材料は二酸化ケイ素に限定されなくてよい。ある実施態様では、特徴２０２がケイ素で作製されている。表面２０４を有する基板が、処理チャンバ内の基板支持体上に配置される。ある実施態様では、表面２０４を有する基板が、処理チャンバの第１の処理ステーションにおける基板支持体上に配置される。表面２０４は、表面２０４から任意の汚染物を除去するために洗浄処理で洗浄されていてもよい。洗浄処理は、ハロゲン系洗浄ガス又はラジカルなど、塩素又はフッ素系ガス又はラジカルなどを利用した洗浄処理など、任意の適切な洗浄処理であり得る。基板は、基板支持体に形成された温度制御デバイスにより、第１の温度に到達し得る。第１の温度は、種及び表面２０４の材料のタイプに基づき変化し得る。第１の温度は十分に低いので、種と表面２０４との間の反応はない。
図２Ｂに示すように、種２０６が、処理チャンバ又は処理チャンバの処理ステーションに導入される。種２０６は、表面２０４が種２０６で飽和するまで、表面２０４に吸着する。種は、一又は複数のガス又はラジカルなどの任意の適切な種であり得る。一実施態様で、種２０６はＮＨ＊ラジカルなどの窒素含有ラジカルである。別の実施態様で、種２０６は、ホウ素含有ガス又はホウ素含有ラジカルなどのホウ素含有種である。ホウ素含有ラジカルは、Ｂ＊、ＢＨｘ ＊、又は任意の適切なホウ素含有ラジカルであり得る。
一実施態様で、種２０６は、表面２０４を有する基板が配置された処理チャンバの処理領域に、ホウ素含有ガスを導入することによって形成される。ホウ素含有ガスは、Ｂ２Ｈ６などの任意の適切なホウ素含有ガスであり得る。ホウ素含有ガスは、容量結合プラズマ源、誘導結合プラズマ源、又はマイクロ波プラズマ源などのプラズマ源により活性化されて、種２０６を含有するプラズマを形成し得る。種２０６は、Ｂ＊又はＢＨｘ ＊などのホウ素含有ラジカルであり得、式中、ｘは１、２、又は３であり得る。別の実施態様で、種２０６は、表面２０４を有する基板が配置された処理チャンバに連結された遠隔プラズマ源にホウ素含有ガスを流入させることにより、形成される。ホウ素含有ガスは、Ｂ２Ｈ６などの任意の適切なホウ素含有ガスであり得る。ホウ素含有ガスは遠隔プラズマ源によって活性化され、種２０６を含有するプラズマを形成し得る。種２０６は、Ｂ＊又はＢＨｘ ＊などのホウ素含有ラジカルであり得、式中、ｘは１、２、又は３であり得る。種２０６を処理チャンバの処理領域に流入させる。
次に、図２Ｃに示すように、表面２０４の温度が急速に第２の温度まで上昇させられ、種２０６が表面２０４の分子との反応性を有するようになる。一実施態様で、種２０６が特徴２０２に拡散される。基板表面２０４の温度は、スパイクアニール処理によって急速に上昇し得る。スパイクアニール処理は同じ処理チャンバで実施され得る。ある実施態様では、基板が処理チャンバ内の第２の処理ステーションに移送され、スパイクアニール処理が第２の処理ステーションで実施されてもよい。図２Ｂ及び２Ｃに記載の処理を繰り返した結果、特徴２０２の部分２０８に窒化などの改質がなされる。
図３Ａ〜３Ｃは、別の実施態様による処理シーケンス１００を示す。図３Ａに示すように、基板（図示せず）の表面３０４は特徴３０２を含み得る。図３Ａに示すように、特徴３０２はケイ素で作製されている。しかしながら、特徴３０２の材料はケイ素に限定されなくてよい。表面３０４を有する基板が、処理チャンバ内の基板支持体上に配置される。ある実施態様では、表面３０４を有する基板が、処理チャンバの第１の処理ステーションにおける基板支持体上に配置される。基板は、基板支持体に形成された温度制御デバイスにより、第１の温度に到達し得る。第１の温度は、種及び表面３０４の材料のタイプに基づき変化し得る。第１の温度は十分に低いので、種と表面３０４との間の反応はない。
図３Ｂに示すように、種３０６が、処理チャンバ又は処理チャンバの処理ステーションに導入される。種３０６は、表面３０４が種３０６で飽和するまで、表面３０４に吸着する。種は、一又は複数のガス又はラジカルなどの任意の適切な反応性の種であり得る。一実施態様で、種３０６はＢｒ＊又は他のハロゲンラジカルである。
次に、図３Ｃに示すように、表面３０４の温度が急速に第２の温度まで上昇させられ、種３０６が表面３０４の分子との反応性を有するようになる。一実施態様で、種３０６、及び表面３０４のケイ素分子がＳｉＢｒｘなどの生成物３０８を形成し、生成物３０８は表面３０４から除去される。基板表面３０４の温度は、スパイクアニール処理によって急速に上昇し得る。スパイクアニール処理は同じ処理チャンバで実施され得る。ある実施態様では、基板が処理チャンバ内の第２の処理ステーションに移送され、スパイクアニール処理が第２の処理ステーションで実施されてもよい。図３Ｂ及び３Ｃに記載の処理を繰り返した結果、コンフォーマルエッチング処理が表面３０４上で実施され、特徴３０２の、実質的に均一な厚さを有する部分が除去され得る。
図４Ａ〜４Ｃは、別の実施態様による処理シーケンス１００を示す。図４Ａに示すように、基板（図示せず）の表面３０４は特徴３０２を含み得る。図４Ａに示すように、特徴３０２はケイ素で作製されている。しかしながら、特徴３０２の材料はケイ素に限定されなくてよい。表面３０４を有する基板が、処理チャンバ内の基板支持体上に配置される。ある実施態様では、表面３０４を有する基板が、処理チャンバの第１の処理ステーションにおける基板支持体上に配置される。基板は、基板支持体に形成された温度制御デバイスにより、第１の温度に到達し得る。第１の温度は、種及び表面３０４の材料のタイプに基づき変化し得る。第１の温度は十分に低いので、種と表面３０４との間の反応はない。
図４Ｂに示すように、種４０６が、処理チャンバ又は処理チャンバの処理ステーションに導入される。種４０６は、表面３０４が種４０６で飽和するまで、表面３０４に吸着する。種は、一又は複数のガス又はラジカルなどの任意の適切な種であり得る。一実施態様で、種４０６は、ＮＨ＊ラジカルもしくはアンモニアガスなどの窒素含有ラジカル又はガスである。
次に、図３Ｃに示すように、表面３０４の温度が急速に第２の温度まで上昇させられ、第２の種４０８が処理チャンバ又は処理チャンバの第２の処理ステーションに導入される。第２の種４０８はトリメチルシランであり得る。第２の温度で、種４０６が第２の種４０８に対し反応性を有するようになる。一実施態様で、種４０６及び第２の種４０８がＳｉＣＮなどの生成物を表面３０４上に形成する。基板表面３０４の温度は、スパイクアニール処理によって急速に上昇し得るので、表面３０４は第２の温度に達する。スパイクアニール処理は同じ処理チャンバで実施され得る。ある実施態様では、基板が処理チャンバ内の第２の処理ステーションに移送され、スパイクアニール処理が第２の処理ステーションで実施されてもよい。図４Ｂ及び４Ｃに記載の処理を繰り返した結果、コンフォーマル層が表面３０４上に形成され得る。コンフォーマル層はＳｉＣＮであり得る。
図５は、一実施形態による処理チャンバ５００の概略断面図を示す。処理シーケンス１００は処理チャンバ５００内で実施され得る。処理チャンバ５００は、処理領域５０７を画定する、底部５０２、側壁５０４、及び上部５０６を含む。処理領域５０７内に基板支持体５０８が配置され、基板５１２は基板支持体５０８上に配置され得る。加熱要素又は冷却チャネルなどの温度制御要素５１０が基板支持体５０８に形成され、基板５１２の温度を制御し得る。基板支持体５０８上方に、スパイクアニール処理を実施するためのフラッシュ熱源５１４が配置され得る。フラッシュ熱源５１４は、複数のレーザ又はフラッシュランプを含み得る。種注入ポート５１６が側壁５０４に形成され、種源５１８が種注入ポート５１６に接続され得る。先に述べた、種の基板表面への送達及びスパイクアニールのシーケンスが、処理チャンバ５００内で実施され得る。処理チャンバ５００は、処理領域５０７をパージするためにパージガス源（図示せず）に接続されたパージガス注入ポート（図示せず）を含み得る。
図６は、一実施形態による処理チャンバ６００の概略断面図を示す。処理シーケンス１００は処理チャンバ６００．内で実施され得る。処理チャンバ６００は、底部６０２、側壁６０４、及び上部６０６を含む。処理チャンバ６００内に仕切り６０８が配置され、２つの処理ステーション６１０，６１１を形成し得る。仕切り６０８は、物理的な仕切り 又はエアカーテンであり得る。第１の処理ステーション６１０は、基板支持体６１２、及び基板支持体６１２に埋め込まれた温度制御要素６１４を含み得る。温度制御要素６１４は、図５で示した温度制御要素５１０と同じであり得る。第１の処理ステーション６１０における側壁に種注入ポート６２２が形成され、種注入ポート６２２に種源６２４が連結され得る。第１の処理ステーション６１０は、処理ステーション６１０をパージするためにパージガス源（図示せず）に接続されたパージガス注入ポート（図示せず）を更に含み得る。
第２の処理ステーション６１１は、基板６１６を支持する基板支持体６１８を含み得る。基板支持体６１８は、温度制御要素６１４と同じ温度制御要素（図示せず）を含み得る。基板支持体６１８の上方にフラッシュ熱源６２０が配置され得る。フラッシュ熱源６２０は、図５で示したフラッシュ熱源５１４と同じであり得る。第２の処理ステーション６１１は、種注入ポート６２６を更に含み、種注入ポート６２６に種源６２８が連結され得る。種源６２８及び種注入ポート６２６は、基板６１６の表面に第２の種を送達するのに用いられ得る。基板６１６は、第１の処理ステーション６１０及び第２の処理ステーション６１１に動かされ、処理シーケンス１００が実施され得る。
図７は、幾つかの実施形態に係る装置７００の概略上面断面図である。処理チャンバ７００は、複数の処理ステーション７０２，７０４，７０６，７０８，７１０，７１２ （６つ示しているが６つに限定されない）を含み得る。各処理ステーション７０２，７０４，７０６，７０８，７１０，７１２は、基板（図示せず）を支持するための基板ホルダ７１４を含む。基板ホルダ７１４は、基板支持体７１６に形成され得る。基板支持体７１６は、基板ホルダ７１４上に配置された基板の温度を制御するための温度制御要素（図示せず）を含み得る。複数の処理ステーション７０２，７０４，７０６，７０８，７１０，７１２は、物理的な仕切り又はエアカーテンであり得る仕切り７１８で分離され得る。複数の処理ステーションのうち幾つかは、基板に第１の温度で種を送達することを実施可能であり、その他の処理ステーションは、スパイクアニール処理を実施可能であり得る。一実施態様で、基板の表面への種の送達は、処理ステーション７０２，７０６，７１０で実施される。基板の表面が種で飽和した後、基板支持体７１６が回転し、基板を処理ステーション７０４，７０８，７１２に配置して、ここでスパイクアニール処理が実施され得る。処理シーケンス１００を実施するために、基板支持体７１６が回転され、選択された処理ステーションに基板を配置し得る。
これまでの記述は、幾つかの実施形態を対象としているが、その基本的な範囲から逸脱しなければ他の実施形態及び更なる実施形態が考案されてよく、その範囲は、下記の特許請求の範囲によって定められる。

Claims (10)

  1. 第１の温度にある基板の表面に窒素又はハロゲンを含むラジカルを送達すること、
    前記第１の温度により、前記ラジカルと前記基板の前記表面との間のさらなる反応を回避しつつ、前記ラジカルを前記基板の前記表面に吸着させること、
    前記基板の前記表面を、前記ラジカルが前記基板の前記表面と反応する第２の温度に加熱することであって、前記第２の温度が前記第１の温度よりも高く、前記第２の温度がセ氏約１０００度〜セ氏約１３００度の範囲である、加熱すること、及び
    前記送達すること、前記吸着させること、及び前記加熱することを繰り返すこと
    を含む、方法。
  2. 前記ラジカルが、ハロゲンを含有するラジカルであり、前記基板の前記表面がケイ素を含み、前記第２の温度で前記ハロゲンを含有するラジカルが前記ケイ素と反応して生成物を生成し、前記生成物が前記基板の前記表面から除去される、請求項１に記載の方法。
  3. 前記ラジカルと前記基板の前記表面との間の反応の生成物を前記基板から取り除くことをさらに含む、請求項２に記載の方法。
  4. 第１の温度にある基板の表面にラジカルを送達すること、
    前記第１の温度により、前記ラジカルを、前記基板の前記表面に拡散させずに前記基板の前記表面に吸着させること、
    前記基板の前記表面を、前記ラジカルが前記基板の前記表面に拡散する第２の温度で加熱すること、及び
    前記送達すること、前記吸着させること、及び前記加熱することを繰り返すこと
    を含む、方法。
  5. 前記第２の温度が前記第１の温度よりも高く、前記第２の温度がセ氏約１０００度〜セ氏約１３００度の範囲である、請求項４に記載の方法。
  6. 前記ラジカルが窒素又はホウ素を含む、請求項４に記載の方法。
  7. 前記基板の前記表面が二酸化ケイ素又はケイ素を含む、請求項６に記載の方法。
  8. 底部、
    側壁、
    上部、
    を備える処理チャンバであって、前記底部と前記側壁と前記上部とが処理領域を画定し、前記処理チャンバはさらに、
    前記側壁に形成され、前記処理領域につながる注入ポート、
    前記処理領域に配置された基板支持体、
    前記基板支持体に配置された温度制御要素、
    前記基板支持体の上方に配置された、複数のレーザを含むフラッシュ熱源、及び
    前記注入ポートに連結されたラジカルガス源
    を備える、処理チャンバ。
  9. 底部、
    側壁、
    上部、
    を備える処理チャンバであって、前記底部と前記側壁と前記上部とが処理領域を画定し、前記処理チャンバはさらに、
    前記側壁に形成され、前記処理領域につながる注入ポート、
    前記処理領域に配置された基板支持体、
    前記基板支持体に配置された温度制御要素、
    前記基板支持体の上方に配置された、複数のランプを含むフラッシュ熱源、及び
    前記注入ポートに連結されたラジカルガス源
    を備える、処理チャンバ。
  10. 前記温度制御要素が加熱要素を含む、請求項８又は９に記載の処理チャンバ。
JP2017549291A 2015-03-20 2016-02-25 ３ｄコンフォーマル処理用原子層処理チャンバ Active JP6807860B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562135836P 2015-03-20 2015-03-20
US62/135,836 2015-03-20
PCT/US2016/019619 WO2016153716A1 (en) 2015-03-20 2016-02-25 An atomic layer process chamber for 3d conformal processing

Publications (3)

Publication Number Publication Date
JP2018514943A JP2018514943A (ja) 2018-06-07
JP2018514943A5 JP2018514943A5 (ja) 2019-04-11
JP6807860B2 true JP6807860B2 (ja) 2021-01-06

Family

ID=56925242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017549291A Active JP6807860B2 (ja) 2015-03-20 2016-02-25 ３ｄコンフォーマル処理用原子層処理チャンバ

Country Status (6)

Country Link
US (1) US20160276162A1 (ja)
JP (1) JP6807860B2 (ja)
KR (1) KR102494614B1 (ja)
CN (1) CN107431033B (ja)
TW (1) TWI691001B (ja)
WO (1) WO2016153716A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573532B2 (en) 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
JP7018849B2 (ja) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7065728B2 (ja) * 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103840A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd ドライエツチング方法
US5024724A (en) * 1987-03-27 1991-06-18 Sanyo Electric Co., Ltd. Dry-etching method
JPH01289121A (ja) * 1988-05-16 1989-11-21 Nec Corp ３‐５族化合物半導体のデジタルエッチング方法
JP3184988B2 (ja) * 1991-12-10 2001-07-09 科学技術振興事業団 結晶面異方性ドライエッチング方法
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
US6303518B1 (en) * 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
KR20020083767A (ko) * 2001-04-30 2002-11-04 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정에서의 기판 세정 방법
US7172792B2 (en) 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
US20130344688A1 (en) * 2012-06-20 2013-12-26 Zhiyuan Ye Atomic Layer Deposition with Rapid Thermal Treatment
US9929014B2 (en) * 2013-11-27 2018-03-27 Entegris, Inc. Dopant precursors for mono-layer doping
US9401273B2 (en) * 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation

Also Published As

Publication number Publication date
CN107431033B (zh) 2021-10-22
US20160276162A1 (en) 2016-09-22
WO2016153716A1 (en) 2016-09-29
TW201705293A (zh) 2017-02-01
TWI691001B (zh) 2020-04-11
CN113981414A (zh) 2022-01-28
CN107431033A (zh) 2017-12-01
KR20170129912A (ko) 2017-11-27
JP2018514943A (ja) 2018-06-07
KR102494614B1 (ko) 2023-02-02

Similar Documents

Publication Publication Date Title
JP6661625B2 (ja) 高温酸化ケイ素原子層堆積技術
CN105900214B (zh) 通过使用远程等离子体pecvd的fcvd硬件形成的可流动碳膜
KR102363899B1 (ko) 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝
KR102084901B1 (ko) 플라즈마 활성화된 컨포멀 유전체 막 증착
KR101497902B1 (ko) 원자층 증착에 의해 보조되는 등각 플라즈마 잠입 이온 주입(ｐｉｉｉ)을 위한 방법
US20150252477A1 (en) In-situ carbon and oxide doping of atomic layer deposition silicon nitride films
JP6807860B2 (ja) ３ｄコンフォーマル処理用原子層処理チャンバ
TW201617471A (zh) 在基板上在反應空間中形成氮化矽薄膜之方法
TW201623682A (zh) 原子層沉積所形成的氮化矽膜之特徵部內溼蝕刻速率的均勻降低用方法及設備
US9502263B2 (en) UV assisted CVD AlN film for BEOL etch stop application
US10096464B2 (en) Atomic layer deposition of high density silicon dioxide
JP2013521653A (ja) 単一ステップによる選択的窒化の方法および装置
KR20160011155A (ko) Ｐｅ-ａｌｄ에 의한 유기 공동-반응물과 함께 규소 전구체를 사용한 규소-기반 필름에의 탄소 및/또는 질소 합체
CN113981414B (zh) 用于3d共形处理的原子层处理腔室
CN112789711B (zh) 氧化硅选择性干式刻蚀工艺
CN113243039A (zh) 生长掺杂iv族材料的方法
JP2008218877A (ja) 基板処理装置および半導体装置の製造方法
TWI837045B (zh) 具有氣體分佈及個別泵送的批次固化腔室
JP6529914B2 (ja) 水素プラズマ処理装置および水素プラズマ処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6807860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250