JP6805913B2 - 画像処理装置、画像処理方法及び画像処理プログラム - Google Patents

Description

本発明は、画像処理装置、画像処理方法及び画像処理プログラムに関する。

従来より、ＭＦＰ（Multi-Function Peripheral）等の画像形成装置には、原稿をスキャンするスキャナユニットが搭載されており、読み取りデバイスにて検出した信号を画像処理デバイスが処理することで、スキャン原稿の画像データを生成する。

一般に、スキャナユニット内の画像処理デバイスには、検出される信号の一部に欠落が発生した場合に、対応する画素（欠落画素）の画素値を、他の画素の画素値で補間する補間機能が配されている。具体例として、下記特許文献１には、欠落画素の周辺の画素領域を用いてパターンマッチングを行い、欠落画素を含むパターンと類似するパターンを抽出することで、欠落画素を補間する補間方法が開示されている。

しかしながら、上記補間方法の場合、Ｎ番目の欠落画素と、（Ｎ＋１）番目の欠落画素とでパターンマッチングに用いる画素領域が、互いに重複しないことが前提となっている。

一方で、補間精度を向上させるために、例えば、パターンマッチングに用いる画素領域を広げた場合、Ｎ番目の欠落画素と（Ｎ＋１）番目の欠落画素とで、画素領域が重複することが考えられる。このような場合、上記補間方法では、補間画素の画素値を適切に算出することができないといった問題が生じる。

本発明は上記課題に鑑みてなされたものであり、補間画素の画素値の算出に用いる画素領域が他の画素領域と重複する場合でも、補間画素の画素値が算出できるようにすることを目的とする。

本発明の各実施形態に係る画像処理装置は、以下のような構成を有する。即ち、
主走査方向に１ラインごとに取得される画像データにおいて、欠落画素を補間するための補間画素の画素値の算出に用いる画素領域を決定する決定手段と、
前記画像データのうち、Ｎ番目の前記画素領域に含まれる各画素の画素値に基づいて、Ｎ番目の前記欠落画素を補間する処理が行われた場合の、次の処理対象の画素が、（Ｎ＋１）番目の前記画素領域に含まれるか否かを判定する判定手段と、
（Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、１ライン分の前記画像データを格納するメモリに対して、（Ｎ＋１）番目の前記画素領域に含まれる各画素に対応するアドレスのうちの先頭のアドレスにアクセスし、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値を、順次、読み出す読み出し制御手段と、
（Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、前記読み出し制御手段により読み出された、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値に基づいて、（Ｎ＋１）番目の前記欠落画素を補間する補間手段とを有することを特徴とする。

本発明の各実施形態によれば、補間画素の画素値の算出に用いる画素領域が他の画素領域と重複する場合でも、補間画素の画素値が算出できるようになる。

スキャナユニットのハードウェア構成の一例を示す図である。 欠落画素の発生事由を説明するための図である。 一般的な画像処理デバイスを用いた場合の補間処理の一例を示す図である。 一般的な画像処理デバイスを用いた場合の補間処理の一例を示す図である。 第１の実施形態に係る画像処理デバイスを用いた場合の補間処理の一例を示す図である。 第１の実施形態に係る画像処理デバイスを用いた場合の補間処理の一例を示す図である。 各タイミングにおいて、マッチング処理用のバッファに格納される画素及び出力バッファに対して出力制限を行う出力制御信号の一例を示す図である。 画像処理デバイスの機能構成の一例を示す図である。 画像処理デバイスによる画像処理の流れを示すフローチャートである。 補間処理の流れを示すフローチャートである。

以下、各実施形態の詳細について添付の図面を参照しながら説明する。なお、各実施形態に係る明細書及び図面の記載に際して、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。

［第１の実施形態］
＜１．スキャナユニットのハードウェア構成＞
はじめに、第１の実施形態に係る画像処理デバイスを有するスキャナユニットのハードウェア構成について説明する。図１は、スキャナユニットのハードウェア構成の一例を示す図である。

図１に示すように、スキャナユニット１１０は、ＭＦＰ等の画像形成装置１００に搭載される。スキャナユニット１１０は、ＣＰＵ（Central Processing Unit）１１１、ＲＯＭ（Read Only Memory）１１２、ＲＡＭ（Random Access Memory）１１３を有する。更に、スキャナユニット１１０は、画像処理デバイス１１４、Ｉ／Ｆ（Interface）デバイス１１５、読み取りデバイス１１６を有する。

ＣＰＵ１１１は、ＲＯＭ１１２に格納された各種プログラムを実行し、スキャナユニット１１０全体（あるいは、スキャナユニット１１０以外のユニットも含む画像形成装置１００全体）を制御する。

ＲＯＭ１１２は不揮発性メモリであり、ＣＰＵ１１１により実行される各種プログラムを格納する、主記憶部として機能する。ＲＡＭ１１３は揮発性メモリであり、ＲＯＭ１１２に格納された各種プログラムがＣＰＵ１１１により実行される際に展開される作業領域を提供する、主記憶部として機能する。

画像処理デバイス１１４は専用の集積回路であり、読み取りデバイスにて検出される信号に基づいて生成された、スキャン原稿についての画像データを処理し、出力する。

Ｉ／Ｆデバイス１１５は、画像形成装置１００内の他のユニットと接続し、画像処理デバイス１１４にて処理された画像データ等の送受信を行うための接続部として機能する。

読み取りデバイス１１６は、複数のセンサチップを一列に配置することで原稿幅以上の範囲を検出可能とした（あるいは、長尺のラインセンサを配置することで原稿幅以上の範囲を検出可能とした）読み取りデバイスである。読み取りデバイス１１６は、原稿をスキャンすることで検出した信号に基づいてスキャン原稿についての画像データを生成し、生成した画像データを、画像処理デバイス１１４に入力する。

＜２．欠落画素の発生事由＞
次に、読み取りデバイス１１６にて検出される信号に基づいて生成される画像データに関して、欠落画素が発生する発生事由について説明する。図２は、欠落画素の発生事由を説明するための図である。

このうち、図２（ａ）は、複数のセンサチップ２１０＿１〜２１０＿ｎを一列に配置した読み取りデバイス１１６ａにおいて欠落画素が発生する発生事由を説明するための図である。図２（ａ）に示すように、複数のセンサチップ２１０＿１〜２１０＿ｎを一列に配置した場合、センサチップ間には物理的な隙間（隙間２１１、２１２等参照）が生じ、当該隙間に相当する位置では、信号を検出することができない。

このため、読み取りデバイス１１６ａにて検出される信号に基づいて生成される画像データ２２０においては、隙間２１１、２１２に相当する画素２２１、２２２が、欠落画素となる。

図２（ｂ）は、長尺のラインセンサ２３０を配置した読み取りデバイス１１６ｂにおいて欠落画素が発生する発生事由を説明するための図である。長尺のラインセンサ２３０の場合、物理的な隙間に起因する欠落画素が発生することはない。しかしながら、図２（ｂ）に示すように、検出される信号２４０にノイズが含まれていた場合に、当該信号２４０に基づいて生成される画像データ２５０において、素子２３１、２３２に対応する画素２５１、２５２は欠落画素となる。

なお、長尺のラインセンサ２３０に限らず、図２（ａ）のようなセンサチップ２１０＿１〜２１０＿ｎにおいても、検出される信号にノイズが含まれていた場合には、同様に、対応する画素は欠落画素となる。

このように、読み取りデバイス１１６にて検出される信号に基づいて生成される画像データの場合、様々な事由により欠落画素が発生する。ただし、以下では、説明の簡略化のため、図２（ｂ）を用いて説明した発生事由により、欠落画素が発生するケースを対象に画像処理デバイス１１４が補間処理を行う場合について説明する。

なお、図２（ｂ）を用いて説明した発生事由により欠落画素が発生する場合、欠落画素の発生間隔が短い場合と、長い場合とが混在することになる。このため、補間処理の際、画像処理デバイス１１４では、パターンマッチングに用いる欠落画素の周辺の画素領域（"マッチング領域"と称す）が、他の欠落画素のマッチング領域と重複するケースと重複しないケースとが混在することになる。

そこで、以下では、マッチング領域が他のマッチング領域と重複するケースと重複しないケースとが混在する場合の、画像処理デバイス１１４の補間処理について説明する。なお、説明にあたっては、比較例として、まず、一般的な画像処理デバイスを用いた場合の補間処理について説明し（下記＜３．１＞参照）、続いて、本実施形態に係る画像処理デバイス１１４を用いた場合の補間処理について説明する（下記＜３．２＞参照）。

＜３．補間処理の説明＞
＜３．１ 一般的な画像処理デバイスを用いた場合の補間処理の説明＞
はじめに、一般的な画像処理デバイスを用いた場合の補間処理について説明する。図３及び図４は、一般的な画像処理デバイスを用いた場合の補間処理の一例を示す図であり、隣接する欠落画素間において、マッチング領域が重複するケースと重複しないケースとが混在する場合の補間処理を示している。なお、補間処理を実行するにあたり、一般的な画像処理デバイスでは、欠落画素の発生事由となる事象が発生していることを事前に把握しており、マッチング領域を決定しているものとする。

一般的な画像処理デバイスは、主走査方向１ライン分の画像データ２５０を取得すると、処理対象の画素がマッチング領域に含まれるか、マッチング領域に含まれないかを判定する。図３（ａ）の例では、処理対象の画素がマッチング領域３０１に含まれるため、一般的な画像処理デバイスは、処理対象の画素の画素値をマッチング処理用のバッファ３１０に格納する。

マッチング領域３０１に含まれる各画素の画素値全てがマッチング処理用のバッファ３１０に格納されると、マッチング処理部では、予め用意されたパターンデータによりマッチング処理を行う。これにより、マッチング処理部では、補間画素の画素値３１１を算出する。

補間画素の画素値３１１を算出すると、一般的な画像処理デバイスでは、マッチング処理用のバッファ３１０に格納された各画素の、欠落画素に対応する位置に補間画素の画素値３１１を挿入する。そして、マッチング処理用のバッファ３１０に格納された各画素の画素値とともに、出力バッファ３２０に格納する。

マッチング領域３０１についてのマッチング処理が完了すると、図３（ｂ）に示すように、一般的な画像処理デバイスでは、画像データ２５０のうち、処理した画素の次の画素３３１を処理対象の画素として処理を行う。具体的には、処理対象の画素がマッチング領域に含まれるか否かを判定し、含まれると判定すると、当該画素の画素値をマッチング処理用のバッファ３１０に格納する。

このため、一般的な画像処理デバイスの場合、マッチング処理用のバッファ３１０には、画素３３１の画素値から格納されることになる。つまり、一般的な画像処理デバイスの場合、マッチング領域３０２に含まれる各画素の画素値全てをマッチング処理用のバッファ３１０に格納することはできない。図３（ｂ）の例では、マッチング処理用のバッファ３１０には、２画素分の画素値（マッチング領域３０１と重複する領域に含まれる画素の画素値）が格納されないことになる。この結果、マッチング処理部では、マッチング処理の際に、マッチング領域３０２に含まれる各画素の画素値全てを用いることができず、補間画素の画素値３１２を適切に算出することができない。

このように、一般的な画像処理デバイスの場合、隣接する欠落画素間において、マッチング領域が他のマッチング領域と重複すると、補間画素の画素値を適切に算出することができず、出力バッファ３２０には欠落画素３２１が格納されることになる。

ただし、一般的な画像処理デバイスの場合であっても、マッチング領域が他のマッチング領域と重複しない場合（他のマッチング領域との間にマッチング領域に含まれない画素が存在する場合）には、補間画素の画素値を適切に算出することができる。

図４（ａ）は、処理対象の画素がいずれのマッチング領域にも含まれない場合の、一般的な画像処理デバイスの処理を示している。処理対象の画素がいずれのマッチング領域にも含まれない場合、一般的な画像処理デバイスでは、処理対象の画素の画素値を、出力バッファ３２０に格納する。

更に、図４（ｂ）は、処理対象の画素がマッチング領域３０３（他のマッチング領域と重複しないマッチング領域）に含まれる場合の、一般的な画像処理デバイスの処理を示している。処理対象の画素がマッチング領域３０３（他のマッチング領域と重複しないマッチング領域）に含まれる場合、一般的な画像処理デバイスでは、処理対象の画素の画素値をマッチング処理用のバッファ３１０に格納する。

マッチング領域３０３に含まれる各画素の画素値全てがマッチング処理用のバッファ３１０に格納されると、マッチング処理部では、予め用意されたパターンデータによりマッチング処理を行う。これにより、マッチング処理部では、補間画素の画素値３１３を算出する。

補間画素の画素値３１３を算出すると、一般的な画像処理デバイスでは、マッチング処理用のバッファ３１０に格納された各画素の、欠落画素に対応する位置に補間画素の画素値３１３を挿入する。そして、マッチング処理用のバッファ３１０に格納された各画素の画素値とともに、出力バッファ３２０に格納する。

このように、一般的な画像処理デバイスの場合、隣接する欠落画素間において、マッチング領域が他のマッチング領域と重複しない場合には、補間画素の画素値を適切に算出することができる。

＜３．２ 本実施形態に係る画像処理デバイスを用いた場合の補間処理の説明＞
次に、本実施形態に係る画像処理デバイス１１４を用いた場合の補間処理について説明する。本実施形態に係る画像処理デバイス１１４では、マッチング領域が他のマッチング領域と重複する場合でも重複しない場合でも、それぞれの補間画素の画素値を適切に算出できるように補間処理を行う。図５及び図６は、第１の実施形態に係る画像処理デバイスを用いた場合の補間処理の一例を示す図であり、隣接する欠落画素間において、マッチング領域が重複するケースと重複しないケースとが混在する場合を示している。なお、補間処理を実行するにあたり、画像処理デバイス１１４では、欠落画素の発生事由となる事象が発生していることを事前に把握しており、マッチング領域を決定しているものとする。

図５（ａ）に示すように、本実施形態に係る画像処理デバイス１１４の場合、主走査方向１ライン分の画像データ２５０を格納するラインバッファ５１０を有しており、取得した画像データ２５０の各画素の画素値を、順次、ラインバッファ５１０に格納する。

また、本実施形態に係る画像処理デバイス１１４は、格納した画像データ２５０の各画素のうち、処理対象の画素が、マッチング領域に含まれるか否かを判定する。図５（ａ）の例では、処理対象の画素がマッチング領域３０１に含まれるため、画像処理デバイス１１４では、処理対象の画素の画素値をラインバッファ５１０より読み出し、マッチング処理用のバッファ５２０に格納する。

マッチング領域３０１に含まれる各画素の画素値全てがラインバッファ５１０より読み出され、マッチング処理用のバッファ５２０に格納されると、マッチング処理部は、予め用意されたパターンデータによりマッチング処理を行う。これにより、マッチング処理部は、補間画素の画素値５２１を算出する。

画像処理デバイス１１４では、補間画素の画素値５２１を算出すると、マッチング処理用のバッファ５２０に格納された各画素の、欠落画素５１１に対応する位置に補間画素の画素値５２１を挿入する。そして、マッチング処理用のバッファ５２０に格納された各画素の画素値とともに、出力バッファ５３０に格納する。

マッチング領域３０１についてのマッチング処理が完了すると、画像処理デバイス１１４では、処理した画素の次の画素３３１が、マッチング領域に含まれるか否かを判定する。図５（ｂ）の例では、画素３３１がマッチング領域３０２に含まれるため、画像処理デバイス１１４は、マッチング領域３０２に含まれる各画素の画素値を、ラインバッファ５１０より読み出し、マッチング処理用のバッファ５２０に格納する。

ここで、画像処理デバイス１１４の場合、画像データ２５０の各画素の画素値をラインバッファ５１０に格納している。このため、画像処理デバイス１１４では、マッチング領域３０２に含まれる各画素の画素値をラインバッファ５１０より遡って読み出すことができる。

具体的には、画像処理デバイス１１４は、ラインバッファ５１０上のマッチング領域３０２に含まれる各画素に対応するアドレスのうちの先頭のアドレスにアクセスする。これにより、画像処理デバイス１１４は、ラインバッファ５１０から、マッチング領域３０２に含まれる各画素の画素値を、順次、読み出すことができる。

マッチング領域３０２に含まれる各画素の画素値全てがマッチング処理用のバッファ５２０に格納されると、マッチング処理部では、予め用意されたパターンデータによりマッチング処理を行う。これにより、マッチング処理部では、補間画素の画素値５２２を算出する。

補間画素の画素値５２２を算出すると、画像処理デバイス１１４では、マッチング処理用のバッファ５２０に格納された各画素の、欠落画素５１２に対応する位置に補間画素の画素値５２２を挿入する。そして、マッチング処理用のバッファ５２０に格納された各画素の画素値とともに、出力バッファ５３０に格納する。ただし、マッチング処理用のバッファ５２０に格納された各画素のうちの先頭の２画素は、補間画素の画素値５２１とともに既に出力バッファ５３０に格納済みである。したがって、ここでは、マッチング処理用のバッファ５２０に格納された各画素のうち、マッチング領域３０１との重複領域の画素を除く画素の画素値を、補間画素の画素値５２２とともに出力バッファ５３０に格納する。

このように、本実施形態では、画像処理デバイス１１４にラインバッファ５１０を配し、取得した画像データを順次格納する。これにより、画像処理デバイス１１４によれば、マッチング領域に含まれる各画素の画素値を、当該ラインバッファ５１０から読み出してマッチング処理用のバッファ５２０に格納することが可能になる。

また、本実施形態では、ラインバッファ５１０からの読み出しの際、マッチング領域に含まれる各画素に対応するアドレスにアクセスする。つまり、画像処理デバイス１１４では、Ｎ番目のマッチング領域についてマッチング処理が完了した時点のアドレス如何に関わらず、Ｎ＋１番目のマッチング領域に含まれる各画素に対応するアドレスに従ってラインバッファ５１０にアクセスする。

これにより、画像処理デバイス１１４によれば、マッチング領域が重複する場合でも、マッチング領域に含まれる各画素の画素値全てを読み出してマッチング処理用のバッファ５２０に格納することができるため、補間画素の画素値を適切に算出することができる。

なお、本実施形態に係る画像処理デバイス１１４では、隣接する欠落画素間において、マッチング領域が他のマッチング領域と重複しない場合も、上記一般的な画像処理デバイスと同様の補間処理を行うことで、補間画素の画素値を適切に算出する。

図６（ａ）は、処理対象の画素がいずれのマッチング領域にも含まれない場合の、画像処理デバイス１１４の処理を示している。処理対象の画素がいずれのマッチング領域にも含まれない場合、画像処理デバイス１１４では、処理対象の画素の画素値を、ラインバッファ５１０から読み出して、そのまま出力バッファ５３０に格納する。

図６（ｂ）は、処理対象の画素がマッチング領域３０３（他のマッチング領域と重複しないマッチング領域）に含まれる場合の、画像処理デバイス１１４の処理を示している。処理した次の画素３３２が、マッチング領域３０３に含まれる場合、画像処理デバイス１１４では、マッチング領域３０３に含まれる各画素の画素値を、ラインバッファ５１０より読み出し、マッチング処理用のバッファ５２０に格納する。

具体的には、画像処理デバイス１１４は、ラインバッファ５１０上のマッチング領域３０３に含まれる各画素に対応するアドレスのうちの先頭のアドレス（ここでは画素３３２に対応するアドレス）にアクセスする。これにより、画像処理デバイス１１４は、ラインバッファ５１０から、マッチング領域３０３に含まれる各画素の画素値を、順次、読み出すことができる。

マッチング領域３０３に含まれる各画素の画素値全てがマッチング処理用のバッファ５２０に格納されると、マッチング処理部では、予め用意されたパターンデータによりマッチング処理を行う。これにより、マッチング処理部では、補間画素の画素値５２３を算出する。

補間画素の画素値５２３を算出すると、本実施形態に係る画像処理デバイス１１４では、マッチング処理用のバッファ５２０に格納された各画素の、欠落画素に対応する位置に補間画素の画素値５２３を挿入する。そして、マッチング処理用のバッファ５２０に格納された各画素の画素値とともに、出力バッファ５３０に格納する。

これにより、本実施形態に係る画像処理デバイスでは、隣接する欠落画素間において、マッチング領域が他のマッチング領域と重複しない場合においても、補間画素の画素値を適切に算出することができる。

このように、画像処理デバイス１１４では、マッチング領域が他のマッチング領域と重複する場合でも重複しない場合でも、マッチング領域に含まれる各画素の画素値を全て読み出すよう制御する。そして、出力バッファに格納する際に、重複して読み出した画素の調整を行う。

換言すると、画像処理デバイス１１４では、マッチング領域が重複する場合には、マッチング処理用のバッファ５２０に対して、マッチング領域の重複に応じた並び替えを行ったうえで画素値を格納する。そして、格納した画素値を出力バッファ５３０に格納する際に、マッチング領域の重複に応じた出力制限を行う。

また、画像処理デバイス１１４では、マッチング領域が重複しない場合には、マッチング処理用のバッファ５２０に対して、並び替えを行うことなく画素値を格納する。そして、格納した画素値を出力バッファ５３０に格納する際に、出力制限を行うことなく出力する。

図７は、各タイミングにおいて、マッチング処理用のバッファに格納される画素及び出力バッファに対して出力制限を行う出力制御信号の一例を示す図である。なお、各画素の番号は、便宜的に付した番号であり、同じ番号は同じ画素の画素値が格納されていることを示す。

図７（ａ）に示すように、タイミング７０１において、マッチング処理用のバッファ５２０には、画素１〜画素９の画素値が格納される。また、タイミング７０２において、マッチング処理用のバッファ５２０には、画素８〜画素１６の画素値が格納される。タイミング７０２において格納される画素は、他のマッチング領域と重複するマッチング領域に含まれる画素である。このため、マッチング処理用のバッファ５２０には、マッチング領域の重複に応じて並び替えが行われた画素の画素値が格納される。また、図７（ｂ）に示すように、格納された画素値は、マッチング領域の重複に応じた出力制限（符号７１１参照）のもとで、出力バッファ５３０に格納される。

一方、図７（ａ）に示すように、タイミング７０３において、マッチング処理用のバッファ５２０には、画素１９〜画素２７が格納される。タイミング７０３において格納される画素は、他のマッチング領域と重複しないマッチング領域に含まれる画素である。このため、画素値の並び替えが行われることなくマッチング処理用のバッファ５２０に画素値が格納される。また、図７（ｂ）に示すように、格納された画素値は、出力制限が行われることなく（符号７１２参照）、出力バッファ５３０に格納される。

＜４．画像処理デバイスの機能構成＞
次に、画像処理デバイス１１４の機能構成について説明する。図８は、画像処理デバイスの機能構成の一例を示す図である。図８に示すように、画像処理デバイス１１４は、補間位置情報取得部８１０、マッチング領域決定部８２０、画像データ取得部８３０、読み出し制御部８４０、マッチング処理部８５０、出力制御部８６０を有する。

補間位置情報取得部８１０は、読み取りデバイス１１６の各素子のうち、欠落画素の発生事由となる事象が発生している素子を事前に把握し、当該事象が発生している素子の位置を示す情報を含む補間位置情報を取得する。補間位置情報取得部８１０は、取得した補間位置情報をマッチング領域決定部８２０に通知する。

マッチング領域決定部８２０は決定手段の一例であり、補間位置情報取得部８１０より通知された補間位置情報に基づいて、マッチング領域を決定する。マッチング領域決定部８２０は、補間位置情報に、複数の位置を示す情報が含まれていた場合には、それぞれの位置を示す情報ごとに、マッチング領域を決定する。マッチング領域決定部８２０は、決定したマッチング領域を、読み出し制御部８４０に通知する。

画像データ取得部８３０は、読み取りデバイス１１６の各素子にて検出された信号に基づいて生成された画像データを取得し、ラインバッファ５１０に格納する。

読み出し制御部８４０は判定手段の一例であり、処理対象の画素が、マッチング領域決定部８２０より通知されたマッチング領域に含まれるか否かを判定する。

また、読み出し制御部８４０は読み出し制御手段の一例でもあり、処理対象の画素が、マッチング領域に含まれないと判定した場合、処理対象の画素に対応するアドレスを読み出しアドレス（ラインバッファ５１０の読み出し先を示すアドレス）に設定する。また、読み出し制御部８４０は、設定した読み出しアドレスに基づいてラインバッファ５１０にアクセスし、画素値を読み出し、出力制御部８６０に送信する。

また、処理対象の画素が、マッチング領域に含まれると判定した場合、読み出し制御部８４０は、マッチング領域に含まれる各画素に対応するアドレスを識別する。また、読み出し制御部８４０は、識別したアドレスのうちの先頭のアドレスを読み出しアドレスに設定し、ラインバッファ５１０にアクセスすることで、マッチング領域に含まれる各画素の画素値を、順次読み出す。更に、読み出し制御部８４０は、ラインバッファ５１０より順次読み出した画素値を、マッチング処理用のバッファ５２０に格納する。

より具体的に説明すると、Ｎ番目のマッチング領域についてマッチング処理が完了した時点での読み出しアドレスは、Ｎ番目のマッチング領域の最後の画素に対応するアドレスとなっている。このため、次の処理対象の画素が、（Ｎ＋１）番目のマッチング領域に含まれる場合、読み出し制御部８４０は、（Ｎ＋１）番目のマッチング領域に含まれる各画素に対応するアドレスのうちの先頭のアドレスを用いて読み出しアドレスの設定を変更する。これにより、読み出し制御部８４０では、（Ｎ＋１）番目のマッチング領域に含まれる各画素の画素値を、順次、ラインバッファ５１０から読み出すことができる。

マッチング処理部８５０は補間手段の一例であり、マッチング処理用のバッファ５２０に、マッチング領域に含まれる各画素の画素値が全て格納されると、予め用意されたパターンデータによりマッチング処理を行い、補間画素の画素値を算出する。マッチング処理部８５０は、マッチング処理が完了すると、読み出し制御部８４０に通知するとともに、算出した補間画素の画素値を出力制御部８６０に送信する。

出力制御部８６０は出力制御手段の一例であり、処理対象の画素が、マッチング領域に含まれない場合には、読み出し制御部８４０より送信された処理対象の画素の画素値を、出力バッファ５３０に格納する。

また、出力制御部８６０は、処理対象の画素が、マッチング領域に含まれる場合には、マッチング処理用のバッファ５２０に格納された各画素の、欠落画素に対応する位置に、マッチング処理部８５０より送信された補間画素の画素値を挿入する。更に、出力制御部８６０は、他のマッチング領域と重複しない場合には、補間画素の画素値が挿入された各画素の画素値を、出力バッファ５３０に格納する。一方、他のマッチング領域と重複する場合には、補間画素の画素値が挿入された各画素のうち、重複領域に対応する画素以外の画素の画素値を、出力バッファ５３０に格納する。

＜５．画像処理の流れ＞
次に、画像処理デバイス１１４による画像処理の流れについて説明する。図９は、画像処理デバイスによる画像処理の流れを示すフローチャートである。読み取りデバイス１１６によるスキャンが開始されると、画像処理デバイス１１４では、図９に示すフローチャートを開始する。なお、ここでは、１ライン分の画像データについての画像処理の流れを説明する。

ステップＳ９０１において、補間位置情報取得部８１０は、補間位置情報を取得し、マッチング領域決定部８２０に通知する。

ステップＳ９０２において、マッチング領域決定部８２０は、補間位置情報に基づいてマッチング領域を決定する。また、マッチング領域決定部８２０は、マッチング領域をカウントするマッチング領域カウンタＮに１を入力する（Ｎには、１以上の整数が入力可能である）。

ステップＳ９０３において、画像データ取得部８３０は、読み取りデバイス１１６より画像データを取得し、ラインバッファ５１０に格納する処理を開始する。以降、１ライン分の画像データを取得して、ラインバッファ５１０への格納が完了するまで処理を継続する。

ステップＳ９０４において、読み出し制御部８４０は、読み出しアドレスをリセットする。

ステップＳ９０５において、読み出し制御部８４０は、現在の読み出しアドレスに基づいて読み出す読み出し先の画素が、Ｎ番目のマッチング領域に含まれるか否かを判定する。

ステップＳ９０５において、Ｎ番目のマッチング領域に含まれないと判定した場合には（ステップＳ９０５においてＮｏの場合には）、ステップＳ９０６に進む。ステップＳ９０６において、読み出し制御部８４０は、現在の読み出しアドレスに基づいてラインバッファ５１０にアクセスし、画素値を読み出し、出力制御部８６０に送信する。

ステップＳ９０７において、出力制御部８６０は、送信された画素値を、出力バッファ５３０に格納する。

一方、ステップＳ９０５において、Ｎ番目のマッチング領域に含まれると判定した場合には（ステップＳ９０５においてＹｅｓの場合には）、ステップＳ９０８に進む。ステップＳ９０８において、読み出し制御部８４０、マッチング処理部８５０、出力制御部８６０は、補間処理を実行する。なお、補間処理の詳細は後述する。

ステップＳ９０９において、読み出し制御部８４０は、取得した画像データについて処理が完了したか否かを判定する。ステップＳ９０９において、処理が完了していないと判定した場合には（ステップＳ９０９においてＮｏの場合には）、ステップＳ９１０に進む。

ステップＳ９１０において、読み出し制御部８４０は、読み出しアドレスをインクリメントし、ステップＳ９０５に戻る。

一方、ステップＳ９０９において、処理が完了したと判定した場合には（ステップＳ９０９においてＹｅｓの場合には）、画像処理を終了する。

＜６．補間処理の詳細＞
次に、補間処理（図９のステップＳ９０８）の詳細について説明する。図１０は、補間処理の流れを示すフローチャートである。

ステップＳ１００１において、読み出し制御部８４０は、Ｎ番目のマッチング領域に含まれる各画素に対応するアドレスのうちの先頭アドレスを読み出しアドレスに設定する。

ステップＳ１００２において、読み出し制御部８４０は、ステップＳ１００１において設定した読み出しアドレスに基づいて、ラインバッファ５１０にアクセスし、対応する画素の画素値を読み出し、マッチング処理用のバッファ５２０に格納する。

ステップＳ１００３において、読み出し制御部８４０は、Ｎ番目のマッチング領域に含まれる全ての画素の画素値を、マッチング処理用のバッファ５２０に格納したか否かを判定する。ステップＳ１００３において、格納していない画素の画素値があると判定した場合には（ステップＳ１００３においてＮｏの場合には）、ステップＳ１００４に進む。

ステップＳ１００４において、読み出し制御部８４０は、読み出しアドレスをインクリメントして、ステップＳ１００２に戻る。

一方、ステップＳ１００３において、全ての画素の画素値を、マッチング処理用のバッファ５２０に格納したと判定した場合には（ステップＳ１００３においてＹｅｓの場合には）、ステップＳ１００５に進む。

ステップＳ１００５において、マッチング処理部８５０は、マッチング処理用のバッファ５２０に格納された画素の画素値を用いて、予め用意されたパターンデータによりマッチング処理を行い、補間画素の画素値を算出する。

ステップＳ１００６において、出力制御部８６０は、マッチング処理用のバッファ５２０に格納された各画素の、欠落画素に対応する位置に、補間画素の画素値を挿入する。

ステップＳ１００７において、出力制御部８６０は、補間画素の画素値が挿入された各画素の画素値のうち、重複領域の画素を除く画素の画素値を、出力バッファ５３０に格納する。なお、出力制御部８６０は、重複領域の画素がない場合には、補間画素の画素値が挿入された各画素を、出力バッファ５３０に格納する。

ステップＳ１００８において、読み出し制御部８４０は、マッチング領域カウンタＮをインクリメントし、図９のステップＳ９０９に戻る。

＜７．まとめ＞
以上の説明から明らかなように、本実施形態に係る画像処理デバイス１１４は、
・読み取りデバイスの各素子の信号に基づいて生成された主走査方向１ライン分の画像データを取得し、ラインバッファに格納する。
・Ｎ番目のマッチング領域に含まれる各画素の画素値に基づいて、Ｎ番目の欠落画素を補間する処理が行われた後の次の処理対象の画素が、（Ｎ＋１）番目のマッチング領域に含まれるか否かを判定する。
・（Ｎ＋１）番目のマッチング領域に含まれると判定した場合、ラインバッファに対して、（Ｎ＋１）番目のマッチング領域に含まれる各画素に対応するアドレスのうちの先頭のアドレスにアクセスする。そして、（Ｎ＋１）番目のマッチング領域に含まれる各画素の画素値を、順次、読み出す。
・読み出した画素値を用いて、（Ｎ＋１）番目の補間画素の画素値を算出する。

これにより、画像処理デバイス１１４によれば、マッチング領域が他のマッチング領域と重複する場合も重複しない場合も、マッチング領域に含まれる各画素の画素値全てを読み出してマッチング処理用のバッファに格納することができる。

この結果、画像処理デバイス１１４によれば、マッチング領域が他のマッチング領域と重複する場合も重複しない場合も、適切にマッチング処理を行うことが可能となり、補間画素の画素値が算出できるようになる。

［第２の実施形態］
上記第１の実施形態では、欠落画素を中心とする前後４画素分をマッチング領域として決定する場合について説明したが、マッチング領域の決定方法はこれに限定されない。欠落画素の前後において５画素以上の所定画素数をマッチング領域として決定してもよい。また、欠落画素の前と後とで異なる画素数を割り当てることでマッチング領域を決定してもよい。

また、上記第１の実施形態では、所定のパターンデータによりマッチング処理を行うものとして説明したが、欠落画素に応じて、異なるパターンデータによりマッチング処理を行うように構成してもよい。

また、上記第１の実施形態では、マッチング領域を広げることで、マッチング領域の重複が生じるケースについて説明したが、例えば、複数のセンサチップ２１０＿１〜２１０＿ｎそれぞれの長さを短くすることで、マッチング領域の重複が生じることも考えられる。このような場合も、画像処理デバイス１１４によれば、上記第１の実施形態と同様の補間処理を適用することができる。

また、上記第１の実施形態では、補間画素の画素値を算出した場合に、欠落画素に対応する位置に挿入するものとして説明したが、算出した画素値によっては、欠落画素に対応する位置に挿入しないように構成してもよい。また、挿入する位置は、欠落画素に対応する位置でなくてもよく、原稿ごとに切り替えるように構成してもよい。

また、上記第１の実施形態では、専用の集積回路を用いて上記画像処理（図９等）を実行する場合について説明した。しかしながら、ＣＰＵ、ＲＯＭ、ＲＡＭにより形成されるコンピュータが、画像処理プログラムを実行することで、上記画像処理（図９等）を実行する構成としてもよい。

なお、上記実施形態に挙げた構成等に、その他の要素との組み合わせなど、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。

１００ ：画像形成装置
１１０ ：スキャナユニット
１１４ ：画像処理デバイス
１１６ ：読み取りデバイス
２１０＿１〜２１０＿ｎ ：センサチップ
２２０ ：画像データ
２３０ ：ラインセンサ
２４０ ：信号
２５０ ：画像データ
３０１、３０２、３０３ ：マッチング領域
５１０ ：ラインバッファ
５１１、５１２、５１３ ：欠落画素
５２０ ：マッチング処理用のバッファ
５２１、５２２、５２３ ：補間画素の画素値
５３０ ：出力バッファ
８１０ ：補間位置情報取得部
８２０ ：マッチング領域決定部
８３０ ：画像データ取得部
８４０ ：読み出し制御部
８５０ ：マッチング処理部
８６０ ：出力制御部

特開２０１３−０９３６７４号公報

Claims (8)

1. 主走査方向に１ラインごとに取得される画像データにおいて、欠落画素を補間するための補間画素の画素値の算出に用いる画素領域を決定する決定手段と、
   前記画像データのうち、Ｎ番目の前記画素領域に含まれる各画素の画素値に基づいて、Ｎ番目の前記欠落画素を補間する処理が行われた場合の、次の処理対象の画素が、（Ｎ＋１）番目の前記画素領域に含まれるか否かを判定する判定手段と、
   （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、１ライン分の前記画像データを格納するメモリに対して、（Ｎ＋１）番目の画素領域に含まれる各画素に対応するアドレスのうちの先頭のアドレスにアクセスし、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値を、順次、読み出す読み出し制御手段と、
   （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、前記読み出し制御手段により読み出された、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値に基づいて、（Ｎ＋１）番目の前記欠落画素を補間する補間手段と
   を有することを特徴とする画像処理デバイス。
2. 前記補間手段は、前記画素領域ごとに異なるパターンデータによりマッチング処理を行うことで、前記欠落画素を補間する補間画素の画素値を算出することを特徴とする請求項１に記載の画像処理デバイス。
3. （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、前記読み出し制御手段により読み出された、（Ｎ＋１）番目の前記画素領域に含まれる各画素の、（Ｎ＋１）番目の前記欠落画素に対応する位置に、（Ｎ＋１）番目の前記補間画素の画素値を挿入し、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値とともに、出力バッファに格納する出力制御手段を更に有することを特徴とする請求項１または２に記載の画像処理デバイス。
4. 前記出力制御手段は、（Ｎ＋１）番目の前記補間画素の画素値を、Ｎ番目の前記画素領域と（Ｎ＋１）番目の前記画素領域との重複領域に含まれる画素を除く画素の画素値とともに、前記出力バッファに格納することを特徴とする請求項３に記載の画像処理デバイス。
5. （Ｎ＋１）番目の前記画素領域に含まれないと判定された場合、前記読み出し制御手段は、１ライン分の前記画像データを格納するメモリに対して、前記次の処理対象の画素に対応するアドレスにアクセスし、前記次の処理対象の画素の画素値を読み出すことを特徴とする請求項１に記載の画像処理デバイス。
6. 前記決定手段は、前記欠落画素の位置を中心とする所定の画素数を含む領域を、前記画素領域として決定することを特徴とする請求項１に記載の画像処理デバイス。
7. 主走査方向に１ラインごとに取得される画像データにおいて、欠落画素を補間するための補間画素の画素値の算出に用いる画素領域を決定する決定工程と、
   前記画像データのうち、Ｎ番目の前記画素領域に含まれる各画素の画素値に基づいて、Ｎ番目の前記欠落画素を補間する処理が行われた場合の、次の処理対象の画素が、（Ｎ＋１）番目の前記画素領域に含まれるか否かを判定する判定工程と、
   （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、１ライン分の前記画像データを格納するメモリに対して、（Ｎ＋１）番目の前記画素領域に含まれる各画素に対応するアドレスのうちの先頭のアドレスにアクセスし、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値を、順次、読み出す読み出し制御工程と、
   （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、前記読み出し制御工程において読み出された、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値に基づいて、（Ｎ＋１）番目の前記欠落画素を補間する補間工程と
   を有することを特徴とする画像処理方法。
8. 主走査方向に１ラインごとに取得される画像データにおいて、欠落画素を補間するための補間画素の画素値の算出に用いる画素領域を決定する決定工程と、
   前記画像データのうち、Ｎ番目の前記画素領域に含まれる各画素の画素値に基づいて、Ｎ番目の前記欠落画素を補間する処理が行われた場合の、次の処理対象の画素が、（Ｎ＋１）番目の前記画素領域に含まれるか否かを判定する判定工程と、
   （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、１ライン分の前記画像データを格納するメモリに対して、（Ｎ＋１）番目の前記画素領域に含まれる各画素に対応するアドレスのうちの先頭のアドレスにアクセスし、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値を、順次、読み出す読み出し制御工程と、
   （Ｎ＋１）番目の前記画素領域に含まれると判定された場合に、前記読み出し制御工程において読み出された、（Ｎ＋１）番目の前記画素領域に含まれる各画素の画素値に基づいて、（Ｎ＋１）番目の前記欠落画素を補間する補間工程と
   をコンピュータに実行させるための画像処理プログラム。

Images