JP6793887B1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6793887B1
JP6793887B1 JP2020534987A JP2020534987A JP6793887B1 JP 6793887 B1 JP6793887 B1 JP 6793887B1 JP 2020534987 A JP2020534987 A JP 2020534987A JP 2020534987 A JP2020534987 A JP 2020534987A JP 6793887 B1 JP6793887 B1 JP 6793887B1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
insulating film
protective film
laminated structure
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020534987A
Other languages
English (en)
Other versions
JPWO2021140632A1 (ja
Inventor
晃治 吉嗣
晃治 吉嗣
柳生　栄治
栄治 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6793887B1 publication Critical patent/JP6793887B1/ja
Publication of JPWO2021140632A1 publication Critical patent/JPWO2021140632A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体装置は、基板（１０）上に形成された窒化物半導体積層構造（１００）と、窒化物半導体積層構造（１００）上に形成されたソース電極（１０４）、ドレイン電極（１０５）およびゲート電極（１０６）と、窒化物半導体積層構造（１００）上を覆う表面保護膜（１１０）とを備える。窒化物半導体積層構造（１００）は、基板（１０）上に形成された第１窒化物半導体層（１０１）と、第１窒化物半導体層（１０１）上に形成され第１窒化物半導体層（１０１）とは組成が異なる第２窒化物半導体層（１０２）とを含む。表面保護膜（１１０）は、ゲート電極（１０６）と接するように形成された第１絶縁膜（１１１）と、第１絶縁膜（１１１）に隣接するように形成され、第１絶縁膜（１１１）よりも高い炭素濃度を有する第２絶縁膜（１１２）とを含む。

Description

本開示は、半導体装置およびその製造方法に関するものである。
窒化物半導体材料、とりわけ窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波数且つ高出力で動作する増幅素子やパワースイッチング素子として注目されている。また、２次元電子ガス（２ＤＥＧ）を利用した高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）や、金属半導体電界効果トランジスタ（Metal Semiconductor Field Effect Transistor：ＭＥＳＦＥＴ）、金属絶縁膜半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）、薄膜トランジスタ（Thin-Film-Transistor：ＴＦＴ）は、マイクロ波やミリ波等の高周波帯域において増幅を行うのに適した半導体装置であり、活発に研究が進められている。なお、窒化物半導体には、ＧａＮ、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）の３種類の二元系化合物半導体材料に加え、ＧａＮ、ＩｎＮ、ＡｌＮのいずれかを含む三元素以上の混晶半導体も含まれる。三元素以上からなる窒化物半導体としては、例えばＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどがある。
窒化物半導体を用いたＨＥＭＴには、ゲートリーク電流や電流コラプスが生じるという問題があり、高性能および高信頼性を担保する観点から、その問題の恒久的な解決が強く望まれている。ＨＥＭＴは、素子領域において一様に高い電子濃度を有しているため、そもそもゲートリーク電流が大きく、したがって高耐圧を得にくい。例えば、Ａｌ組成率が２５％程度であるＡｌＧａＮ／ＧａＮ系のＨＥＭＴでは、２ＤＥＧの濃度が１×１０１３／ｃｍ２以上になると、本質的にゲートリークを防止することが困難となる。また、ＨＥＭＴの動作中においても、ゲート電極近傍で電界集中が生じてゲートリークが増大する。これにより、高出力動作が可能という窒化物半導体装置の利点が損なわれている。
窒化物半導体を用いたＨＥＭＴのゲートリーク電流を抑制する方法としては、例えば、窒化物半導体エピタキシャル層の制御によって２ＤＥＧ濃度を調整するという方法、ゲート電極の構造を、金属のゲート電極と窒化物半導体とをショットキー接合させる構造ではなく、ゲート電極と窒化物半導体との間に絶縁膜が介在する絶縁ゲート型（ＭＩＳ型あるいはＭＯＳ型）とすることでゲート抵抗を上げるという方法、電界を緩和するフィールドプレート電極を導入するという方法などがある。その他、窒化物半導体装置のゲートリーク電流および電流コラプスを低減させるための技術は種々提案されている（例えば特許文献１〜４）。
特開２００５−２８６１３５号公報 特開２００６−２６１２５２号公報 特開２０１２−２３４９８４号公報 特開２００７−０４８８６６号公報
上述のように、窒化物半導体を用いた半導体装置では、ゲートリーク電流および電流コラプスの発生を抑制することが重要な課題である。
本開示はこの課題を解決するためになされたものであり、ゲートリーク電流および電流コラプスの発生を抑制可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
本開示に係る半導体装置は、基板と、前記基板上に形成された窒化物半導体積層構造と、前記窒化物半導体積層構造上に形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記窒化物半導体積層構造上に形成されたゲート電極と、前記窒化物半導体積層構造上を覆う表面保護膜と、を備え、前記窒化物半導体積層構造は、前記基板上に形成された第１窒化物半導体層と、前記第１窒化物半導体層上に形成され前記第１窒化物半導体層とは組成が異なる第２窒化物半導体層と、を含み、前記第１窒化物半導体層と前記第２窒化物半導体層とのヘテロ界面に２次元電子ガスが形成されており、前記表面保護膜は、前記ゲート電極と接するように前記窒化物半導体積層構造上に形成され、炭素を含有する第１絶縁膜と、前記第１絶縁膜に隣接するように前記窒化物半導体積層構造上に形成され、前記第１絶縁膜よりも高い炭素濃度を有する第２絶縁膜と、を含み、前記表面保護膜中の炭素濃度は、前記ゲート電極を中心として前記ソース電極または前記ドレイン電極の方向へ勾配を有する。
本開示に係る半導体装置によれば、窒化物半導体積層構造上を覆う表面保護膜中の炭素濃度が、ゲート電極を中心としてソース電極またはドレイン電極の方向へ勾配を有することで、ゲートリーク電流および電流コラプスが抑制される。
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態１に係る半導体装置の構成の例を概略的に示す上面図である。 実施の形態２に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態３に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態４に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態４に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態５に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態６に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態６に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態７に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態８に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態８に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態９に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態９に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態９に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態１０に係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態１，２，３，５，６，７，９，１０の組み合わせに係る半導体装置の構成の例を概略的に示す断面図である。 実施の形態１１に係る半導体装置の製造方法の例を示すフローチャートである。 実施の形態１２に係る半導体装置の製造方法の例を示すフローチャートである。
以下、添付される図面を参照しながら実施の形態について説明する。なお、図面は概略的な構成を示しており、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされていることがある。また、図示された構成要素の大きさおよび位置の相互関係は、必ずしも正確ではなく、適宜変更されてもよい。また、断面図以外の図面（平面図など）においても、説明の便宜のため、ハッチングが付されることがある。また、複数の図面にわたって、同様の構成要素には同一の符号を付している。そのため、同様の構成要素について重複する説明は省略する場合がある。
以下の説明では、例えば「上」、「下」、「左」、「右」、「側」、「底」、「表」、「裏」など、相対的な位置や方向を表す用語が用いられるが、それらの用語は、説明の便宜のために用いられており、半導体装置の実使用時における位置や方向とは必ずしも一致しない。
＜実施の形態１＞
図１および図２は、実施の形態１に係る半導体装置の構成の例を概略的に示す図であり、図１は当該半導体装置の断面図、図２は当該半導体装置の上面図である。図１および図２に示されるように、実施の形態１に係る半導体装置は、基板１０を用いて形成されている。基板１０の上には、第１窒化物半導体層１０１とその上に形成された第２窒化物半導体層１０２とを含む窒化物半導体積層構造１００が形成されている。第１窒化物半導体層１０１と第２窒化物半導体層１０２とは互いに組成が異なり、第１窒化物半導体層１０１と第２窒化物半導体層１０２とのヘテロ界面に、２次元電子ガス（２ＤＥＧ）が発生する。
窒化物半導体積層構造１００の上には、ソース電極１０４およびドレイン電極１０５が互いに離間して形成されており、ソース電極１０４とドレイン電極１０５との間の領域にゲート電極１０６が形成されている。実施の形態１では、ソース電極１０４、ドレイン電極１０５およびゲート電極１０６は、いずれも第２窒化物半導体層１０２の上面に接している。また、窒化物半導体積層構造１００の一部の領域の表層部には、ｎ型不純物が添加された注入領域１０３が形成されており、ソース電極１０４およびドレイン電極１０５は、それぞれ注入領域１０３上に形成されている。
窒化物半導体積層構造１００の上面は、ソース電極１０４、ドレイン電極１０５およびゲート電極１０６が形成された領域を除いて、表面保護膜１１０で覆われている。表面保護膜１１０は、ゲート電極１０６と接するように形成された第１絶縁膜１１１と、第１絶縁膜１１１に隣接するように形成された第２絶縁膜１１２とを含んでいる。第１絶縁膜１１１中の炭素濃度は、第２絶縁膜１１２中の炭素濃度よりも低い。
ここで、第１窒化物半導体層１０１および第２窒化物半導体層１０２は、それぞれエピタキシャル成長によって形成されている。第１窒化物半導体層１０１と第２窒化物半導体層１０２との材料の組み合わせとしては、例えば、ＧａＮとＡｌＧａＮ、ＧａＮとＩｎＧａＮ、ＧａＮとＩｎＡｌＮ、ＧａＮとＡｌＮ、ＡｌＧａＮとＡｌＮ、ＡｌＧａＮとＡｌＧａＮなどが考えられる。実施の形態１では、第１窒化物半導体層１０１をＧａＮとし、第２窒化物半導体層１０２をＡｌＧａＮとした。
基板１０の材料は、窒化物半導体でなくてもよく、例えばダイヤモンド、グラフェン、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、砒化ガリウム（ＧａＡｓ）、炭化珪素（ＳｉＣ）、燐化インジウム（ＩｎＰ）、酸化亜鉛（ＺｎＯ）、セレン化亜鉛（ＺｎＳｅ）、酸化ガリウム（Ｇａ２Ｏ３）などを用いることができる。また、基板１０の材料として、ＩＧＺＯなど、三元以上の化合物半導体材料が用いられてもよい。なお、上記した化合物材料の組成比は１：１でなくてもよい。
実施の形態１では、窒化物半導体積層構造１００を、第１窒化物半導体層１０１と第２窒化物半導体層１０２とからなる二層構造としたが、窒化物半導体積層構造１００は三層以上の窒化物半導体により構成されてもよい。また、窒化物半導体積層構造１００は、超格子層構造や界面遷移層のような数十オングストロームレベルの微細な積層構造または量子構造や、三次元構造などを含んでいてもよい。
図２に示すように、実施の形態１の半導体装置は、素子領域１２１とそれを取り囲む分離領域１２２とに分けられており、素子領域１２１に、第２窒化物半導体層１０２の面内方向に電流が流れる横型の半導体素子が形成される。この半導体素子は、ＨＥＭＴ、ＭＥＳＦＥＴ、ＭＩＳＦＥＴ、ＭＯＳＦＥＴ、ＴＦＴのいずれでもよいが、ここではＨＥＭＴとする。つまり、実施の形態１の半導体装置が備える半導体素子は、ＧａＮとＡｌＧａＮとの積層構造を持つＨＥＭＴ、いわゆる「ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ」である。
また、実施の形態１では、注入領域１０３に添加するｎ型不純物としてＳｉが用いられている。ただし、注入領域１０３に添加するｎ型不純物は、Ｓｉに限られず、窒化物半導体中でｎ型の不純物準位を形成する他の材料（Ｏ、Ｇｅ、Ｎ空孔等）であってもよい。また、ソース電極１０４およびドレイン電極１０５が、第１窒化物半導体層１０１と第２窒化物半導体層１０２とのヘテロ界面に発生する２次元電子ガスとのオーミックコンタクトが形成されるのであれば、注入領域１０３は省略されてもよい。
なお、実施の形態１の半導体装置は、図１および図２には示した要素の他、ソースパッド、ドレインパッド、ゲートパッド、配線電極、層間絶縁膜、バイア、スルーバイアホール、バイアメタル、エアブリッジ、裏面電極、リセス領域などを備えていてもよい。
また、ＨＥＭＴの構成にも、様々なバリエーションが考えられる。例えば、図１および図２に示すＨＥＭＴは単一ゲート構造であるが、並列接続された複数の単位ＨＥＭＴを備えるマルチフィンガー型あるいは櫛型ゲート構造のＨＥＭＴでもよい。マルチフィンガー型ＨＥＭＴは、マイクロ波やミリ波等の高周波帯域において増幅を行うのに適している。
表面保護膜１１０は、第２窒化物半導体層１０２のＡｌＧａＮの表面準位の不活性化、表面荷電状態制御、耐水、耐湿、ガスバリアなどの機能を担っている。表面保護膜１１０を構成する第１絶縁膜１１１および第２絶縁膜１１２の材料としては、例えば、窒化珪素（ＳｉＮｘ）、窒化アルミニウム（ＡｌＮ）、二酸化珪素（ＳｉＯ２）、酸化アルミニウム（ＡｌＯｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化マグネシウム（ＭｇＯ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化カルシウム（ＣａＯ）、酸化ランタン（ＬａＯｘ）、酸化ストロンチウム（ＳｒＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ガドリニウム（ＧｄＯｘ）などを用いることができる。また、第１絶縁膜１１１および第２絶縁膜１１２の材料として、ＡｌＴｉＯ、ＺｒＳｉＯ、ＡｌＳｉＯ、ＨｆＳｉＯｘなどの三元以上の化合物材料が用いられてもよい。上記した化合物材料の組成も、１：１でなくてもよい。実施の形態１では、第１絶縁膜１１１および第２絶縁膜１１２の材料としてＡｌＯｘが用いられている。
ここで、実施の形態１に係る半導体装置が奏する効果について説明する。表面保護膜１１０中の炭素は、電荷トラップや固定電荷を形成したり、窒化物半導体積層構造１００と表面保護膜１１０との界面の界面準位密度に影響を与えたりすると考えられる。通常、電荷トラップや界面準位は、電界が強くかかる領域、すなわち電極付近の領域において特に顕著な影響を及ぼす。実施の形態１の半導体装置では、窒化物半導体積層構造１００を覆う表面保護膜１１０が、ゲート電極１０６の近傍に形成され炭素濃度が比較的低い第１絶縁膜１１１と、第１絶縁膜１１１に隣接して設けられ炭素濃度が比較的高い第２絶縁膜１１２とから構成されている。そのため、表面保護膜１１０中の炭素濃度が、ゲート電極１０６を中心としてソース電極１０４またはドレイン電極１０５へ向かう方向へ勾配を有することとなり、それによって、ゲート電極１０６近傍の電界が緩和される。その結果、ゲート電極１０６近傍の窒化物半導体積層構造１００において、低界面準位密度および低トラップ密度が実現され、窒化物半導体積層構造１００の表面、窒化物半導体積層構造１００と表面保護膜１１０との界面もしくはその近傍に存在するいずれかの欠陥準位と深く関連するゲートリーク電流および電流コラプスを抑制することができる。
また、ＨＥＭＴの動作中にゲート電極１０６やドレイン電極１０５の近傍に強い局所的な電界が印加された場合、ホット電子やホット正孔が、窒化物半導体積層構造１００の内部または表面、窒化物半導体積層構造１００と表面保護膜１１０との界面もしくはその近傍に存在するいずれかの欠陥準位に捕獲（トラップ）されたり、あるいは新たに電気的活性な欠陥準位が生成されたりすることがある。このとき捕獲された電荷が引き抜かれる（デトラップされる）時間が長いと、長期的に電流コラプスの状態が継続することになり半導体装置の信頼性に悪影響を与える。実施の形態１の半導体装置では、第１絶縁膜１１１に隣接する第２絶縁膜１１２の炭素濃度が高いことから、上記の準位にトラップされた電荷を素早く引き抜くことが可能となる。その結果、電流コラプスの電流回復時間を従来の半導体装置の２倍以上早くすることができる。よって、電流コラプスが生じてもその状態が長く続くことが防止され、半導体装置の信頼性向上に寄与できる。
表面保護膜１１０（ＡｌＯｘ膜）中の炭素濃度の制御は、ＡｌＯｘ膜を形成した後に、ＣＯ２雰囲気でのアニール処理などによって外部から炭素を導入することによって行われてもよい。
また、ＡｌＯｘ膜を原子層堆積（Atomic Layer Deposition：ＡＬＤ）法などに代表される化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法で形成する場合、ＡｌＯｘ膜中の炭素は、ＣＶＤ法の過程において未反応生成物としてＡｌＯｘ膜内部に残留したものであることが多い。従って、ＡｌＯｘ膜中に残留する炭素量（炭素濃度）は、成膜条件に強く依存すると言える。例えば、ＡｌＯｘ膜の成膜温度を２００℃以上にすると、成膜温度を２００℃以下としたときよりも、ＡｌＯｘ膜中の炭素濃度が低くなる傾向を示す。また、ＡｌＯｘ膜の成膜に用いる酸化剤をＯ２プラズマとすると、酸化剤をＯ３としたときに比べて、ＡｌＯｘ膜中の炭素濃度は高くなる傾向を示す。ただし、これらの技術には、それぞれ一長一短があり、例えばＡｌＯｘ膜中の炭素濃度を高くするために成膜温度を下げると、炭素不純物以外の未反応生成物が残留したり、緻密膜の形成が困難になったりする問題が生じ得る。また、ＡｌＯｘ膜中の炭素濃度を高くするためにＯ２プラズマを用いると、Ｏ２プラズマが窒化物半導体層にプラズマ誘起損傷を与え、電気的特性の劣化を招くおそれがある。
一方、ＡＬＤ法によりＡｌＯｘ膜を成膜する場合、成膜時の有機金属前駆体原料としてＤＭＡＨ（ジメチルアルミニウムハイドライド、Ａｌ（ＣＨ３）２Ｈ）を用いると、従来のＴＭＡ（トリメチルアルミニウム、Ａｌ（ＣＨ３）３）を用いる場合に比べ、ＳＩＭＳ法（Secondary Ion Mass Spectroscopy、２次イオン質量分析）の評価において、炭素濃度を約５０％低減できる。ＴＭＡは１つのアルミニウムに３つのメチル基（ＣＨ３）が結合した有機金属化合物であるのに対し、ＤＭＡＨは１つのアルミニウムに２つのメチル基と、１つの水素が結合された構造を有している。したがって、ＤＭＡＨは、成膜性に優れ、且つ、ＡｌＯｘ膜の内部に残留する炭素を劇的に低減することが可能な有機金属前駆体原料である。
以上に示した成膜技術やＣＯ２アニールなどの成膜後の処理を使い分けることで、ＡｌＯｘ膜中の炭素濃度を制御することができ、それらの技術を用いることで、表面保護膜１１０の第１絶縁膜１１１および第２絶縁膜１１２それぞれの炭素濃度を所望の値に設定することができる。
ところで、電流コラプスは、高電圧が印加されることによって加速されたホット電子やホット正孔が、窒化物半導体積層構造１００の内部または表面、窒化物半導体積層構造１００と表面保護膜１１０との界面もしくはその近傍に存在するいずれかの欠陥準位に捕獲されることにより発生する。これらの準位にホット電子やホット正孔が捕獲されると、捕獲された電子により生じるポテンシャルが仮想的な電極として働く。仮想的な電極の下部ではチャネルが狭窄されるため、アクセス抵抗が増加し、結果として半導体装置のオン抵抗の増加やドレイン電流の低下を招く。電流コラプスを抑制する方法としては、上記の電子や正孔の捕獲準位の密度を低減させるという方法や、局所的な高電界が生じないようにフィールドプレート電極を導入するという方法などが挙げられる。前者の方法では、表面保護膜１１０の材料や成膜法の選択によって大幅に抑制できることから、特に表面荷電状態の制御が重要である。
また、窒化物半導体積層構造１００の内部または表面、窒化物半導体積層構造１００と表面保護膜１１０との界面もしくはその近傍にホット電子やホット正孔が注入されると、新たな電子や正孔の捕獲準位が生成し、これによって電気的特性の劣化、すなわち信頼性の低下が生じることも問題となる。新たな準位が生成されなかったとしても、エネルギー的に深い準位に電子または正孔が捕獲されたり、捕獲断面積の大きい準位に電子または正孔が捕獲されたりした場合には、これらの電荷が放出され半導体装置が定常状態に戻るまでの時間が長くなり（例えば、数分から数時間、さらに数日から数週間など極めて長くなることもある）、信頼性の低下を招くことがある。実施の形態１の半導体装置は、このような課題にも対処できる。
＜実施の形態２＞
図３は、実施の形態２に係る半導体装置の構成の例を概略的に示す断面図である。図３のように、実施の形態２では、表面保護膜１１０は、ゲート電極１０６と接する第１絶縁膜１１１と、第１絶縁膜１１１に隣接する第２絶縁膜１１２と、第２絶縁膜１１２に隣接する第３絶縁膜１１３とを含んでいる。第２絶縁膜１１２中の炭素濃度は、第１絶縁膜１１１中の炭素濃度よりも高く、第３絶縁膜１１３中の炭素濃度は、第２絶縁膜１１２中の炭素濃度よりも高い。つまり、実施の形態２の表面保護膜１１０は、炭素濃度がそれぞれ異なる３種類の絶縁膜から構成されており、当該３種類の絶縁膜は面内方向（ゲート電極１０６からソース電極１０４またはドレイン電極１０５へ向かう方向）に並び、当該３種類の絶縁膜の炭素濃度は、面内方向に勾配を持つように、ゲート電極１０６に近いものほど低くなっている。
実施の形態２において、表面保護膜１１０を構成する絶縁膜の種類は３種類に限られず、３種類以上あればよい。つまり、表面保護膜１１０は、炭素濃度がそれぞれ異なる３種類以上の絶縁膜から構成されてもよく、その場合、当該３種類以上の絶縁膜は面内方向に並び、当該３種類以上の絶縁膜の炭素濃度は、面内方向に勾配を持つように、ゲート電極１０６に近いものほど低くなっていればよい。
実施の形態２に係る半導体装置の構成によれば、表面保護膜１１０中の炭素濃度の勾配が、実施の形態１よりも滑らかなグラデーションとなるため、電界緩和をよりシームレスに実現することができ、電流コラプスを抑制することができる。特に、捕獲された電荷の引き抜き（デトラップ）を、実施の形態１よりも高速にすることが可能である。
＜実施の形態３＞
図４は、実施の形態３に係る半導体装置の構成の例を概略的に示す断面図である。図４のように、実施の形態３では、ゲート電極１０６の一部がドレイン電極１０５の方向へ突出して表面保護膜１１０上に伸び、表面保護膜１１０を介して窒化物半導体積層構造１００とオーバーラップするフィールドプレート１０６ａを構成している。以下、ゲート電極１０６の一部であるフィールドプレート１０６ａを「ゲートフィールドプレート１０６ａ」と称す。
ゲートフィールドプレート１０６ａの先端は、炭素濃度の低い第１絶縁膜１１１上に位置することが望ましいが、ゲートフィールドプレート１０６ａが第２絶縁膜１１２上にまで伸びていてもよい。
実施の形態３の半導体装置によれば、ゲートフィールドプレート１０６ａがゲート電極１０６の端部にかかる電界を緩和するため、実施の形態１よりもさらに電流コラプスを低減することが可能となる。
ただし、ゲートフィールドプレート１０６ａが形成する寄生容量が大きくなると、半導体装置の高周波特性に悪影響を及ぼすため、ゲートフィールドプレート１０６ａによる耐圧改善および電流コラプス抑制と高周波特性とはトレードオフの関係にある。よって、ゲートフィールドプレート１０６ａの長さ、および、ゲートフィールドプレート１０６ａと窒化物半導体積層構造１００との間の距離の設計値は極めて重要である。
＜実施の形態４＞
図５は、実施の形態４に係る半導体装置の構成の例を概略的に示す断面図である。図５のように、実施の形態４では、ソース電極１０４の一部がドレイン電極１０５の方向へ突出して表面保護膜１１０上に伸び、表面保護膜１１０を介して窒化物半導体積層構造１００とオーバーラップするフィールドプレート１０４ａを構成している。以下、ソース電極１０４の一部であるフィールドプレート１０４ａを「ソースフィールドプレート１０４ａ」と称す。
ソースフィールドプレート１０４ａの形状には特に制約はない。図５の例では、ソース電極１０４とソースフィールドプレート１０４ａとが断面視で繋がっているが、例えば図６のように、ソースフィールドプレート１０４ａは断面視で島状であってもよい。図６のソースフィールドプレート１０４ａは、図６に現れない部分でソース電極１０４に接続されている。つまり、図６のソースフィールドプレート１０４ａの一部は、図６の奥行き方向に延びている。
実施の形態４の半導体装置によれば、ソース電極１０４と同電位のソースフィールドプレート１０４ａが、ゲート電極１０６の端部やゲート電極１０６とドレイン電極１０５との間のアクセス領域にかかる電位分布が緩やかにするため、電界緩和の効果が期待できる。
実施の形態４のソースフィールドプレート１０４ａと、実施の形態３のゲートフィールドプレート１０６ａとを組み合わせれば、さらに電界緩和を促進させることができ、電流コラプスを低減することができる。また、ソースフィールドプレート１０４ａは、ゲート電極１０６とドレイン電極１０５の間の容量（Ｃｇｄ）を低減する効果を有するため、高周波特性における利得の向上にも寄与する。ただし、ソースフィールドプレート１０４ａは、ゲート電極１０６とソース電極１０４間の容量（Ｃｇｓ）や、ドレイン電極１０５とソース電極１０４間の容量（Ｃｄｓ）を増加させるため、前述した効果を相殺する可能性もある。そのため、ゲートフィールドプレート１０６ａの長さ、ゲートフィールドプレート１０６ａと窒化物半導体積層構造１００との間の距離、および、ゲートフィールドプレート１０６ａとゲート電極１０６およびゲートフィールドプレート１０６ａとの間の距離の設計は極めて重要である。
＜実施の形態５＞
図７は、実施の形態５に係る半導体装置の構成の例を概略的に示す断面図である。図７のように、実施の形態５では、表面保護膜１１０が、ゲート電極１０６の全周囲を覆うように形成されている。第１絶縁膜１１１は、ゲート電極１０６の全周囲を覆っており、第２絶縁膜１１２は、第１絶縁膜１１１と少なくとも面内方向で隣接している。第２絶縁膜１１２は、ゲート電極１０６の全周囲を覆うように形成されもよいし、ゲート電極１０６の上方は覆わずに、第１絶縁膜１１１と面内方向だけで隣接するように形成されていてもよい。
実施の形態５に係る半導体装置によれば、表面保護膜１１０が、ゲート電極１０６を覆っているため、ゲート電極１０６を電気的および機械的な外乱から保護する効果が得られる。電気的な外乱の具体例としては、ＥＳＤ（Electro Static Discharge）と呼ばれる静電気放電現象があり、ＥＳＤは半導体装置や電子部品の誤動作や破損を引き起こすため、対策が重要である。図７の構成では、表面保護膜１１０が、ゲート電極１０６にＥＳＤが印加されることを防止でき、誤動作や素子破壊を防ぐことができる。
また、連続動作などの電気的なストレスが電極を介して半導体装置に加えられることで、電気的ストレスが逆ピエゾ効果を発症し、ゲート電極１０６の端部などに応力が集中し、クラックやピットが生じて物理的破壊に至ることも考えられる。これは、圧電性を有する窒化物半導体ヘテロ接合構造で顕著に見られる現象であり、半導体装置の信頼性に大きな影響を与える。実施の形態５では、電気的ストレスが印加された場合においても、ゲート電極１０６を覆う表面保護膜１１０が応力を分散し、クラックやピットの生成を防ぐことができる。その結果、半導体装置の信頼性の向上が期待できる。
＜実施の形態６＞
図８および図９は、実施の形態６に係る半導体装置の構成の例を概略的に示す断面図である。図８の例では、ゲートフィールドプレート１０６ａを有するゲート電極１０６の断面形状がＴ字型になっている。図９の例では、ゲートフィールドプレート１０６ａを有するゲート電極１０６の断面形状がＹ字型になっている。
なお、実施の形態６は、ゲートフィールドプレート１０６ａを有するゲート電極１０６の形状に特徴を有しているのであって、図８および図９のゲートフィールドプレート１０６ａは、表面保護膜１１０から離間していてもよいし、表面保護膜１１０と接触していてもよい。また、ゲート電極１０６の断面形状も、以下に説明する効果が得られる範囲であれば、如何なるＴ字型またはＹ字型であってもよい。また、図８および図９は、ゲート電極１０６の両側に、ゲートフィールドプレート１０６ａを有しているが、ゲート電極１０６の片側（例えばドレイン電極１０５側）だけにゲートフィールドプレート１０６ａを有するΓ字型であってもよい。
実施の形態６では、ゲート電極１０６は、表面保護膜１１０を形成した後に、第１絶縁膜１１１の一部に開口を形成して、ゲート電極１０６の一部が当該開口に埋め込まれるように形成される。表面保護膜１１０に設ける開口は、例えば、ドライエッチングやウェットエッチング、電気化学手法などの手法で形成でき、当該開口の幅がゲート長に相当することとなる。また、ゲート電極１０６は、例えばスパッタリング法や蒸着法、塗布法などの手法で形成できる。
電界効果トランジスタにおける相互コンダクタンスｇｍは、ゲート幅Ｗ、ゲート長Ｌ、電子移動度μ、ゲート容量Ｃｇ、ゲートソース間電圧Ｖｇｓ，閾値電圧Ｖｔｈを用いて、
ｇｍ＝（Ｗ／Ｌ）μＣｇ（Ｖｇｓ−Ｖｔｈ）
と表される。したがって、相互コンダクタンスｇｍを増加させるためには、Ｗ／Ｌ比を高くすること、Ｃｇを大きくすること、μを大きくすることが有効である。
実施の形態６の半導体装置では、ゲート電極１０６の一部を埋め込む第１絶縁膜１１１の開口の幅によってゲート長を調整できるため、ゲート長を短くすることが可能である。したがって、相互コンダクタンスを増加させることが可能となり、高周波動作時の利得向上に資することができる。また、実施の形態３で説明したゲートフィールドプレート１０６ａによる電界緩和の効果も得られる。
＜実施の形態７＞
図１０は、実施の形態７に係る半導体装置の構成の例を概略的に示す断面図である。図１０のように、実施の形態７では、窒化物半導体積層構造１００が、第２窒化物半導体層１０２上に、第２窒化物半導体層１０２とは組成が異なる窒化物半導体からなるキャップ層１０７を含んでいる。よって、ソース電極１０４、ドレイン電極１０５、ゲート電極１０６および表面保護膜１１０は、キャップ層１０７上に形成されている。
キャップ層１０７は、第２窒化物半導体層１０２上にエピタキシャル成長によって形成される。実施の形態７では、ＧａＮからなるキャップ層１０７が用いられている。キャップ層１０７は、ｎ型のＧａＮでもよいし、その他の窒化物半導体から構成されていてもよい。
実施の形態７の半導体装置では、ゲート電極１０６のショットキー構造がキャップ層１０７との間に形成される。ＧａＮからなるキャップ層１０７の成長は、合金組成を均一化し、平坦化する傾向があり、このことはＡｌＧａＮからなる第２窒化物半導体層１０２の表面の不均一性を効果的に抑制することができる。さらに、第２窒化物半導体層１０２と比べて高いショットキー障壁の高さを得ることができるため、逆方向バイアス時におけるゲートリーク電流が抑制されるという効果も得られる。また、キャップ層１０７は、窒化物半導体積層構造１００の表面荷電状態を安定化させる効果もあると考えられ、電流コラプスの発生をさらに抑制する効果も期待できる。
＜実施の形態８＞
図１から図１０においては、ゲート構造が金属と半導体の異種接合であるショットキー接触型であったのに対し、本実施の形態ではゲート構造に絶縁膜が挿入されたＭＩＳ型ないしＭＯＳ型になっていることを特徴とする。
図１１は、実施の形態８に係る半導体装置の構成の例を概略的に示す断面図である。図１１のように、実施の形態８では、ゲート電極１０６が、表面保護膜１１０の上に形成されている。つまり、ゲート電極１０６と窒化物半導体積層構造１００との間に表面保護膜１１０が介在している。このような構造の半導体装置は、一般的にプレーナー型のＭＩＳ型ないしＭＯＳ型のトランジスタと呼ばれる。
図１１では、ゲート電極１０６は、第１絶縁膜１１１および第２絶縁膜１１２のうちの第１絶縁膜１１１だけに接触しているが、第１絶縁膜１１１と第２絶縁膜１１２の両方に接触してもよい。
また、図１２のように、ゲート電極１０６およびその下の表面保護膜１１０が、窒化物半導体積層構造１００に形成されたトレンチに埋め込まれてもよい。このような構造の半導体装置は、一般的にトレンチ型のＭＩＳ型ないしＭＯＳ型のトランジスタと呼ばれる。
図１２においては、ゲート電極１０６の形成領域に対応する第２窒化物半導体層１０２の部分にトレンチが形成されており、第１絶縁膜１１１が当該トレンチの内壁（側面および底面）を覆うように形成され、第１絶縁膜１１１に隣接して第２絶縁膜１１２が形成されている。また、ゲート電極１０６は、第１絶縁膜１１１と上に形成され、その一部がトレンチ内に埋め込まれている。
図１２でも、ゲート電極１０６は、第１絶縁膜１１１および第２絶縁膜１１２のうちの第１絶縁膜１１１だけに接触しているが、第１絶縁膜１１１と第２絶縁膜１１２の両方に接触してもよい。また、第１絶縁膜１１１およびゲート電極１０６が埋め込まれるトレンチは、図１２のように、第１窒化物半導体層１０１を貫通して、第２窒化物半導体層１０２の表面あるは内部にまで達していてもよいし、第２窒化物半導体層１０２を貫通しない浅いものでもよい。
実施の形態８の半導体装置によれば、ゲート電極１０６の下の表面保護膜１１０による高い伝導帯不連続によって、電子伝導に起因するゲートリーク電流を大幅に抑制することが可能となる。また、表面保護膜１１０として、絶縁破壊電界強度が高い絶縁ゲート材料（例えば、ＳｉＯ２やＡｌ２Ｏ３など）を選択すれば、順方向へのゲート電圧の振り込み（ゲートスイングとも呼ばれる）を広げることが可能となり、高周波トランジスタにおいて高入力電力、高出力電力を得られることができるため、高周波増幅器の高出力化を実現できる。
また、図１２のようなトレンチ型の構造を採用した場合、ゲート電極１０６直下の２ＤＥＧを排斥することができるため、ノーマリーオフ動作が可能となる。ノーマリーオフ動作はフェイルセーフの観点でパワースイッチング素子に必要な要件となっているため、実施の形態８の半導体装置は、高周波増幅器だけでなく、パワースイッチング素子へも応用可能である。
＜実施の形態９＞
図１３、図１４および図１５は、実施の形態９に係る半導体装置の構成の例を概略的に示す断面図である。実施の形態９では、表面保護膜１１０を、当該表面保護膜１１０の上面を一様に覆う第４絶縁膜１１４（図１３）、あるいは、当該表面保護膜１１０の下面を一様に覆う第５絶縁膜１１５（図１４）を備える積層構造としている。また、図１５のように、表面保護膜１１０は、第４絶縁膜１１４および第５絶縁膜１１５の両方を備えてもよい。つまり、窒化物半導体積層構造１００は、第４絶縁膜１１４および第５絶縁膜１１５の少なくとも片方を備えていればよい。
表面保護膜１１０において、第４絶縁膜１１４および第５絶縁膜１１５を除く部分は、実施の形態１〜９に示したものと同じでよい。つまり、表面保護膜１１０の第４絶縁膜１１４および第５絶縁膜１１５を除く部分は、炭素濃度がそれぞれ異なる２種類以上の絶縁膜から構成されており、当該２種類の絶縁膜は面内方向（ゲート電極１０６からソース電極１０４またはドレイン電極１０５へ向かう方向）に並び、当該２種類の絶縁膜の炭素濃度は、面内方向に勾配を持つように、ゲート電極１０６に近いものほど低くなっている。実施の形態９では、表面保護膜１１０の第４絶縁膜１１４および第５絶縁膜１１５を除く部分は、実施の形態１と同様に、ゲート電極１０６に接し炭素濃度が比較的低い第１絶縁膜１１１と、それに隣接し炭素濃度が比較的高い第２絶縁膜１１２とから構成されている。
表面保護膜１１０の下面を一様に覆う第４絶縁膜１１４は、第１絶縁膜１１１または第２絶縁膜１１２と同じ材料や成分で構成されてもよいし、それらとは全く異なる材料で構成されてもよい。例えば、第４絶縁膜１１４は、窒化物半導体との親和性および表面終端能力が高いＳｉＮｘや、ＡｌＮｘなどの窒化物材料であることが望ましいが、以下の効果が得られれば、如何なる材料が用いられてもよい。
図１３の構成の半導体装置によれば、実施の形態１と同様の効果に加え、表面保護膜１１０の下面（窒化物半導体積層構造１００と接合する部分）に第４絶縁膜１１４（例えばＳｉＮｘやＡｌＮｘなど）が設けられることで、異種接合界面に必然的に生成される界面欠陥を抑え、且つ、窒化物半導体積層構造１００の表面の酸化や変質を抑制できるという効果が得られる。
表面保護膜１１０の上面を一様に覆う第５絶縁膜１１５も、第１絶縁膜１１１または第２絶縁膜１１２と同じ材料や成分で構成されてもよいし、それらとは全く異なる材料で構成されてもよい。例えば、第５絶縁膜１１５は、ガスバリア性が高く、且つ、第１絶縁膜１１１や第２絶縁膜１１２と密着性および親和性が高い材料であることが好ましい。例えば、第１絶縁膜１１１および第２絶縁膜１１２の材料がＡｌＯｘである場合、第５絶縁膜１１５の材料は、ＳｉＯＮや、ＡｌＯＮ、ＳｉＮｘなどの材料が望ましいが、以下の効果が得られれば、如何なる材料が用いられてもよい。
図１４の構成の半導体装置によれば、実施の形態１と同様の効果に加え、第５絶縁膜１１５により半導体装置のガスバリア性が高くなるという効果が得られる。また、実施の形態５のように、機械的または電気的な保護の機能も付加することもできる。
また、図１５のように、表面保護膜１１０に、下面を一様に覆う第５絶縁膜１１５と上面を一様に覆う第５絶縁膜１１５との両方を設ければ、上記した第４絶縁膜１１４の効果および第５絶縁膜１１５の効果の両方を得ることができる。
＜実施の形態１０＞
図１６は、実施の形態１０に係る半導体装置の構成の例を概略的に示す断面図である。図１６のように、実施の形態１０の表面保護膜１１０においては、第１絶縁膜１１１が、ゲート電極１０６に接する位置だけでなく、ドレイン電極１０５に隣接する位置にも形成されている。また、第２絶縁膜１１２は、ゲート電極１０６に接する第１絶縁膜１１１とドレイン電極１０５に隣接する第１絶縁膜１１１との両方に隣接するように形成されている。よって、表面保護膜１１０中の炭素濃度は、ゲート電極１０６の近傍だけでなく、ドレイン電極１０５の近傍においても勾配を有する。
図１６は、表面保護膜１１０が第１絶縁膜１１１と第２絶縁膜１１２の２種類の絶縁膜で構成された例である。図示は省略するが、例えば図３のように表面保護膜１１０を第１絶縁膜１１１、第２絶縁膜１１２および第３絶縁膜１１３の３種類の絶縁膜で構成する場合、第１絶縁膜１１１は、ゲート電極１０６に接する位置とドレイン電極１０５に隣接する位置との両方に形成される。また、第２絶縁膜１１２は、ゲート電極１０６に接する第１絶縁膜１１１に隣接する位置と、ドレイン電極１０５に隣接する第１絶縁膜１１１に隣接する位置との両方に形成される。そして、第３絶縁膜１１３が、その２つの位置に形成された第２絶縁膜１１２の間に形成される。
実施の形態１０の半導体装置によれば、実施の形態１と同様の効果に加え、ドレイン電極１０５側で生じる電流コラプスを抑制することができ、高周波特性をさらに伸ばすことが可能となるという効果が得られる。
高周波トランジスタに入力される動的負荷線は、強いオフ状態になることがあり、ドレイン電極に５０Ｖ〜１００Ｖ程度の電圧が印加され、ゲート電極に−５Ｖ程度の電圧が印加される。このとき、ドレイン電極側には強い電界が集中し、素子耐圧が低いと場合によっては破壊に至ることがある。ドレイン電極側における強い電界集中は、窒化物半導体表面ないし窒化物半導体結晶中での電荷捕獲を誘起して電流コラプスを生じさせることがある。また、ドレイン電極とソース電極との間にパルスが与えられた場合のドレイン電流の過渡応答が遅くなる、ドレインラグという現象が生じることがある。実施の形態１０の半導体装置は、このような問題の、特に表面側への電荷捕獲に対してケアすることができ、炭素に起因した界面準位や、欠陥準位などへの捕獲を抑制することが可能となる。
なお、実施の形態１から実施の形態１０までは、半導体装置の構造に関する内容であり、それらの構造は組み合わせが可能である。例えば、図１７に、実施の形態１，２，３，５，６，７，９，１０を組み合わせてなる半導体装置の構成の例を示す。すなわち、図１７の半導体装置では、窒化物半導体積層構造１００は、第１窒化物半導体層１０１、第２窒化物半導体層１０２およびキャップ層１０７から構成されている。また、表面保護膜１１０は、面内方向に並び炭素濃度がそれぞれ異なる３種類の絶縁膜である第１絶縁膜１１１、第２絶縁膜１１２、第３絶縁膜１１３を含み、ゲート電極１０６の近傍とドレイン電極１０５の近傍との両方に炭素濃度の勾配を有している。さらに、表面保護膜１１０は、下面を一様に覆う第４絶縁膜１１４および上面を一様に覆う第５絶縁膜１１５を備えている。ゲート電極１０６は、ゲートフィールドプレート１０６ａを有する断面視でＴ字型の形状であり、表面保護膜１１０で覆われている。図１７の半導体装置では、実施の形態１，２，３，５，６，７，９，１０の効果が得られる。
＜実施の形態１１＞
図１８は、実施の形態１１に係る半導体装置の製造方法の例を示すフローチャートである。このフローチャートは、実施の形態１の半導体装置（図１）の製造方法に対応しているが、以下の説にするように当該フローチャートの一部の工程に変更を加えることで、その他の実施の形態の半導体装置の製造にも対応できる。
以下、図１８に基づいて、実施の形態１１に係る半導体装置の製造方法を説明する。なお、実施の形態１の半導体装置の構成が損なわれない範囲であれば、フローチャートに示された各工程の順序を入れ替えたり、各工程の間に追加の工程を挿入したりしてもよい。
ステップＳ１０１の半導体層形成工程では、基板１０上に第１窒化物半導体層１０１および第２窒化物半導体層１０２をエピタキシャル結晶成長技術によって形成することで、窒化物半導体積層構造１００を形成する。エピタキシャル結晶成長技術としては、ＭＯＣＶＤ法やＭＢＥ法などが代表的である。基板１０は、Ｓｉ，ＳｉＣ，サファイア、ＧａＮ、ダイヤモンドなどであってよい。ステップＳ１０１において、第２窒化物半導体層１０２の上に、さらにエピタキシャル成長によってＧａＮからなるキャップ層１０７を形成すれば、実施の形態７（図１０）のようにキャップ層１０７を備える窒化物半導体積層構造１００を形成できる。
ステップＳ１０２の素子間分離工程では、ＨＥＭＴを形成する素子領域１２１とそれ以外の分離領域１２２とを分離する。代表的な素子間分離技術としては、例えば分離領域にＡｒイオンなどを高加速電圧で印加して窒化物半導体層の秩序的な結晶状態を部分的に破壊するイオン注入技術や、反応性イオンエッチング法などで分離領域に存在する窒化物半導体層を部分的に除去することで、２ＤＥＧを消失させる方法などがある。このような技術を用いる場合、素子間分離工程は、素子領域１２１をフォトレジストやハードマスクによって保護した状態で行われる。よって、素子領域１２１および分離領域１２２は、上記のフォトレジストやハードマスクのパターンにより規定される。
ステップＳ１０３のソース電極およびドレイン電極形成工程では、素子領域１２１の第２窒化物半導体層１０２上にソース電極１０４およびドレイン電極１０５を形成する。この工程は、オーミック性の半導体−金属接触を得るための注入領域１０３を形成するドーパント注入工程と、ソース電極１０４およびドレイン電極１０５を形成する金属電極形成工程を含んでいる。注入領域１０３の形成領域は、ドーパント注入工程でマスクとして用いられるフォトレジストやハードマスクのパターンによって規定される。また、ソース電極１０４およびドレイン電極１０５は、金属電極形成工程で金属をパターニングする際にマスクとして用いられるフォトレジストやハードマスクのパターンによって規定される。これらのフォトレジストやハードマスクは、リフトオフ技術やエッチング技術などによって除去される。
ステップＳ１０４の保護膜形成工程では、半導体装置の表面保護の観点から、例えばＳｉＮｘなどから構成される保護膜を、第２窒化物半導体層１０２の露出した領域（ソース電極１０４およびドレイン電極１０５が形成されていない領域）を覆うように形成する。
ステップＳ１０５の熱処理工程では、オーミックシンターあるいはオーミックアロイと呼ばれる熱処理を行うことで、第２窒化物半導体層１０２とソース電極１０４およびドレイン電極１０５とを電気的に接続させる。この工程により、第２窒化物半導体層１０２とソース電極１０４およびドレイン電極１０５との間で、オーミック性の半導体−金属接触が実現される。オーミックシンターには、昇温、保温および降温が高度に制御されたアニールシステムが必要とされる。また、オーミック性を得るための最適温度は、ソース電極１０４およびドレイン電極１０５の材料や積層膜厚比率、第２窒化物半導体層１０２の組成などに強く依存する。必要以上に高温の熱処理は、ステップＳ１０２で形成した分離領域１２２の素子分離機能の低下を誘発し、窒化物半導体結晶へのダメージ、およびショットキー接合界面へのダメージを誘発することになりかねないため、事前に条件最適化が行われることが望ましい。
ステップＳ１０６の保護膜除去工程では、ステップＳ１０４で形成した保護膜を除去する。保護膜がＳｉＮｘであれば、この工程は、フッ化水素酸などによるウェットエッチング、あるいは、ドライエッチングによって行うことができる。但し、この工程は、第２窒化物半導体層１０２やソース電極１０４およびドレイン電極１０５に影響を与えるプロセスであってはならない。また、ステップＳ１０６を省略し、ステップＳ１０４で形成した保護膜を、実施の形態９（図１３および図１５）に示した第４絶縁膜１１４として利用してもよい。
ステップＳ１０７の第１絶縁膜形成工程では、炭素濃度が比較的低い第１絶縁膜１１１を、第２窒化物半導体層１０２上に形成する。第１絶縁膜１１１は、後のステップＳ１０９で形成されるゲート電極１０６の形成領域の少なくとも一部を覆うように形成される。この工程は、第１絶縁膜１１１で覆わない領域をハードマスクやフォトレジストなどで覆った状態で行われる。第１絶縁膜１１１を形成した後、上記のハードマスクやフォトレジストは除去される。ステップＳ１０７において、ドレイン電極１０５に接する位置にも第１絶縁膜１１１を形成すれば、実施の形態１０（図１６）のように、ドレイン電極１０５の近傍においても表面保護膜１１０中の炭素濃度に勾配を持たせることができる。
ステップＳ１０８の第２絶縁膜形成工程では、第１絶縁膜１１１よりも炭素濃度が高い第２絶縁膜１１２を、第１絶縁膜１１１と隣接するように形成する。第２絶縁膜１１２を面内方向だけで第１絶縁膜１１１と隣接させる場合には、第１絶縁膜１１１と重なるようにハードマスクやフォトレジストを形成してから、第２絶縁膜１１２を形成する。第２絶縁膜１１２の一部を第１絶縁膜１１１上にも形成する場合には、ハードマスクやフォトレジストを第１絶縁膜１１１の上面の一部が露出するように形成してから、第２絶縁膜１１２を形成する。また、第２絶縁膜１１２の形成領域を狭め、ステップＳ１０８と同様の工程を絶縁膜の炭素濃度を変更しながらもう１回以上繰り返すことで、実施の形態２（図３）のように炭素濃度の異なる３種類以上の絶縁膜からなる表面保護膜１１０を形成することができる。
ここで、炭素濃度の高低すなわち勾配を有する絶縁膜を形成する技術について説明する。例えば、ＡｌＯｘからなる絶縁膜を原子層堆積法で形成する場合、有機金属前駆体としてＴＭＡとＤＭＡＨとを使い分けることで、炭素濃度の高い絶縁膜と低い絶縁膜とを作り分けることができる。ＤＭＡＨを用いて形成したＡｌＯｘ膜は、ＴＭＡを用いて形成したＡｌＯｘ膜に比べ炭素濃度が約５０％低い。そのため、ＤＭＡＨを用いて形成したＡｌＯｘ膜を第１絶縁膜１１１とし、ＴＭＡを用いて形成したＡｌＯｘ膜を第２絶縁膜１１２とするとよい。また、有機金属前駆体の酸化剤はオゾンか水が望ましい。プラズマ酸素を用いると、その反応性の高さから、どちらの有機金属前駆体を使っても炭素濃度がほぼ均一になる恐れがあるからである。
また、上述したように、ＡｌＯｘ膜中に残留する炭素量（炭素濃度）は、ＡｌＯｘ膜の成膜温度を２００℃以上にすると、成膜温度を２００℃以下としたときよりも、ＡｌＯｘ膜中の炭素濃度が低くなる傾向がある。そのため、成膜温度を２００℃以上にして形成したＡｌＯｘ膜を第１絶縁膜１１１とし、成膜温度を室温から２００℃までの範囲として形成するＡｌＯｘ膜を第２絶縁膜１１２としてもよい。
また、ＡｌＯｘ膜の成膜に用いる酸化剤をＯ２プラズマとすると、酸化剤をＯ３としたときに比べて、ＡｌＯｘ膜中の炭素濃度は高くなる傾向を示す。そのため、酸化剤としてプラズマ酸素を用いて形成したＡｌＯｘを第１絶縁膜１１１とし、酸化剤としてオゾンを用いて形成したＡｌＯｘを第２絶縁膜としてもよい。
ステップＳ１０９の表面保護膜開口工程では、ソース電極１０４とドレイン電極１０５との間のゲート電極１０６の形成領域に対応する表面保護膜１１０の部分に、第２窒化物半導体層１０２に達する開口を形成する。絶縁膜開口技術としては、反応性イオンエッチングや、溶液法、電気化学反応エッチングや光電気化学反応エッチングなどの技術がある。なお、ステップＳ１０９を省略するか、あるいは、開口を第２窒化物半導体層１０２に達しない深さにして、次のステップＳ１１０でゲート電極１０６が第１絶縁膜１１１上に形成されるようにすれば、実施の形態８（図１１）のように、ゲート構造を絶縁ゲート型（ＭＩＳ型あるいはＭＯＳ型）にすることができる。
ステップＳ１１０のゲート電極形成工程では、ステップＳ１０９で形成した開口に埋め込まれるようにゲート電極１０６を形成する。ゲート電極１０６の金属と第２窒化物半導体層１０２との接触は、ショットキー性の接触とすることに留意する必要がある。ゲート電極１０６の金属はスパッタリング法や蒸着法、インクジェット法などを用いて形成できる。ゲート電極１０６の金属は、フォトレジストやハードマスクを用いてパターニングされる。また、余剰な金属は、リフトオフ法やエッチング法など適宜最適な手法を選択することによって完全除去する必要がある。ここで、ゲート電極１０６をステップＳ１０９で形成した開口よりも広い領域に形成することで、ゲート電極１０６の一部を表面保護膜１１０上にも延在させれば、実施の形態３（図４）および、実施の形態６（図８および図９）の半導体装置を製造できる。
ステップＳ１１０の後に、ソースフィールドプレート１０４ａを形成する工程を追加すれば、実施の形態４（図５および図６）の半導体装置を製造できる。また、ステップＳ１１０の後に、必要に応じて、層間絶縁膜の形成や、ビアの形成、配線電極の形成などが行われてもよい。
実施の形態１１に係る半導体装置の製造方法によれば、実施の形態１の半導体装置の製造を容易に行うことができる。
＜実施の形態１２＞
図１９は、実施の形態１２に係る半導体装置の製造方法の例を示すフローチャートである。このフローチャートは、実施の形態５の半導体装置（図７）の製造方法に対応しているが、以下に説明するように当該フローチャートの一部の工程に変更を加えることで、その他の実施の形態の半導体装置の製造にも対応できる。
以下、図１９に基づいて、実施の形態１２に係る半導体装置の製造方法を説明する。なお、実施の形態５の半導体装置の構成が損なわれない範囲であれば、フローチャートに示された各工程の順序を入れ替えたり、各工程の間に追加の工程を挿入したりしてもよい。
ステップＳ２０１の半導体層形成工程では、基板１０上に第１窒化物半導体層１０１および第２窒化物半導体層１０２をエピタキシャル結晶成長技術によって形成することで、窒化物半導体積層構造１００を形成する。エピタキシャル結晶成長技術としては、ＭＯＣＶＤ法やＭＢＥ法などが代表的である。基板１０は、Ｓｉ，ＳｉＣ，サファイア、ＧａＮ、ダイヤモンドなどであってよい。ステップＳ２０１において、第２窒化物半導体層１０２の上に、さらにエピタキシャル成長によってＧａＮからなるキャップ層１０７を形成すれば、実施の形態７（図１０）のようにキャップ層１０７を備える窒化物半導体積層構造１００を形成できる。
ステップＳ２０２の素子間分離工程では、ＨＥＭＴを形成する素子領域１２１とそれ以外の分離領域１２２とを分離する。代表的な素子間分離技術としては、例えば分離領域にＡｒイオンなどを高加速電圧で印加して窒化物半導体層の秩序的な結晶状態を部分的に破壊するイオン注入技術や、反応性イオンエッチング法などで分離領域に存在する窒化物半導体層を部分的に除去することで、２ＤＥＧを消失する方法などがある。このような技術を用いる場合、素子間分離工程は、素子領域１２１をフォトレジストやハードマスクによって保護した状態で行われる。よって、素子領域１２１および分離領域１２２は、上記のフォトレジストやハードマスクのパターンにより規定される。
ステップＳ２０３のソース電極およびドレイン電極形成工程では、素子領域１２１の第２窒化物半導体層１０２上にソース電極１０４およびドレイン電極１０５を形成する。この工程は、オーミック性の半導体−金属接触を得るための注入領域１０３を形成するドーパント注入工程と、ソース電極１０４およびドレイン電極１０５を形成する金属電極形成工程を含んでいる。注入領域１０３の形成領域は、ドーパント注入工程でマスクとして用いられるフォトレジストやハードマスクのパターンによって規定される。また、ソース電極１０４およびドレイン電極１０５は、金属電極形成工程で金属をパターニングする際にマスクとして用いられるフォトレジストやハードマスクのパターンによって規定される。これらのフォトレジストやハードマスクは、リフトオフ技術やエッチング技術などによって除去される。
ステップＳ２０４の保護膜形成工程では、半導体装置の表面保護の観点から、例えばＳｉＮｘなどから構成される保護膜を、第２窒化物半導体層１０２の露出した領域（ソース電極１０４およびドレイン電極１０５が形成されていない領域）を覆うように形成する。
ステップＳ２０５の熱処理工程では、オーミックシンターあるいはオーミックアロイと呼ばれる熱処理を行うことで、第２窒化物半導体層１０２とソース電極１０４およびドレイン電極１０５とを電気的に接続させる。この工程により、第２窒化物半導体層１０２とソース電極１０４およびドレイン電極１０５との間で、オーミック性の半導体−金属接触が実現される。オーミックシンターには、昇温、保温および降温が高度に制御されたアニールシステムが必要とされる。また、オーミック性を得るための最適温度は、ソース電極１０４およびドレイン電極１０５の材料や積層膜厚比率、第２窒化物半導体層１０２の組成などに強く依存する。必要以上に高温の熱処理は、ステップＳ２０２で形成した分離領域１２２の素子分離機能の低下を誘発し、窒化物半導体結晶へのダメージ、およびショットキー接合界面へのダメージを誘発することになりかねないため、事前に条件最適化が行われることが望ましい。
ステップＳ２０６の保護膜開口工程では、ステップＳ２０４で形成した保護膜におけるゲート電極１０６の形成領域に対応する部分に、第２窒化物半導体層１０２に達する開口を形成する。保護膜を部分的に開口する手法としては、反応性イオンエッチング、溶液法、電気化学反応エッチング、光電気化学反応エッチングなどの技術がある。なお、ステップＳ２０６を省略するか、あるいは、開口を第２窒化物半導体層１０２に達しない深さにして、後のステップＳ１１０でゲート電極１０６がステップＳ２０４で形成した保護膜上に形成されるようにすれば、実施の形態８（図１１）のように、ゲート構造を絶縁ゲート型（ＭＩＳ型あるいはＭＯＳ型）にすることができる。
ステップＳ２０７のゲート電極形成工程では、ステップＳ２０６で形成した開口に埋め込まれるようにゲート電極１０６を形成する。ゲート電極１０６の金属と第２窒化物半導体層１０２との接触は、ショットキー性の接触とすることに留意する必要がある。ゲート電極１０６の金属はスパッタリング法や蒸着法、インクジェット法などを用いて形成できる。ゲート電極１０６の金属は、フォトレジストやハードマスクを用いてパターニングされる。また、余剰な金属は、リフトオフ法やエッチング法など適宜最適な手法を選択することによって完全除去する必要がある。ここで、ゲート電極１０６をステップＳ１０９で形成した開口よりも広い領域に形成することで、ゲート電極１０６の一部を保護膜上にも延在させれば、実施の形態３（図４）および、実施の形態６（図８および図９）の半導体装置を製造できる。
次にステップＳ２０８の保護膜除去工程では、ステップＳ２０４で形成した保護膜を全て除去する。この工程は、第２窒化物半導体層１０２のダメージを回避するために、ドライエッチング法ではなく、ウェットエッチング法によって行われることが好ましい。しかし、当該保護膜はオーミックシンターの高温熱履歴を受けているためエッチングレートが極端に遅くなる場合がある。その場合、ドライエッチングとウェットエッチングの両者を組み合わせることで、ダメージレスで高速な保護膜の除去を行うことが好ましい。このとき、ソース電極１０４、ドレイン電極１０５およびゲート電極１０６、ならびに第２窒化物半導体層１０２の表面は除去されてはならない。
次に、ステップＳ２０９の第１絶縁膜形成工程では、炭素濃度が比較的低い第１絶縁膜１１１を、ゲート電極１０６を覆うように第２窒化物半導体層１０２上に形成する。この工程は、第１絶縁膜１１１で覆わない領域をハードマスクやフォトレジストなどで覆った状態で行われる。第１絶縁膜１１１を形成した後、上記のハードマスクやフォトレジストは除去される。つまり、第１絶縁膜１１１の形成領域および非形成領域は、フォトレジストやハードマスクのパターンによって規定される。第１絶縁膜がゲート電極１０６の全てを覆うように形成する場合、表面被覆性が重要になるため、スパッタリング法など指向性の高い成膜手法は不適である。一方の原子層堆積法であれば、ステップカバレッジに優れる成膜技術のため、好適である。第１絶縁膜１１１を形成した後、上記のハードマスクやフォトレジストは除去される。ステップＳ２０９において、ドレイン電極１０５に接する位置にも第１絶縁膜１１１を形成すれば、実施の形態１０（図１６）のように、ドレイン電極１０５の近傍においても表面保護膜１１０中の炭素濃度に勾配を持たせることができる。
ステップＳ２１０の第２絶縁膜形成工程では、第１絶縁膜１１１よりも炭素濃度が高い第２絶縁膜１１２を、第１絶縁膜１１１と隣接するように形成する。第２絶縁膜１１２を面内方向だけで第１絶縁膜１１１と隣接させる場合には、第１絶縁膜１１１と重なるようにハードマスクやフォトレジストを形成してから、第２絶縁膜１１２を形成する。第２絶縁膜１１２の一部を第１絶縁膜１１１上にも形成する場合には、ハードマスクやフォトレジストを第１絶縁膜１１１の上面の一部が露出するように形成してから、第２絶縁膜１１２を形成する。また、第２絶縁膜１１２の形成領域を狭め、ステップＳ２１０と同様の工程を絶縁膜の炭素濃度を変更しながらもう１回以上繰り返すことで、実施の形態２（図３）のように炭素濃度の異なる３種類以上の絶縁膜からなる表面保護膜１１０を形成することができる。
ここで、炭素濃度の高低すなわち勾配を有する絶縁膜を形成する技術について説明する。例えば、ＡｌＯｘからなる絶縁膜を原子層堆積法で形成する場合、有機金属前駆体としてＴＭＡとＤＭＡＨとを使い分けることで、炭素濃度の高い絶縁膜と低い絶縁膜とを作り分けることができる。ＤＭＡＨを用いて形成したＡｌＯｘ膜は、ＴＭＡを用いて形成したＡｌＯｘ膜に比べ炭素濃度が約５０％低い。そのため、ＤＭＡＨを用いて形成したＡｌＯｘ膜を第１絶縁膜１１１とし、ＴＭＡを用いて形成したＡｌＯｘ膜を第２絶縁膜１１２とするとよい。また、有機金属前駆体の酸化剤はオゾンか水が望ましい。プラズマ酸素を用いると、その反応性の高さから、どちらの有機金属前駆体を使っても炭素濃度がほぼ均一になる恐れがあるからである。
また、上述したように、ＡｌＯｘ膜中に残留する炭素量（炭素濃度）は、ＡｌＯｘ膜の成膜温度を２００℃以上にすると、成膜温度を２００℃以下としたときよりも、ＡｌＯｘ膜中の炭素濃度が低くなる傾向がある。そのため、成膜温度を２００℃以上にして形成したＡｌＯｘ膜を第１絶縁膜１１１とし、成膜温度を室温から２００℃までの範囲として形成するＡｌＯｘ膜を第２絶縁膜１１２としてもよい。
また、ＡｌＯｘ膜の成膜に用いる酸化剤をＯ２プラズマとすると、酸化剤をＯ３としたときに比べて、ＡｌＯｘ膜中の炭素濃度は高くなる傾向を示す。そのため、酸化剤としてプラズマ酸素を用いて形成したＡｌＯｘを第１絶縁膜１１１とし、酸化剤としてオゾンを用いて形成したＡｌＯｘを第２絶縁膜としてもよい。
実施の形態１２に係る半導体装置の製造方法によれば、実施の形態５の図７の半導体装置の構造を容易に形成することができる。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本明細書に記載されたものに限られることはないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、例えば、合金などが含まれるものとする。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１０ 基板、１００ 窒化物半導体積層構造、１０１ 第１窒化物半導体層、１０２ 第２窒化物半導体層、１０３ 注入領域、１０４ ソース電極、１０４ａ ソースフィールドプレート、１０５ ドレイン電極、１０６ ゲート電極、１０６ａ ゲートフィールドプレート、１０７ キャップ層、１１０ 表面保護膜、１１１ 第１絶縁膜、１１２ 第２絶縁膜、１１３ 第３絶縁膜、１１４ 第４絶縁膜、１１５ 第５絶縁膜、１２１ 素子領域、１２２ 分離領域。

Claims (17)

  1. 基板と、
    前記基板上に形成された窒化物半導体積層構造と、
    前記窒化物半導体積層構造上に形成されたソース電極およびドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記窒化物半導体積層構造上に形成されたゲート電極と、
    前記窒化物半導体積層構造上を覆う表面保護膜と、
    を備え、
    前記窒化物半導体積層構造は、
    前記基板上に形成された第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され前記第１窒化物半導体層とは組成が異なる第２窒化物半導体層と、
    を含み、
    前記第１窒化物半導体層と前記第２窒化物半導体層とのヘテロ界面に２次元電子ガスが形成されており、
    前記表面保護膜は、
    前記ゲート電極と接するように前記窒化物半導体積層構造上に形成され、炭素を含有する第１絶縁膜と、
    前記第１絶縁膜に隣接するように前記窒化物半導体積層構造上に形成され、前記第１絶縁膜よりも高い炭素濃度を有する第２絶縁膜と、
    を含み、
    前記表面保護膜中の炭素濃度は、前記ゲート電極を中心として前記ソース電極または前記ドレイン電極の方向へ勾配を有する、
    半導体装置。
  2. 前記第１絶縁膜と前記第２絶縁膜とは互いに同一の材料で構成される、
    請求項１に記載の半導体装置。
  3. 前記表面保護膜は、
    前記第２絶縁膜に隣接するように前記窒化物半導体積層構造上に形成され、前記第２絶縁膜よりも高い炭素濃度を有する第３絶縁膜をさらに含む、
    請求項１または請求項２に記載の半導体装置。
  4. 前記表面保護膜は、前記第１絶縁膜および前記第２絶縁膜を含む、炭素濃度がそれぞれ異なる３種類以上の絶縁膜から構成されており、
    前記３種類以上の絶縁膜は面内方向に並び、前記３種類以上の絶縁膜の炭素濃度は、前記ゲート電極に近いものほど低い、
    請求項１または請求項２に記載の半導体装置。
  5. 前記ゲート電極の一部は、前記ドレイン電極の方向へ伸びてゲートフィールドプレートを構成している、
    請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記ソース電極の一部は、前記ドレイン電極の方向へ伸びてソースフィールドプレートを構成している、
    請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記ゲート電極は、断面視でＴ字型、Ｙ字型またはΓ字型の形状を有する、
    請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記表面保護膜は、前記ゲート電極を覆っている、
    請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記表面保護膜は、前記ゲート電極と前記窒化物半導体積層構造との間に介在している、
    請求項１から請求項７のいずれか一項に記載の半導体装置。
  10. 前記窒化物半導体積層構造は、前記第２窒化物半導体層上に形成され前記第２窒化物半導体層とは組成が異なる窒化物半導体からなるキャップ層をさらに含む、
    請求項１から請求項９のいずれか一項に記載の半導体装置。
  11. 前記表面保護膜は、前記表面保護膜の上面を一様に覆う第４絶縁膜、および、前記表面保護膜の下面を一様に覆う第５絶縁膜の片方または両方をさらに含む、
    請求項１から請求項１０のいずれか一項に記載の半導体装置。
  12. 前記第１絶縁膜は、前記ドレイン電極に隣接する位置にも形成されており、
    前記第２絶縁膜は、前記ドレイン電極に隣接する前記第１絶縁膜に隣接する位置にも形成されている、
    請求項１から請求項１１のいずれか一項に記載の半導体装置。
  13. 基板上に、第１窒化物半導体層および前記第１窒化物半導体層とは組成が異なる第２窒化物半導体層を含む窒化物半導体積層構造を形成する工程と、
    前記窒化物半導体積層構造上にソース電極およびドレイン電極を形成する工程と、
    前記窒化物半導体積層構造、前記ソース電極および前記ドレイン電極を覆う保護膜を形成する工程と、
    前記保護膜を形成した後、前記ソース電極および前記ドレイン電極を前記窒化物半導体積層構造と電気的に接続させる熱処理を行う工程と、
    前記熱処理の後、前記保護膜を除去する工程と、
    前記保護膜を除去した後、前記窒化物半導体積層構造の上面に、炭素を含有する第１絶縁膜および前記第１絶縁膜よりも炭素濃度が大きい第２絶縁膜を含む表面保護膜を形成する工程と、
    前記ソース電極と前記ドレイン電極の間に、前記第１絶縁膜に接するゲート電極を形成する工程と、
    を備え、
    前記表面保護膜中の炭素濃度は、前記ゲート電極を中心として前記ソース電極または前記ドレイン電極の方向へ勾配を有する、
    半導体装置の製造方法。
  14. 前記ゲート電極を形成する前に、前記表面保護膜における前記ソース電極と前記ドレイン電極の間の前記第１絶縁膜の部分に、前記窒化物半導体積層構造に達する開口を形成する工程をさらに備え、
    前記ゲート電極は、前記開口に埋め込まれるように形成される、
    請求項１３に記載の半導体装置の製造方法。
  15. 前記ゲート電極は、前記表面保護膜の前記第１絶縁膜上に形成される、
    請求項１３に記載の半導体装置の製造方法。
  16. 基板上に、第１窒化物半導体層および前記第１窒化物半導体層とは組成が異なる第２窒化物半導体層を含む窒化物半導体積層構造を形成する工程と、
    前記窒化物半導体積層構造上にソース電極およびドレイン電極を形成する工程と、
    前記窒化物半導体積層構造、前記ソース電極および前記ドレイン電極を覆う保護膜を形成する工程と、
    前記保護膜を形成した後、前記ソース電極および前記ドレイン電極を前記窒化物半導体積層構造と電気的に接続させる熱処理を行う工程と、
    前記保護膜における前記ソース電極と前記ドレイン電極の間の部分に、前記窒化物半導体積層構造に達する開口を形成する工程と、
    前記開口内にゲート電極を形成する工程と、
    前記ゲート電極を形成した後に、前記保護膜を除去する工程と、
    前記保護膜を除去した後、前記窒化物半導体積層構造の上面に、第１絶縁膜および前記第１絶縁膜よりも炭素濃度が大きい第２絶縁膜を含む表面保護膜を形成する工程と、
    を備える半導体装置の製造方法。
  17. 前記表面保護膜を形成する工程において、前記第１絶縁膜は前記ゲート電極を覆うように形成される、
    請求項１６に記載の半導体装置の製造方法。
JP2020534987A 2020-01-10 2020-01-10 半導体装置およびその製造方法 Active JP6793887B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000552 WO2021140632A1 (ja) 2020-01-10 2020-01-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP6793887B1 true JP6793887B1 (ja) 2020-12-02
JPWO2021140632A1 JPWO2021140632A1 (ja) 2021-07-15

Family

ID=73544737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020534987A Active JP6793887B1 (ja) 2020-01-10 2020-01-10 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20220416031A1 (ja)
JP (1) JP6793887B1 (ja)
CN (1) CN114930509A (ja)
DE (1) DE112020006478T5 (ja)
WO (1) WO2021140632A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936628A (zh) * 2022-04-11 2023-10-24 联华电子股份有限公司 高电子迁移率晶体管器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214471A (ja) * 2003-01-07 2004-07-29 Nec Corp 電界効果トランジスタ
JP2008218696A (ja) * 2007-03-05 2008-09-18 Nec Corp 電界効果トランジスタ
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010251456A (ja) * 2009-04-14 2010-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012169544A (ja) * 2011-02-16 2012-09-06 Fujitsu Ltd 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2013118377A (ja) * 2011-12-01 2013-06-13 Power Integrations Inc パワートランジスタ装置のための多層構造を作製する方法、ヘテロ接合電界効果トランジスタ装置のための多層構造を作製する方法、および窒化物系ヘテロ接合電界効果トランジスタ装置
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2017034019A (ja) * 2015-07-30 2017-02-09 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP2018041932A (ja) * 2016-09-09 2018-03-15 株式会社東芝 半導体装置
JP2018163923A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
JP2019216188A (ja) * 2018-06-13 2019-12-19 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法および半導体デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286135A (ja) 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2006261252A (ja) 2005-03-15 2006-09-28 Eudyna Devices Inc 半導体装置及びその製造方法
JP2007048866A (ja) 2005-08-09 2007-02-22 Toshiba Corp 窒化物半導体素子
JP2012234984A (ja) 2011-05-02 2012-11-29 Panasonic Corp 半導体装置
JP2018056379A (ja) * 2016-09-29 2018-04-05 富士通株式会社 化合物半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214471A (ja) * 2003-01-07 2004-07-29 Nec Corp 電界効果トランジスタ
JP2008218696A (ja) * 2007-03-05 2008-09-18 Nec Corp 電界効果トランジスタ
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010251456A (ja) * 2009-04-14 2010-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012169544A (ja) * 2011-02-16 2012-09-06 Fujitsu Ltd 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2013118377A (ja) * 2011-12-01 2013-06-13 Power Integrations Inc パワートランジスタ装置のための多層構造を作製する方法、ヘテロ接合電界効果トランジスタ装置のための多層構造を作製する方法、および窒化物系ヘテロ接合電界効果トランジスタ装置
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2017034019A (ja) * 2015-07-30 2017-02-09 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP2018041932A (ja) * 2016-09-09 2018-03-15 株式会社東芝 半導体装置
JP2018163923A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
JP2019216188A (ja) * 2018-06-13 2019-12-19 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法および半導体デバイス

Also Published As

Publication number Publication date
CN114930509A (zh) 2022-08-19
DE112020006478T5 (de) 2022-11-10
WO2021140632A1 (ja) 2021-07-15
JPWO2021140632A1 (ja) 2021-07-15
US20220416031A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
CN105938799B (zh) 半导体器件的制造方法和半导体器件
US10892357B2 (en) Double-channel HEMT device and manufacturing method thereof
JP6251071B2 (ja) 半導体装置
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
JP5577681B2 (ja) 半導体装置
TWI512993B (zh) 電晶體與其形成方法與半導體元件
TWI722166B (zh) 高電子遷移率電晶體
JP2020053585A (ja) 窒化物半導体装置及びその製造方法
US9142407B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming the same
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
JP2008235613A (ja) 半導体装置
JP2016192460A (ja) 半導体装置および半導体装置の製造方法
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US20150179823A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
JP2018157100A (ja) 窒化物半導体装置
JP2007311740A (ja) 窒化物半導体電界効果トランジスタ
JP2011171440A (ja) Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
JP6793887B1 (ja) 半導体装置およびその製造方法
JP6974049B2 (ja) 半導体装置および半導体装置の製造方法
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
JP2010182924A (ja) トランジスタおよびその製造方法
JP6530210B2 (ja) 半導体装置及びその製造方法
JP2014135439A (ja) 半導体装置および半導体装置の製造方法
JP2002329863A (ja) 半導体装置及びその製造方法
JP2017143231A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200622

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250