JP6793775B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP6793775B2
JP6793775B2 JP2019054997A JP2019054997A JP6793775B2 JP 6793775 B2 JP6793775 B2 JP 6793775B2 JP 2019054997 A JP2019054997 A JP 2019054997A JP 2019054997 A JP2019054997 A JP 2019054997A JP 6793775 B2 JP6793775 B2 JP 6793775B2
Authority
JP
Japan
Prior art keywords
board
sub
reel
storage
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019054997A
Other languages
Japanese (ja)
Other versions
JP2019130337A (en
Inventor
鈴木　雄一郎
雄一郎 鈴木
伸治 牧迫
伸治 牧迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Sammy Corp
Original Assignee
Universal Entertainment Corp
Sammy Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp, Sammy Corp filed Critical Universal Entertainment Corp
Priority to JP2019054997A priority Critical patent/JP6793775B2/en
Publication of JP2019130337A publication Critical patent/JP2019130337A/en
Application granted granted Critical
Publication of JP6793775B2 publication Critical patent/JP6793775B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、遊技機に関する。 The present invention relates to a game machine.

従来、複数の図柄がそれぞれの表面に配列された複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、「パチスロ」と呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと（開始操作）を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと（停止操作）を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 Conventionally, a "pachislot" equipped with a plurality of reels in which a plurality of symbols are arranged on each surface, a start switch, a stop switch, a stepping motor provided corresponding to each reel, and a control unit. A game machine called is known. The start switch detects that the start lever has been operated by the player (start operation) after the game medium such as a medal or coin is inserted into the game machine, and sends a signal requesting the start of rotation of all reels. Output. The stop switch detects that the stop button provided corresponding to each reel is pressed by the player (stop operation), and outputs a signal requesting the stop of rotation of the corresponding reel. The stepping motor transmits its driving force to the corresponding reels. Further, the control unit controls the operation of the stepping motor based on the signals output by the start switch and the stop switch, and performs the rotation operation and the stop operation of each reel.

このような遊技機において、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理（内部抽籤処理）が行われ、その抽籤の結果（内部当籤役）と停止操作のタイミングとに基づいてリールの回転が停止制御される。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せが表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体（メダル等）の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。 When a start operation is detected in such a game machine, a lottery process using random numbers (internal lottery process) is performed on the program, and the lottery result (internal winning combination) and the timing of the stop operation are used. The rotation of the reel is stopped and controlled. Then, when the rotation of all reels is stopped and the combination of symbols related to the establishment of the winning is displayed, the player is given a privilege corresponding to the combination of the symbols. In addition, as an example of the privilege given to the player, the payout of the game medium (medals, etc.), the operation of the re-game in which the internal lottery process is performed again without consuming the game medium, and the opportunity to pay out the game medium increase. The operation of a bonus game can be mentioned.

ところで、上記構成の遊技機は、通常、遊技の主な流れを制御する主制御回路と、遊技の進行に合わせて音や映像の表示等による演出の実行を制御する副制御回路とを備える。また、従来、副制御回路が実装された副制御基板上に、副制御回路で用いる副制御プログラムや演出に使用する映像・サウンド・その他のデータなどが保存されているＲＯＭ（Read Only Memory）がカートリッジ形式で装着されるサブ制御ユニットを備えた遊技機が知られている（例えば、特許文献１参照）。さらに、従来、副制御回路が実装された副制御基板上に、副制御プログラムや映像・サウンド・その他のデータなどが記憶されたＲＯＭをＩＣソケットを介して装着する遊技機も知られている。 By the way, the gaming machine having the above configuration usually includes a main control circuit that controls the main flow of the game, and a sub-control circuit that controls the execution of an effect by displaying a sound or an image according to the progress of the game. In addition, a ROM (Read Only Memory) in which the sub-control program used in the sub-control circuit and the video, sound, and other data used for the production are stored on the sub-control board on which the sub-control circuit is mounted is conventionally used. A gaming machine having a sub-control unit mounted in a cartridge format is known (see, for example, Patent Document 1). Further, conventionally, there is also known a gaming machine in which a ROM in which a sub-control program, video, sound, and other data are stored is mounted on a sub-control board on which a sub-control circuit is mounted via an IC socket.

特開２００７−２２９２５３号公報JP-A-2007-229253

上述のように、従来、副制御プログラムやコンテンツデータなどが記憶されたＲＯＭをカートリッジ形式で副制御基板に装着するサブ制御ユニットを備えた遊技機が知られている。しかしながら、現在主流となっている、ＡＲＴ（アシストリプレイタイム）機能が搭載された遊技機では、主制御回路で使用する主制御プログラムより副制御プログラムの方が出玉性能を左右するような仕様となっているので、サブ制御ユニットに搭載されたＲＯＭがゴト等の不正行為の対象となっている。 As described above, conventionally, a game machine including a sub control unit in which a ROM in which a sub control program, content data, etc. are stored is mounted on a sub control board in a cartridge format is known. However, in the game machines equipped with the ART (assist replay time) function, which is currently the mainstream, the specifications are such that the sub-control program affects the ball ejection performance more than the main control program used in the main control circuit. Therefore, the ROM mounted on the sub-control unit is the target of fraudulent acts such as goto.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、演出制御に必要な副制御プログラムやコンテンツデータなどが記憶されたＲＯＭへのゴト等の不正行為を抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the above problems, and an object of the present invention is to suppress fraudulent acts such as goto in a ROM in which a sub-control program and content data necessary for production control are stored. Is to provide a game machine capable of.

上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the present invention provides a gaming machine having the following configuration.

本発明の第１の実施態様に係る発明は、下記の構成を有する。
遊技の進行に伴い、データ（例えば、各種コマンド等）を送信する主制御手段（例えば、後述の主制御回路９０）と、
前記主制御手段から受信した前記データに基づいて、遊技の演出を決定するとともに、該決定された演出の動作を制御する副制御手段（例えば、後述の副制御回路２００）と、
前記演出の動作の制御に必要なプログラム及びメモリ識別情報（例えば、後述のシリアル番号）が格納された第１記憶手段（例えば、後述のストレージ２１２）と、
前記第１記憶手段の照合用メモリ識別情報（例えば、後述のペアリングシリアル番号）を生成することが可能な照合情報（例えば、後述のパスワード）が格納された第２記憶手段（例えば、後述のＥＥＰＲＯＭ２１３）と、
前記第１記憶手段に格納されたメモリ識別情報と前記照合情報を用いて前記照合用メモリ識別情報を生成し、且つ、前記第１記憶手段のメモリ識別情報が前記照合用メモリ識別情報と一致するか否かを判定する識別情報照合手段（例えば、後述のＳＡＴＡブリッジＡＳＩＣ２１０）と、
前記副制御手段が搭載された副基板（例えば、後述の副制御基板６１）と、
前記第１記憶手段、前記第２記憶手段、及び前記識別情報照合手段が搭載されたメモリ基板（例えば、後述のストレージ基板６３）と、を備え、
電源投入時に、前記識別情報照合手段が、前記第１記憶手段のメモリ識別情報が前記照合用メモリ識別情報と一致しないと判定した場合には、前記副制御手段と前記第１記憶手段との間のアクセス動作が禁止されるように構成される。 The invention according to the first embodiment of the present invention has the following configuration.
With the progress of the game, the main control means (for example, the main control circuit 90 described later) for transmitting data (for example, various commands) and
Based on the data received from the main control means, a sub-control means (for example, a sub-control circuit 200 described later) that determines the effect of the game and controls the operation of the determined effect, and
A first storage means (for example, a storage 212 described later) in which a program and memory identification information (for example, a serial number described later) necessary for controlling the operation of the effect are stored, and
A second storage means (for example, described later) in which collation information (for example, a password described later) capable of generating collation memory identification information (for example, a pairing serial number described later) of the first storage means is stored. EEPROM 213) and
The collation memory identification information is generated by using the memory identification information stored in the first storage means and the collation information, and the memory identification information of the first storage means matches the collation memory identification information. Identification information collation means for determining whether or not (for example, SATA bridge ASIC210 described later) and
A sub-board on which the sub-control means is mounted (for example, a sub-control board 61 described later) and
A memory board (for example, a storage board 63 described later) on which the first storage means, the second storage means, and the identification information collation means are mounted is provided.
When the power-on, when the identification information collating means determines that the memory identification information of the first storage means does not match the collating memory identification information, between the sub-control means and the first storage means. Is configured to prohibit access operations.

本発明の第２の実施態様に係る発明は、第１の実施態様において下記の構成を有する。
前記メモリ基板は、小型化して規格化された端子の配置を有するコネクタ（ｍＳＡＴＡ（ｍｉｎｉ Ｓｅｒｉａｌ ＡＴＡ）インターフェースを有するｍＳＡＴＡコネクタ）を有し、
前記コネクタは、前記識別情報照合手段を介して前記第１記憶手段に接続されているように構成される。 The invention according to the second embodiment of the present invention has the following configuration in the first embodiment.
Before Symbol memory board has a connector having an arrangement of terminals that are normalized by size reduction (mSATA (mSATA connector having a mini Serial ATA) interface),
The connector is configured to be connected to the first storage means via the identification information collating means.

上記構成の本発明の遊技機によれば、演出制御に必要な副制御プログラムやコンテンツデータなどが格納された第１記憶手段へのゴト等の不正行為を抑制することができる。 According to the gaming machine of the present invention having the above configuration, it is possible to suppress fraudulent acts such as goto to the first storage means in which the sub-control program and the content data necessary for the effect control are stored.

本発明の一実施形態に係る遊技機の外観構成を示す斜視図である。It is a perspective view which shows the appearance structure of the game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機の内部構造を示すものであり、フロントドアを開いた状態の斜視図である。It shows the internal structure of the gaming machine which concerns on one Embodiment of this invention, and is the perspective view in the state which the front door is opened. 本発明の一実施形態に係る遊技機の外観正面図である。It is an external front view of the gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機が備える各種回路基板及び各種周辺装置のブロック構成図である。It is a block block diagram of various circuit boards and various peripheral devices provided in the game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機の主制御回路の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the main control circuit of the gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機のドア中継基板の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the door relay board of the game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機のリールドライブ基板の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the reel drive board of the game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機の副制御回路の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the sub-control circuit of the gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機のストレージ基板の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the storage board of the game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機に設けられたストレージの暗号化シリアル番号及び復号化キーの変更処理を説明するための図である。It is a figure for demonstrating the process of changing the encryption serial number and the decryption key of the storage provided in the gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係る遊技機におけるストレージのシリアル番号の照合（ペアリング）機能の動作概要を示す図である。It is a figure which shows the operation outline of the collation (pairing) function of the storage serial number in the gaming machine which concerns on one Embodiment of this invention.

以下、本発明の一実施形態に係る遊技機の構成について、図面を参照しながら説明する。なお、下記実施形態では、遊技機としてパチスロ遊技機を例に挙げ説明する。 Hereinafter, the configuration of the gaming machine according to the embodiment of the present invention will be described with reference to the drawings. In the following embodiment, a pachislot gaming machine will be described as an example of the gaming machine.

＜パチスロの構造＞
［外観構造］
まず、図１及び図２を参照してパチスロ１の外観構造について説明する。図１は、パチスロ１の外観構造を示す斜視図であり、図２は、パチスロ１の外観正面図である。 <Structure of pachislot>
[Appearance structure]
First, the appearance structure of the pachi-slot machine 1 will be described with reference to FIGS. 1 and 2. FIG. 1 is a perspective view showing the external structure of the pachi-slot machine 1, and FIG. 2 is a front view of the external appearance of the pachi-slot machine 1.

パチスロ１は、図１に示すように、外装体２を備える。外装体２は、リールや回路基板等を収容するキャビネット２ａと、キャビネット２ａに対して開閉可能に取り付けられるフロントドア２ｂとを有する。キャビネット２ａの両側面には、把手７が設けられている（図１では一側面の把手７のみを示す）。この把手７は、パチスロ１を運搬するときに運搬者の手がかけられる凹部である。 As shown in FIG. 1, the pachislot machine 1 includes an exterior body 2. The exterior body 2 has a cabinet 2a for accommodating a reel, a circuit board, and the like, and a front door 2b that can be opened and closed with respect to the cabinet 2a. Handles 7 are provided on both side surfaces of the cabinet 2a (only one side handle 7 is shown in FIG. 1). The handle 7 is a recess that the carrier can handle when transporting the pachi-slot machine 1.

キャビネット２ａの内部には、３つのリール３Ｌ，３Ｃ，３Ｒが横一列に設けられる（後述の図３参照）。以下、各リール３Ｌ，３Ｃ，３Ｒを、それぞれ左リール３Ｌ、中リール３Ｃ、右リール３Ｒともいう。各リールは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材とを有する。シート材の表面には、複数（例えば２１個）の図柄が周方向に沿って所定間隔、離れて描かれている。 Inside the cabinet 2a, three reels 3L, 3C, and 3R are provided in a horizontal row (see FIG. 3 described later). Hereinafter, each reel 3L, 3C, 3R will also be referred to as a left reel 3L, a middle reel 3C, and a right reel 3R, respectively. Each reel has a reel body formed in a cylindrical shape and a translucent sheet material mounted on the peripheral surface of the reel body. On the surface of the sheet material, a plurality of (for example, 21) symbols are drawn at predetermined intervals along the circumferential direction.

フロントドア２ｂは、ドア本体９と、フロントパネル１０と、液晶表示装置１１とを備える。ドア本体９は、ヒンジ（不図示）を用いてキャビネット２ａに開閉可能に取り付けられる。ヒンジは、パチスロ１の前方からドア本体９を見た場合に、ドア本体９における左側の端部に設けられる。 The front door 2b includes a door body 9, a front panel 10, and a liquid crystal display device 11. The door body 9 is attached to the cabinet 2a so as to be openable and closable by using a hinge (not shown). The hinge is provided at the left end of the door body 9 when the door body 9 is viewed from the front of the pachislot machine 1.

フロントパネル１０は、図１及び図２に示すように、ドア本体９の上部に取り付けられており、そのサイズは、液晶表示装置１１を覆う大きさに設定される。このフロントパネル１０は、液晶表示装置１１の表示部１１ａ側に重畳して配置され、液晶表示装置１１の表示部１１ａを露出させるための２つのパネル開口３００ａ，３００ｂが形成された装飾枠３００と、２つのパネル開口３００ａ，３００ｂを塞ぐ透明の保護カバー(不図示)とを有する。 As shown in FIGS. 1 and 2, the front panel 10 is attached to the upper part of the door body 9, and its size is set to cover the liquid crystal display device 11. The front panel 10 is arranged so as to be superimposed on the display unit 11a side of the liquid crystal display device 11, and the decorative frame 300 is formed with two panel openings 300a and 300b for exposing the display unit 11a of the liquid crystal display device 11. It has a transparent protective cover (not shown) that closes the two panel openings 300a and 300b.

また、装飾枠３００は、パネル開口３００ａとパネル開口３００ｂとの境界に設けられた仕切り片３１２を有する。すなわち、２つのパネル開口３００ａ，３００ｂは、仕切り片３１２によって上下方向に並ぶように区画される。装飾枠３００のパネル開口３００ａは、液晶表示装置１１の表示部１１ａの上部を露出させるための開口である。また、装飾枠３００のパネル開口３００ｂは、液晶表示装置１１の表示部１１ａの下部及び３つのリール３Ｌ，３Ｃ，３Ｒを露出させるための開口である。 Further, the decorative frame 300 has a partition piece 312 provided at the boundary between the panel opening 300a and the panel opening 300b. That is, the two panel openings 300a and 300b are partitioned by the partition pieces 312 so as to be arranged in the vertical direction. The panel opening 300a of the decorative frame 300 is an opening for exposing the upper portion of the display unit 11a of the liquid crystal display device 11. The panel opening 300b of the decorative frame 300 is an opening for exposing the lower portion of the display unit 11a of the liquid crystal display device 11 and the three reels 3L, 3C, and 3R.

装飾枠３００には、複数のＬＥＤ（Light Emitting Diode）と、可動装飾ユニット３１１とが設けられる。なお、図１には示さないが、本実施形態では、複数のＬＥＤが、装飾枠３００の上辺部、右辺部、左辺部及び下辺部に設けられる。装飾枠３００に設けられた各ＬＥＤは、演出内容に対応するパターンで、光を点灯及び消灯する。可動装飾ユニット３１１は、遊技者側から見てパネル開口３００ａの左側部に配置されており、ＬＥＤ（不図示）を有する。可動装飾ユニット３１１は、特別の演出が行われる場合に、演出内容に対応して回転駆動される。 The decorative frame 300 is provided with a plurality of LEDs (Light Emitting Diodes) and a movable decorative unit 311. Although not shown in FIG. 1, in the present embodiment, a plurality of LEDs are provided on the upper side portion, the right side portion, the left side portion, and the lower side portion of the decorative frame 300. Each LED provided in the decorative frame 300 turns on and off the light in a pattern corresponding to the content of the effect. The movable decorative unit 311 is arranged on the left side of the panel opening 300a when viewed from the player side, and has an LED (not shown). The movable decoration unit 311 is rotationally driven according to the content of the effect when a special effect is performed.

液晶表示装置１１は、ドア本体９の上部に取り付けられており、映像の表示による演出を実行する。この液晶表示装置１１は、３つのリール３Ｌ，３Ｃ，３Ｒに描かれた図柄をそれぞれ表示する３つの表示窓４Ｌ（左表示窓），４Ｃ（中表示窓），４Ｒ（右表示窓）からなる表示窓部４を含む表示部（表示画面）１１ａを備える。本実施形態では、表示窓部４を含む表示部１１ａの全体を使って、映像の表示が行われ、演出が実行される。なお、液晶表示装置１１は、本発明に係る表示装置の一具体例を示す。 The liquid crystal display device 11 is attached to the upper part of the door body 9, and performs an effect by displaying an image. The liquid crystal display device 11 includes three display windows 4L (left display window), 4C (middle display window), and 4R (right display window) that display the patterns drawn on the three reels 3L, 3C, and 3R, respectively. A display unit (display screen) 11a including a display window unit 4 is provided. In the present embodiment, the image is displayed and the effect is executed by using the entire display unit 11a including the display window unit 4. The liquid crystal display device 11 shows a specific example of the display device according to the present invention.

各表示窓は、例えばアクリル板等の透明な部材で形成される。３つの表示窓４Ｌ，４Ｃ，４Ｒはそれぞれ、正面（遊技者側）から見て、３つのリール３Ｌ，３Ｃ，３Ｒの配置領域と重畳する位置に設けられ、かつ、３つのリールより手前（遊技者側）に位置するように設けられる。したがって、遊技者は、３つの表示窓４Ｌ，４Ｃ，４Ｒを介して、表示窓部４の背後に設けられた３つのリール３Ｌ，３Ｃ，３Ｒをそれぞれ視認することができる。 Each display window is formed of a transparent member such as an acrylic plate. The three display windows 4L, 4C, and 4R are provided at positions that overlap with the arrangement areas of the three reels 3L, 3C, and 3R when viewed from the front (player side), and are in front of the three reels (game). It is provided so as to be located on the person side). Therefore, the player can visually recognize the three reels 3L, 3C, and 3R provided behind the display window portion 4 through the three display windows 4L, 4C, and 4R, respectively.

本実施形態では、表示窓４Ｌ，４Ｃ，４Ｒのそれぞれは、その背後に設けられた対応するリールの回転が停止したとき、該リールに描かれた複数種類の図柄のうち、連続して配置された３つの図柄を表示できる大きさに設定される。すなわち、各表示窓の枠内には、対応するリールの図柄が表示される上段、中段及び下段の各領域が設けられ、各領域に１個の図柄が表示される。そして、本実施形態では、例えば、左リール３Ｌ（左表示窓４Ｌ）の中段領域、中リール３Ｃ（中表示窓４Ｃ）の中段領域、及び、右リール３Ｒ（右表示窓４Ｒ）の中段領域を結ぶ仮想ラインを、入賞か否かの判定を行う有効ラインとして定義する。 In the present embodiment, each of the display windows 4L, 4C, and 4R is continuously arranged among a plurality of types of symbols drawn on the reels when the rotation of the corresponding reels provided behind them is stopped. The size is set so that only three symbols can be displayed. That is, in the frame of each display window, upper, middle, and lower areas where the symbols of the corresponding reels are displayed are provided, and one symbol is displayed in each area. Then, in the present embodiment, for example, the middle region of the left reel 3L (left display window 4L), the middle region of the middle reel 3C (middle display window 4C), and the middle region of the right reel 3R (right display window 4R) are used. The virtual line to be connected is defined as an effective line for determining whether or not a prize has been won.

表示部１１ａにおける右表示窓４Ｒの一方の側部（中表示窓４Ｃ側と反対側の側部）には、図２に示すように、タッチセンサモジュール３１を用いたタッチ入力部３１ａが設けられる。すなわち、タッチセンサモジュール３１は、表示部１１ａの長方形状の面内の右下角部付近に配置される。なお、フロントパネル１０が表示部１１ａを覆う透明或いは半透明のカバーを有する場合には、タッチセンサモジュール３１は、透明或いは半透明のカバーの表示部１１ａと対向する面上において、表示部１１ａの右下角部付近と対向する領域に配置されていてもよい。 As shown in FIG. 2, a touch input unit 31a using the touch sensor module 31 is provided on one side of the right display window 4R (the side opposite to the middle display window 4C side) of the display unit 11a. .. That is, the touch sensor module 31 is arranged near the lower right corner in the rectangular surface of the display unit 11a. When the front panel 10 has a transparent or semi-transparent cover that covers the display unit 11a, the touch sensor module 31 is placed on the surface of the transparent or translucent cover that faces the display unit 11a. It may be arranged in an area facing the vicinity of the lower right corner.

ドア本体９の中央付近には、図１に示すように、台座部１２が形成される。この台座部１２には、遊技者の操作対象となる各種装置（メダル投入口１３、ＭＡＸベットボタン１４、１ベットボタン１５、スタートレバー１６、ストップボタン１７Ｌ，１７Ｃ，１７Ｒ）が設けられる。 As shown in FIG. 1, a pedestal portion 12 is formed near the center of the door body 9. The pedestal portion 12 is provided with various devices (medal insertion slot 13, MAX bet button 14, 1 bet button 15, start lever 16, stop buttons 17L, 17C, 17R) to be operated by the player.

メダル投入口１３は、遊技者によって外部からパチスロ１に投下されるメダルを受け入れるために設けられる。メダル投入口１３から受け入れられたメダルは、予め設定された枚数（例えば３枚）を上限として１回の遊技に使用され、予め設定された枚数を超えた分は、パチスロ１の内部に預けることができる（いわゆるクレジット機能）。 The medal slot 13 is provided to receive medals dropped on the pachislot machine 1 from the outside by the player. The medals received from the medal slot 13 are used for one game up to a preset number of medals (for example, 3), and the amount exceeding the preset number is deposited inside the pachislot machine 1. Can be done (so-called credit function).

ＭＡＸベットボタン１４及び１ベットボタン１５は、パチスロ１の内部に預けられているメダルから１回の遊技に使用する枚数を決定するために設けられる。なお、図１には示さないが、台座部１２には、精算ボタンが設けられる。この精算ボタンは、パチスロ１の内部に預けられているメダルを外部に引き出す（排出する）ために設けられる。 The MAX bet button 14 and the 1-bet button 15 are provided to determine the number of medals to be used for one game from the medals deposited inside the pachislot machine 1. Although not shown in FIG. 1, the pedestal portion 12 is provided with a settlement button. This checkout button is provided to pull out (discharge) the medals deposited inside the pachislot machine 1 to the outside.

スタートレバー１６は、全てのリール（３Ｌ，３Ｃ，３Ｒ）の回転を開始するために設けられる。３つのストップボタン１７Ｌ，１７Ｃ，１７Ｒ（左ストップボタン１７Ｌ、中ストップボタン１７Ｃ及び右ストップボタン１７Ｒ）は、それぞれ、左リール３Ｌ、中リール３Ｃ、右リール３Ｒに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。 The start lever 16 is provided to start the rotation of all reels (3L, 3C, 3R). The three stop buttons 17L, 17C and 17R (left stop button 17L, middle stop button 17C and right stop button 17R) are provided corresponding to the left reel 3L, the middle reel 3C and the right reel 3R, respectively, and each stop button is provided. Is provided to stop the rotation of the corresponding reel.

また、台座部１２には、７セグメントＬＥＤからなる７セグ表示器２３が設けられる。この７セグ表示器２３は、特典として遊技者に対して払い出すメダルの枚数（払出枚数）、パチスロ１の内部に預けられているメダルの枚数（クレジット枚数）等の情報をデジタル表示する。 Further, the pedestal portion 12 is provided with a 7-segment display 23 including a 7-segment LED. The 7-segment display 23 digitally displays information such as the number of medals to be paid out to the player (number of payouts) and the number of medals deposited inside the pachislot machine 1 (number of credits) as a privilege.

ドア本体９の下部には、メダル払出口１８、メダル受皿１９、スピーカ２０Ｌ，２０Ｒ等が設けられる。メダル払出口１８は、後述のメダル払出装置４３の駆動により排出されるメダルを外部に導く。メダル受皿１９は、メダル払出口１８から排出されたメダルを貯める。また、スピーカ２０Ｌ，２０Ｒは、演出内容に対応する効果音や楽曲等の音を出力する。 A medal payout outlet 18, a medal tray 19, speakers 20L, 20R, and the like are provided at the lower part of the door body 9. The medal payout outlet 18 guides the medals discharged by driving the medal payout device 43, which will be described later, to the outside. The medal tray 19 stores medals discharged from the medal payout outlet 18. Further, the speakers 20L and 20R output sound effects such as sound effects and music corresponding to the content of the production.

［内部構造］
次に、パチスロ１の内部構造を、図３を参照しながら説明する。図３は、パチスロ１の内部構造を示す図である。 [Internal structure]
Next, the internal structure of the pachislot machine 1 will be described with reference to FIG. FIG. 3 is a diagram showing the internal structure of the pachislot machine 1.

キャビネット２ａは、正面側の一面が開口された略直方体状の形状を有する。このキャビネット２ａ内の上部には、後述の主制御回路９０を構成する主制御基板５１が設けられる。主制御回路９０は、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の、パチスロ１における遊技の主な動作及び該動作間の流れを制御する回路である。なお、主制御回路９０の具体的な構成は後述する。 The cabinet 2a has a substantially rectangular parallelepiped shape with one side open on the front side. A main control board 51 constituting a main control circuit 90, which will be described later, is provided on the upper part of the cabinet 2a. The main control circuit 90 is a circuit that controls the main operation of the game in the pachislot machine 1 and the flow between the operations, such as determination of the internal winning combination, rotation and stop of each reel, and determination of the presence or absence of winning. The specific configuration of the main control circuit 90 will be described later.

キャビネット２ａ内の中央部付近には、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒを含むリールユニット３が設けられる。なお、各リールは、所定の減速比を有する歯車を介して対応するステッピングモータ（不図示）に接続される。なお、３つのリール３Ｌ，３Ｃ，３Ｒ及び各リールのステッピングモータは、本発明に係る変動表示手段の一具体例を示す。 A reel unit 3 including a left reel 3L, a middle reel 3C, and a right reel 3R is provided near the central portion in the cabinet 2a. Each reel is connected to a corresponding stepping motor (not shown) via a gear having a predetermined reduction ratio. The three reels 3L, 3C, 3R and the stepping motor of each reel show a specific example of the variation display means according to the present invention.

キャビネット２ａ内の下部には、多量のメダルを収容可能であり、かつ、それらを１枚ずつ排出可能な構造を有するメダル払出装置４３（以下、ホッパー装置４３という）が設けられる。キャビネット２ａ内における、ホッパー装置４３の左側方（キャビネット２ａ内部を正面から見て左側）には、パチスロ１が有する各装置に対して必要な電力を供給する電源装置４４が設けられる。 A medal payout device 43 (hereinafter referred to as a hopper device 43) having a structure capable of accommodating a large number of medals and ejecting them one by one is provided in the lower portion of the cabinet 2a. On the left side of the hopper device 43 (on the left side when the inside of the cabinet 2a is viewed from the front) in the cabinet 2a, a power supply device 44 that supplies necessary power to each device of the pachislot machine 1 is provided.

また、キャビネット２ａ内における、ホッパー装置４３の右側方（キャビネット２ａ内部を正面から見て右側）には、メダル補助収納庫４５が設けられる。このメダル補助収納庫４５は、ホッパー装置４３から溢れ出たメダルを収納する。メダル補助収納庫４５は、キャビネット２ａの底面に係合されており、キャビネット２ａに対して着脱可能に取り付けられている。 Further, a medal auxiliary storage 45 is provided on the right side of the hopper device 43 (on the right side when the inside of the cabinet 2a is viewed from the front) in the cabinet 2a. The medal auxiliary storage 45 stores medals overflowing from the hopper device 43. The medal auxiliary storage 45 is engaged with the bottom surface of the cabinet 2a and is detachably attached to the cabinet 2a.

フロントドア２ｂの裏面側（表示画面側とは反対側の部分）の上部には、後述の副制御回路２００を構成する副制御基板６１が設けられる。副制御回路２００は、映像の表示等による演出の実行を制御する回路である。なお、副制御回路２００の具体的な内部構成は後述する。 An auxiliary control board 61 constituting the auxiliary control circuit 200 described later is provided on the upper portion of the front door 2b on the back surface side (the portion opposite to the display screen side). The sub-control circuit 200 is a circuit that controls the execution of an effect by displaying an image or the like. The specific internal configuration of the sub-control circuit 200 will be described later.

さらに、フロントドア２ｂの裏面側における略中央部には、セレクタ４６が設けられる。セレクタ４６は、メダル投入口１３を介して外部から投入されたメダルの材質や形状等が適正である否かを選別する装置であり、適正であると判定したメダルをホッパー装置４３に案内する。また、図３には示さないが、セレクタ４６内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサが設けられる。なお、このメダルセンサは、本発明に係る投入操作検出手段の一具体例を示す。 Further, a selector 46 is provided at a substantially central portion on the back surface side of the front door 2b. The selector 46 is a device for selecting whether or not the material, shape, and the like of medals inserted from the outside are appropriate via the medal insertion slot 13, and guides the medals determined to be appropriate to the hopper device 43. Further, although not shown in FIG. 3, a medal sensor for detecting that an appropriate medal has passed is provided on the path through which the medal passes in the selector 46. In addition, this medal sensor shows a specific example of the insertion operation detection means which concerns on this invention.

＜パチスロが備える各種回路基板（制御系）＞
次に、パチスロ１が備える各種回路基板（制御系）を、図４を参照して説明する。図４は、パチスロ１が備える各種回路基板及び各種周辺装置の構成を示すブロック図である。なお、図４中の各構成ブロック間を接続する実線は電気ケーブルやボードトゥボードコネクタ（ＢｔｏＢコネクタ）等による接続形態を示し、破線は光ファイバーケーブルによる接続形態を示す。 <Various circuit boards (control system) provided by pachislot machines>
Next, various circuit boards (control systems) included in the pachi-slot machine 1 will be described with reference to FIG. FIG. 4 is a block diagram showing the configurations of various circuit boards and various peripheral devices included in the pachi-slot machine 1. The solid line connecting the constituent blocks in FIG. 4 indicates a connection form using an electric cable, a board-to-board connector (BtoB connector), or the like, and the broken line indicates a connection form using an optical fiber cable.

パチスロ１は、図４に示すように、主制御基板５１と、ドア中継基板５２と、リールドライブ基板５３と、副制御基板６１と、副中継基板６４とを備える。 As shown in FIG. 4, the pachislot machine 1 includes a main control board 51, a door relay board 52, a reel drive board 53, a sub control board 61, and a sub relay board 64.

［回路基板間の接続関係］
主制御基板５１は、光ファイバーケーブルを介してドア中継基板５２及び副中継基板６４のそれぞれに接続される。また、主制御基板５１は、電気ケーブル等を介してリールドライブ基板５３に接続される。さらに、ドア中継基板５２は、光ファイバーケーブルを介してリールドライブ基板５３に接続される。 [Connection relationship between circuit boards]
The main control board 51 is connected to each of the door relay board 52 and the sub relay board 64 via an optical fiber cable. Further, the main control board 51 is connected to the reel drive board 53 via an electric cable or the like. Further, the door relay board 52 is connected to the reel drive board 53 via an optical fiber cable.

なお、主制御基板５１と副中継基板６４との間の情報通信は、主制御基板５１から副中継基板６４への一方向通信である。主制御基板５１とドア中継基板５２との間の情報通信は、ドア中継基板５２から主制御基板５１への一方向通信である。ドア中継基板５２とリールドライブ基板５３との間の情報通信は、リールドライブ基板５３からドア中継基板５２への一方向通信である。また、主制御基板５１とリールドライブ基板５３との間のデータ（信号）の入出力方向は、主制御基板５１からリールドライブ基板５３への一方向である。 The information communication between the main control board 51 and the sub-relay board 64 is unidirectional communication from the main control board 51 to the sub-relay board 64. The information communication between the main control board 51 and the door relay board 52 is unidirectional communication from the door relay board 52 to the main control board 51. Information communication between the door relay board 52 and the reel drive board 53 is unidirectional communication from the reel drive board 53 to the door relay board 52. Further, the input / output direction of data (signal) between the main control board 51 and the reel drive board 53 is one direction from the main control board 51 to the reel drive board 53.

副制御基板６１は、副中継基板６４に電気的に接続される。この際、副制御基板６１及び副中継基板６４間は、ボードトゥボードコネクタにより接続される。なお、副制御基板６１及び副中継基板６４間では、データは相互に入出力可能である。 The sub-control board 61 is electrically connected to the sub-relay board 64. At this time, the sub-control board 61 and the sub-relay board 64 are connected by a board-to-board connector. Data can be input and output from each other between the sub-control board 61 and the sub-relay board 64.

［周辺装置の構成、並びに、回路基板及び周辺装置間の接続関係］
主制御基板５１には、図４に示すように、電源装置４４、７セグ表示器２３、設定用鍵型スイッチ５５及び外部集中端子板５６が電気的に接続される。 [Peripheral device configuration and connection relationship between circuit board and peripheral device]
As shown in FIG. 4, the power supply device 44, the 7-segment display 23, the setting key type switch 55, and the external centralized terminal board 56 are electrically connected to the main control board 51.

電源装置４４は、主制御基板５１に電気的に接続された電源基板４４ａと、電源基板４４ａに電気的に接続された電源スイッチ４４ｂとを有する。なお、電源基板４４ａは、主制御基板５１だけでなく、副中継基板６４にも電気的に接続される。そして、本実施形態では、パチスロ１に必要な電源を供給する際に電源スイッチ４４ｂがオンされ、これにより、電源装置４４から主制御基板５１及び副中継基板６４にそれぞれ電源が供給される。 The power supply device 44 has a power supply board 44a electrically connected to the main control board 51 and a power supply switch 44b electrically connected to the power supply board 44a. The power supply board 44a is electrically connected not only to the main control board 51 but also to the sub-relay board 64. Then, in the present embodiment, the power switch 44b is turned on when supplying the necessary power to the pachi-slot machine 1, whereby the power supply device 44 supplies the power to the main control board 51 and the sub-relay board 64, respectively.

設定用鍵型スイッチ５５は、パチスロ１の設定を変更する際又はパチスロ１の設定を確認する際に使用される。 The setting key type switch 55 is used when changing the setting of the pachi-slot 1 or when confirming the setting of the pachi-slot 1.

外部集中端子板５６は、キャビネット２ａに取り付けられており、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ１の外部へ出力するために設けられる。なお、外部集中端子板５６は、本実施形態のように、パチスロ１内に設けられていてもよいが、例えば、ホールコンピュータに設けられていてもよいし、パチスロ１及びホールコンピュータ間の中継器等に設けられていてもよい。 The external centralized terminal plate 56 is attached to the cabinet 2a and is provided to output signals such as a medal insertion signal, a medal payout signal, and a security signal to the outside of the pachislot machine 1. The external centralized terminal plate 56 may be provided in the pachi-slot machine 1 as in the present embodiment, but may be provided in, for example, a hall computer, or a repeater between the pachi-slot machine 1 and the hall computer. Etc. may be provided.

ドア中継基板５２には、図４に示すように、セレクタ４６、ドア開閉監視スイッチ７１、精算スイッチ７２、スタートスイッチ７３、ＢＥＴスイッチ７４及びストップスイッチ基板７５が電気的に接続される。すなわち、セレクタ４６、ドア開閉監視スイッチ７１、精算スイッチ７２、スタートスイッチ７３、ＢＥＴスイッチ７４及びストップスイッチ基板７５はそれぞれ、ドア中継基板５２を介して主制御基板５１に接続される。 As shown in FIG. 4, the selector 46, the door open / close monitoring switch 71, the settlement switch 72, the start switch 73, the BET switch 74, and the stop switch board 75 are electrically connected to the door relay board 52. That is, the selector 46, the door open / close monitoring switch 71, the settlement switch 72, the start switch 73, the BET switch 74, and the stop switch board 75 are each connected to the main control board 51 via the door relay board 52.

ドア開閉監視スイッチ７１は、フロントドア２ｂの開閉を報知するためのセキュリティ信号をパチスロ１の外部へ出力する。精算スイッチ７２は、精算ボタン（不図示）が遊技者により押されたことを検出して、その検出結果をドア中継基板５２を介して主制御基板５１に出力する。スタートスイッチ７３は、スタートレバー１６が遊技者により操作されたこと（開始操作）を検出して、その検出結果をドア中継基板５２を介して主制御基板５１に出力する。このスタートスイッチ７３は、本発明に係る開始操作検出手段の一具体例を示す。 The door open / close monitoring switch 71 outputs a security signal for notifying the open / close of the front door 2b to the outside of the pachislot machine 1. The checkout switch 72 detects that the checkout button (not shown) has been pressed by the player, and outputs the detection result to the main control board 51 via the door relay board 52. The start switch 73 detects that the start lever 16 has been operated by the player (start operation), and outputs the detection result to the main control board 51 via the door relay board 52. The start switch 73 shows a specific example of the start operation detecting means according to the present invention.

ＢＥＴスイッチ７４は、ＭＡＸベットボタン１４及び１ベットボタン１５（図１参照）が遊技者により押されたことを検出して、その検出結果をドア中継基板５２を介して主制御基板５１に出力する。また、ストップスイッチ基板７５は、回転しているリールを停止させるためにストップボタン１７Ｌ，１７Ｃ，１７Ｒのそれぞれのボタンの押下を検出するための回路と、停止可能なリールをＬＥＤなどにより表示するための回路とを含む。それゆえ、このストップスイッチ基板７５には、ストップボタン１７Ｌ，１７Ｃ，１７Ｒに対応したストップスイッチが設けられる。ストップスイッチは、本発明に係る停止操作検出手段の一具体例であり、ストップボタン１７Ｌ，１７Ｃ，１７Ｒのそれぞれが遊技者により押されたこと（停止操作）を検出して、その検出結果をドア中継基板５２を介して主制御基板５１に出力する。 The BET switch 74 detects that the MAX bet button 14 and the 1-bet button 15 (see FIG. 1) have been pressed by the player, and outputs the detection result to the main control board 51 via the door relay board 52. .. Further, the stop switch board 75 displays a circuit for detecting the pressing of each of the stop buttons 17L, 17C, and 17R in order to stop the rotating reel, and a reel that can be stopped by an LED or the like. Including the circuit of. Therefore, the stop switch board 75 is provided with a stop switch corresponding to the stop buttons 17L, 17C, 17R. The stop switch is a specific example of the stop operation detecting means according to the present invention. It detects that each of the stop buttons 17L, 17C, and 17R is pressed by the player (stop operation), and outputs the detection result to the door. The output is output to the main control board 51 via the relay board 52.

リールドライブ基板５３には、図４に示すように、リールユニット３、ホッパー装置４３及びメダル補助収納庫スイッチ５７が電気的に接続される。すなわち、リールユニット３、ホッパー装置４３及びメダル補助収納庫スイッチ５７はそれぞれ、リールドライブ基板５３を介して主制御基板５１に接続される。 As shown in FIG. 4, the reel unit 3, the hopper device 43, and the medal auxiliary storage switch 57 are electrically connected to the reel drive board 53. That is, the reel unit 3, the hopper device 43, and the medal auxiliary storage switch 57 are each connected to the main control board 51 via the reel drive board 53.

なお、リールドライブ基板５３は、各リールのステッピングモータ（不図示）に対してそれぞれ別個に電気的に接続されており、主制御基板５１からステッピングモータに出力される信号を中継する。 The reel drive board 53 is electrically connected to a stepping motor (not shown) of each reel separately, and relays a signal output from the main control board 51 to the stepping motor.

メダル補助収納庫スイッチ５７は、メダル補助収納庫４５を貫通して設けられる。このメダル補助収納庫スイッチ５７は、メダル補助収納庫４５がメダルで満杯になっているか否かを検出する。 The medal auxiliary storage switch 57 is provided so as to penetrate the medal auxiliary storage 45. The medal auxiliary storage switch 57 detects whether or not the medal auxiliary storage 45 is full of medals.

副中継基板６４には、図４に示すように、２４ｈドア監視ユニット７６、役物駆動ユニット７８、タッチセンサ中継基板７９、ＬＥＤ群８１及びスピーカ群８２が電気的に接続される。すなわち、２４ｈドア監視ユニット７６、役物駆動ユニット７８、タッチセンサ中継基板７９、ＬＥＤ群８１及びスピーカ群８２はそれぞれ、副中継基板６４を介して副制御基板６１に接続される。 As shown in FIG. 4, the 24h door monitoring unit 76, the accessory drive unit 78, the touch sensor relay board 79, the LED group 81, and the speaker group 82 are electrically connected to the sub-relay board 64. That is, the 24h door monitoring unit 76, the accessory drive unit 78, the touch sensor relay board 79, the LED group 81, and the speaker group 82 are each connected to the sub control board 61 via the sub relay board 64.

２４ｈドア監視ユニット７６は、フロントドア２ｂに設けられたドア監視スイッチ７７に電気的に接続され、フロントドア２ｂを開放したときのドア監視スイッチ７７のオン／オフを検知して、液晶表示装置１１にエラー表示を行うための信号を、副中継基板６４を介して副制御基板６１に出力する。また、２４ｈドア監視ユニット７６は、フロントドア２ｂの開閉の履歴情報を保存する。 The 24h door monitoring unit 76 is electrically connected to the door monitoring switch 77 provided on the front door 2b, detects the on / off of the door monitoring switch 77 when the front door 2b is opened, and detects the on / off of the door monitoring switch 77, and the liquid crystal display device 11 A signal for displaying an error is output to the sub-control board 61 via the sub-relay board 64. Further, the 24h door monitoring unit 76 stores the history information of opening / closing the front door 2b.

タッチセンサ中継基板７９は、副中継基板６４及びタッチセンサモジュール３１間の接続配線を中継する基板であり、タッチセンサモジュール３１に電気的に接続される。そして、タッチセンサ中継基板７９は、タッチセンサモジュール３１から出力されたタッチ操作に関する入力情報を、副中継基板６４を介して副制御基板６１に出力する。 The touch sensor relay board 79 is a board that relays the connection wiring between the sub relay board 64 and the touch sensor module 31, and is electrically connected to the touch sensor module 31. Then, the touch sensor relay board 79 outputs the input information regarding the touch operation output from the touch sensor module 31 to the sub control board 61 via the sub relay board 64.

ＬＥＤ群８１は、図示しないが、フロントパネル１０の装飾枠３００の上辺部、右辺部、左辺部及び下辺部にそれぞれ設けられたＬＥＤ、ＭＡＸベットボタン１４に設けられたＬＥＤ（ＢＥＴスイッチＬＥＤ）、ストップボタン毎に設けられたＬＥＤ（ストップスイッチＬＥＤ）、各リールのリール本体の背面に設けられたＬＥＤ（リールバックライト）等の各種ＬＥＤを含む。それゆえ、図４には示さないが、副中継基板６４は、リールバックライトの動作を制御するため、リールユニット３にも電気的に接続される。また、副中継基板６４は、ＢＥＴスイッチ７４及びストップスイッチ基板７５にも電気的に接続される。 Although not shown, the LED group 81 includes LEDs provided on the upper side, right side, left side, and lower side of the decorative frame 300 of the front panel 10, and LEDs (BET switch LEDs) provided on the MAX bet button 14. It includes various LEDs such as an LED (stop switch LED) provided for each stop button and an LED (reel backlight) provided on the back surface of the reel body of each reel. Therefore, although not shown in FIG. 4, the sub-relay board 64 is also electrically connected to the reel unit 3 in order to control the operation of the reel backlight. The sub-relay board 64 is also electrically connected to the BET switch 74 and the stop switch board 75.

スピーカ群８２は、図示しないが、フロントドア２ｂの上辺部付近に設けられた上部スピーカ（Ｌ・Ｒ）、フロントドア２ｂの下辺部付近に設けられたスピーカ２０Ｌ，２０Ｒ、キャビネット２ａの中央付近（ホッパー装置４３の上部）に設けられた中央スピーカ（エンクロージャ）等の各種スピーカを含む。 Although not shown, the speaker group 82 includes upper speakers (LR) provided near the upper side of the front door 2b, speakers 20L and 20R provided near the lower side of the front door 2b, and near the center of the cabinet 2a ( It includes various speakers such as a central speaker (enclosure) provided in the upper part of the hopper device 43).

副制御基板６１は、液晶中継基板６２に電気的に接続される。なお、液晶中継基板６２は、副制御基板６１及び液晶表示装置１１間の接続配線を中継する基板であり、液晶表示装置１１に電気的に接続される。 The sub-control board 61 is electrically connected to the liquid crystal relay board 62. The liquid crystal relay board 62 is a board that relays the connection wiring between the sub-control board 61 and the liquid crystal display device 11, and is electrically connected to the liquid crystal display device 11.

また、副制御基板６１は、ストレージ基板６３に電気的に接続される。この際、副制御基板６１及びストレージ基板６３間は、ｍＳＡＴＡ（mini Serial ATA）インターフェース（ｍＳＡＴＡコネクタ）を介して接続される。なお、副制御基板６１とストレージ基板６３との間のデータ（信号）の入出力方向は双方向である。 Further, the sub-control board 61 is electrically connected to the storage board 63. At this time, the sub-control board 61 and the storage board 63 are connected via an mSATA (mini Serial ATA) interface (mSATA connector). The data (signal) input / output direction between the sub-control board 61 and the storage board 63 is bidirectional.

ストレージ基板６３には、ＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disk Drive）、ＢＤ（Blu-ray（登録商標）Disc）、フラッシュメモリ（ＮＡＮＤ型、ＮＯＲ型）、ＲＯＭなどの不揮発性メモリ装置が搭載され、これらの不揮発性メモリ装置には、副制御基板６１で制御する各種演出動作の副制御プログラムやアプリケーションデータ（演出用の画像（映像）、音声、光（ＬＥＤ群８１）、役物（可動装飾ユニット３１１）動作及び通信のデータ（コンテンツデータ））などが記憶されている。なお、副制御基板６１は、本発明に係る副基板の一具体例を示し、ストレージ基板６３は、本発明に係るメモリ基板の一具体例を示す。 The storage board 63 includes non-volatile memory devices such as SSD (Solid State Drive), HDD (Hard Disk Drive), BD (Blu-ray (registered trademark) Disc), flash memory (NAND type, NOR type), and ROM. These non-volatile memory devices are equipped with sub-control programs and application data (images (videos) for production, audio, light (LED group 81), and accessories (LED group 81) for various production operations controlled by the sub-control board 61. Movable decoration unit 311) Operation and communication data (content data)) and the like are stored. The sub-control board 61 shows a specific example of the sub-board according to the present invention, and the storage board 63 shows a specific example of the memory board according to the present invention.

＜主制御回路の構成＞
次に、主制御基板５１に実装される主制御回路９０の内部構成を、図５を参照して説明する。図５は、パチスロ１の主制御回路９０の内部構成例を示すブロック図である。 <Structure of main control circuit>
Next, the internal configuration of the main control circuit 90 mounted on the main control board 51 will be described with reference to FIG. FIG. 5 is a block diagram showing an example of the internal configuration of the main control circuit 90 of the pachislot machine 1.

［主制御回路の全体構成］
主制御回路９０は、図５に示すように、主に、主制御基板５１に実装された、マイクロコンピュータ９１、クロック発振器９２、Ｉ／Ｏ（Input/Output）通信ＬＳＩ（Large Scale Integration）９３、セキュリティＩＣ（Integrated Circuit）９４及び外部端子板用ＬＳＩ９５により構成される。なお、主制御回路９０は、本発明に係る主制御手段の一具体例を示す。 [Overall configuration of main control circuit]
As shown in FIG. 5, the main control circuit 90 mainly includes a microcomputer 91, a clock oscillator 92, and an I / O (Input / Output) communication LSI (Large Scale Integration) 93 mounted on the main control board 51. It is composed of a security IC (Integrated Circuit) 94 and an LSI 95 for an external terminal board. The main control circuit 90 shows a specific example of the main control means according to the present invention.

マイクロコンピュータ９１は、メインＣＰＵ１００と、メインＲＯＭ１０１と、メインＲＡＭ（Random Access Memory）１０２と、タイマー回路１０３と、乱数発生器１０４と、第１ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）１０５と、第２ＵＡＲＴ１０６とを有する。なお、図示しないが、マイクロコンピュータ９１内には、クロック発振器９２から入力されたＣＰＵ作動用のクロック信号を分周するための分周器も設けられている。 The microcomputer 91 has a main CPU 100, a main ROM 101, a main RAM (Random Access Memory) 102, a timer circuit 103, a random number generator 104, a first UART (Universal Asynchronous Receiver Transmitter) 105, and a second UART 106. .. Although not shown, a frequency divider for dividing the CPU operating clock signal input from the clock oscillator 92 is also provided in the microcomputer 91.

メインＣＰＵ１００には、図５に示すように、メインＲＯＭ１０１、メインＲＡＭ１０２、タイマー回路１０３、乱数発生器１０４、第１ＵＡＲＴ１０５、第２ＵＡＲＴ１０６、クロック発振器９２及びＩ／Ｏ通信ＬＳＩ９３がそれぞれ電気的に接続される。また、第１ＵＡＲＴ１０５には、セキュリティＩＣ９４が電気的に接続され、第２ＵＡＲＴ１０６には、外部端子板用ＬＳＩ９５が電気的に接続される。すなわち、セキュリティＩＣ９４及び外部端子板用ＬＳＩ９５は、それぞれ第１ＵＡＲＴ１０５及び第２ＵＡＲＴ１０６を介して、メインＣＰＵ１００に接続される。 As shown in FIG. 5, the main ROM 101, the main RAM 102, the timer circuit 103, the random number generator 104, the first UART 105, the second UART 106, the clock oscillator 92, and the I / O communication LSI 93 are electrically connected to the main CPU 100, respectively. .. Further, the security IC 94 is electrically connected to the first UART 105, and the LSI 95 for an external terminal plate is electrically connected to the second UART 106. That is, the security IC 94 and the LSI 95 for the external terminal board are connected to the main CPU 100 via the first UART 105 and the second UART 106, respectively.

なお、メインＣＰＵ１００とＩ／Ｏ通信ＬＳＩ９３との間では、データ（信号）は相互に入出力可能である。メインＣＰＵ１００と、第１ＵＡＲＴ１０５及び第２ＵＡＲＴ１０６のそれぞれとの間のデータ（信号）の入出力方向は、メインＣＰＵ１００から各ＵＡＲＴへの一方向である。第１ＵＡＲＴ１０５とセキュリティＩＣ９４との間のデータ（信号）の入出力方向は、第１ＵＡＲＴ１０５からセキュリティＩＣ９４への一方向である。また、第２ＵＡＲＴ１０６と外部端子板用ＬＳＩ９５との間のデータ（信号）の入出力方向は、第２ＵＡＲＴ１０６から外部端子板用ＬＳＩ９５への一方向である。 Data (signals) can be input and output from each other between the main CPU 100 and the I / O communication LSI 93. The input / output direction of data (signal) between the main CPU 100 and each of the first UART 105 and the second UART 106 is one direction from the main CPU 100 to each UART. The input / output direction of data (signal) between the first UART 105 and the security IC 94 is one direction from the first UART 105 to the security IC 94. The data (signal) input / output direction between the second UART 106 and the external terminal board LSI 95 is one direction from the second UART 106 to the external terminal board LSI 95.

また、図５には示さないが、Ｉ／Ｏ通信ＬＳＩ９３は、リールドライブ基板５３内の後述のＩ／Ｏ通信ＬＳＩ１２０（図７参照）に電気ケーブル等を介して電気的に接続される。さらに、Ｉ／Ｏ通信ＬＳＩ９３は、光ファイバーケーブルによりドア中継基板５２内の後述のＩ／Ｏ通信ＬＳＩ１１０（図６参照）に接続される。なお、Ｉ／Ｏ通信ＬＳＩ９３は、ＰＩＯ（Parallel Input/Output）回路及び光ファイバーケーブルに接続可能な通信回路（本実施形態では、Ｉ２Ｃ通信を採用）が内蔵されたＩＣで構成される。 Although not shown in FIG. 5, the I / O communication LSI 93 is electrically connected to the I / O communication LSI 120 (see FIG. 7) described later in the reel drive board 53 via an electric cable or the like. Further, the I / O communication LSI 93 is connected to the I / O communication LSI 110 (see FIG. 6) described later in the door relay board 52 by an optical fiber cable. The I / O communication LSI 93 is composed of an IC having a built-in PIO (Parallel Input / Output) circuit and a communication circuit (in this embodiment, I2C communication is adopted) that can be connected to an optical fiber cable.

本実施形態では、主制御基板５１内のＩ／Ｏ通信ＬＳＩ９３と、リールドライブ基板５３内の後述のＩ／Ｏ通信ＬＳＩ１２０及びドア中継基板５２内の後述のＩ／Ｏ通信ＬＳＩ１１０のそれぞれとの間では、主制御基板５１内のＩ／Ｏ通信ＬＳＩ９３がマスターとして作動し、リールドライブ基板５３内の後述のＩ／Ｏ通信ＬＳＩ１２０及びドア中継基板５２内の後述のＩ／Ｏ通信ＬＳＩ１１０のそれぞれがスレーブとして作動する。また、Ｉ／Ｏ通信ＬＳＩ９３とリールドライブ基板５３内の後述のＩ／Ｏ通信ＬＳＩ１２０との間におけるデータの入出力方向は、Ｉ／Ｏ通信ＬＳＩ９３から後述のＩ／Ｏ通信ＬＳＩ１２０への一方向となり、Ｉ／Ｏ通信ＬＳＩ９３とドア中継基板５２内の後述のＩ／Ｏ通信ＬＳＩ１１０との間におけるデータの通信方向は、後述のＩ／Ｏ通信ＬＳＩ１１０からＩ／Ｏ通信ＬＳＩ９３への一方向となる。 In the present embodiment, between the I / O communication LSI 93 in the main control board 51 and the I / O communication LSI 120 described later in the reel drive board 53 and the I / O communication LSI 110 described later in the door relay board 52. Then, the I / O communication LSI 93 in the main control board 51 operates as a master, and the I / O communication LSI 120 described later in the reel drive board 53 and the I / O communication LSI 110 described later in the door relay board 52 are slaves. Operates as. Further, the data input / output direction between the I / O communication LSI 93 and the I / O communication LSI 120 described later in the reel drive board 53 is one direction from the I / O communication LSI 93 to the I / O communication LSI 120 described later. The data communication direction between the I / O communication LSI 93 and the I / O communication LSI 110 described later in the door relay board 52 is one direction from the I / O communication LSI 110 described later to the I / O communication LSI 93.

また、セキュリティＩＣ９４は、光ファイバーケーブルを介して、副中継基板６４内の図示しないセキュリティＩＣ（復号化ＬＳＩ）に接続される。なお、セキュリティＩＣ９４と副中継基板６４内のセキュリティＩＣとの間におけるデータの通信方向は、セキュリティＩＣ９４（暗号化ＬＳＩ）からセキュリティＩＣ（復号化ＬＳＩ）への一方向となる。 Further, the security IC 94 is connected to a security IC (decoding LSI) in the sub-relay board 64 via an optical fiber cable (not shown). The data communication direction between the security IC 94 and the security IC in the sub-relay board 64 is one direction from the security IC 94 (encryption LSI) to the security IC (decryption LSI).

さらに、図５には示さないが、外部端子板用ＬＳＩ９５は、外部集中端子板５６（外部端子用リレー基板）に電気ケーブル等を介して電気的に接続される。外部端子板用ＬＳＩ９５と外部集中端子板５６との間におけるデータの入出力方向は、外部端子板用ＬＳＩ９５から外部集中端子板５６への一方向となる（図４参照）。 Further, although not shown in FIG. 5, the LSI 95 for an external terminal board is electrically connected to the external centralized terminal board 56 (relay board for an external terminal) via an electric cable or the like. The data input / output direction between the external terminal board LSI 95 and the external centralized terminal board 56 is one direction from the external terminal board LSI 95 to the external centralized terminal board 56 (see FIG. 4).

［各部構成］
メインＲＯＭ１０１には、メインＣＰＵ１００により実行される主制御プログラム、データテーブル、副制御基板６１（後述の副制御回路２００）に対して各種制御指令（コマンド）を送信するためのデータ等が記憶される。メインＲＡＭ１０２には、主制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、本実施形態では、メインＲＡＭ１０２は、全領域がＳＲＡＭ（Static RAM）で構成され、電断中も所定のデータをバックアップする機能を備える。 [Composition of each part]
The main ROM 101 stores a main control program executed by the main CPU 100, a data table, data for transmitting various control commands (commands) to the sub control board 61 (sub control circuit 200 described later), and the like. .. The main RAM 102 is provided with a storage area for storing various data such as internal winning combinations determined by executing the main control program. In the present embodiment, the main RAM 102 is composed entirely of SRAM (Static RAM), and has a function of backing up predetermined data even during a power failure.

タイマー回路１０３は、ＣＰＵ作動用のクロック信号を分周器（不図示）で分周された周波数の信号で動作する（経過時間をカウントする）。そして、タイマー回路１０３は、１．１１７２ｍｓｅｃの周期で割込信号をメインＣＰＵ１００に出力する。メインＣＰＵ１００は、このタイマー回路１０３から入力される割込信号に基づいて、１．１１７２ｍｓｅｃ周期で、ポート入力処理、ポート出力処理、通信データ送信処理等の各種処理を行う。 The timer circuit 103 operates with a frequency signal obtained by dividing the clock signal for CPU operation by a frequency divider (not shown) (counts the elapsed time). Then, the timer circuit 103 outputs an interrupt signal to the main CPU 100 at a cycle of 1.1172 msec. Based on the interrupt signal input from the timer circuit 103, the main CPU 100 performs various processes such as port input process, port output process, and communication data transmission process at a cycle of 1.1172 msec.

乱数発生器１０４は、予め定められた範囲の乱数（例えば、０〜６５５３５）を発生させる。メインＣＰＵ１００は、乱数発生器１０４で発生させた所定範囲の乱数の中から１つの値を、例えば内部抽籤用の乱数値として抽出する。 The random number generator 104 generates a random number in a predetermined range (for example, 0 to 65535). The main CPU 100 extracts one value from the random numbers in a predetermined range generated by the random number generator 104, for example, as a random number value for internal lottery.

第１ＵＡＲＴ１０５は、シリアル転送方式のデータと、パラレル転送方式のデータとを相互に変換可能な回路である。第１ＵＡＲＴ１０５は、メインＣＰＵ１００から出力されたデータを平文データ（シリアルデータ）に変換し、該平文データをセキュリティＩＣ９４に出力する。 The first UART 105 is a circuit capable of mutually converting the data of the serial transfer system and the data of the parallel transfer system. The first UART 105 converts the data output from the main CPU 100 into plaintext data (serial data), and outputs the plaintext data to the security IC 94.

第２ＵＡＲＴ１０６は、第１ＵＡＲＴ１０５と同様の回路で構成される。そして、第２ＵＡＲＴ１０６は、メインＣＰＵ１００から出力されたデータを平文データ（シリアルデータ）に変換し、該平文データを外部端子板用ＬＳＩ９５に出力する。なお、ＵＡＲＴは、例えば、データの送受信のタイミングを計るための同期クロック信号線が不要となる、送受信時のエラー（物理層エラー）を検出することができるなどの特徴を備える。 The second UART 106 is composed of the same circuit as the first UART 105. Then, the second UART 106 converts the data output from the main CPU 100 into plaintext data (serial data), and outputs the plaintext data to the LSI 95 for an external terminal board. The UART has features such as the need for a synchronous clock signal line for measuring the timing of data transmission / reception and the ability to detect an error (physical layer error) during transmission / reception.

クロック発振器９２は、ＣＰＵ作動用のクロック信号を発信し、該クロック信号をメインＣＰＵ１００に出力する。なお、メインＣＰＵ１００は、クロック発振器９２により発生されたクロックパルスに基づいて、主制御プログラムを実行し、遊技の進行に関する各種制御処理を行う。例えば、次のようなリール制御もメインＣＰＵ１００により実行される。 The clock oscillator 92 transmits a clock signal for operating the CPU, and outputs the clock signal to the main CPU 100. The main CPU 100 executes a main control program based on the clock pulse generated by the clock oscillator 92, and performs various control processes related to the progress of the game. For example, the following reel control is also executed by the main CPU 100.

メインＣＰＵ１００は、リールインデックスを検出してから各リールのステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインＣＰＵ１００は、各リールの回転角度（主に、リールが図柄何個分だけ回転したか）を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各リールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部（不図示）により検出される。 The main CPU 100 counts the number of times a pulse is output to the stepping motor of each reel after detecting the reel index. As a result, the main CPU 100 manages the rotation angle of each reel (mainly, how many symbols the reel has rotated). The reel index is information indicating that the reel has made one revolution. This reel index includes, for example, an optical sensor having a light emitting unit and a light receiving unit, and a detection piece provided at a predetermined position on each reel and interposed between the light emitting unit and the light receiving unit due to rotation of each reel. It is detected by the reel position detection unit (not shown).

ここで、各リールの回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインＲＡＭ１０２に設けられたパルスカウンタによって計数される。そして、図柄１つ分の回転に必要な所定回数（例えば１６回）のパルスの出力がパルスカウンタで計数される度に、メインＲＡＭ１０２に設けられた図柄カウンタが１ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部（不図示）によってリールインデックスが検出されるとクリアされる。 Here, the management of the rotation angle of each reel will be specifically described. The number of pulses output to the stepping motor is counted by a pulse counter provided in the main RAM 102. Then, each time the output of a predetermined number of pulses (for example, 16 times) required for rotation of one symbol is counted by the pulse counter, the symbol counter provided in the main RAM 102 is added one by one. The symbol counter is provided according to each reel. The value of the symbol counter is cleared when the reel index is detected by the reel position detection unit (not shown).

つまり、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。また、本実施形態では、基本的に、リール図柄の滑り駒数の最大数を図柄４個分に定める。したがって、左ストップボタン１７Ｌが押されたときには、左表示窓４Ｌの中段領域に表示された左リール３Ｌの図柄、及び、その４個先の図柄までの範囲内にある各図柄が、左表示窓４Ｌの中段領域に停止可能な図柄となる。 That is, in the present embodiment, by managing the symbol counter, it is possible to manage how many symbols have been rotated since the reel index was detected. Therefore, the position of each symbol on each reel is detected with reference to the position where the reel index is detected. Further, in the present embodiment, basically, the maximum number of sliding pieces of the reel symbol is set to four symbols. Therefore, when the left stop button 17L is pressed, the symbol of the left reel 3L displayed in the middle area of the left display window 4L and each symbol within the range up to the symbol four ahead of the symbol are displayed on the left display window. It is a symbol that can be stopped in the middle area of 4L.

Ｉ／Ｏ通信ＬＳＩ９３は、リールドライブ基板５３を介して、リールユニット３内の各リールのモータに励磁信号を出力する。また、Ｉ／Ｏ通信ＬＳＩ９３は、リールドライブ基板５３を介して、ホッパー装置４３にホッパー払出信号を出力する。さらに、Ｉ／Ｏ通信ＬＳＩ９３は、リールドライブ基板５３及びそれに光ファイバーケーブルで接続されたドア中継基板５２を介して、セレクタ４６内のセレクタ投入許可ソレノイドに制御（励磁）信号を出力する。なお、Ｉ／Ｏ通信ＬＳＩ９３とリールドライブ基板５３との間におけるデータの入出力方向は、Ｉ／Ｏ通信ＬＳＩ９３からリールドライブ基板５３への一方向となる。 The I / O communication LSI 93 outputs an excitation signal to the motor of each reel in the reel unit 3 via the reel drive board 53. Further, the I / O communication LSI 93 outputs a hopper payout signal to the hopper device 43 via the reel drive board 53. Further, the I / O communication LSI 93 outputs a control (excitation) signal to the selector input permission solenoid in the selector 46 via the reel drive board 53 and the door relay board 52 connected to the reel drive board 53 by an optical fiber cable. The data input / output direction between the I / O communication LSI 93 and the reel drive board 53 is one direction from the I / O communication LSI 93 to the reel drive board 53.

また、Ｉ／Ｏ通信ＬＳＩ９３は、セレクタ４６（メダルセンサ）、ドア開閉監視スイッチ７１、精算スイッチ７２、スタートスイッチ７３、ＢＥＴスイッチ７４、ストップスイッチ基板７５のそれぞれで検出された信号を、Ｉ２Ｃ通信により、ドア中継基板５２を介して受信する。そして、Ｉ／Ｏ通信ＬＳＩ９３は、受信した検出信号をメインＣＰＵ１００に出力する（メインＣＰＵ１００の対応するポートに出力する）。これにより、各センサ、各スイッチの状態に関する情報が、通常の入力ポートの情報として、メインＣＰＵ１００に入力される。 Further, the I / O communication LSI 93 transmits signals detected by each of the selector 46 (medal sensor), the door open / close monitoring switch 71, the settlement switch 72, the start switch 73, the BET switch 74, and the stop switch board 75 by I2C communication. , Receives via the door relay board 52. Then, the I / O communication LSI 93 outputs the received detection signal to the main CPU 100 (outputs to the corresponding port of the main CPU 100). As a result, information on the state of each sensor and each switch is input to the main CPU 100 as information on a normal input port.

セキュリティＩＣ９４（暗号化ＬＳＩ）は、ＡＥＳ（Advanced Encryption Standard）１２８暗号方式の暗号化機能を備えた集積回路で構成される。セキュリティＩＣ９４は、第１ＵＡＲＴ１０５から入力された平文（シリアル）データを、ＡＥＳ１２８暗号方式により暗号化する。そして、セキュリティＩＣ９４は、暗号化されたデータ（暗号データ）を、光ファイバーケーブルを介して、副中継基板６４内の図示しないセキュリティＩＣ（復号化ＬＳＩ）に送信する。 The security IC 94 (encryption LSI) is composed of an integrated circuit having an encryption function of AES (Advanced Encryption Standard) 128 encryption method. The security IC 94 encrypts the plaintext (serial) data input from the first UART 105 by the AES128 encryption method. Then, the security IC 94 transmits the encrypted data (encrypted data) to a security IC (decryption LSI) in the sub-relay board 64 via an optical fiber cable (not shown).

すなわち、本実施形態における、セキュリティＩＣ９４を介した主制御基板５１及び副中継基板６４間における各種データ（コマンドデータ等）の通信動作では、まず、メインＣＰＵ１００から出力された所定の送信データは、第１ＵＡＲＴ１０５により平文（シリアル）データに変換される。次いで、平文データは、セキュリティＩＣ９４によりＡＥＳ１２８暗号方式により暗号化される。そして、暗号化されたデータは、光ファイバーケーブルを介して、副中継基板６４内のセキュリティＩＣ（復号化ＬＳＩ）に送信され、復号される。 That is, in the communication operation of various data (command data and the like) between the main control board 51 and the sub-relay board 64 via the security IC 94 in the present embodiment, first, the predetermined transmission data output from the main CPU 100 is the first. It is converted into plain text (serial) data by 1UART105. Next, the plaintext data is encrypted by the security IC 94 by the AES128 encryption method. Then, the encrypted data is transmitted to the security IC (decryption LSI) in the sub-relay board 64 via the optical fiber cable and decrypted.

なお、ＡＥＳ暗号化アルゴリズムは、共通鍵暗号方式の代表的な暗号化アルゴリズムである。このＡＥＳ暗号化アルゴリズムでは、鍵長が１２８ビット、１９２ビット、２５６ビットから選択可能であり、ブロック長が例えば１２８ビットのＳＰＮ（Substitution Permutation Network）構造のブロック暗号が暗号データとして生成される。本実施形態では、鍵長及びブロック長がともに１２８ビットであるＡＥＳ暗号化アルゴリズム（ＡＥＳ１２８暗号方式）を用いる。 The AES encryption algorithm is a typical encryption algorithm of the common key encryption method. In this AES encryption algorithm, the key length can be selected from 128 bits, 192 bits, and 256 bits, and a block cipher having a SPN (Substitution Permutation Network) structure having a block length of, for example, 128 bits is generated as encrypted data. In this embodiment, an AES encryption algorithm (AES128 encryption method) in which both the key length and the block length are 128 bits is used.

外部端子板用ＬＳＩ９５は、セキュリティＩＣ９４と同様の回路で構成される。外部端子板用ＬＳＩ９５は、第２ＵＡＲＴ１０６から出力された平文（シリアル）データを、ＡＥＳ１２８暗号方式により暗号化する。そして、外部端子板用ＬＳＩ９５は、暗号化されたデータ（暗号データ）を外部集中端子板５６（外部端子用リレー基板）に出力する。 The LSI 95 for an external terminal board is composed of the same circuit as the security IC 94. The external terminal board LSI95 encrypts the plaintext (serial) data output from the second UART 106 by the AES128 encryption method. Then, the external terminal board LSI 95 outputs the encrypted data (encrypted data) to the external centralized terminal board 56 (external terminal relay board).

なお、上述した主制御基板５１内の各構成部間のデータの入出力動作は、メインＣＰＵ１００により制御される。 The data input / output operation between each component in the main control board 51 described above is controlled by the main CPU 100.

＜ドア中継基板の構成＞
次に、ドア中継基板５２の内部構成を、図６を参照して説明する。図６は、パチスロ１のドア中継基板５２の内部構成例を示すブロック図である。 <Structure of door relay board>
Next, the internal configuration of the door relay board 52 will be described with reference to FIG. FIG. 6 is a block diagram showing an example of the internal configuration of the door relay board 52 of the pachislot machine 1.

ドア中継基板５２には、図６に示すように、Ｉ／Ｏ通信ＬＳＩ１１０及び外部入出力ドライバ１１１が搭載される。 As shown in FIG. 6, the door relay board 52 is equipped with the I / O communication LSI 110 and the external input / output driver 111.

Ｉ／Ｏ通信ＬＳＩ１１０は、外部入出力ドライバ１１１に対して、相互にデータを入出力可能に接続される。また、Ｉ／Ｏ通信ＬＳＩ１１０は、主制御回路９０内のＩ／Ｏ通信ＬＳＩ９３及びリールドライブ基板５３内の後述のＩ／Ｏ通信ＬＳＩ１２０のそれぞれに光ファイバーケーブルを介して接続される。 The I / O communication LSI 110 is connected to the external input / output driver 111 so that data can be input / output to each other. Further, the I / O communication LSI 110 is connected to each of the I / O communication LSI 93 in the main control circuit 90 and the I / O communication LSI 120 described later in the reel drive board 53 via an optical fiber cable.

さらに、外部入出力ドライバ１１１は、セレクタ４６（メダルセンサ）、ドア開閉監視スイッチ７１、精算スイッチ７２、スタートスイッチ７３、ＢＥＴスイッチ７４及びストップスイッチ基板７５にそれぞれ電気的に接続される。なお、外部入出力ドライバ１１１とセレクタ４６との間におけるデータの入出力方向は双方向となるが、外部入出力ドライバ１１１と、ドア開閉監視スイッチ７１、精算スイッチ７２、スタートスイッチ７３、ＢＥＴスイッチ７４及びストップスイッチ基板７５のそれぞれとの間におけるデータの入出力方向は、各スイッチ（スイッチ基板）から外部入出力ドライバ１１１への一方向となる。 Further, the external input / output driver 111 is electrically connected to the selector 46 (medal sensor), the door open / close monitoring switch 71, the settlement switch 72, the start switch 73, the BET switch 74, and the stop switch board 75, respectively. The data input / output direction between the external input / output driver 111 and the selector 46 is bidirectional, but the external input / output driver 111, the door open / close monitoring switch 71, the settlement switch 72, the start switch 73, and the BET switch 74. The data input / output direction between the switch board and the stop switch board 75 is one direction from each switch (switch board) to the external input / output driver 111.

Ｉ／Ｏ通信ＬＳＩ１１０は、外部入出力ドライバ１１１に接続されたセンサ、スイッチ等の検出データを、外部入出力ドライバ１１１を介して取得する。さらに、Ｉ／Ｏ通信ＬＳＩ１１０は、リールドライブ基板５３に接続された周辺装置（例えばリールユニット３等）で検出された各種データをリールドライブ基板５３からＩ２Ｃ通信方式により受信する。そして、Ｉ／Ｏ通信ＬＳＩ１１０は、取得した各種検出データをＩ２Ｃ通信方式により、主制御回路９０内のＩ／Ｏ通信ＬＳＩ９３に送信する。これにより、メインＣＰＵ１００は、主制御回路９０に間接的に接続された各種周辺装置の状態を把握することができる。 The I / O communication LSI 110 acquires detection data of sensors, switches, etc. connected to the external input / output driver 111 via the external input / output driver 111. Further, the I / O communication LSI 110 receives various data detected by a peripheral device (for example, the reel unit 3 or the like) connected to the reel drive board 53 from the reel drive board 53 by the I2C communication method. Then, the I / O communication LSI 110 transmits the acquired various detection data to the I / O communication LSI 93 in the main control circuit 90 by the I2C communication method. As a result, the main CPU 100 can grasp the state of various peripheral devices indirectly connected to the main control circuit 90.

外部入出力ドライバ１１１は、主制御回路９０（主制御基板５１）の周辺機器のポート入出力用ドライバＩＣであり、ＰＩＯのＩＣで構成される。 The external input / output driver 111 is a port input / output driver IC for peripheral devices of the main control circuit 90 (main control board 51), and is composed of a PIO IC.

なお、主制御回路９０内のＩ／Ｏ通信ＬＳＩ９３からリールドライブ基板５３を介してドア中継基板５２内のＩ／Ｏ通信ＬＳＩ１１０に送信されたセレクタ投入許可ソレノイドの制御（励磁）信号（メダル投入可／不可の制御信号）は、外部入出力ドライバ１１１を介してセレクタ４６に出力される。これにより、セレクタ４６を駆動するソレノイド（メダル投入可／不可）が制御される。 The control (excitation) signal (medicine insertion) of the selector insertion permission solenoid transmitted from the I / O communication LSI 93 in the main control circuit 90 to the I / O communication LSI 110 in the door relay board 52 via the reel drive board 53 is possible. / Impossible control signal) is output to the selector 46 via the external input / output driver 111. As a result, the solenoid (medal insertion enabled / disabled) that drives the selector 46 is controlled.

＜リールドライブ基板の構成＞
次に、リールドライブ基板５３の内部構成を、図７を参照して説明する。図７は、パチスロ１のリールドライブ基板５３の内部構成例を示すブロック図である。 <Reel drive board configuration>
Next, the internal configuration of the reel drive substrate 53 will be described with reference to FIG. 7. FIG. 7 is a block diagram showing an example of the internal configuration of the reel drive board 53 of the pachislot machine 1.

リールドライブ基板５３には、図７に示すように、Ｉ／Ｏ通信ＬＳＩ１２０、リールモータドライバ１２１及びホッパーモータドライバ１２２が搭載される。 As shown in FIG. 7, the reel drive board 53 is equipped with an I / O communication LSI 120, a reel motor driver 121, and a hopper motor driver 122.

Ｉ／Ｏ通信ＬＳＩ１２０は、リールモータドライバ１２１及びホッパーモータドライバ１２２にそれぞれ電気的に接続される。なお、Ｉ／Ｏ通信ＬＳＩ１２０とリールモータドライバ１２１との間におけるデータの入出力方向は、Ｉ／Ｏ通信ＬＳＩ１２０からリールモータドライバ１２１への一方向となり、Ｉ／Ｏ通信ＬＳＩ１２０とホッパーモータドライバ１２２との間におけるデータの入出力方向は、Ｉ／Ｏ通信ＬＳＩ１２０からホッパーモータドライバ１２２への一方向となる。 The I / O communication LSI 120 is electrically connected to the reel motor driver 121 and the hopper motor driver 122, respectively. The data input / output direction between the I / O communication LSI 120 and the reel motor driver 121 is one direction from the I / O communication LSI 120 to the reel motor driver 121, and the I / O communication LSI 120 and the hopper motor driver 122 The input / output direction of the data between the two is one direction from the I / O communication LSI 120 to the hopper motor driver 122.

また、Ｉ／Ｏ通信ＬＳＩ１２０は、リールユニット３、ホッパー装置４３及びメダル補助収納庫スイッチ５７にそれぞれ電気的に接続される。なお、Ｉ／Ｏ通信ＬＳＩ１２０と、リールユニット３、ホッパー装置４３及びメダル補助収納庫スイッチ５７のそれぞれとの間におけるデータの入出力方向は、リールユニット３、ホッパー装置４３及びメダル補助収納庫スイッチ５７のそれぞれからＩ／Ｏ通信ＬＳＩ１２０への一方向となる。 Further, the I / O communication LSI 120 is electrically connected to the reel unit 3, the hopper device 43, and the medal auxiliary storage switch 57, respectively. The data input / output directions between the I / O communication LSI 120 and each of the reel unit 3, the hopper device 43, and the medal auxiliary storage switch 57 are the reel unit 3, the hopper device 43, and the medal auxiliary storage switch 57. It is one direction from each of the above to the I / O communication LSI 120.

また、リールモータドライバ１２１はリールユニット３に電気的に接続され、ホッパーモータドライバ１２２はホッパー装置４３に電気的に接続される。なお、リールモータドライバ１２１とリールユニット３との間におけるデータの入出力方向は、リールモータドライバ１２１からリールユニット３への一方向となり、ホッパーモータドライバ１２２とホッパー装置４３との間におけるデータの入出力方向は、ホッパーモータドライバ１２２からホッパー装置４３への一方向となる。 Further, the reel motor driver 121 is electrically connected to the reel unit 3, and the hopper motor driver 122 is electrically connected to the hopper device 43. The data input / output direction between the reel motor driver 121 and the reel unit 3 is one direction from the reel motor driver 121 to the reel unit 3, and data is input between the hopper motor driver 122 and the hopper device 43. The output direction is one direction from the hopper motor driver 122 to the hopper device 43.

リールモータドライバ１２１は、３つのリール駆動用モータを励磁制御するためのドライバＩＣである。ホッパーモータドライバ１２２は、ホッパー装置４３によるメダルの払出動作を駆動するモータを制御するためのドライバＩＣである。 The reel motor driver 121 is a driver IC for exciting control of three reel drive motors. The hopper motor driver 122 is a driver IC for controlling a motor that drives a medal payout operation by the hopper device 43.

Ｉ／Ｏ通信ＬＳＩ１２０は、主制御回路９０内のＩ／Ｏ通信ＬＳＩ９３から入力された各リール（リールユニット３）の制御データをリールモータドライバ１２１に出力する。そして、リールモータドライバ１２１は、入力された制御データに基づいて、３つのリール駆動用モータを励磁制御する。 The I / O communication LSI 120 outputs control data of each reel (reel unit 3) input from the I / O communication LSI 93 in the main control circuit 90 to the reel motor driver 121. Then, the reel motor driver 121 excites and controls the three reel drive motors based on the input control data.

また、Ｉ／Ｏ通信ＬＳＩ１２０は、主制御回路９０内のＩ／Ｏ通信ＬＳＩ９３から入力されたホッパー装置４３の制御データをホッパーモータドライバ１２２に出力する。そして、ホッパーモータドライバ１２２は、入力された制御データに基づいて、ホッパー装置４３によるメダルの払出動作を制御する。 Further, the I / O communication LSI 120 outputs the control data of the hopper device 43 input from the I / O communication LSI 93 in the main control circuit 90 to the hopper motor driver 122. Then, the hopper motor driver 122 controls the medal payout operation by the hopper device 43 based on the input control data.

さらに、主制御回路９０内のＩ／Ｏ通信ＬＳＩ９３からＩ／Ｏ通信ＬＳＩ１２０にセレクタ投入許可ソレノイドの制御（励磁）信号（メダル投入可／不可の制御信号）が入力されたときには、Ｉ／Ｏ通信ＬＳＩ１２０は、入力された制御（励磁）信号を、光ファイバーケーブルを介してＩ２Ｃ通信により、ドア中継基板５２内のＩ／Ｏ通信ＬＳＩ１１０に送信する。 Further, when a control (excitation) signal (control signal for medal insertion / non-insertion) of the selector input permission solenoid is input from the I / O communication LSI 93 in the main control circuit 90 to the I / O communication LSI 120, I / O communication The LSI 120 transmits the input control (excitation) signal to the I / O communication LSI 110 in the door relay board 52 by I2C communication via an optical fiber cable.

＜副制御回路の構成＞
次に、副制御基板６１に実装される副制御回路２００の構成を、図８を参照して説明する。図８は、パチスロ１の副制御回路２００の構成例を示すブロック図である。 <Configuration of sub-control circuit>
Next, the configuration of the sub-control circuit 200 mounted on the sub-control board 61 will be described with reference to FIG. FIG. 8 is a block diagram showing a configuration example of the sub-control circuit 200 of the pachi-slot machine 1.

副制御回路２００は、副中継基板６４を介して主制御回路９０（主制御基板５１）に接続されており、主制御回路９０から副中継基板６４を介して受信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。なお、副制御回路２００は、本発明に係る副制御手段の一具体例を示す。 The sub control circuit 200 is connected to the main control circuit 90 (main control board 51) via the sub relay board 64, and is produced based on a command received from the main control circuit 90 via the sub relay board 64. Performs processing such as determination and execution of. The sub-control circuit 200 shows a specific example of the sub-control means according to the present invention.

副制御回路２００は、基本的に、図８に示すように、サブＣＰＵ２０１、サブＲＡＭ２０２、ＧＰＵ（Graphics Processing Unit）２０３、ＶＲＡＭ（Video RAM）２０４、ＳＲＡＭ２０５及びＳＡＴＡ−Ｉ／Ｆ２０６を含んで構成される。 As shown in FIG. 8, the sub-control circuit 200 is basically configured to include a sub CPU 201, a sub RAM 202, a GPU (Graphics Processing Unit) 203, a VRAM (Video RAM) 204, a SRAM 205, and a SATA-I / F 206. To.

なお、サブＣＰＵ２０１は、サブＲＡＭ２０２、ＧＰＵ２０３、ＳＲＡＭ２０５及びＳＡＴＡ−Ｉ／Ｆ２０６のそれぞれと電気的に接続され、サブＣＰＵ２０１と、サブＲＡＭ２０２、ＧＰＵ２０３、ＳＲＡＭ２０５及びＳＡＴＡ−Ｉ／Ｆ２０６のそれぞれとの間におけるデータの入出力方向は、双方向となる。また、ＧＰＵ２０３は、ＶＲＡＭ２０４と電気的に接続され、両者間におけるデータの入出力方向は、双方向となる。さらに、ＧＰＵ２０３は、液晶中継基板６２と電気的に接続され、両者間におけるデータの入出力方向は、ＧＰＵ２０３から液晶中継基板６２への一方向となる。 The sub CPU 201 is electrically connected to each of the sub RAM 202, GPU 203, SRAM 205 and SATA-I / F 206, and the data between the sub CPU 201 and each of the sub RAM 202, GPU 203, SRAM 205 and SATA-I / F 206. The input / output direction of is bidirectional. Further, the GPU 203 is electrically connected to the VRAM 204, and the data input / output direction between the two is bidirectional. Further, the GPU 203 is electrically connected to the liquid crystal relay board 62, and the data input / output direction between the two is one direction from the GPU 203 to the liquid crystal relay board 62.

サブＣＰＵ２０１は、主制御回路９０から送信されたコマンドに応じて、演出内容を決定し、映像、音、光、可動部（可動役物等）の出力制御を行う。 The sub CPU 201 determines the content of the effect in response to the command transmitted from the main control circuit 90, and controls the output of video, sound, light, and movable parts (movable accessories, etc.).

具体的には、サブＣＰＵ２０１は、図８には示さないが、演出内容により指定されたサウンドデータに従ってＢＧＭ（background music）などの音声信号を副中継基板６４を介してスピーカ群８２に出力する。これにより、音声信号が入力されたスピーカ群８２内のスピーカから所定の演出音声が出力される。また、サブＣＰＵ２０１は、演出内容により指定されたランプデータに従ってＬＥＤ群８１を点灯及び消灯させるランプ信号を副中継基板６４を介して出力する。これにより、ランプ信号が入力されたＬＥＤ群８１内のＬＥＤが所定のパターンで点消灯する。また、サブＣＰＵ２０１は、演出内容により指定された可動データに従って可動装飾ユニット３１１等を駆動させるモータ駆動用励磁信号を副中継基板６４を介して役物駆動ユニット７８に出力する。この結果、励磁信号が入力された役物駆動ユニット７８の制御により可動装飾ユニット３１１の所定動作が実行される。 Specifically, although not shown in FIG. 8, the sub CPU 201 outputs an audio signal such as BGM (background music) to the speaker group 82 via the sub-relay board 64 according to the sound data specified by the effect content. As a result, a predetermined effect sound is output from the speaker in the speaker group 82 to which the sound signal is input. Further, the sub CPU 201 outputs a lamp signal for turning on and off the LED group 81 according to the lamp data specified by the effect content via the sub-relay board 64. As a result, the LEDs in the LED group 81 to which the lamp signal is input are turned on and off in a predetermined pattern. Further, the sub CPU 201 outputs a motor drive excitation signal for driving the movable decoration unit 311 and the like according to the movable data specified by the effect content to the accessory drive unit 78 via the sub-relay board 64. As a result, a predetermined operation of the movable decoration unit 311 is executed under the control of the accessory drive unit 78 to which the excitation signal is input.

なお、これらの演出制御は、サブＣＰＵ２０１がストレージ基板６３に記憶されている副制御プログラムを実行することにより行われる。なお、ストレージ基板６３の内部構成については、後で詳述する。 Note that these effect controls are performed by the sub CPU 201 executing a sub control program stored in the storage board 63. The internal configuration of the storage board 63 will be described in detail later.

サブＲＡＭ２０２には、決定された演出内容や演出データを登録する格納領域や、主制御回路９０から送信される内部当籤役等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 is provided with a storage area for registering the determined effect content and effect data, and a storage area for storing various data such as an internal winning combination transmitted from the main control circuit 90.

サブＣＰＵ２０１、ＧＰＵ２０３及びＶＲＡＭ２０４は、演出内容により指定されたアニメーションデータに従って映像信号を作成し、作成した映像信号を液晶中継基板６２を介して液晶表示装置１１に出力する。液晶表示装置１１は、入力された映像信号に基づいて、所定の演出映像を表示する。 The sub CPU 201, GPU 203, and VRAM 204 create a video signal according to the animation data specified by the effect content, and output the created video signal to the liquid crystal display device 11 via the liquid crystal relay board 62. The liquid crystal display device 11 displays a predetermined production image based on the input image signal.

ＳＲＡＭ２０５は、電断中も所定のデータをバックアップする機能を備える。また、ＳＡＴＡ−Ｉ／Ｆ２０６は、サブＣＰＵ２０１とストレージ基板６３との間を電気的に接続するためのインターフェイス回路である。ＳＡＴＡ−Ｉ／Ｆ２０６は、バス（不図示）を介してサブＣＰＵ２０１に接続されるとともに、後述のｍＳＡＴＡコネクタ２１１を介してストレージ基板６３に接続される。 The SRAM 205 has a function of backing up predetermined data even during a power failure. Further, the SATA-I / F206 is an interface circuit for electrically connecting the sub CPU 201 and the storage board 63. The SATA-I / F206 is connected to the sub CPU 201 via a bus (not shown) and is connected to the storage board 63 via the mSATA connector 211 described later.

＜ストレージ基板の構成＞
次に、ストレージ基板６３の内部構成を、図９を参照して説明する。図９は、パチスロ１が備えるストレージ基板６３の内部構成例を示すブロック図である。 <Configuration of storage board>
Next, the internal configuration of the storage board 63 will be described with reference to FIG. FIG. 9 is a block diagram showing an example of the internal configuration of the storage board 63 included in the pachi-slot machine 1.

ストレージ基板６３には、図９に示すように、ＳＡＴＡブリッジＡＳＩＣ（Application Specific Integrated Circuit）２１０、ｍＳＡＴＡコネクタ２１１、ストレージ２１２及びＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）２１３が搭載される。なお、ＳＡＴＡブリッジＡＳＩＣ２１０は、本発明に係る識別情報照合手段の一具体例を示し、ストレージ２１２は、本発明に係る第１記憶手段の一具体例を示し、ＥＥＰＲＯＭ２１３は、本発明に係る第３記憶手段の一具体例を示す。 As shown in FIG. 9, the storage board 63 is equipped with a SATA bridge ASIC (Application Specific Integrated Circuit) 210, an mSATA connector 211, a storage 212, and an EEPROM (Electrically Erasable Programmable ROM) 213. The SATA bridge ASIC 210 shows a specific example of the identification information collation means according to the present invention, the storage 212 shows a specific example of the first storage means according to the present invention, and the EEPROM 213 shows a specific example according to the third invention. A specific example of the storage means is shown.

ＳＡＴＡブリッジＡＳＩＣ２１０は、ストレージ２１２にＳＡＴＡ接続されるとともに、ｍＳＡＴＡコネクタ２１１を介してサブＣＰＵ２０１にＳＡＴＡ接続される。すなわち、ＳＡＴＡブリッジＡＳＩＣ２１０は、ストレージ２１２とサブＣＰＵ２０１との間におけるデータの橋渡し役となる回路である。また、ＳＡＴＡブリッジＡＳＩＣ２１０は、ＳＰＩバスを介してＥＥＰＲＯＭ２１３に接続される。 The SATA bridge ASIC 210 is SATA-connected to the storage 212 and is SATA-connected to the sub CPU 201 via the mSATA connector 211. That is, the SATA bridge ASIC 210 is a circuit that acts as a data bridge between the storage 212 and the sub CPU 201. Further, the SATA bridge ASIC210 is connected to the EEPROM 213 via the SPI bus.

なお、ＳＡＴＡブリッジＡＳＩＣ２１０とストレージ２１２との間、及び、ＳＡＴＡブリッジＡＳＩＣ２１０とｍＳＡＴＡコネクタ２１１との間におけるデータの入出力方向は、双方向となる。また、ＳＡＴＡブリッジＡＳＩＣ２１０とＥＥＰＲＯＭ２１３との間におけるデータの入出力方向もまた、双方向となる。 The data input / output directions between the SATA bridge ASIC 210 and the storage 212 and between the SATA bridge ASIC 210 and the mSATA connector 211 are bidirectional. Further, the data input / output direction between the SATA bridge ASIC 210 and the EEPROM 213 is also bidirectional.

ＳＡＴＡブリッジＡＳＩＣ２１０は、図９に示すように、コントローラ２１４と、内蔵ＳＤＲＡＭ２１５と、内蔵ＲＯＭ２１６（マスクＲＯＭ）と、ＳＡＴＡ−Ｉ／Ｆ２１７と、ＳＰＩ−Ｉ／Ｆ２１８とを有する。なお、本実施形態では、内蔵ＲＯＭ２１６は、特殊制御により、１度だけデータを書き換えることが可能な構成を有し、本発明に係る第２記憶手段の一具体例を示す。 As shown in FIG. 9, the SATA bridge ASIC 210 has a controller 214, a built-in SDRAM 215, a built-in ROM 216 (mask ROM), a SATA-I / F217, and an SPI-I / F218. In the present embodiment, the built-in ROM 216 has a configuration in which data can be rewritten only once by special control, and shows a specific example of the second storage means according to the present invention.

なお、図９には示さないが、内蔵ＳＤＲＡＭ２１５、内蔵ＲＯＭ２１６、ＳＡＴＡ−Ｉ／Ｆ２１７及びＳＰＩ−Ｉ／Ｆ２１８は、バス（不図示）を介してコントローラ２１４に接続される。また、ＳＡＴＡブリッジＡＳＩＣ２１０は、ＳＡＴＡ−Ｉ／Ｆ２１７を介してストレージ２１２及びｍＳＡＴＡコネクタ２１１のそれぞれに接続され、ＳＰＩ−Ｉ／Ｆ２１８を介してＥＥＰＲＯＭ２１３に接続される。 Although not shown in FIG. 9, the built-in SDRAM 215, built-in ROM 216, SATA-I / F217, and SPI-I / F218 are connected to the controller 214 via a bus (not shown). Further, the SATA bridge ASIC210 is connected to each of the storage 212 and the mSATA connector 211 via SATA-I / F217, and is connected to EEPROM 213 via SPI-I / F218.

ＳＡＴＡブリッジＡＳＩＣ２１０の各種動作は、コントローラ２１４が内蔵ＲＯＭ２１６に記憶されたプログラムを実行することにより制御される。 Various operations of the SATA bridge ASIC 210 are controlled by the controller 214 executing a program stored in the built-in ROM 216.

ストレージ２１２は、例えばＳＳＤ、ＨＤＤ、ＢＤ、フラッシュメモリ（ＮＡＮＤ型、ＮＯＲ型）、ＲＯＭ等で構成することができる。ストレージ２１２には、上述のように、副制御プログラムやアプリケーションデータ（コンテンツデータ）などが格納される。 The storage 212 can be composed of, for example, SSD, HDD, BD, flash memory (NAND type, NOR type), ROM, or the like. As described above, the storage 212 stores the sub-control program, application data (content data), and the like.

ＥＥＰＲＯＭ２１３には、後述のように、ストレージ２１２のシリアル番号を照合する際に用いるパスワードのデータが格納される。なお、パスワードは、ストレージ２１２の正しいシリアル番号（照合用シリアル番号）と、暗号化されたシリアル番号を復号するための後述の復号化キー（変更）とを関連づける情報（データ）であり、後述の復号化キー（変更）とこのパスワードとを用いて所定の演算等を行うことにより、ストレージ２１２の正しいシリアル番号（照合用シリアル番号）を導出することが可能な情報（データ）である。 As will be described later, the EEPROM 213 stores password data used when collating the serial number of the storage 212. The password is information (data) that associates the correct serial number (verification serial number) of the storage 212 with the decryption key (change) described later for decrypting the encrypted serial number, which will be described later. Information (data) capable of deriving the correct serial number (verification serial number) of the storage 212 by performing a predetermined operation or the like using the decryption key (change) and this password.

なお、本実施形態では、ＳＡＴＡブリッジＡＳＩＣ２１０がＲＯＭを内蔵する構成例を説明したが、本発明はこれに限定されない。例えば、ＲＯＭを、バスを介して、ＳＡＴＡブリッジＡＳＩＣ２１０に外付けするような構成にしてもよい。 In the present embodiment, a configuration example in which the SATA bridge ASIC210 has a built-in ROM has been described, but the present invention is not limited thereto. For example, the ROM may be externally attached to the SATA bridge ASIC 210 via a bus.

＜セキュリティ機能＞
次に、本実施形態のパチスロ１が備える、ストレージ２１２へのゴト等の不正行為に対するセキュリティ機能について説明する。 <Security function>
Next, the security function against fraudulent acts such as goto to the storage 212 provided in the pachislot machine 1 of the present embodiment will be described.

本実施形態のパチスロ１は、電源投入時に、ＳＡＴＡブリッジＡＳＩＣ２１０により、ストレージ２１２のシリアル番号と、ＥＥＰＲＯＭ２１３に格納されたパスワード及び内蔵ＲＯＭ２１６に格納された復号化キーにより生成される照合用シリアル番号（ペアリングシリアル生成）とを照合（ペアリング）する機能を有する。そして、このストレージ２１２のシリアル番号の照合結果が不一致（ＮＧ）である場合には、ＳＡＴＡブリッジＡＳＩＣ２１０は、サブＣＰＵ２０１及びストレージ２１２間のアクセスを禁止する。 The pachi-slot machine 1 of the present embodiment has a verification serial number (pair) generated by the SATA bridge ASIC210 by the SATA bridge ASIC210 by the serial number of the storage 212, the password stored in the EEPROM 213, and the decryption key stored in the built-in ROM 216 when the power is turned on. It has a function to collate (pair) with (ring serial generation). Then, when the collation result of the serial number of the storage 212 is inconsistent (NG), the SATA bridge ASIC210 prohibits access between the sub CPU 201 and the storage 212.

また、本実施形態では、セキュリティ性をさらに向上させるため、製品プログラムを書き込む段階（製造段階）において、内蔵ＲＯＭ２１６に予め格納された復号化キー（以下、復号化キー（初期）と記す）、及び、ストレージ２１２に予め格納されたシリアル番号の暗号化データ（以下、暗号化シリアル番号（初期）と記す）を、専用装置（ＲＯＭライター）を使用して変更する。なお、このシリアル番号は、本発明に係るメモリ識別情報の一具体例を示す。 Further, in the present embodiment, in order to further improve the security, the decryption key (hereinafter referred to as the decryption key (initial)) stored in advance in the built-in ROM 216 at the stage of writing the product program (manufacturing stage), and , The encrypted data of the serial number (hereinafter referred to as the encrypted serial number (initial)) stored in advance in the storage 212 is changed by using a dedicated device (ROM writer). In addition, this serial number shows a specific example of the memory identification information which concerns on this invention.

以下、図１０及び図１１を参照しながら、ストレージ２１２へのゴト等の不正行為に対するセキュリティ機能の内容を具体的に説明する。なお、図１０は、製造段階において実行されるストレージ２１２の暗号化シリアル番号及び復号化キーの変更処理の概要を示す図である。また、図１１は、ＳＡＴＡブリッジＡＳＩＣ２１０により実行される、ストレージ２１２のシリアル番号の照合（ペアリング）機能の概要を示す図である。 Hereinafter, the contents of the security function against fraudulent acts such as goto to the storage 212 will be specifically described with reference to FIGS. 10 and 11. Note that FIG. 10 is a diagram showing an outline of a process of changing the encryption serial number and the decryption key of the storage 212 executed in the manufacturing stage. Further, FIG. 11 is a diagram showing an outline of a serial number collation (pairing) function of the storage 212 executed by the SATA bridge ASIC210.

［ストレージの暗号化シリアル番号及び復号化キーの変更処理］
製造段階に実行されるストレージ２１２の暗号化シリアル番号及び復号化キーの変更処理では、まず、専用装置５００（ＲＯＭライター）から専用コマンドがＳＡＴＡブリッジＡＳＩＣ２１０に入力される（図１０中の矢印Ａ１１の動作）。なお、この専用コマンドの入力により、セキュリティ機能の初期設定等の処理が行われる。そして、ＳＡＴＡブリッジＡＳＩＣ２１０のコントローラ２１４は、この入力された専用コマンドに基づいて、ストレージ２１２の暗号化シリアル番号（初期）及び復号化キー（初期）の変更処理を開始する。 [Process for changing storage encryption serial number and decryption key]
In the process of changing the encryption serial number and decryption key of the storage 212 executed in the manufacturing stage, first, a dedicated command is input to the SATA bridge ASIC210 from the dedicated device 500 (ROM writer) (arrow A11 in FIG. 10). motion). By inputting this dedicated command, processing such as initial setting of the security function is performed. Then, the controller 214 of the SATA bridge ASIC 210 starts the process of changing the encryption serial number (initial) and the decryption key (initial) of the storage 212 based on the input dedicated command.

次いで、コントローラ２１４は、内蔵ＲＯＭ２１６に予め格納された復号化キー（初期）を内蔵ＳＤＲＡＭ２１５に読み出す（図１０中の矢印Ａ１２の動作）。次いで、コントローラ２１４は、ストレージ２１２に予め格納された暗号化シリアル番号（初期）を内蔵ＳＤＲＡＭ２１５に読み出す（図１０中の矢印Ａ１３の動作）。そして、コントローラ２１４は、復号化キー（初期）を使用して読み出された暗号化シリアル番号（初期）を復号する（図１０中の矢印Ａ１４の動作）。これにより、復号化されたストレージ２１２のシリアル番号（以下、復号化シリアル番号と記す）が内蔵ＳＤＲＡＭ２１５に格納される。 Next, the controller 214 reads the decoding key (initial) stored in advance in the built-in ROM 216 into the built-in SDRAM 215 (operation of arrow A12 in FIG. 10). Next, the controller 214 reads the encrypted serial number (initial) stored in advance in the storage 212 into the built-in SDRAM 215 (operation of arrow A13 in FIG. 10). Then, the controller 214 decrypts the encrypted serial number (initial) read by using the decryption key (initial) (operation of arrow A14 in FIG. 10). As a result, the serial number of the decrypted storage 212 (hereinafter referred to as the decrypted serial number) is stored in the built-in SDRAM 215.

次いで、専用装置５００（ＲＯＭライター）からＳＡＴＡブリッジＡＳＩＣ２１０に変更用の復号化キー（以下、復号化キー（変更）と記す）が入力される（図１０中の矢印Ａ１５の動作）。なお、この復号化キー（変更）は、本発明に係る復号情報の一具体例を示す。 Next, a decoding key for change (hereinafter referred to as a decoding key (change)) is input from the dedicated device 500 (ROM writer) to the SATA bridge ASIC210 (operation of arrow A15 in FIG. 10). The decoding key (change) shows a specific example of the decoding information according to the present invention.

次いで、コントローラ２１４は、復号化キー（変更）を用いて復号化シリアル番号からパスワードを生成する（図１０中の矢印Ａ１６及びＡ１７の動作）。なお、このパスワードの生成手法（演算手法）は、共通鍵暗号方式（ＡＥＳ、ＤＥＳ（ブロック暗号）、ＲＣ４（ストリーム暗号）等）を使用し、復号化キー（変更）を用いて復号化シリアル番号からパスワードを導出しているが、同様にしてパスワードを導出することができれば、例えば、公開鍵暗号方式や他の暗号方式などを採用することができる。また、このパスワードは、本発明に係る照合情報の一具体例を示す。 The controller 214 then uses the decryption key (change) to generate a password from the decrypted serial number (operations of arrows A16 and A17 in FIG. 10). The password generation method (calculation method) uses a common key cryptosystem (AES, DES (block cipher), RC4 (stream cipher), etc.) and a decryption serial number using a decryption key (change). Although the password is derived from, if the password can be derived in the same manner, for example, a public key cryptosystem or another cipher can be adopted. Further, this password indicates a specific example of the collation information according to the present invention.

次いで、コントローラ２１４は、復号化キー（変更）を内蔵ＲＯＭ２１６に保存する（図１０中の矢印Ａ１８の動作）。この際、復号化キー（変更）は、復号化キー（初期）上に上書きされる。なお、本発明はこれに限定されず、復号化キー（変更）を復号化キー（初期）とは異なる格納領域に保存する構成にしてもよい。 Next, the controller 214 saves the decryption key (change) in the built-in ROM 216 (operation of arrow A18 in FIG. 10). At this time, the decryption key (change) is overwritten on the decryption key (initial). The present invention is not limited to this, and the decoding key (change) may be stored in a storage area different from that of the decoding key (initial).

また、コントローラ２１４は、生成されたパスワードをＥＥＰＲＯＭ２１３に保存する（図１０中の矢印Ａ１９の動作）。 Further, the controller 214 stores the generated password in the EEPROM 213 (the operation of the arrow A19 in FIG. 10).

次いで、コントローラ２１４は、復号化キー（変更）を使用して復号化シリアル番号を暗号化し、変更されたストレージ２１２の暗号化シリアル番号（以下、暗号化シリアル番号（変更）と記す）を生成する（図１０中の矢印Ａ２０及びＡ２１の動作）。そして、コントローラ２１４は、生成されたストレージ２１２の暗号化シリアル番号（変更）をストレージ２１２に出力する。これにより、暗号化シリアル番号（変更）がストレージ２１２内の所定の格納領域に保存される。この際、暗号化シリアル番号（変更）は、ストレージ２１２内の暗号化シリアル番号（初期）の格納領域とは異なる格納領域に保存される。なお、暗号化シリアル番号（変更）も前述のパスワード生成手法（演算手法）で使用した暗号方式により演算されて生成される。また、後述のストレージのシリアル番号の照合（ペアリング）機能で詳述されるシリアル番号の暗号化及び復号化の処理も同様に、パスワード生成手法（演算手法）で使用した暗号方式に従って処理が行われる。 The controller 214 then uses the decryption key (change) to encrypt the decryption serial number and generate the encrypted serial number of the modified storage 212 (hereinafter referred to as the encrypted serial number (change)). (Operations of arrows A20 and A21 in FIG. 10). Then, the controller 214 outputs the encrypted serial number (change) of the generated storage 212 to the storage 212. As a result, the encrypted serial number (change) is stored in a predetermined storage area in the storage 212. At this time, the encrypted serial number (change) is stored in a storage area different from the storage area of the encrypted serial number (initial) in the storage 212. The encrypted serial number (change) is also calculated and generated by the encryption method used in the password generation method (calculation method) described above. In addition, the serial number encryption and decryption processing described in detail in the storage serial number collation (pairing) function described later is also performed according to the encryption method used in the password generation method (calculation method). Will be.

本実施形態では、上述のようにして、製造段階において、ストレージ２１２の暗号化シリアル番号及び復号化キーの変更処理を行う。なお、本実施形態では、専用コマンドを出力するための専用装置５００としてＲＯＭライターを用いた例を説明したが、本発明はこれに限定されない。専用コマンドが送信可能であれば、任意の装置を使用することができ、例えばパソコン等を専用装置５００として用いてもよい。 In the present embodiment, as described above, the encryption serial number and the decryption key of the storage 212 are changed at the manufacturing stage. In the present embodiment, an example in which a ROM writer is used as the dedicated device 500 for outputting a dedicated command has been described, but the present invention is not limited to this. Any device can be used as long as the dedicated command can be transmitted, and for example, a personal computer or the like may be used as the dedicated device 500.

［ストレージのシリアル番号の照合（ペアリング）機能］
次に、図１１を参照して、パチスロ１の電源投入時（起動時）に、ＳＡＴＡブリッジＡＳＩＣ２１０により実行されるストレージ２１２のシリアル番号の照合（ペアリング）機能の動作について説明する。 [Storage serial number collation (pairing) function]
Next, with reference to FIG. 11, the operation of the serial number collation (pairing) function of the storage 212 executed by the SATA bridge ASIC 210 when the power of the pachi-slot 1 is turned on (started) will be described.

まず、ＳＡＴＡブリッジＡＳＩＣ２１０のコントローラ２１４は、電源投入時に、ストレージ２１２から暗号化シリアル番号（変更）を、内蔵ＳＤＲＡＭ２１５に読み込む（図１１中の矢印Ａ３１の動作）。また、コントローラ２１４は、内蔵ＲＯＭ２１６から復号化キー（変更）を読み出す（図１１中の矢印Ａ３２の動作）。そして、コントローラ２１４は、復号化キー（変更）を用いて、暗号化シリアル番号（変更）を復号する。これにより、復号化シリアル番号（ストレージ２１２のシリアル番号）が生成される。 First, the controller 214 of the SATA bridge ASIC 210 reads the encrypted serial number (change) from the storage 212 into the built-in SDRAM 215 when the power is turned on (the operation of the arrow A31 in FIG. 11). Further, the controller 214 reads the decoding key (change) from the built-in ROM 216 (operation of arrow A32 in FIG. 11). Then, the controller 214 decrypts the encrypted serial number (change) by using the decryption key (change). As a result, the decrypted serial number (serial number of the storage 212) is generated.

次いで、コントローラ２１４は、ＥＥＰＲＯＭ２１３からパスワードを読み出すとともに、内蔵ＲＯＭ２１６から復号化キー（変更）を読み出す（図１１中の矢印Ａ３３及びＡ３４の動作）。そして、コントローラ２１４は、復号化キー（変更）を用いてパスワードからペアリングシリアル番号（照合用シリアル番号）を生成する。この際、コントローラ２１４は、復号化キー（変更）を用いて復号化シリアル番号からパスワードを生成した際の演算手法とは逆の演算手法により、復号化キー（変更）を用いてパスワードからペアリングシリアル番号（照合用シリアル番号）を生成する。 Next, the controller 214 reads the password from the EEPROM 213 and reads the decryption key (change) from the built-in ROM 216 (operations of arrows A33 and A34 in FIG. 11). Then, the controller 214 generates a pairing serial number (collation serial number) from the password by using the decryption key (change). At this time, the controller 214 is paired from the password using the decryption key (change) by the calculation method opposite to the calculation method when the password is generated from the decryption serial number using the decryption key (change). Generate a serial number (verification serial number).

次いで、コントローラ２１４は、復号化シリアル番号がペアリングシリアル番号（照合用シリアル番号）と一致するか否かの照合処理（ペアリング処理）を行う（図１１中の矢印Ａ３５の動作）。そして、この照合処理により、コントローラ２１４が、復号化シリアル番号がペアリングシリアル番号（照合用シリアル番号）と一致しないと判別した場合には、コントローラ２１４は、サブＣＰＵ２０１及びストレージ２１２間のアクセス動作を禁止する。 Next, the controller 214 performs a collation process (pairing process) for checking whether or not the decrypted serial number matches the pairing serial number (collation serial number) (operation of arrow A35 in FIG. 11). Then, when the controller 214 determines that the decrypted serial number does not match the pairing serial number (collation serial number) by this collation process, the controller 214 performs an access operation between the sub CPU 201 and the storage 212. Ban.

上述ようなセキュリティ機能を設けることにより、次のような効果が得られる。 By providing the above-mentioned security function, the following effects can be obtained.

ストレージ２１２のシリアル番号（復号化シリアル番号）は、機器（遊技機）毎に異なるとともに、復号化キー（変更）も機器毎に変更することができる。それゆえ、同一機種の遊技機（パチスロ１）であっても、機器毎に互いに異なるパスワードを生成することができ、遊技機のセキュリティ性を向上させることができる。 The serial number (decrypted serial number) of the storage 212 is different for each device (game machine), and the decryption key (change) can also be changed for each device. Therefore, even if the game machines (pachislot 1) of the same model are used, different passwords can be generated for each device, and the security of the game machines can be improved.

また、本実施形態では、上述したストレージ２１２のシリアル番号の照合処理（ペアリング処理）により、ストレージ２１２がゴト等により交換（着脱）されたか否かを検知することができる。すなわち、ＳＡＴＡブリッジＡＳＩＣ２１０のコントローラ２１４は、ストレージ交換（着脱）検知機能（電源ＯＦＦ監視可能）を有する。それゆえ、本実施形態では、副制御プログラムやコンテンツデータなどが保存されているストレージ２１２（ＳＳＤ、ＨＤＤ、ＢＤ、フラッシュメモリ、ＲＯＭなど）が取り外されたか否かを確認することができ、ゴトが行われたか否かを判別することができる。すなわち、本実施形態のセキュリティ機能では、ストレージ基板６３へのゴト等の不正行為に対するセキュリティ性を向上させることができる。 Further, in the present embodiment, it is possible to detect whether or not the storage 212 has been replaced (attached / detached) by a goto or the like by the above-mentioned serial number collation process (pairing process) of the storage 212. That is, the controller 214 of the SATA bridge ASIC 210 has a storage exchange (detachment) detection function (power OFF monitoring is possible). Therefore, in the present embodiment, it is possible to confirm whether or not the storage 212 (SSD, HDD, BD, flash memory, ROM, etc.) in which the sub-control program, the content data, etc. are stored has been removed. It is possible to determine whether or not it has been performed. That is, the security function of the present embodiment can improve the security against fraudulent acts such as goto on the storage board 63.

以上、本発明の一実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、種々の変形例が含まれる。 The configuration and operation of the gaming machine according to the embodiment of the present invention have been described above, including their effects. However, the present invention is not limited to the above-described embodiments, and various modifications are included as long as the gist of the present invention described in the claims is not deviated.

上記実施形態では、上記セキュリティ機能（ストレージ２１２のシリアル番号のペアリング処理機能）をストレージ基板６３内のＳＡＴＡブリッジＡＳＩＣ２１０で実行する例を説明したが、本発明はこれに限定されない。例えば、副制御回路２００で上記セキュリティ機能を実行してもよい。 In the above embodiment, an example in which the security function (the serial number pairing processing function of the storage 212) is executed by the SATA bridge ASIC210 in the storage board 63 has been described, but the present invention is not limited thereto. For example, the sub-control circuit 200 may execute the above security function.

また、上記実施形態では、上記セキュリティ機能（ストレージ２１２のシリアル番号のペアリング処理機能）を遊技機の電源投入時（起動時）に実行する例を説明したが、本発明はこれに限定されない。電源投入時（起動時）だけでなく、例えば、遊技機の稼働中に上記セキュリティ機能を定期的に実行してもよいし、遊技機の稼働中に何らかの不正行為が検知された際に上記セキュリティ機能を実行してもよい。 Further, in the above-described embodiment, an example in which the above-mentioned security function (pairing processing function of the serial number of the storage 212) is executed when the power of the gaming machine is turned on (at the time of startup) has been described, but the present invention is not limited to this. For example, the above security function may be executed periodically not only when the power is turned on (when the power is turned on) but also while the game machine is operating, or when some fraudulent activity is detected while the game machine is operating, the above security You may perform the function.

また、上記実施形態のセキュリティ機能では、ストレージ２１２のシリアル番号をメモリ識別情報として用いる例を説明したが、本発明はこれに限定されない。例えば、ストレージ２１２を製品毎に識別可能な情報であれば任意の情報をメモリ識別情報として上記セキュリティ機能で用いることができる。 Further, in the security function of the above embodiment, an example in which the serial number of the storage 212 is used as the memory identification information has been described, but the present invention is not limited to this. For example, if the storage 212 is information that can be identified for each product, arbitrary information can be used as the memory identification information in the above security function.

また、上記実施形態では、副制御基板６１（副制御回路２００）とストレージ基板６３との間をｍＳＡＴＡ接続する例を説明したが、本発明はこれに限定されず、端子の配置が規格化された（規格で決定された）他の接続方式で、副制御基板６１（副制御回路２００）とストレージ基板６３との間が接続されていてもよい。例えば、ＳＡＴＡ標準コネクタ、その他のＳＡＴＡ規格に対応したコネクタ、ＵＳＢ規格に対応したコネクタ等により、副制御基板６１（副制御回路２００）とストレージ基板６３との間が接続されていてもよい。 Further, in the above embodiment, an example of connecting the sub-control board 61 (sub-control circuit 200) and the storage board 63 by mSATA has been described, but the present invention is not limited to this, and the terminal arrangement is standardized. Alternatively, the sub-control board 61 (sub-control circuit 200) and the storage board 63 may be connected by another connection method (determined by the standard). For example, the sub-control board 61 (sub-control circuit 200) and the storage board 63 may be connected by a SATA standard connector, a connector corresponding to another SATA standard, a connector corresponding to the USB standard, or the like.

さらに、上記実施形態では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されず、例えば、「パチンコ」と呼ばれる遊技機やスロットマシンにも本発明は適用可能である。 Further, in the above embodiment, the pachi-slot machine has been described as an example, but the present invention is not limited to this, and the present invention can be applied to, for example, a game machine or a slot machine called "pachinko". ..

また、本発明は以下のような遊技機を提供する。
遊技の進行に関連する動作及び該動作の制御を行い、遊技の進行に伴いデータ（例えば、各種コマンド等）を送信する主制御手段（例えば、後述の主制御回路９０）と、
前記主制御手段から送信されたデータを受信し、該受信したデータに基づいて遊技の演出を決定するとともに、該決定された演出の動作を制御する副制御手段（例えば、後述の副制御回路２００）と、
前記演出の動作の制御に必要なプログラム及び暗号化されたメモリ識別情報（例えば、後述のシリアル番号）が格納された第１記憶手段（例えば、後述のストレージ２１２）と、
前記第１記憶手段に格納された前記暗号化されたメモリ識別情報を復号するための復号情報（例えば、後述の復号化キー（変更））が格納された第２記憶手段（例えば、後述の内蔵ＲＯＭ２１６）と、
前記復号情報を用いて前記第１記憶手段の照合用メモリ識別情報（例えば、後述のペアリングシリアル番号）を生成することが可能な照合情報（例えば、後述のパスワード）が格納された第３記憶手段（例えば、後述のＥＥＰＲＯＭ２１３）と、
前記第１記憶手段に格納された前記暗号化されたメモリ識別情報を前記復号情報を用いて復号し、前記復号情報及び前記照合情報を用いて前記照合用メモリ識別情報を生成し、且つ、復号化された前記第１記憶手段のメモリ識別情報が前記照合用メモリ識別情報と一致するか否かを判定する識別情報照合手段（例えば、後述のＳＡＴＡブリッジＡＳＩＣ２１０）と、を備え、
前記識別情報照合手段が、復号化された前記第１記憶手段のメモリ識別情報が前記照合用メモリ識別情報と一致しないと判定した場合には、前記副制御手段と前記第１記憶手段との間のアクセス動作が禁止される
ことを特徴とする遊技機。 The present invention also provides the following gaming machines.
A main control means (for example, a main control circuit 90 described later) that controls an operation related to the progress of the game and controls the operation, and transmits data (for example, various commands) with the progress of the game.
Sub-control means (for example, a sub-control circuit 200 described later) that receives data transmitted from the main control means, determines the effect of the game based on the received data, and controls the operation of the determined effect. )When,
A first storage means (for example, a storage 212 described later) in which a program necessary for controlling the operation of the effect and encrypted memory identification information (for example, a serial number described later) are stored, and
A second storage means (for example, a built-in one described later) in which decryption information (for example, a decryption key (change) described later) for decrypting the encrypted memory identification information stored in the first storage means is stored. ROM216) and
A third memory in which collation information (for example, a password described later) capable of generating collation memory identification information (for example, a pairing serial number described later) of the first storage means using the decryption information is stored. Means (eg, EEPROM 213 described below) and
The encrypted memory identification information stored in the first storage means is decrypted by using the decoding information, the decoding information and the collation information are used to generate the collation memory identification information, and the decryption is performed. It is provided with an identification information collation means (for example, SATA bridge ASIC210 described later) for determining whether or not the memory identification information of the first storage means is matched with the collation memory identification information.
When the identification information collation means determines that the decrypted memory identification information of the first storage means does not match the collation memory identification information, it is between the sub-control means and the first storage means. A game machine characterized in that the access operation of is prohibited.

また、本発明の遊技機では、さらに、前記副制御手段が搭載された副基板（例えば、後述の副制御基板６１）と、
前記第１記憶手段、前記第２記憶手段、前記第３記憶手段及び前記識別情報照合手段が搭載されたメモリ基板（例えば、後述のストレージ基板６３）と、を備え、
前記メモリ基板が前記副基板に対して規格化された端子の配置を有する接続態様（例えば、後述のｍＳＡＴＡ）で接続され、
前記副制御手段が、前記識別情報照合手段を介して前記第１記憶手段に接続されているようにしてもよい。 Further, in the gaming machine of the present invention, a sub-board on which the sub-control means is mounted (for example, a sub-control board 61 described later) and
A memory board (for example, a storage board 63 described later) on which the first storage means, the second storage means, the third storage means, and the identification information collation means are mounted is provided.
The memory board is connected to the sub board in a connection mode (for example, mSATA described later) having a standardized terminal arrangement.
The sub-control means may be connected to the first storage means via the identification information collation means.

１…パチスロ（遊技機）、２…外装体、２ａ…キャビネット、２ｂ…フロントドア、３Ｌ…左リール、３Ｃ…中リール、３Ｒ…右リール、１１…液晶表示装置、１６…スタートレバー、１７Ｌ…左ストップボタン、１７Ｃ…中ストップボタン、１７Ｒ…右ストップボタン、５１…主制御基板、６１…副制御基板、６３…ストレージ基板、６４…副中継基板、１００…メインＣＰＵ、２０１…サブＣＰＵ、２１０…ＳＡＴＡブリッジＡＳＩＣ、２１１…ｍＳＡＴＡコネクタ、２１２…ストレージ、２１３…ＥＥＰＲＯＭ、２１４…コントローラ、２１５…内蔵ＳＤＲＡＭ、２１６…内蔵ＲＯＭ、２１７…ＳＡＴＡ−Ｉ／Ｆ、２１８…ＳＰＩ−Ｉ／Ｆ

1 ... Pachislot (game machine), 2 ... Exterior, 2a ... Cabinet, 2b ... Front door, 3L ... Left reel, 3C ... Middle reel, 3R ... Right reel, 11 ... LCD display device, 16 ... Start lever, 17L ... Left stop button, 17C ... Middle stop button, 17R ... Right stop button, 51 ... Main control board, 61 ... Sub control board, 63 ... Storage board, 64 ... Sub relay board, 100 ... Main CPU, 201 ... Sub CPU, 210 ... SATA bridge ASIC, 211 ... mSATA connector, 212 ... storage, 213 ... EEPROM, 214 ... controller, 215 ... built-in SDRAM, 216 ... built-in ROM, 217 ... SATA-I / F, 218 ... SPI-I / F

Claims (2)

遊技の進行に伴い、データを送信する主制御手段と、
前記主制御手段から受信した前記データに基づいて、遊技の演出を決定するとともに、該決定された演出の動作を制御する副制御手段と、
前記演出の動作の制御に必要なプログラム及びメモリ識別情報が格納された第１記憶手段と、
前記第１記憶手段の照合用メモリ識別情報を生成することが可能な照合情報が格納された第２記憶手段と、
前記第１記憶手段に格納されたメモリ識別情報と前記照合情報を用いて前記照合用メモリ識別情報を生成し、且つ、前記第１記憶手段のメモリ識別情報が前記照合用メモリ識別情報と一致するか否かを判定する識別情報照合手段と、
前記副制御手段が搭載された副基板と、
前記第１記憶手段、前記第２記憶手段、及び前記識別情報照合手段が搭載されたメモリ基板と、を備え、
電源投入時に、前記識別情報照合手段が、前記第１記憶手段のメモリ識別情報が前記照合用メモリ識別情報と一致しないと判定した場合には、前記副制御手段と前記第１記憶手段との間のアクセス動作が禁止されることを特徴とする遊技機。 As the game progresses, the main control means for transmitting data and
Based on the data received from the main control means, the sub-control means that determines the effect of the game and controls the operation of the determined effect, and
A first storage means in which a program and memory identification information necessary for controlling the operation of the effect are stored, and
A second storage means in which collation information capable of generating collation memory identification information of the first storage means is stored, and
The collation memory identification information is generated by using the memory identification information stored in the first storage means and the collation information, and the memory identification information of the first storage means matches the collation memory identification information. Identification information collation means to determine whether or not
The sub-board on which the sub-control means is mounted and
A memory board on which the first storage means, the second storage means, and the identification information collation means are mounted .
When the power-on, when the identification information collating means determines that the memory identification information of the first storage means does not match the collating memory identification information, between the sub-control means and the first storage means. A game machine characterized in that the access operation of is prohibited. 前記メモリ基板は、小型化して規格化された端子の配置を有するコネクタを有し、
前記コネクタは、前記識別情報照合手段を介して前記第１記憶手段に接続されていることを特徴とする請求項１に記載の遊技機。 Before Symbol memory board has a connector having an arrangement of terminals that are normalized by size reduction,
The gaming machine according to claim 1, wherein the connector is connected to the first storage means via the identification information collation means.
JP2019054997A 2019-03-22 2019-03-22 Game machine Active JP6793775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019054997A JP6793775B2 (en) 2019-03-22 2019-03-22 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019054997A JP6793775B2 (en) 2019-03-22 2019-03-22 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015112268A Division JP6508595B2 (en) 2015-06-02 2015-06-02 Gaming machine

Publications (2)

Publication Number Publication Date
JP2019130337A JP2019130337A (en) 2019-08-08
JP6793775B2 true JP6793775B2 (en) 2020-12-02

Family

ID=67545160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019054997A Active JP6793775B2 (en) 2019-03-22 2019-03-22 Game machine

Country Status (1)

Country Link
JP (1) JP6793775B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003047746A (en) * 2001-08-07 2003-02-18 Takasago Electric Ind Co Ltd Game control data supply system
JP2006204324A (en) * 2005-01-25 2006-08-10 Samii Kk Game machine
JP2007029407A (en) * 2005-07-27 2007-02-08 Aruze Corp Game machine
JP5127027B2 (en) * 2007-03-30 2013-01-23 豊丸産業株式会社 Game machine
JP2011161010A (en) * 2010-02-10 2011-08-25 Sammy Corp Game machine
JP5286579B1 (en) * 2012-09-21 2013-09-11 株式会社Ｂｏｏｏｍ Method and program for preventing fraud in gaming machine

Also Published As

Publication number Publication date
JP2019130337A (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP4942732B2 (en) Game machine
JP6508595B2 (en) Gaming machine
JP5931254B1 (en) Slot machine
JP2013046695A (en) Slot machine
CA2450201C (en) Method and apparatus for securing gaming machine operating data
JP5109014B2 (en) Game machine
JP2013046697A (en) Slot machine
JP2017153654A (en) Game system, game machine, and game device
JP2013046694A (en) Slot machine
JP2010131188A (en) Slot machine
JP6793775B2 (en) Game machine
JP2007202696A (en) Game machine
JP2017153656A (en) Game machine and setting device
JP2013046692A (en) Slot machine
US8708798B2 (en) Wagering game machine cabinet memory
JP2008206774A (en) Game machine
JP6348647B2 (en) Game machine
JP6200540B1 (en) Game machine
JP5228100B2 (en) Authentication method for gaming machines and electronic devices
JP5194091B2 (en) Game machine
JP2013046696A (en) Slot machine
JP2013046693A (en) Slot machine
JP5202688B2 (en) Authentication method for gaming machines and electronic devices
JP5202695B2 (en) Authentication method for gaming machines and electronic devices
JP4423395B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250