JP6791208B2 - Manufacturing method of light emitting element - Google Patents

Manufacturing method of light emitting element Download PDF

Info

Publication number
JP6791208B2
JP6791208B2 JP2018097828A JP2018097828A JP6791208B2 JP 6791208 B2 JP6791208 B2 JP 6791208B2 JP 2018097828 A JP2018097828 A JP 2018097828A JP 2018097828 A JP2018097828 A JP 2018097828A JP 6791208 B2 JP6791208 B2 JP 6791208B2
Authority
JP
Japan
Prior art keywords
light emitting
tape
emitting element
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018097828A
Other languages
Japanese (ja)
Other versions
JP2019204842A5 (en
JP2019204842A (en
Inventor
石崎 順也
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018097828A priority Critical patent/JP6791208B2/en
Priority to PCT/JP2019/015989 priority patent/WO2019225206A1/en
Priority to TW108113626A priority patent/TW202004851A/en
Publication of JP2019204842A publication Critical patent/JP2019204842A/en
Publication of JP2019204842A5 publication Critical patent/JP2019204842A5/ja
Application granted granted Critical
Publication of JP6791208B2 publication Critical patent/JP6791208B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子の製造方法に関し、特に発光素子を実装基板に精度良く接合する発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting element, and more particularly to a method for manufacturing a light emitting element that accurately bonds the light emitting element to a mounting substrate.

マイクロLEDもしくはミニLEDを実装する際に、ダイスをテープに保持して実装基板に実装する製造方法がある。また、基板に回路(発光素子)を作り込んだ上で実装基板に実装した後、基板を除去する製造方法もある。 When mounting a micro LED or a mini LED, there is a manufacturing method in which the die is held on a tape and mounted on a mounting board. There is also a manufacturing method in which a circuit (light emitting element) is built in a substrate, mounted on a mounting substrate, and then the substrate is removed.

特開2008−311671号公報Japanese Unexamined Patent Publication No. 2008-311671

しかしながら、前者(ダイスをテープに保持して実装基板に実装)の場合、任意のピッチにダイスを配置する必要があるが、従来のテープエキスパンド法ではダイスピッチの精度が悪かった。その理由は、従来のテープエキスパンド法で用いられるテープは、保持テープ基材と、ダイスを保持するための糊剤からなり(例えば、特許文献1参照)、保持テープ基材のポリプロピレン(PPと言う場合がある)やポリ塩化ビニル(PVCと言う場合がある)の延性は優れるものの、ダイスを保持するための糊材の延性が悪かったためである。 However, in the former case (holding the dice on the tape and mounting the dice on the mounting substrate), it is necessary to arrange the dice at an arbitrary pitch, but the accuracy of the dice pitch is poor in the conventional tape expanding method. The reason is that the tape used in the conventional tape expanding method consists of a holding tape base material and a glue for holding the die (see, for example, Patent Document 1), and the holding tape base material polypropylene (referred to as PP). This is because the ductility of polypropylene (sometimes referred to as PVC) and polyvinyl chloride (sometimes referred to as PVC) is excellent, but the ductility of the glue material for holding the die is poor.

テープエキスパンド法では実装基板に合わせて任意のピッチにダイスを配置できないため、後者(基板に回路を作り込んだ上で実装基板に実装した後、基板を除去)の方法では、あらかじめ任意のピッチになるようにダイス間の素子領域を取り除き、ピッチをそろえて実装する1:1転写が行われている。 Since the tape expanding method cannot arrange the dies at an arbitrary pitch according to the mounting board, the latter method (the circuit is built on the board, mounted on the mounting board, and then the board is removed) has a predetermined pitch. 1: 1 transfer is performed in which the element region between the dies is removed so that the pitch is aligned and mounted.

しかし、この方法では、ウェーハ内で発光素子にならない領域が大きくなり、コストアップになる。特に、RGB三種類のLEDを別個に実装して1画素を形成する場合、面積ロスが大きくなる。従って、ウェーハの面積ロスが少なく、かつ、精度の高いダイス実装方法が求められている。 However, in this method, the area in the wafer that does not become a light emitting element becomes large, which increases the cost. In particular, when three types of RGB LEDs are separately mounted to form one pixel, the area loss becomes large. Therefore, there is a demand for a die mounting method with low wafer area loss and high accuracy.

本発明は、上記問題点に鑑みてなされたものであって、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a method for manufacturing a light emitting element capable of accurately arranging light emitting elements formed on a semiconductor wafer at an arbitrary pitch by a tape expanding method. With the goal.

上記目的を達成するために、本発明は、基板上に発光素子が形成された半導体ウェーハを第1のテープに貼り付け、前記半導体ウェーハを複数の発光素子に分割する分割工程と、前記第1のテープを延伸することにより、前記複数の発光素子のそれぞれの発光素子の間の距離を拡張する拡張工程と、前記複数の発光素子のそれぞれの発光素子の間の距離が拡張された状態において、前記複数の発光素子を、前記第1のテープから第2のテープに転写する転写工程と、前記複数の発光素子を実装基板に接合する実装工程を含む発光素子の製造方法であって、前記分割工程において、前記第1のテープとして、伸縮性のある基材部と糊層からなり、前記糊層が島状に分割されたものを用い、前記島状に分割された糊層に前記複数の発光素子を貼り付けることを特徴とする発光素子の製造方法を提供する。 In order to achieve the above object, the present invention comprises a division step of attaching a semiconductor wafer having a light emitting element formed on a substrate to a first tape and dividing the semiconductor wafer into a plurality of light emitting elements, and the first. In the expansion step of extending the distance between the light emitting elements of the plurality of light emitting elements by stretching the tape, and in the state where the distance between the light emitting elements of the plurality of light emitting elements is extended. A method for manufacturing a light emitting element, comprising a transfer step of transferring the plurality of light emitting elements from the first tape to a second tape and a mounting step of joining the plurality of light emitting elements to a mounting substrate, wherein the division thereof is performed. In the step, as the first tape, a tape composed of an elastic base material portion and a glue layer and the glue layer divided into islands is used, and the plurality of glue layers divided into islands are formed. Provided is a method for manufacturing a light emitting element, which comprises attaching a light emitting element.

このように、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。 In this way, the glue layer having low ductility of the first tape is cut, and by arranging it in an island shape on the base material portion having high ductility, the elongation of the base material portion is not hindered. , The pitch of the light emitting elements does not deviate significantly, and the light emitting elements can be arranged at an arbitrary pitch. As a result, the light emitting elements formed on the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.

このとき、前記発光素子を前記実装基板にフリップチップボンディングすることができる。 At this time, the light emitting element can be flip-chip bonded to the mounting substrate.

発光素子を実装基板にフリップチップボンディングする場合に、本発明を好適に適用することができる。 The present invention can be suitably applied when the light emitting element is flip-chip bonded to the mounting substrate.

このとき、前記第1のテープとして、前記基材部がポリ塩化ビニル(PVC)またはポリプロピレン(PP)からなるものを用いることが好ましい。 At this time, it is preferable to use a tape whose base material is made of polyvinyl chloride (PVC) or polypropylene (PP) as the first tape.

第1のテープの基材部として、このような延性に優れたものを用いれば、十分延性のあるテープとすることができる。 If such a material having excellent ductility is used as the base material portion of the first tape, a tape having sufficient ductility can be obtained.

このとき、前記第1のテープの前記糊層を島状に分割する方法は、前記糊層をブレードまたはレーザーにより切断するか、または前記基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することが好ましい。 At this time, in the method of dividing the glue layer of the first tape into islands, the glue layer is cut by a blade or a laser, or the glue layer is formed on the base material by a printing method or a dispensing method. It is preferable to form a glue layer.

このような方法によれば、比較的容易に糊層を島状に分割することができる。 According to such a method, the glue layer can be divided into islands relatively easily.

以上のように、本発明の発光素子の製造方法によれば、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。 As described above, according to the method for manufacturing a light emitting element of the present invention, the glue layer having low ductility of the first tape is cut and arranged in an island shape on the base material having high ductility. Since the elongation of the base material portion is not hindered, the pitch of the light emitting elements does not greatly deviate, and the light emitting elements can be arranged at an arbitrary pitch. As a result, the light emitting elements formed on the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.

本発明の発光素子の製造方法を示すフロー図である。It is a flow figure which shows the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図である。It is a process sectional view which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図である。It is a process sectional view which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図3に続く図)である。It is a process sectional view (the figure following FIG. 3) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図4に続く図)である。It is a process sectional view (the figure following FIG. 4) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図5に続く図)である。It is a process sectional view (the figure following FIG. 5) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図6に続く図)である。It is a process sectional view (the figure following FIG. 6) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図7に続く図)である。It is a process sectional view (the figure following FIG. 7) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図8に続く図)である。It is a process sectional view (the figure following FIG. 8) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図9に続く図)である。It is a process sectional view (the figure following FIG. 9) which shows 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図10に続く図)である。It is a process sectional view (the figure following FIG. 10) which shows the 1st Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図である。It is a process sectional view which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図である。It is a process sectional view which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図13に続く図)である。It is a process sectional view (the figure following FIG. 13) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図14に続く図)である。It is a process sectional view (the figure following FIG. 14) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図15に続く図)である。It is a process sectional view (the figure following FIG. 15) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図16に続く図)である。It is a process sectional view (the figure following FIG. 16) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図17に続く図)である。It is a process sectional view (the figure following FIG. 17) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図18に続く図)である。It is a process sectional view (the figure following FIG. 18) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図19に続く図)である。It is a process sectional view (the figure following FIG. 19) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図20に続く図)である。It is a process sectional view (the figure following FIG. 20) which shows the 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図である。It is a process sectional view which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図である。It is a process sectional view which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図23に続く図)である。It is a process sectional view (the figure following FIG. 23) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図24に続く図)である。It is a process sectional view (the figure following FIG. 24) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図25に続く図)である。It is a process sectional view (the figure following FIG. 25) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図26に続く図)である。It is a process sectional view (the figure following FIG. 26) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図27に続く図)である。It is a process sectional view (the figure following FIG. 27) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図28に続く図)である。It is a process sectional view (the figure following FIG. 28) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図29に続く図)である。It is a process sectional view (the figure following FIG. 29) which shows the 3rd Embodiment of the manufacturing method of the light emitting element of this invention. 位置不良の例(横ずれ、縦ずれ、回転)を示す図である。It is a figure which shows the example of the position defect (horizontal shift, vertical shift, rotation). 実施例1、2及び比較例の位置不良率を示す図である。It is a figure which shows the position defect rate of Examples 1 and 2 and the comparative example.

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to the drawings as an example of an embodiment, but the present invention is not limited thereto.

まず、本発明の発光素子の製造方法について、図1を参照しながら説明する。
図1は、本発明の発光素子の製造方法を示すフロー図である。
First, the method for manufacturing the light emitting device of the present invention will be described with reference to FIG.
FIG. 1 is a flow chart showing a method for manufacturing a light emitting element of the present invention.

最初に、基板上に発光素子が形成された半導体ウェーハを、伸縮性のある基材部と島状に分割された糊層からなる第1のテープに貼り付け、半導体ウェーハを複数の発光素子に分割する(図1のS11参照)。
このとき、第1のテープとして、基材部がポリ塩化ビニル(PVC)またはポリプロピレン(PP)からなるものを用いることが好ましい。第1のテープの基材部として、このような延性に優れたものを用いれば、十分延性のあるテープとすることができる。
また、第1のテープの糊層を島状に分割する方法は、糊層をブレードまたはレーザーにより切断するか、または基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することが好ましい。このような方法によれば、比較的容易に糊層を島状に分割することができる。
First, a semiconductor wafer having a light emitting element formed on a substrate is attached to a first tape composed of an elastic base material and an island-shaped glue layer, and the semiconductor wafer is formed into a plurality of light emitting elements. Divide (see S11 in FIG. 1).
At this time, it is preferable to use a tape whose base material is made of polyvinyl chloride (PVC) or polypropylene (PP) as the first tape. If such a material having excellent ductility is used as the base material portion of the first tape, a tape having sufficient ductility can be obtained.
Further, in the method of dividing the glue layer of the first tape into islands, the glue layer is cut by a blade or a laser, or an island-shaped glue layer is formed on the base material by a printing method or a dispensing method. Is preferable. According to such a method, the glue layer can be divided into islands relatively easily.

次に、第1のテープを延伸することにより、複数の発光素子のそれぞれの発光素子の間の距離を拡張する(図1のS12参照)。
このとき、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置されていることで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。
Next, by stretching the first tape, the distance between the light emitting elements of the plurality of light emitting elements is extended (see S12 in FIG. 1).
At this time, since the glue layer having low ductility of the first tape is cut and arranged in an island shape on the base material portion having high ductility, the elongation of the base material portion is not hindered. Therefore, the pitch of the light emitting elements does not deviate significantly, and the light emitting elements can be arranged at an arbitrary pitch. As a result, the light emitting elements formed on the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.

次に、S12においてそれぞれの間の距離が拡張された複数の発光素子を、第1のテープから第2のテープに転写する(図1のS13参照)。 Next, in S12, the plurality of light emitting elements having the extended distances between them are transferred from the first tape to the second tape (see S13 in FIG. 1).

次に、S13において第2のテープに転写された複数の発光素子を実装基板に接合する(図1のS14参照)。
このとき、発光素子を前記実装基板にフリップチップボンディングすることができる。発光素子を前記実装基板にフリップチップボンディングする場合に、本発明を好適に適用することができる。
Next, the plurality of light emitting elements transferred to the second tape in S13 are joined to the mounting substrate (see S14 in FIG. 1).
At this time, the light emitting element can be flip-chip bonded to the mounting substrate. The present invention can be suitably applied when the light emitting element is flip-chip bonded to the mounting substrate.

上記で説明した本発明の発光素子の製造方法によれば、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。 According to the method for manufacturing a light emitting device of the present invention described above, the glue layer having low ductility of the first tape is cut and arranged in an island shape on a base material having high ductility. Since the elongation of the base material portion is not hindered, the pitch of the light emitting elements does not greatly deviate, and the light emitting elements can be arranged at an arbitrary pitch. As a result, the light emitting elements formed on the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.

(第一の実施形態)
次に、本発明の発光素子の製造方法の第一の実施形態について、図2〜11を参照しながら説明する。
図2〜11に本発明の発光素子の製造方法の第一の実施形態を示す。
(First Embodiment)
Next, the first embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS. 2 to 11.
2 to 11 show the first embodiment of the method for manufacturing a light emitting device of the present invention.

図2に示すように例えば赤色または黄色LEDを形成する場合、GaAsまたはGeを選択した出発基板201上に有機金属気相成長法(MOVPE)法にて、(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)からなる活性層204と、活性層204よりバンドギャップの大きい(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)層203,205を活性層204の両側に配置したAlGaInP系DH構造206を作製する。 As shown in FIG. 2, for example, when forming a red or yellow LED, (Al x Ga 1-x ) y In by the organic metal vapor phase growth method (MOVPE) method on the starting substrate 201 in which GaAs or Ge is selected. The active layer 204 composed of 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) and y In 1-y P having a larger bandgap than the active layer 204 (Al x Ga 1-x ). (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) An AlGaInP-based DH structure 206 in which the layers 203 and 205 are arranged on both sides of the active layer 204 is produced.

AlGaInP系DH構造206の作製方法はMOVPEに限定されるものではなく、分子線エピタキシー(MBE)法や、化学線エピタキシー(CBE)法で作製しても良い。 The method for producing the AlGaInP-based DH structure 206 is not limited to MOVPE, and may be produced by a molecular beam epitaxy (MBE) method or a chemical beam epitaxy (CBE) method.

次にAlGaInP系DH構造206の第一導電型層205の一部に接して第一電極211を形成する。第一導電型がP型の場合はZn,Beを含む金属で形成する。AuZn合金やAuBe合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにZnまたはBeを含む金属層を選択してもよい。 Next, the first electrode 211 is formed in contact with a part of the first conductive layer 205 of the AlGaInP-based DH structure 206. When the first conductive type is P type, it is formed of a metal containing Zn and Be. It is preferable to select an AuZn alloy or an AuBe alloy, and a multilayer structure containing a refractory metal such as Ti, W, Cr, or Ni is preferable, but it is limited to these materials as long as it has ohmic properties. A metal layer containing Zn or Be in AuAg or PtAg, which are cheaper metals, may be selected.

第一導電型がN型の場合はSi,Geを含む金属で形成する。AuGe合金やAuSi合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにSiまたはGeを含む金属層を選択してもよい。 When the first conductive type is N type, it is formed of a metal containing Si and Ge. It is preferable to select an AuGe alloy or an AuSi alloy, and a multilayer structure containing a refractory metal such as Ti, W, Cr, or Ni is preferable, but it is limited to these materials because it is sufficient if ohmic properties can be obtained. A metal layer containing Si or Ge in AuAg or PtAg, which are cheaper metals, may be selected.

第一電極211は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、50nm以上の膜厚を有すれば良い。第一電極211が厚くなることで、実装状の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the first electrode 211 only needs to have a thickness that can withstand the mounting process, there is no major restriction on the thinness, but since a film thickness sufficient to obtain ohmic contact is required, a film thickness of 50 nm or more is required. Just do it. Although the thickness of the first electrode 211 does not cause any defects in the mounting shape, it is preferable to form the first electrode 211 with a film thickness of 3 μm or less from the viewpoint of cost reduction.

第一導電型層205及び活性層204の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層203を露出させる。エッチングは、塩素を含有したガスまたは溶液にて行うことができる。エッチングは上記の材料のみで行われるのではなく、エッチング速度及び形状制御のため、他の材料を混合して行う。 A part of the first conductive type layer 205 and the active layer 204 is removed by a wet etching or dry etching method to expose the second conductive type layer 203. Etching can be performed with a gas or solution containing chlorine. Etching is not performed only on the above materials, but is performed by mixing other materials in order to control the etching rate and shape.

第二導電型層203を露出させた領域に接した第二電極212を設ける。第二導電型がP型の場合はZn,Beを含む金属で形成する。AuZn合金やAuBe合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにZnまたはBeを含む金属層を選択してもよい。 A second electrode 212 is provided in contact with the exposed region of the second conductive layer 203. When the second conductive type is P type, it is formed of a metal containing Zn and Be. It is preferable to select an AuZn alloy or an AuBe alloy, and a multilayer structure containing a refractory metal such as Ti, W, Cr, or Ni is preferable, but it is limited to these materials as long as it has ohmic properties. A metal layer containing Zn or Be in AuAg or PtAg, which are cheaper metals, may be selected.

第二導電型がN型の場合はSi,Geを含む金属で形成する。AuGe合金やAuSi合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにSiまたはGeを含む金属層を選択してもよい。 When the second conductive type is N type, it is formed of a metal containing Si and Ge. It is preferable to select an AuGe alloy or an AuSi alloy, and a multilayer structure containing a refractory metal such as Ti, W, Cr, or Ni is preferable, but it is limited to these materials because it is sufficient if ohmic properties can be obtained. A metal layer containing Si or Ge in AuAg or PtAg, which are cheaper metals, may be selected.

第二電極212は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、50nm以上の膜厚を有すれば良い。第二電極が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the second electrode 212 only needs to have a thickness that can withstand the mounting process, there is no major restriction on the thinness, but since a film thickness that can obtain ohmic contact is required, a film thickness of 50 nm or more is required. Just do it. Although the thickness of the second electrode does not cause any mounting problems, it is preferable to form the second electrode with a film thickness of 3 μm or less from the viewpoint of cost reduction.

また、例えば青色または緑色LEDを形成する場合、サファイア出発基板221上に有機金属気相成長法(MOVPE)法にて、AlGaInN(0≦x≦1,0≦y≦1,0≦z≦1)からなる活性層224と、活性層224よりバンドギャップの大きいAlGaInN(0≦x≦1,0≦y≦1,0≦z≦1)層223,225を活性層224の両側に配置したAlGaInN系DH構造226を作製する。 Also, for example, in the case of forming a blue or green LED, at metalorganic vapor phase epitaxy on a sapphire starting substrate 221 (MOVPE) method, Al x Ga y In z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1 , 0 ≦ z ≦ 1) and the active layer 224 made of, band gap than the active layer 224 greater Al x Ga y in z N ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) layer 223 , 225 are arranged on both sides of the active layer 224 to prepare an AlGaInN-based DH structure 226.

DH構造226の作製方法はMOVPEに限定されるものではなく、分子線エピタキシー(MBE)法や、化学線エピタキシー(CBE)法で作製しても良い。 The method for producing the DH structure 226 is not limited to MOVPE, and may be produced by a molecular beam epitaxy (MBE) method or a chemical beam epitaxy (CBE) method.

AlGaInN系DH構造226の第一導電型層225の一部に接して第一電極231を形成する。第一電極231は、Ni,Ti,Al,Auを1種類以上含む金属で形成する。オーミック性がとれれば良いため、これらの材料に限定されるものではない。 The first electrode 231 is formed in contact with a part of the first conductive layer 225 of the AlGaInN-based DH structure 226. The first electrode 231 is made of a metal containing at least one Ni, Ti, Al, Au. It is not limited to these materials as long as it has ohmic properties.

第一電極231は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、30nm以上の膜厚を有すれば良い。第一電極231が厚くなることで、実装状の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the first electrode 231 only needs to have a thickness that can withstand the mounting process, there is no major restriction on the thinness, but since a film thickness that can obtain ohmic contact is required, a film thickness of 30 nm or more is required. Just do it. Although the thickness of the first electrode 231 does not cause any problems in the mounting state, it is preferable to form the first electrode 231 with a film thickness of 3 μm or less from the viewpoint of cost reduction.

第一導電型層225及び活性層224の一部をドライエッチング法により除去し、第二導電型層223を露出させる。エッチングは、塩素を含有したガスにて行うことができる。エッチングは上記の材料のみで行われるのではなく、エッチング速度及び形状制御のため、他の材料を混合して行う。 A part of the first conductive type layer 225 and the active layer 224 is removed by a dry etching method to expose the second conductive type layer 223. Etching can be performed with a gas containing chlorine. Etching is not performed only on the above materials, but is performed by mixing other materials in order to control the etching rate and shape.

第二導電型層223を露出させた領域に接した第二電極232を設ける。第二電極232は、Ni,Ti,Al,Auを1種類以上含む金属で形成する。オーミック性がとれれば良いため、これらの材料に限定されるものではない。 A second electrode 232 is provided in contact with the exposed region of the second conductive layer 223. The second electrode 232 is made of a metal containing at least one Ni, Ti, Al, Au. It is not limited to these materials as long as it has ohmic properties.

第二電極232は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、30nm以上の膜厚を有すれば良い。第二電極が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the second electrode 232 only needs to have a thickness that can withstand the mounting process, there is no major restriction on the thinness, but since a film thickness sufficient to obtain ohmic contact is required, a film thickness of 30 nm or more is required. Just do it. Although the thickness of the second electrode does not cause any mounting problems, it is preferable to form the second electrode with a film thickness of 3 μm or less from the viewpoint of cost reduction.

次に図3に示すようにPVCやPPなどの延性のあるテープ基材(基材部)250上にアクリル等の糊材(糊層)251がシート状に載っているテープ252を準備し、図4に示すようにブレードダイシングにて糊層部分を井桁状にカットし、島状糊部(島状に分割された糊層)253が形成されたシート(第1のテープ)254とする。 Next, as shown in FIG. 3, a tape 252 on which a paste material (glue layer) 251 such as acrylic is placed in a sheet shape on a ductile tape base material (base material portion) 250 such as PVC or PP is prepared. As shown in FIG. 4, the glue layer portion is cut into a ductile shape by blade dicing to obtain a sheet (first tape) 254 on which an island-shaped glue portion (glue layer divided into islands) 253 is formed.

ここでテープ基材厚をA、糊層厚をBとした際に、ブレードダイシング高さをBより10μm前後深い設定にてカットを行うことで、糊層を確実にカットし、かつ、テープ層(テープ基材)に過度のダメージを与えることなくカットすることができる。 Here, when the tape base material thickness is A and the glue layer thickness is B, the glue layer is surely cut and the tape layer is cut by cutting with the blade dicing height set to be about 10 μm deeper than B. It can be cut without giving excessive damage to (tape base material).

この方法ではブレードダイシングによる加工幅15μm前後のカット溝を必要とするため、実装素子5μm□のダイスにおいて、20μmピッチ以上の小サイズまで適用可能な方法である。 Since this method requires a cut groove having a processing width of about 15 μm by blade dicing, it is a method that can be applied to a die having a mounting element of 5 μm □ up to a small size of 20 μm pitch or more.

次に図5に示すように第一電極211,231及び第二電極212,232形成後のウェーハと井桁状にカットされた島状糊部(島状に分割された糊層)253が配置されたシート(第1のテープ)254を、電極211,212,231,232と島状糊部253が対向するように配置して接合し、接合体260とする。シート(第1のテープ)254は可視光に対して透明な材料を選択しておけば、ダイスパターンと島状糊部253をアライメントすることが容易である。 Next, as shown in FIG. 5, the wafer after forming the first electrodes 211 and 231 and the second electrodes 212 and 232 and the island-shaped glue portion (glue layer divided into islands) 253 cut into a grid shape are arranged. The sheet (first tape) 254 is arranged and joined so that the electrodes 211,212,231,232 and the island-shaped glue portion 253 face each other to form a bonded body 260. If a material transparent to visible light is selected for the sheet (first tape) 254, it is easy to align the die pattern with the island-shaped glue portion 253.

次に図6に示すようにウェーハとシート(第1のテープ)254を接合し、接合体260とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線261を形成する。ブレーキング線261形成後、ウェーハをブレーキング線261に沿ってブレーキングし、ダイス262を形成する。ここでは、ウェーハとシート(第1のテープ)254の接合後にブレーキング線261を形成し、ブレーキングを行う場合を例示しているが、接合前にブレーキング線261を形成し、接合後にブレーキングを行ってもよい。 Next, as shown in FIG. 6, the wafer and the sheet (first tape) 254 are joined to form a bonded body 260, and then a braking line 261 is formed on the wafer by laser or diamond scribe. After forming the braking line 261, the wafer is braked along the braking line 261 to form the die 262. Here, a case where the braking wire 261 is formed after joining the wafer and the sheet (first tape) 254 to perform braking is illustrated, but the braking wire 261 is formed before joining and the brake is applied after joining. May be performed.

次に図7に示すように複数のダイス262のそれぞれのダイスの間の距離を拡張する。 Next, as shown in FIG. 7, the distance between each of the plurality of dice 262 is expanded.

次に図8に示すように、出発基板201,221をリフトオフする。出発基板がGaAs基板201であるAlGaInP系DH構造206の場合、出発基板201とDH層206の間に挿入したAlAs犠牲層202をHFやBHFなどの溶液でエッチングすることで出発基板201をリフトオフする(図2参照)。 Next, as shown in FIG. 8, the starting boards 2011 and 221 are lifted off. When the starting substrate is an AlGaInP-based DH structure 206 which is a GaAs substrate 201, the starting substrate 201 is lifted off by etching the AlAs sacrificial layer 202 inserted between the starting substrate 201 and the DH layer 206 with a solution such as HF or BHF. (See FIG. 2).

出発基板がサファイア基板221であるAlGaInN系DH構造226の場合、レーザーを照射してDH層226底部のGaN層を溶解させることでリフトオフを実施する。
なお、基板をリフトオフもしくは除去しなくてもよい。
When the starting substrate is an AlGaInN-based DH structure 226 which is a sapphire substrate 221, lift-off is performed by irradiating a laser to dissolve the GaN layer at the bottom of the DH layer 226.
It is not necessary to lift off or remove the substrate.

次に出発基板201,221除去後、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート265を形成する。その際、30〜50℃の範囲(好適には35〜45℃)でテープを温めてから実施すると拡張時の均一性が室温時より改善する。 Next, after removing the starting substrates 2011 and 221, the tape is expanded so as to have a desired pitch to form a sheet 265 in which the dies are arranged at the desired pitch. At that time, if the tape is warmed in the range of 30 to 50 ° C. (preferably 35 to 45 ° C.) and then carried out, the uniformity during expansion is improved as compared with that at room temperature.

次に図9に示すように第一の面271に糊層273を有し、第二の面272に基材274を有する第2のテープ275を準備し、ダイスの基板リフトオフ面276と糊層273を対向させて第2のテープ275にダイスを転写させ、図10に示すように第一電極211,231と第二電極212,232が第一の面271と反対側に配置されたシート280を形成する。 Next, as shown in FIG. 9, a second tape 275 having the glue layer 273 on the first surface 271 and the base material 274 on the second surface 272 is prepared, and the substrate lift-off surface 276 of the die and the glue layer are prepared. A sheet 280 in which the dies are transferred to the second tape 275 with the 273 facing each other, and the first electrodes 211 and 231 and the second electrodes 212 and 232 are arranged on the opposite sides of the first surface 271 as shown in FIG. To form.

次に駆動回路が形成された実装基板285を準備する。そして図11に示すように実装基板285上の電極286,287,288,289と、第一電極211,231及び第二電極212,232を対向させ、実装基板285とダイスを接合し、接合基板290とする。ダイスと実装基板285の接合は、第一電極211,231及び第二電極212,232と実装基板285の電極の最表面をAuで形成し、超音波印加圧着にて接合してもよい。あるいは、実装基板電極側もしくはダイス電極側に導電性ペースト、あるいは、共晶金属を形成し、低温にてダイスと実装基板285の接合を実現してもよい。 Next, the mounting board 285 on which the drive circuit is formed is prepared. Then, as shown in FIG. 11, the electrodes 286, 287, 288, 289 on the mounting substrate 285, the first electrodes 211,231 and the second electrodes 212,232 are opposed to each other, and the mounting substrate 285 and the die are joined to join the bonded substrate. It is set to 290. The die and the mounting substrate 285 may be joined by forming the outermost surfaces of the first electrodes 211,231 and the second electrodes 212,232 and the mounting substrate 285 with Au and applying ultrasonic pressure. Alternatively, a conductive paste or eutectic metal may be formed on the mounting substrate electrode side or the die electrode side to realize bonding between the die and the mounting substrate 285 at a low temperature.

接合基板290形成後、第2のテープ275を剥離する。 After forming the bonded substrate 290, the second tape 275 is peeled off.

本実施形態では可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。 In this embodiment, an example is given for the mounting process of an LED that emits visible light, but it is obvious that the emission wavelength of the light emitting element does not affect the mounting process, and the application is possible regardless of the emission wavelength of the present embodiment. It goes without saying that the light emitting element can be applied regardless of the emission wavelength, whether it is an infrared light emitting element or an ultraviolet light emitting element.

(第二の実施形態)
次に、本発明の発光素子の製造方法の第二の実施形態について、図12〜21を参照しながら説明する。
図12〜21に本発明発光素子の製造方法の第二の実施形態を示す。
なお、本実施形態では、第1のテープの糊層を島状に分割する方法としてレーザーを用いている点が、第一の実施形態と異なるが、それ以外は、第一の実施形態と同様である。
(Second embodiment)
Next, a second embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS. 12 to 21.
12 to 21 show a second embodiment of the method for manufacturing the light emitting device of the present invention.
The present embodiment is different from the first embodiment in that a laser is used as a method for dividing the glue layer of the first tape into islands, but other than that, it is the same as the first embodiment. Is.

図12に示すように例えば赤色または黄色LEDを形成する場合、第一の実施形態と同様に、GaAsまたはGeを選択された出発基板401上に有機金属気相成長法(MOVPE)法にて、(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)からなる活性層404と、活性層404よりバンドギャップの大きい(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)層403,405を活性層404の両側に配置したAlGaInP系DH構造406を作製する。 As shown in FIG. 12, for example, when forming a red or yellow LED, GaAs or Ge is subjected to the metalorganic vapor phase growth method (MOVPE) method on the selected starting substrate 401 as in the first embodiment. The active layer 404 composed of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) and the band gap larger than that of the active layer 404 (Al x Ga). 1-x ) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) Layers 403 and 405 are arranged on both sides of the active layer 404 to prepare an AlGaInP-based DH structure 406.

次にAlGaInP系DH構造406の第一導電型層405の一部に接して第一電極411を第一の実施形態と同様にして形成する。 Next, the first electrode 411 is formed in contact with a part of the first conductive layer 405 of the AlGaInP-based DH structure 406 in the same manner as in the first embodiment.

次に第一の実施形態と同様にして第一導電型層405及び活性層404の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層403を露出させる。 Next, in the same manner as in the first embodiment, a part of the first conductive type layer 405 and the active layer 404 is removed by a wet etching method or a dry etching method to expose the second conductive type layer 403.

第二導電型層403を露出させた領域に接した第二電極412を第一の実施形態と同様にして設ける。 A second electrode 412 in contact with the exposed region of the second conductive layer 403 is provided in the same manner as in the first embodiment.

また、例えば青色または緑色LEDを形成する場合、第一の実施形態と同様に、サファイア出発基板421上に有機金属気相成長法(MOVPE)法にて、AlGaInN(0≦x≦1,0≦y≦1,0≦z≦1)からなる活性層424と、活性層424よりバンドギャップの大きいAlGaInN(0≦x≦1,0≦y≦1,0≦z≦1)層423,425を活性層424の両側に配置したAlGaInN系DH構造426を作製する。 Also, for example, in the case of forming a blue or green LED, as in the first embodiment, the metal organic vapor phase epitaxy on a sapphire starting substrate 421 at (MOVPE) method, Al x Ga y In z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) and the active layer 424 made of, band gap than the active layer 424 greater Al x Ga y in z N ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1 , 0 ≦ z ≦ 1) AlGaInN-based DH structure 426 in which layers 423 and 425 are arranged on both sides of the active layer 424 is prepared.

AlGaInN系DH構造426の第一導電型層425の一部に接して第一電極431を第一の実施形態と同様にして形成する。 The first electrode 431 is formed in contact with a part of the first conductive layer 425 of the AlGaInN-based DH structure 426 in the same manner as in the first embodiment.

次に第一の実施形態と同様にして第一導電型層425及び活性層424の一部をドライエッチング法により除去し、第二導電型層423を露出させる。 Next, in the same manner as in the first embodiment, a part of the first conductive layer 425 and the active layer 424 is removed by a dry etching method to expose the second conductive layer 423.

第二導電型層423を露出させた領域に接した第二電極432を第一の実施形態と同様にして設ける。 A second electrode 432 in contact with the exposed region of the second conductive layer 423 is provided in the same manner as in the first embodiment.

次に図13に示すようにPVCやPPなどの延性のあるテープ基材(基材部)450上にアクリル等の糊材(糊層)451がシート状に載っているテープ452を準備し、図14に示すようにレーザーにて糊層部分を井桁状にカットし、島状糊部(島状に分割された糊層)453が形成されたシート(第1のテープ)454とする。レーザー出力を低出力に制御して糊層部分をカットすることで、テープ基材450に過剰なダメージを与えずに糊層部分を島状にカットすることができる。この方法ではレーザーによる加工幅が5μm前後になるため、実装素子5μm□前後のダイスにおいて、10μmピッチ以上の小サイズまで適用可能な方法である。 Next, as shown in FIG. 13, a tape 452 on which a paste material (glue layer) 451 such as acrylic is placed in a sheet shape on a ductile tape base material (base material portion) 450 such as PVC or PP is prepared. As shown in FIG. 14, the glue layer portion is cut into a ductile shape with a laser to obtain a sheet (first tape) 454 on which an island-shaped glue portion (glue layer divided into islands) 453 is formed. By controlling the laser output to a low output and cutting the glue layer portion, the glue layer portion can be cut in an island shape without giving excessive damage to the tape base material 450. In this method, since the processing width by the laser is about 5 μm, it is a method that can be applied to a die having a mounting element of about 5 μm □ up to a small size of 10 μm pitch or more.

次に図15に示すように、第一の実施形態と同様にして、第一電極411,431及び第二電極412,432形成後のウェーハと井桁状にカットされた島状糊部(島状に分割された糊層)453が配置されたシート454を、電極411,412,431,432と島状糊部453が対向するように配置して接合し、接合体460とする。 Next, as shown in FIG. 15, in the same manner as in the first embodiment, the wafer after forming the first electrodes 411 and 431 and the second electrodes 421 and 432 and the island-shaped glue portion (island-shaped) cut into a grid shape. The sheet 454 on which the glue layer) 453 is arranged is arranged and joined so that the electrodes 411, 421, 431, 432 and the island-shaped glue portion 453 face each other to form a bonded body 460.

次に図16に示すようにウェーハとシートを接合し、接合体460とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線461を形成する。ブレーキング線461形成後、ウェーハをブレーキング線461に沿ってブレーキングし、ダイス462を形成する。ここでは、ウェーハとシートの接合後にブレーキングを行う場合を例示しているが、接合前にブレーキング線461を形成し、接合後にブレーキングを行ってもよい。 Next, as shown in FIG. 16, the wafer and the sheet are joined to form a bonded body 460, and then a braking line 461 is formed on the wafer by laser or diamond scribe. After forming the braking line 461, the wafer is braked along the braking line 461 to form the die 462. Here, the case where braking is performed after joining the wafer and the sheet is illustrated, but the braking line 461 may be formed before joining and braking may be performed after joining.

次に図17に示すように複数のダイスのそれぞれのダイスの間の距離を拡張する。 Next, as shown in FIG. 17, the distance between each of the plurality of dice is increased.

次に図18に示すようにブレーキング処理を実施し、ダイスの間の距離を拡張した後、第一の実施形態と同様にして出発基板401,421をリフトオフする。
出発基板がGaAs基板401であるAlGaInP系DH構造406の場合、出発基板401とDH層406の間に挿入したAlAs犠牲層402をHFやBHFなどの溶液でエッチングすることで出発基板401をリフトオフする。
なお、基板をリフトオフもしくは除去しなくてもよい。
Next, as shown in FIG. 18, a braking process is performed to increase the distance between the dies, and then the starting boards 401 and 421 are lifted off in the same manner as in the first embodiment.
When the starting substrate is an AlGaInP-based DH structure 406 which is a GaAs substrate 401, the starting substrate 401 is lifted off by etching the AlAs sacrificial layer 402 inserted between the starting substrate 401 and the DH layer 406 with a solution such as HF or BHF. ..
It is not necessary to lift off or remove the substrate.

次に出発基板401,421除去後、第一の実施形態と同様にして、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート465を形成する。 Next, after removing the starting substrates 401 and 421, the tape is expanded so as to have a desired pitch in the same manner as in the first embodiment to form a sheet 465 in which the dies are arranged at a desired pitch.

次に図19に示すように第一の面471に糊層473を有し、第二の面472に基材474を有するテープ(第2のテープ)475を準備し、ダイスの基板リフトオフ面476と糊層473を対向させてテープ(第2のテープ)475にダイスを転写させ、図20に示すように第一電極411,431と第二電極412,432が第一の面471と反対側に配置されたシート480を形成する。 Next, as shown in FIG. 19, a tape (second tape) 475 having the glue layer 473 on the first surface 471 and the base material 474 on the second surface 472 was prepared, and the substrate lift-off surface 476 of the die was prepared. The die is transferred to the tape (second tape) 475 with the glue layer 473 facing each other, and the first electrode 411, 431 and the second electrode 421, 432 are on the opposite side of the first surface 471 as shown in FIG. Form a sheet 480 arranged in.

次に駆動回路が形成された実装基板485を準備する。 Next, the mounting board 485 on which the drive circuit is formed is prepared.

そして図21に示すように、第一の実施形態と同様にして、実装基板485上の電極486,487,488,489と、第一電極411,431及び第二電極412,432を対向させ、実装基板とダイスを接合し、接合基板490とする。 Then, as shown in FIG. 21, the electrodes 486, 487, 488, 489 on the mounting substrate 485, the first electrodes 411, 431 and the second electrodes 421, 432 are opposed to each other in the same manner as in the first embodiment. The mounting board and the die are joined to form a joined board 490.

接合基板490形成後、テープ(第2のテープ)475を剥離する。 After forming the bonded substrate 490, the tape (second tape) 475 is peeled off.

本実施形態においても可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。 Although an example is given for the mounting process of an LED that emits visible light in this embodiment, it is obvious that the emission wavelength of the light emitting element does not affect the mounting process, and the application is possible regardless of the emission wavelength of this embodiment. It goes without saying that the light emitting element can be applied regardless of the emission wavelength, whether it is an infrared light emitting element or an ultraviolet light emitting element.

(第三の実施形態)
次に、本発明の発光素子の製造方法の第三の実施形態について、図22〜30を参照しながら説明する。
図22〜30に本発明発光素子の製造方法の第三の実施形態を示す。
なお、本実施形態では、第1のテープの糊層を島状に分割する方法として、基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成している点が、第一の実施形態と異なるが、それ以外は、第一の実施形態と同様である。
(Third embodiment)
Next, a third embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS. 22 to 30.
22 to 30 show a third embodiment of the method for manufacturing the light emitting device of the present invention.
In the present embodiment, as a method of dividing the glue layer of the first tape into islands, the first point is that an island-shaped glue layer is formed on the base material by a printing method or a dispensing method. However, other than that, it is the same as that of the first embodiment.

図22に示すように例えば赤色または黄色LEDを形成する場合、第一の実施形態と同様に、GaAsまたはGeを選択された出発基板601上に有機金属気相成長法(MOVPE)法にて、(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)からなる活性層604と、活性層604よりバンドギャップの大きい(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)層603,605を活性層604の両側に配置したAlGaInP系DH構造606を作製する。 As shown in FIG. 22, for example, when forming a red or yellow LED, GaAs or Ge is formed on the starting substrate 601 selected by the organic metal vapor phase growth method (MOVPE) method as in the first embodiment. The active layer 604 composed of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) and the band gap larger than that of the active layer 604 (Al x Ga). 1-x ) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) Layers 603 and 605 are arranged on both sides of the active layer 604 to prepare an AlGaInP-based DH structure 606.

次にAlGaInP系DH構造606の第一導電型層605の一部に接して第一電極611を第一の実施形態と同様にして形成する。 Next, the first electrode 611 is formed in contact with a part of the first conductive layer 605 of the AlGaInP-based DH structure 606 in the same manner as in the first embodiment.

次に第一の実施形態と同様にして第一導電型層605及び活性層604の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層603を露出させる。 Next, in the same manner as in the first embodiment, a part of the first conductive layer 605 and the active layer 604 is removed by a wet etching method or a dry etching method to expose the second conductive layer 603.

次に第二導電型層603を露出させた領域に接した第二電極612を第一の実施形態と同様にして設ける。 Next, the second electrode 612 in contact with the exposed region of the second conductive layer 603 is provided in the same manner as in the first embodiment.

例えば青色または緑色LEDを形成する場合、第一の実施形態と同様に、サファイア出発基板621上に有機金属気相成長法(MOVPE)法にて、AlGaInN(0≦x≦1,0≦y≦1,0≦z≦1)からなる活性層624と、活性層624よりバンドギャップの大きいAlGaInN(0≦x≦1,0≦y≦1,0≦z≦1)層623,625を活性層624の両側に配置したAlGaInN系DH構造626を作製する。 For example, in the case of forming a blue or green LED, as in the first embodiment, the metal organic vapor phase epitaxy on a sapphire starting substrate 621 at (MOVPE) method, Al x Ga y In z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) and the active layer 624 made of, large Al x Ga band gap than the active layer 624 y in z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) An AlGaInN-based DH structure 626 in which layers 623 and 625 are arranged on both sides of the active layer 624 is produced.

次にAlGaInN系DH構造626の第一導電型層625の一部に接して第一電極631を第一の実施形態と同様にして形成する。 Next, the first electrode 631 is formed in contact with a part of the first conductive layer 625 of the AlGaInN-based DH structure 626 in the same manner as in the first embodiment.

次に第一の実施形態と同様にして第一導電型層625及び活性層624の一部をドライエッチング法により除去し、第二導電型層623を露出させる。 Next, a part of the first conductive layer 625 and the active layer 624 is removed by a dry etching method in the same manner as in the first embodiment to expose the second conductive layer 623.

次に第二導電型層623を露出させた領域に接した第二電極632を第一の実施形態と同様にして設ける。 Next, the second electrode 632 in contact with the exposed region of the second conductive layer 623 is provided in the same manner as in the first embodiment.

次に図23に示すようにPVCやPPなどの延性のあるテープ基材(基材部)650上にアクリル等の糊材を吐出ノズルから島状に吐出して島状糊部(島状に分割された糊層)653が形成されたシート(第1のテープ)654を準備する。この方法では印刷法、もしくはディスペンス法によるヘッドの印刷精度に左右されるが、5μm前後の間隔で島状に糊部を設置することが可能なため、5μm□前後のダイスにおいて、10μmピッチ以上の小サイズまで適用可能な方法である。 Next, as shown in FIG. 23, an island-shaped glue portion (island-shaped) is ejected from a discharge nozzle in an island shape on a ductile tape base material (base material portion) 650 such as PVC or PP. A sheet (first tape) 654 on which the divided glue layer) 653 is formed is prepared. This method depends on the printing accuracy of the head by the printing method or the dispense method, but since it is possible to install glue portions in an island shape at intervals of about 5 μm, a die of about 5 μm □ has a pitch of 10 μm or more. This method is applicable to small sizes.

次に図24に示すように、第一の実施形態と同様にして、第一電極611,631及び第二電極612,632形成後のウェーハと井桁状の島状糊部(島状に分割された糊層)653が配置されたシート654を、電極611,612,631,632と島状糊部653が対向するように配置して接合し、接合体660とする。 Next, as shown in FIG. 24, in the same manner as in the first embodiment, the wafer after forming the first electrode 611, 631 and the second electrode 612, 632 and the grid-shaped island-shaped glue portion (divided into islands). The sheet 654 on which the glue layer) 653 is arranged is arranged and joined so that the electrodes 611, 612, 631, 632 and the island-shaped glue portion 653 face each other to form a bonded body 660.

次に図25に示すようにウェーハとシートを接合し、接合体660とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線661を形成する。ブレーキング線661形成後、ウェーハをブレーキング線661に沿ってブレーキングし、ダイス662を形成する。ここでは、ウェーハとシートの接合後にブレーキングを行う場合を例示しているが、接合前にブレーキング線661を形成し、接合後にブレーキングを行ってもよい。 Next, as shown in FIG. 25, the wafer and the sheet are joined to form a bonded body 660, and then a braking line 661 is formed on the wafer by laser or diamond scribe. After forming the braking line 661, the wafer is braked along the braking line 661 to form the die 662. Here, the case where braking is performed after joining the wafer and the sheet is illustrated, but the braking line 661 may be formed before joining and braking may be performed after joining.

次に図26に示すように複数のダイスのそれぞれのダイスの間の距離を拡張する。 Next, as shown in FIG. 26, the distance between each of the plurality of dice is increased.

次に図27に示すようにブレーキング処理を実施し、ダイスの間の距離を拡張した後、第一の実施形態と同様にして出発基板601,621をリフトオフする。
出発基板がGaAs基板601であるAlGaInP系DH構造606の場合、出発基板601とDH層606の間に挿入したAlAs犠牲層602をHFやBHFなどの溶液でエッチングすることで出発基板601をリフトオフする。
なお、基板をリフトオフもしくは除去しなくてもよい。
Next, a braking process is performed as shown in FIG. 27 to increase the distance between the dies, and then the starting boards 601, 621 are lifted off in the same manner as in the first embodiment.
In the case of the AlGaInP-based DH structure 606 in which the starting substrate is a GaAs substrate 601, the starting substrate 601 is lifted off by etching the AlAs sacrificial layer 602 inserted between the starting substrate 601 and the DH layer 606 with a solution such as HF or BHF. ..
It is not necessary to lift off or remove the substrate.

次に出発基板601,621除去後、第一の実施形態と同様にして、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート665を形成する。 Next, after removing the starting substrates 601, 621, the tape is expanded so as to have a desired pitch in the same manner as in the first embodiment to form a sheet 665 in which the dies are arranged at a desired pitch.

次に図28に示すように第一の面671に糊層673を有し、第二の面672に基材674を有するテープ(第2のテープ)675を準備し、ダイスの基板リフトオフ面676と糊層673を対向させてテープ(第2のテープ)675にダイスを転写させ、図29に示すように第一電極611,631と第二電極612,632が第一の面671と反対側に配置されたシート680を形成する。 Next, as shown in FIG. 28, a tape (second tape) 675 having the glue layer 673 on the first surface 671 and the base material 674 on the second surface 672 was prepared, and the substrate lift-off surface 676 of the die was prepared. The die is transferred to the tape (second tape) 675 with the glue layer 673 facing each other, and the first electrode 611, 631 and the second electrode 612, 632 are on the opposite sides of the first surface 671 as shown in FIG. Form a sheet 680 arranged in.

次に駆動回路が形成された実装基板685を準備する。 Next, the mounting board 685 on which the drive circuit is formed is prepared.

そして図30に示すように、第一の実施形態と同様にして、実装基板685上の電極686,687,688,689と、第一電極611,631及び第二電極612,632を対向させ、実装基板685とダイスを接合し、接合基板690とする。 Then, as shown in FIG. 30, the electrodes 686, 687, 688, 689 on the mounting substrate 685 are opposed to the first electrodes 611, 631 and the second electrodes 612, 632 in the same manner as in the first embodiment. The mounting board 685 and the die are joined to form a joined board 690.

接合基板690形成後、テープ(第2のテープ)675を剥離する。 After forming the bonded substrate 690, the tape (second tape) 675 is peeled off.

本実施形態においても可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。 Although an example is given for the mounting process of an LED that emits visible light in this embodiment, it is obvious that the emission wavelength of the light emitting element does not affect the mounting process, and the application is possible regardless of the emission wavelength of this embodiment. It goes without saying that the light emitting element can be applied regardless of the emission wavelength, whether it is an infrared light emitting element or an ultraviolet light emitting element.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples, but the present invention is not limited thereto.

(実施例1)
GaAs基板201上に有機金属気相成長法(MOVPE)法にて、(AlGa1−xIn1−yP(黄色:y=0.5,x=0.15、赤色:y=0.5,x−=0.05)からなる活性層204と、活性層204よりバンドギャップの大きい(AlGa1−xIn1−yP(x=0.85,y=0.5)層203,205を活性層204の両側に配置したAlGaInP系DH構造206を作製した。その際、AlGaInP系DH構造206と出発基板201との間にAlAs犠牲層202を50nmの厚さで形成した(図2参照)。
(Example 1)
(Al x Ga 1-x ) y In 1-y P (yellow: y = 0.5, x = 0.15, red: y) on the GaAs substrate 201 by the organic metal vapor phase growth method (MOVPE) method. The active layer 204 composed of = 0.5, x- = 0.05) and the bandgap larger than the active layer 204 (Al x Ga 1-x ) y In 1-y P (x = 0.85, y =) 0.5) An AlGaInP-based DH structure 206 in which layers 203 and 205 were arranged on both sides of the active layer 204 was prepared. At that time, an AlAs sacrificial layer 202 was formed between the AlGaInP-based DH structure 206 and the starting substrate 201 with a thickness of 50 nm (see FIG. 2).

このような構造の半導体ウェーハを第一の実施形態のように加工し、ブレードダイシングにて糊層部分を井桁状にカットした島状部253が形成されたPVCを基材(基材部)としたシート(第1のテープ)254(図4参照)を用いて5〜10μm角のダイスを35〜100μmピッチで実装基板に接合した。なお、シート(第1のテープ)の基材(基材部)の厚みは80μmで糊部(糊層)の厚みは5μmで幅15μmのブレードで20〜50μmピッチで糊部を島状にカットした。 A PVC having an island-shaped portion 253 formed by processing a semiconductor wafer having such a structure as in the first embodiment and cutting the glue layer portion into a grid shape by blade dicing is used as a base material (base material portion). The sheet (first tape) 254 (see FIG. 4) was used to bond dices of 5 to 10 μm square to the mounting substrate at a pitch of 35 to 100 μm. The thickness of the base material (base material portion) of the sheet (first tape) is 80 μm, the thickness of the glue portion (glue layer) is 5 μm, and the glue portion is cut into islands at a pitch of 20 to 50 μm with a blade having a width of 15 μm. did.

(実施例2)
GaAs基板401上に有機金属気相成長法(MOVPE)法にて、(AlGa1−xIn1−yP(黄色:y=0.5,x=0.15、赤色:y=0.5,x−=0.05)からなる活性層404と、活性層404よりバンドギャップの大きい(AlGa1−xIn1−yP(x=0.85,y=0.5)層403,405を活性層404の両側に配置したAlGaInP系DH構造406を作製した。その際、AlGaInP系DH構造406と出発基板401との間にAlAs犠牲層402を50nmの厚さで形成した(図12参照)。
(Example 2)
(Al x Ga 1-x ) y In 1-y P (yellow: y = 0.5, x = 0.15, red: y) on a GaAs substrate 401 by the organic metal vapor phase growth method (MOVPE) method. An active layer 404 composed of = 0.5, x− = 0.05) and a bandgap larger than that of the active layer 404 (Al x Ga 1-x ) y In 1-y P (x = 0.85, y =) 0.5) An AlGaInP-based DH structure 406 in which layers 403 and 405 were arranged on both sides of the active layer 404 was prepared. At that time, an AlAs sacrificial layer 402 was formed between the AlGaInP-based DH structure 406 and the starting substrate 401 with a thickness of 50 nm (see FIG. 12).

このような構造の半導体ウェーハを第二の実施形態のように加工し、レーザーにて糊層部分を井桁状にカットした島状部453が形成されたPVCを基材としたシート(第1のテープ)454(図14参照)を用いて5〜10μm角のダイスを35〜100μmピッチで実装基板に接合した。なお、シート(第1のテープ)の基材(基材部)の厚みは80μmで糊部(糊層)の厚みは5μmでレーザーを用いて20〜50μmピッチで糊部を島状にカットした。 A PVC-based sheet (first) in which a semiconductor wafer having such a structure is processed as in the second embodiment, and an island-shaped portion 453 is formed by cutting the glue layer portion into a grid shape by a laser. Using tape) 454 (see FIG. 14), dies of 5 to 10 μm square were bonded to the mounting substrate at a pitch of 35 to 100 μm. The thickness of the base material (base material portion) of the sheet (first tape) was 80 μm, the thickness of the glue portion (glue layer) was 5 μm, and the glue portion was cut into islands at a pitch of 20 to 50 μm using a laser. ..

(比較例)
シート(第1のテープ)の糊部(糊層)を島状としないこと、及びダイスのピッチを15〜100μmとしたこと以外は実施例1,2と同様に発光素子の実装を行った。
(Comparison example)
The light emitting element was mounted in the same manner as in Examples 1 and 2 except that the glue portion (glue layer) of the sheet (first tape) was not island-shaped and the die pitch was 15 to 100 μm.

実施例1,2及び比較例の位置不良率の結果を図32に示す。なお、位置不良としては図31に示すように横ずれ、縦ずれ、回転の3種類がある。
図32からわかるように、糊層が島状に分割された第1のテープを用いた実施例1、2では、糊層が島状に分割されない第1のテープを用いた比較例と比較すると、実装時の位置不良が大幅に改善されている。
The results of the position defect rate of Examples 1 and 2 and Comparative Example are shown in FIG. As shown in FIG. 31, there are three types of position defects: lateral displacement, vertical displacement, and rotation.
As can be seen from FIG. 32, in Examples 1 and 2 using the first tape in which the glue layer is divided into islands, as compared with the comparative example in which the first tape in which the glue layer is not divided into islands is used. , The position defect at the time of mounting is greatly improved.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is an example, and any one having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect and effect is the present invention. It is included in the technical scope of the invention.

201、401、601…出発基板(GaAs基板)、
221、421、621…出発基板(サファイヤ基板、サファイヤ出発基板)、
202、402、602…AlAs犠牲層、
203、223、403、423、603、623…第二導電型層、
204、224、404、424、604、624…活性層、
205、225、405、425、605、625…第一導電型層、
206、406、606…AlGaInP系DH構造、
226、426、426…AlGaInN系DH構造、
211、231、411、431、611、631…第一電極、
212、232、412、432、612、632…第二電極、
250、450、650…テープ基材(基材部)、 251、451…糊材(糊層)、
252、452…テープ、
253、453、653…島状糊部(島状に分割された糊層)
254、454、654…シート(第1のテープ)、
260、460、660…接合体、 261、461、661…ブレーキング線、
262、462、662…ダイス、 265、465、665…シート、
271、471、671…第一の面、 272、472、672…第二の面、
273、473、673…糊層、 274、474、674…基材、
275、475、675…第2のテープ、
276、476、676…基板リフトオフ面、 280、480、680…シート、
285、485、685…実装基板、
286、287、288、289…電極、 486、487、488、489…電極、
686、687、688、689…電極、
290、490、690…接合基板。
201, 401, 601 ... Departure substrate (GaAs substrate),
221, 421, 621 ... Departure board (sapphire board, sapphire departure board),
202, 402, 602 ... AlAs sacrificial layer,
203, 223, 403, 423, 603, 623 ... Second conductive layer,
204, 224, 404, 424, 604, 624 ... active layer,
205, 225, 405, 425, 605, 625 ... First conductive layer,
206, 406, 606 ... AlGaInP system DH structure,
226, 426, 426 ... AlGaInN-based DH structure,
211, 231, 411, 431, 611, 631 ... First electrode,
212, 232, 412, 432, 612, 632 ... Second electrode,
250, 450, 650 ... Tape base material (base material part), 251, 451 ... Glue material (glue layer),
252, 452 ... tape,
253, 453, 653 ... Island-shaped glue portion (island-shaped glue layer)
254, 454, 654 ... Sheet (first tape),
260, 460, 660 ... Joins, 261, 461, 661 ... Braking lines,
262, 462, 662 ... Dice, 265, 465, 665 ... Sheets,
271, 471, 671 ... first surface, 272, 472, 672 ... second surface,
273, 473, 673 ... glue layer, 274, 474, 674 ... base material,
275, 475, 675 ... Second tape,
276, 476, 676 ... Substrate lift-off surface, 280, 480, 680 ... Sheet,
285, 485, 685 ... Mounting board,
286, 287, 288, 289 ... Electrodes, 486, 487, 488, 489 ... Electrodes,
686, 687, 688, 689 ... Electrodes,
290, 490, 690 ... Bonded substrate.

Claims (3)

基板上に発光素子が形成された半導体ウェーハを第1のテープに貼り付け、前記半導体ウェーハを複数の発光素子に分割する分割工程と、前記第1のテープを延伸することにより、前記複数の発光素子のそれぞれの発光素子の間の距離を拡張する拡張工程と、前記複数の発光素子のそれぞれの発光素子の間の距離が拡張された状態において、前記複数の発光素子を、前記第1のテープから第2のテープに転写する転写工程と、前記複数の発光素子を実装基板に接合する実装工程を含む発光素子の製造方法であって、
前記分割工程において、前記第1のテープとして、伸縮性のある基材部と糊層からなり、前記糊層が島状に分割されたものを用い、前記島状に分割された糊層に前記複数の発光素子を貼り付け、
前記第1のテープの前記糊層を島状に分割する方法は、前記基材部の上にディスペンス法により島状の糊層を形成することであり、
前記拡張工程において、30〜50℃の範囲で前記第1のテープを温めてから前記第1のテープを延伸することを特徴とする発光素子の製造方法。
A semiconductor wafer having a light emitting element formed on a substrate is attached to a first tape, and the semiconductor wafer is divided into a plurality of light emitting elements, and the first tape is stretched to emit light. In the expansion step of expanding the distance between each light emitting element of the element and the state where the distance between each light emitting element of the plurality of light emitting elements is expanded, the plurality of light emitting elements are attached to the first tape. A method for manufacturing a light emitting element, which includes a transfer step of transferring from to a second tape and a mounting step of joining the plurality of light emitting elements to a mounting substrate.
In the dividing step, the first tape is composed of an elastic base material portion and a glue layer, and the glue layer is divided into islands, and the glue layer is divided into islands. Paste multiple light emitting elements,
How to divide the glue layer of the first tape into an island shape is to form an island-shaped glue layer by a dispensing method over the prior Kimotozai portion,
A method for manufacturing a light emitting element, which comprises warming the first tape in the range of 30 to 50 ° C. and then stretching the first tape in the expansion step .
前記発光素子を前記実装基板にフリップチップボンディングすることを特徴とする請求項1に記載の発光素子の製造方法。 The method for manufacturing a light emitting element according to claim 1, wherein the light emitting element is flip-chip bonded to the mounting substrate. 前記第1のテープとして、前記基材部がポリ塩化ビニル(PVC)またはポリプロピレン(PP)からなるものを用いることを特徴とする請求項1または請求項2に記載の発光素子の製造方法。 The method for manufacturing a light emitting device according to claim 1 or 2, wherein as the first tape, a tape whose base material is made of polyvinyl chloride (PVC) or polypropylene (PP) is used.
JP2018097828A 2018-05-22 2018-05-22 Manufacturing method of light emitting element Active JP6791208B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018097828A JP6791208B2 (en) 2018-05-22 2018-05-22 Manufacturing method of light emitting element
PCT/JP2019/015989 WO2019225206A1 (en) 2018-05-22 2019-04-12 Method of manufacturing light emitting element
TW108113626A TW202004851A (en) 2018-05-22 2019-04-18 Method of manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018097828A JP6791208B2 (en) 2018-05-22 2018-05-22 Manufacturing method of light emitting element

Publications (3)

Publication Number Publication Date
JP2019204842A JP2019204842A (en) 2019-11-28
JP2019204842A5 JP2019204842A5 (en) 2020-04-02
JP6791208B2 true JP6791208B2 (en) 2020-11-25

Family

ID=68616390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018097828A Active JP6791208B2 (en) 2018-05-22 2018-05-22 Manufacturing method of light emitting element

Country Status (3)

Country Link
JP (1) JP6791208B2 (en)
TW (1) TW202004851A (en)
WO (1) WO2019225206A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687767B9 (en) * 2020-12-01 2021-12-03 华灿光电(苏州)有限公司 Chip film expanding method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098977A (en) * 2001-09-19 2003-04-04 Sony Corp Method of transferring element, method of arraying element and method of manufacturing image display device
JP2003093961A (en) * 2001-09-21 2003-04-02 Sony Corp Method for applying liquid, method for packaging element, method for transferring element, method for arraying element, and method for manufacturing image display device
JP4120223B2 (en) * 2002-01-16 2008-07-16 ソニー株式会社 Electronic component manufacturing method and image display apparatus using the same
JP4745073B2 (en) * 2006-02-03 2011-08-10 シチズン電子株式会社 Manufacturing method of surface mounted light emitting device
JP6013806B2 (en) * 2012-07-03 2016-10-25 株式会社ディスコ Wafer processing method
JP6116827B2 (en) * 2012-08-07 2017-04-19 シャープ株式会社 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP6205897B2 (en) * 2013-06-27 2017-10-04 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP6425435B2 (en) * 2014-07-01 2018-11-21 株式会社ディスコ Tip spacing maintenance device
KR102470834B1 (en) * 2015-03-06 2022-11-28 루미리즈 홀딩 비.브이. Method of attaching ceramic phosphor plates on light emitting device (LED) dies using dicing tape, method of forming dicing tape, and dicing tape
JP5888455B1 (en) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 Semiconductor manufacturing apparatus and semiconductor chip manufacturing method
JP6573072B2 (en) * 2015-08-27 2019-09-11 株式会社村田製作所 Film expansion apparatus and method of manufacturing electronic component using the same
US10032827B2 (en) * 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices
CN106206397B (en) * 2016-08-05 2020-02-07 厦门市三安光电科技有限公司 Film for semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2019225206A1 (en) 2019-11-28
TW202004851A (en) 2020-01-16
JP2019204842A (en) 2019-11-28

Similar Documents

Publication Publication Date Title
JP4841378B2 (en) Manufacturing method of vertical structure light emitting diode
US7442565B2 (en) Method for manufacturing vertical structure light emitting diode
JP4055405B2 (en) Electronic component and manufacturing method thereof
US8809875B2 (en) Micro light emitting diode
US8222063B2 (en) Method for fabricating robust light-emitting diodes
US9502603B2 (en) Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP2008053685A (en) Vertical-structure gallium nitride light-emitting diode element, and its manufacturing method
JP3682584B2 (en) Method for mounting light emitting element and method for manufacturing image display device
WO2018163713A1 (en) Light-emitting element and method for manufacturing same
JP6791208B2 (en) Manufacturing method of light emitting element
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
KR100691186B1 (en) Method for Manufacturing Vertical Structure Light Emitting Diode
JP2010267813A (en) Light emitting device, and method for manufacturing the same
JP2009283762A (en) Method for manufacturing nitride compound semiconductor led
US20220320366A1 (en) Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate
JP5605033B2 (en) Light emitting diode manufacturing method, cutting method, and light emitting diode
JP7041338B2 (en) Manufacturing method of light emitting device
JP2004128187A (en) Semiconductor element, semiconductor device and manufacturing method thereof
JP2003060242A (en) Method for packaging element and arranging element, and method for manufacturing image display device
JP2012243925A (en) Light emitting diode and manufacturing method therefor
JP2003031847A (en) Device unloading method, device transferring method using the same, device arrangement method, and method of manufacturing image display unit
KR101047756B1 (en) Method of manufacturing light emitting diode using silicon nitride (SiN) layer
JP2002124489A (en) Method of manufacturing semiconductor light emitting device
JP2017216406A (en) Semiconductor light-emitting device
JP2013161883A (en) Semiconductor light-emitting element and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200210

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250