JP2019204842A - Method for manufacturing light-emitting element - Google Patents
Method for manufacturing light-emitting element Download PDFInfo
- Publication number
- JP2019204842A JP2019204842A JP2018097828A JP2018097828A JP2019204842A JP 2019204842 A JP2019204842 A JP 2019204842A JP 2018097828 A JP2018097828 A JP 2018097828A JP 2018097828 A JP2018097828 A JP 2018097828A JP 2019204842 A JP2019204842 A JP 2019204842A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- light emitting
- emitting element
- light
- emitting elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000003292 glue Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 121
- 239000000463 material Substances 0.000 claims description 51
- 239000004743 Polypropylene Substances 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 229920001155 polypropylene Polymers 0.000 claims description 12
- 239000004800 polyvinyl chloride Substances 0.000 claims description 10
- -1 polypropylene Polymers 0.000 claims description 4
- 239000011295 pitch Substances 0.000 abstract description 32
- 238000005304 joining Methods 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 28
- 239000002184 metal Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229920000915 polyvinyl chloride Polymers 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004871 chemical beam epitaxy Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
Abstract
Description
本発明は、発光素子の製造方法に関し、特に発光素子を実装基板に精度良く接合する発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting element, and more particularly to a method for manufacturing a light emitting element in which the light emitting element is bonded to a mounting substrate with high accuracy.
マイクロLEDもしくはミニLEDを実装する際に、ダイスをテープに保持して実装基板に実装する製造方法がある。また、基板に回路(発光素子)を作り込んだ上で実装基板に実装した後、基板を除去する製造方法もある。 There is a manufacturing method for mounting a micro LED or a mini LED on a mounting substrate by holding a die on a tape. There is also a manufacturing method in which a circuit (light emitting element) is formed on a substrate and then mounted on a mounting substrate, and then the substrate is removed.
しかしながら、前者(ダイスをテープに保持して実装基板に実装)の場合、任意のピッチにダイスを配置する必要があるが、従来のテープエキスパンド法ではダイスピッチの精度が悪かった。その理由は、従来のテープエキスパンド法で用いられるテープは、保持テープ基材と、ダイスを保持するための糊剤からなり(例えば、特許文献1参照)、保持テープ基材のポリプロピレン(PPと言う場合がある)やポリ塩化ビニル(PVCと言う場合がある)の延性は優れるものの、ダイスを保持するための糊材の延性が悪かったためである。 However, in the former case (the die is held on the tape and mounted on the mounting substrate), it is necessary to dispose the die at an arbitrary pitch, but the conventional tape expanding method has a poor die pitch accuracy. The reason is that the tape used in the conventional tape expanding method is composed of a holding tape base material and a glue for holding the dice (see, for example, Patent Document 1), and polypropylene (PP is referred to as PP) of the holding tape base material. This is because the ductility of the paste material for holding the dice was poor, although the ductility of the polyvinyl chloride (sometimes referred to as PVC) is excellent.
テープエキスパンド法では実装基板に合わせて任意のピッチにダイスを配置できないため、後者(基板に回路を作り込んだ上で実装基板に実装した後、基板を除去)の方法では、あらかじめ任意のピッチになるようにダイス間の素子領域を取り除き、ピッチをそろえて実装する1:1転写が行われている。 In the tape expanding method, dice cannot be placed at any pitch according to the mounting board. Therefore, the latter method (removing the board after mounting the circuit on the board after mounting the circuit on the board) has an arbitrary pitch in advance. Thus, 1: 1 transfer is performed in which the element region between the dies is removed and the pitches are aligned.
しかし、この方法では、ウェーハ内で発光素子にならない領域が大きくなり、コストアップになる。特に、RGB三種類のLEDを別個に実装して1画素を形成する場合、面積ロスが大きくなる。従って、ウェーハの面積ロスが少なく、かつ、精度の高いダイス実装方法が求められている。 However, this method increases the area that does not become a light emitting element in the wafer, which increases costs. In particular, when one pixel is formed by separately mounting three types of RGB LEDs, the area loss increases. Accordingly, there is a need for a die mounting method that has a small area loss of the wafer and is highly accurate.
本発明は、上記問題点に鑑みてなされたものであって、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a method for manufacturing a light-emitting element capable of accurately arranging light-emitting elements formed on a semiconductor wafer at an arbitrary pitch by a tape expanding method. With the goal.
上記目的を達成するために、本発明は、基板上に発光素子が形成された半導体ウェーハを第1のテープに貼り付け、前記半導体ウェーハを複数の発光素子に分割する分割工程と、前記第1のテープを延伸することにより、前記複数の発光素子のそれぞれの発光素子の間の距離を拡張する拡張工程と、前記複数の発光素子のそれぞれの発光素子の間の距離が拡張された状態において、前記複数の発光素子を、前記第1のテープから第2のテープに転写する転写工程と、前記複数の発光素子を実装基板に接合する実装工程を含む発光素子の製造方法であって、前記分割工程において、前記第1のテープとして、伸縮性のある基材部と糊層からなり、前記糊層が島状に分割されたものを用い、前記島状に分割された糊層に前記複数の発光素子を貼り付けることを特徴とする発光素子の製造方法を提供する。 In order to achieve the above object, the present invention includes a dividing step of attaching a semiconductor wafer having a light emitting element formed on a substrate to a first tape, and dividing the semiconductor wafer into a plurality of light emitting elements, In the state in which the distance between the light emitting elements of the plurality of light emitting elements is expanded by extending the tape, the expansion step of extending the distance between the light emitting elements of the plurality of light emitting elements, A method for manufacturing a light-emitting element, comprising: a transfer step of transferring the plurality of light-emitting elements from the first tape to a second tape; and a mounting step of bonding the plurality of light-emitting elements to a mounting substrate. In the step, the first tape is made of a stretchable base material portion and a glue layer, and the glue layer is divided into islands, and the plurality of glue layers divided into islands are used as the first tape. Paste light emitting element Takes to provide a method of manufacturing a light emitting device, characterized in that.
このように、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。 Thus, since the paste layer with low ductility of the first tape is cut, and it is arranged in an island shape on the base portion with high ductility, it does not hinder the elongation of the base portion. The pitch of the light emitting elements is not greatly changed, and the light emitting elements can be arranged at an arbitrary pitch. Thereby, the light emitting element formed in the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.
このとき、前記発光素子を前記実装基板にフリップチップボンディングすることができる。 At this time, the light emitting element can be flip-chip bonded to the mounting substrate.
発光素子を実装基板にフリップチップボンディングする場合に、本発明を好適に適用することができる。 The present invention can be suitably applied when the light emitting element is flip-chip bonded to a mounting substrate.
このとき、前記第1のテープとして、前記基材部がポリ塩化ビニル(PVC)またはポリプロピレン(PP)からなるものを用いることが好ましい。 At this time, as the first tape, it is preferable that the base material portion is made of polyvinyl chloride (PVC) or polypropylene (PP).
第1のテープの基材部として、このような延性に優れたものを用いれば、十分延性のあるテープとすることができる。 If a material having such excellent ductility is used as the base portion of the first tape, a sufficiently ductile tape can be obtained.
このとき、前記第1のテープの前記糊層を島状に分割する方法は、前記糊層をブレードまたはレーザーにより切断するか、または前記基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することが好ましい。 At this time, the method of dividing the glue layer of the first tape into islands is to cut the glue layer with a blade or a laser, or to form islands by printing or dispensing on the base part. It is preferable to form a glue layer.
このような方法によれば、比較的容易に糊層を島状に分割することができる。 According to such a method, the glue layer can be divided into islands relatively easily.
以上のように、本発明の発光素子の製造方法によれば、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。 As mentioned above, according to the manufacturing method of the light emitting element of this invention, the paste layer with low ductility of the 1st tape is cut, and it arrange | positions in island shape on the base material part with high ductility. Since the elongation of the base material portion is not hindered, the pitch of the light emitting elements is not greatly changed, and the light emitting elements can be arranged at an arbitrary pitch. Thereby, the light emitting element formed in the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
まず、本発明の発光素子の製造方法について、図1を参照しながら説明する。
図1は、本発明の発光素子の製造方法を示すフロー図である。
First, the manufacturing method of the light emitting element of this invention is demonstrated, referring FIG.
FIG. 1 is a flowchart showing a method for manufacturing a light emitting device of the present invention.
最初に、基板上に発光素子が形成された半導体ウェーハを、伸縮性のある基材部と島状に分割された糊層からなる第1のテープに貼り付け、半導体ウェーハを複数の発光素子に分割する(図1のS11参照)。
このとき、第1のテープとして、基材部がポリ塩化ビニル(PVC)またはポリプロピレン(PP)からなるものを用いることが好ましい。第1のテープの基材部として、このような延性に優れたものを用いれば、十分延性のあるテープとすることができる。
また、第1のテープの糊層を島状に分割する方法は、糊層をブレードまたはレーザーにより切断するか、または基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することが好ましい。このような方法によれば、比較的容易に糊層を島状に分割することができる。
First, a semiconductor wafer having a light emitting element formed on a substrate is attached to a first tape composed of a stretchable base material part and an adhesive layer divided into islands, and the semiconductor wafer is formed into a plurality of light emitting elements. Divide (see S11 in FIG. 1).
At this time, as the first tape, it is preferable to use a base portion made of polyvinyl chloride (PVC) or polypropylene (PP). If a material having such excellent ductility is used as the base portion of the first tape, a sufficiently ductile tape can be obtained.
Further, the method of dividing the adhesive layer of the first tape into islands is to cut the adhesive layer with a blade or a laser, or to form an island-like adhesive layer on the substrate by printing or dispensing. It is preferable. According to such a method, the glue layer can be divided into islands relatively easily.
次に、第1のテープを延伸することにより、複数の発光素子のそれぞれの発光素子の間の距離を拡張する(図1のS12参照)。
このとき、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置されていることで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。
Next, the distance between the light emitting elements of the plurality of light emitting elements is extended by stretching the first tape (see S12 in FIG. 1).
At this time, the paste layer with low ductility of the first tape is cut, and is arranged in an island shape on the base portion with high ductility, so that the elongation of the base portion is not hindered. Therefore, the pitch of the light emitting elements is not greatly changed, and the light emitting elements can be arranged at an arbitrary pitch. Thereby, the light emitting element formed in the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.
次に、S12においてそれぞれの間の距離が拡張された複数の発光素子を、第1のテープから第2のテープに転写する(図1のS13参照)。 Next, the plurality of light emitting elements whose distances are expanded in S12 are transferred from the first tape to the second tape (see S13 in FIG. 1).
次に、S13において第2のテープに転写された複数の発光素子を実装基板に接合する(図1のS14参照)。
このとき、発光素子を前記実装基板にフリップチップボンディングすることができる。発光素子を前記実装基板にフリップチップボンディングする場合に、本発明を好適に適用することができる。
Next, the plurality of light emitting elements transferred to the second tape in S13 are bonded to the mounting substrate (see S14 in FIG. 1).
At this time, the light emitting element can be flip-chip bonded to the mounting substrate. The present invention can be suitably applied when the light emitting element is flip-chip bonded to the mounting substrate.
上記で説明した本発明の発光素子の製造方法によれば、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。 According to the method for manufacturing a light emitting device of the present invention described above, the paste layer having low ductility of the first tape is cut, and arranged on the base portion having high ductility in an island shape. Since the elongation of the base material portion is not hindered, the pitch of the light emitting elements is not greatly changed, and the light emitting elements can be arranged at an arbitrary pitch. Thereby, the light emitting element formed in the semiconductor wafer can be accurately arranged at an arbitrary pitch by the tape expanding method.
(第一の実施形態)
次に、本発明の発光素子の製造方法の第一の実施形態について、図2〜11を参照しながら説明する。
図2〜11に本発明の発光素子の製造方法の第一の実施形態を示す。
(First embodiment)
Next, a first embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS.
2-11 shows 1st embodiment of the manufacturing method of the light emitting element of this invention.
図2に示すように例えば赤色または黄色LEDを形成する場合、GaAsまたはGeを選択した出発基板201上に有機金属気相成長法(MOVPE)法にて、(AlxGa1−x)yIn1−yP(0≦x≦1,0.4≦y≦0.6)からなる活性層204と、活性層204よりバンドギャップの大きい(AlxGa1−x)yIn1−yP(0≦x≦1,0.4≦y≦0.6)層203,205を活性層204の両側に配置したAlGaInP系DH構造206を作製する。
For example, when a red or yellow LED is formed as shown in FIG. 2, (Al x Ga 1-x ) y In is formed by metal organic vapor phase epitaxy (MOVPE) on a starting
AlGaInP系DH構造206の作製方法はMOVPEに限定されるものではなく、分子線エピタキシー(MBE)法や、化学線エピタキシー(CBE)法で作製しても良い。 The production method of the AlGaInP-based DH structure 206 is not limited to MOVPE, and may be produced by a molecular beam epitaxy (MBE) method or a chemical beam epitaxy (CBE) method.
次にAlGaInP系DH構造206の第一導電型層205の一部に接して第一電極211を形成する。第一導電型がP型の場合はZn,Beを含む金属で形成する。AuZn合金やAuBe合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにZnまたはBeを含む金属層を選択してもよい。 Next, a first electrode 211 is formed in contact with a part of the first conductivity type layer 205 of the AlGaInP-based DH structure 206. When the first conductivity type is P type, it is formed of a metal containing Zn and Be. It is preferable to select an AuZn alloy or an AuBe alloy, and a multilayer structure including a refractory metal such as Ti, W, Cr, or Ni is preferable. However, the material is limited to these materials because it only needs to have ohmic properties. Instead, a metal layer containing Zn or Be in AuAg or PtAg, which is a cheaper metal, may be selected.
第一導電型がN型の場合はSi,Geを含む金属で形成する。AuGe合金やAuSi合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにSiまたはGeを含む金属層を選択してもよい。 When the first conductivity type is N type, it is formed of a metal containing Si and Ge. It is preferable to select an AuGe alloy or an AuSi alloy, and a multilayer structure including a refractory metal such as Ti, W, Cr, or Ni is preferable, but it is limited to these materials as long as ohmic properties can be taken. Instead, a metal layer containing Si or Ge in AuAg or PtAg, which is a cheaper metal, may be selected.
第一電極211は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、50nm以上の膜厚を有すれば良い。第一電極211が厚くなることで、実装状の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the first electrode 211 only needs to have a thickness that can withstand the mounting process, there is no major limitation on the thickness. However, the first electrode 211 needs to be thick enough to obtain an ohmic contact, and therefore has a thickness of 50 nm or more. It ’s fine. Since the first electrode 211 is thick, no mounting defect occurs, but it is preferable to form the film with a thickness of 3 μm or less from the viewpoint of cost reduction.
第一導電型層205及び活性層204の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層203を露出させる。エッチングは、塩素を含有したガスまたは溶液にて行うことができる。エッチングは上記の材料のみで行われるのではなく、エッチング速度及び形状制御のため、他の材料を混合して行う。 A part of the first conductivity type layer 205 and the active layer 204 is removed by wet etching or dry etching, and the second conductivity type layer 203 is exposed. Etching can be performed with a gas or solution containing chlorine. Etching is not performed only with the above materials, but is performed by mixing other materials in order to control the etching rate and shape.
第二導電型層203を露出させた領域に接した第二電極212を設ける。第二導電型がP型の場合はZn,Beを含む金属で形成する。AuZn合金やAuBe合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにZnまたはBeを含む金属層を選択してもよい。 A second electrode 212 is provided in contact with the region where the second conductivity type layer 203 is exposed. When the second conductivity type is P-type, it is formed of a metal containing Zn and Be. It is preferable to select an AuZn alloy or an AuBe alloy, and a multilayer structure including a refractory metal such as Ti, W, Cr, or Ni is preferable. However, the material is limited to these materials because it only needs to have ohmic properties. Instead, a metal layer containing Zn or Be in AuAg or PtAg, which is a cheaper metal, may be selected.
第二導電型がN型の場合はSi,Geを含む金属で形成する。AuGe合金やAuSi合金を選択することが好適であり、TiやW,Cr,Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにSiまたはGeを含む金属層を選択してもよい。 When the second conductivity type is N type, it is formed of a metal containing Si and Ge. It is preferable to select an AuGe alloy or an AuSi alloy, and a multilayer structure including a refractory metal such as Ti, W, Cr, or Ni is preferable, but it is limited to these materials as long as ohmic properties can be taken. Instead, a metal layer containing Si or Ge in AuAg or PtAg, which is a cheaper metal, may be selected.
第二電極212は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、50nm以上の膜厚を有すれば良い。第二電極が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the second electrode 212 only needs to have a thickness that can withstand the mounting process, there is no major limitation on the thickness. However, the second electrode 212 needs to be thick enough to obtain an ohmic contact. It ’s fine. Although the mounting electrode does not cause a problem in mounting because the second electrode is thick, it is preferable to form the film with a film thickness of 3 μm or less from the viewpoint of cost reduction.
また、例えば青色または緑色LEDを形成する場合、サファイア出発基板221上に有機金属気相成長法(MOVPE)法にて、AlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1)からなる活性層224と、活性層224よりバンドギャップの大きいAlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1)層223,225を活性層224の両側に配置したAlGaInN系DH構造226を作製する。 For example, when forming a blue or green LED, an Al x Ga y In z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is formed on the sapphire starting substrate 221 by a metal organic vapor phase epitaxy (MOVPE) method. , 0 ≦ z ≦ 1), and an Al x Ga y In z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer 223 having a band gap larger than that of the active layer 224. , 225 are arranged on both sides of the active layer 224, and an AlGaInN DH structure 226 is produced.
DH構造226の作製方法はMOVPEに限定されるものではなく、分子線エピタキシー(MBE)法や、化学線エピタキシー(CBE)法で作製しても良い。 The manufacturing method of the DH structure 226 is not limited to MOVPE, and may be manufactured by a molecular beam epitaxy (MBE) method or a chemical beam epitaxy (CBE) method.
AlGaInN系DH構造226の第一導電型層225の一部に接して第一電極231を形成する。第一電極231は、Ni,Ti,Al,Auを1種類以上含む金属で形成する。オーミック性がとれれば良いため、これらの材料に限定されるものではない。 A first electrode 231 is formed in contact with a part of the first conductivity type layer 225 of the AlGaInN-based DH structure 226. The first electrode 231 is formed of a metal containing one or more kinds of Ni, Ti, Al, and Au. The material is not limited to these materials because it only needs to have ohmic properties.
第一電極231は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、30nm以上の膜厚を有すれば良い。第一電極231が厚くなることで、実装状の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the first electrode 231 only needs to have a thickness that can withstand the mounting process, there is no major limitation on the thickness, but a film thickness sufficient to obtain an ohmic contact is necessary. It ’s fine. Since the first electrode 231 is thick, a mounting defect does not occur, but it is preferable to form the film with a thickness of 3 μm or less from the viewpoint of cost reduction.
第一導電型層225及び活性層224の一部をドライエッチング法により除去し、第二導電型層223を露出させる。エッチングは、塩素を含有したガスにて行うことができる。エッチングは上記の材料のみで行われるのではなく、エッチング速度及び形状制御のため、他の材料を混合して行う。 Part of the first conductivity type layer 225 and the active layer 224 is removed by a dry etching method to expose the second conductivity type layer 223. Etching can be performed with a gas containing chlorine. Etching is not performed only with the above materials, but is performed by mixing other materials in order to control the etching rate and shape.
第二導電型層223を露出させた領域に接した第二電極232を設ける。第二電極232は、Ni,Ti,Al,Auを1種類以上含む金属で形成する。オーミック性がとれれば良いため、これらの材料に限定されるものではない。 A second electrode 232 in contact with the region where the second conductivity type layer 223 is exposed is provided. The second electrode 232 is formed of a metal containing one or more kinds of Ni, Ti, Al, and Au. The material is not limited to these materials because it only needs to have ohmic properties.
第二電極232は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要なため、30nm以上の膜厚を有すれば良い。第二電極が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。 Since the second electrode 232 only needs to have a thickness that can withstand the mounting process, there is no major limitation on the thickness, but a film thickness sufficient to obtain an ohmic contact is necessary, and therefore the second electrode 232 has a film thickness of 30 nm or more. It ’s fine. Although the mounting electrode does not cause a problem in mounting because the second electrode is thick, it is preferable to form the film with a film thickness of 3 μm or less from the viewpoint of cost reduction.
次に図3に示すようにPVCやPPなどの延性のあるテープ基材(基材部)250上にアクリル等の糊材(糊層)251がシート状に載っているテープ252を準備し、図4に示すようにブレードダイシングにて糊層部分を井桁状にカットし、島状糊部(島状に分割された糊層)253が形成されたシート(第1のテープ)254とする。 Next, as shown in FIG. 3, a tape 252 is prepared in which a paste material (glue layer) 251 such as acrylic is placed in a sheet form on a ductile tape base material (base material portion) 250 such as PVC or PP, As shown in FIG. 4, the glue layer portion is cut into a cross pattern by blade dicing to form a sheet (first tape) 254 on which island-like glue portions (glue layers divided into islands) 253 are formed.
ここでテープ基材厚をA、糊層厚をBとした際に、ブレードダイシング高さをBより10μm前後深い設定にてカットを行うことで、糊層を確実にカットし、かつ、テープ層(テープ基材)に過度のダメージを与えることなくカットすることができる。 Here, when the tape base material thickness is A and the glue layer thickness is B, by cutting the blade dicing height about 10 μm deeper than B, the glue layer is surely cut, and the tape layer It can cut without giving excessive damage to (tape base material).
この方法ではブレードダイシングによる加工幅15μm前後のカット溝を必要とするため、実装素子5μm□のダイスにおいて、20μmピッチ以上の小サイズまで適用可能な方法である。 Since this method requires a cut groove with a processing width of about 15 μm by blade dicing, it can be applied to a small size of 20 μm pitch or more in a die having a mounting element of 5 μm □.
次に図5に示すように第一電極211,231及び第二電極212,232形成後のウェーハと井桁状にカットされた島状糊部(島状に分割された糊層)253が配置されたシート(第1のテープ)254を、電極211,212,231,232と島状糊部253が対向するように配置して接合し、接合体260とする。シート(第1のテープ)254は可視光に対して透明な材料を選択しておけば、ダイスパターンと島状糊部253をアライメントすることが容易である。 Next, as shown in FIG. 5, the wafers after the formation of the first electrodes 211 and 231 and the second electrodes 212 and 232 and island-like paste portions (glue layers divided into island shapes) 253 cut in a cross-beam shape are arranged. The sheet (first tape) 254 is placed and bonded so that the electrodes 211, 212, 231, 232 and the island-shaped paste portion 253 are opposed to each other, and a bonded body 260 is obtained. If a material transparent to visible light is selected for the sheet (first tape) 254, it is easy to align the dice pattern and the island-shaped paste portion 253.
次に図6に示すようにウェーハとシート(第1のテープ)254を接合し、接合体260とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線261を形成する。ブレーキング線261形成後、ウェーハをブレーキング線261に沿ってブレーキングし、ダイス262を形成する。ここでは、ウェーハとシート(第1のテープ)254の接合後にブレーキング線261を形成し、ブレーキングを行う場合を例示しているが、接合前にブレーキング線261を形成し、接合後にブレーキングを行ってもよい。
Next, as shown in FIG. 6, the wafer and the sheet (first tape) 254 are bonded to form a bonded body 260, and then a breaking line 261 is formed on the wafer by laser or diamond scribe. After forming the breaking line 261, the wafer is braked along the breaking line 261 to form a
次に図7に示すように複数のダイス262のそれぞれのダイスの間の距離を拡張する。
Next, as shown in FIG. 7, the distance between each of the
次に図8に示すように、出発基板201,221をリフトオフする。出発基板がGaAs基板201であるAlGaInP系DH構造206の場合、出発基板201とDH層206の間に挿入したAlAs犠牲層202をHFやBHFなどの溶液でエッチングすることで出発基板201をリフトオフする(図2参照)。
Next, as shown in FIG. 8, the starting
出発基板がサファイア基板221であるAlGaInN系DH構造226の場合、レーザーを照射してDH層226底部のGaN層を溶解させることでリフトオフを実施する。
なお、基板をリフトオフもしくは除去しなくてもよい。
In the case of the AlGaInN-based DH structure 226 whose starting substrate is the sapphire substrate 221, lift-off is performed by irradiating a laser to dissolve the GaN layer at the bottom of the DH layer 226.
Note that the substrate need not be lifted off or removed.
次に出発基板201,221除去後、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート265を形成する。その際、30〜50℃の範囲(好適には35〜45℃)でテープを温めてから実施すると拡張時の均一性が室温時より改善する。
Next, after the starting
次に図9に示すように第一の面271に糊層273を有し、第二の面272に基材274を有する第2のテープ275を準備し、ダイスの基板リフトオフ面276と糊層273を対向させて第2のテープ275にダイスを転写させ、図10に示すように第一電極211,231と第二電極212,232が第一の面271と反対側に配置されたシート280を形成する。
Next, as shown in FIG. 9, a second tape 275 having a
次に駆動回路が形成された実装基板285を準備する。そして図11に示すように実装基板285上の電極286,287,288,289と、第一電極211,231及び第二電極212,232を対向させ、実装基板285とダイスを接合し、接合基板290とする。ダイスと実装基板285の接合は、第一電極211,231及び第二電極212,232と実装基板285の電極の最表面をAuで形成し、超音波印加圧着にて接合してもよい。あるいは、実装基板電極側もしくはダイス電極側に導電性ペースト、あるいは、共晶金属を形成し、低温にてダイスと実装基板285の接合を実現してもよい。
Next, a mounting
接合基板290形成後、第2のテープ275を剥離する。 After the bonding substrate 290 is formed, the second tape 275 is peeled off.
本実施形態では可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。 In the present embodiment, the mounting process of the LED that emits visible light is illustrated, but it is obvious that the light emission wavelength of the light emitting element does not affect the mounting process, and can be applied regardless of the light emission wavelength of the present embodiment. Needless to say, it is applicable regardless of the emission wavelength, whether the light emitting element is an infrared light emitting element or an ultraviolet light emitting element.
(第二の実施形態)
次に、本発明の発光素子の製造方法の第二の実施形態について、図12〜21を参照しながら説明する。
図12〜21に本発明発光素子の製造方法の第二の実施形態を示す。
なお、本実施形態では、第1のテープの糊層を島状に分割する方法としてレーザーを用いている点が、第一の実施形態と異なるが、それ以外は、第一の実施形態と同様である。
(Second embodiment)
Next, a second embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS.
12 to 21 show a second embodiment of the method for producing a light emitting device of the present invention.
In this embodiment, the laser is used as a method for dividing the adhesive layer of the first tape into islands, but the same as in the first embodiment except for the point that the laser is used. It is.
図12に示すように例えば赤色または黄色LEDを形成する場合、第一の実施形態と同様に、GaAsまたはGeを選択された出発基板401上に有機金属気相成長法(MOVPE)法にて、(AlxGa1−x)yIn1−yP(0≦x≦1,0.4≦y≦0.6)からなる活性層404と、活性層404よりバンドギャップの大きい(AlxGa1−x)yIn1−yP(0≦x≦1,0.4≦y≦0.6)層403,405を活性層404の両側に配置したAlGaInP系DH構造406を作製する。
For example, when forming a red or yellow LED as shown in FIG. 12, as in the first embodiment, GaAs or Ge is formed on a selected starting substrate 401 by a metal organic vapor phase epitaxy (MOVPE) method. An active layer 404 made of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) and a band gap larger than that of the active layer 404 (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) AlGaInP-based
次にAlGaInP系DH構造406の第一導電型層405の一部に接して第一電極411を第一の実施形態と同様にして形成する。
Next, a first electrode 411 is formed in contact with a part of the first conductivity type layer 405 of the AlGaInP-based
次に第一の実施形態と同様にして第一導電型層405及び活性層404の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層403を露出させる。
Next, as in the first embodiment, the first conductivity type layer 405 and a part of the active layer 404 are removed by wet etching or dry etching to expose the second
第二導電型層403を露出させた領域に接した第二電極412を第一の実施形態と同様にして設ける。
The second electrode 412 in contact with the region where the second
また、例えば青色または緑色LEDを形成する場合、第一の実施形態と同様に、サファイア出発基板421上に有機金属気相成長法(MOVPE)法にて、AlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1)からなる活性層424と、活性層424よりバンドギャップの大きいAlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1)層423,425を活性層424の両側に配置したAlGaInN系DH構造426を作製する。
Also, for example, in the case of forming a blue or green LED, as in the first embodiment, the metal organic vapor phase epitaxy on a sapphire starting substrate 421 at (MOVPE) method, Al x Ga y In z N (0 ≦ active layer 424 composed of x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and Al x Ga y In z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) having a larger band gap than the
AlGaInN系DH構造426の第一導電型層425の一部に接して第一電極431を第一の実施形態と同様にして形成する。
A first electrode 431 is formed in the same manner as in the first embodiment in contact with a part of the first conductivity type layer 425 of the AlGaInN-based
次に第一の実施形態と同様にして第一導電型層425及び活性層424の一部をドライエッチング法により除去し、第二導電型層423を露出させる。
Next, as in the first embodiment, a part of the first conductivity type layer 425 and the active layer 424 is removed by a dry etching method to expose the second
第二導電型層423を露出させた領域に接した第二電極432を第一の実施形態と同様にして設ける。
A second electrode 432 in contact with the region where the second
次に図13に示すようにPVCやPPなどの延性のあるテープ基材(基材部)450上にアクリル等の糊材(糊層)451がシート状に載っているテープ452を準備し、図14に示すようにレーザーにて糊層部分を井桁状にカットし、島状糊部(島状に分割された糊層)453が形成されたシート(第1のテープ)454とする。レーザー出力を低出力に制御して糊層部分をカットすることで、テープ基材450に過剰なダメージを与えずに糊層部分を島状にカットすることができる。この方法ではレーザーによる加工幅が5μm前後になるため、実装素子5μm□前後のダイスにおいて、10μmピッチ以上の小サイズまで適用可能な方法である。 Next, as shown in FIG. 13, a tape 452 is prepared in which a paste material (glue layer) 451 such as acrylic is placed in a sheet form on a ductile tape base material (base material portion) 450 such as PVC or PP, As shown in FIG. 14, the glue layer portion is cut into a cross pattern with a laser to form a sheet (first tape) 454 on which island-like glue portions (glue layers divided into islands) 453 are formed. By controlling the laser output to a low output and cutting the glue layer portion, the glue layer portion can be cut in an island shape without excessive damage to the tape substrate 450. In this method, since the processing width by the laser is about 5 μm, it is a method applicable to a small size of 10 μm pitch or more in a die having a mounting element of about 5 μm □.
次に図15に示すように、第一の実施形態と同様にして、第一電極411,431及び第二電極412,432形成後のウェーハと井桁状にカットされた島状糊部(島状に分割された糊層)453が配置されたシート454を、電極411,412,431,432と島状糊部453が対向するように配置して接合し、接合体460とする。 Next, as shown in FIG. 15, in the same manner as in the first embodiment, the wafers after the formation of the first electrodes 411 and 431 and the second electrodes 412 and 432 and the island-like glue portions (island-like portions) cut in a cross-beam shape are used. The sheet 454 on which the glue layer 453 is divided and joined so that the electrodes 411, 412, 431, 432 and the island-like glue part 453 are opposed to each other, and a joined body 460 is obtained.
次に図16に示すようにウェーハとシートを接合し、接合体460とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線461を形成する。ブレーキング線461形成後、ウェーハをブレーキング線461に沿ってブレーキングし、ダイス462を形成する。ここでは、ウェーハとシートの接合後にブレーキングを行う場合を例示しているが、接合前にブレーキング線461を形成し、接合後にブレーキングを行ってもよい。 Next, as shown in FIG. 16, the wafer and the sheet are bonded to form a bonded body 460, and then a breaking line 461 is formed on the wafer by laser or diamond scribe. After forming the breaking line 461, the wafer is braked along the breaking line 461 to form a die 462. Here, although the case where braking is performed after the wafer and the sheet are joined is illustrated, the braking line 461 may be formed before joining and the braking may be performed after joining.
次に図17に示すように複数のダイスのそれぞれのダイスの間の距離を拡張する。 Next, as shown in FIG. 17, the distance between each of the plurality of dies is expanded.
次に図18に示すようにブレーキング処理を実施し、ダイスの間の距離を拡張した後、第一の実施形態と同様にして出発基板401,421をリフトオフする。
出発基板がGaAs基板401であるAlGaInP系DH構造406の場合、出発基板401とDH層406の間に挿入したAlAs犠牲層402をHFやBHFなどの溶液でエッチングすることで出発基板401をリフトオフする。
なお、基板をリフトオフもしくは除去しなくてもよい。
Next, as shown in FIG. 18, a braking process is performed, the distance between the dies is expanded, and then the starting substrates 401 and 421 are lifted off in the same manner as in the first embodiment.
In the case of the
Note that the substrate need not be lifted off or removed.
次に出発基板401,421除去後、第一の実施形態と同様にして、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート465を形成する。
Next, after the starting substrates 401 and 421 are removed, in the same manner as in the first embodiment, the tape is expanded to a desired pitch to form a
次に図19に示すように第一の面471に糊層473を有し、第二の面472に基材474を有するテープ(第2のテープ)475を準備し、ダイスの基板リフトオフ面476と糊層473を対向させてテープ(第2のテープ)475にダイスを転写させ、図20に示すように第一電極411,431と第二電極412,432が第一の面471と反対側に配置されたシート480を形成する。
Next, as shown in FIG. 19, a tape (second tape) 475 having a glue layer 473 on the
次に駆動回路が形成された実装基板485を準備する。 Next, a mounting substrate 485 on which a drive circuit is formed is prepared.
そして図21に示すように、第一の実施形態と同様にして、実装基板485上の電極486,487,488,489と、第一電極411,431及び第二電極412,432を対向させ、実装基板とダイスを接合し、接合基板490とする。
Then, as shown in FIG. 21, as in the first embodiment, the
接合基板490形成後、テープ(第2のテープ)475を剥離する。 After the bonding substrate 490 is formed, the tape (second tape) 475 is peeled off.
本実施形態においても可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。 In the present embodiment, the mounting process of the LED that emits visible light is illustrated, but it is obvious that the light emitting wavelength of the light emitting element does not affect the mounting process, and can be applied regardless of the light emitting wavelength of the present embodiment. Needless to say, the light-emitting element can be applied regardless of the emission wavelength, whether it is an infrared light-emitting element or an ultraviolet light-emitting element.
(第三の実施形態)
次に、本発明の発光素子の製造方法の第三の実施形態について、図22〜30を参照しながら説明する。
図22〜30に本発明発光素子の製造方法の第三の実施形態を示す。
なお、本実施形態では、第1のテープの糊層を島状に分割する方法として、基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成している点が、第一の実施形態と異なるが、それ以外は、第一の実施形態と同様である。
(Third embodiment)
Next, a third embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS.
22 to 30 show a third embodiment of the method for producing a light emitting device of the present invention.
In the present embodiment, as a method of dividing the adhesive layer of the first tape into islands, the point that the island-like adhesive layer is formed on the base material by a printing method or a dispensing method is the first Other than this embodiment, the rest is the same as the first embodiment.
図22に示すように例えば赤色または黄色LEDを形成する場合、第一の実施形態と同様に、GaAsまたはGeを選択された出発基板601上に有機金属気相成長法(MOVPE)法にて、(AlxGa1−x)yIn1−yP(0≦x≦1,0.4≦y≦0.6)からなる活性層604と、活性層604よりバンドギャップの大きい(AlxGa1−x)yIn1−yP(0≦x≦1,0.4≦y≦0.6)層603,605を活性層604の両側に配置したAlGaInP系DH構造606を作製する。 For example, when forming a red or yellow LED as shown in FIG. 22, as in the first embodiment, GaAs or Ge is formed on a selected starting substrate 601 by a metal organic vapor phase epitaxy (MOVPE) method. An active layer 604 made of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) and a band gap larger than that of the active layer 604 (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) AlGaInP-based DH structure 606 in which layers 603 and 605 are arranged on both sides of active layer 604 is fabricated.
次にAlGaInP系DH構造606の第一導電型層605の一部に接して第一電極611を第一の実施形態と同様にして形成する。 Next, the first electrode 611 is formed in the same manner as in the first embodiment in contact with a part of the first conductivity type layer 605 of the AlGaInP-based DH structure 606.
次に第一の実施形態と同様にして第一導電型層605及び活性層604の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層603を露出させる。
Next, as in the first embodiment, a part of the first conductivity type layer 605 and the active layer 604 is removed by wet etching or dry etching to expose the second
次に第二導電型層603を露出させた領域に接した第二電極612を第一の実施形態と同様にして設ける。
Next, the second electrode 612 in contact with the region where the second
例えば青色または緑色LEDを形成する場合、第一の実施形態と同様に、サファイア出発基板621上に有機金属気相成長法(MOVPE)法にて、AlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1)からなる活性層624と、活性層624よりバンドギャップの大きいAlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1)層623,625を活性層624の両側に配置したAlGaInN系DH構造626を作製する。
For example, in the case of forming a blue or green LED, as in the first embodiment, the metal organic vapor phase epitaxy on a
次にAlGaInN系DH構造626の第一導電型層625の一部に接して第一電極631を第一の実施形態と同様にして形成する。
Next, a
次に第一の実施形態と同様にして第一導電型層625及び活性層624の一部をドライエッチング法により除去し、第二導電型層623を露出させる。
Next, as in the first embodiment, the first
次に第二導電型層623を露出させた領域に接した第二電極632を第一の実施形態と同様にして設ける。
Next, the second electrode 632 in contact with the region where the second
次に図23に示すようにPVCやPPなどの延性のあるテープ基材(基材部)650上にアクリル等の糊材を吐出ノズルから島状に吐出して島状糊部(島状に分割された糊層)653が形成されたシート(第1のテープ)654を準備する。この方法では印刷法、もしくはディスペンス法によるヘッドの印刷精度に左右されるが、5μm前後の間隔で島状に糊部を設置することが可能なため、5μm□前後のダイスにおいて、10μmピッチ以上の小サイズまで適用可能な方法である。 Next, as shown in FIG. 23, a paste material such as acrylic is ejected from a discharge nozzle in an island shape onto a ductile tape base material (base material portion) 650 such as PVC or PP to form an island-shaped paste portion (in an island shape). A sheet (first tape) 654 on which a divided adhesive layer) 653 is formed is prepared. Although this method depends on the printing accuracy of the head by the printing method or the dispensing method, it is possible to place the glue portion in an island shape at intervals of about 5 μm, and therefore, in a die of about 5 μm □, a pitch of 10 μm or more is used. This method can be applied to small sizes.
次に図24に示すように、第一の実施形態と同様にして、第一電極611,631及び第二電極612,632形成後のウェーハと井桁状の島状糊部(島状に分割された糊層)653が配置されたシート654を、電極611,612,631,632と島状糊部653が対向するように配置して接合し、接合体660とする。
Next, as shown in FIG. 24, in the same manner as in the first embodiment, the wafer after the formation of the
次に図25に示すようにウェーハとシートを接合し、接合体660とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線661を形成する。ブレーキング線661形成後、ウェーハをブレーキング線661に沿ってブレーキングし、ダイス662を形成する。ここでは、ウェーハとシートの接合後にブレーキングを行う場合を例示しているが、接合前にブレーキング線661を形成し、接合後にブレーキングを行ってもよい。 Next, as shown in FIG. 25, the wafer and the sheet are bonded to form a bonded body 660, and then a breaking line 661 is formed on the wafer by laser or diamond scribe. After forming the breaking line 661, the wafer is braked along the breaking line 661 to form a die 662. Here, a case where braking is performed after bonding of the wafer and the sheet is illustrated, but a braking line 661 may be formed before bonding and braking may be performed after bonding.
次に図26に示すように複数のダイスのそれぞれのダイスの間の距離を拡張する。 Next, as shown in FIG. 26, the distance between each of the plurality of dies is expanded.
次に図27に示すようにブレーキング処理を実施し、ダイスの間の距離を拡張した後、第一の実施形態と同様にして出発基板601,621をリフトオフする。
出発基板がGaAs基板601であるAlGaInP系DH構造606の場合、出発基板601とDH層606の間に挿入したAlAs犠牲層602をHFやBHFなどの溶液でエッチングすることで出発基板601をリフトオフする。
なお、基板をリフトオフもしくは除去しなくてもよい。
Next, as shown in FIG. 27, a braking process is performed to extend the distance between the dies, and then the starting
In the case of the AlGaInP DH structure 606 where the starting substrate is a GaAs substrate 601, the starting substrate 601 is lifted off by etching the AlAs
Note that the substrate need not be lifted off or removed.
次に出発基板601,621除去後、第一の実施形態と同様にして、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート665を形成する。
Next, after the starting
次に図28に示すように第一の面671に糊層673を有し、第二の面672に基材674を有するテープ(第2のテープ)675を準備し、ダイスの基板リフトオフ面676と糊層673を対向させてテープ(第2のテープ)675にダイスを転写させ、図29に示すように第一電極611,631と第二電極612,632が第一の面671と反対側に配置されたシート680を形成する。
Next, as shown in FIG. 28, a tape (second tape) 675 having a glue layer 673 on the first surface 671 and a base material 674 on the second surface 672 is prepared, and the substrate lift-off surface 676 of the die is prepared. And the glue layer 673 are opposed to each other, and a die is transferred to a tape (second tape) 675. As shown in FIG. 29, the
次に駆動回路が形成された実装基板685を準備する。 Next, a mounting substrate 685 on which a drive circuit is formed is prepared.
そして図30に示すように、第一の実施形態と同様にして、実装基板685上の電極686,687,688,689と、第一電極611,631及び第二電極612,632を対向させ、実装基板685とダイスを接合し、接合基板690とする。
Then, as shown in FIG. 30, the
接合基板690形成後、テープ(第2のテープ)675を剥離する。 After the bonding substrate 690 is formed, the tape (second tape) 675 is peeled off.
本実施形態においても可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。 In the present embodiment, the mounting process of the LED that emits visible light is illustrated, but it is obvious that the light emitting wavelength of the light emitting element does not affect the mounting process, and can be applied regardless of the light emitting wavelength of the present embodiment. Needless to say, the light-emitting element can be applied regardless of the emission wavelength, whether it is an infrared light-emitting element or an ultraviolet light-emitting element.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(実施例1)
GaAs基板201上に有機金属気相成長法(MOVPE)法にて、(AlxGa1−x)yIn1−yP(黄色:y=0.5,x=0.15、赤色:y=0.5,x−=0.05)からなる活性層204と、活性層204よりバンドギャップの大きい(AlxGa1−x)yIn1−yP(x=0.85,y=0.5)層203,205を活性層204の両側に配置したAlGaInP系DH構造206を作製した。その際、AlGaInP系DH構造206と出発基板201との間にAlAs犠牲層202を50nmの厚さで形成した(図2参照)。
Example 1
Metal organic chemical vapor deposition on a
このような構造の半導体ウェーハを第一の実施形態のように加工し、ブレードダイシングにて糊層部分を井桁状にカットした島状部253が形成されたPVCを基材(基材部)としたシート(第1のテープ)254(図4参照)を用いて5〜10μm角のダイスを35〜100μmピッチで実装基板に接合した。なお、シート(第1のテープ)の基材(基材部)の厚みは80μmで糊部(糊層)の厚みは5μmで幅15μmのブレードで20〜50μmピッチで糊部を島状にカットした。 A semiconductor wafer having such a structure is processed as in the first embodiment, and a PVC on which an island-like portion 253 is formed by cutting the glue layer portion into a cross-beam shape by blade dicing is used as a base material (base material portion). Using the sheet (first tape) 254 (see FIG. 4), 5 to 10 μm square dies were joined to the mounting substrate at a pitch of 35 to 100 μm. The base material (base material part) of the sheet (first tape) has a thickness of 80 μm, the glue part (glue layer) has a thickness of 5 μm, and a blade with a width of 15 μm. did.
(実施例2)
GaAs基板401上に有機金属気相成長法(MOVPE)法にて、(AlxGa1−x) yIn1−yP(黄色:y=0.5,x=0.15、赤色:y=0.5,x−=0.05)からなる活性層404と、活性層404よりバンドギャップの大きい(AlxGa1−x)yIn1−yP(x=0.85,y=0.5)層403,405を活性層404の両側に配置したAlGaInP系DH構造406を作製した。その際、AlGaInP系DH構造406と出発基板401との間にAlAs犠牲層402を50nmの厚さで形成した(図12参照)。
(Example 2)
Metal organic chemical vapor deposition on a GaAs substrate 401 by (MOVPE) method, (Al x Ga 1-x ) y In 1-y P ( yellow: y = 0.5, x = 0.15 , red: y = 0.5, x- = 0.05 and an active layer 404 made of), the active layer 404 of the large band gap (Al x Ga 1-x) y in 1-y P (x = 0.85, y = 0.5) An AlGaInP-based
このような構造の半導体ウェーハを第二の実施形態のように加工し、レーザーにて糊層部分を井桁状にカットした島状部453が形成されたPVCを基材としたシート(第1のテープ)454(図14参照)を用いて5〜10μm角のダイスを35〜100μmピッチで実装基板に接合した。なお、シート(第1のテープ)の基材(基材部)の厚みは80μmで糊部(糊層)の厚みは5μmでレーザーを用いて20〜50μmピッチで糊部を島状にカットした。 A semiconductor wafer having such a structure is processed as in the second embodiment, and a sheet (first first) made of PVC on which an island-like portion 453 is formed by cutting the glue layer portion into a cross-beam shape with a laser. Tape) 454 (see FIG. 14) was used to bond 5-10 μm square dies to the mounting substrate at a pitch of 35-100 μm. In addition, the thickness of the base material (base material part) of the sheet (first tape) was 80 μm, the thickness of the glue part (glue layer) was 5 μm, and the glue part was cut into islands at a pitch of 20 to 50 μm using a laser. .
(比較例)
シート(第1のテープ)の糊部(糊層)を島状としないこと、及びダイスのピッチを15〜100μmとしたこと以外は実施例1,2と同様に発光素子の実装を行った。
(Comparative example)
The light emitting elements were mounted in the same manner as in Examples 1 and 2 except that the glue portion (glue layer) of the sheet (first tape) was not island-shaped and the pitch of the dies was 15 to 100 μm.
実施例1,2及び比較例の位置不良率の結果を図32に示す。なお、位置不良としては図31に示すように横ずれ、縦ずれ、回転の3種類がある。
図32からわかるように、糊層が島状に分割された第1のテープを用いた実施例1、2では、糊層が島状に分割されない第1のテープを用いた比較例と比較すると、実装時の位置不良が大幅に改善されている。
The result of the position defect rate of Examples 1 and 2 and the comparative example is shown in FIG. In addition, as shown in FIG. 31, there are three types of position defects: lateral displacement, longitudinal displacement, and rotation.
As can be seen from FIG. 32, in Examples 1 and 2 using the first tape in which the glue layer was divided into islands, compared to the comparative example using the first tape in which the glue layer was not divided into islands. In addition, positioning errors during mounting have been greatly improved.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
201、401、601…出発基板(GaAs基板)、
221、421、621…出発基板(サファイヤ基板、サファイヤ出発基板)、
202、402、602…AlAs犠牲層、
203、223、403、423、603、623…第二導電型層、
204、224、404、424、604、624…活性層、
205、225、405、425、605、625…第一導電型層、
206、406、606…AlGaInP系DH構造、
226、426、426…AlGaInN系DH構造、
211、231、411、431、611、631…第一電極、
212、232、412、432、612、632…第二電極、
250、450、650…テープ基材(基材部)、 251、451…糊材(糊層)、
252、452…テープ、
253、453、653…島状糊部(島状に分割された糊層)
254、454、654…シート(第1のテープ)、
260、460、660…接合体、 261、461、661…ブレーキング線、
262、462、662…ダイス、 265、465、665…シート、
271、471、671…第一の面、 272、472、672…第二の面、
273、473、673…糊層、 274、474、674…基材、
275、475、675…第2のテープ、
276、476、676…基板リフトオフ面、 280、480、680…シート、
285、485、685…実装基板、
286、287、288、289…電極、 486、487、488、489…電極、
686、687、688、689…電極、
290、490、690…接合基板。
201, 401, 601 ... starting substrate (GaAs substrate),
221, 421, 621... Departure substrate (sapphire substrate, sapphire departure substrate),
202, 402, 602 ... AlAs sacrificial layer,
203, 223, 403, 423, 603, 623 ... second conductivity type layer,
204, 224, 404, 424, 604, 624 ... active layer,
205, 225, 405, 425, 605, 625 ... first conductivity type layer,
206, 406, 606 ... AlGaInP-based DH structure,
226, 426, 426 ... AlGaInN DH structure,
211, 231, 411, 431, 611, 631 ... first electrode,
212, 232, 412, 432, 612, 632 ... second electrode,
250, 450, 650 ... tape base material (base material part), 251, 451 ... glue material (glue layer),
252, 452 ... tape,
253, 453, 653 ... Island-like paste (glue layer divided into islands)
254, 454, 654 ... sheet (first tape),
260, 460, 660 ... joined body, 261, 461, 661 ... braking line,
262, 462, 662 ... dice, 265, 465, 665 ... sheet,
271, 471, 671 ... the first surface, 272, 472, 672 ... the second surface,
273, 473, 673 ... glue layer, 274, 474, 674 ... substrate,
275, 475, 675 ... second tape,
276, 476, 676 ... substrate lift-off surface, 280, 480, 680 ... sheet,
285, 485, 685 ... mounting substrate,
286, 287, 288, 289 ... electrodes, 486, 487, 488, 489 ... electrodes,
686, 687, 688, 689 ... electrodes,
290, 490, 690... Bonding substrate.
Claims (4)
前記分割工程において、前記第1のテープとして、伸縮性のある基材部と糊層からなり、前記糊層が島状に分割されたものを用い、前記島状に分割された糊層に前記複数の発光素子を貼り付けることを特徴とする発光素子の製造方法。 A semiconductor wafer having a light emitting element formed on a substrate is attached to a first tape, and the semiconductor wafer is divided into a plurality of light emitting elements, and the first tape is stretched to extend the plurality of light emitting elements. In the expanding step of extending the distance between the light emitting elements of the elements and the distance between the light emitting elements of the plurality of light emitting elements being expanded, the plurality of light emitting elements are connected to the first tape. A method of manufacturing a light emitting device, comprising: a transfer step of transferring from a second tape to a second tape; and a mounting step of bonding the plurality of light emitting devices to a mounting substrate,
In the dividing step, the first tape is made of a stretchable base material portion and a glue layer, and the glue layer is divided into islands, and the glue layer divided into islands is used as the first tape. A method for manufacturing a light-emitting element, comprising attaching a plurality of light-emitting elements.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018097828A JP6791208B2 (en) | 2018-05-22 | 2018-05-22 | Manufacturing method of light emitting element |
PCT/JP2019/015989 WO2019225206A1 (en) | 2018-05-22 | 2019-04-12 | Method of manufacturing light emitting element |
TW108113626A TW202004851A (en) | 2018-05-22 | 2019-04-18 | Method of manufacturing light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018097828A JP6791208B2 (en) | 2018-05-22 | 2018-05-22 | Manufacturing method of light emitting element |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019204842A true JP2019204842A (en) | 2019-11-28 |
JP2019204842A5 JP2019204842A5 (en) | 2020-04-02 |
JP6791208B2 JP6791208B2 (en) | 2020-11-25 |
Family
ID=68616390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018097828A Active JP6791208B2 (en) | 2018-05-22 | 2018-05-22 | Manufacturing method of light emitting element |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6791208B2 (en) |
TW (1) | TW202004851A (en) |
WO (1) | WO2019225206A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112687767B9 (en) * | 2020-12-01 | 2021-12-03 | 华灿光电(苏州)有限公司 | Chip film expanding method |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003093961A (en) * | 2001-09-21 | 2003-04-02 | Sony Corp | Method for applying liquid, method for packaging element, method for transferring element, method for arraying element, and method for manufacturing image display device |
JP2003098977A (en) * | 2001-09-19 | 2003-04-04 | Sony Corp | Method of transferring element, method of arraying element and method of manufacturing image display device |
JP2003209295A (en) * | 2002-01-16 | 2003-07-25 | Sony Corp | Electronic component, manufacturing method therefor and image display device using the same |
JP2007208129A (en) * | 2006-02-03 | 2007-08-16 | Citizen Electronics Co Ltd | Method of manufacturing surface-mounted light emitting device |
JP2014011445A (en) * | 2012-07-03 | 2014-01-20 | Disco Abrasive Syst Ltd | Wafer processing method |
JP2014036060A (en) * | 2012-08-07 | 2014-02-24 | Sharp Corp | Method and apparatus for manufacturing semiconductor device |
JP2015012081A (en) * | 2013-06-27 | 2015-01-19 | 日亜化学工業株式会社 | Light-emitting device and manufacturing method therefor |
JP2016015360A (en) * | 2014-07-01 | 2016-01-28 | 株式会社ディスコ | Chip interval maintaining device |
JP2016195194A (en) * | 2015-04-01 | 2016-11-17 | 富士ゼロックス株式会社 | Semiconductor manufacturing device and semiconductor piece manufacturing method |
JP2017045898A (en) * | 2015-08-27 | 2017-03-02 | 株式会社村田製作所 | Film extension device and manufacturing method for electronic component using the same |
WO2018005118A1 (en) * | 2016-06-29 | 2018-01-04 | Applied Materials, Inc. | Systems and methods for transfer of micro-devices |
JP2018511941A (en) * | 2015-03-06 | 2018-04-26 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Method for mounting ceramic phosphor plate on light emitting device (LED) die using dicing tape, method for forming dicing tape, and dicing tape |
US20180138142A1 (en) * | 2016-08-05 | 2018-05-17 | Xiamen San'an Optoelectronics Co., Ltd. | Film for Semiconductor Device and Fabrication Method Thereof |
-
2018
- 2018-05-22 JP JP2018097828A patent/JP6791208B2/en active Active
-
2019
- 2019-04-12 WO PCT/JP2019/015989 patent/WO2019225206A1/en active Application Filing
- 2019-04-18 TW TW108113626A patent/TW202004851A/en unknown
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003098977A (en) * | 2001-09-19 | 2003-04-04 | Sony Corp | Method of transferring element, method of arraying element and method of manufacturing image display device |
JP2003093961A (en) * | 2001-09-21 | 2003-04-02 | Sony Corp | Method for applying liquid, method for packaging element, method for transferring element, method for arraying element, and method for manufacturing image display device |
JP2003209295A (en) * | 2002-01-16 | 2003-07-25 | Sony Corp | Electronic component, manufacturing method therefor and image display device using the same |
JP2007208129A (en) * | 2006-02-03 | 2007-08-16 | Citizen Electronics Co Ltd | Method of manufacturing surface-mounted light emitting device |
JP2014011445A (en) * | 2012-07-03 | 2014-01-20 | Disco Abrasive Syst Ltd | Wafer processing method |
JP2014036060A (en) * | 2012-08-07 | 2014-02-24 | Sharp Corp | Method and apparatus for manufacturing semiconductor device |
JP2015012081A (en) * | 2013-06-27 | 2015-01-19 | 日亜化学工業株式会社 | Light-emitting device and manufacturing method therefor |
JP2016015360A (en) * | 2014-07-01 | 2016-01-28 | 株式会社ディスコ | Chip interval maintaining device |
JP2018511941A (en) * | 2015-03-06 | 2018-04-26 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Method for mounting ceramic phosphor plate on light emitting device (LED) die using dicing tape, method for forming dicing tape, and dicing tape |
JP2016195194A (en) * | 2015-04-01 | 2016-11-17 | 富士ゼロックス株式会社 | Semiconductor manufacturing device and semiconductor piece manufacturing method |
JP2017045898A (en) * | 2015-08-27 | 2017-03-02 | 株式会社村田製作所 | Film extension device and manufacturing method for electronic component using the same |
WO2018005118A1 (en) * | 2016-06-29 | 2018-01-04 | Applied Materials, Inc. | Systems and methods for transfer of micro-devices |
US20180138142A1 (en) * | 2016-08-05 | 2018-05-17 | Xiamen San'an Optoelectronics Co., Ltd. | Film for Semiconductor Device and Fabrication Method Thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6791208B2 (en) | 2020-11-25 |
WO2019225206A1 (en) | 2019-11-28 |
TW202004851A (en) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI645558B (en) | Miniature light emitting diode device and manufacturing method thereof | |
JP4055405B2 (en) | Electronic component and manufacturing method thereof | |
US7442565B2 (en) | Method for manufacturing vertical structure light emitting diode | |
JP4818732B2 (en) | Method of manufacturing nitride semiconductor device | |
TW200834986A (en) | Method of forming light-emitting element | |
JP2007103934A (en) | Method of manufacturing perpendicular structure light emitting diode | |
JP2008053685A (en) | Vertical-structure gallium nitride light-emitting diode element, and its manufacturing method | |
JP3682584B2 (en) | Method for mounting light emitting element and method for manufacturing image display device | |
JP2013211443A (en) | Light-emitting device manufacturing method | |
JP2010232625A (en) | Method of manufacturing laminated substrate | |
EP2953171A1 (en) | Semiconductor optical device, and method for manufacturing semiconductor optical device | |
JP3706452B2 (en) | Semiconductor light emitting device | |
TWI416763B (en) | A light-emitting element, a method of manufacturing the same, and a light-emitting device | |
WO2015141166A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
JP2018148074A (en) | Light-emitting element and method for manufacturing the same | |
US9159871B2 (en) | Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof | |
WO2019225206A1 (en) | Method of manufacturing light emitting element | |
TWI404237B (en) | Light emitting device and method for manufacturing same | |
JP2009283762A (en) | Method for manufacturing nitride compound semiconductor led | |
US20220320366A1 (en) | Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate | |
TWI807028B (en) | Light emitting element and its manufacturing method | |
KR100757802B1 (en) | Vertical light emitting diode and method of fabricating the same | |
JP2010532563A (en) | Semiconductor device isolation | |
JP2004128187A (en) | Semiconductor element, semiconductor device and manufacturing method thereof | |
KR20080081620A (en) | Method of fabricating vertical light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200210 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200210 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6791208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |