JP6782306B2 - 誘導性負荷に対して高いパルス電圧を生成するための方法 - Google Patents
誘導性負荷に対して高いパルス電圧を生成するための方法 Download PDFInfo
- Publication number
- JP6782306B2 JP6782306B2 JP2018555275A JP2018555275A JP6782306B2 JP 6782306 B2 JP6782306 B2 JP 6782306B2 JP 2018555275 A JP2018555275 A JP 2018555275A JP 2018555275 A JP2018555275 A JP 2018555275A JP 6782306 B2 JP6782306 B2 JP 6782306B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- series
- controllable
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/342—Active non-dissipative snubbers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Description
本発明に従って提案された回路設計は、電気工学の分野と関係があり、外部の環境に放射される電磁的干渉や雑音電力の発生レベルを最小限に抑制可能な高電圧パルス電源を実現するために使用することができる。
本発明に係る電気回路と類似した従来技術に基づく回路設計は当該技術分野において知られており、例えば、Ｄ． Ｍａｋａｓｈｏｖ著「ＤＣ−ＤＣコンバータ内を流れる電流の変化に対する能動的な緩衝処理の技術」に加え、＜ｈｔｔｐ：／／ｗｗｗ．ｔｗｉｒｐｘ．ｃｏｍ／ｆｉｌｅ／４８２５９１＞および＜ｈｔｔｐ：／／ｗｗｗ．ｂｌｕｄｇｅｒ．ｎａｒｏｄ．ｒｕ／ＡｃｔＣｌ．ｐｄｆ＞等を参照されたい。本発明と類似した従来例として選択すべき既知の回路動作方法として、誘導性インピーダンスを持つ負荷（誘導性負荷）の中で高いパルス電圧を生成する方法があり、この方法を構成する処理手順の中で重要な技術的特徴と言えるものは、以下の処理工程：
− 高出力直流電圧源と低出力直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波である上記制御パルスを２つの遅延素子を用いて遅延させ、遅延させた上記制御パルスを事前に設定された長さのパルス幅に等しい期間にわたって制御回路の２つの異なる入力端子に印加する工程；
− 制御回路を使用して、一連の制御パルスを備える第２のパルス系列を生成する工程；
− 一連の制御パルスを備える上記第２のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 誘導性負荷を高出力直流電圧源の出力端子に周期的に接続するために可制御型の第１ゲート素子のゲート制御を行うことにより、誘導性負荷において高いパルス電圧を生成する工程；および、
− 制御回路を使用して、一連の制御パルスを備える第３のパルス系列を生成し、上記第３のパルス系列を可制御型の第２ゲート素子の制御入力端子に印加することにより、可制御型の上記第２ゲート素子に対する誘導性負荷の周期的な接続と分離を実現する工程；
を備えることにより、結果として幅の短いパルス波形を持つ電磁的雑音が発生可能となってしまうという問題点がある。
− 高出力直流電圧源と低出力直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波である上記制御パルスを２つの遅延素子を用いて遅延させ、遅延させた上記制御パルスを事前に設定された長さのパルス幅に等しい期間にわたって制御回路の２つの異なる入力端子に印加する工程；
− 制御回路を使用して、一連の制御パルスを備える第２のパルス系列を生成する工程；
− 一連の制御パルスを備える上記第２のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 誘導性負荷を高出力直流電圧源の出力端子に周期的に接続するために可制御型の第１ゲート素子のゲート制御を行うことにより、誘導性負荷において高いパルス電圧を生成する工程；および、
− 制御回路を使用して、一連の制御パルスを備える第３のパルス系列を生成し、上記第３のパルス系列を可制御型の第２ゲート素子の制御入力端子に印加することにより、可制御型の上記第２ゲート素子に対する誘導性負荷の周期的な接続と分離を実現する工程；
を備えることにより、結果として幅の短いパルス波形を持つ電磁的雑音が発生可能となってしまうという問題点がある。
上述した従来例に係る回路設計は、本発明に係る回路設計と共通する技術的特徴として、以下の構成要素を含む：
−高出力の直流電圧源および低出力の直流電圧源を設ける工程；
−各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
−制御回路を使用して、一連の制御パルスを備える第２のパルス系列を生成し、一連の制御パルスを備える上記第２のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
−制御回路を使用して、一連の制御パルスを備える第３のパルス系列を生成する工程；
−可制御型の上記第２ゲート素子に対する誘導性負荷の周期的な接続と分離を実現する工程；
−可制御型の第１ゲート素子のゲート制御を行うことにより、誘導性負荷を高出力直流電圧源の出力端子に周期的に接続する工程；
−パルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波をパルス電圧とし、誘導性負荷に対して高いパルス電圧を印加する工程。
−高出力の直流電圧源および低出力の直流電圧源を設ける工程；
−各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
−制御回路を使用して、一連の制御パルスを備える第２のパルス系列を生成し、一連の制御パルスを備える上記第２のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
−制御回路を使用して、一連の制御パルスを備える第３のパルス系列を生成する工程；
−可制御型の上記第２ゲート素子に対する誘導性負荷の周期的な接続と分離を実現する工程；
−可制御型の第１ゲート素子のゲート制御を行うことにより、誘導性負荷を高出力直流電圧源の出力端子に周期的に接続する工程；
−パルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波をパルス電圧とし、誘導性負荷に対して高いパルス電圧を印加する工程。
また、２０１１年１２月１５日に公開された米国特許出願公報２０１１／０３０５０４８ Ａ１に記載された従来例もまた、同様の技術的特徴を有する既知の回路設計として知られており、誘導性負荷に対して高いパルス電圧を印加する方法が開示されている。
従来例に係る回路設計のうち、本発明に係る方法と最も類似した試作型の回路設計の動作手順は、以下の技術的な特徴を重要部分として：
− 高出力の直流電圧源と低出力の直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第１のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 誘導性負荷を高出力直流電圧源の出力端子に周期的に接続するために可制御型の第１ゲート素子のゲート制御を行うことにより、パルス幅が事前に設定された長さを持つ方形パルス波を高電圧パルスとして生成し、それにより、高いパルス電圧を誘導性負荷に印加する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された別の長さを持つ方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第２のパルス系列を可制御型の第１切換素子の制御入力端子に印加する工程；
− 可制御型の第２ゲート素子とこれに接続された負荷を制御する配線を可制御型の第１切換素子の切換制御によって周期的に接続したり分離したりする回路動作を実現する工程；
を含むことにより、結果として幅の短いパルス波形を持つ電磁的雑音が発生可能となってしまうという問題点がある。
従来例に係る回路設計のうち、本発明に係る方法と最も類似した試作型の回路設計の動作手順は、以下の技術的な特徴を重要部分として：
− 高出力の直流電圧源と低出力の直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第１のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 誘導性負荷を高出力直流電圧源の出力端子に周期的に接続するために可制御型の第１ゲート素子のゲート制御を行うことにより、パルス幅が事前に設定された長さを持つ方形パルス波を高電圧パルスとして生成し、それにより、高いパルス電圧を誘導性負荷に印加する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された別の長さを持つ方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第２のパルス系列を可制御型の第１切換素子の制御入力端子に印加する工程；
− 可制御型の第２ゲート素子とこれに接続された負荷を制御する配線を可制御型の第１切換素子の切換制御によって周期的に接続したり分離したりする回路動作を実現する工程；
を含むことにより、結果として幅の短いパルス波形を持つ電磁的雑音が発生可能となってしまうという問題点がある。
本発明に係る回路設計と上述した試作型の回路設計の間に共通する技術的な特徴は以下の構成要素を備える：
− 高出力直流電圧源と低出力直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第１のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 可制御型の上記第１ゲート素子のゲート制御によって上記高出力直流電圧源の出力端子を誘導性負荷に周期的に接続する工程；
− 高出力直流電圧源の出力の上記誘導性負荷への周期的接続により、事前に定められた持続時間に等しいいパルス幅の高電圧パルスを上記誘導性負荷に印加する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された別の長さを持つ方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成する工程；
− 第２のパルス系列である一連の制御パルスを可制御型の第１切換素子の制御入力端子に印加する工程；
− 可制御型の第２ゲート素子とこれに接続された負荷を制御する配線を可制御型の第１切換素子の切換制御によって周期的に接続したり分離したりする回路動作を実現する工程；
− 高出力直流電圧源と低出力直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第１のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 可制御型の上記第１ゲート素子のゲート制御によって上記高出力直流電圧源の出力端子を誘導性負荷に周期的に接続する工程；
− 高出力直流電圧源の出力の上記誘導性負荷への周期的接続により、事前に定められた持続時間に等しいいパルス幅の高電圧パルスを上記誘導性負荷に印加する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された別の長さを持つ方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成する工程；
− 第２のパルス系列である一連の制御パルスを可制御型の第１切換素子の制御入力端子に印加する工程；
− 可制御型の第２ゲート素子とこれに接続された負荷を制御する配線を可制御型の第１切換素子の切換制御によって周期的に接続したり分離したりする回路動作を実現する工程；
（発明が解決しようとする課題）
上記において議論された従来方式の回路設計の何れにおいても達成不可能な技術的効果は、高いパルス電圧の生成する従来方式の装置によって幅の短いパルス波形状に放射された電磁的雑音を発生させないようにすることであり、従来技術に基づいて設計された回路内では、このような電磁的雑音は、誘導性負荷に対して高いパルス電圧を印加する過程において発生するものである。
上記において議論された従来方式の回路設計の何れにおいても達成不可能な技術的効果は、高いパルス電圧の生成する従来方式の装置によって幅の短いパルス波形状に放射された電磁的雑音を発生させないようにすることであり、従来技術に基づいて設計された回路内では、このような電磁的雑音は、誘導性負荷に対して高いパルス電圧を印加する過程において発生するものである。
先行技術に係る上記回路設計において上記のような技術的効果が達成できていない理由は、幅の短いパルス波形状の電磁雑音のうち、外部の環境に放射された電磁雑音のレベルを低下させなければならないという課題を認識できていないからである。
先行技術において開示されている回路設計に関して以上のとおり見てきた技術的特徴を概観すると、本発明に従い、誘導性インピーダンスを持つ負荷に対して高いパルス電圧を供給するための装置が解決すべき目下の重要な課題は、幅の短いパルス波形状の電磁雑音のうち外部環境に放射される電磁波レベルを可能な限り低下させることを保証する手段を得ることであることがわかる。
（本発明の課題解決手段）
上述した技術的効果は、本発明に従い、高いパルス電圧を生成する方法によって実現され、この方法は：
− 高出力直流電圧源および高出力直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第１のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 可制御型の第１ゲート素子のゲート制御を行うことにより、誘導性負荷を高出力直流電圧源の出力端子に周期的に接続する工程；
− 誘導性負荷を高出力直流電圧源の出力端子に周期的に接続することにより、パルス幅が事前に設定された長さを持つ方形パルス波を高電圧パルスとして生成し、それにより、高いパルス電圧を誘導性負荷に印加する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された別の長さを持つ方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第２のパルス系列を可制御型の第１切換素子の制御入力端子に印加する工程；
− 可制御型の第２ゲート素子とこれに接続された負荷を可制御型の第１切換素子の切換制御によって周期的に接続したり分離したりする回路動作を実現する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを、第３のパルス系列である一連の制御パルスに変換し、上記第３のパルス系列に含まれる各パルス終端部の立ち下がりエッジが第１のパルス系列に含まれる各パルス終端部の立ち下がりエッジよりも事前に設定した値だけ先行しているようにする工程；
− 一連の制御パルスを備える上記第３のパルス系列を可制御型の第２切換素子の制御入力端子に印加し、低出力直流電圧源の出力端子から可制御型の第２ゲート素子の制御入力端子に低電圧を印加する工程；
を備えることにより、誘導性負荷に印加される高電圧パルスが生成される際に、幅の短いパルス波形である電磁的雑音が発生するのを防止する。
上述した技術的効果は、本発明に従い、高いパルス電圧を生成する方法によって実現され、この方法は：
− 高出力直流電圧源および高出力直流電圧源を設ける工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第１のパルス系列を可制御型の第１ゲート素子の制御入力端子に印加する工程；
− 可制御型の第１ゲート素子のゲート制御を行うことにより、誘導性負荷を高出力直流電圧源の出力端子に周期的に接続する工程；
− 誘導性負荷を高出力直流電圧源の出力端子に周期的に接続することにより、パルス幅が事前に設定された長さを持つ方形パルス波を高電圧パルスとして生成し、それにより、高いパルス電圧を誘導性負荷に印加する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された別の長さを持つ方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成する工程；
− 一連の制御パルスを備える上記第２のパルス系列を可制御型の第１切換素子の制御入力端子に印加する工程；
− 可制御型の第２ゲート素子とこれに接続された負荷を可制御型の第１切換素子の切換制御によって周期的に接続したり分離したりする回路動作を実現する工程；
− 各々のパルス持続区間（パルス幅）が事前に設定された長さを持つ方形パルス波が連続した第１のパルス系列である一連の制御パルスを、第３のパルス系列である一連の制御パルスに変換し、上記第３のパルス系列に含まれる各パルス終端部の立ち下がりエッジが第１のパルス系列に含まれる各パルス終端部の立ち下がりエッジよりも事前に設定した値だけ先行しているようにする工程；
− 一連の制御パルスを備える上記第３のパルス系列を可制御型の第２切換素子の制御入力端子に印加し、低出力直流電圧源の出力端子から可制御型の第２ゲート素子の制御入力端子に低電圧を印加する工程；
を備えることにより、誘導性負荷に印加される高電圧パルスが生成される際に、幅の短いパルス波形である電磁的雑音が発生するのを防止する。
以上のようにして、上記のとおり識別された技術的効果が実現されることとなる。
以上のように、先行技術が開示する従来方式の回路設計を調査した結果、本発明に固有の技術的特徴の集合はそれら従来方式の何れも含まれておらず、本発明の技術的特徴が公知ではなく新規性を有することが示された。その結果、本発明に従って提案される回路設計が、新規性と進歩性の基準を満たすとの結論に至る。
本発明により提案される技術内容に従って構成された誘導性負荷に印加される高電圧パルスの生成方法は以下の発明の詳細な説明および添付図面の記載により具体的に説明される。
本発明に係る方法を実装する装置であって、高いパルス電圧を誘導性負荷に対して印加する装置は以下の構成要素を備える：
− 高出力直流電圧源（１）；
− 磁気回路の周囲に巻回された巻線の形で構成され、強磁性体の磁芯を用いて形成された変圧器（３）の一次側巻線に加え、例えば、整流器などに接続された二次側巻線を含んで構成される誘導性インピーダンス負荷（２）であって、誘導性負荷（２）の第１端子（４）は、高出力直流電圧源（１）の正端子（５）に接続されている、誘導性負荷（２）；
− 一実施形態によれば、ＭＯＳトランジスタを含む制御可能なゲート素子として構成され、当該ゲート素子の第１端子（７）が上記ＭＯＳトランジスタのドレイン電極により構成され、当該ゲート素子の第２端子（９）が上記ＭＯＳトランジスタのソース電極により構成される可制御型の第１ゲート素子（６）であって、第１端子（７）が誘導性負荷（２）の第２端子（８）と接続され、第２端子（９）が高出力直流電圧源（１）の負端子（１０）と接続され、ここで、可制御型の第１ゲート素子（６）を構成する上記ＭＯＳトランジスタのソース電極と第１ゲート素子（６）の第２端子（９）との間の接続は、上記ＭＯＳトランジスタのソース電極を通って流れる電流の値を制限する低インピーダンス接続（１１）として実現可能である、可制御型の第１ゲート素子（６）；
− 高出力直流電圧源（１）と接続された低出力直流電圧源（１２）であって、低出力直流電圧源（１２）の負端子（１３）が高出力直流電圧源（１）の負端子（１０）に接続されている、低出力直流電圧源（１２）；
− 低出力直流電圧源（１２）および可制御型の第１ゲート素子（６）と接続された制御回路（１４）であって、制御回路（１４）のプラス側電力供給端子（１５）が低出力直流電圧源（１２）の対応する正端子（１６）に接続され、制御回路（１４）のマイナス側電力供給端子（１７）が低出力直流電圧源（１２）の対応する負端子（１３）に接続され、制御回路（１４）の第１出力端子（１８）が、可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）と接続されている、制御回路（１４）；
− ２つの電極板を含んで構成された静電容量素子であって、一方の電極板（第１の電極板）（２１）が誘導性負荷（２）の第２端子（８）と接続されている、第１コンデンサ（２０）；
− 陽極側（３１）と陰極側（２３）に端子を有するダイオード（２２）であって、陰極側（２３）が第１コンデンサ（２０）の他方の電極板（第２の電極板）と接続されているダイオード（２２）；
− 第１コンデンサ（２０）と接続された可制御型の第１切換素子であって、可制御型の第１切換素子の第１入力端子（２６）が第１コンデンサ（２０）の第１の電極板（２１）に接続され、可制御型の第１切換素子の第２入力端子（２７）が第１コンデンサ（２０）の第２の電極板（２４）と接続されている、可制御型の第１切換素子；
− 低出力直流電圧源（１２）およびダイオード（２２）と接続された可制御型の第２切換素子（２８）であって、第２切換素子（２８）の一方の端子（第１入力端子）（２９）が低出力直流電圧源（１２）の正端子（１６）と接続され、第２切換素子（２８）の出力端子（３０）がダイオード（２２）の陽極側（３１）に接続され、第２切換素子（２８）の他方の端子（第２入力端子）（３２）が低出力直流電圧源（１２）の負端子（１３）と接続されている、可制御型の第２切換素子（２８）；
− 方形パルス波形のパルス幅を変換する第１変換回路（３３）であって、第１変換回路（３３）の入力端子（３４）が制御回路（１４）の第１出力端子（１８）と接続され、第１変換回路（３３）の出力端子（３５）が可制御型の第２切換素子（２８）の制御入力端子（３６）と接続され、第１変換回路（３３）の電力供給端子（３７）および（３８）が低出力直流電圧源（１２）の対応する端子（１６）および（１３）と接続されている、第１変換回路（３３）；
− ２つの電極板を含んで構成された静電容量素子であって、一方の電極板（第１の電極板）（４０）が高出力直流電圧源（１）の正端子（５）と接続されている、第２コンデンサ（３９）；
− 一実施形態によれば、ＭＯＳトランジスタを含む制御可能なゲート素子として構成され、当該ゲート素子の第１端子（４２）が上記ＭＯＳトランジスタのドレイン電極により構成され、当該ゲート素子の第２端子（４４）が上記ＭＯＳトランジスタのソース電極により構成され、ゲート制御用の制御入力端子（４５）をさらに備える可制御型の第２ゲート素子（４１）であって、第１端子（４２）が第２コンデンサ（３９）の他方の電極板（第２の電極板）（４３）と接続され、第２端子（４４）が誘導性負荷（２）の第２端子（８）と接続され、制御入力端子（４５）が第１切換素子（２５）の出力端子（４６）に接続されている、可制御型の第２ゲート素子（４１）；および、
− 制御回路（１４）は、方形パルス波の生成回路（４７）と、当該方形パルス波に伝搬遅延効果を与える遅延素子（４８）と、当該方形パルス波のパルス幅を変換する第２変換回路（４９）とが直列に接続されて成る直列回路を含んで構成され、遅延素子（４８）の入力端子（５１）は、制御回路（１４）の第１出力端子（１８）を構成し、生成回路（４７）の出力端子（５０）は、遅延素子（４８）の入力端子（５１）へと接続され、方形パルス波形のパルス幅を変換する第２変換回路（４９）の出力端子（５２）は、制御回路（１４）の第２出力端子（５３）を構成し、制御回路（１４）の第２出力端子（５３）は、可制御型の第１切換素子（２５）の制御入力端子（５４）に接続されている。
− 高出力直流電圧源（１）；
− 磁気回路の周囲に巻回された巻線の形で構成され、強磁性体の磁芯を用いて形成された変圧器（３）の一次側巻線に加え、例えば、整流器などに接続された二次側巻線を含んで構成される誘導性インピーダンス負荷（２）であって、誘導性負荷（２）の第１端子（４）は、高出力直流電圧源（１）の正端子（５）に接続されている、誘導性負荷（２）；
− 一実施形態によれば、ＭＯＳトランジスタを含む制御可能なゲート素子として構成され、当該ゲート素子の第１端子（７）が上記ＭＯＳトランジスタのドレイン電極により構成され、当該ゲート素子の第２端子（９）が上記ＭＯＳトランジスタのソース電極により構成される可制御型の第１ゲート素子（６）であって、第１端子（７）が誘導性負荷（２）の第２端子（８）と接続され、第２端子（９）が高出力直流電圧源（１）の負端子（１０）と接続され、ここで、可制御型の第１ゲート素子（６）を構成する上記ＭＯＳトランジスタのソース電極と第１ゲート素子（６）の第２端子（９）との間の接続は、上記ＭＯＳトランジスタのソース電極を通って流れる電流の値を制限する低インピーダンス接続（１１）として実現可能である、可制御型の第１ゲート素子（６）；
− 高出力直流電圧源（１）と接続された低出力直流電圧源（１２）であって、低出力直流電圧源（１２）の負端子（１３）が高出力直流電圧源（１）の負端子（１０）に接続されている、低出力直流電圧源（１２）；
− 低出力直流電圧源（１２）および可制御型の第１ゲート素子（６）と接続された制御回路（１４）であって、制御回路（１４）のプラス側電力供給端子（１５）が低出力直流電圧源（１２）の対応する正端子（１６）に接続され、制御回路（１４）のマイナス側電力供給端子（１７）が低出力直流電圧源（１２）の対応する負端子（１３）に接続され、制御回路（１４）の第１出力端子（１８）が、可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）と接続されている、制御回路（１４）；
− ２つの電極板を含んで構成された静電容量素子であって、一方の電極板（第１の電極板）（２１）が誘導性負荷（２）の第２端子（８）と接続されている、第１コンデンサ（２０）；
− 陽極側（３１）と陰極側（２３）に端子を有するダイオード（２２）であって、陰極側（２３）が第１コンデンサ（２０）の他方の電極板（第２の電極板）と接続されているダイオード（２２）；
− 第１コンデンサ（２０）と接続された可制御型の第１切換素子であって、可制御型の第１切換素子の第１入力端子（２６）が第１コンデンサ（２０）の第１の電極板（２１）に接続され、可制御型の第１切換素子の第２入力端子（２７）が第１コンデンサ（２０）の第２の電極板（２４）と接続されている、可制御型の第１切換素子；
− 低出力直流電圧源（１２）およびダイオード（２２）と接続された可制御型の第２切換素子（２８）であって、第２切換素子（２８）の一方の端子（第１入力端子）（２９）が低出力直流電圧源（１２）の正端子（１６）と接続され、第２切換素子（２８）の出力端子（３０）がダイオード（２２）の陽極側（３１）に接続され、第２切換素子（２８）の他方の端子（第２入力端子）（３２）が低出力直流電圧源（１２）の負端子（１３）と接続されている、可制御型の第２切換素子（２８）；
− 方形パルス波形のパルス幅を変換する第１変換回路（３３）であって、第１変換回路（３３）の入力端子（３４）が制御回路（１４）の第１出力端子（１８）と接続され、第１変換回路（３３）の出力端子（３５）が可制御型の第２切換素子（２８）の制御入力端子（３６）と接続され、第１変換回路（３３）の電力供給端子（３７）および（３８）が低出力直流電圧源（１２）の対応する端子（１６）および（１３）と接続されている、第１変換回路（３３）；
− ２つの電極板を含んで構成された静電容量素子であって、一方の電極板（第１の電極板）（４０）が高出力直流電圧源（１）の正端子（５）と接続されている、第２コンデンサ（３９）；
− 一実施形態によれば、ＭＯＳトランジスタを含む制御可能なゲート素子として構成され、当該ゲート素子の第１端子（４２）が上記ＭＯＳトランジスタのドレイン電極により構成され、当該ゲート素子の第２端子（４４）が上記ＭＯＳトランジスタのソース電極により構成され、ゲート制御用の制御入力端子（４５）をさらに備える可制御型の第２ゲート素子（４１）であって、第１端子（４２）が第２コンデンサ（３９）の他方の電極板（第２の電極板）（４３）と接続され、第２端子（４４）が誘導性負荷（２）の第２端子（８）と接続され、制御入力端子（４５）が第１切換素子（２５）の出力端子（４６）に接続されている、可制御型の第２ゲート素子（４１）；および、
− 制御回路（１４）は、方形パルス波の生成回路（４７）と、当該方形パルス波に伝搬遅延効果を与える遅延素子（４８）と、当該方形パルス波のパルス幅を変換する第２変換回路（４９）とが直列に接続されて成る直列回路を含んで構成され、遅延素子（４８）の入力端子（５１）は、制御回路（１４）の第１出力端子（１８）を構成し、生成回路（４７）の出力端子（５０）は、遅延素子（４８）の入力端子（５１）へと接続され、方形パルス波形のパルス幅を変換する第２変換回路（４９）の出力端子（５２）は、制御回路（１４）の第２出力端子（５３）を構成し、制御回路（１４）の第２出力端子（５３）は、可制御型の第１切換素子（２５）の制御入力端子（５４）に接続されている。
本発明に係る回路内での電圧変化の推移は、図２に示す波形チャートによって示され、本発明に係る方法を実装する装置が備える回路の動作は、図２における以下の波形チャートの記載によって図示されている：
２ａ）高出力直流電圧源（１）の直流電圧Ｕ０；
２ｂ）制御回路（１４）の第１出力端子（１８）において方形パルス波形が連続した第１の制御パルス系列として観測され、各パルスのパルス幅が事前に設定された持続時間τｓｑ１と等しい、第１の制御パルス系列；
２ｃ）方形パルス波形が連続した制御パルス系列として観測され、各パルスのパルス幅が事前に設定された持続時間τｓｑｓと等しい第３の制御パルス系列であって、第１変換回路（３３）の出力端子（３５）において鋸歯状に観測される連続したパルス電圧の各々のパルス幅がτｓｑｓ ＝ τｓｑ１−Δτに等しくなり、ここで、Δτの値とダイオードの時定数τとの間にΔτ＞時定数τという関係が成り立つならば、Δτは、低出力直流電圧源（１２）の陰端子とダイオード（２２）の陽極側との間を事前に確実に導通状態としておくのに必要十分な時間軸上の保護区間の長さを表す、第３の制御パルス系列；
２ｄ）ダイオード（２２）における連続した状態変化の推移であって、ダイオードがまずはオン状態となり、ダイオードの時定数τに相当する時間幅にわたってオフ状態へと徐々に遷移していき、最後にダイオードがオフ状態となる流れを表す；
２ｅ）誘導性負荷（２）の端子（８）と端子（４）の間に生じる高いパルス電圧；
２ｆ）制御回路（１４）の第２出力端子（５３）において観測される方形パルス波形の制御パルス区間が持続時間τｓｑ２に等しいパルス幅となるようにし、これらの制御パルスは、制御回路（１４）の第１出力端子（１８）において、先行する方形パルス波形区間τｓｑ１の終端部を成す立ち下がりエッジに対して時間幅τｓｑｄだけ遅延させられる；
２ｇ）可制御型の第１ゲート素子（６）が備える低抵抗の配線接続部分（１１）で観測される鋸歯状の連続パルス電圧（この連続パルス電圧は、方形パルス波形におけるパルス幅が事前に設定された持続時間τｓｑ１と等しい制御パルスが生成され、この制御パルスが作用した際に、誘導性負荷（２）に流れる電流の変化を反映する電圧変化の推移に相当する）。
２ａ）高出力直流電圧源（１）の直流電圧Ｕ０；
２ｂ）制御回路（１４）の第１出力端子（１８）において方形パルス波形が連続した第１の制御パルス系列として観測され、各パルスのパルス幅が事前に設定された持続時間τｓｑ１と等しい、第１の制御パルス系列；
２ｃ）方形パルス波形が連続した制御パルス系列として観測され、各パルスのパルス幅が事前に設定された持続時間τｓｑｓと等しい第３の制御パルス系列であって、第１変換回路（３３）の出力端子（３５）において鋸歯状に観測される連続したパルス電圧の各々のパルス幅がτｓｑｓ ＝ τｓｑ１−Δτに等しくなり、ここで、Δτの値とダイオードの時定数τとの間にΔτ＞時定数τという関係が成り立つならば、Δτは、低出力直流電圧源（１２）の陰端子とダイオード（２２）の陽極側との間を事前に確実に導通状態としておくのに必要十分な時間軸上の保護区間の長さを表す、第３の制御パルス系列；
２ｄ）ダイオード（２２）における連続した状態変化の推移であって、ダイオードがまずはオン状態となり、ダイオードの時定数τに相当する時間幅にわたってオフ状態へと徐々に遷移していき、最後にダイオードがオフ状態となる流れを表す；
２ｅ）誘導性負荷（２）の端子（８）と端子（４）の間に生じる高いパルス電圧；
２ｆ）制御回路（１４）の第２出力端子（５３）において観測される方形パルス波形の制御パルス区間が持続時間τｓｑ２に等しいパルス幅となるようにし、これらの制御パルスは、制御回路（１４）の第１出力端子（１８）において、先行する方形パルス波形区間τｓｑ１の終端部を成す立ち下がりエッジに対して時間幅τｓｑｄだけ遅延させられる；
２ｇ）可制御型の第１ゲート素子（６）が備える低抵抗の配線接続部分（１１）で観測される鋸歯状の連続パルス電圧（この連続パルス電圧は、方形パルス波形におけるパルス幅が事前に設定された持続時間τｓｑ１と等しい制御パルスが生成され、この制御パルスが作用した際に、誘導性負荷（２）に流れる電流の変化を反映する電圧変化の推移に相当する）。
本発明に係る方法を実装することを目的に、誘導性負荷（２）に対して高いパルス電圧を印加する装置は、以下のように動作する：
パルス幅が持続時間τｓｑ１（図２に示す波形チャート２ｂを参照）に等しい方形パルス波形は、制御回路（１４）の出力端子（１８）から入力され、可制御型の第１ゲート素子（６）の制御入力端子（１９）へと（ＭＯＳトランジスタのゲート電極へと）出力され、それにより、可制御型の第１ゲート素子（６）を導通状態にする。その時点で、誘導性負荷（２）の第２端子（８）の電位は、高出力直流電圧源（１）の陰端子（１０）と低出力直流電圧源（１２）の陰端子（１３）とが相互に接続されている部分の電位から見て相対的な電位差が０に近くなる。その結果、誘導性負荷（２）の端子（８）と端子（４）の間の電圧差は、高出力直流電圧源（１）の出力電圧の値に近くなり、高出力直流電圧源（１）の正端子（５）における電位と相対的に比較して、誘導性負荷（２）は高い電圧の方形パルス波形を構築し始め、そのように構築された電圧は、変圧器（３）の二次側巻線における二次側電圧に変換される。同時に、制御回路（１４）の第１出力端子（１８）から出力された方形パルス波は、方形パルス波形のパルス幅に等しい持続時間にわたって第１変換回路（３３）の制御入力端子３４に入力され、その結果、持続時間“τｓｑｓ ＝ τｓｑ１ − Δτ”に等しいパルス幅を有する方形パルスが第１変換回路（３３）の出力端子（３５）で生成され（図２に示す波形チャート２ｃを参照）、その方形パルスは、可制御型の第２切換素子（追加の切換素子）（２８）の制御入力端子（３６）に入力される。
上記のとおり検討された制御パルスの作用によって、可制御型の第２切換素子（２８）は、切換素子（２８）の第１入力端子（２９）（第１入力端子（２９）は、低出力直流電圧源（１２）の正端子（１６）と接続された状態である）を、切換素子（２８）の出力端子（３０）（出力端子（３０）は、ダイオード（２２）の陽極側（３１）に接続された状態である）と接続する。その結果、電流は、低出力直流電圧源（１２）の正端子（１６）から流れ始め、続いて、可制御型の第２切換素子（２８）、導通状態となったダイオード（２２）、第１コンデンサ（２０）および導通状態となった可制御型の第１ゲート素子（６）を経由して流れて行く。この電流は第１コンデンサ（２０）を充電し、第１コンデンサ（２０）を構成する電極板（２１）および電極板（２４）の間に電圧を形成し、第１コンデンサ（２０）に形成された上記電極間電圧の値は、低出力直流電圧源（１２）の出力電圧に近い値となる。可制御型の第２切換素子（２８）の制御入力端子（３６）において、パルス幅が時間幅“τｓｑｓ ＝ τｓｑ１ − Δτ”に等しい制御パルスのパルス持続区間が終了した後に、可制御型の第２切換素子（２８）の第２入力端子（３２）（低出力直流電圧源（１２）の陰端子（１３）と接続された状態である）は、切換素子（２８）の出力端子（３０）（出力端子（３０）は、ダイオード（２２）の陽極側（３１）と接続された状態である）に接続される。
従って、ダイオード（２２）の陰極側（２３）に印加される電圧は、第１コンデンサ（２０）の電極板間の電圧であり、第１コンデンサ（２０）は、以前までは低出力直流電圧源（１２）の出力電圧により充電されていたものである。その結果、ダイオード（２２）の陰極側（２３）に印加される電圧は、低出力直流電圧源（１２）の出力電圧に近い電圧値となるため、ダイオード（２２）は非導通状態となる。ダイオード（２２）の応答時間の長さに起因して、ダイオードが非導通状態に移行し終わるには、ダイオードの時定数τ（図２の波形チャート２ｄを参照）に相当する長さの状態遷移時間を要する。
方形パルス波形のパルス幅の変換に用いられる第１変換回路（３３）の出力端子（３５）において、パルス幅が持続時間τｓｑｓに等しい制御パルスが観測され、“τｓｑ１ − τｓｑｓ ＝ Δτ”として算出されるΔτの値とダイオードの時定数τとの間にΔτ＞時定数τという関係が成り立つならば、ダイオード２２は、制御回路（１４）の出力端子（１８）において、パルス幅が持続時間τｓｑ１に等しい制御パルスのパルス持続区間が終了する時点までに間違いなく確実に非導通状態に移行する（図２に示す波形チャート２ｃおよび波形チャート２ｄを参照）。
パルス幅が持続時間τｓｑ１に等しい方形パルス波が可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）に入力され、その方形パルス波のパルス持続区間が終了した後、可制御型の第１ゲート素子（６）は非導通状態に移行する。このとき、可制御型の第１ゲート素子（６）の第１端子（ＭＯＳトランジスタのドレイン電極）は、誘導性負荷（２）の端子（８）に接続された状態であるが、第１ゲート素子（６）が非導通状態となったのに応じて、第１ゲート素子（６）の第１端子（７）に高電圧が生じ、第１端子（７）に生じるこの高電圧は、高出力直流電圧源（１）の出力電圧および誘導性負荷（２）の端子間電圧（端子（８）と端子（４）の間の電圧）の合計値に等しくなる。
この時点で、誘導性負荷（２）の端子間における電位差（誘導性負荷（２）の端子（８）と端子（４）の間の電位差）の正負（プラス／マイナス）が逆転する（図２に示す波形チャート２ｅを参照）。このことは、誘導性負荷（２）に対して負極性を持つ高いパルス電圧が生成される電圧状態区間の終わりを意味する。
従来の方法を実装する装置とは異なり、本発明に係る方法を実装する高電圧パルス発生装置内では、上記の事象が発生したのに起因して、この時点で、ダイオード（２２）は間違いなく確実に非導通状態へと移行し、非導通状態への移行が完全に終わっていないダイオード（２２）を通ってパルス波形状のサージ電流が流れてしまうことが決してない。
図２に示す波形チャート２ｇから見てとれるように、パルス幅が事前に設定された持続時間τｓｑ１と等しい制御パルスが作用している時間区間にわたり、可制御型の第１ゲート素子（６）が備える低抵抗の配線接続部分（１１）においてパルス電圧が観測され、このパルス電圧は、誘導性負荷（２）に流れる電流の変化を反映する電圧変化の推移に相当するものである。以上より、従来方式の装置における問題点として既に述べたように、誘導性負荷（２）に対して負極性を持つ高いパルス電圧が生成される電圧状態区間の終端時点において、パルス波形状のサージ電流が非導通状態への移行が完全に終わっていないダイオード（２２）を通って流れてしまい、これにより、幅の短いパルス波形の雑音電力が引き起こされる。これに対し、本発明に従って提案される装置内では、上記のような幅の短いパルス波形の雑音電力が全く発生せず、このことにより、従来方式の装置と比べて電磁的な観点でより優れた環境適合性を実現することが可能となる。
可制御型の第１ゲート素子（６）が非導通状態となった時点で（パルス幅が持続時間τｓｑ１と等しい方形パルス波形である制御パルスの持続区間が終了した時点で）、高出力直流電圧源（１）の正端子（５）から誘導性負荷（２）を経由して与えられる起電力により、第１ゲート素子（６）の第１端子（７）（上述したＭＯＳトランジスタのドレイン電極）においてほぼ瞬時に電圧が生じる。この高電圧は、高出力直流電圧源（１）の出力電圧および誘導性負荷（２）の端子間電圧（端子（８）と端子（４）の間の電圧）の合計値に等しく、この合計電圧は、以前まで低出力直流電圧源（１２）の出力電圧により充電されていた第１コンデンサ（２０）の第１の電極板（２１）に印加される。その結果、可制御型の第１切換素子（２５）の第１入力端子（２６）と第２入力端子（２７）の間の電位差が以前まで低出力直流電圧源（１２）の出力電圧にほぼ等しかったものが、高出力直流電圧源（１）の出力電圧および誘導性負荷（２）の端子間電圧（端子（８）と端子（４）の間の電圧）の合計値に等しくなるように変化させられ、変化させられた後の上記合計電圧は、高出力直流電圧源（１）の負端子（１０）および低出力直流電圧源（１２）の負端子（１３）とが接続された接続部分の電位をアース電位とした相対的な電圧である。
方形パルス波は、制御回路（１４）が備える方形パルス生成回路（４７）の出力端子（５０）から出力され、制御回路（１４）が備える遅延素子（４８）と方形パルス波のパルス幅変換回路（４９）を通って伝わり、パルス幅変換回路（４９）により図２の波形チャート２ｆに示すような波形となるように変換処理され、最後に可制御型の第１切換素子（２５）の制御入力端子（５４）に到達する。
持続区間τｓｑ２にわたってパルスが持続するこれらのパルス電圧の作用により、可制御型の第１切換素子（２５）は、第１切換素子（２５）の第１入力端子（２７）と切換素子（２５）の出力端子（４６）を接続し、その結果、第１コンデンサ（２０）の第２の電極板（２４）と可制御型の第２ゲート素子（４１）の制御入力端子（４５）がそれぞれ接続される。
その結果として、可制御型の第１切換素子（２５）の出力端子（４６）の電位が可制御型の第２ゲート素子（４１）の第２端子（４４）（上述したＭＯＳトランジスタのソース電極に相当）の電位よりも高くなり、出力端子（４６）と第２端子（４４）との間の電位差が、第１コンデンサ（２０）の２つの電極板（２４）および（２１）の間の電位差（低出力直流電圧源（１２）の出力電圧とほぼ等しい電位差）に等しくなるので、可制御型の第２ゲート素子（４１）は導通状態へと移行する。可制御型の第２ゲート素子（４１）が導通状態のままである間、誘導性負荷（２）の第１端子（４）、第２コンデンサ（３９）、導通状態の第２ゲート素子（４１）および誘導性負荷（２）の第１端子（８）を含む回路内において、第２コンデンサ（３９）の再充電が行われる。
パルス幅が持続時間τｓｑ２に等しい方形パルス波が可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）に現れ、その方形パルス波のパルス持続区間が終了した後に、可制御型の第１ゲート素子（６）と第２ゲート素子（４１）は非導通状態へと移行する（図２の波形チャート２ｂおよび２ｆを参照）。そして、変圧器（３）の一次側巻き線における漏れインダクタンスと変圧器（３）のスプリアス容量（図示せず）により形成される共振回路内において、緩衝フィルタリングにより平滑化された振動波形が発生する（図２の波形チャート２ｅを参照）。可制御型の第１ゲート素子（６）の第1端子（主たる端子）（７）において観測される電圧が最小となった時点で、パルス幅が持続時間τｓｑ１に等しい方形パルス波形である制御パルスが制御回路（１４）の出力端子（１８）から入力され、可制御型の第１ゲート素子（６）の制御入力端子（１９）に再び印加され、これまで述べてきた全ての回路動作プロセスが再び繰り返される。
このようにして、本発明に従って提案される高電圧パルス生成装置は、誘導性負荷に繋がれた状態で使用され、従来方式の装置と比べて外部環境に放射される電磁的な雑音電力レベルをさらに低く抑制することができるという技術的優位性を有する点で従来の装置とは異なる。
本発明に係る装置を構成する複数の機能ユニットは、多種多様な実装方式で実現することが可能である。例えば、方形パルス波形のパルス幅を変換するための変換回路（３３）と（４９）は、単安定マルチバイブレーターを用いて実装することができ、そのような単安定マルチバイブレーターは、Ｒｏｂｅｒｔ Ｊ． Ｔｒａｉｓｔｅｒにより著作され、１９８５年にＴＡＢ Ｂｏｏｋｓ社から刊行された文献“Ｔｈｅ ５５５ ＩＣ Ｐｒｏｊｅｃｔ Ｂｏｏｋ”や以下のウェブサイト＜ｈｔｔｐ：／／ｗｗｗ．ｍｅａｎｄｅｒｓ．ｒｕ／ｏｄｎｏｖｉｂｒａｔｏｒ．ｓｈｔｍｌ＞にて公開されている単安定マルチバイブレーターの回路設計内容に従って設計することができる。可制御型スイッチング素子（７）や（４１）を構成する電力素子は、ＭＯＳトランジスタ、ＩＧＢＴ素子、バイポーラ・トランジスタ素子およびサイリスタの何れかにより実装されてもよい。本発明に係る装置を構成する他の全ての構成部品（回路素子）は、当該技術分野において周知なものであり、パルス技術や電磁放射に関する数多くの刊行物に開示されている。
Claims (1)
- 高出力直流電圧源（１）を用いて高出力直流電圧を用意し、また、低出力直流電圧源（１２）を用いた低出力直流電圧を用意し、
所定のパルス持続時間を有する方形パルス波が連続した第１の制御パルス系列である一連の制御パルスを生成させ、
上記の第１の制御パルス系列の一連の制御パルスを可制御型の第１ゲート素子（６）の制御入力端子（１９）に印加して上記高出力直流電圧源（１）の出力端子（５）および（１０）に誘導性負荷（２）を周期的に接続し、それによって上記誘導性負荷（２）中に所定パルス持続時間を有する高電圧パルスを生成させ、
別の所定のパルス持続時間を有する方形パルス波が連続した第２のパルス系列である一連の制御パルスを生成させ、
上記の第２のパルス系列である一連の制御パルスを可制御型の第１切替素子（２５）の制御入力端子（５４）に印加し、この第１切替素子（２５）によって第２ゲート素子（４１）の制御入力端子（４５）とその容量性負荷（３９）とを周期的に遮断、接続する、
ことによって高いパルス電圧を生成する方法において、
上記の所定のパルス持続時間を有する第１のパルス系列である一連の制御パルスを第３のパルス系列である一連の方形制御パルスに変換し、第３のパルス系列の各パルス終端部の立ち下がりエッジは第１のパルス系列に含まれる各パルス終端部の立ち下がりエッジよりもダイオード（２２）が非導通状態になる時間以上の所定値だけ先行し、
上記第３のパルス系列を可制御型の第２切換素子（２８）の制御入力端子（３６）に印加して、上記低出力直流電圧源（１２）の出力端子（１６）から上記ダイオード（２２）および上記第１切替素子（２５）を介して可制御型の上記第２ゲート素子（４１）の制御入力端子（４５）へ低電圧を印加する、
ことによって幅の短いパルス波形の電磁ノイズの発生を阻止することを特徴とする方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/RU2016/000271 WO2017192058A1 (ru) | 2016-05-04 | 2016-05-04 | Способ получения высоковольтного импульсного напряжения в индуктивной нагрузке |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020509720A JP2020509720A (ja) | 2020-03-26 |
| JP6782306B2 true JP6782306B2 (ja) | 2020-11-11 |
Family
ID=60202958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018555275A Active JP6782306B2 (ja) | 2016-05-04 | 2016-05-04 | 誘導性負荷に対して高いパルス電圧を生成するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10355599B2 (ja) |
| EP (1) | EP3454462B1 (ja) |
| JP (1) | JP6782306B2 (ja) |
| CN (1) | CN109075694B (ja) |
| RU (1) | RU2701553C1 (ja) |
| WO (1) | WO2017192058A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EA201890779A1 (ru) * | 2017-01-10 | 2018-09-28 | Закрытое Акционерное Общество "Драйв" | Способ преобразования постоянного напряжения в импульсное напряжение |
| CN109417381B (zh) * | 2017-04-24 | 2022-03-22 | 驱动封闭合资股份公司 | 生成高脉冲电压的设备 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU864468A1 (ru) * | 1978-06-05 | 1981-09-15 | Институт Электродинамики Ан Усср | Преобразователь посто нного напр жени в переменное |
| US5173846A (en) * | 1991-03-13 | 1992-12-22 | Astec International Ltd. | Zero voltage switching power converter |
| US5687067A (en) * | 1995-05-30 | 1997-11-11 | Philips Electronics North America Corporation | Low noise controller for pulse width modulated converters |
| US5896279A (en) * | 1997-04-10 | 1999-04-20 | Api Technology Co., Ltd. | Constant-voltage clamping forward conversion switching power supply |
| US6069803A (en) * | 1999-02-12 | 2000-05-30 | Astec International Limited | Offset resonance zero volt switching flyback converter |
| JP2002027752A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | スイッチング電源回路 |
| US6466462B2 (en) * | 2000-10-31 | 2002-10-15 | Yokogawa Electric Corporation | DC/DC converter having a control circuit to reduce losses at light loads |
| JP3707409B2 (ja) * | 2001-09-10 | 2005-10-19 | 株式会社村田製作所 | スイッチング電源装置 |
| US7006364B2 (en) * | 2004-03-15 | 2006-02-28 | Delta Electronics, Inc. | Driving circuit for DC/DC converter |
| RU2264685C1 (ru) * | 2004-04-01 | 2005-11-20 | Общество с ограниченной ответственностью Научно-производственное предприятие НПП "Поликоммуникационные системы" | Стабилизированный преобразователь напряжения |
| US7286376B2 (en) * | 2005-11-23 | 2007-10-23 | System General Corp. | Soft-switching power converter having power saving circuit for light load operations |
| US8488348B2 (en) * | 2007-06-20 | 2013-07-16 | Samsung Electronics Co., Ltd. | Switch mode power supply apparatus having active clamping circuit |
| US7869235B2 (en) * | 2008-04-28 | 2011-01-11 | Fsp Technology Inc. | Flyback converter having an active snubber |
| JP4952807B2 (ja) * | 2010-02-10 | 2012-06-13 | サンケン電気株式会社 | アクティブスナバ回路及び電源回路 |
| US20110305048A1 (en) * | 2010-06-11 | 2011-12-15 | System General Corp. | Active-clamp circuit for quasi-resonant flyback power converter |
| CN102891608B (zh) * | 2011-07-21 | 2016-03-30 | 山特电子（深圳）有限公司 | 一种高效率低成本正反激dc-dc变换器拓扑 |
| JP6073077B2 (ja) * | 2012-05-30 | 2017-02-01 | 株式会社テーケィアール | スイッチング電源及びスイッチング電源を備えた電子機器 |
| RU2510764C2 (ru) * | 2012-08-07 | 2014-04-10 | Закрытое Акционерное Общество "Драйв" | Устройство для получения постоянного тока, протекающего в цепи питания нагрузки |
| US9667132B2 (en) * | 2013-01-30 | 2017-05-30 | Schneider Electric It Corporation | Flyback converter |
| US9246392B2 (en) * | 2013-03-13 | 2016-01-26 | Power Integrations, Inc. | Switched mode power converter controller with ramp time modulation |
| US10038387B2 (en) * | 2013-04-15 | 2018-07-31 | Semiconductor Components Industries, Llc | Control circuit for active clamp flyback power converter with predicted timing control |
| WO2015174881A1 (ru) * | 2014-05-12 | 2015-11-19 | Закрытое Акционерное Общество "Драйв" | Устройство для получения постоянного тока, протекающего в цепи питания нагрузки |
| US9991800B2 (en) * | 2015-05-20 | 2018-06-05 | Semiconductor Components Industries, Llc | Switched mode power supply with efficient operation at light loads and method therefor |
| US10050516B2 (en) * | 2016-03-29 | 2018-08-14 | Semiconductor Components Industries, Llc | Active clamp power converter and method of reducing shoot-through current during soft start |
-
2016
- 2016-05-04 CN CN201680085051.6A patent/CN109075694B/zh active Active
- 2016-05-04 JP JP2018555275A patent/JP6782306B2/ja active Active
- 2016-05-04 RU RU2018126218A patent/RU2701553C1/ru active
- 2016-05-04 WO PCT/RU2016/000271 patent/WO2017192058A1/ru unknown
- 2016-05-04 EP EP16901111.1A patent/EP3454462B1/en active Active
- 2016-05-04 US US16/092,693 patent/US10355599B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017192058A1 (ru) | 2017-11-09 |
| EP3454462A1 (en) | 2019-03-13 |
| CN109075694B (zh) | 2020-10-23 |
| EP3454462A4 (en) | 2019-11-27 |
| EP3454462B1 (en) | 2022-06-22 |
| RU2701553C1 (ru) | 2019-09-30 |
| CN109075694A (zh) | 2018-12-21 |
| JP2020509720A (ja) | 2020-03-26 |
| US20190165682A1 (en) | 2019-05-30 |
| US10355599B2 (en) | 2019-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11303269B2 (en) | High voltage pre-pulsing | |
| Ke et al. | A tri-slope gate driving GaN DC–DC converter with spurious noise compression and ringing suppression for automotive applications | |
| TWI451679B (zh) | 用於調節輸出電壓的方法 | |
| JP2010288334A (ja) | スイッチング電源装置及び半導体装置 | |
| JP2015533469A (ja) | 自己発振共振電力変換器 | |
| WO2016002249A1 (ja) | スイッチング回路およびこれを備えた電源回路 | |
| CN101106330B (zh) | 用于并联式功率转换器的切换控制器 | |
| US10530265B2 (en) | Apparatus having a DC-DC converter | |
| Ho et al. | Design of PWM ramp signal in voltage-mode CCM random switching frequency buck converter for conductive EMI reduction | |
| JP6782306B2 (ja) | 誘導性負荷に対して高いパルス電圧を生成するための方法 | |
| TWI514730B (zh) | 低降壓轉換器 | |
| US9621058B2 (en) | Reducing switching losses associated with a synchronous rectification MOSFET | |
| JP5916908B1 (ja) | ゲート駆動回路 | |
| JP6684921B1 (ja) | 高電圧パルスを生成する装置 | |
| KR20140109263A (ko) | 반도체 모듈 및 승압 정류회로 | |
| Takayama et al. | Digital active gate drive of SiC MOSFETs for controlling switching behavior—Preparation toward universal digitization of power switching | |
| TW201345159A (zh) | 責任週期產生器及電源轉換器 | |
| Zehelein et al. | Leakage current reduction for a double‐leg boost converter by switching transition synchronisation | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JP2009055521A (ja) | 半導体装置 | |
| JP2016143762A (ja) | 半導体装置 | |
| JP6681532B2 (ja) | 駆動装置 | |
| JP7136011B2 (ja) | フォワード型ｄｃ－ｄｃコンバータ回路 | |
| Kumar et al. | Improved Interconnect Layout of DC Link Capacitor Bank to Minimize Parasitic Inductance and its Effect on Performance of SiC MOSFET | |
| JP2016197935A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181221 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190222 Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20181225 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20190226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190305 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20190305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190328 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20190418 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190418 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200108 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200516 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6782306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |