JP6774594B2 - 発振回路、無線通信装置、及び感度抑圧低減方法 - Google Patents

発振回路、無線通信装置、及び感度抑圧低減方法 Download PDF

Info

Publication number
JP6774594B2
JP6774594B2 JP2016012955A JP2016012955A JP6774594B2 JP 6774594 B2 JP6774594 B2 JP 6774594B2 JP 2016012955 A JP2016012955 A JP 2016012955A JP 2016012955 A JP2016012955 A JP 2016012955A JP 6774594 B2 JP6774594 B2 JP 6774594B2
Authority
JP
Japan
Prior art keywords
frequency
signal
comparison
oscillator
internal pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016012955A
Other languages
English (en)
Other versions
JP2017135525A (ja
Inventor
佐野　直人
直人 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2016012955A priority Critical patent/JP6774594B2/ja
Priority to US15/379,270 priority patent/US9866361B2/en
Publication of JP2017135525A publication Critical patent/JP2017135525A/ja
Application granted granted Critical
Publication of JP6774594B2 publication Critical patent/JP6774594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria
    • H04L5/0073—Allocation arrangements that take into account other cell interferences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、発振回路、無線通信装置、及び感度抑圧低減方法に関する。
一般的に、無線通信装置は、外部から送信された信号波を、アンテナを介して受信し、受信したＲＦ（Radio Frequency）信号をＩＦ（Intermediate Frequency）信号に周波数変換し、復調を行う受信回路と、周波数変換を行うためのローカル信号を出力する発振回路とを備える。
発振回路は基準発振器を備え、基準発振器が発振する周波数を基準周波数としてＰＬＬ（Phase Locked Loop）制御を行う。基準発振器は基準周波数の基準信号を出力する。通常、基準発振器は、基準周波数で発振するときにその高調波も発生してしまう。高調波が受信回路へ輻射され、高調波がＲＦ信号に干渉すると受信感度の抑圧を発生させる要因となる。
特許文献１には、基準周波数を変更することにより、高調波の干渉による受信感度の抑圧を低減することが記載されている。
特開２０１１−１４９６１号公報
しかしながら、特許文献１に記載されているような無線通信装置では、基準周波数を変更するための回路が必要になるため、回路構成が複雑になってしまう。また、受信周波数に応じて基準周波数を変更するかしないかを設定する必要がある。
本発明は、簡易な回路構成で高調波の干渉による受信感度の抑圧を低減することが可能な発振回路、無線通信装置、及び感度抑圧低減方法を提供することを目的とする。
本発明は、ＰＬＬ制御を行う発振回路であって、発振する周波数を変更可能な電圧制御端子を備える基準発振器と、前記ＰＬＬ制御により発振する周波数が制御される電圧制御発振器と、前記基準発振器が発振する周波数の信号を基準周波数とし、前記基準周波数を分周した基準比較信号と、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号との位相比較を行う位相比較器と、前記基準比較信号または前記負帰還比較信号に基づく比較周波数の内部パルス信号を出力する内部パルス信号出力部と、前記内部パルス信号を変調波として前記基準発振器の前記電圧制御端子から前記基準周波数に変調をかける変調経路とを備える発振回路を提供する。
本発明は、ＰＬＬ制御により電圧制御発振器が発振する周波数の信号をローカル信号として受信信号を受信する受信回路と、発振する周波数を変更可能な電圧制御端子を備える基準発振器と、前記基準発振器が発振する周波数の信号を基準周波数とし、前記基準周波数を分周した基準比較信号と、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号との位相比較を行う位相比較器と、前記基準比較信号または前記負帰還比較信号に基づく比較周波数の内部パルス信号を出力する内部パルス信号出力部と、前記内部パルス信号を変調信号として前記基準発振器の前記電圧制御端子から前記基準周波数に変調をかける変調経路とを備える無線通信装置を提供する。
本発明は、ＰＬＬ制御により電圧制御発振器が発振する周波数の信号をローカル信号として受信信号を受信する受信回路を備える無線通信装置の感度抑圧低減方法であって、発振する周波数を変更可能な電圧制御端子を備える基準発振器が発振した基準周波数の信号を分周した基準比較信号と、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号とを、位相比較器によって位相比較し、前記基準比較信号または前記負帰還比較信号に基づく比較周波数の内部パルス信号を変調波として、前記基準発振器の電圧制御端子から前記基準周波数に変調をかける感度抑圧低減方法を提供する。
本発明の発振回路、無線通信装置、及び感度抑圧低減方法によれば、簡易な回路構成で高調波の干渉による受信感度の抑圧を低減することが可能になる。
第１実施形態の無線通信装置を示すブロック図である。 図１におけるＰＬＬ回路を示すブロック図である。 高調波の干渉の低減を説明するための周波数特性図である。 第２実施形態の無線通信装置を示すブロック図である。
［第１実施形態］
図１〜図３を用いて第１実施形態の発振回路、無線通信装置、及び感度抑圧低減方法を説明する。
図１に記載の無線通信装置１は、受信回路１０と発振回路２０とを備える。受信回路１０及び発振回路２０を実装基板として構成してもよい。また、無線通信装置１は、受信波を受信するアンテナ１００と、復調信号を報知する報知部２００とを備える。
図１の無線通信装置１において、アンテナ１００は、外部から送信された信号波を受信波として受信する。受信波は例えば７６８ＭＨｚ〜８６０ＭＨｚの周波数範囲を有する。説明をわかりやすくするために、受信波の周波数を７６８ＭＨｚとし、アンテナ１００が周波数７６８ＭＨｚの信号波を受信する場合について説明する。なお、受信波の周波数は７６８ＭＨｚに限定されるものではない。無線通信装置１が受信する受信波の周波数帯域が±２．５ｋＨｚ未満であり、変調帯域幅がＤＣ−３０００Ｈｚとするが、これに限定されるものではない。
発振回路２０はローカル信号Ｌｓを受信回路１０へ出力する。受信回路１０は、アンテナ１００により受信した受信波（ＲＦ信号Ｒｆ）を、ローカル信号ＬｓとミキシングしてＩＦ信号Ｉｆに変換し、ＩＦ信号Ｉｆを復調し、復調した復調信号を報知部２００に出力する。ＲＦ信号Ｒｆの周波数は７６８ＭＨｚである。
受信回路１０は、バンドパスフィルタ（第１のバンドパスフィルタ）ＢＰＦ１１と、アンプ１２と、バンドパスフィルタ（第２のバンドパスフィルタ）ＢＰＦ１３と、混合器１４と、復調回路１５とを備える。
ＢＰＦ１１はＲＦ信号Ｒｆから不要な周波数成分を除去する機能を有する。ＢＰＦ１１は、ＲＦ信号Ｒｆから例えば７６８ＭＨｚ〜８６０ＭＨｚの範囲以外の不要な周波数成分を除去する。ＢＰＦ１１は不要な周波数成分が除去されたＲＦ信号Ｒｆをアンプ１２へ出力する。
アンプ１２は、ＲＦ信号Ｒｆを増幅し、ＢＰＦ１３へ出力する。ＢＰＦ１３は、アンプ１２により発生するＲＦ信号Ｒｆの高調波を除去する機能を有する。ＢＰＦ１３は、ＲＦ信号Ｒｆから例えば７６８ＭＨｚ〜８６０ＭＨｚの範囲以外の不要な周波数成分を除去する。ＢＰＦ１３はＲＦ信号Ｒｆを混合器１４へ出力する。
ＢＰＦ１１及びＢＰＦ１３は、同じフィルタ特性を有していてもよく、異なるフィルタ特性を有していてもよい。なお、ＢＰＦ１１とＢＰＦ１３とのうちのいずれか一方のみを有する構成としてもよい。
混合器１４は、ＢＰＦ１３から出力されたＲＦ信号Ｒｆを、発振回路２０から出力されたローカル信号ＬｓとミキシングしてＩＦ信号Ｉｆに変換する。
復調回路１５は、ＩＦ信号Ｉｆを復調する。復調回路１５は、例えば信号波がＦＭ変調であればＦＭ復調を行う。復調回路１５が行う復調は、信号波に施された変調に対応した復調方式であればよい。また復調回路１５は、復調した復調信号を、報知部２００に出力する。
無線通信装置１において、報知部２００は、復調信号を報知する。例えば報知部２００は、スピーカであり、復調信号が音声信号である場合、音声に変換して報知する。
発振回路２０は、基準発振器が発振する周波数を基準周波数としてＰＬＬ（Phase Locked Loop）制御を行う発振回路であり、電圧制御発振器の発振周波数をＰＬＬ制御により制御する。発振回路２０の構成は、基準発振器２１と、ＰＬＬ回路３０と、ループフィルタ２２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２３とを備える。さらに、発振回路２０は、後述する変調経路２４を備えるが、発振回路２０の外であってもよい。
基準発振器２１は、例えば基準周波数が１９．２ＭＨｚの基準信号Ｒｓを生成し、ＰＬＬ回路３０へ出力する。基準発振器２１は、例えば温度補償電圧制御型水晶発振器ＶＣ−ＴＣＸＯ（Voltage Controlled, Temperature Compensated Crystal Oscillator）である。基準発振器２１の電圧制御範囲は例えば±２５ｐｐｍであり、そのための電圧制御端子Ｖｃｘを備える。
ＰＬＬ回路３０は、基準信号Ｒｓと、ループ内のＶＣＯ２３から出力された負帰還信号Ｎｓとを比較し、比較した結果を出力する。具体的には、ＰＬＬ回路３０は、基準信号Ｒｓと負帰還信号Ｎｓとをそれぞれ適時分周して位相比較し、比較結果に基づいて、位相差を一定にするための制御電流パルス信号Ｉｃを生成し、ループフィルタ２２へ出力する。
ＰＬＬ回路３０は、基準信号Ｒｓまたは負帰還信号Ｎｓに基づいて、比較周波数の内部パルス信号Ｉｓを、変調経路２４を介して基準発振器２１へ出力する。変調経路２４に関しては後に詳細に記載する。
ループフィルタ２２は、制御電流パルス信号Ｉｃから不要な周波数成分を除去する。ループフィルタ２２は、制御電流パルス信号Ｉｃを制御電圧信号Ｖｃに変換し、ＶＣＯ２３へ出力する。
ＶＣＯ２３は、制御電圧信号Ｖｃに基づいて、例えば周波数が８２６．０５ＭＨｚのローカル信号Ｌｓを生成し、受信回路１０へ出力する。
受信回路１０の混合器１４は、ＲＦ信号Ｒｆをローカル信号Ｌｓとミキシングして例えば中間周波数が５８．０５ＭＨｚのＩＦ信号Ｉｆに変換する。
図２を用いて、図１に示すＰＬＬ回路３０の具体的を説明する。ＰＬＬ回路３０は例えば分数分周ＰＬＬ回路（フラクショナル−Ｎ方式ＰＬＬ回路）である。ＰＬＬ回路３０は、分周器（第１の分周器）３１と、位相比較器３２と、分周器（第２の分周器）３３と、チャージポンプ３４と、内部パルス信号出力部３５とを備える。
分周器３１は、ループ内のＶＣＯ２３から出力された負帰還信号Ｎｓを、１／Ｎの分周比で分周し、比較周波数ｆｎの負帰還比較信号ＮＣｓに変換する。例えばＮ＝４１３０．２５とすると、負帰還比較信号ＮＣｓの比較周波数ｆｎは２００ｋＨｚである。分周器３１は負帰還比較信号ＮＣｓを位相比較器３２へ出力する。
分周器３３は、基準発振器２１から出力された基準信号Ｒｓを、１／Ｒの分周比で分周し、比較周波数ｆｒの基準比較信号ＲＣｓに変換する。例えばＲ＝９６とすると、基準比較信号ＲＣｓの比較周波数ｆｒは２００ｋＨｚである。分周器３３は基準比較信号ＲＣｓを位相比較器３２へ出力する。
位相比較器３２は、基準比較信号ＲＣｓの比較周波数ｆｒと負帰還比較信号ＮＣｓの比較周波数ｆｎとを比較し、比較周波数ｆｐの位相差パルス信号Ｐｓを生成する。
具体的には、位相比較器３２は、基準比較信号ＲＣｓの比較周波数ｆｒと負帰還比較信号ＮＣｓの比較周波数ｆｎとを比較し、比較周波数ｆｎが比較周波数ｆｒよりも高い場合には位相差パルス信号Ｐｓのデューティ比が小さくなるように調整する。また、位相比較器３２は、比較周波数ｆｎが比較周波数ｆｒよりも低い場合には位相差パルス信号Ｐｓのデューティ比が大きくなるように調整する。位相比較器３２は、位相差パルス信号Ｐｓをチャージポンプ３４へ出力する。
チャージポンプ３４は、位相差パルス信号Ｐｓを制御電流パルス信号Ｉｃに変換し、ループフィルタ２２へ出力する。
内部パルス信号出力部３５には、位相比較器３２から基準比較信号ＲＣｓが入力される。なお、分周器３３から内部パルス信号出力部３５に基準比較信号ＲＣｓを入力してもよい。内部パルス信号出力部３５は、基準比較信号ＲＣｓを内部パルス信号Ｉｓとして基準発振器２１へ出力する。
内部パルス信号出力部３５に、位相比較器３２または分周器３１から負帰還比較信号ＮＣｓが入力されるようにしてもよい。内部パルス信号出力部３５は、負帰還比較信号ＮＣｓを内部パルス信号Ｉｓとして、基準発振器２１へ出力する。
内部パルス信号出力部３５から、基準発振器２１の電圧制御端子Ｖｃｘへ、内部パルス信号Ｉｓを伝送する経路を備え、これを変調経路２４とする。つまり変調経路２４は、基準発振器２１に対して、比較周波数の信号を変調波として変調を行う。
内部パルス信号Ｉｓは例えば矩形波のパルス信号である。内部パルス信号Ｉｓの周波数は、ＰＬＬ回路３０のＮデバイダ周波数、つまり比較周波数ｆｒもしくはｆｎである。なお、図１では、基準比較信号ＲＣｓ及び負帰還比較信号ＮＣｓが位相比較器３２から内部パルス信号出力部３５へ出力される例を示している。
図３を用いて、高調波の干渉レベルが低減する原理について説明する。図３の縦軸は干渉レベル（減衰量）を示す。横軸は周波数を示す。図３中の中心線は７６８ＭＨｚを示す。図３中のｆｄは周波数が７６８ＭＨｚの信号波を受信する場合の周波数帯域である。周波数帯域ｆｄは例えば±２．５ｋＨｚである。上記したように、比較周波数の信号を変調波として基準発振器２１が変調される。図３に示すように、基準周波数の高調波が受信信号の周波数帯域ｆｄに対して干渉信号ＰＰとなる場合であっても拡散された干渉信号ＰＰｄとなり、受信信号の周波数帯域ｆｄ内の干渉レベルが低減する。
上記した原理に基づいて感度抑圧が低減される無線通信装置および感度抑圧低減方法の詳細を以下に説明する。
図１に戻る。受信回路１０は、例えば周波数が７６８ＭＨｚの信号波を、アンテナ１００を介して受信する。一方、発振回路２０の基準発振器２１は、例えば基準周波数が１９．２ＭＨｚの基準信号Ｒｓを出力する。通常、基準発振器２１が基準周波数で発振するときにその高調波も発生してしまう。
この場合図３に示すように、周波数帯域ｆｄ内に基準周波数の４０倍である４０倍高調波（７６８ＭＨｚ）が干渉信号となる。図３中のＰＰは、干渉信号である基準周波数の４０倍高調波を示している。基準発振器２１からの受信回路１０への高調波の輻射は受信感度の抑圧を発生させる要因となる。
しかしながら、第１実施形態において、基準発振器２１は、ＰＬＬ回路３０から出力される内部パルス信号Ｉｓにより電圧制御される。具体的には、内部パルス信号出力部３５から、基準発振器２１の電圧制御端子Ｖｃｘへ、内部パルス信号Ｉｓを伝送する経路を備えるため、内部パルス信号Ｉｓの信号で基準発振器２１に変調をかける。例えば周波数変調（ＦＭ変調）を掛ける。これにより、基準発振器２１の出力である基準周波数は、比較周波数の信号を変調波としてＦＭ変調がかけられる。前記した基準周波数が１９．２ＭＨｚで電圧制御範囲が±２５ｐｐｍとして、制御範囲全てＦＭ変調を行うと±４８０Ｈｚの周波数偏移となる。
ＦＭ変調が行われることにより、基準発振器２１から輻射される４０倍高調波は、変調周波数が２００ｋＨｚで、周波数偏移が４０倍となった±１９．２ＫＨｚ（約±２０ｋＨｚ）のＦＭ変調信号となる。即ち、図３に示すように、４０倍高調波は、単一の干渉信号ＰＰであったものが、内部パルス信号Ｉｓの比較周波数ｆｒによってＦＭ変調された干渉信号ＰＰｄとなり、周波数帯域ｆｄ外に周波数拡散される。なお、図３中のＮｆはノイズフロアを示している。よって、変調経路２４は、無線通信装置１が受信状態の際に、基準周波数の高調波が受信信号に対して干渉信号となる場合、干渉レベルを拡散して低減する変調を行う。
従って、ＰＬＬ回路３０から出力される内部パルス信号Ｉｓの比較周波数ｆｒによって基準発振器２１を電圧制御することにより、高調波の干渉による受信感度の抑圧を低減することができる。
ＰＬＬ回路３０から、負帰還信号Ｎｓに基づいて分周された比較周波数ｆｎが２００ｋＨｚの内部パルス信号Ｉｓとして基準発振器２１に入力される場合も同様である。
ＰＬＬ回路３０として分数分周ＰＬＬ回路（フラクショナル−Ｎ方式ＰＬＬ回路）を用いることにより、フラクショナルアキュームレータにより分周された比較周波数の内部パルス信号Ｉｓは疑似乱数雑音とみなすことができる。そのため、４０倍高調波の干渉信号をより効果的に周波数拡散させることができる。
また、本発明は、受信帯域内となる干渉信号のレベルは現実的な受信信号強度に対して十分に無視できるレベルに低減することが可能なため、受信周波数に応じて変調を止めるといった設定を必要としない。
変調経路２４は、発振回路２０に備える構成とし説明したが、むろん発振回路２０の外部にあってもよく、無線通信装置１が備えていればよい。またさらに上記した構成は一例であり、ＰＬＬ制御で使われる比較周波数の信号で基準発振器に変調をかける方法であれば構成は問わない。また変調は、前記基準周波数の高調波が受信信号に対して干渉信号となる場合の干渉レベルを低減する変調であればよい。
［第２実施形態］
図４は、変調経路２４ａが、内部パルス信号出力部３５が出力する内部パルス信号ＩｓのレベルやＤＣオフセットが基準発振器２１に変調をかけるために適切で無い場合に、適切な変調レベルやＤＣオフセットに調整するレベル調整器５１を備える。
第１実施形態では、基準発振器２１の電圧制御範囲を全て使って変調を行うこととしたが、無線機の周波数構成によって干渉する高調波の次数が異なるため、第２実施形態に示すように基準発振器２１にかける変調度を適度に調整する構成を備えることが望ましい。
また、基準発振器２１の偏差がプラスとマイナスとでばらつきがあることも考慮し、レベル調整器５１は、ＤＣオフセットの補正機能を備えることが望ましい。
なお、本発明は、上述した第１及び第２実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。
１，４１ 無線通信装置
１０ 受信回路
２０ 発振回路
２１ 基準発振器
２３ 電圧制御発振器（ＶＣＯ）
２４，２４ａ 変調経路
３０ ＰＬＬ回路
５１ レベル調整器
１００ アンテナ
２００ 報知部
Ｒｓ 基準信号
Ｉｓ 内部パルス信号
Ｌｓ ローカル信号
Ｎｓ 負帰還信号
Ｉｃ 制御電流パルス信号（制御パルス信号）

Claims (9)

  1. ＰＬＬ制御を行う発振回路であって、
    発振する周波数を変更可能な電圧制御端子を備える基準発振器と、
    前記ＰＬＬ制御により発振する周波数が制御される電圧制御発振器と、
    前記基準発振器が発振する周波数の信号を基準周波数とし、前記基準周波数を分周した基準比較信号と、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号との位相比較を行う位相比較器と、
    前記基準比較信号または前記負帰還比較信号に基づく比較周波数の内部パルス信号を出力する内部パルス信号出力部と、
    前記内部パルス信号を変調波として前記基準発振器の前記電圧制御端子から前記基準周波数に変調をかける変調経路と、
    を備える発振回路。
  2. 前記内部パルス信号の比較周波数は、前記基準周波数を分周した基準比較信号の周波数である請求項１に記載の発振回路。
  3. 前記内部パルス信号の比較周波数は、前記負帰還比較信号の周波数である請求項１に記載の発振回路。
  4. 前記変調経路は、前記変調波のレベルを調整するレベル調整器を備える請求項１〜３のいずれか１項に記載の発振回路。
  5. 前記レベル調整器は、前記変調波のＤＣオフセットを調整する請求項４に記載の発振回路。
  6. ＰＬＬ制御により電圧制御発振器が発振する周波数の信号をローカル信号として受信信号を受信する受信回路と、
    発振する周波数を変更可能な電圧制御端子を備える基準発振器と、
    前記基準発振器が発振する周波数の信号を基準周波数とし、前記基準周波数を分周した基準比較信号と、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号との位相比較を行う位相比較器と、
    前記基準比較信号または前記負帰還比較信号に基づく比較周波数の内部パルス信号を出力する内部パルス信号出力部と、
    前記内部パルス信号を変調信号として前記基準発振器の前記電圧制御端子から前記基準周波数に変調をかける変調経路と、
    を備える無線通信装置。
  7. ＰＬＬ制御により電圧制御発振器が発振する周波数の信号をローカル信号として受信信号を受信する受信回路を備える無線通信装置の感度抑圧低減方法であって、
    発振する周波数を変更可能な電圧制御端子を備える基準発振器が発振した基準周波数の信号を分周した基準比較信号と、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号とを、位相比較器によって位相比較し、
    前記基準比較信号または前記負帰還比較信号に基づく比較周波数の内部パルス信号を変調波として、前記基準発振器の電圧制御端子から前記基準周波数に変調をかける
    感度抑圧低減方法。
  8. 前記内部パルス信号の比較周波数は、前記基準周波数を分周した基準比較信号の周波数である請求項７に記載の感度抑圧低減方法。
  9. 前記内部パルス信号の比較周波数は、前記電圧制御発振器が発振した周波数を分周した負帰還比較信号の周波数である請求項７に記載の感度抑圧低減方法。
JP2016012955A 2016-01-27 2016-01-27 発振回路、無線通信装置、及び感度抑圧低減方法 Active JP6774594B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016012955A JP6774594B2 (ja) 2016-01-27 2016-01-27 発振回路、無線通信装置、及び感度抑圧低減方法
US15/379,270 US9866361B2 (en) 2016-01-27 2016-12-14 Radio communication device, oscillation circuit, and sensitivity suppression reduction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016012955A JP6774594B2 (ja) 2016-01-27 2016-01-27 発振回路、無線通信装置、及び感度抑圧低減方法

Publications (2)

Publication Number Publication Date
JP2017135525A JP2017135525A (ja) 2017-08-03
JP6774594B2 true JP6774594B2 (ja) 2020-10-28

Family

ID=59360908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012955A Active JP6774594B2 (ja) 2016-01-27 2016-01-27 発振回路、無線通信装置、及び感度抑圧低減方法

Country Status (2)

Country Link
US (1) US9866361B2 (ja)
JP (1) JP6774594B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10976409B2 (en) * 2016-11-21 2021-04-13 Electronics And Telecommunications Research Institute Frequency-modulated continuous wave generator and frequency-modulated continuous wave radar system including the same
JP7468253B2 (ja) 2020-08-27 2024-04-16 株式会社Ｊｖｃケンウッド 受信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652159A (en) * 1984-05-02 1987-03-24 Kabushiki Kaisha Seiko Epson Printer
DE10108110A1 (de) * 2001-02-21 2002-08-29 Philips Corp Intellectual Pty Empfänger und Verfahren zum anfänglichen Synchronisieren eines Empfängers auf die Trägerfrequenz eines gewünschten Kanals
WO2009101792A1 (ja) * 2008-02-12 2009-08-20 Panasonic Corporation シンセサイザとこれを用いた受信装置
JP2011014961A (ja) 2009-06-30 2011-01-20 Kenwood Corp Ｐｌｌ装置及び不要周波数回避方法
US8138841B2 (en) * 2009-08-19 2012-03-20 City University Of Hong Kong Apparatus and method for controlling the output phase of a VCO
EP2926456A4 (en) * 2012-11-29 2016-08-03 Nanowave Technologies Inc SYNTHESIS WITH LOW FAULT AND PROCEDURE
US8803627B1 (en) * 2013-12-03 2014-08-12 Innophase Inc. Wideband direct DCO modulator with in-band compensation

Also Published As

Publication number Publication date
JP2017135525A (ja) 2017-08-03
US9866361B2 (en) 2018-01-09
US20170214510A1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
US20080129406A1 (en) Direct Wideband Modulation of a Frequency Synthesizer
TWI324468B (en) Radio frequency transceiver and transmission method
US9257999B1 (en) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop
JPH05259935A (ja) 無線トランシーバ及び周波数制御方法
HU224302B1 (hu) Adó-vevő berendezés
JP2007208367A (ja) 同期信号生成装置、送信機及び制御方法
JP6774594B2 (ja) 発振回路、無線通信装置、及び感度抑圧低減方法
JPH0151100B2 (ja)
US7271678B2 (en) Apparatus and method for generating frequencies
EP1292038A2 (en) Transmitter method, apparatus, and frequency plan for minimizing spurious energy
JP2005304007A (ja) 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
US7349672B2 (en) Digital signal transceiver
JP2013017037A (ja) レベル調整装置
JP5813433B2 (ja) 無線機
JP3936073B2 (ja) 位相ロックドループからなる装置、この装置からなる電子装置及び発振器の周波数を変調する方法
JP4459348B2 (ja) 周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び／又は周波数を変調する方法
JP2011014961A (ja) Ｐｌｌ装置及び不要周波数回避方法
EP1091487B1 (en) Method and apparatus for eliminating self quieter signals generated in synthesiser receivers
JP3883743B2 (ja) 無線装置
KR101189504B1 (ko) 주파수 오프셋 동기 보상이 가능한 주파수 합성기
JP2015104053A (ja) 無線機及び基地局
JP2001094447A (ja) 移動無線端末装置
JP2018088591A (ja) 無線通信装置及び局部発振回路の変調度調整方法
JP4998275B2 (ja) 受信装置とこれを用いた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6774594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150